JP3565283B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3565283B2 JP3565283B2 JP23560794A JP23560794A JP3565283B2 JP 3565283 B2 JP3565283 B2 JP 3565283B2 JP 23560794 A JP23560794 A JP 23560794A JP 23560794 A JP23560794 A JP 23560794A JP 3565283 B2 JP3565283 B2 JP 3565283B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- auxiliary signal
- power supply
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される電源にて動作する内部回路を有する半導体集積回路に係り、特に、半導体集積回路の、（１）テスト時等に用いる特殊な信号や、（２）新たに追加する機能に用いる信号等の利用を可能とする半導体集積回路に関する。結果的に、本発明は、半導体集積回路パッケージに設けられるピンを削減し、これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前の半導体集積回路とのパッケージやピン配置等の互換性の確保を可能とする半導体集積回路に関する。
【０００２】
【従来の技術】
ＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の半導体集積回路の試験方法として、スタンバイ電流測定がある。このスタンバイ電流測定は、測定対象となる半導体集積回路に入力される論理状態や出力される論理状態、又場合によってはその内部の論理状態を定常状態とし、その時の電源電流を測定するというものである。
【０００３】
又、このようなスタンバイ電流測定によれば、半導体集積回路のスタンバイ状態における静的電流（静的な電源電流）を測定することができる。更に、ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）型の半導体集積回路では、これに用いられるＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）トランジスタのオフ時のリーク電流を測定することができ、これによって劣化又は故障してしまっているＭＯＳトランジスタの有無を判定することができる。
【０００４】
図７は、従来のＣＭＯＳ型半導体集積回路に用いられる入力回路の一例の回路図である。
【０００５】
この図７において、ＰチャネルＭＯＳトランジスタＴＰ１１とＮチャネルＭＯＳトランジスタＴＮ１０とによって、入力バッファとして用いられるインバータゲートが構成されている。又、抵抗Ｒ１、ダイオードＤ１及びＤ２は、ＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ ）対策として用いられている。又、抵抗Ｒ３は、前述の入力バッファの入力と電源ＶＤＤとの間に接続され、プルアップ抵抗として用いられている。
【０００６】
このような入力回路にあって、例えば入力信号ＤＩがＨ状態に固定されると、前記ＰチャネルＭＯＳトランジスタＴＰ１１のソース：ドレイン間はオフとなる。このため、電源ＶＤＤとグランドＧＮＤとの間にあって直列接続される、前記ＰチャネルＭＯＳトランジスタＴＰ１１のソース：ドレイン及び前記ＮチャネルＭＯＳトランジスタＴＮ１０のドレイン：ソースの経路には電流が流れなくなる。従って、この入力回路の静的電流はゼロとなり、消費電力は基本的にゼロとなる。
【０００７】
しかしながら、例えば前記ＰチャネルＭＯＳトランジスタＴＰ１１に、例えば製造上の欠陥等があると、ソース：ドレイン間が完全にオフ状態とはならず、リーク電流が流れてしまう。又、このようなリーク電流を測定することで、例えば将来誤動作を生じさせてしまう恐れのある劣化してしまっているＭＯＳトランジスタの有無を検査することができる。
【０００８】
なお、前記入力信号ＤＩがＬ状態でのスタンバイ電流測定については、より詳しく後述する。
【０００９】
図８は、従来のＣＭＯＳ型半導体集積回路に用いられる双方向入出力回路の一例の回路図である。
【００１０】
この入出力回路にあって、ＰチャネルＭＯＳトランジスタＴＰ２０とＮチャネルＭＯＳトランジスタＴＮ２０とによって、出力バッファとされるインバータゲートが構成される。又、ＰチャネルＭＯＳトランジスタＴＰ２２とＮチャネルＭＯＳトランジスタＴＮ２１とによって、入力バッファとして用いられるインバータゲートが構成される。又、抵抗Ｒ２と、ダイオードＤ３及びＤ４は、ＥＳＤ対策として備えられている。又、抵抗Ｒ４は、電源ＶＤＤに対して接続され、プルアップ抵抗となっている。
【００１１】
更に、ＯＲ論理ゲートＧ５０とＡＮＤ論理ゲートＧ５１とによって、前記出力バッファからＨ状態を出力するか、Ｌ状態を出力するか、あるいはその出力をハイインピーダンス状態とするかを制御している。
【００１２】
即ち、当該双方向入出力回路にあって、内部回路から生成される出力選択信号ＳＥＬがＬ状態となると、前記ＰチャネルＭＯＳトランジスタＴＰ２０はオフ状態となり、且つ、前記ＮチャネルＭＯＳトランジスタＴＮ２０もオフ状態となる。一方、前記出力選択信号ＳＥＬがＨ状態となると、内部回路から出力される出力信号ＳＯの論理状態を反転させたものが、前記出力バッファから出力される。
【００１３】
即ち、前記出力選択信号ＳＥＬがＨ状態となり、且つ前記出力信号ＳＯがＨ状態となると、前記ＰチャネルＭＯＳトランジスタＴＰ２０はオフ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ２０はオン状態となり、これらＭＯＳトランジスタによって構成される前記出力バッファからＬ状態が出力される。一方、前記出力選択信号ＳＥＬがＨ状態となり、且つ、前記出力信号ＳＯがＬ状態となると、前記ＰチャネルＭＯＳトランジスタＴＰ２０はオンとなり前記ＮチャネルＭＯＳトランジスタＴＮ２０はオフとなり、これらＭＯＳトランジスタによって構成される前記出力バッファからはＨ状態が出力されることとなる。又、該出力バッファから出力される信号は、半導体集積回路のパッケージに設けられる端子ＤＩＯから出力される。
【００１４】
このような双方向入出力回路にあって、例えば前記出力選択信号ＳＥＬをＨ状態に固定し、前記出力信号ＳＯをＬ状態に固定した定常状態にあっては、前記出力バッファの前記ＰチャネルＭＯＳトランジスタＴＰ２０はオン状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ２０はオフ状態となり、前記入力バッファの前記ＰチャネルＭＯＳトランジスタＴＰ２２はオフ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ２１はオン状態となる。
【００１５】
従って、前記出力バッファや前記入力バッファ、又前記ＯＲ論理ゲートＧ５０や前記ＡＮＤ論理ゲートＧ５１等にあって、静的電流はゼロとなり、基本的に消費電力はゼロとなる。
【００１６】
しかしながら、例えば前記ＰチャネルＭＯＳトランジスタＴＰ２０やＴＰ２２、又前記ＮチャネルＭＯＳトランジスタＴＮ２０やＴＮ２１、更には前記ＯＲ論理ゲートＧ５０や前記ＡＮＤ論理ゲートＧ５１等に用いられるＭＯＳトランジスタに欠陥があった場合、定常状態であっても、リーク電流による静的電流が生じてしまう。このため、このような双方向入出力回路を定常状態としながら、前述のようなスタンバイ電流測定を行うことで、用いられるＭＯＳトランジスタの不良の存在を見出すことができる。
【００１７】
欠陥の混入経路については、例えば、半導体集積回路の製造過程において、洗浄が不十分であったり異物が混入してしまうことがある。又、その半導体集積回路チップ上に異物が付着してしまっていると、その半導体集積回路の動作特性が低下してしまったり、更には後日完全な不良状態となってしまう場合がある。このように表面に異物が付着してしまったものでは、例えば前記スタンバイ電流測定方法によって、一般的にはリーク電流を検出することができる。従って、このようにリーク電流を検出することで、動作特性が低下してしまったり、あるいは動作特性が低下する恐れがあるもの等についても、その不良判定を行うことができる。
【００１８】
このようなスタンバイ電流測定方法は、ＩＤＤＱ テスト、あるいは定常電流ＩＤＤＱ 測定テスト等とも呼ばれる。又、このようなテストに採用される評価用のテストパターンは、例えば、ユーザが作成した多数の機能テスト用のテストパターンから選択されるものである。しかしながら、このような評価用テストパターンのうち、後述するように例えば前記図７や前記図８のプルアップ抵抗へ流れてしまう電流等、何等かの原因で前述のようなリーク電流に比べて大きな電流が流れる場合には、このリーク電流を十分検出することができない。従って、このように大きな電流が流れてしまうテストパターンや、回路の動作が不安定になってしまう回路パターンは用いることができない。
【００１９】
例えば、前述した図７や図８のようなプルアップ抵抗を用いたもの、あるいはプルダウン抵抗を用いたものでは、これらプルアップ抵抗やプルダウン抵抗に電流が流れる場合、前述のようなリーク電流を検出することができない。
【００２０】
従って、前記図７や前記図８に示すように、前記プルアップ抵抗や前記プルダウン抵抗を用いるものでは、スタンバイ電流測定に際して加えられるテストパターンを選択する必要がある。即ち、プルアップ抵抗を用いる回路では、プルアップされている箇所の論理状態をＨ状態としながら、前述のようなスタンバイ電流測定を行わなければならない。あるいは、プルダウン抵抗を用いる回路では、そのプルダウンされている箇所の論理状態をＬ状態としながら、前述のようなスタンバイ電流測定を行わなければならない。このため、このようなスタンバイ電流測定に用いるテストパターンを作成することが非常に困難である。
【００２１】
更に、スタンバイ電流測定によってトランジスタ等の劣化や故障をより確実に見い出すためには、各ノードをＨ状態にもＬ状態にも設定しながら、静的電流を測定できることが望ましい。例えば前記図７では、前記ＰチャネルＭＯＳトランジスタＴＰ１１の劣化や故障は、前記入力信号ＤＩがＬ状態の場合の静的電流を測定しないと、検出が困難である。しかしながら、このようにＬ状態とした場合には、前述のとおりプルアップ抵抗に電流が流れてしまい、このため静的電流を測定することは困難である。
【００２２】
このため、特開平４−１５２７１４では、このようなスタンバイ電流測定の際に、前記プルアップ抵抗や前記プルダウン抵抗に電流が流れてしまうことを防止するため、これらプルアップ抵抗あるいはプルダウン抵抗を前記スタンバイ電流測定の際に切り離すよう制御する制御用信号端子を設けるという技術が開示されている。該特開平４−１５２７１４では、前記制御用信号端子へ入力される信号に従ってオンオフする、例えばＰチャネルＭＯＳトランジスタやＮチャネルＭＯＳトランジスタにて、前記スタンバイ電流測定の際に前記プルアップ抵抗や前記プルダウン抵抗を切り離すようにしている。このため、前記スタンバイ電流測定の際、これらプルアップ抵抗やプルダウン抵抗に電流が流れてしまうことがないため、より自由なテストパターンの選択が可能となっている。
【００２３】
一方、従来から、ＬＳＩ等の半導体集積回路のテストを容易化するために、スキャンパス方式と呼ばれる方式が用いられている。これは、回路中の全てのフリップフロップを、テスト時に通常の回路接続から切り離して、１つの長大なシフトレジスタに切り換えるというものである。又、この方式では、テスト中の各フリップフロップへのアクセスは、全てのフリップフロップを１つのシフトレジスタとして動作させながら行う。
【００２４】
例えば、全てのフリップフロップを１つのシフトレジスタとして動作させながら、所望のテストパターンをシリアルに入力する。あるいは、それぞれのフリップフロップの論理状態を読み出す際には、全てのフリップフロップを１つのシフトレジスタとして動作させながら、それぞれの論理状態を順次シフトさせながら読み出す。
【００２５】
一般的に、論理回路は、フリップフロップやカウンタ等の順序回路と、ゲート等の組合せ回路とに分けることができる。このようなスキャンパステスト法では、テスト対象となる論理回路を、このような順序回路の部分と、組合せ回路の部分とに分けてテストすることができる。
【００２６】
一方、従来から行われているＬＳＩ等の半導体集積回路のテスト方法として、いわゆるバウンダリスキャンレジスタを用いたものがある。
【００２７】
これは、ユーザ回路等のテスト対象となる論理回路の入力あるいは出力、更にはその内部に、バウンダリスキャンレジスタを予め接続しておくというものである。又、このようなテスト対象の論理回路の入力や出力等の論理状態の設定、あるいはその論理状態の読み出しの際には、前記バウンダリスキャンレジスタを介してアクセスする。
【００２８】
一般的な前記バウンダリスキャンレジスタは、主として、フリップフロップとマルチプレクサとにより構成される。又、論理状態の設定の際には、個々のバウンダリスキャンレジスタ内のマルチプレクサを切り換えることによって、多数のバウンダリスキャンレジスタを、１つの長大なシフトレジスタに構成する。従って、このようなシフトレジスタとして構成されたものに対して、シリアルなデータパターンを順次シフトしながら入力することにより、個々のバウンダリスキャンレジスタの論理状態の設定を行うことができる。
【００２９】
一方、個々の前記バウンダリスキャンレジスタの論理状態を読み出す際には、内部のマルチプレクサを切り換えることによって、同様に、多数のバウンダリスキャンレジスタを１つの長大なシフトレジスタとして構成する。又、このようにシフトレジスタとして構成されたものから、シリアルにデータを順次シフトさせながら、個々の前記バウンダリスキャンレジスタの論理状態を順次半導体集積回路の外部へ読み出す。
【００３０】
以上、ＬＳＩ等の半導体集積回路のテスト方法として、前記スタンバイ電流測定方法と、スキャンパス方式と、バウンダリスキャンレジスタを用いたテスト法とについて言及した。これらを含め、大抵の半導体集積回路のテスト方法では、テスト中には独特の信号を用いるものである。
【００３１】
例えば、前記スキャンパス方式にあっては、前述のように被テスト対象となる回路中の全てのフリップフロップを長大なシフトレジスタに切り換えるための信号が少なくとも必要である。又、前記バウンダリスキャンレジスタを用いるテスト方法では、バウンダリスキャンレジスタが有する前記マルチプレクサを切り換えるための信号が必要となる。又、前記スタンバイ電流測定においても、一般的には、例えば前述した特開平４−１５２７１４のように、テストのために専用の信号が必要となるものである。
【００３２】
このため、本願発明出願時には未公開の特願平６−６１５８８では、図９〜図１１に示されるように、特に入力ピンを増加することなく、前述のようなスタンバイ電流測定の際には、プルアップ抵抗やプルダウン抵抗を切り離すようにしている。
【００３３】
例えば前記図９において、半導体集積回路外部へ接続されるパッド１１に接続される入力バッファ１４の入力側には、プルアップ抵抗１５が設けられている。ここで、該プルアップ抵抗１５に対して、ＰチャネルＭＯＳトランジスタ１２及びインバータゲート１３が設けられている。該インバータゲート１３には、半導体集積回路の出力回路用の電源ＯＵＴＶＤＤ が接続されている。この電源ＯＵＴＶＤＤ は、内部回路の電源ＶＤＤとは独立したものである。
【００３４】
又、前記図１０においては、前記入力バッファ１４の入力に、プルダウン抵抗１５が設けられている。該プルダウン抵抗１５には、ＮチャネルＭＯＳトランジスタ３１が設けられている。該ＮチャネルＭＯＳトランジスタ３１のゲートには、前記電源ＯＵＴＶＤＤ が接続されている。
【００３５】
次に、前記図１１については、前記入力バッファ１４の入力に、プルアップ抵抗１５が接続されている。更に、該プルアップ抵抗１５には、ＮチャネルＭＯＳトランジスタ４０及びＰチャネルＭＯＳトランジスタ４１又インバータゲート１３が設けられている。前記ＮチャネルＭＯＳトランジスタ４０と前記ＰチャネルＭＯＳトランジスタ４１とによって、トランスファゲートが構成される。又、前記ＮチャネルＭＯＳトランジスタ４０のゲートと、前記インバータゲート１３の入力とには、前記電源ＯＵＴＶＤＤ が接続されている。
【００３６】
これら図９〜図１１に示されるような、前記プルアップ抵抗又は前記プルダウン抵抗が用いられる入力回路にあって、前述のようなスタンバイ電流測定に際して、前記電源ＯＵＴＶＤＤ の供給を停止（該電源ＯＵＴＶＤＤ の電位がＬ状態）させる。これによって、前記図９では前記ＰチャネルＭＯＳトランジスタ１２がオフとなって、前記プルアップ抵抗１５が切り離される。又、前記図１０では、前記ＮチャネルＭＯＳトランジスタ３１がオフとなり、前記プルダウン抵抗１５が切り離される。前記図１１では、前記トランスファゲートがオフとなり、前記プルアップ抵抗１５が切り離される。
【００３７】
このように、前記特願平６−６１５８８では、前述のようなスタンバイ電流測定の際に前記電源ＯＵＴＶＤＤ の電源供給を停止することで、前述のようにプルアップ抵抗やプルダウン抵抗を切り離すことができる。従って、これらプルアップ抵抗やプルダウン抵抗に電流が流れてしまうことがないため、前記スタンバイ電流測定において、より自由なテストパターンの印加もすることができる。
【００３８】
又、この特願平６−６１５８８では、特に前記電源ＯＵＴＶＤＤ によって前記プルアップ抵抗や前記プルダウン抵抗の切り離しの制御を行っているため、半導体集積回路のパッケージに設けられるピンを新たに設ける必要がない。
【００３９】
更に、特開平２−２０１９３８では、入力ピンを減らす技術が開示されている。即ち、複数の異なる回路部分に独立した電源系統にて電源を供給すると共に、ある回路部分の信号に他の回路部分の電源線を信号入力として接続するようにしている。これによって、通常電源供給に用いられるピンを、信号入力にも用いることができるようにしている。
【００４０】
又、特開平５−１５００１７では、独立した電源系統を備えるようにし、それぞれの電源系統の入力端子を例えばトライステート出力バッファのイネーブル入力へ接続している。これによって、ある電源系統の電源供給の有無によって、同時に内部回路の制御も行うようにしている。
【００４１】
【発明が達成しようとする課題】
しかしながら、前記特願平６−６１５８８、前記特開平２−２０１９３８及び前記特開平５−１５００１７では、半導体集積回路外部から電源を供給する電源ピンを、外部から信号を入力する入力ピンにも共用しているため、内部回路の動作に制限が生じてしまう。
【００４２】
例えば、前記特願平６−６１５８８では、前記プルアップ抵抗や前記プルダウン抵抗を切り離す信号を入力している場合には、出力回路の電源を供給することができない。このため、このような出力回路に関しては、前記スタンバイ電流測定方法によってリーク電流を検出し、内部の不良等を検出することができない。
【００４３】
又、前記特開平２−２０１９３８では、ある回路部分に電源を供給する電源ピンを他の回路部分の信号入力にも用いているため、一方の回路部分の信号を入力している際には、他方の回路部分への電源供給には制限が生じてしまう。前記特開平５−１５００１７についても同様である。又、これら特開平２−２０１９３８又特開平５−１５００１７では、前記スタンバイ電流測定方法で検出し難いビアやコンタクト関係の抵抗性オープン不良（未接続不良）を、入力されるテストパターンに対応する出力されるテストパターンにて検出することもできない。又、スタンバイ電流不良と論理不良とを同時に検出することはできない。
【００４４】
本発明は、前記従来の問題点を解決するべくなされたもので、半導体集積回路のテスト時等に用いる特殊な信号や、新たに追加する機能に用いる信号等、その信号に対する制限を抑えながら、信号に利用する半導体集積回路パッケージに設けられるピンを削減し、これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前のものとの互換性の確保を可能とする半導体集積回路を提供することを目的とする。
【００４５】
【課題を達成するための手段】
本発明は、電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される電源にて動作する内部回路を有する半導体集積回路において、補助信号を入力する補助信号兼用入力端子ＡＸと、ゲート入力に入力される信号に従って、一方が該補助信号兼用入力端子ＡＸで、他方が前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤの、これらの間をオンオフするスイッチ素子ＳＷと、入力が前記補助信号兼用入力端子ＡＸに接続され、前記内部回路で用いる補助信号ＡＵＸを生成すると共に、前記スイッチ素子ＳＷの前記ゲート入力に入力する信号を生成する補助信号入力回路とを備え、前記スイッチ素子ＳＷがオン時に接続される前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤと同一の電位が前記補助信号兼用入力端子ＡＸへ入力される場合には、前記補助信号入力回路から出力される信号によって前記スイッチ素子ＳＷをオンとし、該補助信号兼用入力端子ＡＸへ入力される信号の電流によって、前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤから供給される電源の電源供給能力を補強するようにしたことにより、前記課題を達成したものである。
【００４６】
又、前記半導体集積回路おいて、前記スイッチ素子ＳＷを経由した、前記補助信号兼用入力端子ＡＸから前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤまでの経路中に、ダイオードを設けたことにより、前記課題を達成すると共に、前記補助信号兼用入力端子ＡＸから入力する論理状態の設定をより容易に行えるようにしたものである。
【００４７】
又、電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される第１の電源にて動作する内部回路を有すると共に、第２の電源配線ＯＵＴＶＤＤ及びグランド配線ＧＮＤから供給される、前記第１の電源とは別の第２の電源が外部から供給される半導体集積回路において、補助信号を入力する補助信号兼用入力端子ＡＸと、ゲート入力に入力される信号に従って、一方が該補助信号兼用入力端子ＡＸで、他方が前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤの、これらの間をオンオフするスイッチ素子ＳＷと、入力が前記補助信号兼用入力端子ＡＸに接続され、前記内部回路で用いる補助信号ＡＵＸを生成すると共に、前記スイッチ素子ＳＷの前記ゲート入力に入力する信号を生成する、前記第１の電源にて動作する補助信号入力回路とを備え、前記スイッチ素子ＳＷがオン時に接続される前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤと同一の電位が前記補助信号兼用入力端子ＡＸへ入力される場合には、前記補助信号入力回路から出力される信号によって前記スイッチ素子ＳＷをオンとし、該補助信号兼用入力端子ＡＸへ入力される信号の電流によって、前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤから供給される電源の電源供給能力を補強するようにしたことにより、前記課題を達成したものである。
【００４８】
【作用】
本発明は、半導体集積回路の内部に設けられるピンにおいて、通常電源やグランドに関するものが複数設けられていることに着目している。これは、たとえ半導体集積回路へ外部から供給される電源の系統が１系統のみであっても、通常このように複数ピン備えられる。これは、半導体集積回路外部から供給する電源に関する電流は、同じく外部から入力する信号に関する電流よりも多いため等である。このため、半導体集積回路のパッケージに設けられる電源に関するピンの数を複数とすることで、電圧降下や電源ノイズの発生を抑えるようにしている。
【００４９】
このような点に着目し、本発明においては、同一系統の電源条件に用いる複数の電源ピンやグランドピンのうち、極一部を、半導体集積回路の内部回路で用いる何等かの信号（以降、補助信号と称する）の入力にも用いるようにしている。このため、電源供給能力の低下についてはある程度抑えながら、このような補助信号の入力に用いるピンを提供することができている。特に、本発明においては、このような補助信号の入力に用いる電源ピンあるいはグランドピンにあっても、その電源供給能力を補強することに極力用いるようにしている。
【００５０】
あるいは、別の見方をすると、本発明の半導体集積回路においては、電源供給とは無関係に設けられていた、内部回路に用いる前記補助信号の入力ピンをも、可能な範囲で、半導体集積回路の外部から供給する電源供給能力の補強にも用いるようにしている。
【００５１】
例えば、半導体集積回路の外部からＨ状態の前記補助信号が入力される場合、該補助信号によって、電源配線側の電源供給能力を補強する。あるいは、Ｌ状態の前記補助信号が入力される場合には、グランド配線側の電源供給能力を補強するようにしている。このように電源供給能力を補強するようにしていても、本発明においては、補助信号に対する利用制限を極力抑えるようにしている。
【００５２】
図１は、本発明の要旨を示すブロック図である。
【００５３】
まず、この図１において、符号ＡＸは、補助信号兼用入力端子あるいは補助信号兼用入力ピンである（以降、補助信号兼用入力端子と称する）。該補助信号兼用入力端子ＡＸは、前述した補助信号を入力するものである。又、本発明においては、このような補助信号兼用入力端子ＡＸに加え、スイッチ素子ＳＷと補助信号入力回路７とを備えるようにしている。
【００５４】
まず、前記スイッチ素子ＳＷは、前記補助信号兼用入力端子ＡＸと電源配線ＶＤＤとの間をオンオフする。あるいは、該スイッチ素子ＳＷは、前記補助信号兼用入力端子ＡＸとグランド配線ＧＮＤとの間をオンオフするものであってもよい。なお、これら電源配線ＶＤＤとグランド配線ＧＮＤとは、一対となり、その半導体集積回路へ電源を供給するものである。
【００５５】
次に、前記補助信号入力回路７は、まず、入力が前記補助信号兼用入力端子ＡＸに接続されている。又、該補助信号入力回路７は、前記補助信号兼用入力端子ＡＸの論理状態に従って、半導体集積回路の内部回路で用いる、前述のような補助信号ＡＵＸを生成する。又、該補助信号入力回路７は、前記スイッチ素子ＳＷのオンオフを制御する信号を生成する。このようにオンオフを制御する信号は、前記スイッチ素子ＳＷのゲート入力へ入力する。
【００５６】
ここで、まず、例えば前記補助信号入力回路７は、前記補助信号兼用入力端子ＡＸからＨ状態が入力されれば、半導体集積回路の内部回路で用いる補助信号ＡＵＸをＨ状態とし、Ｌ状態が入力されれば該補助信号ＡＵＸをＬ状態とする。あるいは、前記補助信号兼用入力端子ＡＸにＨ状態が入力された場合に前記補助信号ＡＵＸをＬ状態とし、Ｌ状態が入力された場合前記補助信号ＡＵＸをＨ状態とするようにしてもよい。
【００５７】
このような本発明にあって、例えば前記スイッチ素子ＳＷが前記補助信号兼用入力端子ＡＸと前記電源配線ＶＤＤとの間をオンオフするものであった場合は次のとおりである。
【００５８】
即ち、前記補助信号兼用入力端子ＡＸからＨ状態が入力された場合、本発明においては、前記補助信号入力回路７から出力する信号Ｓ１によって、前記スイッチ素子ＳＷをオンとする。これによって、前記補助信号兼用入力端子ＡＸ側からこのスイッチ素子ＳＷを経て、前記電源配線ＶＤＤへと電流を流す。これによって、前記電源配線ＶＤＤと前記グランド配線ＧＮＤとによって供給される電源の電源供給能力が補強される。一方、前記補助信号兼用入力端子ＡＸからＬ状態が入力される場合には、前記信号Ｓ１によって前記スイッチ素子ＳＷをオフとする。
【００５９】
一方、本発明において、前記スイッチ素子ＳＷが前記補助信号兼用入力端子ＡＸと前記グランド配線ＧＮＤとの間をオンオフするものであった場合は次のとおりである。
【００６０】
即ち、前記補助信号兼用入力端子ＡＸからＬ状態が入力される場合、前記補助信号入力回路７から出力される前記信号Ｓ１によって、前記スイッチ素子ＳＷをオンとする。これによって、前記グランド配線ＧＮＤ側から前記スイッチ素子ＳＷを経て、前記補助信号兼用入力端子ＡＸへと電流が流れることによって、前記電源配線ＶＤＤと前記グランド配線ＧＮＤとによって供給される電源の電源供給能力が補強される。一方、前記補助信号兼用入力端子ＡＸからＨ状態が入力される場合には、前記信号Ｓ１によって前記スイッチ素子ＳＷはオフとなる。
【００６１】
このように、本発明においては、まず、前記補助信号兼用入力端子ＡＸから、その半導体集積回路の内部回路で用いる前記補助信号ＡＵＸを生成するための信号を入力したとしても、前記電源配線ＶＤＤ及び前記グランド配線ＧＮＤによる電源供給に悪影響を及ぼさない。即ち、前記補助信号兼用入力端子ＡＸからＨ状態が入力されても、あるいはＬ状態が入力されても、前記電源配線ＶＤＤや前記グランド配線ＧＮＤにて供給される電源供給能力が補強されるか否かの影響以上の影響は与えない。
【００６２】
又、前記補助信号ＡＵＸを、例えば、以前に広く用いられていた半導体集積回路に新たに追加した機能に用いる信号とすることもできる。この場合、このような機能追加以前の半導体集積回路にも、新たな機能が追加されている半導体集積回路をも用いることができるよう、パッケージやパッケージピンの互換性を確保できるよう配慮することもできる。
【００６３】
例えば、このような互換性を配慮する際に、新たに追加した機能を用いない場合、例えば、前記補助信号兼用入力端子ＡＸがＨ状態となるのであれば、前記スイッチ素子ＳＷは該補助信号兼用入力端子ＡＸと前記電源配線ＶＤＤとの間をオン状態とすればよい。一方、このように追加された機能を用いない場合、例えば、前記補助信号兼用入力端子ＡＸがＬ状態となる場合には、前記スイッチ素子ＳＷを該補助信号兼用入力端子ＡＸと前記グランド配線ＧＮＤとの間をオン状態とすればよい。
【００６４】
以上説明したように、本発明においては、半導体集積回路のテスト時等に用いる特殊な信号や、新たに追加する機能に用いる信号等にあって、その信号に対する制限を抑えながら、信号に利用する半導体集積回路パッケージに設けられるピンや端子を提供しながら、全体の本数についてはこれを削減することができる。即ち、このような信号に用いる前記補助信号兼用入力端子ＡＸは電源供給能力の補強にも用いられているため、総合的にはピンや端子の削減がなされることとなる。これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前のものとの互換性の確保も可能となる。
【００６５】
【実施例】
以下、図を用いて本発明の実施例を詳細に説明する。
【００６６】
図２は、本発明が適用された半導体集積回路の第１実施例の入力部分の回路図である。
【００６７】
この図２において、前記図１に示した前記スイッチ素子ＳＷとして、ＰチャネルＭＯＳトランジスタＴＰ３１が備えられる。又、補助信号入力回路７は、抵抗Ｒ５とＰチャネルＭＯＳトランジスタＴＰ３０とＮチャネルＭＯＳトランジスタＴＮ３０とにより構成される。
【００６８】
この図２において、補助信号兼用入力端子ＡＸ１（以降、単に入力端子ＡＸと称する）から入力された信号は、前記ＰチャネルＭＯＳトランジスタＴＰ３０と前記ＮチャネルＭＯＳトランジスタＴＮ３０とにより構成されるインバータゲートによって反転される。反転された信号は、補助信号ＡＵＸ１としてその半導体集積回路の内部回路へ出力されると共に、前記ＰチャネルＭＯＳトランジスタＴＰ３１のゲートへも出力される。
【００６９】
従って、その半導体集積回路の内部回路で用いる前記補助信号ＡＵＸ１としてＨ状態を入力したい場合には、前記補助信号兼用入力端子ＡＸ１をＨ状態とすればよい。あるいは、前記補助信号ＡＵＸ１をＬ状態とする場合には、前記補助信号兼用入力端子ＡＸ１からＬ状態を入力すればよい。
【００７０】
又、前記補助信号兼用入力端子ＡＸ１からＨ状態を入力した場合には、前記ＰチャネルＭＯＳトランジスタＴＰ３１がオンとなり、該補助信号兼用入力端子ＡＸ１へ入力される信号の電流によって、電源配線ＶＤＤにて供給される電源の電源供給能力を補強することができる。一方、前記補助信号兼用入力端子ＡＸ１がＬ状態の場合、前記ＰチャネルＭＯＳトランジスタＴＰ３１はオフとなり、電源供給能力の補強は行われない。
【００７１】
このように、本第１実施例においては、ＭＯＳトランジスタ等を用い、本発明を具体的に実現することができる。即ち、内部回路へ入力する前記補助信号ＡＵＸ１を生成するため、Ｈ状態でも、あるいはＬ状態でも、任意の論理状態を前記補助信号兼用入力端子ＡＸ１へ入力することができる。又、いずれの論理状態を入力したとしても、前記電源配線ＶＤＤにて供給する電源には、電源供給能力の補強の有無以上の影響を与えることはない。
【００７２】
なお、本第１実施例において、前記ＰチャネルＭＯＳトランジスタＴＰ３１のオン時のそのソース−ドレイン間の抵抗はより低くすることが望ましい。例えば、数Ω〜数百Ω程度とすることが好ましい。
【００７３】
なお、本実施例において、前記補助信号兼用入力端子ＡＸ１がその半導体集積回路の外部回路に未接続であったとしても、前記ＰチャネルＭＯＳトランジスタＴＰ３１があるため、該補助信号兼用入力端子ＡＸ１と前記電源配線ＶＤＤとの間のインピーダンスは異常に上昇することはない。従って、該補助信号兼用入力端子ＡＸ１へ、プルアップ抵抗やプルダウン抵抗を備える必要性は低い。
【００７４】
なお、本第１実施例において、前記ＰチャネルＭＯＳトランジスタＴＰ３０と前記ＮチャネルＭＯＳトランジスタＴＮ３０とで構成されるインバータゲートの出力と、前記補助信号ＡＵＸ１を用いる内部回路との間に、シュミット型入力の論理ゲート、例えばシュミット型入力のバッファゲートを用いるようにしてもよい。これによって、動作の安定性をより向上することが可能である。
【００７５】
あるいは、本第１実施例の半導体集積回路において、前記補助信号ＡＵＸ１が得られる前記インバータの出力部分に、数ＧΩ程度のプルアップ抵抗ないしはプルダウン抵抗を備えるようにしてもよい。これによって、動作の安定性をより向上することが可能である。このようにプルアップ抵抗乃至はプロダウン抵抗の抵抗値を１〜１００ＧΩとすれば、電源電圧５Ｖでこれらプルアップ抵抗やプルダウン抵抗に流れる電流は、５〜５００ ｎＡ程度である。従って、スタンバイ電流を精度良く測定できる。
【００７６】
なお、本第１実施例において、前記ＰチャネルＭＯＳトランジスタＴＰ３１が一旦オン状態となった後、前記補助信号兼用入力端子ＡＸ１からＬ状態を入力することで、前記補助信号ＡＵＸ１をＨ状態としたり、前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とすることは比較的困難である。特に、前記ＰチャネルＭＯＳトランジスタＴＰ３１のオン抵抗が低くなる程、これがより困難となる。ここで、このように前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とするのであれば、前記補助信号兼用入力端子ＡＸ１へＬ状態を入力しながら、本第１実施例の半導体集積回路のチップ電源を投入するようにすればよい。
【００７７】
なお、本発明において、前記補助信号ＡＵＸ（実施例のＡＵＸ１及びＡＵＸ２に相当）の利用方法を特に限定するものではない。即ち、前述のようなスタンバイ電流測定の際や、スキャンパス方式やバウンダリスキャンレジスタを用いたテスト方法等で用いられる種々の信号に用いることができる。例えば、前記図９〜前記図１１の符号２２へ入力する前記電源ＯＵＴＶＤＤ の信号に代えて、本発明の前記補助信号ＡＵＸを用いることもできる。
【００７８】
図３は、本発明が適用された第２実施例の半導体集積回路の入力回路の回路図である。
【００７９】
本第２実施例については、この図３及び前記図２を比較して明らかなとおり、前記第１実施例に対してダイオードＤ５を備えたものである。
【００８０】
前述したように、前記第１実施例においては、前記ＰチャネルＭＯＳトランジスタＴＰ３１がオン状態のとき、前記補助信号兼用入力端子ＡＸ１へＬ状態を入力したとしても、前記補助信号ＡＵＸ１をＨ状態とし、前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフとすることは比較的困難である。
【００８１】
しかしながら、本第２実施例においては、前記ダイオードＤ５を備えることで、前記補助信号兼用入力端子ＡＸ１へＬ状態を入力すれば、比較的簡単に前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とすることが可能である。
【００８２】
なお、本第２実施例の前記補助信号兼用入力端子ＡＸ１への信号の入力に対する動作をまとめると、次のとおりである。
【００８３】
（１）前記補助信号兼用入力端子ＡＸ１がＨ状態のとき：前記補助信号ＡＵＸ１はＨ状態となる。電源補強は有り。
（２）前記補助信号兼用入力端子ＡＸ１がＬ状態のとき：前記補助信号ＡＵＸ１はＨ状態となる。電源補強は行われない。
【００８４】
図４は、本発明が適用された半導体集積回路の第３実施例の入力回路の回路図である。
【００８５】
本第３実施例については、半導体集積回路の内部回路に用いる電源系統と、当該半導体集積回路外部へ信号を出力する出力回路の電源系統とが独立したものとなっている。即ち、内部回路の電源系統は、電源配線ＩＣＶＤＤ とグランド配線ＧＮＤとによって供給されるものである。一方、出力回路の電源系統は、前記電源配線ＯＵＴＶＤＤ と前記グランド配線ＧＮＤとによって供給されるものである。例えば本第３実施例については、この図４と前記図２とを比較して明らかなとおり、前記ＰチャネルＭＯＳトランジスタＴＰ３１は前記補助信号兼用入力端子ＡＸ２と電源配線ＯＵＴＶＤＤ との間をオンオフするものである。
【００８６】
ここで、前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とする場合には、まず、前記電源配線ＯＵＴＶＤＤ への、その半導体集積回路外部からの電源供給を停止する。このように該電源配線ＯＵＴＶＤＤ への電源供給を停止したとしても、一般的には、半導体集積回路の内部回路の論理状態には影響を与えないものである。
【００８７】
この後、前記補助信号兼用入力端子ＡＸ２へ入力する論理状態をＬ状態とする。すると、前記ＰチャネルＭＯＳトランジスタＴＰ３１を、比較的容易にオフ状態とすることができる。
【００８８】
このように前記ＰチャネルＭＯＳトランジスタＴＰ３１がオフ状態となった後に、前記電源配線ＯＵＴＶＤＤ への電源の供給を再開すればよい。
【００８９】
図５は、本第３実施例における半導体集積回路チップの概略平面図である。
【００９０】
この図５に示される如く、前記補助信号ＡＵＸ１等が用いられる内部回路は、半導体集積回路チップ１の符号２で示される中心側の領域に作り込まれる。又、該内部回路領域２の周囲には、符号４で示される如く、内部回路で特に用いられる電源を供給する、前記電源配線ＩＣＶＤＤ 及び前記グランド配線ＧＮＤが設けられている。又、この外側には、符号５で示される如く、出力回路で用いられる電源を供給する、前記電源配線ＯＵＴＶＤＤ 及び前記グランド配線ＧＮＤが設けられている。又、この符号５の周辺に、当該半導体集積回路の外部へ信号を出力する際に用いる出力回路が作り込まれている。
【００９１】
なお、本第３実施例において、前記補助信号兼用入力端子ＡＸ２に入力される論理状態及び前記電源配線ＯＵＴＶＤＤ の電源電位に対する動作は次のとおりである。
【００９２】
（１）前記補助信号兼用入力端子ＡＸ２がＨ状態であり、且つ、前記電源配線ＯＵＴＶＤＤ から電源供給有り（ＯＵＴＶＤＤ がＨ状態）のとき：前記補助信号ＡＵＸ１がＬ状態となる。電源補強が行われる。
（２）前記補助信号兼用入力端子ＡＸ２がＬ状態であり、且つ、前記電源配線ＯＵＴＶＤＤ に電源が供給されているとき：前記補助信号ＡＵＸ１の論理状態は不定となる。前記ＰチャネルＭＯＳトランジスタＴＰ３１がオン状態であれば、前記電源配線ＯＵＴＶＤＤ と前記補助信号兼用入力端子ＡＸ２との間が短絡状態となって大きな電流が流れてしまうが、通常はこの後前記ＰチャネルＭＯＳトランジスタＴＰ３１はオフ状態となる。
（３）前記補助信号兼用入力端子ＡＸ２がＬ状態であり、且つ、前記電源配線ＯＵＴＶＤＤ への電源供給が無い（ＯＵＴＶＤＤ がＬ状態）とき：前記補助信号ＡＵＸ１はＨ状態となる。電源補強は行われない。
【００９３】
図６は、本発明が適用された半導体集積回路の第４実施例の入力回路の回路図である。
【００９４】
本第４実施例においては、前記スイッチ素子ＳＷとして用いられる前記ＰチャネルＭＯＳトランジスタＴＰ３１に代えて、同じく前記スイッチ素子ＳＷとして用いられる前記ＮチャネルＭＯＳトランジスタＴＮ３１を用いるようにしている。又、該ＮチャネルＭＯＳトランジスタＴＮ３１は、前記補助信号兼用入力端子ＡＸ３と前記グランド配線ＧＮＤとの間をオンオフするものである。
【００９５】
本第４実施例については、前記補助信号兼用入力端子ＡＸ３からＬ状態が入力される場合、前記補助信号ＡＵＸ２がＨ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ３１がオン状態となる。従って、このように前記補助信号兼用入力端子ＡＸ３にＬ状態が入力されると、本第４実施例では、前記グランド配線ＧＮＤ等で供給される電源の供給能力が補強される。
【００９６】
一方、前記補助信号兼用入力端子ＡＸ３からＨ状態が入力される場合、前記補助信号ＡＵＸ２はＬ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ３１はオフ状態となる。従って、該補助信号兼用入力端子ＡＸからＨ状態が入力される場合、特に電源供給能力は補強されない。
【００９７】
このように、本発明は、当該第４実施例の如く、前記グランド配線ＧＮＤ側へと適用することも可能である。
【００９８】
以上説明したように、前記第１実施例〜前記第４実施例によれば、様々なテスト方法に用いる専用の信号や、新たに追加する機能に用いる信号等に利用可能な、前記補助信号ＡＵＸ１、ＡＵＸ２を提供することが可能である。
【００９９】
例えば、これら補助信号ＡＵＸ１、ＡＵＸ２を、前記図９〜前記図１１の符号２２の配線に入力される信号として用いることもできる。即ち、前記図９〜前記図１１の前記電源ＯＵＴＶＤＤ に代えて、前記補助信号ＡＵＸ１、ＡＵＸ２を用いることも可能である。このように前記補助信号ＡＵＸ１及びＡＵＸ２を用いることで、半導体集積回路に備えられた前記電源配線ＶＤＤ、前記電源配線ＯＵＴＶＤＤ あるいは前記グランド配線ＧＮＤ等に用いる複数の端子やピンの一部を流用し、前記プルアップ抵抗１５の切断の制御を行うことが可能である。
【０１００】
又、このように前記プルアップ抵抗１５の切断の制御を行っていても、その半導体集積回路には従来とほぼ同様の電源が供給され、前記特願平６−６１５８８と異なり、テスト時に出力回路の前記電源ＯＵＴＶＤＤ を供給することも可能であり、該出力回路のテストをより正確に行うことができる。
【０１０１】
従って、前記図９〜前記図１１に対して前記補助信号ＡＵＸ１、ＡＵＸ２を用いた場合には、その出力回路をも含め、半導体集積回路の基本的に全ての回路を動作させながら、前記スタンバイ電流測定を行うことが可能である。又、このようなスタンバイ電流測定の際、前記プルアップ抵抗１５を全て切り離すことも可能である。従って、該プルアップ抵抗１５へ電流が流れてしまうことを考慮する必要がないため、大抵のテストパターンをより自由に用いながらスタンバイ電流測定のテストを保証でき、内部故障検出能力が飛躍的に上昇する。例えば機能や動作の異常までには至らない、リーケージ欠陥や、ブリッジ欠陥や、ウイーク欠陥を高確率で検出でき、長期信頼性を向上することができる。
【０１０２】
又、このようなスタンバイ電流測定のテストを、半導体集積回路の機能や動作のテストと並行して行うことも可能である。即ち、順次所定のテストパターンをその半導体集積回路へ入力しながら、これに対応するその半導体集積回路の出力パターンを観測し、その機能や動作をテストすると共に、この過程での定常時の前記スタンバイ電流を測定するということも可能である。これによって、半導体集積回路のテスト能率をより向上することが可能である。
【０１０３】
例えば、特開平１−１７９３３８等で開示されているように、半導体集積回路チップのより綿密な試験を行うために、内部に多数のテストポイントを設けると共に、２次元又は３次元とされたプローブ線及びセンス線によって、各テストポイントに対してアクセスするという、マトリックス・プロービング、あるいはクロスチェックテスト等と称する技術がある。前記図９〜前記図１１に対して前記補助信号ＡＵＸ１、２を用いて、このようなマトリックス・プロービングあるいはクロスチェックテストと並行して、前述のようなスタンバイ電流測定を行い、その半導体集積回路の不良を検出することも可能である。
【０１０４】
【発明の効果】
以上説明したように、本発明によれば、半導体集積回路のテスト時等に用いる特殊な信号や、新たに追加する機能に用いる信号等、信号に対する制限を抑えながら、この信号に利用する、半導体集積回路パッケージに設けるピンを削減し、これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前のものとの互換性の確保を可能とする半導体集積回路を提供することができるという優れた効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の要旨を示すブロック図
【図２】本発明が適用された半導体集積回路の第１実施例の入力回路の回路図
【図３】本発明が適用された半導体集積回路の第２実施例の入力回路の回路図
【図４】本発明が適用された半導体集積回路の第３実施例の入力回路の回路図
【図５】前記第３実施例の半導体集積回路チップの概略平面図
【図６】本発明が適用された半導体集積回路の第４実施例の入力回路の回路図
【図７】従来の半導体集積回路に用いられるプルアップされている入力回路の回路図
【図８】従来の半導体集積回路に用いられるプルアップされている双方向入出力回路の回路図
【図９】従来のスタンバイ電流測定を配慮したプルアップされる入力回路の回路図
【図１０】従来のスタンバイ電流測定を配慮したプルダウンされる入力回路の回路図
【図１１】従来のトランスファゲートを用いてスタンバイ電流測定を配慮したプルアップされる入力回路の回路図
【符号の説明】
１…半導体集積回路チップ
２…内部回路領域
４…内部回路の電源の配線
５…出力回路の電源配線
７…補助信号入力回路
Ｒ１〜Ｒ５…抵抗
ＴＰ１１、ＴＰ２０、ＴＰ２２、ＴＰ３０、ＴＰ３１、１２、４１
…ＰチャネルＭＯＳトランジスタ
ＴＮ１０、ＴＮ２０、ＴＮ２１、ＴＮ３０、ＴＮ３１、３１、４０
…ＮチャネルＭＯＳトランジスタ
ＡＸ、ＡＸ１〜ＡＸ３…補助信号兼用入力端子
ＡＵＸ、ＡＵＸ１、ＡＵＸ２…補助信号
ＶＤＤ…電源（又はその配線）
ＩＣＶＤＤ …内部回路用電源（又はその配線）
ＯＵＴＶＤＤ …出力回路用電源（又はその配線）
ＧＮＤ…グランド（又はその配線）
【産業上の利用分野】
本発明は、電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される電源にて動作する内部回路を有する半導体集積回路に係り、特に、半導体集積回路の、（１）テスト時等に用いる特殊な信号や、（２）新たに追加する機能に用いる信号等の利用を可能とする半導体集積回路に関する。結果的に、本発明は、半導体集積回路パッケージに設けられるピンを削減し、これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前の半導体集積回路とのパッケージやピン配置等の互換性の確保を可能とする半導体集積回路に関する。
【０００２】
【従来の技術】
ＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の半導体集積回路の試験方法として、スタンバイ電流測定がある。このスタンバイ電流測定は、測定対象となる半導体集積回路に入力される論理状態や出力される論理状態、又場合によってはその内部の論理状態を定常状態とし、その時の電源電流を測定するというものである。
【０００３】
又、このようなスタンバイ電流測定によれば、半導体集積回路のスタンバイ状態における静的電流（静的な電源電流）を測定することができる。更に、ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）型の半導体集積回路では、これに用いられるＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）トランジスタのオフ時のリーク電流を測定することができ、これによって劣化又は故障してしまっているＭＯＳトランジスタの有無を判定することができる。
【０００４】
図７は、従来のＣＭＯＳ型半導体集積回路に用いられる入力回路の一例の回路図である。
【０００５】
この図７において、ＰチャネルＭＯＳトランジスタＴＰ１１とＮチャネルＭＯＳトランジスタＴＮ１０とによって、入力バッファとして用いられるインバータゲートが構成されている。又、抵抗Ｒ１、ダイオードＤ１及びＤ２は、ＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ ）対策として用いられている。又、抵抗Ｒ３は、前述の入力バッファの入力と電源ＶＤＤとの間に接続され、プルアップ抵抗として用いられている。
【０００６】
このような入力回路にあって、例えば入力信号ＤＩがＨ状態に固定されると、前記ＰチャネルＭＯＳトランジスタＴＰ１１のソース：ドレイン間はオフとなる。このため、電源ＶＤＤとグランドＧＮＤとの間にあって直列接続される、前記ＰチャネルＭＯＳトランジスタＴＰ１１のソース：ドレイン及び前記ＮチャネルＭＯＳトランジスタＴＮ１０のドレイン：ソースの経路には電流が流れなくなる。従って、この入力回路の静的電流はゼロとなり、消費電力は基本的にゼロとなる。
【０００７】
しかしながら、例えば前記ＰチャネルＭＯＳトランジスタＴＰ１１に、例えば製造上の欠陥等があると、ソース：ドレイン間が完全にオフ状態とはならず、リーク電流が流れてしまう。又、このようなリーク電流を測定することで、例えば将来誤動作を生じさせてしまう恐れのある劣化してしまっているＭＯＳトランジスタの有無を検査することができる。
【０００８】
なお、前記入力信号ＤＩがＬ状態でのスタンバイ電流測定については、より詳しく後述する。
【０００９】
図８は、従来のＣＭＯＳ型半導体集積回路に用いられる双方向入出力回路の一例の回路図である。
【００１０】
この入出力回路にあって、ＰチャネルＭＯＳトランジスタＴＰ２０とＮチャネルＭＯＳトランジスタＴＮ２０とによって、出力バッファとされるインバータゲートが構成される。又、ＰチャネルＭＯＳトランジスタＴＰ２２とＮチャネルＭＯＳトランジスタＴＮ２１とによって、入力バッファとして用いられるインバータゲートが構成される。又、抵抗Ｒ２と、ダイオードＤ３及びＤ４は、ＥＳＤ対策として備えられている。又、抵抗Ｒ４は、電源ＶＤＤに対して接続され、プルアップ抵抗となっている。
【００１１】
更に、ＯＲ論理ゲートＧ５０とＡＮＤ論理ゲートＧ５１とによって、前記出力バッファからＨ状態を出力するか、Ｌ状態を出力するか、あるいはその出力をハイインピーダンス状態とするかを制御している。
【００１２】
即ち、当該双方向入出力回路にあって、内部回路から生成される出力選択信号ＳＥＬがＬ状態となると、前記ＰチャネルＭＯＳトランジスタＴＰ２０はオフ状態となり、且つ、前記ＮチャネルＭＯＳトランジスタＴＮ２０もオフ状態となる。一方、前記出力選択信号ＳＥＬがＨ状態となると、内部回路から出力される出力信号ＳＯの論理状態を反転させたものが、前記出力バッファから出力される。
【００１３】
即ち、前記出力選択信号ＳＥＬがＨ状態となり、且つ前記出力信号ＳＯがＨ状態となると、前記ＰチャネルＭＯＳトランジスタＴＰ２０はオフ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ２０はオン状態となり、これらＭＯＳトランジスタによって構成される前記出力バッファからＬ状態が出力される。一方、前記出力選択信号ＳＥＬがＨ状態となり、且つ、前記出力信号ＳＯがＬ状態となると、前記ＰチャネルＭＯＳトランジスタＴＰ２０はオンとなり前記ＮチャネルＭＯＳトランジスタＴＮ２０はオフとなり、これらＭＯＳトランジスタによって構成される前記出力バッファからはＨ状態が出力されることとなる。又、該出力バッファから出力される信号は、半導体集積回路のパッケージに設けられる端子ＤＩＯから出力される。
【００１４】
このような双方向入出力回路にあって、例えば前記出力選択信号ＳＥＬをＨ状態に固定し、前記出力信号ＳＯをＬ状態に固定した定常状態にあっては、前記出力バッファの前記ＰチャネルＭＯＳトランジスタＴＰ２０はオン状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ２０はオフ状態となり、前記入力バッファの前記ＰチャネルＭＯＳトランジスタＴＰ２２はオフ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ２１はオン状態となる。
【００１５】
従って、前記出力バッファや前記入力バッファ、又前記ＯＲ論理ゲートＧ５０や前記ＡＮＤ論理ゲートＧ５１等にあって、静的電流はゼロとなり、基本的に消費電力はゼロとなる。
【００１６】
しかしながら、例えば前記ＰチャネルＭＯＳトランジスタＴＰ２０やＴＰ２２、又前記ＮチャネルＭＯＳトランジスタＴＮ２０やＴＮ２１、更には前記ＯＲ論理ゲートＧ５０や前記ＡＮＤ論理ゲートＧ５１等に用いられるＭＯＳトランジスタに欠陥があった場合、定常状態であっても、リーク電流による静的電流が生じてしまう。このため、このような双方向入出力回路を定常状態としながら、前述のようなスタンバイ電流測定を行うことで、用いられるＭＯＳトランジスタの不良の存在を見出すことができる。
【００１７】
欠陥の混入経路については、例えば、半導体集積回路の製造過程において、洗浄が不十分であったり異物が混入してしまうことがある。又、その半導体集積回路チップ上に異物が付着してしまっていると、その半導体集積回路の動作特性が低下してしまったり、更には後日完全な不良状態となってしまう場合がある。このように表面に異物が付着してしまったものでは、例えば前記スタンバイ電流測定方法によって、一般的にはリーク電流を検出することができる。従って、このようにリーク電流を検出することで、動作特性が低下してしまったり、あるいは動作特性が低下する恐れがあるもの等についても、その不良判定を行うことができる。
【００１８】
このようなスタンバイ電流測定方法は、ＩＤＤＱ テスト、あるいは定常電流ＩＤＤＱ 測定テスト等とも呼ばれる。又、このようなテストに採用される評価用のテストパターンは、例えば、ユーザが作成した多数の機能テスト用のテストパターンから選択されるものである。しかしながら、このような評価用テストパターンのうち、後述するように例えば前記図７や前記図８のプルアップ抵抗へ流れてしまう電流等、何等かの原因で前述のようなリーク電流に比べて大きな電流が流れる場合には、このリーク電流を十分検出することができない。従って、このように大きな電流が流れてしまうテストパターンや、回路の動作が不安定になってしまう回路パターンは用いることができない。
【００１９】
例えば、前述した図７や図８のようなプルアップ抵抗を用いたもの、あるいはプルダウン抵抗を用いたものでは、これらプルアップ抵抗やプルダウン抵抗に電流が流れる場合、前述のようなリーク電流を検出することができない。
【００２０】
従って、前記図７や前記図８に示すように、前記プルアップ抵抗や前記プルダウン抵抗を用いるものでは、スタンバイ電流測定に際して加えられるテストパターンを選択する必要がある。即ち、プルアップ抵抗を用いる回路では、プルアップされている箇所の論理状態をＨ状態としながら、前述のようなスタンバイ電流測定を行わなければならない。あるいは、プルダウン抵抗を用いる回路では、そのプルダウンされている箇所の論理状態をＬ状態としながら、前述のようなスタンバイ電流測定を行わなければならない。このため、このようなスタンバイ電流測定に用いるテストパターンを作成することが非常に困難である。
【００２１】
更に、スタンバイ電流測定によってトランジスタ等の劣化や故障をより確実に見い出すためには、各ノードをＨ状態にもＬ状態にも設定しながら、静的電流を測定できることが望ましい。例えば前記図７では、前記ＰチャネルＭＯＳトランジスタＴＰ１１の劣化や故障は、前記入力信号ＤＩがＬ状態の場合の静的電流を測定しないと、検出が困難である。しかしながら、このようにＬ状態とした場合には、前述のとおりプルアップ抵抗に電流が流れてしまい、このため静的電流を測定することは困難である。
【００２２】
このため、特開平４−１５２７１４では、このようなスタンバイ電流測定の際に、前記プルアップ抵抗や前記プルダウン抵抗に電流が流れてしまうことを防止するため、これらプルアップ抵抗あるいはプルダウン抵抗を前記スタンバイ電流測定の際に切り離すよう制御する制御用信号端子を設けるという技術が開示されている。該特開平４−１５２７１４では、前記制御用信号端子へ入力される信号に従ってオンオフする、例えばＰチャネルＭＯＳトランジスタやＮチャネルＭＯＳトランジスタにて、前記スタンバイ電流測定の際に前記プルアップ抵抗や前記プルダウン抵抗を切り離すようにしている。このため、前記スタンバイ電流測定の際、これらプルアップ抵抗やプルダウン抵抗に電流が流れてしまうことがないため、より自由なテストパターンの選択が可能となっている。
【００２３】
一方、従来から、ＬＳＩ等の半導体集積回路のテストを容易化するために、スキャンパス方式と呼ばれる方式が用いられている。これは、回路中の全てのフリップフロップを、テスト時に通常の回路接続から切り離して、１つの長大なシフトレジスタに切り換えるというものである。又、この方式では、テスト中の各フリップフロップへのアクセスは、全てのフリップフロップを１つのシフトレジスタとして動作させながら行う。
【００２４】
例えば、全てのフリップフロップを１つのシフトレジスタとして動作させながら、所望のテストパターンをシリアルに入力する。あるいは、それぞれのフリップフロップの論理状態を読み出す際には、全てのフリップフロップを１つのシフトレジスタとして動作させながら、それぞれの論理状態を順次シフトさせながら読み出す。
【００２５】
一般的に、論理回路は、フリップフロップやカウンタ等の順序回路と、ゲート等の組合せ回路とに分けることができる。このようなスキャンパステスト法では、テスト対象となる論理回路を、このような順序回路の部分と、組合せ回路の部分とに分けてテストすることができる。
【００２６】
一方、従来から行われているＬＳＩ等の半導体集積回路のテスト方法として、いわゆるバウンダリスキャンレジスタを用いたものがある。
【００２７】
これは、ユーザ回路等のテスト対象となる論理回路の入力あるいは出力、更にはその内部に、バウンダリスキャンレジスタを予め接続しておくというものである。又、このようなテスト対象の論理回路の入力や出力等の論理状態の設定、あるいはその論理状態の読み出しの際には、前記バウンダリスキャンレジスタを介してアクセスする。
【００２８】
一般的な前記バウンダリスキャンレジスタは、主として、フリップフロップとマルチプレクサとにより構成される。又、論理状態の設定の際には、個々のバウンダリスキャンレジスタ内のマルチプレクサを切り換えることによって、多数のバウンダリスキャンレジスタを、１つの長大なシフトレジスタに構成する。従って、このようなシフトレジスタとして構成されたものに対して、シリアルなデータパターンを順次シフトしながら入力することにより、個々のバウンダリスキャンレジスタの論理状態の設定を行うことができる。
【００２９】
一方、個々の前記バウンダリスキャンレジスタの論理状態を読み出す際には、内部のマルチプレクサを切り換えることによって、同様に、多数のバウンダリスキャンレジスタを１つの長大なシフトレジスタとして構成する。又、このようにシフトレジスタとして構成されたものから、シリアルにデータを順次シフトさせながら、個々の前記バウンダリスキャンレジスタの論理状態を順次半導体集積回路の外部へ読み出す。
【００３０】
以上、ＬＳＩ等の半導体集積回路のテスト方法として、前記スタンバイ電流測定方法と、スキャンパス方式と、バウンダリスキャンレジスタを用いたテスト法とについて言及した。これらを含め、大抵の半導体集積回路のテスト方法では、テスト中には独特の信号を用いるものである。
【００３１】
例えば、前記スキャンパス方式にあっては、前述のように被テスト対象となる回路中の全てのフリップフロップを長大なシフトレジスタに切り換えるための信号が少なくとも必要である。又、前記バウンダリスキャンレジスタを用いるテスト方法では、バウンダリスキャンレジスタが有する前記マルチプレクサを切り換えるための信号が必要となる。又、前記スタンバイ電流測定においても、一般的には、例えば前述した特開平４−１５２７１４のように、テストのために専用の信号が必要となるものである。
【００３２】
このため、本願発明出願時には未公開の特願平６−６１５８８では、図９〜図１１に示されるように、特に入力ピンを増加することなく、前述のようなスタンバイ電流測定の際には、プルアップ抵抗やプルダウン抵抗を切り離すようにしている。
【００３３】
例えば前記図９において、半導体集積回路外部へ接続されるパッド１１に接続される入力バッファ１４の入力側には、プルアップ抵抗１５が設けられている。ここで、該プルアップ抵抗１５に対して、ＰチャネルＭＯＳトランジスタ１２及びインバータゲート１３が設けられている。該インバータゲート１３には、半導体集積回路の出力回路用の電源ＯＵＴＶＤＤ が接続されている。この電源ＯＵＴＶＤＤ は、内部回路の電源ＶＤＤとは独立したものである。
【００３４】
又、前記図１０においては、前記入力バッファ１４の入力に、プルダウン抵抗１５が設けられている。該プルダウン抵抗１５には、ＮチャネルＭＯＳトランジスタ３１が設けられている。該ＮチャネルＭＯＳトランジスタ３１のゲートには、前記電源ＯＵＴＶＤＤ が接続されている。
【００３５】
次に、前記図１１については、前記入力バッファ１４の入力に、プルアップ抵抗１５が接続されている。更に、該プルアップ抵抗１５には、ＮチャネルＭＯＳトランジスタ４０及びＰチャネルＭＯＳトランジスタ４１又インバータゲート１３が設けられている。前記ＮチャネルＭＯＳトランジスタ４０と前記ＰチャネルＭＯＳトランジスタ４１とによって、トランスファゲートが構成される。又、前記ＮチャネルＭＯＳトランジスタ４０のゲートと、前記インバータゲート１３の入力とには、前記電源ＯＵＴＶＤＤ が接続されている。
【００３６】
これら図９〜図１１に示されるような、前記プルアップ抵抗又は前記プルダウン抵抗が用いられる入力回路にあって、前述のようなスタンバイ電流測定に際して、前記電源ＯＵＴＶＤＤ の供給を停止（該電源ＯＵＴＶＤＤ の電位がＬ状態）させる。これによって、前記図９では前記ＰチャネルＭＯＳトランジスタ１２がオフとなって、前記プルアップ抵抗１５が切り離される。又、前記図１０では、前記ＮチャネルＭＯＳトランジスタ３１がオフとなり、前記プルダウン抵抗１５が切り離される。前記図１１では、前記トランスファゲートがオフとなり、前記プルアップ抵抗１５が切り離される。
【００３７】
このように、前記特願平６−６１５８８では、前述のようなスタンバイ電流測定の際に前記電源ＯＵＴＶＤＤ の電源供給を停止することで、前述のようにプルアップ抵抗やプルダウン抵抗を切り離すことができる。従って、これらプルアップ抵抗やプルダウン抵抗に電流が流れてしまうことがないため、前記スタンバイ電流測定において、より自由なテストパターンの印加もすることができる。
【００３８】
又、この特願平６−６１５８８では、特に前記電源ＯＵＴＶＤＤ によって前記プルアップ抵抗や前記プルダウン抵抗の切り離しの制御を行っているため、半導体集積回路のパッケージに設けられるピンを新たに設ける必要がない。
【００３９】
更に、特開平２−２０１９３８では、入力ピンを減らす技術が開示されている。即ち、複数の異なる回路部分に独立した電源系統にて電源を供給すると共に、ある回路部分の信号に他の回路部分の電源線を信号入力として接続するようにしている。これによって、通常電源供給に用いられるピンを、信号入力にも用いることができるようにしている。
【００４０】
又、特開平５−１５００１７では、独立した電源系統を備えるようにし、それぞれの電源系統の入力端子を例えばトライステート出力バッファのイネーブル入力へ接続している。これによって、ある電源系統の電源供給の有無によって、同時に内部回路の制御も行うようにしている。
【００４１】
【発明が達成しようとする課題】
しかしながら、前記特願平６−６１５８８、前記特開平２−２０１９３８及び前記特開平５−１５００１７では、半導体集積回路外部から電源を供給する電源ピンを、外部から信号を入力する入力ピンにも共用しているため、内部回路の動作に制限が生じてしまう。
【００４２】
例えば、前記特願平６−６１５８８では、前記プルアップ抵抗や前記プルダウン抵抗を切り離す信号を入力している場合には、出力回路の電源を供給することができない。このため、このような出力回路に関しては、前記スタンバイ電流測定方法によってリーク電流を検出し、内部の不良等を検出することができない。
【００４３】
又、前記特開平２−２０１９３８では、ある回路部分に電源を供給する電源ピンを他の回路部分の信号入力にも用いているため、一方の回路部分の信号を入力している際には、他方の回路部分への電源供給には制限が生じてしまう。前記特開平５−１５００１７についても同様である。又、これら特開平２−２０１９３８又特開平５−１５００１７では、前記スタンバイ電流測定方法で検出し難いビアやコンタクト関係の抵抗性オープン不良（未接続不良）を、入力されるテストパターンに対応する出力されるテストパターンにて検出することもできない。又、スタンバイ電流不良と論理不良とを同時に検出することはできない。
【００４４】
本発明は、前記従来の問題点を解決するべくなされたもので、半導体集積回路のテスト時等に用いる特殊な信号や、新たに追加する機能に用いる信号等、その信号に対する制限を抑えながら、信号に利用する半導体集積回路パッケージに設けられるピンを削減し、これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前のものとの互換性の確保を可能とする半導体集積回路を提供することを目的とする。
【００４５】
【課題を達成するための手段】
本発明は、電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される電源にて動作する内部回路を有する半導体集積回路において、補助信号を入力する補助信号兼用入力端子ＡＸと、ゲート入力に入力される信号に従って、一方が該補助信号兼用入力端子ＡＸで、他方が前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤの、これらの間をオンオフするスイッチ素子ＳＷと、入力が前記補助信号兼用入力端子ＡＸに接続され、前記内部回路で用いる補助信号ＡＵＸを生成すると共に、前記スイッチ素子ＳＷの前記ゲート入力に入力する信号を生成する補助信号入力回路とを備え、前記スイッチ素子ＳＷがオン時に接続される前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤと同一の電位が前記補助信号兼用入力端子ＡＸへ入力される場合には、前記補助信号入力回路から出力される信号によって前記スイッチ素子ＳＷをオンとし、該補助信号兼用入力端子ＡＸへ入力される信号の電流によって、前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤから供給される電源の電源供給能力を補強するようにしたことにより、前記課題を達成したものである。
【００４６】
又、前記半導体集積回路おいて、前記スイッチ素子ＳＷを経由した、前記補助信号兼用入力端子ＡＸから前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤまでの経路中に、ダイオードを設けたことにより、前記課題を達成すると共に、前記補助信号兼用入力端子ＡＸから入力する論理状態の設定をより容易に行えるようにしたものである。
【００４７】
又、電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される第１の電源にて動作する内部回路を有すると共に、第２の電源配線ＯＵＴＶＤＤ及びグランド配線ＧＮＤから供給される、前記第１の電源とは別の第２の電源が外部から供給される半導体集積回路において、補助信号を入力する補助信号兼用入力端子ＡＸと、ゲート入力に入力される信号に従って、一方が該補助信号兼用入力端子ＡＸで、他方が前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤの、これらの間をオンオフするスイッチ素子ＳＷと、入力が前記補助信号兼用入力端子ＡＸに接続され、前記内部回路で用いる補助信号ＡＵＸを生成すると共に、前記スイッチ素子ＳＷの前記ゲート入力に入力する信号を生成する、前記第１の電源にて動作する補助信号入力回路とを備え、前記スイッチ素子ＳＷがオン時に接続される前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤと同一の電位が前記補助信号兼用入力端子ＡＸへ入力される場合には、前記補助信号入力回路から出力される信号によって前記スイッチ素子ＳＷをオンとし、該補助信号兼用入力端子ＡＸへ入力される信号の電流によって、前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤから供給される電源の電源供給能力を補強するようにしたことにより、前記課題を達成したものである。
【００４８】
【作用】
本発明は、半導体集積回路の内部に設けられるピンにおいて、通常電源やグランドに関するものが複数設けられていることに着目している。これは、たとえ半導体集積回路へ外部から供給される電源の系統が１系統のみであっても、通常このように複数ピン備えられる。これは、半導体集積回路外部から供給する電源に関する電流は、同じく外部から入力する信号に関する電流よりも多いため等である。このため、半導体集積回路のパッケージに設けられる電源に関するピンの数を複数とすることで、電圧降下や電源ノイズの発生を抑えるようにしている。
【００４９】
このような点に着目し、本発明においては、同一系統の電源条件に用いる複数の電源ピンやグランドピンのうち、極一部を、半導体集積回路の内部回路で用いる何等かの信号（以降、補助信号と称する）の入力にも用いるようにしている。このため、電源供給能力の低下についてはある程度抑えながら、このような補助信号の入力に用いるピンを提供することができている。特に、本発明においては、このような補助信号の入力に用いる電源ピンあるいはグランドピンにあっても、その電源供給能力を補強することに極力用いるようにしている。
【００５０】
あるいは、別の見方をすると、本発明の半導体集積回路においては、電源供給とは無関係に設けられていた、内部回路に用いる前記補助信号の入力ピンをも、可能な範囲で、半導体集積回路の外部から供給する電源供給能力の補強にも用いるようにしている。
【００５１】
例えば、半導体集積回路の外部からＨ状態の前記補助信号が入力される場合、該補助信号によって、電源配線側の電源供給能力を補強する。あるいは、Ｌ状態の前記補助信号が入力される場合には、グランド配線側の電源供給能力を補強するようにしている。このように電源供給能力を補強するようにしていても、本発明においては、補助信号に対する利用制限を極力抑えるようにしている。
【００５２】
図１は、本発明の要旨を示すブロック図である。
【００５３】
まず、この図１において、符号ＡＸは、補助信号兼用入力端子あるいは補助信号兼用入力ピンである（以降、補助信号兼用入力端子と称する）。該補助信号兼用入力端子ＡＸは、前述した補助信号を入力するものである。又、本発明においては、このような補助信号兼用入力端子ＡＸに加え、スイッチ素子ＳＷと補助信号入力回路７とを備えるようにしている。
【００５４】
まず、前記スイッチ素子ＳＷは、前記補助信号兼用入力端子ＡＸと電源配線ＶＤＤとの間をオンオフする。あるいは、該スイッチ素子ＳＷは、前記補助信号兼用入力端子ＡＸとグランド配線ＧＮＤとの間をオンオフするものであってもよい。なお、これら電源配線ＶＤＤとグランド配線ＧＮＤとは、一対となり、その半導体集積回路へ電源を供給するものである。
【００５５】
次に、前記補助信号入力回路７は、まず、入力が前記補助信号兼用入力端子ＡＸに接続されている。又、該補助信号入力回路７は、前記補助信号兼用入力端子ＡＸの論理状態に従って、半導体集積回路の内部回路で用いる、前述のような補助信号ＡＵＸを生成する。又、該補助信号入力回路７は、前記スイッチ素子ＳＷのオンオフを制御する信号を生成する。このようにオンオフを制御する信号は、前記スイッチ素子ＳＷのゲート入力へ入力する。
【００５６】
ここで、まず、例えば前記補助信号入力回路７は、前記補助信号兼用入力端子ＡＸからＨ状態が入力されれば、半導体集積回路の内部回路で用いる補助信号ＡＵＸをＨ状態とし、Ｌ状態が入力されれば該補助信号ＡＵＸをＬ状態とする。あるいは、前記補助信号兼用入力端子ＡＸにＨ状態が入力された場合に前記補助信号ＡＵＸをＬ状態とし、Ｌ状態が入力された場合前記補助信号ＡＵＸをＨ状態とするようにしてもよい。
【００５７】
このような本発明にあって、例えば前記スイッチ素子ＳＷが前記補助信号兼用入力端子ＡＸと前記電源配線ＶＤＤとの間をオンオフするものであった場合は次のとおりである。
【００５８】
即ち、前記補助信号兼用入力端子ＡＸからＨ状態が入力された場合、本発明においては、前記補助信号入力回路７から出力する信号Ｓ１によって、前記スイッチ素子ＳＷをオンとする。これによって、前記補助信号兼用入力端子ＡＸ側からこのスイッチ素子ＳＷを経て、前記電源配線ＶＤＤへと電流を流す。これによって、前記電源配線ＶＤＤと前記グランド配線ＧＮＤとによって供給される電源の電源供給能力が補強される。一方、前記補助信号兼用入力端子ＡＸからＬ状態が入力される場合には、前記信号Ｓ１によって前記スイッチ素子ＳＷをオフとする。
【００５９】
一方、本発明において、前記スイッチ素子ＳＷが前記補助信号兼用入力端子ＡＸと前記グランド配線ＧＮＤとの間をオンオフするものであった場合は次のとおりである。
【００６０】
即ち、前記補助信号兼用入力端子ＡＸからＬ状態が入力される場合、前記補助信号入力回路７から出力される前記信号Ｓ１によって、前記スイッチ素子ＳＷをオンとする。これによって、前記グランド配線ＧＮＤ側から前記スイッチ素子ＳＷを経て、前記補助信号兼用入力端子ＡＸへと電流が流れることによって、前記電源配線ＶＤＤと前記グランド配線ＧＮＤとによって供給される電源の電源供給能力が補強される。一方、前記補助信号兼用入力端子ＡＸからＨ状態が入力される場合には、前記信号Ｓ１によって前記スイッチ素子ＳＷはオフとなる。
【００６１】
このように、本発明においては、まず、前記補助信号兼用入力端子ＡＸから、その半導体集積回路の内部回路で用いる前記補助信号ＡＵＸを生成するための信号を入力したとしても、前記電源配線ＶＤＤ及び前記グランド配線ＧＮＤによる電源供給に悪影響を及ぼさない。即ち、前記補助信号兼用入力端子ＡＸからＨ状態が入力されても、あるいはＬ状態が入力されても、前記電源配線ＶＤＤや前記グランド配線ＧＮＤにて供給される電源供給能力が補強されるか否かの影響以上の影響は与えない。
【００６２】
又、前記補助信号ＡＵＸを、例えば、以前に広く用いられていた半導体集積回路に新たに追加した機能に用いる信号とすることもできる。この場合、このような機能追加以前の半導体集積回路にも、新たな機能が追加されている半導体集積回路をも用いることができるよう、パッケージやパッケージピンの互換性を確保できるよう配慮することもできる。
【００６３】
例えば、このような互換性を配慮する際に、新たに追加した機能を用いない場合、例えば、前記補助信号兼用入力端子ＡＸがＨ状態となるのであれば、前記スイッチ素子ＳＷは該補助信号兼用入力端子ＡＸと前記電源配線ＶＤＤとの間をオン状態とすればよい。一方、このように追加された機能を用いない場合、例えば、前記補助信号兼用入力端子ＡＸがＬ状態となる場合には、前記スイッチ素子ＳＷを該補助信号兼用入力端子ＡＸと前記グランド配線ＧＮＤとの間をオン状態とすればよい。
【００６４】
以上説明したように、本発明においては、半導体集積回路のテスト時等に用いる特殊な信号や、新たに追加する機能に用いる信号等にあって、その信号に対する制限を抑えながら、信号に利用する半導体集積回路パッケージに設けられるピンや端子を提供しながら、全体の本数についてはこれを削減することができる。即ち、このような信号に用いる前記補助信号兼用入力端子ＡＸは電源供給能力の補強にも用いられているため、総合的にはピンや端子の削減がなされることとなる。これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前のものとの互換性の確保も可能となる。
【００６５】
【実施例】
以下、図を用いて本発明の実施例を詳細に説明する。
【００６６】
図２は、本発明が適用された半導体集積回路の第１実施例の入力部分の回路図である。
【００６７】
この図２において、前記図１に示した前記スイッチ素子ＳＷとして、ＰチャネルＭＯＳトランジスタＴＰ３１が備えられる。又、補助信号入力回路７は、抵抗Ｒ５とＰチャネルＭＯＳトランジスタＴＰ３０とＮチャネルＭＯＳトランジスタＴＮ３０とにより構成される。
【００６８】
この図２において、補助信号兼用入力端子ＡＸ１（以降、単に入力端子ＡＸと称する）から入力された信号は、前記ＰチャネルＭＯＳトランジスタＴＰ３０と前記ＮチャネルＭＯＳトランジスタＴＮ３０とにより構成されるインバータゲートによって反転される。反転された信号は、補助信号ＡＵＸ１としてその半導体集積回路の内部回路へ出力されると共に、前記ＰチャネルＭＯＳトランジスタＴＰ３１のゲートへも出力される。
【００６９】
従って、その半導体集積回路の内部回路で用いる前記補助信号ＡＵＸ１としてＨ状態を入力したい場合には、前記補助信号兼用入力端子ＡＸ１をＨ状態とすればよい。あるいは、前記補助信号ＡＵＸ１をＬ状態とする場合には、前記補助信号兼用入力端子ＡＸ１からＬ状態を入力すればよい。
【００７０】
又、前記補助信号兼用入力端子ＡＸ１からＨ状態を入力した場合には、前記ＰチャネルＭＯＳトランジスタＴＰ３１がオンとなり、該補助信号兼用入力端子ＡＸ１へ入力される信号の電流によって、電源配線ＶＤＤにて供給される電源の電源供給能力を補強することができる。一方、前記補助信号兼用入力端子ＡＸ１がＬ状態の場合、前記ＰチャネルＭＯＳトランジスタＴＰ３１はオフとなり、電源供給能力の補強は行われない。
【００７１】
このように、本第１実施例においては、ＭＯＳトランジスタ等を用い、本発明を具体的に実現することができる。即ち、内部回路へ入力する前記補助信号ＡＵＸ１を生成するため、Ｈ状態でも、あるいはＬ状態でも、任意の論理状態を前記補助信号兼用入力端子ＡＸ１へ入力することができる。又、いずれの論理状態を入力したとしても、前記電源配線ＶＤＤにて供給する電源には、電源供給能力の補強の有無以上の影響を与えることはない。
【００７２】
なお、本第１実施例において、前記ＰチャネルＭＯＳトランジスタＴＰ３１のオン時のそのソース−ドレイン間の抵抗はより低くすることが望ましい。例えば、数Ω〜数百Ω程度とすることが好ましい。
【００７３】
なお、本実施例において、前記補助信号兼用入力端子ＡＸ１がその半導体集積回路の外部回路に未接続であったとしても、前記ＰチャネルＭＯＳトランジスタＴＰ３１があるため、該補助信号兼用入力端子ＡＸ１と前記電源配線ＶＤＤとの間のインピーダンスは異常に上昇することはない。従って、該補助信号兼用入力端子ＡＸ１へ、プルアップ抵抗やプルダウン抵抗を備える必要性は低い。
【００７４】
なお、本第１実施例において、前記ＰチャネルＭＯＳトランジスタＴＰ３０と前記ＮチャネルＭＯＳトランジスタＴＮ３０とで構成されるインバータゲートの出力と、前記補助信号ＡＵＸ１を用いる内部回路との間に、シュミット型入力の論理ゲート、例えばシュミット型入力のバッファゲートを用いるようにしてもよい。これによって、動作の安定性をより向上することが可能である。
【００７５】
あるいは、本第１実施例の半導体集積回路において、前記補助信号ＡＵＸ１が得られる前記インバータの出力部分に、数ＧΩ程度のプルアップ抵抗ないしはプルダウン抵抗を備えるようにしてもよい。これによって、動作の安定性をより向上することが可能である。このようにプルアップ抵抗乃至はプロダウン抵抗の抵抗値を１〜１００ＧΩとすれば、電源電圧５Ｖでこれらプルアップ抵抗やプルダウン抵抗に流れる電流は、５〜５００ ｎＡ程度である。従って、スタンバイ電流を精度良く測定できる。
【００７６】
なお、本第１実施例において、前記ＰチャネルＭＯＳトランジスタＴＰ３１が一旦オン状態となった後、前記補助信号兼用入力端子ＡＸ１からＬ状態を入力することで、前記補助信号ＡＵＸ１をＨ状態としたり、前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とすることは比較的困難である。特に、前記ＰチャネルＭＯＳトランジスタＴＰ３１のオン抵抗が低くなる程、これがより困難となる。ここで、このように前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とするのであれば、前記補助信号兼用入力端子ＡＸ１へＬ状態を入力しながら、本第１実施例の半導体集積回路のチップ電源を投入するようにすればよい。
【００７７】
なお、本発明において、前記補助信号ＡＵＸ（実施例のＡＵＸ１及びＡＵＸ２に相当）の利用方法を特に限定するものではない。即ち、前述のようなスタンバイ電流測定の際や、スキャンパス方式やバウンダリスキャンレジスタを用いたテスト方法等で用いられる種々の信号に用いることができる。例えば、前記図９〜前記図１１の符号２２へ入力する前記電源ＯＵＴＶＤＤ の信号に代えて、本発明の前記補助信号ＡＵＸを用いることもできる。
【００７８】
図３は、本発明が適用された第２実施例の半導体集積回路の入力回路の回路図である。
【００７９】
本第２実施例については、この図３及び前記図２を比較して明らかなとおり、前記第１実施例に対してダイオードＤ５を備えたものである。
【００８０】
前述したように、前記第１実施例においては、前記ＰチャネルＭＯＳトランジスタＴＰ３１がオン状態のとき、前記補助信号兼用入力端子ＡＸ１へＬ状態を入力したとしても、前記補助信号ＡＵＸ１をＨ状態とし、前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフとすることは比較的困難である。
【００８１】
しかしながら、本第２実施例においては、前記ダイオードＤ５を備えることで、前記補助信号兼用入力端子ＡＸ１へＬ状態を入力すれば、比較的簡単に前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とすることが可能である。
【００８２】
なお、本第２実施例の前記補助信号兼用入力端子ＡＸ１への信号の入力に対する動作をまとめると、次のとおりである。
【００８３】
（１）前記補助信号兼用入力端子ＡＸ１がＨ状態のとき：前記補助信号ＡＵＸ１はＨ状態となる。電源補強は有り。
（２）前記補助信号兼用入力端子ＡＸ１がＬ状態のとき：前記補助信号ＡＵＸ１はＨ状態となる。電源補強は行われない。
【００８４】
図４は、本発明が適用された半導体集積回路の第３実施例の入力回路の回路図である。
【００８５】
本第３実施例については、半導体集積回路の内部回路に用いる電源系統と、当該半導体集積回路外部へ信号を出力する出力回路の電源系統とが独立したものとなっている。即ち、内部回路の電源系統は、電源配線ＩＣＶＤＤ とグランド配線ＧＮＤとによって供給されるものである。一方、出力回路の電源系統は、前記電源配線ＯＵＴＶＤＤ と前記グランド配線ＧＮＤとによって供給されるものである。例えば本第３実施例については、この図４と前記図２とを比較して明らかなとおり、前記ＰチャネルＭＯＳトランジスタＴＰ３１は前記補助信号兼用入力端子ＡＸ２と電源配線ＯＵＴＶＤＤ との間をオンオフするものである。
【００８６】
ここで、前記ＰチャネルＭＯＳトランジスタＴＰ３１をオフ状態とする場合には、まず、前記電源配線ＯＵＴＶＤＤ への、その半導体集積回路外部からの電源供給を停止する。このように該電源配線ＯＵＴＶＤＤ への電源供給を停止したとしても、一般的には、半導体集積回路の内部回路の論理状態には影響を与えないものである。
【００８７】
この後、前記補助信号兼用入力端子ＡＸ２へ入力する論理状態をＬ状態とする。すると、前記ＰチャネルＭＯＳトランジスタＴＰ３１を、比較的容易にオフ状態とすることができる。
【００８８】
このように前記ＰチャネルＭＯＳトランジスタＴＰ３１がオフ状態となった後に、前記電源配線ＯＵＴＶＤＤ への電源の供給を再開すればよい。
【００８９】
図５は、本第３実施例における半導体集積回路チップの概略平面図である。
【００９０】
この図５に示される如く、前記補助信号ＡＵＸ１等が用いられる内部回路は、半導体集積回路チップ１の符号２で示される中心側の領域に作り込まれる。又、該内部回路領域２の周囲には、符号４で示される如く、内部回路で特に用いられる電源を供給する、前記電源配線ＩＣＶＤＤ 及び前記グランド配線ＧＮＤが設けられている。又、この外側には、符号５で示される如く、出力回路で用いられる電源を供給する、前記電源配線ＯＵＴＶＤＤ 及び前記グランド配線ＧＮＤが設けられている。又、この符号５の周辺に、当該半導体集積回路の外部へ信号を出力する際に用いる出力回路が作り込まれている。
【００９１】
なお、本第３実施例において、前記補助信号兼用入力端子ＡＸ２に入力される論理状態及び前記電源配線ＯＵＴＶＤＤ の電源電位に対する動作は次のとおりである。
【００９２】
（１）前記補助信号兼用入力端子ＡＸ２がＨ状態であり、且つ、前記電源配線ＯＵＴＶＤＤ から電源供給有り（ＯＵＴＶＤＤ がＨ状態）のとき：前記補助信号ＡＵＸ１がＬ状態となる。電源補強が行われる。
（２）前記補助信号兼用入力端子ＡＸ２がＬ状態であり、且つ、前記電源配線ＯＵＴＶＤＤ に電源が供給されているとき：前記補助信号ＡＵＸ１の論理状態は不定となる。前記ＰチャネルＭＯＳトランジスタＴＰ３１がオン状態であれば、前記電源配線ＯＵＴＶＤＤ と前記補助信号兼用入力端子ＡＸ２との間が短絡状態となって大きな電流が流れてしまうが、通常はこの後前記ＰチャネルＭＯＳトランジスタＴＰ３１はオフ状態となる。
（３）前記補助信号兼用入力端子ＡＸ２がＬ状態であり、且つ、前記電源配線ＯＵＴＶＤＤ への電源供給が無い（ＯＵＴＶＤＤ がＬ状態）とき：前記補助信号ＡＵＸ１はＨ状態となる。電源補強は行われない。
【００９３】
図６は、本発明が適用された半導体集積回路の第４実施例の入力回路の回路図である。
【００９４】
本第４実施例においては、前記スイッチ素子ＳＷとして用いられる前記ＰチャネルＭＯＳトランジスタＴＰ３１に代えて、同じく前記スイッチ素子ＳＷとして用いられる前記ＮチャネルＭＯＳトランジスタＴＮ３１を用いるようにしている。又、該ＮチャネルＭＯＳトランジスタＴＮ３１は、前記補助信号兼用入力端子ＡＸ３と前記グランド配線ＧＮＤとの間をオンオフするものである。
【００９５】
本第４実施例については、前記補助信号兼用入力端子ＡＸ３からＬ状態が入力される場合、前記補助信号ＡＵＸ２がＨ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ３１がオン状態となる。従って、このように前記補助信号兼用入力端子ＡＸ３にＬ状態が入力されると、本第４実施例では、前記グランド配線ＧＮＤ等で供給される電源の供給能力が補強される。
【００９６】
一方、前記補助信号兼用入力端子ＡＸ３からＨ状態が入力される場合、前記補助信号ＡＵＸ２はＬ状態となり、前記ＮチャネルＭＯＳトランジスタＴＮ３１はオフ状態となる。従って、該補助信号兼用入力端子ＡＸからＨ状態が入力される場合、特に電源供給能力は補強されない。
【００９７】
このように、本発明は、当該第４実施例の如く、前記グランド配線ＧＮＤ側へと適用することも可能である。
【００９８】
以上説明したように、前記第１実施例〜前記第４実施例によれば、様々なテスト方法に用いる専用の信号や、新たに追加する機能に用いる信号等に利用可能な、前記補助信号ＡＵＸ１、ＡＵＸ２を提供することが可能である。
【００９９】
例えば、これら補助信号ＡＵＸ１、ＡＵＸ２を、前記図９〜前記図１１の符号２２の配線に入力される信号として用いることもできる。即ち、前記図９〜前記図１１の前記電源ＯＵＴＶＤＤ に代えて、前記補助信号ＡＵＸ１、ＡＵＸ２を用いることも可能である。このように前記補助信号ＡＵＸ１及びＡＵＸ２を用いることで、半導体集積回路に備えられた前記電源配線ＶＤＤ、前記電源配線ＯＵＴＶＤＤ あるいは前記グランド配線ＧＮＤ等に用いる複数の端子やピンの一部を流用し、前記プルアップ抵抗１５の切断の制御を行うことが可能である。
【０１００】
又、このように前記プルアップ抵抗１５の切断の制御を行っていても、その半導体集積回路には従来とほぼ同様の電源が供給され、前記特願平６−６１５８８と異なり、テスト時に出力回路の前記電源ＯＵＴＶＤＤ を供給することも可能であり、該出力回路のテストをより正確に行うことができる。
【０１０１】
従って、前記図９〜前記図１１に対して前記補助信号ＡＵＸ１、ＡＵＸ２を用いた場合には、その出力回路をも含め、半導体集積回路の基本的に全ての回路を動作させながら、前記スタンバイ電流測定を行うことが可能である。又、このようなスタンバイ電流測定の際、前記プルアップ抵抗１５を全て切り離すことも可能である。従って、該プルアップ抵抗１５へ電流が流れてしまうことを考慮する必要がないため、大抵のテストパターンをより自由に用いながらスタンバイ電流測定のテストを保証でき、内部故障検出能力が飛躍的に上昇する。例えば機能や動作の異常までには至らない、リーケージ欠陥や、ブリッジ欠陥や、ウイーク欠陥を高確率で検出でき、長期信頼性を向上することができる。
【０１０２】
又、このようなスタンバイ電流測定のテストを、半導体集積回路の機能や動作のテストと並行して行うことも可能である。即ち、順次所定のテストパターンをその半導体集積回路へ入力しながら、これに対応するその半導体集積回路の出力パターンを観測し、その機能や動作をテストすると共に、この過程での定常時の前記スタンバイ電流を測定するということも可能である。これによって、半導体集積回路のテスト能率をより向上することが可能である。
【０１０３】
例えば、特開平１−１７９３３８等で開示されているように、半導体集積回路チップのより綿密な試験を行うために、内部に多数のテストポイントを設けると共に、２次元又は３次元とされたプローブ線及びセンス線によって、各テストポイントに対してアクセスするという、マトリックス・プロービング、あるいはクロスチェックテスト等と称する技術がある。前記図９〜前記図１１に対して前記補助信号ＡＵＸ１、２を用いて、このようなマトリックス・プロービングあるいはクロスチェックテストと並行して、前述のようなスタンバイ電流測定を行い、その半導体集積回路の不良を検出することも可能である。
【０１０４】
【発明の効果】
以上説明したように、本発明によれば、半導体集積回路のテスト時等に用いる特殊な信号や、新たに追加する機能に用いる信号等、信号に対する制限を抑えながら、この信号に利用する、半導体集積回路パッケージに設けるピンを削減し、これによって、半導体集積回路のコスト低減や、前述のように新たに機能を追加する以前のものとの互換性の確保を可能とする半導体集積回路を提供することができるという優れた効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の要旨を示すブロック図
【図２】本発明が適用された半導体集積回路の第１実施例の入力回路の回路図
【図３】本発明が適用された半導体集積回路の第２実施例の入力回路の回路図
【図４】本発明が適用された半導体集積回路の第３実施例の入力回路の回路図
【図５】前記第３実施例の半導体集積回路チップの概略平面図
【図６】本発明が適用された半導体集積回路の第４実施例の入力回路の回路図
【図７】従来の半導体集積回路に用いられるプルアップされている入力回路の回路図
【図８】従来の半導体集積回路に用いられるプルアップされている双方向入出力回路の回路図
【図９】従来のスタンバイ電流測定を配慮したプルアップされる入力回路の回路図
【図１０】従来のスタンバイ電流測定を配慮したプルダウンされる入力回路の回路図
【図１１】従来のトランスファゲートを用いてスタンバイ電流測定を配慮したプルアップされる入力回路の回路図
【符号の説明】
１…半導体集積回路チップ
２…内部回路領域
４…内部回路の電源の配線
５…出力回路の電源配線
７…補助信号入力回路
Ｒ１〜Ｒ５…抵抗
ＴＰ１１、ＴＰ２０、ＴＰ２２、ＴＰ３０、ＴＰ３１、１２、４１
…ＰチャネルＭＯＳトランジスタ
ＴＮ１０、ＴＮ２０、ＴＮ２１、ＴＮ３０、ＴＮ３１、３１、４０
…ＮチャネルＭＯＳトランジスタ
ＡＸ、ＡＸ１〜ＡＸ３…補助信号兼用入力端子
ＡＵＸ、ＡＵＸ１、ＡＵＸ２…補助信号
ＶＤＤ…電源（又はその配線）
ＩＣＶＤＤ …内部回路用電源（又はその配線）
ＯＵＴＶＤＤ …出力回路用電源（又はその配線）
ＧＮＤ…グランド（又はその配線）
Claims (3)
- 電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される電源にて動作する内部回路を有する半導体集積回路において、
補助信号を入力する補助信号兼用入力端子ＡＸと、
ゲート入力に入力される信号に従って、一方が該補助信号兼用入力端子ＡＸで、他方が前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤの、これらの間をオンオフするスイッチ素子ＳＷと、
入力が前記補助信号兼用入力端子ＡＸに接続され、前記内部回路で用いる補助信号ＡＵＸを生成すると共に、前記スイッチ素子ＳＷの前記ゲート入力に入力する信号を生成する補助信号入力回路とを備え、
前記スイッチ素子ＳＷがオン時に接続される前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤと同一の電位が前記補助信号兼用入力端子ＡＸへ入力される場合には、前記補助信号入力回路から出力される信号によって前記スイッチ素子ＳＷをオンとし、該補助信号兼用入力端子ＡＸへ入力される信号の電流によって、前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤから供給される電源の電源供給能力を補強するようにしたことを特徴とする半導体集積回路。 - 請求項１において、
前記スイッチ素子ＳＷを経由した、前記補助信号兼用入力端子ＡＸから前記電源配線ＶＤＤ又は前記グランド配線ＧＮＤまでの経路中に、ダイオードを設けたことを特徴とする半導体集積回路。 - 電源配線ＶＤＤ及びグランド配線ＧＮＤから供給される第１の電源にて動作する内部回路を有すると共に、第２の電源配線ＯＵＴＶＤＤ及びグランド配線ＧＮＤから供給される、前記第１の電源とは別の第２の電源が外部から供給される半導体集積回路において、
補助信号を入力する補助信号兼用入力端子ＡＸと、
ゲート入力に入力される信号に従って、一方が該補助信号兼用入力端子ＡＸで、他方が前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤの、これらの間をオンオフするスイッチ素子ＳＷと、
入力が前記補助信号兼用入力端子ＡＸに接続され、前記内部回路で用いる補助信号ＡＵＸを生成すると共に、前記スイッチ素子ＳＷの前記ゲート入力に入力する信号を生成する、前記第１の電源にて動作する補助信号入力回路とを備え、
前記スイッチ素子ＳＷがオン時に接続される前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤと同一の電位が前記補助信号兼用入力端子ＡＸへ入力される場合には、前記補助信号入力回路から出力される信号によって前記スイッチ素子ＳＷをオンとし、該補助信号兼用入力端子ＡＸへ入力される信号の電流によって、前記第２の電源配線ＯＵＴＶＤＤ又は前記グランド配線ＧＮＤから供給される電源の電源供給能力を補強するようにしたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23560794A JP3565283B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23560794A JP3565283B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897372A JPH0897372A (ja) | 1996-04-12 |
| JP3565283B2 true JP3565283B2 (ja) | 2004-09-15 |
Family
ID=16988522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23560794A Expired - Fee Related JP3565283B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565283B2 (ja) |
-
1994
- 1994-09-29 JP JP23560794A patent/JP3565283B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897372A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100412589B1 (ko) | 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법 | |
| US7843206B2 (en) | Semiconductor integrated circuit and method for inspecting same | |
| KR19980071048A (ko) | 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법 | |
| JP3491719B2 (ja) | 半導体集積回路 | |
| JPH0213865A (ja) | テスト可能な集積回路 | |
| KR100358609B1 (ko) | 반도체기판에집적된전자회로의검사방법,전자회로및집적회로 | |
| WO2000011486A1 (fr) | Circuit integre a semi-conducteur | |
| US7471099B2 (en) | Semiconductor device with mechanism for leak defect detection | |
| JP2009264948A (ja) | 半導体装置 | |
| JP4618598B2 (ja) | 半導体装置 | |
| US5592494A (en) | Current reduction circuit for testing purpose | |
| JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
| JP3565283B2 (ja) | 半導体集積回路 | |
| US5581563A (en) | Design for testability technique of CMOS and BICMOS ICS | |
| JP2991994B2 (ja) | 半導体回路システム，半導体集積回路の検査方法及びその検査系列の生成方法 | |
| US6163188A (en) | Input buffer and input-output buffer in full compliance with IDDQ testability | |
| JP4365433B2 (ja) | 半導体集積回路 | |
| JP2894090B2 (ja) | 半導体装置 | |
| JP2001296334A (ja) | 集積回路および故障検出方法 | |
| JP3085806B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| TW576924B (en) | Method for testing integrated circuits | |
| JP3189744B2 (ja) | 半導体装置 | |
| JP2010249689A (ja) | 配線故障検査装置及び方法 | |
| JP2003207543A (ja) | 半導体装置およびテスト方法 | |
| JP2021141204A (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040602 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |