JP2010249689A - 配線故障検査装置及び方法 - Google Patents
配線故障検査装置及び方法 Download PDFInfo
- Publication number
- JP2010249689A JP2010249689A JP2009100048A JP2009100048A JP2010249689A JP 2010249689 A JP2010249689 A JP 2010249689A JP 2009100048 A JP2009100048 A JP 2009100048A JP 2009100048 A JP2009100048 A JP 2009100048A JP 2010249689 A JP2010249689 A JP 2010249689A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- wiring
- buffer
- chip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】進行性断線・短絡故障の検出精度を向上させる。
【解決手段】本発明は、少なくとも2つのチップ間を接続するチップ間配線の故障を検査する配線故障検査装置1であって、前記検査の対象となるチップ間配線に、該検査の種類に応じた検査電流を流す経路を決定する検査電流経路決定部2と、前記検査電流を発生させるための最適な電源電圧を決定する電源電圧決定部3と、前記検査の対象となる対象チップ間配線と接続するバッファの出力と、前記検査の対象とならない非対象チップ間配線と接続するバッファの出力とを異ならせるバッファ出力制御部4とを備える。
【選択図】図1
【解決手段】本発明は、少なくとも2つのチップ間を接続するチップ間配線の故障を検査する配線故障検査装置1であって、前記検査の対象となるチップ間配線に、該検査の種類に応じた検査電流を流す経路を決定する検査電流経路決定部2と、前記検査電流を発生させるための最適な電源電圧を決定する電源電圧決定部3と、前記検査の対象となる対象チップ間配線と接続するバッファの出力と、前記検査の対象とならない非対象チップ間配線と接続するバッファの出力とを異ならせるバッファ出力制御部4とを備える。
【選択図】図1
Description
本発明は、半導体集積回路の断線、短絡等の配線故障を検査するための技術に関する。
近年、半導体集積回路のチップサイズを縮小するために、レイアウト領域に存在するIOバッファを基板のパッド下に配置することにより、レイアウト領域を広く確保する手法が用いられている。
パッド下にIOバッファを配置する場合、ワイヤをボンディングする時に、パッドへの圧力がそのままIOバッファにも影響を与える。そのため、IOバッファに応力ストレスがかかり、製品出荷後に、時間経過に伴い進行する断線、短絡等の故障(以降、進行性断線・短絡故障と称す)が、IOバッファのダイオード部に発生する場合がある。このような進行性断線・短絡故障は、出荷前に行われる出荷テストにおいて、確実に検出され、取り除かれなければならない。特に、自動車、医療用装置等の高い品質が要求される分野においては、このような問題が重要である。また、近年の各種電子機器には、複数のチップ(以降、マルチチップと称す)を搭載するSiP(System in Package)が利用されることが多く、このようなマルチチップの進行性断線・短絡故障を、確実に検出することができる技術が強く求められている。
特許文献1において、電子回路の配線故障を検出するための先行技術が開示されている。図10は、この先行技術の構成及び作用を示している。図11は、この先行技術における処理の流れを示している。図10において、入力保護回路及び出力保護回路が組み込まれたバウンダリスキャンスリップフロップ110を内蔵する2つのIC#i,IC#i+1間を接続するマルチチップの構成が示されている。一般に、マルチチップの保護回路とIC内のコア部との間に、バウンダリスキャンフリップフロップ110が挿入されている。また、この先行技術においては、ドライバ回路としてバッファゲートが使用されている。
IC#i+1のピンeとIC#iのピンdとの間の配線を検査する場合、先ずIC#i+1の入力保護回路でVDD側につながるダイオードのカソードにIC外部から信号を印加できるように、検査用ピン116を接続する(S201)。次に、ピンdにバッファケートを介してつながる出力バウンダリスキャンフリップフロップ110の1つに、故障の症状を発生させる入力であるHレベルVy121を出力させ、それ以外の出力バウンダリスキャンフリップフロップ110に、故障が発生していても故障の症状を発生させない入力であるLレベルVx20,Vz22を出力させる(S202)。このよう設定を行うと、検査対象配線において、IC#iの電源電圧供給ピンから抵抗Rmに向かって、検査用ピン116への電流経路118に沿って電流が流れるが、もしピンdとピンdとの間に断線故障が存在すると、その電流は流れない。上記先行技術においては、検査用ピン116に流れる電流を測定し(S203)、その電流に異常があれば対象とする回路に故障があると判定し、フェイル判定処理(S204)に移行し、異常がなければその回路は正常であると判定し、パス判定処理(S205)に移行する。
上記従来技術に係る手法によれば、配線の断線だけでなく、別の配線との間に短絡が発生した場合にも、その故障の検出及び場所の特定を行うことができる。即ち、図10において、ピンdとピンeとの間の配線と、隣接するピン間の配線との間に、短絡が発生した場合、IC#iから流れ出た電流は、短絡した配線を経由してIC#iのGND端子に向かって流れ、抵抗Rmに電流が流れない、若しくは正常時に比べて電流量が少なくなるという現象が起こる。このように、上記従来技術においては、抵抗Rmに流れる電流量の異常に基づいて、故障の発生が検出される。また、短絡が発生すると、断線の場合と同様に、抵抗Rmに流れる電流以外に正常時とは異なる経路で電源電流が流れるため、ICの電源電流、回路ブロックの電源電流、回路全体の電源電流にも異常が現れる。このように、上述の電源電流の異常により故障を検出することができる。
しかしながら、上記先行技術は、IC#i+1のピンeとIC#iのピンdとの間の配線を検査するものであり、チップ間を接続するボンディングワイヤのみを検査対象とするものである。そのため、検査対象となるボンディングワイヤ上に、配線検査の故障判定に必要な電流を流すための電流経路(以降、検査電流経路と称す)しか存在しないので、上述したようなIOバッファのダイオード部に生ずる進行性断線・短絡故障を検出することができない。
上記問題が発生する理由は、次の通りである。図11に示すフローチャートのステップS201において、検査電流を外部端子で測定できるように、検査用ピン116を接続することが行われるが、配線検査のための検査電流は、検査用ピン116に向かって流れるように設定されなければならないため、検査電流経路が固定され、自由に検査電流を流すことができないためである。
図12は、図10に示す回路図に対し、動作の説明に必要となる機能ブロックを記載した図である。同図において、保護ダイオード201は、検査用ピンへの電流経路118上に存在するため、断線検査を受けることができるが、保護ダイオード202,203,204は、検査電流経路118上に存在しないため、断線検査を受けることができない。従って、上記先行技術に係る手法には、ダイオード部の断線検査について改善の余地がある。また、保護ダイオード202,203が短絡した場合には、検査用ピンへの電流険路118と異なる方向に異常電流が発生するため、この短絡を検出することができるが、保護ダイオード201,204が短絡した場合には、短絡による異常電流と検査用ピンへの電流経路118に流れる電流との区別ができない。従って、上記先行技術に係る手法には、ダイオード部の短絡検査について改善の余地がある。
本発明は、上記課題を解決することを目的に含むものであり、少なくとも2つのチップ間を接続するチップ間配線の故障を検査する配線故障検査装置であって、前記検査の対象となるチップ間配線に、該検査の種類に応じた検査電流を流す経路を決定する検査電流経路決定部と、前記検査電流を発生させるための最適な電源電圧を決定する電源電圧決定部と、前記検査の対象となる対象チップ間配線と接続するバッファの出力と、前記検査の対象とならない非対象チップ間配線と接続するバッファの出力とを異ならせるバッファ出力制御部とを備えるものである。
上記本発明によれば、検査対象となるチップ間配線(該配線に接続されるダイオード等の素子を含む)の位置、及び検査の種類(断線検査、短絡検査)に応じて、検査電流が流れる経路、及びこの検査電流を発生させるための最適な電源電圧が決定される。そして、バッファ出力制御部により、対象チップ間配線及び非対象チップ間配線に接続される各バッファの出力が制御され、対象チップ間配線の位置、及び検査の種類に適した検査電流経路が確保される。
また、本発明は、少なくとも2つのチップ間を接続するチップ間配線の故障を検査する配線故障検査方法であって、前記検査の対象となるチップ間配線に、該検査の種類に応じた検査電流を流す経路を決定するステップと、前記検査電流を発生させるための最適な電源電圧を決定するステップと、前記検査の対象となる対象チップ間配線と接続するバッファの出力と、前記検査の対象とならない非対象チップ間配線と接続するバッファの出力とを異ならせるステップとを備えるものである。
この方法は、上記回路と同様の技術的思想に基づくものである。
上記本発明によれば、マルチチップモジュールのチップ間を接続するボンディングワイヤだけでなく、IOバッファのダイオード部の配線故障等も検査することが可能となる。これにより、進行性断線・短絡故障の検出精度を向上させることができる。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態における配線故障検査装置1の基本的構成を示す。この配線故障検査装置1は、検査電流経路決定部2、電源電圧決定部3、バッファ出力制御部4を備える。
以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態における配線故障検査装置1の基本的構成を示す。この配線故障検査装置1は、検査電流経路決定部2、電源電圧決定部3、バッファ出力制御部4を備える。
検査電圧経路決定部2は、複数のチップ間を接続する複数のチップ間配線のうち、検査の対象となるチップ間配線に、該検査の種類に応じた検査電流を流す経路を決定するものである。
電源電圧決定部3は、検査電流を発生させるための最適な電源電圧を決定するものであり、VDD端子、GND端子等を備える電源部を制御する。
バッファ出力制御部4は、検査の対象となる対象チップ間配線と接続するバッファの出力と、検査の対象とならない非対象チップ間配線と接続するバッファの出力とを異ならせるものであり、各チップ間配線に接続されるバッファを制御する。
図2は、本実施の形態におけるシステム構成例を示す。このシステムは、テスタ5及びコントローラ6を含んで構成される。テスタ5は、半導体集積回路のテストを行う周知且つ任意の装置であり、コントローラ6により作成されたプログラム7に従って動作する。コントローラ6は、中央処理装置、記憶装置、入出力装置等から構成される。
図3は、本実施の形態における検査回路を含む周辺回路を示す。同図において、チップ11及びチップ12の2つのチップが、パッケージ13に同梱されたマルチチップモジュールの構成が示されている。このマルチチップモジュールは、IOバッファ15,16とそれぞれ接続する2つのパッド20,21の間を接続するチップ間配線であるボンディングワイヤ23を備えると共に、IOバッファ25,26とそれぞれ接続するパッド30,31の間を接続するチップ間配線であるボンディングワイヤ33を備える。
チップ11は、IOバッファ用のVDD端子35、コア部用のVDD端子36、IOバッファ及びコア部共通のGND端子37を備える。チップ12は、IOバッファ用のVDD端子40、コア部用のVDD端子41、IOバッファ及びコア部共通のGND端子42を備える。
コア部44は、チップ12側のコアブロックであり、半導体集積回路の出荷テスト時に使用するテストモードにおいて使用するバウンダリスキャンフリップフロップ51と、通常動作時及びテストモード時のIOバッファ出力を切り替える出力セレクタ回路52と、断線検査時にのみIOバッファ出力をハイ・インピーダンスにするハイ・インピーダンス制御回路53とを備える。前記コア部44に含まれる機能ブロックは、チップ11側にも同様に構成されている。
図4は、本実施の形態におけるハイ・インピーダンス制御回路53を含む周辺回路を示す。この周辺回路は、配線故障の検査対象となっていない配線である非対象チップ間配線と接続するIOバッファに、ハイ・インピーダンスを出力させるための回路構成例である。この例においては、ハイ・インピーダンス制御回路53が、バウンダリスキャンフリップフロップ51の出力I1とコントロール信号I2とを論理処理した信号を生成し、この信号がIOバッファ16へのイネーブル信号I3となる。
一般的なIOバッファの出力部は、内部ロジックから来る信号と、バウンダリスキャンフリップフロップ51にシフトされた信号とを、出力セレクタ回路52で選択できるよう構成されている。そのため、出荷テスト時に使用するテストモード時では、バウンダリスキャンフリップフロップ51の信号がバッファに出力されるが、テストモード時にハイ・インピーダンスを出力することはできない。そのため、図4に示す回路は、バウンダリスキャンフリップフロップ51からハイが出力される時にはそのままハイを出力し、ロウが出力される時にはハイ・インピーダンスを出力する。図5は、図4に示す回路における真理値表である。この表は、コントロール信号I2がハイ(1)の時、本実施の形態における断線検査用のバッファ出力制御が可能となることを示している。図5における1,0,Hi−Zは、ハイ,ロウ,ハイ・インピーダンスと対応している。
図6は、本実施の形態における進行性断線故障の検査手順を示す。この手順において、断線検査回数設定ステップS1は、チップ間配線の1つにおける、断線故障検査を必要とするチップ間配線、IOバッファのダイオード部等の検査対象の数に応じて、検査回数を決定する。
カウンター初期化ステップS2は、変数Nを初期化し、"1"とする。
検査数カウントステップS3は、変数Nと断線検査回数設定ステップS1で決定した検査回数とを比較する。
故障検査対象決定ステップS4は、チップ間配線の1つにおける、断線故障検査を必要とするチップ間配線、IOバッファのダイオード部等の検査対象から、N番目の検査対象を選択する。
検査電流経路決定ステップS5は、故障検査対象決定ステップS4で選択した1つの検査対象箇所について断線検査をするための検査電流経路を決定する。
バッファ出力決定ステップS6は、複数本ある中の検査対象とする一つのチップ間配線のバッファ出力電位と、それ以外の非検査対象チップ間配線のバッファ出力電位とについて、決定を行う。
バッファ出力ハイ・インピーダンス制御ステップS7は、バッファ出力決定ステップS6で決定した非検査対象チップ間配線のバッファ出力電位をハイ・インピーダンス出力にするため、図4のハイ・インピーダンス制御回路53を"有効"に設定する。
ダイオード数カウントステップS8は、検査電流経路決定ステップS5で決定した電流経路上に存在するIOバッファのダイオード部の個数をカウントする。
断線検査用電源電圧演算ステップS9は、検査電流経路決定ステップS5で決定した電流経路のスタート及びエンドとなる電源端子に、検査に最適な電位差を与えるための計算式を用いて電位差を算出する。
非検査対象側チップ電源電圧決定ステップS10は、検査対象部を含まない側のチップのVDD電圧及びGND電圧を決定する。
検査対象側チップ電源電圧決定ステップS11は、検査対象部を含む側のチップのVDD電圧及びGND電圧を決定する。
断線検査実施ステップS12は、検査対象の断線検査を行う。
検査判定ステップS13は、断線検査実施ステップS12の検査結果から断線故障の有無を判定する。
カウントアップステップS14は、変数Nに"1"を加算する。
パス判定ステップS15は、断線検査回数設定ステップS1で決定した検査回数の全てでパスしたとの判定フラグを立てる。
フェイル判定ステップS16は、断線検査回数設定ステップS1で決定した検査回数の途中でフェイルしたとの判定フラグを立てる。
図7は、本実施の形態における進行性短絡故障の検査手順を示す。図6に示す進行性断線故障との違いは、ステップS1がステップS101、ステップS3がステップS103、ステップS7がステップS107、ステップS9がステップS109、S12がS112に置き換わった点である。ステップS101、ステップS103、ステップS107、ステップS109、112以外のステップについては、上記進行性断線故障と同様であるため、その説明を省略する。
短絡検査回数設定ステップS101は、チップ間配線の1つにおける、短絡故障検査を必要とするチップ間配線、IOバッファのダイオード部等の検査対象の数に応じて、検査回数を決定する。
検査数カウントステップS103は、変数Nと短絡検査回数設定ステップS101で決定した検査回数とを比較する。
バッファ出力ハイ・インピーダンス制御ステップS107は、バッファ出力決定ステップS6で決定した非検査対象チップ間配線のバッファ出力電位をハイ・インピーダンス出力にしないため、図4のハイ・インピーダンス制御回路53を"無効"に設定する。
短絡検査用電源電圧演算ステップS109は、検査電流経路決定ステップS5で決定した電流経路のスタート及びエンドとなる電源端子に、検査に最適な電位差を与えるための計算式を用いて電位差を算出する。
短絡検査実施ステップS112は、検査対象の短絡検査を行う。
検査判定ステップS13は、短絡検査実施ステップS112の検査結果から短絡故障の有無を判定する。
図6に示す進行性断線検査の動作を、図8を用いて説明する。図8は、図3に示す周辺回路において、進行性断線検査の実行時における電流経路を示す。
断線検査回数設定ステップS1(図6参照)は、複数あるチップ間配線の1つにおける進行性断線故障の検査対象箇所数に応じて検査回数を決定する。検査対象箇所数は、製品のIOバッファの構成や、出荷条件を考慮して決定する。2つのチップで構成されたマルチチップにおける一般的なIOバッファを例に挙げると、検査対象箇所はそれぞれのチップのIOバッファに含まれるVDD側とGND側のダイオード部、合わせて4箇所となる。チップ間のボンディングワイヤは、ダイオード部の検査と同時に検査できるため、検査回数には加算する必要はない。
カウンター初期化ステップS2は、検査回数を数える為の変数Nを"1"に初期化する。
検査数カウントステップS3は、断線検査回数設定ステップS1で決定した検査回数と、変数Nの比較を行う。変数Nが検査回数以下である場合は、全ての検査対象が検査されていないと判断され、次の検査対象の検査に移行する。変数Nが検査回数よりも大きい場合は、全ての検査対象の断線検査でパスしたと判定され、パス判定ステップS15に移行し、断線検査パスの判定フラグを与え、断線検査を終了する。
故障検査対象決定ステップS4は、断線検査回数設定ステップS1で決定した検査対象から、変数N番目の検査対象を決定する。以下、図8の検査電流経路55上に存在するダイオード部60を1番目に検査する場合について説明する。
検査電流経路決定ステップS5は、故障検査対象決定ステップS4で決定した検査対象に対し、どのような経路の検査電流を流すかを決定する。検査電流の経路は、各チップの外部電源端子をスタート/エンドとして検査対象となるIOバッファのダイオード部を通過するような電流経路である必要があるので、IOバッファのダイオード部を通過する際は、アノードからカソードに向かって流れるように決定する。検査電流経路55はVDD端子40をスタートとし、VDD端子35をエンドとするため、ダイオード部60のアノードからカソードに向かって電流を流すことができる。
複数存在するチップ間配線の断線検査は、それぞれのチップ間配線における検査電流の電流値の比較にて検査を行うため、バッファ出力決定ステップS6は、検査対象とする一つのチップ間配線と、非検査対象チップ間配線とでバッファ出力状態が異なるように設定する。図8では検査対象がボンディングワイヤ23を含むチップ間配線であり、非検査対象はボンディングワイヤ33を含むチップ間配線である。検査対象のチップ間配線には検査電流経路55のように電流を流すため、経路上に存在するIOバッファ16をハイが出力されるように設定し、その他非検査対象チップ間配線を次のバッファ出力ハイ・インピーダンス制御ステップS7にてハイ・インピーダンスが出力されるように設定する。
バッファ出力ハイ・インピーダンス制御ステップS7は、一つの検査対象のチップ間配線にハイのIOバッファ出力を与え、それ以外の非検査対象チップ間配線に、検査電流以外の電流が発生することを防止するために、ハイ・インピーダンスのIOバッファ出力を与える。これにより、検査対象となるチップ間配線の電流経路を限定することができる。非検査対象チップ間配線のIOバッファ出力をハイ・インピーダンスにするためには、図4に示すハイ・インピーダンス制御回路53を"有効"に設定する。
尚、一般的にバッファ出力決定ステップS6でのIOバッファ出力の設定は、バウンダリスキャンにて容易に設定することができるが、通常回路のままで設定できるのであれば、バウンダリスキャン回路は必要ない。
上記断線検査の手法においては、各チップの外部電源端子をスタート/エンドとして、検査対象となるIOバッファのダイオード部を通過するような電流が流れ、ダイオード数カウントステップS8は、検査経路上に存在する保護ダイオード数をカウントする。上記検査電流経路55については、保護ダイオード60のみが存在するため、カウントは"1個"となる。
断線検査用電源電圧演算ステップS9は、検査経路上に存在する全てのダイオードに電流を通過させるための最適な電源電圧差を与えるために、下記式(1)を用いて電位差を算出する。
「断線検査用電圧差=検査経路上の保護ダイオード数×保護ダイオードの閾値電圧+保護ダイオードの拡散バラツキ」・・・・・・(1)
「断線検査用電圧差=検査経路上の保護ダイオード数×保護ダイオードの閾値電圧+保護ダイオードの拡散バラツキ」・・・・・・(1)
保護ダイオードのアノードからカソードに電流を流すために、その保護ダイオードの閾値電圧を超える電位差を与える必要があるため、「検査経路上の保護ダイオード数×保護ダイオードの閾値電圧」の電位差を、電源経路のスタートとエンドとなる電源端子に与えるように計算する。ただし、保護ダイオードの閾値電圧は、LSIの製造条件によりばらつく為、確実に電流が流れるようなばらつきマージンを考慮する必要がある。例として、保護ダイオードの閾値電圧を0.6Vとすると、経路上に存在する保護ダイオード数は1個であるため、断線検査用電圧差として0.6V以上を与えれば、検査電流経路55に電流を流せることになる。
非検査対象側チップ電源電圧決定ステップS10は、断線検査用電源電圧演算ステップS9で求めた検査経路に電流を流すための電位差を考慮し、検査対象となるダイオード部を含まない側のチップ(以降、非検査対象側チップと称す)の電源電圧を決定する。非検査対象側チップは、バッファ出力決定ステップS6で必要なバッファ出力設定のための論理制御を行う必要があるため、拡散プロセスで保障された論理回路動作の最低動作保障電圧以上の電圧を、電源端子に与えるよう決定する。例として、最低動作電圧が0.8Vである拡散プロセスであれば、VDD端子40に1.0Vを与え、GND端子42に0.0Vを与えれば、確実に論理制御動作させることができ、また検査電流経路55に電流を流すための電位差を確保できる。
検査対象側チップ電源電圧決定ステップS11は、断線検査用電源電圧演算ステップS9で求めた検査経路に電流を流すための電位差を考慮し、検査対象となるダイオード部を含む側のチップ(以降、検査対象側チップと称す)の電源電圧を決定する。検査対象側チップは、検査対象となるダイオード部に向かって電流を流すため、前記以外の経路に電流が流れ込まないような電源設定にする必要がある。前記のように設定するには、VDD端子35とGND端子37とに同じ電圧を与え、IOバッファのPチャンネル及びNチャンネルトランジスタの両方がオフするようにしておけばよい。これにより、VDD端子40との電位差を考慮し、VDD端子35及びGND端子37を0.0Vとする。
断線検査実施ステップS12は、非検査対象側チップ電源電圧決定ステップS10及び検査対象側チップ電源電圧決定ステップS11にて決定した電源電圧の値にて検査対象の断線検査を行う。
検査判定ステップS13は、検査判定を実施し、検査電流の値が検査電流経路55を流れる論理値に対して正常の許容範囲内の値を観測した場合はパスと判断し、検査電流の値が正常として観測されない場合はフェイル(断線故障)と判断される。検査判定ステップS13でパスとなった場合、カウントアップステップS14は、変数Nに"1"を加算し、検査数カウントステップS3に戻る。フェイルとなった場合、フェイル判定ステップS16は、断線検査フェイルの判定フラグを与え、断線検査を終了する。
上記手順により、複数あるIOバッファのダイオード部の1つである検査電流経路55の進行性断線故障の検査が完了し、続けて次にチップ11の保護ダイオード61の断線検査を実施するための検査電流経路56を同様に検査する。尚、この検査フローは上記と同様であるため、以下に端子設定及び測定方法についてのみ説明する。
先ず、検査電流経路56上に存在するIOバッファ16は、GND端子37から電流を流すためにIOバッファ16のみにハイを出力させる。そして、チップ12のIOバッファ16以外のIOバッファには電流を流さないようにするため、ハイ・インピーダンスを出力するようにバッファ出力を設定する。スタートとなるGND端子37からエンドとなるVDD端子40に電流を流すため、検査電流経路55での説明同様に、上記式(1)を用いて0.6V以上の電位差を与えればよい。チップ12側に論理制御でIOバッファ出力設定を行うため、VDD端子40に論理制御動作可能な最低動作電圧を確保した1.0Vを与え、GND端子42に0.0Vを与る。また、チップ11側は、VDD端子40との電位差を考慮して、VDD端子35及びGND端子37を2.0Vとする。
図8に示す検査電流経路55と検査電流経路56とによって、ボンディングワイヤ23及びチップ11側の保護ダイオード60,61の断線検査を実行することができる。チップ12側の保護ダイオード65,66を検査する場合は、チップ11側とチップ12側との検査状態設定を変更すればよい。
次に、図7に示す進行性短絡検査の動作を、図9を用いて説明する。図9は、図3に示す周辺回路において、進行性短絡検査の実行時における電流経路を示す。
短絡検査回数設定ステップS101(図7参照)は、複数あるチップ間配線の1つにおける進行性短絡故障の検査対象箇所の個数を決定する。検査対象箇所の個数は、製品のIOバッファの構成や、出荷条件を考慮して決定される。2つのチップで構成されたマルチチップにおける一般的なIOバッファを例に挙げると、検査対象箇所はそれぞれのチップのIOバッファに含まれるVDD側とGND側のダイオード部、合わせて4箇所となるが、本発明の短絡検査手法は一つのIOバッファに含まれるVDD側とGND側のダイオード部を同時に検査できるため、検査回数は"2"となる。チップ間のボンディングワイヤは、ダイオード部の検査と同時に検査できるため、検査回数には加算する必要はない。
本例に係る配線検査手法においては、短絡検査回数設定ステップS101で検討した検査回数を繰り返すため、カウンター初期化ステップS2で変数Nは"1"に初期化される。
検査数カウントステップS103は、短絡検査回数設定ステップS101で検討した検査回数と、変数Nの比較を行う。変数Nが検査回数以下である場合は、全ての検査対象が検査されていないと判断され、次の検査対象の検査に移行する。変数Nが検査回数よりも大きい場合は、全ての検査対象の短絡検査でパスしたと判定され、パス判定ステップS15に移行し、短絡検査パスの判定フラグを与え、短絡検査を終了する。
故障検査対象決定ステップS4は、短絡検査回数設定ステップS101で決定した検査対象から、変数N番目の検査対象を決定する。以下、図9の検査電流経路70にて検査可能なダイオード部60,61を1番目に検査する場合について説明する。
検査電流経路決定ステップS5は、故障検査対象決定ステップS4で決定した検査対象に対し、どのような経路の検査電流を流すかを決定する。検査電流の経路は、外部電源端子をスタートとして、検査対象となるIOバッファのダイオード部で電流が遮断されるような電流経路である。検査電流経路70は、VDD端子40をスタートとし、ダイオード部60で電流が遮断されるように設定される。これにより、ダイオード部61又は60が短絡故障した場合には、電流が故障したダイオード部を通過する事で、故障を判断することができる。
複数存在するチップ間配線の短絡検査は、それぞれのチップ間配線における検査電流の電流値の比較により行われる。そのため、検査対象とする一つのチップ間配線と非検査対象チップ間配線とで、バッファ出力状態が異なるようにバッファ出力をステップS6で設定する。本例に係る短絡検査手法では、検査対象の一つのチップ間配線にハイのIOバッファ出力を与え、それ以外の非検査対象チップ間配線には、検査対象のチップ間配線と短絡が発生した場合に非検査対象チップ間配線を通って電流が流れるように、ロウの電位をIOバッファ出力から与える。これにより、検査対象となるチップ間配線の電流経路を限定することができる。
上記図6に示す断線検査では、バッファ出力ハイ・インピーダンス制御ステップS7にてハイ・インピーダンスが"有効"になるよう設定したが、図7に示す短絡検査では、ボンディングワイヤ同士の短絡が発生した際の電流経路を確保するために、バッファ出力ハイ・インピーダンス制御ステップS107において、ハイ・インピーダンス制御回路53を"無効"に設定する。これにより、バッファ出力電位はロウをそのまま出力する。
上記短絡検査の手法においては、外部電源端子をスタートとし、検査対象となるIOバッファのダイオード部で検査電流が遮断されるような電流が流される。そのため、ダイオード数カウントステップS8において、検査経路上に存在する保護ダイオード数がカウントされ、短絡検査用電源電圧演算ステップS109において、経路上に存在する全てのダイオードのスタートから見て最後尾のダイオード部で電流を遮断させるための最適な電源電圧差が求められる。上記ダイオード部で電流を遮断させるためには、その保護ダイオードの閾値電圧を超えない電位差を与える必要があり、この電位差は、下記式(2)を用いて算出することができる。
「短絡検査用電源電圧=検査経路上の保護ダイオード数×保護ダイオードの閾値電圧−保護ダイオードのばらつきマージン」・・・・・(2)
「短絡検査用電源電圧=検査経路上の保護ダイオード数×保護ダイオードの閾値電圧−保護ダイオードのばらつきマージン」・・・・・(2)
この検査経路上の保護ダイオード数は、短絡故障発生時に通過する保護ダイオードの個数である。図9に示す例では、短絡故障時に想定される電流経路が、保護ダイオード61又は60を通過するように短絡した場合であるため、仮に保護ダイオードの閾値電圧を0.6Vとすると、保護ダイオード60間に短絡検査用電源電圧差0.6V以下を与えれば、検査電流経路70の電流が保護ダイオード60で遮断される状態となる。
非検査対象側チップ電源電圧決定ステップS10は、短絡検査用電源電圧演算ステップS109で求めた検査経路で電流を遮断するための電位差を考慮し、非検査対象側チップの電源電圧を決定する。非検査対象側チップは、バッファ出力決定ステップS6で必要なバッファ出力設定のための論理制御を行う必要があるため、拡散プロセスで保障された論理回路動作の最低動作保障電圧以上の電圧を、電源端子に与えるよう決定する。例として、最低動作電圧が0.8Vである拡散プロセスであれば、VDD端子40に1.0Vを与え、GND端子42に0.0Vを与えることにより、確実に論理制御動作をさせることができ、また検査電流経路70のように電流を流すための電位差を確保することができる。
検査対象側チップ電源電圧決定ステップS11は、短絡検査用電源電圧演算ステップS109で求めた検査経路で電流を遮断するための電位差を考慮し、検査対象側チップの電源電圧を決定する。検査対象側チップ側は、検査対象となるダイオード部で電流を遮断するため、それ以外の経路に電流が流れ込まないような電源設定にする必要がある。上記のように設定するには、VDD端子35とGND端子37とに同じ電圧を与え、IOバッファのPチャンネル及びNチャンネルトランジスタの両方がオフするように設定する。従って、VDD端子40との電位差を考慮し、VDD端子34及びGND端子37を0.5Vとする。
短絡検査実施ステップS112は、非検査対象側チップ電源電圧決定ステップS10及び検査対象側チップ電源電圧決定ステップS11にて検討した電源電圧設定にて検査対象の短絡検査を行う。検査判定ステップS13は検査判定を実施し、短絡故障を示す電流値を観測した場合はフェイルと判断し、短絡故障を示す電流値を観測しない場合はパスと判断して、カウントアップステップS14に移行して変数Nに"1"を加算し、検査数カウントステップS3に戻る。フェイルとなった場合、フェイル判定ステップS16に移行して短絡検査フェイルの判定フラグを与え、短絡検査を終了する。
以上で、検査電流経路70により検査可能な、ボンディングワイヤ23とこれに隣接するボンディングワイヤとの短絡故障と、チップ11側の保護ダイオード61及び60の進行性短絡故障の検査が完了する。チップ12側の保護ダイオード65,66を同様に検査する場合は、チップ11側とチップ12側の検査状態設定を変更すればよい。
上記本実施の形態に係る断線及び短絡検査の手法は、図6及び図7に示すフローチャートで説明したように、電源設定が異なるため、それぞれの検査は独立して行われる。尚、断線検査及び短絡検査の実行順は任意である。
上記のように、本実施の形態に係る配線検査は、IOバッファ部の電流値の変化に基づいて異常を検出するものであるため、検査電流以外の電流は、検査の誤判定の要因となる。しかしながら、近年のLSIは低消費電力化のため、図3に示すように、IOバッファの電源電圧とコア部44の電源電圧とが異なり、それぞれの電源が独立している。そのため、コア部44で発生する電流と、本実施の形態における進行性断線・短絡検査手法の検査電流とが混同し、検査の誤判定を招くような状態が生ずることはない。
以下に、図10〜図11に示す先行技術が有する問題を、上記本実施の形態に係る配線検査が解決できるメカニズムを説明する。
図10のステップS201において、検査電流を外部端子で測定できるように、検査用ピン116が接続されるが、配線検査のための検査電流は、検査用ピン116に向かって流れるように設定しなければならない。そのため、検査電流経路が固定され、自由に検査電流を流すことができず、IOバッファのダイオード部に検査できない対象が出現してしまう。
また、上記先行技術に係る断線検査では、図12の保護ダイオード201を電流が通過するため、保護ダイオード201の断線検査を実行することはできるが、検査電流は、それ以外の保護ダイオード202,203,204を通過しないため、これらのダイオードについては検査できない。
一方、本実施の形態に係る断線検査では、図6に示すステップS5、S6、S7、S8,S9,S10,S11による各電源端子の電圧設定によって、複数の検査電流経路を生成できるため、図8に示す保護ダイオード61,65,66についても検査電流を通過させ、断線検査を実行することができる。
同様に、上記先行技術に係る短絡検査では、図12に示す保護ダイオード202又は203が短絡故障した場合に、検査用ピンへの電流118と異なる経路に検査電流が流れるため、短絡故障と判定することが可能だが、保護ダイオード201及び204が短絡故障した場合には、検査用ピンへの電流118と同じ経路に検査電流が流れるため、短絡故障により発生した電流との区別ができない。
一方、本実施の形態に係る短絡検査では、各保護ダイオードで検査電流が遮断されるような電源設定により検査電流が生成されるため、図9に示す保護ダイオード60又は66が短絡故障した場合であっても、その検出が可能となる。また、ボンディングワイヤ23,33間や各ダイオード部で発生する進行性短絡故障により生ずる微小な短絡電流であっても、検出することが可能である。
以上のように、本実施の形態による第1の効果は、検査対象となるチップ間配線であるボンディングワイヤだけでなくIOバッファの全てのダイオード部に発生する可能性がある、時間経過に伴い進行する進行性断線・短絡故障を、確実に検出することが可能になることである。また、第2の効果は、検査を実施するための専用の検査ピンを用意する必要がなくなるため、製品の少ピン化、及びテストボード設計の容易化が可能になることである。その理由は、検査電流測定のための検査ピンとして、既存の電源ピンを使用可能なためである。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1 配線故障検査装置
2 検査電流経路決定部
3 電源電圧決定部
4 バッファ出力制御部
11,12 チップ
13 パッケージ
15,16,25,26 IOバッファ
20,21,30,31 パッド
23,33 ボンディングワイヤ
35,36,40,41 VDD端子
37,42 GND端子
44 コア部
51 バウンダリスキャンフリップフロップ
52 出力セレクタ回路
53 ハイ・インピーダンス制御回路
60,61,65,66 保護ダイオード
2 検査電流経路決定部
3 電源電圧決定部
4 バッファ出力制御部
11,12 チップ
13 パッケージ
15,16,25,26 IOバッファ
20,21,30,31 パッド
23,33 ボンディングワイヤ
35,36,40,41 VDD端子
37,42 GND端子
44 コア部
51 バウンダリスキャンフリップフロップ
52 出力セレクタ回路
53 ハイ・インピーダンス制御回路
60,61,65,66 保護ダイオード
Claims (7)
- 少なくとも2つのチップ間を接続するチップ間配線の故障を検査する配線故障検査回路であって、
前記検査の対象となるチップ間配線に、該検査の種類に応じた検査電流を流す経路を決定する検査電流経路決定手段と、
前記検査電流を発生させるための最適な電源電圧を決定する電源電圧決定手段と、
前記検査の対象となる対象チップ間配線と接続するバッファの出力と、前記検査の対象とならない非対象チップ間配線と接続するバッファの出力とを異ならせるバッファ出力制御手段と、
を備える配線故障検査回路。 - 前記バッファ出力制御手段は、前記検査が断線検査である場合、前記対象チップ間配線と接続するバッファの出力をハイにすると共に、前記非対象チップ間配線と接続するバッファの出力をハイ・インピーダンスにする、
請求項1に記載の配線故障検査回路。 - 前記バッファ出力制御手段は、前記検査が短絡検査である場合、前記対象チップ間配線と接続するバッファの出力をハイにすると共に、前記非対象チップ間配線と接続するバッファの出力をロウにする、
請求項1又は2に記載の配線故障検査回路。 - 前記バッファ出力制御手段は、コントロール信号と前記検査の種類を示す信号とを入力とし、前記バッファのイネーブル制御信号を出力する、
請求項2に記載の配線故障検査回路。 - 少なくとも2つのチップ間を接続するチップ間配線の故障を検査する配線故障検査方法であって、
前記検査の対象となるチップ間配線に、該検査の種類に応じた検査電流を流す経路を決定するステップと、
前記検査電流を発生させるための最適な電源電圧を決定するステップと、
前記検査の対象となる対象チップ間配線と接続するバッファの出力と、前記検査の対象とならない非対象チップ間配線と接続するバッファの出力とを異ならせるステップと、
を備える配線故障検査方法。 - 前記検査が断線検査である場合、前記対象チップ間配線と接続するバッファの出力をハイにすると共に、前記非対象チップ間配線と接続するバッファの出力をハイ・インピーダンスにするステップ、
を更に備える請求項5に記載の配線故障検査方法。 - 前記検査が短絡検査である場合、前記対象チップ間配線と接続するバッファの出力をハイにすると共に、前記非対象チップ間配線と接続するバッファの出力をロウにするステップ、
を更に備える請求項5又は6に記載の配線故障検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100048A JP2010249689A (ja) | 2009-04-16 | 2009-04-16 | 配線故障検査装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100048A JP2010249689A (ja) | 2009-04-16 | 2009-04-16 | 配線故障検査装置及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010249689A true JP2010249689A (ja) | 2010-11-04 |
Family
ID=43312187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009100048A Pending JP2010249689A (ja) | 2009-04-16 | 2009-04-16 | 配線故障検査装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010249689A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541857A (ja) * | 2010-11-08 | 2013-11-14 | 東芝テクノセンター株式会社 | 非対称導体を利用するledベースの光源 |
JP5583244B1 (ja) * | 2013-06-10 | 2014-09-03 | 三菱電機株式会社 | 集積回路素子を有する電子制御装置及びその集積回路素子の単品検査装置 |
-
2009
- 2009-04-16 JP JP2009100048A patent/JP2010249689A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541857A (ja) * | 2010-11-08 | 2013-11-14 | 東芝テクノセンター株式会社 | 非対称導体を利用するledベースの光源 |
JP5583244B1 (ja) * | 2013-06-10 | 2014-09-03 | 三菱電機株式会社 | 集積回路素子を有する電子制御装置及びその集積回路素子の単品検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
KR100993238B1 (ko) | 반도체 장치 및 반도체 장치 모듈 | |
US7843206B2 (en) | Semiconductor integrated circuit and method for inspecting same | |
KR20060108519A (ko) | 반도체 집적 회로 및 반도체 집적 회로 사이의 접속 상태의검사 방법 | |
JPWO2006025140A1 (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
US7622940B2 (en) | Semiconductor device having contact failure detector | |
US20090096476A1 (en) | Method of inspecting semiconductor circuit having logic circuit as inspection circuit | |
TWI569022B (zh) | 測試系統 | |
JP4618598B2 (ja) | 半導体装置 | |
JP2010249689A (ja) | 配線故障検査装置及び方法 | |
US8310246B2 (en) | Continuity testing apparatus and continuity testing method including open/short detection circuit | |
JPH03144385A (ja) | 半導体集積回路 | |
JP2008122338A (ja) | 電子回路の配線故障検査法とその検査容易化回路 | |
JP2014202634A (ja) | 電子回路の双方向信号線の電気検査法 | |
JP2006177911A (ja) | 半導体装置 | |
JP2008026074A (ja) | Icテスト方法及びic | |
JP2010190839A (ja) | 半導体装置 | |
JP2012083262A (ja) | 試験装置および試験方法 | |
JP5614354B2 (ja) | 半導体装置及び出力回路 | |
JP3565283B2 (ja) | 半導体集積回路 | |
JP2007064645A (ja) | 半導体検査方法 | |
JP2012127911A (ja) | 半導体集積回路 | |
JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
JP2005109325A (ja) | 半導体集積回路の評価素子群および評価方法 | |
JP2003207543A (ja) | 半導体装置およびテスト方法 |