JP3555679B2 - Ｉｃテスタ - Google Patents
Ｉｃテスタ Download PDFInfo
- Publication number
- JP3555679B2 JP3555679B2 JP2001041288A JP2001041288A JP3555679B2 JP 3555679 B2 JP3555679 B2 JP 3555679B2 JP 2001041288 A JP2001041288 A JP 2001041288A JP 2001041288 A JP2001041288 A JP 2001041288A JP 3555679 B2 JP3555679 B2 JP 3555679B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- test
- dut
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被試験対象、例えば、Ａ／Ｄ変換器、Ｄ／Ａ変換器等のアナログ部とデジタル部が混在するミックスドシグナルＩＣ、ＬＳＩ等を試験するＩＣテスタに関し、テストヘッドに依存しないＩＣテスタに関するものである。
【０００２】
【従来の技術】
アナログ部とデジタル部が混在するミックスドシグナルの被試験対象（以下ＤＵＴと略す）は、ＩＣテスタを用いて試験が行われている。ＩＣテスタは、ＤＵＴに対して、アナログまたはデジタルの試験信号を与え、この試験信号に基づいたＤＵＴが出力するアナログまたはデジタル信号により、良否の判定を行っている。このような装置を、図３を用いて以下に説明する。
【０００３】
図３において、本体１は、制御部１１、信号発生部１２、測定部１３等が設けられる。制御部１１は、装置全体の制御を行う。信号発生部１２はアナログ信号を発生する。測定部１３はアナログ信号の測定を行う。ここで、信号発生部１２は、例えば、一般的なアナログ発生器、ＵＨＦ信号発生器、ＶＨＳ信号発生器等である。また、測定部１３は、例えば、一般的なデジタイザ、ＵＨＦ測定器、ＶＨＳ測定器、タイム・インターバル測定器等である。これらの信号発生部１２、測定部１３は、ＤＵＴの種類により、選択され、本体１に設けられる。
【０００４】
テストヘッド２は、本体１とケーブル３により接続し、複数のピンエレクトロニクスボード（以下ＰＥ）２１、複数のアナログ試験ボード２２が設けられる。そして、ＰＥ２１とアナログ試験ボード２２は、相互干渉を避けるために分離して設けられる。ＰＥ２１は、デジタル信号を出力するドライバ、デジタル信号を入力するコンパレータ等を有し、ケーブル３を介して、制御部１１に接続する。アナログ試験ボード２２は、ケーブル３を介して、信号発生部１２、測定部１３に接続し、アナログ試験の補助を行う。
【０００５】
パフォーマンスボード４は、テストヘッド２と電気的に接続し、ＰＥ２１、アナログ試験ボード２２と電気的に接続する。ＤＵＴボード５は、パフォーマンスボード５に電気的に接続し、ＤＵＴ６が取り付けられ、電気的に接続する。ここで、通常、ＤＵＴ６がパッケージの場合は、ＤＵＴボード５にはソケットが設けられ、ＤＵＴ６がウェハーの場合は、ＤＵＴボード５にはプローブが設けられている。
【０００６】
このような装置の動作を以下に説明する。テストヘッド２は、図示しない搬送装置（ハンドラ、プローバ等）に接続され、搬送装置がＤＵＴ６を搬送して、ＤＵＴボード５に電気的に接続する。
【０００７】
そして、ＤＵＴ６にデジタル信号を出力する場合、制御部１１により、ＰＥ２１はパフォーマンスボード４、ＤＵＴボード５を介して、ＤＵＴ６にデジタル信号を出力する。
【０００８】
ＤＵＴ６にアナログ信号を出力する場合、制御部１１により、信号発生部１２はアナログ信号を出力し、このアナログ信号をアナログ試験ボード２２で加工（例えば、高周波化等）を行い、パフォーマンスボード４、ＤＵＴボード５を介して、ＤＵＴ６にアナログ信号を出力する。
【０００９】
ＤＵＴ６がデジタル信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がデジタル信号を出力し、ＤＵＴボード５、パフォーマンスボード４を介して、ＰＥ２１に入力する。そして、ＰＥ２１は、ＤＵＴ６のデジタル信号と期待値信号とを比較し、良否の判定を行う。
【００１０】
ＤＵＴ６がアナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がアナログ信号を出力し、ＤＵＴボード５、パフォーマンスボード４を介して、アナログ試験ボード２２に入力する。そして、アナログ試験ボード２は、ＤＵＴ６のアナログ信号を中継して、測定部１３に入力する。測定部１３は、ＤＵＴ６のアナログ信号の測定を行い、良否の判定を行う。ここで、アナログ試験ボード２２は、信号の中継を行っているが、ＤＵＴ６からのアナログ信号を減衰等の加工を行い、測定部１３に入力していもよい。
【００１１】
そして、搬送装置が、ＤＵＴ６を切り替えて、ＤＵＴボード５に電気的に接続する。このような動作を繰り返し、ＤＵＴ６の試験を行う。
【００１２】
【発明が解決しようとする課題】
ミックスドシグナルＩＣ、ＬＳＩ等は、種類が多く、信号発生部１２の種類以上に各種の信号が要求されるが、すべての種類の信号を発生できる信号発生器１２を設けることは不可能で、アナログ試験ボード２２により、信号発生器１２からの信号を加工して、ＤＵＴ６に与えている。また、測定部１３で測定する信号も各種あるため、アナログ試験ボード２２で加工される場合がある。
【００１３】
このため、ＤＵＴ６の種類ごとに、アナログ試験ボード２２を開発して、テストヘッド２に搭載し、ＤＵＴ６の専用機として、ＩＣテスタを扱っている。従って、ＤＵＴ６のアナログ試験内容の変化（高精度化等）やデジタルの高速化等の変化に対応できなくなるたびに、ユーザは新たなＩＣテスタ（テストヘッド２）を導入しなければず、メーカーは新たなＩＣテスタ（テストヘッド２）を開発しなければならなかった。
【００１４】
また、ＩＣ，ＬＳＩ等の高密度化に伴い、ＤＵＴ６のピン数が多くなり、テストヘッド２の大きさは、搬送装置により、通常、ドライバ、コンパレータの組で５１２ピンに制限され、必要な数のＰＥ２１やアナログ試験ボード２の領域を確保できなくなってきた。また、複数のＤＵＴ６の同時試験が要求されているが、アナログ試験ボード２２の搭載により、ＰＥ２１の数が制限され、複数のＤＵＴ６の試験も制限されてしまった。
【００１５】
そして、このような装置では、ＩＣテスタを専用機として設けているが、ユーザ側から見れば、他の種類のＤＵＴの試験からの転用や他のＤＵＴの試験に転用できなかった。また、メーカー側から見れば、専用機を開発しなければならないという問題点があった。
【００１６】
そこで、本発明の目的は、テストヘッドに依存しないＩＣテスタを実現することにある。
【００１７】
【課題を解決するための手段】
本発明は、
被試験対象を試験するＩＣテスタにおいて、
アナログ信号を発生する信号発生部、アナログ信号を測定する測定部の少なくとも一方を設け、試験制御を行う本体と、
この本体とケーブルにより接続し、前記被試験対象のデジタル部の試験を行うテストヘッドと、
このテストヘッドの上に設けられ、テストヘッドと前記被試験対象との信号中継を行うと共に、ケーブルを介して、前記本体の信号発生部または測定部の少なくとも一方と接続し、前記被試験対象と接続し、アナログ試験の補助を行うアナログ試験部を設けたアダプタと
を有し、前記アナログ試験部は、前記本体の信号発生部が発生する信号を加工し、前記被試験対象に出力し、アダプタは、交流アナログ信号を扱う交流アダプタと直流アナログ信号を扱う直流アダプタとに分離したことを特徴とするものである。
また、本発明は、
被試験対象を試験するＩＣテスタにおいて、
アナログ信号を発生する信号発生部、アナログ信号を測定する測定部の少なくとも一方を設け、試験制御を行う本体と、
この本体とケーブルにより接続し、前記被試験対象のデジタル部の試験を行うテストヘッドと、
このテストヘッドの上に設けられ、テストヘッドと前記被試験対象との信号中継を行うと共に、ケーブルを介して、前記本体の信号発生部または測定部の少なくとも一方と接続し、前記被試験対象と接続し、アナログ試験の補助を行うアナログ試験部を設けたアダプタと
を有し、前記アナログ試験部は、前記被試験対象からの信号を加工し、前記測定部に出力し、アダプタは、交流アナログ信号を扱う交流アダプタと直流アナログ信号を扱う直流アダプタとに分離したことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し説明を省略する。
【００１９】
図１において、テストヘッド７は、複数のＰＥ７１が設けられ、本体１とケーブル３１により接続し、ＤＵＴ６のデジタル部の試験を行う。ＰＥ７１は、デジタル信号を出力するドライバ、デジタル信号を入力するコンパレータ等を有し、ケーブル３１を介して、制御部１１に接続する。
【００２０】
アダプタ８は、テストヘッド７の上部に、例えば、エアークランプ機構で着脱可能に設けられ、テストヘッド７とＤＵＴ６との信号中継を行うと共に、ケーブル３２を介して、本体１の信号発生部１２、測定部１３と接続し、ＤＵＴ６と接続し、アナログ試験の補助を行う。アダプタ８は、筐体に、パフォーマンスボード８１、アナログ試験ボード８２を設けて構成される。パフォーマンスボード８１は、テストヘッド７と電気的に接続し、ＰＥ７１と電気的に接続すると共に、ケーブル３２と電気的に接続する。アナログ試験ボード８２はアナログ試験部で、パフォーマンスボード８１とコネクタを介して電気的に接続すると共に、ＤＵＴボード５と電気的に接続し、アナログ試験の補助を行う。
【００２１】
このような装置の動作を以下に説明する。テストヘッド７は、図示しない搬送装置（ハンドラ、プローバ等）に接続され、搬送装置がＤＵＴ６を搬送して、ＤＵＴボード５に電気的に接続する。
【００２２】
そして、ＤＵＴ６にデジタル信号を出力する場合、制御部１１によりケーブル３１を介して制御され、ＰＥ７１はパフォーマンスボード８１、アナログ試験ボード８２、ＤＵＴボード５を介して、ＤＵＴ６にデジタル信号を出力する。
【００２３】
ＤＵＴ６にアナログ信号を出力する場合、制御部１１により、信号発生部１２はアナログ信号をケーブル３２に出力し、このアナログ信号をパフォーマンスボード８１が入力する。アナログ試験ボード８２は、パフォーマンスボード８１からアナログ信号を入力し、加工を行い、ＤＵＴボード５を介して、ＤＵＴ６にアナログ信号を出力する。
【００２４】
ＤＵＴ６がデジタル信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がデジタル信号を出力し、ＤＵＴボード５、アナログ試験ボード８２、パフォーマンスボード８１を介して、ＰＥ７１に入力する。そして、ＰＥ７１は、ＤＵＴ６のデジタル信号と期待値信号とを比較し、良否の判定を行う。
【００２５】
ＤＵＴ６がアナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がアナログ信号を出力し、ＤＵＴボード５を介して、アナログ試験ボード８２に入力する。そして、アナログ試験ボード８２は、ＤＵＴ６のアナログ信号を中継して、パフォーマンスボード８１、ケーブル３２を介して、測定部１３に出力する。測定部１３は、ＤＵＴ６のアナログ信号の測定を行い、良否の判定を行う。ここで、アナログ試験ボード８２は、ＤＵＴ６からの信号を加工してもよい。
【００２６】
そして、搬送装置が、ＤＵＴ６を切り替えて、ＤＵＴボード５に電気的に接続する。このような動作を繰り返す。
【００２７】
このように、テストヘッド７の上部に、本体１の信号発生部１２、測定部１３とＤＵＴ６とを電気的に接続するアダプタ８を設けたので、テストヘッド７に依存せずに、ＤＵＴ６のアナログ部の試験を行うことができる。これにより、アナログ試験の内容変化に対して、アダプタ８を開発し、アダプタ８を取り替えるだけで対応することができる。従って、メーカーは、アダプタ８の開発だけでよいので、開発期間を短縮することができ、ユーザーは、テストヘッド７を汎用的に使用することができ、ＩＣテスタ全体を変更する必要がない。また、アダプタ８は、テストヘッド７に依存しないため、ＤＵＴ６のデジタル部の高速化に伴い、テストヘッド７が対応できなくなった場合でも、アダプタ８は再利用することができる。そして、テストヘッド７は、通常のデジタル部のみのＤＵＴの試験も行うこともできる。
【００２８】
また、テストヘッド７にアナログ試験ボードを設ける必要がないので、ＰＥ７１をテストヘッド７の大きさの制限だけ設けることができ、ＤＵＴ６の高密度化及びＤＵＴ６の同時試験に対応することができる。
【００２９】
次に、他の実施例を図２に示し、以下に説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。
【００３０】
図２において、本体１は、信号発生部１２の代わりに交流信号発生部１２１、直流信号発生部１２２を設け、測定部１３の代わりに、交流測定部１３１、直流測定部１３２を設ける。交流信号発生部１２１は、交流アナログ信号を発生し、直流信号発生部１２２は、直流アナログ信号を発生する。交流測定部１３１は、交流アナログ信号の測定を行い、直流測定部１３２は、直流アナログ信号の測定を行う。
【００３１】
交流アダプタ９は、テストヘッド７の上部に、直脱自在に設けられ、テストヘッド７からの信号の中継を行うと共に、ケーブル３２１を介して、本体１の交流信号発生部１２１、交流測定部１３１と電気的に接続し、ＤＵＴ６と電気的に接続し、交流アナログ試験の補助を行う。また、交流アダプタ９の内部構成は、ほぼアダプタ８とほぼ同一である。
【００３２】
直流アダプタ１０は、交流アダプタ９の上部に、着脱自在に設けられ、交流アダプタ９とＤＵＴ６との信号中継を行うと共に、ケーブル３２２を介して、本体１の直流信号発生部１２２、直流測定部１３２と電気的に接続し、ＤＵＴ６と電気的に接続し、直流アナログ試験の補助を行う。また、直流アダプタ１０の内部構成は、ほぼアダプタ８と同一である。
【００３３】
このような装置の動作を以下に説明する。テストヘッド７は、図示しない搬送装置に接続され、搬送装置がＤＵＴ６を搬送して、ＤＵＴボード５に電気的に接続する。
【００３４】
そして、ＤＵＴ６にデジタル信号を出力する場合、制御部１１によりケーブル３１を介して制御され、ＰＥ７１は、交流アダプタ９、直流アダプタ１０、ＤＵＴボード５を介して、ＤＵＴ６にデジタル信号を出力する。
【００３５】
ＤＵＴ６に交流アナログ信号を出力する場合、制御部１１により、交流信号発生部１２１は交流アナログ信号をケーブル３２１に出力し、この交流アナログ信号を交流アダプタ９が入力する。交流アダプタ９は、交流アナログ信号を加工し、直流アダプタ１０、ＤＵＴボード５を介して、ＤＵＴ６に交流アナログ信号を出力する。
【００３６】
ＤＵＴ６に直流アナログ信号を出力する場合、制御部１１により、直流信号発生部１２２は直流アナログ信号をケーブル３２２に出力し、この直流アナログ信号を直流アダプタ１０が入力する。直流アダプタ１０は、直流アナログ信号を加工し、ＤＵＴボード５を介して、ＤＵＴ６に直流アナログ信号を出力する。
【００３７】
ＤＵＴ６がデジタル信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がデジタル信号を出力し、ＤＵＴボード５、直流アダプタ１０、交流アダプタ９を介して、ＰＥ７１に入力する。そして、ＰＥ７１は、ＤＵＴ６のデジタル信号と期待値信号とを比較し、良否の判定を行う。
【００３８】
ＤＵＴ６が交流アナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６が交流アナログ信号を出力し、ＤＵＴボード５を介して、直流アダプタ１０に入力する。そして、直流アダプタ１０は、ＤＵＴ６の交流アナログ信号を中継して、交流アダプタ９に入力する。交流アダプタ９も、ＤＵＴ６の交流アナログ信号を中継して、ケーブル３２１を介して、交流測定部１３１に出力する。交流測定部１３１は、ＤＵＴ６の交流アナログ信号の測定を行い、良否の判定を行う。ここで、交流アダプタ９は、ＤＵＴ６からの信号を加工してもよい。
【００３９】
ＤＵＴ６が直流アナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６が直流アナログ信号を出力し、ＤＵＴボード５を介して、直流アダプタ１０に入力する。そして、直流アダプタ１０は、ＤＵＴ６の直流アナログ信号を中継して、ケーブル３２２を介して、直流測定部１３２に出力する。直流測定部１３２は、ＤＵＴ６の直流アナログ信号の測定を行い、良否の判定を行う。ここで、直流アダプタ１０は、ＤＵＴ６からの信号を加工してもよい。
【００４０】
そして、搬送装置が、ＤＵＴ６を切り替えて、ＤＵＴボード５に電気的に接続する。このような動作を繰り返す。
【００４１】
このように、交流アダプタ９、直流アダプタ１０とに分離したので、交流アナログ信号のノイズが直流アダプタ１０に混入することを防止し、高精度のアナログ試験を可能にすることができる。
【００４２】
なお、ＤＵＴ６のデジタル部の直流特性試験について説明を省略したが、通常のＩＣテスタと同様に、ＰＥ７１を介して測定されることはいうまでもない。
【００４３】
また、交流アダプタ９を下部に、直流アダプタ１０を上部に設けた構成を示したが、交流アダプタ９を上部に、直流アダプタ１０を下部に設ける構成でもよい。
【００４４】
そして、本体１に、信号発生部１２（交流信号発生部１２１、直流信号発生部１２２）、測定部１３（交流測定部１３１、交流測定部１３２）を設ける構成を示したが、ＤＵＴ６が入力ピン、出力ピンに対応して、どちらか一方だけ設ける構成でもよい。
【００４５】
さらに、信号発生部１２からの信号を加工するアナログボード８２を設ける構成を示したが、加工せずに、信号の中継だけ行う構成でもよい。
【００４６】
その上、本体１は、制御部１１、信号発生部１２、測定部１３が一体に筐体に設けられるものだけでなく、別々の筐体に設けられる構成でもよい。
【００４７】
また、アナログ試験を補助するアナログ試験部が、アナログ試験ボード８２の構成を示したが、パフォーマンスボード８１に設けてもよい。そして、ＤＵＴボード５上にアナログ試験部を設け、アナログ試験ボード８２をなくす構成にしてもよい。
【００４８】
【発明の効果】
本発明によれば、テストヘッドの上に、本体の信号発生部、測定部と被試験対象とを電気的に接続するアダプタを設けたので、テストヘッドに依存せずに、被試験対象のアナログ部の試験を行うことができる。これにより、アナログ試験の内容変化に対して、アダプタを開発し、アダプタを取り替えるだけで対応することができる。また、アダプタは、テストヘッドに依存しないため、被試験対象のデジタル部の高速化に伴い、テストヘッドが対応できなくなった場合でも、アダプタは再利用することができる。そして、テストヘッドは、通常のデジタル部のみのＤＵＴの試験も行うこともできる。
【００４９】
また、テストヘッドにアナログ試験部を設ける必要がないので、被試験対象の高密度化及び被試験対象の同時試験に対応することができる。
【００５０】
そして、交流アダプタ、直流アダプタとに分離したので、交流アナログ信号のノイズが直流側に混入することを防止し、高精度のアナログ試験を可能にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】本発明の他の実施例を示した構成図である。
【図３】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ 本体
１２ 信号発生部
１３ 測定部
１２１ 交流信号発生部
１２２ 直流信号発生部
１３１ 交流測定部
１３２ 直流測定部
３１，３２，３２１，３２２ ケーブル
６ ＤＵＴ
７ テストヘッド
８ アダプタ
８２ アナログ試験ボード
９ 交流アダプタ
１０直流アダプタ
【発明の属する技術分野】
本発明は、被試験対象、例えば、Ａ／Ｄ変換器、Ｄ／Ａ変換器等のアナログ部とデジタル部が混在するミックスドシグナルＩＣ、ＬＳＩ等を試験するＩＣテスタに関し、テストヘッドに依存しないＩＣテスタに関するものである。
【０００２】
【従来の技術】
アナログ部とデジタル部が混在するミックスドシグナルの被試験対象（以下ＤＵＴと略す）は、ＩＣテスタを用いて試験が行われている。ＩＣテスタは、ＤＵＴに対して、アナログまたはデジタルの試験信号を与え、この試験信号に基づいたＤＵＴが出力するアナログまたはデジタル信号により、良否の判定を行っている。このような装置を、図３を用いて以下に説明する。
【０００３】
図３において、本体１は、制御部１１、信号発生部１２、測定部１３等が設けられる。制御部１１は、装置全体の制御を行う。信号発生部１２はアナログ信号を発生する。測定部１３はアナログ信号の測定を行う。ここで、信号発生部１２は、例えば、一般的なアナログ発生器、ＵＨＦ信号発生器、ＶＨＳ信号発生器等である。また、測定部１３は、例えば、一般的なデジタイザ、ＵＨＦ測定器、ＶＨＳ測定器、タイム・インターバル測定器等である。これらの信号発生部１２、測定部１３は、ＤＵＴの種類により、選択され、本体１に設けられる。
【０００４】
テストヘッド２は、本体１とケーブル３により接続し、複数のピンエレクトロニクスボード（以下ＰＥ）２１、複数のアナログ試験ボード２２が設けられる。そして、ＰＥ２１とアナログ試験ボード２２は、相互干渉を避けるために分離して設けられる。ＰＥ２１は、デジタル信号を出力するドライバ、デジタル信号を入力するコンパレータ等を有し、ケーブル３を介して、制御部１１に接続する。アナログ試験ボード２２は、ケーブル３を介して、信号発生部１２、測定部１３に接続し、アナログ試験の補助を行う。
【０００５】
パフォーマンスボード４は、テストヘッド２と電気的に接続し、ＰＥ２１、アナログ試験ボード２２と電気的に接続する。ＤＵＴボード５は、パフォーマンスボード５に電気的に接続し、ＤＵＴ６が取り付けられ、電気的に接続する。ここで、通常、ＤＵＴ６がパッケージの場合は、ＤＵＴボード５にはソケットが設けられ、ＤＵＴ６がウェハーの場合は、ＤＵＴボード５にはプローブが設けられている。
【０００６】
このような装置の動作を以下に説明する。テストヘッド２は、図示しない搬送装置（ハンドラ、プローバ等）に接続され、搬送装置がＤＵＴ６を搬送して、ＤＵＴボード５に電気的に接続する。
【０００７】
そして、ＤＵＴ６にデジタル信号を出力する場合、制御部１１により、ＰＥ２１はパフォーマンスボード４、ＤＵＴボード５を介して、ＤＵＴ６にデジタル信号を出力する。
【０００８】
ＤＵＴ６にアナログ信号を出力する場合、制御部１１により、信号発生部１２はアナログ信号を出力し、このアナログ信号をアナログ試験ボード２２で加工（例えば、高周波化等）を行い、パフォーマンスボード４、ＤＵＴボード５を介して、ＤＵＴ６にアナログ信号を出力する。
【０００９】
ＤＵＴ６がデジタル信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がデジタル信号を出力し、ＤＵＴボード５、パフォーマンスボード４を介して、ＰＥ２１に入力する。そして、ＰＥ２１は、ＤＵＴ６のデジタル信号と期待値信号とを比較し、良否の判定を行う。
【００１０】
ＤＵＴ６がアナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がアナログ信号を出力し、ＤＵＴボード５、パフォーマンスボード４を介して、アナログ試験ボード２２に入力する。そして、アナログ試験ボード２は、ＤＵＴ６のアナログ信号を中継して、測定部１３に入力する。測定部１３は、ＤＵＴ６のアナログ信号の測定を行い、良否の判定を行う。ここで、アナログ試験ボード２２は、信号の中継を行っているが、ＤＵＴ６からのアナログ信号を減衰等の加工を行い、測定部１３に入力していもよい。
【００１１】
そして、搬送装置が、ＤＵＴ６を切り替えて、ＤＵＴボード５に電気的に接続する。このような動作を繰り返し、ＤＵＴ６の試験を行う。
【００１２】
【発明が解決しようとする課題】
ミックスドシグナルＩＣ、ＬＳＩ等は、種類が多く、信号発生部１２の種類以上に各種の信号が要求されるが、すべての種類の信号を発生できる信号発生器１２を設けることは不可能で、アナログ試験ボード２２により、信号発生器１２からの信号を加工して、ＤＵＴ６に与えている。また、測定部１３で測定する信号も各種あるため、アナログ試験ボード２２で加工される場合がある。
【００１３】
このため、ＤＵＴ６の種類ごとに、アナログ試験ボード２２を開発して、テストヘッド２に搭載し、ＤＵＴ６の専用機として、ＩＣテスタを扱っている。従って、ＤＵＴ６のアナログ試験内容の変化（高精度化等）やデジタルの高速化等の変化に対応できなくなるたびに、ユーザは新たなＩＣテスタ（テストヘッド２）を導入しなければず、メーカーは新たなＩＣテスタ（テストヘッド２）を開発しなければならなかった。
【００１４】
また、ＩＣ，ＬＳＩ等の高密度化に伴い、ＤＵＴ６のピン数が多くなり、テストヘッド２の大きさは、搬送装置により、通常、ドライバ、コンパレータの組で５１２ピンに制限され、必要な数のＰＥ２１やアナログ試験ボード２の領域を確保できなくなってきた。また、複数のＤＵＴ６の同時試験が要求されているが、アナログ試験ボード２２の搭載により、ＰＥ２１の数が制限され、複数のＤＵＴ６の試験も制限されてしまった。
【００１５】
そして、このような装置では、ＩＣテスタを専用機として設けているが、ユーザ側から見れば、他の種類のＤＵＴの試験からの転用や他のＤＵＴの試験に転用できなかった。また、メーカー側から見れば、専用機を開発しなければならないという問題点があった。
【００１６】
そこで、本発明の目的は、テストヘッドに依存しないＩＣテスタを実現することにある。
【００１７】
【課題を解決するための手段】
本発明は、
被試験対象を試験するＩＣテスタにおいて、
アナログ信号を発生する信号発生部、アナログ信号を測定する測定部の少なくとも一方を設け、試験制御を行う本体と、
この本体とケーブルにより接続し、前記被試験対象のデジタル部の試験を行うテストヘッドと、
このテストヘッドの上に設けられ、テストヘッドと前記被試験対象との信号中継を行うと共に、ケーブルを介して、前記本体の信号発生部または測定部の少なくとも一方と接続し、前記被試験対象と接続し、アナログ試験の補助を行うアナログ試験部を設けたアダプタと
を有し、前記アナログ試験部は、前記本体の信号発生部が発生する信号を加工し、前記被試験対象に出力し、アダプタは、交流アナログ信号を扱う交流アダプタと直流アナログ信号を扱う直流アダプタとに分離したことを特徴とするものである。
また、本発明は、
被試験対象を試験するＩＣテスタにおいて、
アナログ信号を発生する信号発生部、アナログ信号を測定する測定部の少なくとも一方を設け、試験制御を行う本体と、
この本体とケーブルにより接続し、前記被試験対象のデジタル部の試験を行うテストヘッドと、
このテストヘッドの上に設けられ、テストヘッドと前記被試験対象との信号中継を行うと共に、ケーブルを介して、前記本体の信号発生部または測定部の少なくとも一方と接続し、前記被試験対象と接続し、アナログ試験の補助を行うアナログ試験部を設けたアダプタと
を有し、前記アナログ試験部は、前記被試験対象からの信号を加工し、前記測定部に出力し、アダプタは、交流アナログ信号を扱う交流アダプタと直流アナログ信号を扱う直流アダプタとに分離したことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し説明を省略する。
【００１９】
図１において、テストヘッド７は、複数のＰＥ７１が設けられ、本体１とケーブル３１により接続し、ＤＵＴ６のデジタル部の試験を行う。ＰＥ７１は、デジタル信号を出力するドライバ、デジタル信号を入力するコンパレータ等を有し、ケーブル３１を介して、制御部１１に接続する。
【００２０】
アダプタ８は、テストヘッド７の上部に、例えば、エアークランプ機構で着脱可能に設けられ、テストヘッド７とＤＵＴ６との信号中継を行うと共に、ケーブル３２を介して、本体１の信号発生部１２、測定部１３と接続し、ＤＵＴ６と接続し、アナログ試験の補助を行う。アダプタ８は、筐体に、パフォーマンスボード８１、アナログ試験ボード８２を設けて構成される。パフォーマンスボード８１は、テストヘッド７と電気的に接続し、ＰＥ７１と電気的に接続すると共に、ケーブル３２と電気的に接続する。アナログ試験ボード８２はアナログ試験部で、パフォーマンスボード８１とコネクタを介して電気的に接続すると共に、ＤＵＴボード５と電気的に接続し、アナログ試験の補助を行う。
【００２１】
このような装置の動作を以下に説明する。テストヘッド７は、図示しない搬送装置（ハンドラ、プローバ等）に接続され、搬送装置がＤＵＴ６を搬送して、ＤＵＴボード５に電気的に接続する。
【００２２】
そして、ＤＵＴ６にデジタル信号を出力する場合、制御部１１によりケーブル３１を介して制御され、ＰＥ７１はパフォーマンスボード８１、アナログ試験ボード８２、ＤＵＴボード５を介して、ＤＵＴ６にデジタル信号を出力する。
【００２３】
ＤＵＴ６にアナログ信号を出力する場合、制御部１１により、信号発生部１２はアナログ信号をケーブル３２に出力し、このアナログ信号をパフォーマンスボード８１が入力する。アナログ試験ボード８２は、パフォーマンスボード８１からアナログ信号を入力し、加工を行い、ＤＵＴボード５を介して、ＤＵＴ６にアナログ信号を出力する。
【００２４】
ＤＵＴ６がデジタル信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がデジタル信号を出力し、ＤＵＴボード５、アナログ試験ボード８２、パフォーマンスボード８１を介して、ＰＥ７１に入力する。そして、ＰＥ７１は、ＤＵＴ６のデジタル信号と期待値信号とを比較し、良否の判定を行う。
【００２５】
ＤＵＴ６がアナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がアナログ信号を出力し、ＤＵＴボード５を介して、アナログ試験ボード８２に入力する。そして、アナログ試験ボード８２は、ＤＵＴ６のアナログ信号を中継して、パフォーマンスボード８１、ケーブル３２を介して、測定部１３に出力する。測定部１３は、ＤＵＴ６のアナログ信号の測定を行い、良否の判定を行う。ここで、アナログ試験ボード８２は、ＤＵＴ６からの信号を加工してもよい。
【００２６】
そして、搬送装置が、ＤＵＴ６を切り替えて、ＤＵＴボード５に電気的に接続する。このような動作を繰り返す。
【００２７】
このように、テストヘッド７の上部に、本体１の信号発生部１２、測定部１３とＤＵＴ６とを電気的に接続するアダプタ８を設けたので、テストヘッド７に依存せずに、ＤＵＴ６のアナログ部の試験を行うことができる。これにより、アナログ試験の内容変化に対して、アダプタ８を開発し、アダプタ８を取り替えるだけで対応することができる。従って、メーカーは、アダプタ８の開発だけでよいので、開発期間を短縮することができ、ユーザーは、テストヘッド７を汎用的に使用することができ、ＩＣテスタ全体を変更する必要がない。また、アダプタ８は、テストヘッド７に依存しないため、ＤＵＴ６のデジタル部の高速化に伴い、テストヘッド７が対応できなくなった場合でも、アダプタ８は再利用することができる。そして、テストヘッド７は、通常のデジタル部のみのＤＵＴの試験も行うこともできる。
【００２８】
また、テストヘッド７にアナログ試験ボードを設ける必要がないので、ＰＥ７１をテストヘッド７の大きさの制限だけ設けることができ、ＤＵＴ６の高密度化及びＤＵＴ６の同時試験に対応することができる。
【００２９】
次に、他の実施例を図２に示し、以下に説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。
【００３０】
図２において、本体１は、信号発生部１２の代わりに交流信号発生部１２１、直流信号発生部１２２を設け、測定部１３の代わりに、交流測定部１３１、直流測定部１３２を設ける。交流信号発生部１２１は、交流アナログ信号を発生し、直流信号発生部１２２は、直流アナログ信号を発生する。交流測定部１３１は、交流アナログ信号の測定を行い、直流測定部１３２は、直流アナログ信号の測定を行う。
【００３１】
交流アダプタ９は、テストヘッド７の上部に、直脱自在に設けられ、テストヘッド７からの信号の中継を行うと共に、ケーブル３２１を介して、本体１の交流信号発生部１２１、交流測定部１３１と電気的に接続し、ＤＵＴ６と電気的に接続し、交流アナログ試験の補助を行う。また、交流アダプタ９の内部構成は、ほぼアダプタ８とほぼ同一である。
【００３２】
直流アダプタ１０は、交流アダプタ９の上部に、着脱自在に設けられ、交流アダプタ９とＤＵＴ６との信号中継を行うと共に、ケーブル３２２を介して、本体１の直流信号発生部１２２、直流測定部１３２と電気的に接続し、ＤＵＴ６と電気的に接続し、直流アナログ試験の補助を行う。また、直流アダプタ１０の内部構成は、ほぼアダプタ８と同一である。
【００３３】
このような装置の動作を以下に説明する。テストヘッド７は、図示しない搬送装置に接続され、搬送装置がＤＵＴ６を搬送して、ＤＵＴボード５に電気的に接続する。
【００３４】
そして、ＤＵＴ６にデジタル信号を出力する場合、制御部１１によりケーブル３１を介して制御され、ＰＥ７１は、交流アダプタ９、直流アダプタ１０、ＤＵＴボード５を介して、ＤＵＴ６にデジタル信号を出力する。
【００３５】
ＤＵＴ６に交流アナログ信号を出力する場合、制御部１１により、交流信号発生部１２１は交流アナログ信号をケーブル３２１に出力し、この交流アナログ信号を交流アダプタ９が入力する。交流アダプタ９は、交流アナログ信号を加工し、直流アダプタ１０、ＤＵＴボード５を介して、ＤＵＴ６に交流アナログ信号を出力する。
【００３６】
ＤＵＴ６に直流アナログ信号を出力する場合、制御部１１により、直流信号発生部１２２は直流アナログ信号をケーブル３２２に出力し、この直流アナログ信号を直流アダプタ１０が入力する。直流アダプタ１０は、直流アナログ信号を加工し、ＤＵＴボード５を介して、ＤＵＴ６に直流アナログ信号を出力する。
【００３７】
ＤＵＴ６がデジタル信号を出力する場合、入力した信号に基づいて、ＤＵＴ６がデジタル信号を出力し、ＤＵＴボード５、直流アダプタ１０、交流アダプタ９を介して、ＰＥ７１に入力する。そして、ＰＥ７１は、ＤＵＴ６のデジタル信号と期待値信号とを比較し、良否の判定を行う。
【００３８】
ＤＵＴ６が交流アナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６が交流アナログ信号を出力し、ＤＵＴボード５を介して、直流アダプタ１０に入力する。そして、直流アダプタ１０は、ＤＵＴ６の交流アナログ信号を中継して、交流アダプタ９に入力する。交流アダプタ９も、ＤＵＴ６の交流アナログ信号を中継して、ケーブル３２１を介して、交流測定部１３１に出力する。交流測定部１３１は、ＤＵＴ６の交流アナログ信号の測定を行い、良否の判定を行う。ここで、交流アダプタ９は、ＤＵＴ６からの信号を加工してもよい。
【００３９】
ＤＵＴ６が直流アナログ信号を出力する場合、入力した信号に基づいて、ＤＵＴ６が直流アナログ信号を出力し、ＤＵＴボード５を介して、直流アダプタ１０に入力する。そして、直流アダプタ１０は、ＤＵＴ６の直流アナログ信号を中継して、ケーブル３２２を介して、直流測定部１３２に出力する。直流測定部１３２は、ＤＵＴ６の直流アナログ信号の測定を行い、良否の判定を行う。ここで、直流アダプタ１０は、ＤＵＴ６からの信号を加工してもよい。
【００４０】
そして、搬送装置が、ＤＵＴ６を切り替えて、ＤＵＴボード５に電気的に接続する。このような動作を繰り返す。
【００４１】
このように、交流アダプタ９、直流アダプタ１０とに分離したので、交流アナログ信号のノイズが直流アダプタ１０に混入することを防止し、高精度のアナログ試験を可能にすることができる。
【００４２】
なお、ＤＵＴ６のデジタル部の直流特性試験について説明を省略したが、通常のＩＣテスタと同様に、ＰＥ７１を介して測定されることはいうまでもない。
【００４３】
また、交流アダプタ９を下部に、直流アダプタ１０を上部に設けた構成を示したが、交流アダプタ９を上部に、直流アダプタ１０を下部に設ける構成でもよい。
【００４４】
そして、本体１に、信号発生部１２（交流信号発生部１２１、直流信号発生部１２２）、測定部１３（交流測定部１３１、交流測定部１３２）を設ける構成を示したが、ＤＵＴ６が入力ピン、出力ピンに対応して、どちらか一方だけ設ける構成でもよい。
【００４５】
さらに、信号発生部１２からの信号を加工するアナログボード８２を設ける構成を示したが、加工せずに、信号の中継だけ行う構成でもよい。
【００４６】
その上、本体１は、制御部１１、信号発生部１２、測定部１３が一体に筐体に設けられるものだけでなく、別々の筐体に設けられる構成でもよい。
【００４７】
また、アナログ試験を補助するアナログ試験部が、アナログ試験ボード８２の構成を示したが、パフォーマンスボード８１に設けてもよい。そして、ＤＵＴボード５上にアナログ試験部を設け、アナログ試験ボード８２をなくす構成にしてもよい。
【００４８】
【発明の効果】
本発明によれば、テストヘッドの上に、本体の信号発生部、測定部と被試験対象とを電気的に接続するアダプタを設けたので、テストヘッドに依存せずに、被試験対象のアナログ部の試験を行うことができる。これにより、アナログ試験の内容変化に対して、アダプタを開発し、アダプタを取り替えるだけで対応することができる。また、アダプタは、テストヘッドに依存しないため、被試験対象のデジタル部の高速化に伴い、テストヘッドが対応できなくなった場合でも、アダプタは再利用することができる。そして、テストヘッドは、通常のデジタル部のみのＤＵＴの試験も行うこともできる。
【００４９】
また、テストヘッドにアナログ試験部を設ける必要がないので、被試験対象の高密度化及び被試験対象の同時試験に対応することができる。
【００５０】
そして、交流アダプタ、直流アダプタとに分離したので、交流アナログ信号のノイズが直流側に混入することを防止し、高精度のアナログ試験を可能にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】本発明の他の実施例を示した構成図である。
【図３】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ 本体
１２ 信号発生部
１３ 測定部
１２１ 交流信号発生部
１２２ 直流信号発生部
１３１ 交流測定部
１３２ 直流測定部
３１，３２，３２１，３２２ ケーブル
６ ＤＵＴ
７ テストヘッド
８ アダプタ
８２ アナログ試験ボード
９ 交流アダプタ
１０直流アダプタ
Claims (5)
- 被試験対象を試験するＩＣテスタにおいて、
アナログ信号を発生する信号発生部、アナログ信号を測定する測定部の少なくとも一方を設け、試験制御を行う本体と、
この本体とケーブルにより接続し、前記被試験対象のデジタル部の試験を行うテストヘッドと、
このテストヘッドの上に設けられ、テストヘッドと前記被試験対象との信号中継を行うと共に、ケーブルを介して、前記本体の信号発生部または測定部の少なくとも一方と接続し、前記被試験対象と接続し、アナログ試験の補助を行うアナログ試験部を設けたアダプタと
を有し、前記アナログ試験部は、前記本体の信号発生部が発生する信号を加工し、前記被試験対象に出力し、アダプタは、交流アナログ信号を扱う交流アダプタと直流アナログ信号を扱う直流アダプタとに分離したことを特徴とするＩＣテスタ。 - アナログ試験部は、被試験対象からの信号を加工し、測定部に出力することを特徴とする請求項１記載のＩＣテスタ。
- 被試験対象を試験するＩＣテスタにおいて、
アナログ信号を発生する信号発生部、アナログ信号を測定する測定部の少なくとも一方を設け、試験制御を行う本体と、
この本体とケーブルにより接続し、前記被試験対象のデジタル部の試験を行うテストヘッドと、
このテストヘッドの上に設けられ、テストヘッドと前記被試験対象との信号中継を行うと共に、ケーブルを介して、前記本体の信号発生部または測定部の少なくとも一方と接続し、前記被試験対象と接続し、アナログ試験の補助を行うアナログ試験部を設けたアダプタと
を有し、前記アナログ試験部は、前記被試験対象からの信号を加工し、前記測定部に出力し、アダプタは、交流アナログ信号を扱う交流アダプタと直流アナログ信号を扱う直流アダプタとに分離したことを特徴とするＩＣテスタ。 - アナログ試験部は、信号の中継を行うことを特徴とする請求項１〜３のいずれかに記載のＩＣテスタ。
- 被試験対象は、アナログ部とデジタル部とが混在することを特徴とする請求項１〜４のいずれかに記載のＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041288A JP3555679B2 (ja) | 2001-02-19 | 2001-02-19 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041288A JP3555679B2 (ja) | 2001-02-19 | 2001-02-19 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002243811A JP2002243811A (ja) | 2002-08-28 |
| JP3555679B2 true JP3555679B2 (ja) | 2004-08-18 |
Family
ID=18903748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001041288A Expired - Fee Related JP3555679B2 (ja) | 2001-02-19 | 2001-02-19 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3555679B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9140749B2 (en) | 2010-05-20 | 2015-09-22 | Advantest Corporation | Test apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060214679A1 (en) * | 2005-03-28 | 2006-09-28 | Formfactor, Inc. | Active diagnostic interface for wafer probe applications |
-
2001
- 2001-02-19 JP JP2001041288A patent/JP3555679B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9140749B2 (en) | 2010-05-20 | 2015-09-22 | Advantest Corporation | Test apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002243811A (ja) | 2002-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| US7036062B2 (en) | Single board DFT integrated circuit tester | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| EP1829218A2 (en) | Using a parametric measurement unit for converter testing | |
| US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
| JP3555679B2 (ja) | Ｉｃテスタ | |
| JP2005009942A (ja) | 半導体集積回路の試験装置 | |
| JP2007147363A (ja) | 部品実装確認機能を備えた電子装置及び部品実装確認方法 | |
| US20070186131A1 (en) | Low cost imbedded load board diagnostic test fixture | |
| JP2005321204A (ja) | 半導体集積回路及びテストシステム | |
| JP3066072U (ja) | 半導体試験装置 | |
| KR100861788B1 (ko) | 통합 계측기 | |
| JP2002286800A (ja) | 半導体試験装置 | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JPH01129432A (ja) | 集積回路 | |
| JP2000266822A (ja) | 半導体試験装置 | |
| JPH1183946A (ja) | 被測定基板用テスト装置 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPH03250641A (ja) | Ｌｓｉ評価装置用プローブカード | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| JPH0921846A (ja) | 検査装置 | |
| Ferreira et al. | An IC architecture for board-level mixed-signal test support | |
| JP3168813B2 (ja) | 半導体集積回路試験装置 | |
| JPH0235382A (ja) | 集積回路の検査プログラムの作成方法及び集積回路の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040505 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |