JP2007147363A - 部品実装確認機能を備えた電子装置及び部品実装確認方法 - Google Patents
部品実装確認機能を備えた電子装置及び部品実装確認方法 Download PDFInfo
- Publication number
- JP2007147363A JP2007147363A JP2005340173A JP2005340173A JP2007147363A JP 2007147363 A JP2007147363 A JP 2007147363A JP 2005340173 A JP2005340173 A JP 2005340173A JP 2005340173 A JP2005340173 A JP 2005340173A JP 2007147363 A JP2007147363 A JP 2007147363A
- Authority
- JP
- Japan
- Prior art keywords
- state
- port
- external connection
- general
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】拡大スコープやX線使用のような大がかりな設備を使用することなく、また、JTAG方式のように、必ずしもIC内部の周辺機能回路の制御や外部コンピュータとのデータ授受を必須とすることなく電子装置単体で電子装置の検査が可能な、部品実装確認機能を備えた電子装置及び実装確認方法を提供することを目的としている。
【解決手段】マイクロコンピュータは、汎用入出ポートと、前記外部接続端子を内部の機能ブロックと前記汎用入出力ポートとに切替え可能なセレクタと、前記外部接続端子を前記汎用入出力ポートに切替えた状態において前記外部接続端子の電位状態を計測する接続端子状態計測手段と、該計測結果に基づいて外部接続端子の接続状態を判断する端子接続状態確認手段と、を備えた部品実装確認機能を備えた電子装置。及びそのための制御方法。
【選択図】図1
【解決手段】マイクロコンピュータは、汎用入出ポートと、前記外部接続端子を内部の機能ブロックと前記汎用入出力ポートとに切替え可能なセレクタと、前記外部接続端子を前記汎用入出力ポートに切替えた状態において前記外部接続端子の電位状態を計測する接続端子状態計測手段と、該計測結果に基づいて外部接続端子の接続状態を判断する端子接続状態確認手段と、を備えた部品実装確認機能を備えた電子装置。及びそのための制御方法。
【選択図】図1
Description
本発明は部品実装確認機能を備えた電子装置及び実装確認方法に関し、詳細には、微細な多数のICピン(外部接続端子)を有するワンチップマイクロコンピュータ集積回路等を用いて構成する電子装置に好適な部品実装確認機能を備えた電子装置及び実装確認方法に関するものである。
近年、電子装置の小型化のために、マイクロコンピュータ集積回路のように大規模集積化された電子部品(以下「IC」と総称する)が用いられ、それに伴ってICパッケージに付加される外部接続端子や接続ピンの数も極めて多数になり、微細構造にすることによって、小型パッケージに備え得る外部接続端子や接続ピン数を可能な限り多数確保できるようにしている。また、更に多くの外部接続端子を確保するために、例えば、微小な半田ボール等の球状導体でICパッケージとプリント配線基板とを接続するボールグリッドアレイ(Ball Grid Allay、以下「BGA」と称する)方式の電子部品が使用されるようになった。
図8はBGA方式のICパッケージの外部接続端子構造例を示す外観図であり、ICパッケージ81の底面には、多数の外部接続端子82,82,・・・がグリッド状(格子状)に配列形成され、内部の各種機能ブロック回路と接続されている。BGA方式のパッケージは同図8に示すように、ICパッケージ81の底面に配列形成した外部接続端子(電極)82と、これに対応するようにプリント配線基板(マザーボードとも云う)面に形成された接続端子との間を、微細な半田ボールを介して接続するもので、QFP(Quad Flat Package)のようにICパッケージ四辺の周縁に多数の微細構造の外部接続端子を植設した構造に比較して、より多くの外部接続端子を確保できる上、外部接続端子がICピン等である場合のように、その変形等のトラブルもないのでIC部品の更なる小型化には都合がよい。
しかし一方で、BGA方式のICパッケージ等の電子部品をプリント配線基板に実装後の接続状態検査において、パッケージ底面に覆われる部分は目視等の従来の検査方法が使用できないので特殊な手段が必要となる。図9はBGA方式のICパッケージとプリント配線基板との接続状況を示す側面概要図であり、BGA方式のICパッケージ81の底面の外部接続端子82,82,・・・とプリント配線基板91の微細な電極92,92,・・・との間に半田ボール93,93,・・・を挟んで互いに接続したものである。しかし、同図(a)の94にて示すように隣接する半田ボール部分が残留半田によって短絡(ショート)する場合や、同図(b)の95のように半田ボールの浮きによって、プリント配線基板91の電極92との間が未接続(オープン)状態となることがある。
このような状態があると電子装置が正常に機能しないことは云うまでもなく、これらの不具合全てを実装確認検査によって発見することが、装置の品質保証上極めて重要である。
図8はBGA方式のICパッケージの外部接続端子構造例を示す外観図であり、ICパッケージ81の底面には、多数の外部接続端子82,82,・・・がグリッド状(格子状)に配列形成され、内部の各種機能ブロック回路と接続されている。BGA方式のパッケージは同図8に示すように、ICパッケージ81の底面に配列形成した外部接続端子(電極)82と、これに対応するようにプリント配線基板(マザーボードとも云う)面に形成された接続端子との間を、微細な半田ボールを介して接続するもので、QFP(Quad Flat Package)のようにICパッケージ四辺の周縁に多数の微細構造の外部接続端子を植設した構造に比較して、より多くの外部接続端子を確保できる上、外部接続端子がICピン等である場合のように、その変形等のトラブルもないのでIC部品の更なる小型化には都合がよい。
しかし一方で、BGA方式のICパッケージ等の電子部品をプリント配線基板に実装後の接続状態検査において、パッケージ底面に覆われる部分は目視等の従来の検査方法が使用できないので特殊な手段が必要となる。図9はBGA方式のICパッケージとプリント配線基板との接続状況を示す側面概要図であり、BGA方式のICパッケージ81の底面の外部接続端子82,82,・・・とプリント配線基板91の微細な電極92,92,・・・との間に半田ボール93,93,・・・を挟んで互いに接続したものである。しかし、同図(a)の94にて示すように隣接する半田ボール部分が残留半田によって短絡(ショート)する場合や、同図(b)の95のように半田ボールの浮きによって、プリント配線基板91の電極92との間が未接続(オープン)状態となることがある。
このような状態があると電子装置が正常に機能しないことは云うまでもなく、これらの不具合全てを実装確認検査によって発見することが、装置の品質保証上極めて重要である。
従来、BGA方式のICパッケージを使用した電子装置の実装確認検査としては、百数十倍の拡大能力をもったマイクロスコープによる目視検査や、X線を用いる検査があるが、設備が高価であるばかりでなく作業効率が悪く、これに代わる方法としてJTAG等を利用する検査が行われていた。
JTAG(Joint Test Action Group)とは、ICチップの検査方法の一つであるバウンダリスキャンテストの標準方式(この標準を定めた業界団体の名称でもある)であり、JTAG標準は、1985年にJoint European Test Action Group(JETAG、現在のJTAG)によって提案され、1990年にIEEEstd. 1149. 1-1990 「Standard Test Access Port and Boundary-Scan Architecture」として標準化されたものである。その詳細は既によく知られているので説明を省略するが、IC内部にJTAGテスト用回路が内蔵され、このテスト用回路を内部CPUで制御するもので、シリアルデータ転送を使用し、システム内部に格納したプログラムやバウンダリスキャンを行って接続端子のショートや、未接続等の確認を行うことができる。
このJTAGを利用した検査方法として、例えば特許文献1に開示されたものがある。これは、サービスセンターにホストコンピュータと、被故障診断機器に関するテストデータを格納した記憶装置とを備え、ホストコンピュータからモデムや通信回線等を介して遠隔地から前記記憶装置に格納されているテストデータを読み出し、このデータと、被故障診断機器からの検査結果データとを比較することによって被故障診断機器の故障部位を診断するものである。
JTAG(Joint Test Action Group)とは、ICチップの検査方法の一つであるバウンダリスキャンテストの標準方式(この標準を定めた業界団体の名称でもある)であり、JTAG標準は、1985年にJoint European Test Action Group(JETAG、現在のJTAG)によって提案され、1990年にIEEEstd. 1149. 1-1990 「Standard Test Access Port and Boundary-Scan Architecture」として標準化されたものである。その詳細は既によく知られているので説明を省略するが、IC内部にJTAGテスト用回路が内蔵され、このテスト用回路を内部CPUで制御するもので、シリアルデータ転送を使用し、システム内部に格納したプログラムやバウンダリスキャンを行って接続端子のショートや、未接続等の確認を行うことができる。
このJTAGを利用した検査方法として、例えば特許文献1に開示されたものがある。これは、サービスセンターにホストコンピュータと、被故障診断機器に関するテストデータを格納した記憶装置とを備え、ホストコンピュータからモデムや通信回線等を介して遠隔地から前記記憶装置に格納されているテストデータを読み出し、このデータと、被故障診断機器からの検査結果データとを比較することによって被故障診断機器の故障部位を診断するものである。
図10はJTAG方式の部品実装確認方法の一例を説明するための外部接続端子部分の模式図で、確認対象の外部接続端子が短絡(ショート)した場合を示している。同図10(a)に示す例は、ICデバイスとしてのワンチップマイコン101の第一の外部接続端子(以下「ICピン」とも云う)Aには内部回路から“HIGH”電位が供給されているが、このICピンAと短絡している第二のICピンBには外部回路から“LOW”電位が供給されている場合を示したもので、両者の短絡がない場合は、夫々のICピンはAが“HIGH”Bが“LOW”であるべきところ、両者とも中間電位になっている。同図10(b)は、ICデバイス101の第一のICピンAが出力端子で、内部回路から“LOW”電位が供給されているが、このICピンAと短絡している第二のICピンBが外部回路から“HIGH”電位が供給されている場合は、両者の短絡がないときは、夫々のICピンはAが“LOW”、Bが“HIGH”であるべきところ、両者とも中間電位になっている。更に同図10(c)は第一、第二ピンA、Bが共に出力端子で、両者が互いに異なる電位である場合も同様に、両者が中点電位となる。このような外部端子の電位状態を、ICに内蔵したテスト用回路を制御することによってデータとして取得し、予め用意された各電子装置のデータと比較又は参照することによって、検査対象の外部接続端子やICピンとプリント配線基板の電極との接続状態を確認することができる。
特開2003−262662公報
しかしながら、上述したようなJTAG方法では、IC内部において信号線等によって接続されている周辺機能ブロックを制御する必要があり、また、外部のホストコンピュータとのデータの授受が必要である等の手間を要するものであった。また、基本的にIC間をインターフェースしている夫々のICが、JTAGに準拠したものである必要があり、回路構成に制限を強いられる可能性があった。
本発明は、上述したような事情に鑑みてなされたものであって、IC内部の周辺機能回路の制御や、外部コンピュータとのデータ授受を必須とすることなくBGA方式等のように検査プローブの使用が困難な電子装置の検査が可能な、部品実装確認機能を備えた電子装置及び実装確認方法を提供することを目的としている。
本発明は、上述したような事情に鑑みてなされたものであって、IC内部の周辺機能回路の制御や、外部コンピュータとのデータ授受を必須とすることなくBGA方式等のように検査プローブの使用が困難な電子装置の検査が可能な、部品実装確認機能を備えた電子装置及び実装確認方法を提供することを目的としている。
本発明は、上記目的を達成するために、請求項1記載の部品実装確認機能を備えた電子装置では、多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路とを含む電子装置において、前記マイクロコンピュータ集積回路は、汎用入出ポートと、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタと、該セレクタによって前記外部接続端子を前記汎用入出力ポートに切替えた状態において前記汎用入出力ポートを制御したときの前記外部接続端子の電位状態を計測する接続端子状態計測手段と、前記接続端子状態計測結果に基づいて該当する外部接続端子の接続状態を判断する端子接続状態確認手段と、を備えたことを特徴とする。
請求項2記載の部品実装確認機能を備えた電子装置では、請求項1記載の発明において、前記マイクロコンピュータ集積回路はボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路であり、前記プリント基板表面に配列形成されたグリッド状の微細電極と前記ワンチップマイクロコンピュータ集積回パッケージの外部接続端子とが、微小球状導体を介して接続されていることを特徴とする。
請求項3記載の電子装置の部品実装確認方法では、多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路とを含み、前記マイクロコンピュータ集積回路は汎用入出ポートと、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタとを備えた電子装置の部品実装確認方法において、前記該セレクタによって前記外部接続端子を前記汎用入出力ポートに接続するセレクタ切替えステップと、前記外部接続端子を前記汎用入出力ポートに接続した状態において前記汎用入出力ポートの所要ポートを入力ポート又は出力ポート機能に切替えるポート機能切替えステップと、前記該汎用入出力ポートを出力ポート機能に切替えた状態において、所要ポートの出力を“LOW”又は“HIGH”に切替えるポート出力制御ステップと、前記ポート出力制御ステップの前後において、前記汎用入出力ポートの所要ポートの電位状態変化を検出する接続端子状態計測ステップと、前記ポート電位検出ステップの結果に基づいて検査対象外部接続端子の接続状態を判断する外部端子接続状態判断ステップと、のいずれかのステップを組み合わせたことを特徴とする。
請求項2記載の部品実装確認機能を備えた電子装置では、請求項1記載の発明において、前記マイクロコンピュータ集積回路はボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路であり、前記プリント基板表面に配列形成されたグリッド状の微細電極と前記ワンチップマイクロコンピュータ集積回パッケージの外部接続端子とが、微小球状導体を介して接続されていることを特徴とする。
請求項3記載の電子装置の部品実装確認方法では、多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路とを含み、前記マイクロコンピュータ集積回路は汎用入出ポートと、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタとを備えた電子装置の部品実装確認方法において、前記該セレクタによって前記外部接続端子を前記汎用入出力ポートに接続するセレクタ切替えステップと、前記外部接続端子を前記汎用入出力ポートに接続した状態において前記汎用入出力ポートの所要ポートを入力ポート又は出力ポート機能に切替えるポート機能切替えステップと、前記該汎用入出力ポートを出力ポート機能に切替えた状態において、所要ポートの出力を“LOW”又は“HIGH”に切替えるポート出力制御ステップと、前記ポート出力制御ステップの前後において、前記汎用入出力ポートの所要ポートの電位状態変化を検出する接続端子状態計測ステップと、前記ポート電位検出ステップの結果に基づいて検査対象外部接続端子の接続状態を判断する外部端子接続状態判断ステップと、のいずれかのステップを組み合わせたことを特徴とする。
本発明は以上のように構成し又は制御するので、夫々以下のような効果が得られる。
請求項1記載の発明では、マイクロコンピュータのように多数の外部接続端子を備えた電子部品を搭載した電子装置において、これらの電子部品とそれを搭載したプリント配線基板の電極パターンとの接続状態を確認する手段として、前記マイクロコンピュータが、汎用入出ポートと、前記外部接続端子を前記汎用入出力ポートと内部機能ブロックとのどちらか一方に切替えるセレクタと、前記外部接続端子の電位状態を計測する手段と、端子接続状態確認手段とを備えたので、検査対象の電子装置単体で接続端子状態確認が可能となり、従来のJTAG方式のように、IC内部において信号線等によって接続されている周辺機能ブロックを制御することが必須ではなく、また、外部のホストコンピュータとのデータの授受を必ずしも必要としない。従って、基本的にIC間をインターフェースしている夫々のICが、JTAGに準拠したものである必要がなく、回路構成に制限を強いられることもない。
請求項2記載の発明では、前記マイクロコンピュータがボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路において、同様の発明を適用したものであり、特に電子部品の底面に多数の外部接続端子を配列することによって、より多くの外部接続端子を確保しつつ外形寸法を小さくした、ボールグリッドアレイ方式のパッケージにおいても、請求項1記載の発明と同様の効果を得ることができる。
請求項1記載の発明では、マイクロコンピュータのように多数の外部接続端子を備えた電子部品を搭載した電子装置において、これらの電子部品とそれを搭載したプリント配線基板の電極パターンとの接続状態を確認する手段として、前記マイクロコンピュータが、汎用入出ポートと、前記外部接続端子を前記汎用入出力ポートと内部機能ブロックとのどちらか一方に切替えるセレクタと、前記外部接続端子の電位状態を計測する手段と、端子接続状態確認手段とを備えたので、検査対象の電子装置単体で接続端子状態確認が可能となり、従来のJTAG方式のように、IC内部において信号線等によって接続されている周辺機能ブロックを制御することが必須ではなく、また、外部のホストコンピュータとのデータの授受を必ずしも必要としない。従って、基本的にIC間をインターフェースしている夫々のICが、JTAGに準拠したものである必要がなく、回路構成に制限を強いられることもない。
請求項2記載の発明では、前記マイクロコンピュータがボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路において、同様の発明を適用したものであり、特に電子部品の底面に多数の外部接続端子を配列することによって、より多くの外部接続端子を確保しつつ外形寸法を小さくした、ボールグリッドアレイ方式のパッケージにおいても、請求項1記載の発明と同様の効果を得ることができる。
請求項3記載の発明では、プリント配線基板に多数の外部接続端子を介して接続された汎用入出力ポートを含むマイクロコンピュータが、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタを有する電子装置の部品実装確認方法において、前記該セレクタによって前記外部接続端子を前記汎用入出力ポートに接続するセレクタ切替えステップ、前記外部接続端子を前記汎用入出力ポートに接続した状態において前記汎用入出力ポートの所要ポートを入力ポート又は出力ポート機能に切替えるポート機能切替えステップ、前記該汎用入出力ポートを出力ポート機能に切替えた状態において所要ポートの出力を“LOW”又は“HIGH”に切替えるポート出力制御ステップ、前記ポート出力制御ステップの前後において前記汎用入出力ポートの所要ポートの電位状態変化を検出する接続端子状態計測ステップ、前記ポート電位検出ステップの結果に基づいて検査対象外部接続端子の接続状態を判断する外部端子接続状態判断ステップ、のいずれかのステップを組み合わせたので、上述した請求項1又は2記載の部品実装確認機能を備えた電子装置を含む、種々の電子装置において、検査対象の電子装置単体で接続端子状態確認が可能で、しかも、従来のJTAG方式のようにIC内部において信号線等によって接続されている周辺機能ブロックを制御や、外部のホストコンピュータとのデータの授受を必ずしも必要としない電子装置の部品実装確認方法を提供することができる。
このように、本発明は、従来、百数十倍の拡大能力をもったマイクロスコープによる目視検査や、X線を用いる検査、あるいはJTAG等を利用する検査に代わり、微細加工の電子部品、特にBGA方式のICを使用した電子装置の外接続端子の検査を、接続されている周辺ICやツールに関係なく電子装置単独で実施でき、従って製造ライン上で行うことも可能であり、極めて効率よく行うことができる、
このように、本発明は、従来、百数十倍の拡大能力をもったマイクロスコープによる目視検査や、X線を用いる検査、あるいはJTAG等を利用する検査に代わり、微細加工の電子部品、特にBGA方式のICを使用した電子装置の外接続端子の検査を、接続されている周辺ICやツールに関係なく電子装置単独で実施でき、従って製造ライン上で行うことも可能であり、極めて効率よく行うことができる、
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
本発明では、多数の電極パターンが形成されたプリント配線基板に、汎用入出力ポート(GPIO)を備えたマイクロコンピュータ集積回路を含んで構成された電子装置を対象とするが、このようなマイクロコンピュータ集積回路としては、これに限定する必要はないが、ワンチップマイクロコンピュータ集積回路(以下「ワンチップマイコン」という)が好適である。
ワンチップマイコンは、一つの集積回路(Large Scale Integrated Circuit:LSI)チップのなかに、メモリ、入出力インターフェース回路(I/O)、CPU等を構成し、単体でマイクロコンピュータとしての機能を備えたものである。これらワンチップマイコンは、例えばキーボード等のコンピュータ周辺機器に搭載されてメインCPUに代わり夫々の周辺機器の制御を分担することによって、メインCPUの負担を軽減するといった使用方法の他、家電製品、自動車、産業機器、ゲーム機器等、あらゆる分野の装置の制御にも使用されている。
本発明では、多数の電極パターンが形成されたプリント配線基板に、汎用入出力ポート(GPIO)を備えたマイクロコンピュータ集積回路を含んで構成された電子装置を対象とするが、このようなマイクロコンピュータ集積回路としては、これに限定する必要はないが、ワンチップマイクロコンピュータ集積回路(以下「ワンチップマイコン」という)が好適である。
ワンチップマイコンは、一つの集積回路(Large Scale Integrated Circuit:LSI)チップのなかに、メモリ、入出力インターフェース回路(I/O)、CPU等を構成し、単体でマイクロコンピュータとしての機能を備えたものである。これらワンチップマイコンは、例えばキーボード等のコンピュータ周辺機器に搭載されてメインCPUに代わり夫々の周辺機器の制御を分担することによって、メインCPUの負担を軽減するといった使用方法の他、家電製品、自動車、産業機器、ゲーム機器等、あらゆる分野の装置の制御にも使用されている。
図1は、本発明の部品実装確認機能を備えた電子装置の一実施態様例を示すものであって、ワンチップマイコンを使用した電子装置のブロック構成図である。この例に示す電子装置のワンチップマコン1は、全体の制御を行うCPU2と、前記CPU2の制御を受けることなくデータの転送を行うDMA(Direct Memory Controller)3と、内部RAM(INTERNAL RAM)4と、内部ROM(INTERNAL ROM)5と、割り込みコントローラ(ICTL)6と、低消費電力モードに移行する制御を行う電源管理部(POWER MANAGEMENT)7と、カウンターを搭載し時間を計数するタイマ(TIMER)8と、汎用入出力ポートとしての機能を有するパラレルインターフェース(General Purpose Input Output Port:GPIO)9と、同期式シリアルインターフェース(SPI)10と、パラレル信号をシリアル信号に変換したり、逆にシリアルデバイスから送られるシリアル信号をパラレル信号に変換したりする調歩同期シリアルインターフェース(Universal Asynchronous Receiver Transmitter:UART)11と、キースキャンの対象となる外部キーボード等のキーマトリクスを接続するキースキャン回路12と、外部メモリ等に接続する外部パラレルコントローラ(EXT MEMORY INTERFACE:外部メモリインターフェース)13と、パルス幅変調回路(PMW:Pulse Width Modulator)14と、各クロック信号を発生し各機能ブロック回路にクロック信号の供給/停止を制御するクロック回路(CLKGEN)15とを備え、夫々は内部バスライン16で接続されており、更に、複数のセレクタSL1乃至SL5を含むセレクタ部17を備えている。その他、図示を省略したが必要に応じてアナログ・デジタル変換回路(ADC)や、デジタル・アナログ変換回路(DAC)等を備えることもある。なお、図1において前記セレクタ部17を除く各ブロックの集合体は、従来から一般的なワンチップマイコンとして知られた構成であるが、この例に示す本発明の実施例では、前記ワンチップマイコン各部の入出力が前記セレクタ部17を介して外部接続端子(以下「ICピン」とも云う)T1乃至T5に接続されると共に、前記セレクタ部17の各セレクタSL1乃至SL5の他のセレクト端子は前記GPIO9の各ポートに接続され、セレクタの制御によって外部接続端子T1乃至T5が、前記GPIOと、各機能ブロック10乃至14とのいずれか一方に切替え可能になっている。なお、前記セレクタ部17は、ワンチップマイコン内部に取り込んだ構成でも、ワンチップマイコン外部に同様に機能するセレクタ部を付加する構成でも構わない。また、ワンチップマイコン1の前記GPIO9は、複数のポートを備え、各ポートを入力ポート、あるいは出力ポートとして機能させることができる他、図2に示すように等価的なプルアップ抵抗RpとスイッチSWとからなるプルアップ回路機能を備えており、前記セレクタ部を切替えてGPIO9に接続した状態では、そのスイッチSWの制御により必要に応じて外部接続端子T1乃至T5の所要の端子に高電位信号を印加することができる。
図3、図4は上述したように構成した本発明に係る電子装置の部品実装確認機能を実行する場合の制御例を示すフローチャートである。この例に示す制御のためのプログラムは、例えば前記内部ROM5に格納しておくか、あるいは必要に応じて内部RAM4にダウンロードすることができる。
先ず図3に従って制御例を説明する。検査フローがスタートすると前記セレクタ17を切替えて、外部接続端子T1乃至T5の全てをGPIO9の入力ポートに接続し、このときの外部接続端子の電位状態を測定し記録する(S1)。次に、外部接続端子Tのうち出力端子についてはGPIOの対応ポートを出力ポートとして機能させると共に、“HIGH”電位を出力する(S2)。その状態で、前記S1において外部接続端子の電位として“LOW”電位を検出していた入力ポートのうち“HIGH”電位に変化したものがあるか否かを判断し(S3)、該当するものがある場合は、当該外部接続端子Tが他の端子と短絡しているものと判断する(S4)。次に、外部接続端子Tのうち出力端子についてはGPIOの対応ポートを出力ポートとして機能させると共に、“LOW”電位にする(S5)。その状態で、“HIGH”電位から“LOW”電位に変化した入力ポートがあるか否かを判断し(S6)、該当するものがある場合は、当該外部接続端子Tが他の端子Tと短絡しているものと判断する(S7)。なお、検出結果が“HIGH”又は“LOW”電位と明確に判断できる場合ばかりでなく、中点電位を示す場合があり得るが、接続確認対象の電子装置毎に、予め、ワンチップマイコンやその周辺回路の動作電位を加味した測定データを準備しておき、これと検出結果とを比較して、接続状態を判断するように構成することもできる。
なお、上述したセレクタの制御、外部接続端子の電位状態計測手段、端子接続状態確認手段等は、GPIO9の入力ポートの信号検出機能やCPU2の機能を用いればよいが、出力ポートとして機能させた状態でもその電位等の計測が可能なように構成した機能ブロックを使用することもできる。また、市販されている既存のGPIOをそのまま使用する必要はなく、本発明実施のためにカスタム化した集積回路を使用することができることは云うまでもない。
先ず図3に従って制御例を説明する。検査フローがスタートすると前記セレクタ17を切替えて、外部接続端子T1乃至T5の全てをGPIO9の入力ポートに接続し、このときの外部接続端子の電位状態を測定し記録する(S1)。次に、外部接続端子Tのうち出力端子についてはGPIOの対応ポートを出力ポートとして機能させると共に、“HIGH”電位を出力する(S2)。その状態で、前記S1において外部接続端子の電位として“LOW”電位を検出していた入力ポートのうち“HIGH”電位に変化したものがあるか否かを判断し(S3)、該当するものがある場合は、当該外部接続端子Tが他の端子と短絡しているものと判断する(S4)。次に、外部接続端子Tのうち出力端子についてはGPIOの対応ポートを出力ポートとして機能させると共に、“LOW”電位にする(S5)。その状態で、“HIGH”電位から“LOW”電位に変化した入力ポートがあるか否かを判断し(S6)、該当するものがある場合は、当該外部接続端子Tが他の端子Tと短絡しているものと判断する(S7)。なお、検出結果が“HIGH”又は“LOW”電位と明確に判断できる場合ばかりでなく、中点電位を示す場合があり得るが、接続確認対象の電子装置毎に、予め、ワンチップマイコンやその周辺回路の動作電位を加味した測定データを準備しておき、これと検出結果とを比較して、接続状態を判断するように構成することもできる。
なお、上述したセレクタの制御、外部接続端子の電位状態計測手段、端子接続状態確認手段等は、GPIO9の入力ポートの信号検出機能やCPU2の機能を用いればよいが、出力ポートとして機能させた状態でもその電位等の計測が可能なように構成した機能ブロックを使用することもできる。また、市販されている既存のGPIOをそのまま使用する必要はなく、本発明実施のためにカスタム化した集積回路を使用することができることは云うまでもない。
図4は、本発明の他の部品実装確認機能を実行する場合の制御例を示すフローチャートであり、前記図3に示した方法では判断不可能な短絡状態の判断を行うことができる。先ず、フローがスタートするとICピン(外部接続端子)は全てGPIOのポートに切替え、出力ICピンに対応するポートは全て又は所要のものを出力ポートとして機能させると共に、“HIGH”電位を出力する(S11)。次に、出力ポートとして機能させた各ポートについて一つずつプルアップ回路機能をオンし、入力ポートに切替える(S12)。この状態において入力ポートに対応するICピンの電位を検出し、検出電位に変化があるかないかを判断する(S13)。この判断において、電位が“HIGH”のまま変化がなければ、短絡がないものと判断し(S13 Yes)、プルアップ回路機能をオフする(S14)。この状態で、電位が“LOW”であるか否かを判断し(S15)、“LOW”電位が検出されれば、接続に異常がないものと判断する(S15 Yes)。なお、前記S13及びS15の判断においてNoの場合は、該当するICピンが他のICピンと短絡しているものと判断する(S16)。このようにして接続状態の確認が済めば、入力ポートに切替えた出力ICピンを出力ポートにして“HIGH”電位を出力し(S17)、出力ポート全てのICピンの検査が終了したか否かを判断し(S18)、終了していないときは(S18 No)再び前記S12に戻って、全ICピン検査が完了するまで同様のフローを実行する。図4に示したフローでは、出力ポートの出力電位を“HIGH”と“LOW”の両方に切替えて、入力ポートの電位変化を検出するようにしたので、より正確に短絡や未接続の確認が可能となる。
以上、本発明の部品実装確認機能を備えた電子装置及び実装確認方法について二つの具体例について説明したが、本発明はこの例に限ることなく種々変形が可能である。図5乃至図7は前記ワンチップマイコン1のICピンと接続される外部回路からの供給電位や接続状態を加味した場合の、GPIOにおける電位検出結果の例を示したもので、これらを前記図3、図4に示した実施例と共に参照すれば本発明についての種々の変形実施が可能となるであろう。
図5(a)、(b)、(c)は、ICピン(外部接続端子)が短絡した状態を模した図である。先ず同図(a)では、ICピンTAはプルアップ回路機能(抵抗Rp、SW)により“HIGH”電位となるべきであるが、外部回路から“LOW”電位が供給されている他のICピンTBと短絡し“LOW”電位が検出された場合を示している。同図5(b)は、逆に“LOW”電位になるべきICピンTAが、外部回路から“HIGH”電位が供給されている他のICピンTBと短絡している為に、“HIGH”電位が検出された場合を示している。また同図5(c)は、外部回路のプルダウン抵抗RLの存在により“LOW”電位になるべきICピンTAが、ワンチップマイコン1内部のGPIO9から“HIGH”電位が供給されているICピンTBと短絡している結果、“HIGH”電位に変化している場合を示している。なお、図6(a)、(b)に示すように、短絡している二つのICピンTA、TBが共に同電位のときは、短絡検出が困難な場合があることは、上述したとおりである。
図5(a)、(b)、(c)は、ICピン(外部接続端子)が短絡した状態を模した図である。先ず同図(a)では、ICピンTAはプルアップ回路機能(抵抗Rp、SW)により“HIGH”電位となるべきであるが、外部回路から“LOW”電位が供給されている他のICピンTBと短絡し“LOW”電位が検出された場合を示している。同図5(b)は、逆に“LOW”電位になるべきICピンTAが、外部回路から“HIGH”電位が供給されている他のICピンTBと短絡している為に、“HIGH”電位が検出された場合を示している。また同図5(c)は、外部回路のプルダウン抵抗RLの存在により“LOW”電位になるべきICピンTAが、ワンチップマイコン1内部のGPIO9から“HIGH”電位が供給されているICピンTBと短絡している結果、“HIGH”電位に変化している場合を示している。なお、図6(a)、(b)に示すように、短絡している二つのICピンTA、TBが共に同電位のときは、短絡検出が困難な場合があることは、上述したとおりである。
図7は、ICピンが未接続(オープン)状態の場合の例を示す模式図である。先ず同図(a)に示すように外部回路のプルダウン抵抗RLの影響で本来“LOW”電位となるべきICピンTが、未接続(オープン)状態である結果、“HIGH”又は“LOW”の両者をとり得る“不定”状態となることがある。同図(b)は外部回路から“HIGH”電位が供給されているので、本来“HIGH”電位になるべきところ、ICピンTが未接続(オープン)状態である結果“不定”状態となっている例である。同図(c)は外部回路から“HIGH”電位が供給されているので、本来“LOW”電位になるべきところ、ICピンTが未接続(オープン)状態である結果“不定”状態となっている例である。なお、“不定”状態では、“HIGH”、“LOW”電位の検出が明確でない場合が多いので、その確認は困難であるが、“不定”が疑わしい場合に確認対象の外部接続端に例えば、プルアップ機能により強制的に“HIGH”電位を印加して、その電位検出結果を確認する等の対応策を講じることも可能であろう。なお、GPIO9の機能としては、市販されている既存のGPIOの機能に限る必要はなく、本発明の趣旨に適応し得る新たなGPIOを構成して使用することも可能であろう。
以上示したように、外部回路の構成や供給電位状態、ワンチップマイコン1内部の接続状態、あるいはGPIO9の制御状態が予め明らかである場合は、それらの情報を予めワンチップマイコン1の内部メモリに格納しておき、ICピン等の外部接続端子の確認時に検出した外部接続端子の電位情報と対比して判断すれば、短絡、未接続(オープン)等の確認をより正確に行うことが可能となる。
以上示したように、外部回路の構成や供給電位状態、ワンチップマイコン1内部の接続状態、あるいはGPIO9の制御状態が予め明らかである場合は、それらの情報を予めワンチップマイコン1の内部メモリに格納しておき、ICピン等の外部接続端子の確認時に検出した外部接続端子の電位情報と対比して判断すれば、短絡、未接続(オープン)等の確認をより正確に行うことが可能となる。
本発明は、以上説明したように構成し、且つ、制御するので、従来のJTAG方式のように検査対象装置以外の装置から各種情報の提供を必要としない。従って、極めて簡便に、電子装置の外部接続端子の接続状態確認を実行することが可能となる。また、本発明は電子装置の製造時のチェックのみならず、製品使用中の故障診断等においても使用可能である。例えば、電子装置の故障原因には、使用中の経年変化や振動等によるワンチップマイコンの外部接続端子とプリント配線基板との接続不良発生もかなり多く含まれるから、その確認にも有用である。このような故障診断に際しては、故障した電子装置をサービスセンター等に持ち込んで上述した確認処理を行うこともできるが、従来技術の一例として示した特開2003−262662公報に示されたように、対象の電子装置を通信回線によって診断装置と接続し、遠隔制御により確認することも可能であろう。勿論、このような場合に従来と同じように、サービスセンターのホストコンピュータに詳細なデータを蓄積しておき、各対象電子装置から送信される上述したような外部接続端子の状態検出情報と、前記蓄積した詳細データとに基づいて、より詳細で正確な故障診断を行うこともできる。
また、本発明の外部端子接続状態確認方法や制御手順をコンピュータが制御可能なOSに従ってプログラミングすることにより、そのOSを備えたコンピュータであれば同じ処理方法により制御することができる。更には、これらのプログラムをコンピュータが読み取り可能な形式で記録媒体に記録すれば、この記録媒体を持ち運ぶことにより何処でもプログラムを稼動することができる。
また、本発明の外部端子接続状態確認方法や制御手順をコンピュータが制御可能なOSに従ってプログラミングすることにより、そのOSを備えたコンピュータであれば同じ処理方法により制御することができる。更には、これらのプログラムをコンピュータが読み取り可能な形式で記録媒体に記録すれば、この記録媒体を持ち運ぶことにより何処でもプログラムを稼動することができる。
なお、プログラムを格納する記録媒体としては半導体媒体(例えば、ROM、不揮発性メモリカード等)、光媒体(例えば、DVD、MO、MD、CD等)、磁気媒体(例えば、磁気テープ、フレキシブルディスク等)等のいずれであってもよい。また、ロードしたプログラムを実行することにより上述した実施形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、オペレーティングシステムあるいは他のアプリケーションプログラム等と共同して処理することによって上述した実施形態の機能が実現される場合も含まれる。
市場に流通させる場合には、可搬型の記録媒体にプログラムを格納して流通させ、あるいは、インターネット等を介して接続されたサーバコンピュータの記憶装置にプログラムを格納しておき、インターネット等を通じて他のコンピュータに転送することもできる。この場合、このサーバコンピュータの記憶装置も本発明の記録媒体に含まれる。
なお、コンピュータでは、可搬型の記録媒体上のプログラム、または転送されてくるプログラムを、コンピュータに接続した記録媒体にインストールし、そのインストールされたプログラムを実行することによって上述した実施形態の機能が実現されるので、あるいは新たな故障診断アイテムが発見された場合や機能や処理が構築された場合は、インターネット等の通信システムを利用して、プログラムやデータを送付することもできる。
市場に流通させる場合には、可搬型の記録媒体にプログラムを格納して流通させ、あるいは、インターネット等を介して接続されたサーバコンピュータの記憶装置にプログラムを格納しておき、インターネット等を通じて他のコンピュータに転送することもできる。この場合、このサーバコンピュータの記憶装置も本発明の記録媒体に含まれる。
なお、コンピュータでは、可搬型の記録媒体上のプログラム、または転送されてくるプログラムを、コンピュータに接続した記録媒体にインストールし、そのインストールされたプログラムを実行することによって上述した実施形態の機能が実現されるので、あるいは新たな故障診断アイテムが発見された場合や機能や処理が構築された場合は、インターネット等の通信システムを利用して、プログラムやデータを送付することもできる。
1、101 ワンチップマイクロコンピュータ(ワンチップマイコン)、2 CPU、3 DMA(Direct Memory Controller)、4 内部RAM(INTERNAL RAM)、5 内部ROM(INTERNAL ROM )、6 割り込みコントローラ(ICTL)、7 電源管理部(POWER MANAGEMENT)、8 タイマ(TIMER)、9 パラレルインターフェース(General Purpose Input Output Port:GPIO)、10 同期式シリアルインターフェース(SPI)、11 調歩同期シリアルインターフェース(Universal Asynchronous Receiver Transmitter:UART)、12 キースキャン回路、13 外部パラレルコントローラ(EXT MEMORY INTERFACE:外部メモリインターフェース)、14 パルス幅変調回路(PMW:Pulse Width Modulator)、15 クロック回路(CLKGEN)、16 内部バスライン、17 セレクタ部17、81 ICパッケージ、82 外部接続端子(ICピン)、91 プリント配線基板、92 電極、93 半田ボール(微小球状導体)、94 短絡部分、95 未接続(オープン)部分、Rp、R、RL 抵抗、SW スイッチ、SL1乃至SL5 セレクタ、A、T、TA、TB、T1〜T5 外部接続端子(ICピン)
Claims (3)
- 多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路を含む電子装置において、前記マイクロコンピュータ集積回路は、汎用入出ポートと、前記外部接続端子を内部の機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタと、該セレクタによって前記外部接続端子を前記汎用入出力ポートに切替えた状態において前記該汎用入出力ポートを制御したときの前記外部接続端子の電位状態を計測する接続端子状態計測手段と、前記接続端子状態計測結果に基づいて該当する外部接続端子の接続状態を判断する端子接続状態確認手段と、を備えたことを特徴とする部品実装確認機能を備えた電子装置。
- 前記マイクロコンピュータ集積回路はボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路であり、前記プリント配線基板表面に配列形成されたグリッド状の微細電極と前記ワンチップマイクロコンピュータ集積回パッケージの外部接続端子とが、微小球状導体を介して接続されていることを特徴とする請求項1記載の部品実装確認機能を備えた電子装置。
- 多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路とを含み、前記マイクロコンピュータ集積回路は汎用入出ポートと、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタとを備えた電子装置の部品実装確認方法において、
前記該セレクタによって前記外部接続端子を前記汎用入出力ポートに接続するセレクタ切替えステップと、
前記外部接続端子を前記汎用入出力ポートに接続した状態において前記汎用入出力ポートの所要ポートを入力ポート又は出力ポート機能に切替えるポート機能切替えステップと、
前記該汎用入出力ポートを出力ポート機能に切替えた状態において、所要ポートの出力を“LOW”又は“HIGH”に切替えるポート出力制御ステップと、
前記ポート出力制御ステップの前後において、前記汎用入出力ポートの所要ポートの電位状態変化を検出する接続端子状態計測ステップと、
前記ポート電位検出ステップの結果に基づいて検査対象外部接続端子の接続状態を判断する外部端子接続状態判断ステップと、
のいずれかのステップを組み合わせたことを特徴とする電子装置の部品実装確認方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340173A JP2007147363A (ja) | 2005-11-25 | 2005-11-25 | 部品実装確認機能を備えた電子装置及び部品実装確認方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340173A JP2007147363A (ja) | 2005-11-25 | 2005-11-25 | 部品実装確認機能を備えた電子装置及び部品実装確認方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007147363A true JP2007147363A (ja) | 2007-06-14 |
Family
ID=38208944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005340173A Pending JP2007147363A (ja) | 2005-11-25 | 2005-11-25 | 部品実装確認機能を備えた電子装置及び部品実装確認方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007147363A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009169829A (ja) * | 2008-01-18 | 2009-07-30 | Denso Corp | 電子機器およびプログラム |
CN101349726B (zh) * | 2007-07-17 | 2010-10-13 | 联芯科技有限公司 | 一种通用输入输出接口的故障检测方法及装置 |
JP2012127803A (ja) * | 2010-12-15 | 2012-07-05 | Denso Corp | 半導体集積回路 |
US8648610B2 (en) | 2011-01-11 | 2014-02-11 | Denso Corporation | Signal input circuit and integrated circuit |
CN114487916A (zh) * | 2020-11-13 | 2022-05-13 | 纬颖科技服务股份有限公司 | 检测电路及其非法移除检测方法 |
-
2005
- 2005-11-25 JP JP2005340173A patent/JP2007147363A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101349726B (zh) * | 2007-07-17 | 2010-10-13 | 联芯科技有限公司 | 一种通用输入输出接口的故障检测方法及装置 |
JP2009169829A (ja) * | 2008-01-18 | 2009-07-30 | Denso Corp | 電子機器およびプログラム |
JP2012127803A (ja) * | 2010-12-15 | 2012-07-05 | Denso Corp | 半導体集積回路 |
US8648610B2 (en) | 2011-01-11 | 2014-02-11 | Denso Corporation | Signal input circuit and integrated circuit |
CN114487916A (zh) * | 2020-11-13 | 2022-05-13 | 纬颖科技服务股份有限公司 | 检测电路及其非法移除检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9121892B2 (en) | Semiconductor circuit and methodology for in-system scan testing | |
US7870429B2 (en) | Control apparatus | |
CN101183139B (zh) | 一种基于jtag接口的单板及其设计方法 | |
US20040068675A1 (en) | Circuit board having boundary scan self-testing function | |
US7895486B2 (en) | Semiconductor device test system with test interface means | |
JP2007147363A (ja) | 部品実装確認機能を備えた電子装置及び部品実装確認方法 | |
TWI227787B (en) | Ancillary equipment for testing semiconductor integrated circuit | |
JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
US20090140746A1 (en) | Testing circuit board | |
JP5176962B2 (ja) | プリント板接続試験装置および方法 | |
JPH10150082A (ja) | 半導体試験装置 | |
JP4705886B2 (ja) | 回路基板の診断方法、回路基板およびcpuユニット | |
JP2009210484A (ja) | 集積回路等の端子接続状態監視回路 | |
KR20070015984A (ko) | 하드웨어 자가 진단이 가능한 내장형 시스템 및 그시스템에서의 자가 진단 방법 | |
JP4455556B2 (ja) | テストインターフェース装置を有する半導体デバイス | |
JP2014202634A (ja) | 電子回路の双方向信号線の電気検査法 | |
JP2004012389A (ja) | 半導体試験装置 | |
KR200221586Y1 (ko) | 전자장비 점검장치 | |
JP2008186829A (ja) | ウェハー検査用治工具及びその治工具を使用した測定方法 | |
JP2011227014A (ja) | プリント基板テスト装置 | |
EP2036499A1 (en) | Medical device and test metod for medical device | |
JP2000284024A (ja) | 半導体装置及び集積回路 | |
US20060226853A1 (en) | Test converting card and test apparatus thereof |