JP3545768B2 - Soi型トランジスタの製造方法 - Google Patents
Soi型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3545768B2 JP3545768B2 JP50331098A JP50331098A JP3545768B2 JP 3545768 B2 JP3545768 B2 JP 3545768B2 JP 50331098 A JP50331098 A JP 50331098A JP 50331098 A JP50331098 A JP 50331098A JP 3545768 B2 JP3545768 B2 JP 3545768B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- forming
- material layer
- semiconductor material
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000012212 insulator Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000002708 enhancing effect Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 66
- 230000015654 memory Effects 0.000 description 40
- 235000012431 wafers Nutrition 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 12
- 230000005669 field effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/905—Plural dram cells share common contact or common trench
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、セミコンダクタ・オン・インシュレータ型トランジスタ、セミコンダクタ・オン・インシュレータ型トランジスタを用いたDRAM及びその他の回路、及びセミコンダクタ・オン・インシュレータ型トランジスタを用いたメモリ回路の製造方法に関する。
背景技術
電界効果型トランジスタは、典型的には、半導体基板内で所定の間隔を以って離れて位置する、一般的にはソース、ドレインと称される一対の拡散領域を有する。そのようなトランジスタは、拡散領域の間の分離領域に隣接して、拡散領域の間に電流を流すための電界を形成するためのゲートを有する。このゲートに隣接し、拡散領域の間に位置する基板領域はチャネルと称される。
半導体基板は、通常、低不純物濃度のバルク単結晶シリコン基板からなる。拡散領域は、典型的には、反対導電型の導電性増強不純物をかなり高い不純物濃度で有している。これに代えて、基板は、下層絶縁層の上に低不純物濃度半導体物質の薄い層が設けられた形式とすることもできる。そのようなものは、一般的には、セミコンダクタ・オン・インシュレータ(SOI)型構造と称されている。SOI構造における拡散領域は、薄いシリコン層を完全に通して延在することができ、そのようなものは、一般的には、完全ディプリーション型SOI構造と呼ばれている。これに代えて、拡散領域は、薄いシリコン層の厚さの一部だけに入り込んで、又は全部を通して延在してもよく、そのようなものは、一般的には、一部ディプリーション型SOI構造と呼ばれている。何れにしても、導電ゲートは、ほぼ水平方向に向けられたトランジスタ内の拡散領域の間にゲート作用をもたらすように、SOI構造層の上側又は下側の何れか一方に配置される。
電界効果トランジスタは、集積回路に用いられる一つの典型的な電子装置又は部品を構成する。高密度集積回路は、主として、半導体ウェーハから製造される。製造工程が完了した半導体ウェーハには、個々のチップを形成するために最終的にはウェーハから切り離される、複数個の全く同一の分割可能なダイ領域が含まれる。ダイ領域又は切断されたダイは動作試験が行われ、良品ダイは、最終製品又は装置で使用される封止パッケージ内に組み込まれる。
集積回路の一形態はメモリである。半導体メモリの基本単位はメモリセルである。1ビットの情報を記憶することができるメモリセルのサイズは、半導体基板又はウェーハの単位面積当りのセル数をより多くするために、どんどん小さくなってきている。そうすることにより、集積メモリ回路をよりコンパクトにできると共に、その動作速度をより速くすることができる。
半導体メモリの例には、ROM,RAM,PROM,EPROM,EEPROMが含まれる。それらの内ある種のものは、速度よりも小型化及び経済性に重きが置かれている。他のものではまた、電光のような超高速性に重きが置かれている。ある種のメモリはデータを永久的に保持し、他のものでは、一時的にデータを保持し、毎秒数百回の割合で保持内容がリフレッシュされなければならない。最も小さいメモリセルの一つは、ダイナミック型ランダムアクセスメモリ(DRAM)の単一トランジスタと単一コンデンサからなる。
【図面の簡単な説明】
以下、本発明の好ましい実施例を添付図面を参照しながら説明する。
図1は、本発明による半導体ウェーハ片の、ある製造工程における断面図である。
図2は、図1のウェーハ片の図1に示す工程に続く工程の断面図である。
図3は、図2における概略上面図である。
図4は、図1のウェーハ片の図2に示す工程に続く工程の断面図である。
図5は、図1のウェーハ片の図4に示す工程に続く工程の断面図である。
図6は、図1のウェーハ片の図5に示す工程に続く工程の断面図である。
図7は、図6における概略上面図である。
図8は、図1のウェーハ片の図6に示す工程に続く工程の断面図である。
図9は、図6における概略図上面図である。
図10は、図1のウェーハ片の図8に示す工程に続く工程の断面図である。
図11は、図1のウェーハ片の図10に示す工程に続く工程の断面図である。
図12は、図11における概略図上面図である。
図13は、本発明によるウェーハ片の他の実施例を示す概略上面図である。
図14は、図13のウェーハ片において線14−14で切断した断面図である。
図15は、図13のウェーハ片において線15−15で切断した断面図である。
図16は、本発明によるウェーハ片の更に他の実施例を示す断面図ある。
図17は、図16における概略上面図である。
本発明を実施するための最良の形態及び発明の詳細な説明
本発明は、セミコンダクタ・オン・インシュレータ型トランジスタ、メモリ回路及びアレイ、トランジスタゲートアレイ、及びその製造方法に関するいくつかの特徴を有する。一つの特徴として、本発明のセミコンダクタ・オン・インシュレータ型トランジスタは、
絶縁層と、
該絶縁層上の半導体物質の層と、
該半導体物質層内に設けられたトランジスタゲートと、
該トランジスタゲートに対して動作上近接した位置で前記半導体物質層内に設けられた、上下方向外側のソース/ドレイン拡張領域と上下方向側の拡散領域とから成るトランジスタである。
他の特徴として、メモリ回路は、シーケンシャルアクセスの必要がない複数個のメモリセルを有し、複数個のうちの少なくとも一部は、単一のビット線コンタクトに対して二つ以上のメモリセルを有している。
更に他の特徴として、複数個のメモリセルから成るメモリアレイは、複数個のワード線、ソース領域、ドレイン領域、ドレイン領域に電気的に接続されたビット線、ソース領域に電気的に接続された蓄積コンデンサとを有し、異なるメモリセルの少なくとも二つのドレイン領域は、前記ワード線の一つの下側で互いに接続されている。
本発明のこれら及び他の特徴は、図1〜図12に示す第一実施例のウェーハ片10について先ず最初に話を進める以下の説明によって明らかとなるであろう。ウェーハ片10は、その上面全体に絶縁層14(例えば、酸化シリコン層)が設けられたバルク単結晶シリコン基板12を有する。絶縁層14の厚さは、例えば、2000Å〜5000Åである。絶縁層14の上には半導体物質の層16が設けられる。半導体物質層16の厚さは、例えば、3000Å〜8000Åである。それは、典型的且つ好ましくは、単結晶シリコンである。したがって、酸化層14及びバルクシリコン12は基板を構成し、その上に半導体物質層16が堆積される。説明を更に進める目的で、セミコンダクタ・オン・インシュレータ層16は、外側面(上部面)18と内側面(下部面)20を有するものとする。好ましくは酸化シリコン(SiO2)である保護及びエッチング停止層22が、セミコンダクタ・オン・インシュレータ層16の外側方向に設けられる。層22の厚さは、例えば2000Åから5000Åであり、例としての材料は不純物の無い酸化シリコンである。
図2及び図3を参照すると、トランジスタゲート線開口24が、保護層22を通して及び保護層22の中に、パターンエッチングされ、それにより、ゲート線開口側壁25が画定される。図示実施例では、ゲート線開口24は、セミコンダクタ・オン・インシュレータ層16を完全に貫通して設けられる。
図4を参照すると、ゲート線開口側壁25には、好ましくは熱酸化又は堆積処理によって設けられる酸化シリコン状のゲート絶縁層26が設けられる。その後、トランジスタゲート開口24の残りの部分を完全に充填するように、層28が堆積される。
図5を参照すると分かるように、層28は、最終的には電気的に導体である細長い導電性トランジスタゲート線30を画定するために、例えば化学・機械研磨法又はレジストエッチバック法によって、好ましくは平坦化エッチングされる。ゲート線30は、それが形成されると同時に基本的には電気的に導電性を有するように、堆積されたままの層28は、好ましくは、その位置で導電的に不純物をドープしたポリシリコン、又はタングステン(W),タングステンシリコン(WSix)等の他の導電物質からなる。このようにして、トランジスタゲート30は、半導体物質層16内に設けられ、そして、図示実施例においては、その層を完全に通して延在する。話を更に進める目的で、細長い導電性ゲート線30は、対向した横側面32、33を有するものとする。したがって、トランジスタゲート30は、セミコンダクタ・オン・インシュレータ層16内に、その外側面18から内側面20まで設けられることになる。
図6及び図7を参照すると、第1の注入マスク34が設けられ、その後、ウェーハ10はn+導電型不純物のイオン注入が行われ、それにより、セミコンダクタ・オン・インシュレータ層16内部で且つ内側面20の所に、第一の上下方向内側拡散領域35が形成される。
図8及び図9を参照すると、第二のフォトレジストマスク36が、ウェーハ片10に対して設けられ、第一の上下方向内側拡散領域35に対して所定の間隔離れた位置であってセミコンダクタ・オン・インシュレータ層16の外側面18の位置にn+型物質からなる第二の上下方向外側拡散領域38を形成するために、イオン注入が実施される。当業者ならば、注入不純物の量及びエネルギーを適当に変えることにより、所定の二つの異なる上下方向の位置に、図示するようなイオン注入を得られることが理解できるであろう。電界効果トランジスタのチャネル領域39は、このようにして、外側拡散領域38と内側拡散領域35との間に、上下方向の関係をもって画定される。したがって、図示したソース/ドレイン拡散領域35及び38は、チャネル39およびゲート線30に対して、動作上近接して設けられる。トランジスタゲート線30は、セミコンダクタ・オン・インシュレータ層16内で、効果的に且つ動作上チャネル領域39に隣接して配置されることにより、ゲート線30に適当な電圧が印加されると、チャネル領域39内に電界が形成される。ゲート線30はこのようにまた、それに電圧が印加されたとき電界を形成するように、上下方向に間隔をもって設けられたソース/ドレイン拡散領域35と38との間に位置すると共に、好適実施例では、ソース/ドレイン拡散領域の両方に沿って上下方向に延在している。これに代えて、ゲート線は、ソース/ドレイン拡散領域の一方又は双方の一部分だけに沿って上下方向に延在するように製造してもよい。
ゲート線への電圧の印加により、主となる拡散領域内に形成される電界は、ソース/ドレイン拡散領域35,38が本来的に高不純物濃度(例えば、1020−1021 ions/cm3)であるために、回路動作に悪い影響をもたらすものとは思えない。
図10を参照すると、もう一つのマスク層40が、そこを通してセミコンダクタ・オン・インシュレータ層16に対してイオン注入が行われる非マスク部分41を残して設けられている。イオン注入が行われることにより、セミコンダクタ・オン・インシュレータ層16を通って内側拡散領域35まで、n+型導電性プラグコンタクト42が形成される。
図11及び図12を参照すると、絶縁性誘電体層43が、エッチング停止層22の外側に設けられている。該層43は、好ましくは、ボロフォスフォシリケイトグラス(BPSG)から成る。第一のコンタクト用開口44がBPSG層43及びエッチング停止層22を介して導電性プラグ42までエッチングされ、その開口後、内側即ち第一拡散領域35に対して有効的に電気的に接続されるように導電性材料が充填される。第二のコンタクト用開口45は、BPSG層43及びエッチング停止層22を通過して第二ソース/ドレイン拡散領域38に達するまでエッチングされ、導電性材料が充填される。したがって、この実施例では、第一コンタクト44及び第二コンタクト45は、ゲート線30の一方の横側面(横側面32)側に埋設され、且つ、ゲート線30の長手方向に対してほぼ垂直に走る平面11−11(図12参照)内に設けられる。
図13〜図15は、他の実施例であるウェーハ片10aを示す。既に説明した第一実施例で用いた参照符号を適切であればそのまま使用し、差があるものについては元の符号に追加記号“a"を付加して、または異なる参照符号により示すものとする。ここで、第一の電気コンタクト44aと第二の電気コンタクト45aは、ゲート線30の横側面32側であって、且つゲート線30に対してほぼ平行に走る面50(図13参照)内に埋設される。
次に、本発明によるDRAM回路などのメモリ回路について、図16及び図17を参照しながら説明する。同図には、バルク単結晶シリコン基板56及びその上に横設された絶縁酸化層58を有した半導体ウェーハ片55が示されている。セミコンダクタ・オン・インシュレータ層60は、絶縁酸化層58の外側に設けられ、例示的に示した外側部分61と内側部分62を有する。n+型導電性増強不純物が層60の内側部分62にイオン注入されることにより、少なくとも二つであって、より好ましくはより多い数のメモリセルに対して共通のドレイン領域となる植込領域64が形成される。
上に説明した第一実施例の特徴によれば、一連の横長且つ電気的導電性を有したゲート線/ワード線65a,64b,65c等は最終的には、セミコンダクタ・オン・インシュレータ層60内に設けられる。ゲート線がそこから形成されるトラフ又は開口は、セミコンダクタ・オン・インシュレータ層60内に向かって部分的にエッチングを行うことにより形成され、そのエッチングには典型的には、層60の共通ドレイン領域64を貫通せず且つ遮断しないように、時間規制エッチング法が用いられる。その後、ゲート絶縁層66がワード線開口に設けられる。それに続き、ワード線開口は、ワード線トラフの残りの部分を充填するように、導電性材料65が充填される。その後、セミコンダクタ・オン・インシュレータ層60の最も外側に対して窪み部分を形成するために時間規制エッチングが実施される。こうして形成された窪みは次に電気的絶縁材料が充填されることにより、図示の導電部分65上に電気的絶縁キャップ68が形成される。
続いて、適切なマスキングを行い、そして、セミコンダクタ・オン・インシュレータ層60の外側部61にn+型導電性増強不純物を用いてイオン注入を実施し、図に示すソース領域70a,70b,70c等を形成する。したがって、セミコンダクタ・オン・インシュレータ層60の領域71が複数のソース70とドレイン64の間に形成され、これが、関連したワード線によってゲート制御される個々の電界効果トランジスタのチャネル領域を構成する。
二つの絶縁誘電体層72、74がセミコンダクタ・オン・インシュレータ層60の外側に設けられる。コンデンサ構造体76a,76b,76c等が、セミコンダクタ・オン・インシュレータ層60の外側に図示の如く絶縁誘電体層72に関連して設けられる。コンデンサはそれぞれ、蓄積ノード77とコンデンサ誘電体層78を有する。共通コンデンサセル板ノード80がコンデンサ誘電体層の外側に設けられ、これは、アレイ全体を通して全てのコンデンサに共通に接続されている。したがって、各蓄積コンデンサ76は、関連する各電界効果トランジスタのソース領域70の一つと電気的に接続される。そのように接続されたコンデンサと電界効果トランジスタは、DRAMアレイの単一メモリセルを構成する。
共通ドレイン領域64と電気的接続をとるために、導電性埋込プラグ79がセミコンダクタ・オン・インシュレータ層60内に設けられる。絶縁誘導体層72、74内に導電性プラグ82が設けられ、ドレインプラグ79と電気的に接続される。一連のビット線84が絶縁誘電体層74の外側に設けられる。ビット線はワード線に直交して走り、各ビット線は導電性ドレインプラグ82/79と電気的に接続される。
シーケンシャルアクセスを必要としない、ワード線に直交する線に沿って設けられた複数個のメモリセルを有した従来のメモリアレイは、単一のビット線コンタクトを共有するメモリセルを最大で二つ有していた。しかしながら、上に説明した本発明の好ましい実施例によれば、線に沿った二つ以上のメモリセルを単一のビット線コンタクトに対して関連付けさせることができる。図示の共通ドレイン埋込体64は、関連したビット線コンタクトの下をそれにほぼ平行に走る線の形状にパターン化すればよい。任意の関連したコンデンサに要求されるコンタクトの数は、各共通ドレイン線領域64に関連した相対抵抗値によって制限されるであろう。共通ドレイン線領域64の導電性増強不純物濃度が約1020ions/cm3である場合、単一のビット線コンタクト79/82に対して、8個までのコンデンサを線に沿って関係付けることが期待できる。したがって、好ましい実施例では、4個、5個、6個、7個、8個又はそれ以上のメモリセルを単一のビット線に関連付けることができる。本願の発明者は、メモリセルのシーケンシャルアクセスを必要としないもので、そのようなことが可能なメモリアレイ構造を有したものを従来技術として知らない。
上に説明した好適実施例はまた、DRAM回路等のメモリ回路にとって好ましい構造を提供する。そのメモリ回路は、セミコンダクタ・オン・インシュレータ層内にほぼ垂直方向に形成された電界効果トランジスタを有した複数個のメモリセルを有するものである。
更に、上で説明した好ましい実施例によれば、メモリアレイは、互いに電気的に接続されると共に、メモリセルの一つのワード線の少なくとも一つの下を走るドレイン領域を有した少なくとも二つのメモリセルを有する。
更に、好ましい実施例による新規な点は、アレイ内の複数個のワード線がセミコンダクタ・オン・インシュレータ層内にそれを通って形成された、メモリセルのメモリアレイにあると言える。また、上記実施例によるメモリセルによれば、各メモリセルが必要とする占有面積が6f2以下であるDRAMアレイの製造を可能とする。ここで、“f"はアレイを製造するときの、最小フォトリソグラフィック特性寸法である。6f2は、これまで、一連のワード線に対して垂直に走る線に沿ってシーケンシャルアクセスを必要としない単一のDRAMメモリセルのサイズとしては、実際に可能な最小限度として理解されていたものである。
さらに具体的には、上で説明した実施例によれば、アレイの一部分内に、それぞれが2f×(2f+f/N)と同様又はそれ以下の占有面積しか必要としない複数個の個々のメモリセルの形成を可能とする。ここで、“N"は特定部分又は線内における単一ビット線コンタクト当りのメモリセルの数である。したがって、“f"の値が小さく且つ“N"の値が大きくなればなるほど、任意DRAMメモリセルに要求される占有面積は少なくなる。例えば、N=8のときは、個々のメモリセルのサイズはおよそ4.25f2まで減少させることができる。
DRAMであるか他のメモリ回路であるかに拘わらず、上述した実施例によれば、アレイのゲート線がセミコンダクタ・オン・インシュレータ内に、好ましくはそこを完全に通って設けられ、そのゲート線がセミコンダクタ・オン・インシュレータ層内で互いにほぼ平行して走るようになったトランジスタゲートアレイの提供が可能となる。図示した実施例におけるそのようなゲートのアレイは、好ましくは、図示したDRAM回路に示すように、セミコンダクタ・オン・インシュレータ層の全体を通して延在するものではない。
Claims (10)
- セミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、該方法は、
基板上に半導体物質層を形成する過程と、
側壁を有するトランジスタゲート線開口を前記半導体物質層の内部にパターンニングする過程と、
前記ゲート線開口の側壁上にゲート誘電体層を形成する過程と、
前記ゲート誘電体層を形成後、前記トランジスタゲート線開口を導電性物質で充填する過程と、
前記トランジスタゲート線開口に作動上隣接して半導体物質層の内部にチャネル領域を設ける過程と、
前記トランジスタゲート線開口を充填後、前記チャネル領域に作動上近接する一対のソース/ドレイン領域を形成する過程と、
からなることを特徴とするセミコンダクタ・オン・インシュレータ型トランジスタ形成方法。 - 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記一対のソース/ドレイン領域は、半導体物質層の内部に設けられることを特徴とするトランジスタ形成方法。
- 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記一対のソース/ドレイン領域は、半導体物質層の内部の二つの異なる上下位置へ導電性増強不純物をイオン注入することより、半導体物質層の内部に設けられることを特徴とするトランジスタ形成方法。
- 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記一対のソース/ドレイン領域は、半導体物質層の内部の二つの異なる上下位置へ二つの異なるマスク過程を用いて導電性増強不純物をイオン注入することにより、半導体物質層の内部に設けられることを特徴とするトランジスタ形成方法。
- 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記ゲート線開口は、前記半導体物質層を完全に貫通して設けられることを特徴とするトランジスタ形成方法。
- 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記ゲート線開口は、前記半導体物質層を部分的にのみ貫通して設けられることを特徴とするトランジスタ形成方法。
- 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記一対のソース/ドレイン領域は、半導体物質層の内部に設けられ、前記ゲート線開口は、前記半導体物質層を完全に貫通して設けられることを特徴とするトランジスタ形成方法。
- 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記一対のソース/ドレイン領域は、半導体物質層の内部に設けられ、前記ゲート線開口は、前記半導体物質層を部分的にのみ貫通して設けられることを特徴とするトランジスタ形成方法。
- 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法において、前記一対のソース/ドレイン領域は、半導体物質層の内部に設けられ、前記ソース/ドレイン拡散領域のうちの一方は外側領域を有し、前記ソース/ドレイン拡散層のうちの他方は内側領域を有するトランジスタ形成方法において、該方法は更に、
マスク部分と非マスク部分とを画定するために半導体物質層をマスクする過程と、
内部拡散領域へ半導体物質層を貫通して導電性プラグコンタクトを形成するために半導体物質層の非マスク部分にイオン注入する過程と、
からなることを特徴とするセミコンダクタ・オン・インシュレータ型トランジスタ形成方法。 - 請求項1記載のセミコンダクタ・オン・インシュレータ型トランジスタの形成方法は、半導体層の中にトランジスタゲート線開口を形成する前に、半導体層の外側にエッチング停止層を形成する過程を更に有することを特徴とするトランジスタ形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/668,388 | 1996-06-21 | ||
US08/668,388 US5929476A (en) | 1996-06-21 | 1996-06-21 | Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors |
PCT/US1997/010591 WO1997049134A2 (en) | 1996-06-21 | 1997-06-18 | Soi-transistor circuitry employing soi-transistors and method of manufacture thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324496A Division JP2004104135A (ja) | 1996-06-21 | 2003-09-17 | Soi型トランジスタを用いたsoi型トランジスタ回路及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000513502A JP2000513502A (ja) | 2000-10-10 |
JP3545768B2 true JP3545768B2 (ja) | 2004-07-21 |
Family
ID=24682129
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50331098A Expired - Fee Related JP3545768B2 (ja) | 1996-06-21 | 1997-06-18 | Soi型トランジスタの製造方法 |
JP2003324496A Pending JP2004104135A (ja) | 1996-06-21 | 2003-09-17 | Soi型トランジスタを用いたsoi型トランジスタ回路及びその製造方法 |
JP2008036383A Expired - Fee Related JP5476619B2 (ja) | 1996-06-21 | 2008-02-18 | Soi型トランジスタを用いたメモリアレイ |
JP2012046311A Expired - Lifetime JP5629872B2 (ja) | 1996-06-21 | 2012-03-02 | Soi型トランジスタ |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324496A Pending JP2004104135A (ja) | 1996-06-21 | 2003-09-17 | Soi型トランジスタを用いたsoi型トランジスタ回路及びその製造方法 |
JP2008036383A Expired - Fee Related JP5476619B2 (ja) | 1996-06-21 | 2008-02-18 | Soi型トランジスタを用いたメモリアレイ |
JP2012046311A Expired - Lifetime JP5629872B2 (ja) | 1996-06-21 | 2012-03-02 | Soi型トランジスタ |
Country Status (6)
Country | Link |
---|---|
US (4) | US5929476A (ja) |
EP (1) | EP0907967A2 (ja) |
JP (4) | JP3545768B2 (ja) |
KR (1) | KR100519127B1 (ja) |
AU (1) | AU3492997A (ja) |
WO (1) | WO1997049134A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5929476A (en) | 1996-06-21 | 1999-07-27 | Prall; Kirk | Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors |
US6284574B1 (en) * | 1999-01-04 | 2001-09-04 | International Business Machines Corporation | Method of producing heat dissipating structure for semiconductor devices |
US6952029B1 (en) * | 1999-01-08 | 2005-10-04 | Micron Technology, Inc. | Thin film capacitor with substantially homogenous stoichiometry |
DE29923162U1 (de) * | 1999-02-01 | 2000-04-27 | Siemens Ag | Langgestreckter Supraleiteraufbau mit Hoch-T¶c¶·-Supraleitermaterial und metallischem Träger |
US6355520B1 (en) * | 1999-08-16 | 2002-03-12 | Infineon Technologies Ag | Method for fabricating 4F2 memory cells with improved gate conductor structure |
US6500744B2 (en) | 1999-09-02 | 2002-12-31 | Micron Technology, Inc. | Methods of forming DRAM assemblies, transistor devices, and openings in substrates |
US6544837B1 (en) * | 2000-03-17 | 2003-04-08 | International Business Machines Corporation | SOI stacked DRAM logic |
JP4021602B2 (ja) * | 2000-06-16 | 2007-12-12 | 株式会社東芝 | 半導体記憶装置 |
US6537891B1 (en) | 2000-08-29 | 2003-03-25 | Micron Technology, Inc. | Silicon on insulator DRAM process utilizing both fully and partially depleted devices |
JP3808700B2 (ja) | 2000-12-06 | 2006-08-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6649476B2 (en) | 2001-02-15 | 2003-11-18 | Micron Technology, Inc. | Monotonic dynamic-static pseudo-NMOS logic circuit and method of forming a logic gate array |
KR100471164B1 (ko) * | 2002-03-26 | 2005-03-09 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법 |
EP1355316B1 (en) * | 2002-04-18 | 2007-02-21 | Innovative Silicon SA | Data storage device and refreshing method for use with such device |
KR100632658B1 (ko) * | 2004-12-29 | 2006-10-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
US7326611B2 (en) * | 2005-02-03 | 2008-02-05 | Micron Technology, Inc. | DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays |
US7501676B2 (en) * | 2005-03-25 | 2009-03-10 | Micron Technology, Inc. | High density semiconductor memory |
US20140339568A1 (en) * | 2013-05-16 | 2014-11-20 | Sumitomo Electric Industries, Ltd. | Semiconductor device with substrate via hole and method to form the same |
US9012278B2 (en) * | 2013-10-03 | 2015-04-21 | Asm Ip Holding B.V. | Method of making a wire-based semiconductor device |
Family Cites Families (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3962713A (en) * | 1972-06-02 | 1976-06-08 | Texas Instruments Incorporated | Large value capacitor |
JPS5565463A (en) * | 1978-11-13 | 1980-05-16 | Semiconductor Res Found | Semiconductor device |
US4409608A (en) * | 1981-04-28 | 1983-10-11 | The United States Of America As Represented By The Secretary Of The Navy | Recessed interdigitated integrated capacitor |
US5357131A (en) | 1982-03-10 | 1994-10-18 | Hitachi, Ltd. | Semiconductor memory with trench capacitor |
JPS6070766A (ja) | 1983-09-26 | 1985-04-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0793365B2 (ja) * | 1984-09-11 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
JPS61144875A (ja) * | 1984-12-18 | 1986-07-02 | Mitsubishi Electric Corp | Mos集積回路 |
JPS61206253A (ja) * | 1985-03-11 | 1986-09-12 | Nec Corp | 半導体集積回路装置 |
US4614021A (en) * | 1985-03-29 | 1986-09-30 | Motorola, Inc. | Pillar via process |
US4864375A (en) * | 1986-02-05 | 1989-09-05 | Texas Instruments Incorporated | Dram cell and method |
JPS6340376A (ja) * | 1986-08-05 | 1988-02-20 | Mitsubishi Electric Corp | 電界効果型半導体装置 |
US5124764A (en) * | 1986-10-21 | 1992-06-23 | Texas Instruments Incorporated | Symmetric vertical MOS transistor with improved high voltage operation |
FR2610141B1 (fr) | 1987-01-26 | 1990-01-19 | Commissariat Energie Atomique | Circuit integre cmos et procede de fabrication de zones d'isolation electrique dans ce circuit |
US4906585A (en) | 1987-08-04 | 1990-03-06 | Siemens Aktiengesellschaft | Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches |
JPH01125858A (ja) * | 1987-11-10 | 1989-05-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
US4982266A (en) * | 1987-12-23 | 1991-01-01 | Texas Instruments Incorporated | Integrated circuit with metal interconnecting layers above and below active circuitry |
US5016068A (en) * | 1988-04-15 | 1991-05-14 | Texas Instruments Incorporated | Vertical floating-gate transistor |
US4961100A (en) * | 1988-06-20 | 1990-10-02 | General Electric Company | Bidirectional field effect semiconductor device and circuit |
JP2622588B2 (ja) * | 1988-07-04 | 1997-06-18 | 富士通株式会社 | 半導体装置の製造方法 |
US4951102A (en) * | 1988-08-24 | 1990-08-21 | Harris Corporation | Trench gate VCMOS |
WO1990013918A1 (fr) * | 1989-05-12 | 1990-11-15 | Oki Electric Industry Co., Ltd. | Transistor a effet de champ |
JPH0352192A (ja) | 1989-07-19 | 1991-03-06 | Hitachi Ltd | 半導体メモリ |
JPH03153085A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
US5010386A (en) * | 1989-12-26 | 1991-04-23 | Texas Instruments Incorporated | Insulator separated vertical CMOS |
JPH0775247B2 (ja) * | 1990-05-28 | 1995-08-09 | 株式会社東芝 | 半導体記憶装置 |
JPH0434980A (ja) * | 1990-05-30 | 1992-02-05 | Mitsubishi Electric Corp | 半導体装置 |
MY107475A (en) * | 1990-05-31 | 1995-12-30 | Canon Kk | Semiconductor device and method for producing the same. |
JP2790362B2 (ja) * | 1990-06-04 | 1998-08-27 | キヤノン株式会社 | 半導体装置 |
JP2932635B2 (ja) * | 1990-08-11 | 1999-08-09 | 日本電気株式会社 | 半導体記憶装置 |
JP2941039B2 (ja) * | 1990-11-08 | 1999-08-25 | 沖電気工業株式会社 | 半導体メモリ装置の製造方法 |
KR920010963A (ko) * | 1990-11-23 | 1992-06-27 | 오가 노리오 | Soi형 종채널 fet 및 그 제조방법 |
JP3019430B2 (ja) * | 1991-01-21 | 2000-03-13 | ソニー株式会社 | 半導体集積回路装置 |
JPH04239767A (ja) * | 1991-01-23 | 1992-08-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
US5057888A (en) | 1991-01-28 | 1991-10-15 | Micron Technology, Inc. | Double DRAM cell |
JPH04268767A (ja) * | 1991-02-25 | 1992-09-24 | Fujitsu Ltd | 半導体装置 |
JPH04360572A (ja) * | 1991-06-07 | 1992-12-14 | Ricoh Co Ltd | 半導体メモリ装置 |
US5355330A (en) * | 1991-08-29 | 1994-10-11 | Hitachi, Ltd. | Capacitive memory having a PN junction writing and tunneling through an insulator of a charge holding electrode |
JP3176962B2 (ja) * | 1991-09-03 | 2001-06-18 | キヤノン株式会社 | 半導体装置 |
KR960008518B1 (en) | 1991-10-02 | 1996-06-26 | Samsung Electronics Co Ltd | Manufacturing method and apparatus of semiconductor device |
JPH05121691A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体記憶装置 |
JP2837014B2 (ja) * | 1992-02-17 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
JP3322936B2 (ja) * | 1992-03-19 | 2002-09-09 | 株式会社東芝 | 半導体記憶装置 |
US5573837A (en) | 1992-04-22 | 1996-11-12 | Micron Technology, Inc. | Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer |
US5528062A (en) | 1992-06-17 | 1996-06-18 | International Business Machines Corporation | High-density DRAM structure on soi |
US5283456A (en) * | 1992-06-17 | 1994-02-01 | International Business Machines Corporation | Vertical gate transistor with low temperature epitaxial channel |
JP2748072B2 (ja) * | 1992-07-03 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5340754A (en) * | 1992-09-02 | 1994-08-23 | Motorla, Inc. | Method for forming a transistor having a dynamic connection between a substrate and a channel region |
US5508541A (en) | 1992-09-22 | 1996-04-16 | Kabushiki Kaisha Toshiba | Random access memory device with trench-type one-transistor memory cell structure |
JPH0721779A (ja) | 1993-07-07 | 1995-01-24 | Nec Corp | 半導体スタティックメモリ集積回路 |
DE4340967C1 (de) * | 1993-12-01 | 1994-10-27 | Siemens Ag | Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mindestens einem MOS-Transistor |
JP3253782B2 (ja) * | 1993-12-02 | 2002-02-04 | 株式会社東芝 | 半導体記憶装置 |
JPH07245343A (ja) * | 1994-03-03 | 1995-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3745392B2 (ja) * | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
US5432739A (en) | 1994-06-17 | 1995-07-11 | Philips Electronics North America Corporation | Non-volatile sidewall memory cell method of fabricating same |
US5529948A (en) * | 1994-07-18 | 1996-06-25 | United Microelectronics Corporation | LOCOS technology with reduced junction leakage |
JP3270250B2 (ja) * | 1994-08-17 | 2002-04-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP3400143B2 (ja) | 1994-09-17 | 2003-04-28 | 株式会社東芝 | 半導体記憶装置 |
US5480822A (en) * | 1994-11-28 | 1996-01-02 | United Microelectronics Corporation | Method of manufacture of semiconductor memory device with multiple, orthogonally disposed conductors |
US5455190A (en) | 1994-12-07 | 1995-10-03 | United Microelectronics Corporation | Method of making a vertical channel device using buried source techniques |
US5497017A (en) * | 1995-01-26 | 1996-03-05 | Micron Technology, Inc. | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors |
US5705409A (en) * | 1995-09-28 | 1998-01-06 | Motorola Inc. | Method for forming trench transistor structure |
US5929476A (en) | 1996-06-21 | 1999-07-27 | Prall; Kirk | Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors |
US5693547A (en) * | 1996-10-22 | 1997-12-02 | Advanced Micro Devices, Inc. | Method of making vertical MOSFET with sub-trench source contact |
-
1996
- 1996-06-21 US US08/668,388 patent/US5929476A/en not_active Expired - Lifetime
-
1997
- 1997-06-18 WO PCT/US1997/010591 patent/WO1997049134A2/en not_active Application Discontinuation
- 1997-06-18 JP JP50331098A patent/JP3545768B2/ja not_active Expired - Fee Related
- 1997-06-18 AU AU34929/97A patent/AU3492997A/en not_active Abandoned
- 1997-06-18 KR KR10-2003-7012053A patent/KR100519127B1/ko not_active IP Right Cessation
- 1997-06-18 EP EP97931250A patent/EP0907967A2/en not_active Ceased
- 1997-06-24 US US08/881,852 patent/US6586304B2/en not_active Expired - Lifetime
-
1999
- 1999-04-14 US US09/494,311 patent/US6459610B1/en not_active Expired - Lifetime
- 1999-05-20 US US09/315,900 patent/US6404008B1/en not_active Expired - Lifetime
-
2003
- 2003-09-17 JP JP2003324496A patent/JP2004104135A/ja active Pending
-
2008
- 2008-02-18 JP JP2008036383A patent/JP5476619B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-02 JP JP2012046311A patent/JP5629872B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004104135A (ja) | 2004-04-02 |
KR20040000407A (ko) | 2004-01-03 |
JP5629872B2 (ja) | 2014-11-26 |
US6459610B1 (en) | 2002-10-01 |
JP5476619B2 (ja) | 2014-04-23 |
KR100519127B1 (ko) | 2005-10-04 |
US6404008B1 (en) | 2002-06-11 |
AU3492997A (en) | 1998-01-07 |
WO1997049134A3 (en) | 1998-03-12 |
US6586304B2 (en) | 2003-07-01 |
EP0907967A2 (en) | 1999-04-14 |
WO1997049134A2 (en) | 1997-12-24 |
JP2012138604A (ja) | 2012-07-19 |
US20020048883A1 (en) | 2002-04-25 |
JP2008124519A (ja) | 2008-05-29 |
US5929476A (en) | 1999-07-27 |
JP2000513502A (ja) | 2000-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5629872B2 (ja) | Soi型トランジスタ | |
US5168073A (en) | Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate | |
US5547893A (en) | method for fabricating an embedded vertical bipolar transistor and a memory cell | |
KR900000207B1 (ko) | 반도체 기억장치와 그 제조방법 | |
US5262662A (en) | Storage node capacitor having tungsten and etched tin storage node capacitor plate | |
KR100458772B1 (ko) | 반도체 디바이스 및 그 형성 방법 | |
KR100404829B1 (ko) | 다중의 단일화된 플러그에서 개선된 정렬 톨러런스를 위한방법 및 구조 | |
US5492851A (en) | Method for fabricating attached capacitor cells in a semiconductor device having a thin film transistor | |
KR100509210B1 (ko) | Dram셀장치및그의제조방법 | |
US5156993A (en) | Fabricating a memory cell with an improved capacitor | |
US6211007B1 (en) | Process for enhancing refresh in dynamic random access memory devices | |
US5821579A (en) | Semiconductor memory device and method of manufacturing the same | |
KR20020079792A (ko) | 자기정렬 무경계 콘택트를 마스킹 프로세스없이 형성하는방법 | |
KR960006718B1 (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
US6734479B1 (en) | Semiconductor integrated circuit device and the method of producing the same | |
US6294424B1 (en) | Method for fabricating a semiconductor device | |
US5248891A (en) | High integration semiconductor device | |
KR100425756B1 (ko) | Dram커패시터들을 갖는 반도체장치 제조방법 | |
KR100343002B1 (ko) | 버티컬 트랜지스터와 딥 트렌치 커패시터를 가지는 메모리셀 | |
US6686238B2 (en) | Method of forming a semiconductor memory device | |
KR100487255B1 (ko) | Soi-트랜지스터,그트랜지스터게이트어레이및soi-트랜지스터형성방법 | |
JP2723802B2 (ja) | 半導体装置及びその製造方法 | |
KR0151192B1 (ko) | 반도체 메모리장치 제조방법 | |
KR20060077065A (ko) | 시스템온칩소자 및 그의 제조 방법 | |
JPH08222708A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040126 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |