JP3544370B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3544370B2 JP3544370B2 JP2001398876A JP2001398876A JP3544370B2 JP 3544370 B2 JP3544370 B2 JP 3544370B2 JP 2001398876 A JP2001398876 A JP 2001398876A JP 2001398876 A JP2001398876 A JP 2001398876A JP 3544370 B2 JP3544370 B2 JP 3544370B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- transistor
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング電源装置に関するもので、特に、リンギング・チョーク・コンバータ(RCC)方式を用いたスイッチング電源装置に関する。
【0002】
【従来の技術】
従来より使用されているRCC方式を用いたスイッチング電源装置の基本的な構成を、図3に示す。図3において、AC電源1が、ヒューズF及びラインフィルタ2aを介して、ダイオードブリッジD1に接続される。又、ダイオードブリッジD1の後段に突入電流を防止するためのサーミスタTHが設けられる。このヒューズF、ラインフィルタ2a、ダイオードブリッジD1、及びサーミスタTHによるAC/DC変換回路2の後段に、平滑用のコンデンサC1を介して、インバータ回路3aが接続される。
【0003】
このインバータ回路3aは、まず、1次側が、コンデンサC2,C3、抵抗R1〜R8、NチャネルMOSトランジスタQ1、npn接合トランジスタ(バイポーラトランジスタ)Q2、ダイオードD2、フォトカプラPCのフォトトランジスタPT、及び、トランスTの1次巻線N1及び帰還巻線Nbによって、又、2次側が、ダイオードD3、コンデンサC4、抵抗R9〜R11、シャントレギュレータQ3、フォトカプラPCの発光ダイオードPD、及びトランスTの2次巻線N2によって、それぞれ構成される。
【0004】
このようなスイッチング電源装置において、AC電源1よりラインフィルタ2aを介してダイオードブリッジD1に交流電源が与えられると、ダイオードブリッジD1で整流された後、コンデンサC1によって平滑化されることで、直流電源に変換される。このようにして、AC電源1からの交流電源が変換された直流電源がインバータ3aに与えられる。
【0005】
又、AC電源1が電源投入されたとき、抵抗R1,R3及びトランジスタQ1のゲート・ソース間の入力容量に決まる時定数によってトランジスタQ1のゲート電圧が上昇し、閾値電圧に達したとき、トランジスタQ1がONとなる。よって、1次巻線N1に電流が流れるため、この1次巻線N1に発生する電圧に電磁誘導されて、帰還巻線Nbにも同方向の電圧が発生する。この発生した電圧によって、抵抗R8を通じてコンデンサC3に電流が流れ込む。そして、このコンデンサC3によって与えられる電圧がトランジスタQ2のベース・エミッタ間の順方向電圧を超える値となると、トランジスタQ2がONする。
【0006】
そして、トランジスタQ2がONすると、トランジスタQ1のゲート電圧がローとなるため、トランジスタQ1がOFFする。トランジスタQ1がOFFすると、トランスTに蓄積されていたエネルギーが2次巻線N2を介して2次側の回路に放出される。そして、2次側の回路では、ダイオードD3で整流された後、コンデンサC4で平滑化される。この平滑化された電圧が出力電圧として現れる。
【0007】
このようにトランジスタQ2がONとなるとき、コンデンサC3は、抵抗R5,R8を介して放電される。よって、コンデンサC3の電圧が低くなり、トランジスタQ2のベースに与える電圧がローとなると、トランジスタQ2がOFFする。よって、再び、トランジスタQ1のゲートに抵抗R1を通じて電圧が与えられるため、トランジスタQ1がONとなる。このようにして、トランジスタQ1がON/OFFを繰り返すことで、インバータ回路3aが起動して定常状態に移行する。
【0008】
このようにスイッチング電源装置が動作を行っているとき、インバータ回路3aの2次側では、抵抗R10,R11の接続ノードに現れる出力電圧を分圧して得た検出電圧をシャントレギュレータQ3での基準電圧と比較している。そして、シャントレギュレータQ3で増幅動作を行うことで、抵抗R10,R11で出力電圧が分圧された検出電圧の変動量に応じた電流を流して、発光ダイオードPDを流れる電流量を変化させ、出力電圧に応じた光量の光を発光させる。
【0009】
よって、この発光ダイオードPDで発光される光に応じて動作するフォトトランジスタPTが出力電圧に応じた電流を流すため、コンデンサC3へ流れる電流量が出力電圧の値によって制御される。即ち、出力電圧が高くなると、発光ダイオードPDに流れる電流量が多くなるため、フォトトランジスタPTを通じてコンデンサC3に流れ込む電流量も多くなる。よって、コンデンサC3が充電される時間が早くなるため、トランジスタQ2が早くONとなり、トランジスタQ1のON期間が短くなる。よって、出力電圧が低くなるように制御される。又、出力電圧が低くなると、上述の動作と逆の動作を行うことで、出力電圧が高くなるように制御される。
【0010】
このスイッチング電源装置のインバータ回路3aにおいて、抵抗R2,R4,R5がトランジスタQ1のソース電流に対する過電流保護回路として働く。又、コンデンサC2は、スピードアップコンデンサであり、このコンデンサC2と抵抗R6によってトランジスタQ1のゲートへの電流制御が成される。
【0011】
【発明が解決しようとする課題】
このように、従来のスイッチング電源装置では、出力電圧を検出し、スイッチング素子となるトランジスタQ1のON期間の長さを制御することによって、出力電圧が一定となるように制御していた。そのため、スイッチング電源装置に接続される負荷が軽いとき出力電圧が高くなるため、出力電圧を低下させるためにトランジスタQ1のON期間が短くなるため、トランジスタQ1をON/OFFするスイッチング周波数が高くなってしまう。よって、トランジスタQ1によるスイッチング損失の発生回数が増加し、負荷が軽いほど、その電力変換効率が低下する。
【0012】
このようなスイッチング損失による効率低下を防ぐために、特開平7−7942号公報のようなスイッチング装置が提供される。この特開平7−7942号公報では、2次側に新たにスイッチング素子となるトランジスタQ1を所定時間OFFとするための制御回路を設けたスイッチング電源装置が提供される。しかしながら、このようなスイッチング電源装置を構成したとき、その部品点数が多くなるとともに、回路構成も複雑なものとなる。
【0013】
このような問題を鑑みて、本発明は、簡単な回路構成且つ少ない部品点数で軽負荷時のスイッチング周波数を低くし、その電力変換効率を向上することのできるスイッチング電源装置を提供することを特徴とする。
【0014】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載のスイッチング電源装置は、1次側に1次巻線と帰還巻線を備えるとともに2次側に2次巻線を備えたトランスと、該トランスの帰還巻線に現れた電圧が制御電極に与えられてON/OFF動作を行うことで1次巻線を流れる電流をスイッチングするスイッチング素子と、前記トランスの2次巻線に接続された整流平滑回路と、該整流平滑回路で整流平滑されて出力される出力電圧を検出して出力電圧に応じた電流をコンデンサに流して前記スイッチング素子のON/OFF期間を制御する期間制御回路と、前記スイッチング素子に接続されて前記スイッチング素子を流れる電流値を測定するとともに前記スイッチング素子を流れる電流を制限する過電流保護回路に対して設けられる抵抗回路と、を有するスイッチング電源装置において、前記抵抗回路を流れる電流値に基づいて前記期間制御回路内のコンデンサの容量値を切り換える周波数制限回路を有することを特徴とする。
【0015】
このようなスイッチング電源装置において、請求項2に記載するように、前記周波数制限回路において、前記抵抗回路を流れる電流値が大きくなるとき、前記期間制御回路内のコンデンサの容量値を小さくするようにしても構わない。
【0016】
又、請求項3に記載するように、前記周波数制限回路が、前記周波数制限回路が、前記期間制御回路内のコンデンサである第1コンデンサと並列に接続される第2コンデンサと、該第2コンデンサの接続を制御するスイッチとを有し、前記抵抗回路を流れる電流値が小さくなるとき、前記スイッチをONとすることによって前記第1コンデンサと前記第2コンデンサとを並列に接続することによって、容量値を大きくするようにして、周波数の上昇を抑える。
【0017】
更に、請求項4に記載するように、前記抵抗回路において、前記抵抗回路を流れる電流値が電圧に変換され、前記周波数制限回路が、前記抵抗回路で変換された電圧に応じた信号が制御電極に与えられて、前記抵抗回路で変換された電圧に応じてON/OFFが制御される第1トランジスタと、該第1トランジスタの第2電極に接続された時定数回路と、を有するとともに、前記抵抗回路を流れる電流値が小さくなるとき、前記第1トランジスタがONとなり、前記時定数回路に含まれる第2コンデンサが前記期間制御回路内のコンデンサとなる第1コンデンサと並列に接続されるようにしても構わない。
【0018】
このとき、請求項5に記載するように、前記周波数制限回路が、更に、前記抵抗回路で変換された電圧が制御電極に与えられるとともに、第1電極が前記第1トランジスタの制御電極に接続された第2トランジスタを有し、前記抵抗回路を流れる電流値が小さくなるとき、前記第2トランジスタがOFFとなるとともに、前記第1トランジスタがONとなるようにして、負荷が軽いとき、第2トランジスタをOFFとすることで、第1トランジスタをONとし、前記期間制御回路内のコンデンサと前記時定数回路に含まれるコンデンサとを並列に接続して、コンデンサの容量値を大きくすることができる。
【0019】
【発明の実施の形態】
本発明の実施形態について、図面を参照して説明する。図1は、本実施形態におけるスイッチング電源装置の内部構成を示す回路図である。尚、図1のスイッチング電源装置において、図3のスイッチング電源装置と同一の目的で使用する部品及び素子については、同一の符号を付すものとする。
【0020】
図1のスイッチング電源装置は、AC電源1に対して、AC/DC変換回路2及び平滑用コンデンサC1を介してインバータ回路3が接続される。そして、インバータ回路3の1次側の回路は、図3と同様、サーミスタTHと一端が接続された抵抗R1及び1次巻線N1と、1次巻線N1の他端にドレインが接続されたトランジスタQ1と、トランジスタQ1のソースに一端が接続された抵抗R2,R4と、抵抗R1の他端とトランジスタQ1のゲートとの接続ノードに一端が接続された抵抗R3,R6と、トランジスタQ1のゲートにコレクタが接続されたトランジスタQ2と、抵抗R6の他端に一端が接続されたコンデンサC2と、コンデンサC2の他端にアノードが接続されたダイオードD2と、ダイオードD2のカソードに一端が接続された抵抗R7と、抵抗R7の他端にコレクタが接続されたフォトトランジスタPTと、フォトトランジスタPTのエミッタとトランジスタQ2のベースとの接続ノードに一端が接続された抵抗R8及びコンデンサC3と、抵抗R8とダイオードD2のアノードのとの接続ノードに一端が接続された帰還巻線Nbとを有する。
【0021】
更に、1次側の回路は、抵抗R8とフォトトランジスタPTのエミッタとの接続ノードにコレクタが接続されたnpn接合型トランジスタQ4と、トランジスタQ4のエミッタに一端が接続されたコンデンサCa1及び抵抗Ra1と、トランジスタQ4のベースに一端が接続された抵抗Ra2,Ra3と、抵抗Ra2,Ra3の接続ノードにコレクタが接続されたnpn接合型トランジスタQ5と、トランジスタQ5のベースと抵抗R4の他端との接続ノードに一端が接続されたCa2及び抵抗Ra4とを有する。
【0022】
又、インバータ回路3の2次側の回路は、2次巻線N2と、2次巻線N2の一端にアノードが接続されたダイオードD3と、ダイオードD3のカソードに一端が接続された抵抗R9,R10及び平滑用コンデンサC4と、抵抗R9の他端にアノードが接続された発光ダイオードPDと、発光ダイオードPDのカソードにカソードが接続されたシャントレギュレータQ3と、抵抗R10の他端に接続された抵抗R11とを有する。
【0023】
そして、1次側の回路において、抵抗R2,R3,Ra1,Ra3,Ra4及びコンデンサC3,Ca1,Ca2及び帰還巻線Nbの他端がトランジスタQ2のエミッタに接続されるとともに、抵抗Ra2の他端がトランジスタQ2のベースに接続される。又、2次側の回路において、2次巻線N2及びコンデンサC4及び抵抗R11の他端がシャントレギュレータQ3のアノードに接続されるとともに、抵抗R10,R11の接続ノードがシャントレギュレータQ3の制御端子に接続される。
【0024】
このように構成されるスイッチング電源装置の基本的な動作は、図3に示す従来のスイッチング電源装置と同様の動作を行う。即ち、AC電源1より電源投入されると、トランジスタQ1のゲートがハイとなり、トランジスタQ1がONする。よって、1次巻線N1に電流が流れることで、帰還巻線Nbに同方向の電圧が発生し、コンデンサC3が蓄電される。そして、コンデンサC3とトランジスタQ2のベースとの接続ノードの電圧が上昇し、ベース・エミッタ間の順方向電圧を超えると、トランジスタQ2がONする。
【0025】
トランジスタQ2がONすると、トランジスタQ1がOFFし、トランスTに蓄積されていたエネルギーが放出され、出力電圧が2次側の回路に現れる。このとき、コンデンサC3が放電されるため、トランジスタQ2のベース電圧が下がり、トランジスタQ2がOFFするとともにトランジスタQ1が再びONする。このようにして、トランジスタQ1がON/OFFを繰り返すことによって、トランスTを介して1次側に入力された電圧が2次側より出力される。
【0026】
このようにスイッチング電源装置が動作を行っているとき、インバータ回路3の2次側では、抵抗R10,R11で分圧されて得た検出電圧をシャントレギュレータQ3での基準電圧と比較し、シャントレギュレータQ3によって、出力電圧の変動に応じた電流が発光ダイオードPDに流れるように制御される。よって、発光ダイオードPDの発光量が出力電圧に応じたものとなる。
【0027】
そして、発光ダイオードPDとともにフォトカプラPCを形成するフォトトランジスタPTが受光することで、出力電圧に応じたコレクタ電流が流れ、コンデンサC3に流れ込む電流量を制御する。このように動作することによって、図3のスイッチング電源装置と同様、インバータ回路3の出力電圧が一定となるように、トランジスタQ1のON期間の制御が行われる。
【0028】
更に、このように動作するとき、2次側に接続された負荷が小さいときは、トランジスタQ1のソース電流が小さくなるため、抵抗R2に発生する電圧が低くなる。よって、抵抗R4,Ra4によって分圧されて、トランジスタQ5のベースに与えられる電圧が低くなり、トランジスタQ5がOFFとなるため、トランジスタQ4のベースに与える電圧が抵抗Ra2,Ra3の接続ノードに現れる電圧となる。
【0029】
よって、トランジスタQ1がONであるとき、帰還巻線Nbによって発生する電圧が、抵抗R8,Ra2,Ra3によって分圧され、抵抗Ra2,Ra3の接続ノードに現れる電圧がトランジスタQ4のベースに与えられるため、トランジスタQ4がONとなる。そのため、抵抗R8を通じて流れる電流及びフォトトランジスタPTより流れる電流がコンデンサC3,Ca1に流れ込む。即ち、トランジスタQ1のON/OFF期間を制御するためのコンデンサの容量が大きくなる。
【0030】
又、このように並列に接続されたコンデンサC3,Ca1が充電されて、トランジスタQ2のベース電圧が上昇し、トランジスタQ2がONすると、トランジスタQ1がOFFする。このとき、コンデンサC3,Ca1が、抵抗Ra1〜Ra3,R8を介して放電される。
【0031】
逆に、2次側に接続された負荷が大きいときは、トランジスタQ1のソース電流が大きくなるため、抵抗R2に発生する電圧が高くなる。よって、トランジスタQ5のベースに与えられる電圧が高くなり、トランジスタQ5がONとなるため、トランジスタQ4のベースに与える電圧がローとなり、トランジスタQ4がOFFとなる。よって、負荷が大きくなるときは、従来と同様の動作を行うことによって出力電圧を一定とする。
【0032】
以上のように、各素子が動作を行うため、負荷が軽いときは、トランジスタQ4がONとなって、コンデンサC3,Ca1の合成容量によって、スイッチング素子となるトランジスタQ1のON/OFF期間が制御され、図3の構成のスイッチング装置と比べて、そのON/OFF期間が長くなる。よって、軽負荷時のスイッチング周波数が高くならないように、抑えることができるため、このスイッチング周波数に依存するスイッチング損失を軽減することができ、電力変換効率を向上させることができる。
【0033】
このようなスイッチング電源装置を実現するための詳細な回路図を、図2に示す。まず、ラインフィルタ2aは、AC電源1と並列に接続されたコンデンサCaと、コンデンサCaの一端に一端が接続されたコイルL1と、コンデンサCaの他端に接続されたコイルL2と、コイルL1,L2の他端の間に接続されたコンデンサCbとで構成される。
【0034】
そして、コンデンサCbと並列に、直列に接続されたコンデンサCc,Cdそれぞれの一端がダイオードブリッジD1の接続ノードa,cに接続されるとともに、直列に接続されたコンデンサCe,Cfそれぞれの一端がダイオードブリッジD1の接続ノードb,dに接続される。そして、コンデンサCc〜Cfの接続ノードが接地される。このとき、コンデンサCc〜Cfが入力側への帰還ノイズを吸収するためのコンデンサとして働く。
【0035】
又、平滑コンデンサC1は、コンデンサCe,Cfによる直列回路と並列となるように接続され、コンデンサCf,C1の一端の間にサーミスタTHが接続される。このように接続される平滑コンデンサC1の後段に接続されるインバータ回路3は、次のようになる。尚、図1と同一の目的で使用する部品及び素子については、同一の符号を付すとともにその詳細な説明は省略する。
【0036】
インバータ回路3の1次側には、上述した図1の素子以外に、トランジスタQ1のドレインと1次巻線N1との接続ノードにアノードが接続されたダイオードDaと、ダイオードDaのカソードに一端が接続されるとともに抵抗R1と1次巻線N1との接続ノードに他端が接続されたコンデンサC21及び抵抗R21とが設けられる。このダイオードDa及び抵抗R21及びコンデンサC21は、1次巻線に対するノイズ除去を行うために設けられる。
【0037】
又、インバータ回路3の2次側には、上述した図1の素子以外に、ダイオードD3と並列に接続されたコンデンサC22と抵抗R22の直列回路と、発光ダイオードPDと並列に接続された抵抗R23と、シャントレギュレータQ3のカソードと抵抗R10,R11の接続ノードとの間に接続された抵抗R24とコンデンサC23の直列回路と、抵抗R10と並列に接続されたコンデンサC24とが設けられる。このとき、コンデンサC22と抵抗R22の直列回路がノイズ除去のために、コンデンサC23と抵抗R24の直列回路及びコンデンサC24が位相補償のために、抵抗R23が発光ダイオードPDを安定して動作させるために備えられる。
【0038】
尚、本実施形態において、図1又は図2に示すような構成のスイッチング電源装置としたが、RCC方式のスイッチング電源装置であるとともに、1次巻線を流れる電流を検出し、スイッチング素子のON/OFF制御を行うコンデンサの容量値を制御するような制御回路を含むものであれば、図1又は図2の構成に限定されるものでなく、他の構成としても構わない。又、トランジスタQ1は、MOSトランジスタに限らず、接合トランジスタでも構わない。
【0039】
【発明の効果】
本発明によると、軽負荷時において、スイッチング素子のON/OFF期間を制御するための期間制御回路内のコンデンサの容量を大きくして、スイッチング素子のON/OFF期間を長くすることができる。よって、軽負荷時におけるスイッチング周波数を低く制限することができるため、スイッチング損失を低減することができる。このようにスイッチング損失を低減することができるため、電力変換効率を向上し、消費電力を低くすることができる。又、少ない部品点数で軽負荷時におけるスイッチング周波数を低く制限することができるため、装置の小型化が可能となる。
【図面の簡単な説明】
【図1】本発明のスイッチング装置の基本的な構成を示すブロック回路図。
【図2】本発明のスイッチング装置の構成の具体的な一例を示す回路図。
【図3】従来のスイッチング装置の構成を示すブロック回路図。
【符号の説明】
1 AC電源
2 AC/DC変換回路
3 インバータ回路
Claims (6)
- 1次側に1次巻線と帰還巻線を備えるとともに2次側に2次巻線を備えたトランスと、該トランスの帰還巻線に現れた電圧が制御電極に与えられてON/OFF動作を行うことで1次巻線を流れる電流をスイッチングするスイッチング素子と、前記トランスの2次巻線に接続された整流平滑回路と、該整流平滑回路で整流平滑されて出力される出力電圧を検出して出力電圧に応じた電流をコンデンサに流して前記スイッチング素子のON/OFF期間を制御する期間制御回路と、前記スイッチング素子に接続されて前記スイッチング素子を流れる電流値を測定するとともに前記スイッチング素子を流れる電流を制限する過電流保護回路に対して設けられる抵抗回路と、を有するスイッチング電源装置において、
前記抵抗回路を流れる電流値に基づいて前記期間制御回路内のコンデンサの容量値を切り換える周波数制限回路を有することを特徴とするスイッチング電源装置。 - 前記周波数制限回路において、前記抵抗回路を流れる電流値が大きくなるとき、前記期間制御回路内のコンデンサの容量値を小さくすることを特徴とする請求項1に記載のスイッチング電源装置。
- 前記周波数制限回路が、前記期間制御回路内のコンデンサである第1コンデンサと並列に接続される第2コンデンサと、該第2コンデンサの接続を制御するスイッチとを有し、
前記抵抗回路を流れる電流値が小さくなるとき、前記スイッチをONとすることによって前記第1コンデンサと前記第2コンデンサとを並列に接続することによって、容量値を大きくすることを特徴する請求項2に記載のスイッチング電源装置。 - 前記抵抗回路において、前記抵抗回路を流れる電流値が電圧に変換され、
前記周波数制限回路が、
前記抵抗回路で変換された電圧に応じた信号が制御電極に与えられて、前記抵抗回路で変換された電圧に応じてON/OFFが制御される第1トランジスタと、
該第1トランジスタの第2電極に接続された時定数回路と、を有するとともに、
前記抵抗回路を流れる電流値が小さくなるとき、前記第1トランジスタがONとなり、前記時定数回路に含まれる第2コンデンサが前記期間制御回路内のコンデンサとなる第1コンデンサと並列に接続されることを特徴とする請求項2に記載のスイッチング電源装置。 - 前記周波数制限回路が、更に、前記抵抗回路で変換された電圧が制御電極に与えられるとともに、第1電極が前記第1トランジスタの制御電極に接続された第2トランジスタを有し、
前記抵抗回路を流れる電流値が小さくなるとき、前記第2トランジスタがOFFとなるとともに、前記第1トランジスタがONとなることを特徴とする請求項4に記載のスイッチング電源装置。 - 前記スイッチング素子が、前記1次巻線と第1電極が接続されたトランジスタであり、
前記期間制御回路が、
前記帰還巻線の両端に直列に接続された第1〜第3抵抗と、
該第1及び第2抵抗の接続点に一端が接続されるとともに他端に直流電圧が印加された前記第1コンデンサと、
前記第1及び第2抵抗と前記第1コンデンサとの接続点に制御電極が接続されるとともに前記スイッチング素子の制御電極に第1電極が接続され、前記第1及び第2抵抗と前記第1コンデンサとの接続点に現れる電圧に応じて前記スイッチング素子のON/OFFを切り換える制御用トランジスタと、
を備えるとともに、
前記抵抗回路が、
前記スイッチング素子の第2電極に一端が接続されるとともに前記直流電圧が他端に印加された第4抵抗と、
前記第4抵抗の両端に直列に接続された第5及び第6抵抗と、
を備え、
前記周波数制限回路において、前記第1トランジスタの制御電極に前記第2及び第3抵抗の接続点が接続されるとともに、前記第2トランジスタの制御電極に前記第5及び第6抵抗の接続点が接続されることを特徴とする請求項5に記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398876A JP3544370B2 (ja) | 2001-12-28 | 2001-12-28 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398876A JP3544370B2 (ja) | 2001-12-28 | 2001-12-28 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003199341A JP2003199341A (ja) | 2003-07-11 |
JP3544370B2 true JP3544370B2 (ja) | 2004-07-21 |
Family
ID=27604136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001398876A Expired - Fee Related JP3544370B2 (ja) | 2001-12-28 | 2001-12-28 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3544370B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4601444B2 (ja) * | 2005-02-09 | 2010-12-22 | 阪神エレクトリック株式会社 | スイッチング電源回路保護装置およびスイッチング電源回路保護方法 |
CN215772527U (zh) * | 2021-06-30 | 2022-02-08 | 广州视源电子科技股份有限公司 | 一种过载保护电路 |
-
2001
- 2001-12-28 JP JP2001398876A patent/JP3544370B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003199341A (ja) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3465673B2 (ja) | スイッチング電源装置 | |
US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
JP2005354890A (ja) | フライフォワード変換器の動作範囲を拡大するための方法及び装置 | |
JP3475892B2 (ja) | スイッチング電源装置 | |
JP4198379B2 (ja) | Dc/dcコンバータを具えた電源装置 | |
JP3544370B2 (ja) | スイッチング電源装置 | |
TW202011673A (zh) | 諧振電力轉換器及用於控制其之方法與積體電路控制器 | |
JP2838822B2 (ja) | スイッチング電源装置 | |
JP3493840B2 (ja) | 電源装置 | |
JP2003164146A (ja) | 同期整流型dc−dcコンバータ | |
JP4497982B2 (ja) | 電源回路 | |
JP3171068B2 (ja) | スイッチング電源 | |
JP3571959B2 (ja) | スイッチング電源装置 | |
JP3391201B2 (ja) | Dc−dcコンバータ | |
JP3436463B2 (ja) | スイッチング電源装置 | |
JP2000184702A (ja) | 電源装置 | |
JP3129037B2 (ja) | スイッチング電源装置 | |
JPH08228478A (ja) | フライバック型dc−dcコンバ−タ | |
JPH0880041A (ja) | スイッチング電源装置 | |
JP3129036B2 (ja) | スイッチング電源装置 | |
JP2024067828A (ja) | スイッチング電源回路 | |
JPH11275859A (ja) | スイッチング電源装置 | |
JPH06351250A (ja) | 電源装置 | |
JPH0993934A (ja) | スイッチング電源 | |
JP2002034236A (ja) | Dc−dcコンバータおよびそれを用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |