JP3753691B2 - 磁気ディスク装置 - Google Patents
磁気ディスク装置 Download PDFInfo
- Publication number
- JP3753691B2 JP3753691B2 JP2002364698A JP2002364698A JP3753691B2 JP 3753691 B2 JP3753691 B2 JP 3753691B2 JP 2002364698 A JP2002364698 A JP 2002364698A JP 2002364698 A JP2002364698 A JP 2002364698A JP 3753691 B2 JP3753691 B2 JP 3753691B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- recording
- recording signal
- transistors
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の属する技術分野】
本発明は、磁気ディスク装置の情報記録技術に関するものであり、特に、記録ヘッドに通電される記録電流のオーバーシュートの大きさを制御する技術に属する。
【0002】
【従来の技術】
コンピュータの周辺機器であるハード・ディスク・ドライブ(HDDとも称する)などの磁気ディスク装置において、ディジタル情報はディスクの磁気記録媒体(メディアとも称する)の表面に磁気的に記録されている。近年、一般的に、メディアに記録された情報の再生にはGMR(Giant Magneto Resistance)ヘッドが用いられる一方、記録にはインダクティブ・コイルで構成された記録ヘッドが用いられる。
【0003】
記録ヘッドは、インダクティブ・コイルに通電される記録電流の通電方向に応じた磁場を形成する。そして、この磁場によってメディア表面の磁化反転の向きが決まり、ディジタル情報がメディアに書き込まれ、記録される。
【0004】
図6は従来の一般的な磁気ディスク装置における記録電流駆動回路1の構成を示す。従来の磁気ディスク装置は、バイポーラ型のトランジスタQ1,Q2,Q3,Q4から構成されるHブリッジ回路11によって、VCC端子から、ヘッドコンタクトHD1,HD2を介して接続された記録ヘッド(コイルL1)ならびに抵抗R1を通ってGND端子へと流れる記録電流ILの量および通電方向を制御する。この制御は、記録信号入力端子WDに与えられる記録信号DT1、および記録信号入力端子WDNに与えられ、記録信号DT1の逆相である記録信号DT2に基づいて行われる。
【0005】
Hブリッジ回路11の上段におけるトランジスタQ3,Q4は、記録信号DT1,DT2によってそれぞれ駆動され、記録電流ILの通電方向を制御する。一方、Hブリッジ回路11の下段のトランジスタQ1,Q2は、定電圧源VREF、抵抗R1,R2およびMOSトランジスタM1,M2,M3,M4から成る回路によってバイアス調整されて駆動され、記録電流ILの量を制御する。
【0006】
MOSトランジスタM1は、記録信号DT2に基づいて、定電圧源VREFおよび抵抗R2によって定められるバイアス電圧をトランジスタQ1に印加する。また、MOSトランジスタM3は、記録信号DT1に基づいて、トランジスタQ1に印加するバイアス電圧をGNDレベルにする。同様に、MOSトランジスタM2は、記録信号DT1に基づいて、定電圧源VREFおよび抵抗R2によって定められるバイアス電圧をトランジスタQ2に印加する。また、MOSトランジスタM4は、記録信号DT2に基づいて、トランジスタQ2に印加するバイアス電圧をGNDレベルにする。
【0007】
記録電流ILの量は、上記のバイアス調整により制御される。すなわち、抵抗R1の抵抗値が小さいほど、記録電流ILの量は増大する。つまり、抵抗R1を流れる電流I3が大きいほど、記録電流ILの量が増大する。また、定電圧源VREFの電圧が高いほど、記録電流ILの量は増大する。
【0008】
以上のように構成された従来の磁気ディスク装置によって磁気ヘッドに通電される記録電流について、図7のタイミングチャートを用いて説明する。
【0009】
図7(a)は記録信号DT1、図7(b)は記録信号DT2、図7(c)はコイルL1に流れる記録電流ILを示す。ここで、記録電流ILについて、ヘッドコンタクトHD1からヘッドコンタクトHD2への向きを正方向とする(図6参照)。
【0010】
記録信号DT1が“H”のとき、トランジスタQ3,Q2はオンし、記録電流駆動回路1には、VCC端子から、トランジスタQ3、コイルL1(正方向)、トランジスタQ2、抵抗R1、そしてGND端子の方向に記録電流I1が流れる。そして、記録信号DT1が“L”となり、逆に、記録信号DT2が“H”となると、トランジスタQ3,Q2はオフとなり、代わって、トランジスタQ4,Q1がオンとなる。そして、記録電流駆動回路1には、VCC端子から、トランジスタQ4、コイルL1(負方向)、トランジスタQ1、抵抗R1、そしてGND端子の方向に記録電流I2が流れる。このように、記録信号DT1,DT2に応じてコイルL1への通電方向を反転させることにより、記録信号DT1,DT2のディジタル情報をメディアに記録することが可能となる。
【0011】
磁気ディスク装置の信頼性は、メディア表面への情報の記録および再生に関する信頼性に大きく依存する。近年、メディアの記録密度が飛躍的に増加しているため、記録・再生の誤り率(ビット・エラー・レート)をさらに低下させて、信頼性を高めることが必須である。このうち、記録の信頼性を向上するための1つの重要な点は、記録電流のオーバーシュートに関するものである。
【0012】
図7(c)において、コイルL1に流れる記録電流ILは、コイルL1への通電方向が反転した瞬間、定常値を超えた値をとり、しばらくしてから定常値に落ち着く。この定常値を過ぎた部分がオーバーシュート(図7中のA)である。このオーバーシュートを俊敏に高めて、俊敏に定常状態に戻すことにより、コイルL1に一時的に強い磁場を形成することができる。これにより、メディアを、短時間で、コイルL1によって形成された磁場に応じて磁化させることができ、高速レートでの情報記録が可能となる。
【0013】
オーバーシュートは、定性的には、コイルL1およびそれに接続されているさまざまな寄生容量ならびに寄生抵抗との共振や振動によるものと推測することができる。コイルL1には、たとえば、コイルL1自体の寄生抵抗や容量、リードフレームとチップとを接続するワイヤの寄生インダクタンス、ヘッドコンタクトHD1,HD2におけるパッドの寄生容量、チップ内のアルミニウム配線の寄生容量やインダクタンス、記録電流駆動回路1を構成するトランジスタQ1〜Q4の寄生容量などが付随している。特に、トランジスタQ1〜Q4は、大きな記録電流ILを流す能力を確保するために、トランジスタ形状(ゲート幅や素子面積)を大きくするように設計されており、非常に大きな寄生容量を有する。
【0014】
このように、コイルL1にはさまざまな寄生素子が複雑に付随しているため、オーバーシュートを正確な数式で定量的に書き表すのは複雑である。このため、オーバーシュートの量を制御することは、一般的に困難であった。
【0015】
この問題を解決するために、Hブリッジコイル駆動回路に改良を施している従来技術がある(たとえば、特許文献1参照)。図8は、従来の改良されたHブリッジコイル駆動回路の回路構成を示す。Hブリッジコイル駆動回路20は、上記のトランジスタQ1,Q2にそれぞれ相当するMOSトランジスタ13,15のゲートにブーストコンデンサ回路40,41を設け、記録信号S1,S2がそれぞれ低電位となるときに、当該ゲートの電圧を一時的に高めるようにしている。これにより、磁気ヘッドの磁性が反転するときに、記録電流のオーバーシュートを一時的に高めるようにしている。
【0016】
また、上記とは別の改良を施している技術もある(たとえば、特許文献2参照)。図9は、上記とは別の構成の、従来の改良されたHブリッジコイル駆動回路の回路構成を示す。Hブリッジコイル駆動回路45は、上記のトランジスタQ1,Q2にそれぞれ相当するMOSトランジスタ47,49に並列にMOSトランジスタ60,62をそれぞれ設けている。これらMOSトランジスタ47,49,60,62のゲートと記録信号入力端子VCDI,/VCDIとの間にはそれぞれブーストコンデンサが設けられている。そして、記録信号VCDI,/VCDIがそれぞれ低電位となるときに、並列に設けられたMOSトランジスタを2個同時に導通状態にすることによって、記録電流のオーバーシュートを一時的に高めるようにしている。
【0017】
【特許文献1】
特開平11−149604号公報(第4−5頁、第2図)
【0018】
【特許文献2】
特開平11−149605号公報(第6頁、第2図)
【0019】
【発明が解決しようとする課題】
上記従来の磁気ディスク装置において、記録電流ILの立ち上がり(または立ち下がり)エッジから立ち下がり(または立ち上がり)エッジまでの最小時間間隔は数ns程度であり、立ち上がり時間および立ち下がり時間は1ns以下といった短いものである。したがって、オーバーシュートを数100ps程度といったごく短い時間幅で終了させなければならない。磁気ディスク装置における記録信号の周波数は年々増加しており、今後さらに短時間でオーバーシュートを制御する必要がある。すなわち、より高速なオーバーシュート制御が必要となる。
【0020】
上記従来のHブリッジコイル駆動回路によると、確かにオーバーシュートを一時的に高めることができる。しかし、図8に示したHブリッジコイル駆動回路において、ブーストコンデンサ回路40,41を設けるのみでは、オーバーシュート制御のための時定数が一定せずにばらつきが多く、その分、動作マージンを多めに設定しなければならない。したがって、オーバーシュート制御の高速化には限界がある。
【0021】
また、図9に示したHブリッジコイル駆動回路において、MOSトランジスタ47,60およびMOSトランジスタ49,62をそれぞれ並列に設けているため、磁気ヘッド50に繋がる寄生容量が増大し、高速なスイッチング動作を妨げる要因となる。したがって、この従来技術についても、オーバーシュート制御の高速化には限界がある。
【0022】
上記の問題に鑑み、本発明は、磁気ヘッドに通電される記録電流のオーバーシュートを、俊敏に高めて俊敏に定常状態に戻すように制御することができ、かつ、より高周波特性に優れた磁気ディスク装置の提供を目的とする。
【0023】
【課題を解決するための手段】
上記の課題を解決するために本発明が講じた手段は、直列に接続された一対のトランジスタの接続点間に磁気ヘッドを接続して構成されたHブリッジ回路を有し、与えられた第1の記録信号およびその逆相である第2の記録信号に基づいて、前記Hブリッジ回路を構成するトランジスタをスイッチング制御して、前記磁気ヘッドに通電される記録電流の通電方向を制御する磁気ディスク装置に、前記Hブリッジ回路とグランドとの間に設けられ、前記記録電流の量を定める第1の抵抗性素子と、所定のバイアス電圧を生成する定電圧源と、前記記録電流の通電方向が反転する際に生じる当該記録電流のオーバーシュートの大きさを制御するオーバーシュート制御部とを備えたものとする。ここで、前記オーバーシュート制御部は、前記Hブリッジ回路において前記記録電流の量を制御するトランジスタのうち前記第1の記録信号に基づいてターンオンする第1のトランジスタのベースまたはゲートと前記第1の記録信号の入力端子との間に設けられた第1の容量性素子と、前記Hブリッジ回路において前記記録電流の量を制御するトランジスタのうち前記第2の記録信号に基づいてターンオンする第2のトランジスタのベースまたはゲートと前記第2の記録信号の入力端子との間に設けられた第2の容量性素子と、前記第1および第2のトランジスタのベースまたはゲートに、前記定電圧源によって生成される所定のバイアス電圧を与える第2の抵抗性素子と、前記定電圧源が内部抵抗として有する抵抗性素子と、前記第2の抵抗性素子と前記第1のトランジスタのベースまたはゲートとの間に接続され、前記第1の記録信号に基づいてターンオンする第3のトランジスタと、前記第2の抵抗性素子と前記第2のトランジスタのベースまたはゲートとの間に接続され、前記第2の記録信号に基づいてターンオンする第4のトランジスタと、前記第1のトランジスタのベースまたはゲートとグランドとの間に接続され、前記第2の記録信号に基づいてターンオンする第5のトランジスタと、前記第2のトランジスタのベースまたはゲートとグランドとの間に接続され、前記第1の記録信号に基づいてターンオンする第6のトランジスタとを有するものとする。そして、前記第1および第2の容量性素子は、前記第2の抵抗性素子を共有し、前記第3および第4のトランジスタがスイッチングされることによって、交互に第1および第2の微分パルス生成部を構成するものとする。
【0024】
本発明によると、第5および第6のトランジスタがそれぞれターンオンしたときに第1および第2の容量性素子と第2の抵抗性素子とからそれぞれ構成される第1および第2の微分パルス生成部によって、第1および第2の記録信号が微分され、この微分電圧が第1および第2のトランジスタのバイアス電圧にそれぞれ重畳される。これにより、磁気ヘッドへの通電極性が反転する過渡期に一時的に記録電流の量が増し、記録電流のオーバーシュートが強調される。したがって、メディアを磁化するための実質的な記録電流が増大されて情報記録のための磁場が強化され、より高速レートでの記録が可能となる。
【0025】
また、本発明によると、第1および第2の微分パルス生成部が一の抵抗性素子(第2の抵抗性素子)を共有しているため、それぞれの時定数を同程度に調整し易くなる。このため、第1および第2のトランジスタにそれぞれ与えられるバイアス電圧に重畳される微分電圧のばらつきを抑えることができ、Hブリッジ回路の動作マージンをより少なくすることができる。これにより、磁気ディスク装置の高周波特性をより優れたものとすることができる。
【0026】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【0027】
(第1の実施形態)
図1は第1の実施形態に係る磁気ディスク装置における記録電流駆動回路1およびオーバーシュート制御部2を示す。本実施形態に係る記録電流駆動回路1は、従来のものと同様の構成であるため説明を省略し、オーバーシュート制御部2について説明する。
【0028】
オーバーシュート制御部2は、微分パルス生成部21,22と、MOSトランジスタM5,M6とから成る。MOSトランジスタM5のソースはGND端子に接続され、ドレインはHブリッジ回路11の下段のトランジスタQ1,Q2のエミッタに接続される。つまり、MOSトランジスタM5のソースおよびドレインは、抵抗R1に並列に接続される。同様に、MOSトランジスタM6についても、ソースおよびドレインが抵抗R1に並列に接続される。
【0029】
微分パルス生成部21におけるコンデンサC1および抵抗R3はMOSトランジスタM5のゲートに接続される。そして、コンデンサC1の他端は記録信号入力端子WDに、また、抵抗R3の他端はGND端子に接続される。すなわち、微分パルス生成部21は、記録信号DT1を微分して、微分パルス信号DT1Aを生成する微分回路である。なお、抵抗R3はポリシリコン抵抗である。
【0030】
微分パルス生成部22におけるコンデンサC2および抵抗R4はMOSトランジスタM6のゲートに接続される。そして、コンデンサC2の他端は記録信号入力端子WDNに、また、抵抗R4の他端はGND端子に接続される。すなわち、微分パルス生成部22は、記録信号DT2を微分して、微分パルス信号DT2Aを生成する微分回路である。なお、抵抗R4はポリシリコン抵抗である。
【0031】
以上のように構成されたオーバーシュート制御部2を備えた磁気ディスク装置の動作について、以下、図2のタイミングチャートを用いて説明する。
【0032】
記録信号DT1(図2(a))は微分パルス生成部21によって微分され、立ち上がりおよび立ち下がりエッジが一定時間、強調される微分パルスとなる。そして、微分パルス信号DT1AとしてMOSトランジスタM5のゲートに出力される(図2(c))。記録信号DT1が“H”となり、微分パルス信号DT1Aが所定の閾値Vthを超えると、MOSトランジスタM5のゲートがオンして、ドレインからソースに微分電流I4(図1参照)が流れるようになる(図2(e))。
【0033】
記録信号DT1が“H”となる期間は、VCC端子から、トランジスタQ3、コイルL1(正方向)、トランジスタQ2、抵抗R1、そしてGND端子の方向に記録電流I1が流れる。上述したように、MOSトランジスタM5のソースおよびドレインは抵抗R1に並列に接続されるため、記録電流I1は電流I3と微分電流I4とを合わせたものである。したがって、MOSトランジスタM5のゲートがオンし、ドレインとソース間に大量の微分電流I4が流れる結果、記録電流I1が増加し、オーバーシュートが従来のもの(図2(g)中の正極性側のA)よりも強調される(図2(g)中の正極性側のA´)。
【0034】
記録信号DT2(図2(b))についても、上記と同様の動作となる。記録信号DT2は微分パルス生成部22によって微分され、立ち上がりおよび立ち下がりエッジが一定時間、強調される微分パルスとなる。そして、微分パルス信号DT2AとしてMOSトランジスタM6のゲートに出力される(図2(d))。記録信号DT2が“H”となり、微分パルス信号DT2Aが所定の閾値Vthを超えると、MOSトランジスタM6のゲートがオンして、ドレインからソースに微分電流I5(図1参照)が流れるようになる(図2(f))。
【0035】
記録信号DT2が“H”となる期間は、VCC端子から、トランジスタQ4、コイルL1(負方向)、トランジスタQ1、抵抗R1、そしてGND端子の方向に記録電流I2が流れる。上述したように、MOSトランジスタM6のソースおよびドレインは抵抗R1に並列に接続されるため、記録電流I2は電流I3と微分電流I5とを合わせたものである。したがって、MOSトランジスタM6のゲートがオンし、ドレインとソース間に大量の微分電流I5が流れる結果、記録電流I2が増加し、オーバーシュートが従来のもの(図2(g)中の負極性側のA)より強調される(図2(g)中の負極性側のA´)。
【0036】
上記のオーバーシュートの発生量を決定するのは、MOSトランジスタM5,M6のゲート電圧に対するドレイン電流の大きさを決定する相互コンダクタンスgmである。この相互コンダクタンスgmは、MOSトランジスタM5,M6のゲート幅を変更することにより調整することができる。したがって、オーバーシュートの期間および量を調整することは容易である。また、コンデンサC1,C2および抵抗R3,R4を調整することによってもオーバーシュートの量を調整することが可能である。
【0037】
以上、本実施形態によると、オーバーシュート制御部2によってコイルL1に通電される記録電流ILのオーバーシュートの発生期間を調節し、発生量を増やすことができる。これにより、磁気ディスク装置の情報記録の信頼性を向上することが可能となる。
【0038】
また、MOSトランジスタM5,M6をHブリッジ回路11に直列に設けることにより、MOSトランジスタM5,M6の寄生容量が、Hブリッジ回路11を構成するトランジスタQ1,Q2の寄生容量に直列に接続される。したがって、MOSトランジスタM5,M6を設けても、磁気ヘッドL1とグランドとの間の寄生容量が大幅に増加することはない。すなわち、磁気ディスク装置の高周波特性を損なうことなく、微分パルス信号DT1A,DT2Aに基づいて、記録電流ILのオーバーシュートを強調することができる。
【0039】
なお、微分パルス生成部21,22は、抵抗R3,R4とコンデンサC1,C2とからそれぞれ構成されているとしたが、記録信号DT1,DT2に同期し、ある一定期間、パルスを発生することができれば、これとは別の構成であってもよい。また、MOSトランジスタM5,M6の代わりに、これらと同等な効果を示すバイポーラトランジスタでオーバーシュート制御部2を構成してもよい。また、トランジスタQ1〜Q4はバイポーラトランジスタであるとしたが、MOSトランジスタなどであってもよい。
【0040】
(第2の実施形態)
図3は第2の実施形態に係る磁気ディスク装置における記録電流駆動回路1およびオーバーシュート制御部2Aを示す。本実施形態に係る記録電流駆動回路1は、従来のものと同様の構成であるため説明を省略し、オーバーシュート制御部2Aについて説明する。
【0041】
オーバーシュート制御部2Aは、微分パルス生成部23,24と、抵抗R2(第2の抵抗性素子に相当)とを備えている。図4は、本実施形態に係る微分パルス生成部23,24の構成を示す。これは、図3の一部を抜粋したものである。
【0042】
微分パルス生成部23は、コンデンサC3(第2の容量性素子に相当)、記録電流駆動回路1におけるMOSトランジスタM1(第4のトランジスタに相当)および抵抗R2から構成される。コンデンサC3は、MOSトランジスタM1のゲートとソースとの間に並列に、すなわち、Hブリッジ回路11を構成するトランジスタQ1(第2のトランジスタに相当)と記録信号入力端子WDN(第2の記録信号の入力端子に相当)との間に接続される。そして、微分パルス生成部23は、MOSトランジスタM1がオンとなることによって微分回路として動作する。なお、抵抗R2はポリシリコン抵抗である。
【0043】
同様に、微分パルス生成部24は、コンデンサC4(第1の容量性素子に相当)、記録電流駆動回路1におけるMOSトランジスタM2(第3のトランジスタに相当)および抵抗R2から構成される。コンデンサC4は、MOSトランジスタM2のゲートとソースとの間に並列に、すなわち、Hブリッジ回路11を構成するトランジスタQ2(第1のトランジスタに相当)と記録信号入力端子WD(第1の記録信号の入力端子に相当)との間に接続される。そして、微分パルス生成部24は、MOSトランジスタM2がオンとなることによって微分回路として動作する。
【0044】
また、一般に、バイポーラトランジスタでは、オンしているときにベースに蓄積された電荷により、バイアス電圧がオフしてからコレクタ電流がオフ(ターンオフ)するまでに遅延が生じる。この遅延を低減するには、ベースに蓄積された電荷を放電させる必要がある。本実施形態におけるコンデンサC3(またはC4)は、トランジスタQ1(またはQ2)のベースに蓄積された電荷を放電するためのスピード・アップ・コンデンサとしても機能し、トランジスタQ1(またはQ2)のスイッチング速度を向上させる。
【0045】
以上のように構成されたオーバーシュート制御部2Aを備えた磁気ディスク装置の動作について、以下、図5のタイミングチャートを用いて説明する。
【0046】
記録信号DT1(図5(a))が“H”となる期間は、VCC端子から、トランジスタQ3、コイルL1(正方向)、トランジスタQ2、抵抗R1(第1の抵抗性素子に相当)、そしてGND端子の方向に記録電流I1が流れる。記録信号DT1は微分パルス生成部24によって微分され、立ち上がりエッジ近傍の電位が一定時間、持ち上がる微分パルスとなる。この微分パルスは定電圧源VREFによるバイアス電圧に重畳されて合成パルス信号DT1Bとなり、トランジスタQ2のベースに印加される(図5(c))。なお、図5(c)において、ハッチングした部分が重畳された微分パルスを示す。
【0047】
上記の微分パルスが発生している期間は、トランジスタQ2に対するバイアス電圧が一時的に高くなり、エミッタ電流が増加する。さらに、トランジスタQ1のベースに蓄積されている電荷はコンデンサC3を通して急速に放電されるため、トランジスタQ1は素早くターンオフする。そして、トランジスタQ1のターンオフを速めて、トランジスタQ1およびQ2が同時にオンとなる状態を回避することにより、トランジスタQ2のエミッタ電流が増加する速度を速めることができる。したがって、トランジスタQ2の上記のエミッタ電流の増加が記録電流I1の増加となり、オーバーシュートが従来のもの(図5(e)中の正極性側のA)よりも強調される(図5(e)中の正極性側のA´´)。
【0048】
記録信号DT2(図5(b))についても、上記と同様の動作となる。記録信号DT2(図5(b))が“H”となる期間は、VCC端子から、トランジスタQ4、コイルL1(負方向)、トランジスタQ1、抵抗R1、そしてGND端子の方向に記録電流I2が流れる。記録信号DT2は微分パルス生成部23によって微分され、立ち上がりエッジ近傍の電位が一定時間、持ち上がる微分パルスとなる。この微分パルスは定電圧源VREFによるバイアス電圧に重畳されて合成パルス信号DT2Bとなり、トランジスタQ1のベースに印加される(図5(d))。なお、図5(d)において、ハッチングした部分が重畳された微分パルスを示す。
【0049】
上記の微分パルスが発生している期間は、トランジスタQ1に対するバイアス電圧が一時的に高くなり、エミッタ電流が増加する。さらに、トランジスタQ2のベースに蓄積されている電荷はコンデンサC4を通して急速に放電されるため、トランジスタQ2は素早くターンオフする。そして、トランジスタQ2のターンオフを速めて、トランジスタQ1およびQ2が同時にオンとなる状態を回避することにより、トランジスタQ1のエミッタ電流が増加する速度を速めることができる。したがって、トランジスタQ1の上記のエミッタ電流の増加が記録電流I2の増加となり、オーバーシュートが従来のもの(図5(e)中の負極性側のA)よりも強調される(図5(e)中の負極性側のA´´)。
【0050】
なお、上記のオーバーシュートの量および期間については、コンデンサC3,C4および抵抗R2を変更することによって調整することが可能である。
【0051】
また、抵抗R2は、その抵抗値が小さい場合には、定電圧源VREFの内部抵抗、たとえば定電圧源の出力回路部を構成するトランジスタのエミッタ抵抗、のような抵抗体ではない抵抗性素子を活用してもよいし、その抵抗値が大きい場合には、半導体基板上に形成されたポリシリコン抵抗のような抵抗体の抵抗性素子を活用してもよい。
【0052】
以上、本実施形態によると、記録電流駆動回路1にコンデンサC3,C4を追加することにより、オーバーシュート制御部2Aが構成される。そして、このオーバーシュート制御部2Aによって、コイルL1に通電される記録電流ILのオーバーシュートを強調することができ、磁気ディスク装置の情報記録の信頼性を高めることが可能となる。
【0053】
また、微分パルス生成部23,24は、抵抗R2を共用しているため、時定数を同程度に調整し易い。このため、トランジスタQ1,Q2に与えられるバイアス電圧に重畳される微分電圧のばらつきを抑えることができ、Hブリッジ回路11の動作マージンをより少なくすることができる。これにより、より高い周波数の記録信号でHブリッジ回路11を駆動させることができる。すなわち、より高周波特性に優れた磁気ディスク装置を実現することができる。
【0054】
なお、記録電流駆動回路1に追加されるのはコンデンサC3,C4に限られず、記録信号DT1,DT2に同期してある一定期間、パルスを発生するようなものであればよい。また、トランジスタQ1〜Q4はバイポーラトランジスタであるとしたが、MOSトランジスタなどであってもよい。
【0055】
また、上記説明において、抵抗R3,R4は、ポリシリコン抵抗であるとしたが、本発明はこれに限定されるものではなく、たとえば、拡散抵抗であってもよい。しかし、ポリシリコン抵抗は寄生容量が小さく、より高周波特性に優れているため、ポリシリコン抵抗を用いる方が好ましい。
【0056】
【発明の効果】
以上説明したように、本発明によると、磁気ディスク装置がメディアに情報を記録するとき、磁気ヘッドに通電される記録電流のオーバーシュートを俊敏に高め、そして、俊敏に定常状態に戻すことができるようになり、磁気ヘッドが形成する磁場を強化することができる。これにより、高速レートでの記録において信頼性の高い記録が可能となり、ビット・エラー・レートを低下させることができる。また、本発明の磁気ディスク装置は、従来のものよりも高周波特性に優れているため、より高速なデータ転送レートでの情報の記録が可能となる。
【図面の簡単な説明】
【図1】 第1の実施形態に係る磁気ディスク装置の構成図である。
【図2】 図1の磁気ディスク装置の動作を示すタイミングチャートである。
【図3】 第2の実施形態に係る磁気ディスク装置の構成図である。
【図4】 図3の磁気ディスク装置における微分パルス生成部の構成図である。
【図5】 図3の磁気ディスク装置の動作を示すタイミングチャートである。
【図6】 従来の磁気ディスク装置の構成図である。
【図7】 図6の磁気ディスク装置の動作を示すタイミングチャートである。
【図8】 従来の改良されたHブリッジコイル駆動回路の回路図である。
【図9】 従来の改良されたHブリッジコイル駆動回路の回路図である。
【符号の説明】
11 Hブリッジ回路
2,2A オーバーシュート制御部
21,24 微分パルス生成部(第1の微分パルス生成部)
22,23 微分パルス生成部(第2の微分パルス生成部)
L1 コイル(磁気ヘッド)
Q1 トランジスタ(第2の記録信号に基づいてターンオンする第2のトランジスタ)
Q2 トランジスタ(第1の記録信号に基づいてターンオンする第1のトランジスタ)
Q3,Q4 トランジスタ
M1 MOSトランジスタ(第4のトランジスタ)
M2 MOSトランジスタ(第3のトランジスタ)
M3 MOSトランジスタ(第6のトランジスタ)
M4 MOSトランジスタ(第5のトランジスタ)
M5 MOSトランジスタ(第1のトランジスタ)
M6 MOSトランジスタ(第2のトランジスタ)
R1 抵抗(抵抗性素子、第1の抵抗性素子)
R2 抵抗(第2の抵抗性素子)
R3,R4 抵抗(抵抗性素子)
C1,C2 コンデンサ(容量性素子)
C3 コンデンサ(第2の容量性素子)
C4 コンデンサ(第1の容量性素子)
IL,I1,I2 記録電流
VREF 定電圧源
DT1 記録信号(第1の記録信号)
DT2 記録信号(第2の記録信号)
DT1A 微分パルス信号(第1の微分パルス信号)
DT2A 微分パルス信号(第2の微分パルス信号)
Claims (1)
- 直列に接続された一対のトランジスタの接続点間に磁気ヘッドを接続して構成されたHブリッジ回路を有し、与えられた第1の記録信号およびその逆相である第2の記録信号に基づいて、前記Hブリッジ回路を構成するトランジスタをスイッチング制御して、前記磁気ヘッドに通電される記録電流の通電方向を制御する磁気ディスク装置であって、
前記Hブリッジ回路とグランドとの間に設けられ、前記記録電流の量を定める第1の抵抗性素子と、
所定のバイアス電圧を生成する定電圧源と、
前記記録電流の通電方向が反転する際に生じる当該記録電流のオーバーシュートの大きさを制御するオーバーシュート制御部とを備え、
前記オーバーシュート制御部は、
前記Hブリッジ回路において前記記録電流の量を制御するトランジスタのうち前記第1の記録信号に基づいてターンオンする第1のトランジスタのベースまたはゲートと前記第1の記録信号の入力端子との間に設けられた第1の容量性素子と、
前記Hブリッジ回路において前記記録電流の量を制御するトランジスタのうち前記第2の記録信号に基づいてターンオンする第2のトランジスタのベースまたはゲートと前記第2の記録信号の入力端子との間に設けられた第2の容量性素子と、
前記第1および第2のトランジスタのベースまたはゲートに、前記定電圧源によって生成される所定のバイアス電圧を与える第2の抵抗性素子と、
前記第2の抵抗性素子と前記第1のトランジスタのベースまたはゲートとの間に接続され、前記第1の記録信号に基づいてターンオンする第3のトランジスタと、
前記第2の抵抗性素子と前記第2のトランジスタのベースまたはゲートとの間に接続され、前記第2の記録信号に基づいてターンオンする第4のトランジスタと、
前記第1のトランジスタのベースまたはゲートとグランドとの間に接続され、前記第2の記録信号に基づいてターンオンする第5のトランジスタと、
前記第2のトランジスタのベースまたはゲートとグランドとの間に接続され、前記第1の記録信号に基づいてターンオンする第6のトランジスタとを有するものであり、
前記第1および第2の容量性素子は、前記第2の抵抗性素子を共有し、前記第3および第4のトランジスタがスイッチングされることによって、交互に第1および第2の微分パルス生成部を構成するものである
ことを特徴とする磁気ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364698A JP3753691B2 (ja) | 2001-12-18 | 2002-12-17 | 磁気ディスク装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385040 | 2001-12-18 | ||
JP2001-385040 | 2001-12-18 | ||
JP2002364698A JP3753691B2 (ja) | 2001-12-18 | 2002-12-17 | 磁気ディスク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003248904A JP2003248904A (ja) | 2003-09-05 |
JP3753691B2 true JP3753691B2 (ja) | 2006-03-08 |
Family
ID=28676837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002364698A Expired - Fee Related JP3753691B2 (ja) | 2001-12-18 | 2002-12-17 | 磁気ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3753691B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI234325B (en) | 2004-01-07 | 2005-06-11 | Delta Electronics Inc | Discharge protection circuit |
-
2002
- 2002-12-17 JP JP2002364698A patent/JP3753691B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003248904A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1603120A1 (en) | Disk drive write driver with boosting circuit to improve output voltage swing | |
US20030090828A1 (en) | Write head driver circuit and method for writing to a memory disk | |
JP3532365B2 (ja) | 増幅回路 | |
TW587242B (en) | Adjustable writer overshoot for a hard disk drive write head | |
US20050094305A1 (en) | High-speed, low power preamplifier write driver | |
US6259305B1 (en) | Method and apparatus to drive the coil of a magnetic write head | |
JP3753691B2 (ja) | 磁気ディスク装置 | |
US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
US7564638B2 (en) | Preamplifier circuit and method for a disk drive device | |
US20030151839A1 (en) | Magnetic disk drive | |
KR100746379B1 (ko) | 액티브 댐핑 회로 | |
EP1187102A2 (en) | Method for differentially writing to a memory disk | |
JP3097088B2 (ja) | 磁気ヘッド駆動回路 | |
US6650494B2 (en) | Magnetic write circuit with charge pumping capacitors | |
US6487030B2 (en) | Write head with switchable impedance and method for operating same | |
US6580575B1 (en) | Process and temperature resistant active damping circuit for inductive write drivers | |
US7453659B2 (en) | Circuit and method for write current driver | |
KR20010021945A (ko) | 기록 구동회로를 구비한 레코딩 장치 | |
JP3781272B2 (ja) | 磁気ヘッド駆動回路及び磁気記録装置 | |
US6754022B1 (en) | High-speed current driver | |
JP4642191B2 (ja) | モータドライバ | |
JP2586363B2 (ja) | 磁気ディスク装置 | |
JPH11149604A (ja) | コンピュータディスク駆動装置等に関連する書込ヘッドのコイル内の迅速な磁束反転を可能とする方法及び回路 | |
JP4177910B2 (ja) | 磁気ヘッドアッセンブリ及び磁気ディスク装置 | |
JPH0845008A (ja) | 記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |