JP3813045B2 - Ｈブリッジドライバ - Google Patents
Ｈブリッジドライバ Download PDFInfo
- Publication number
- JP3813045B2 JP3813045B2 JP2000057985A JP2000057985A JP3813045B2 JP 3813045 B2 JP3813045 B2 JP 3813045B2 JP 2000057985 A JP2000057985 A JP 2000057985A JP 2000057985 A JP2000057985 A JP 2000057985A JP 3813045 B2 JP3813045 B2 JP 3813045B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- signal
- drive signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、負荷をその両端から相補的に駆動するためのＨブリッジを駆動する信号として方形波状の信号を生成する駆動信号生成回路を有するＨブリッジドライバに関するものである。
【０００２】
【従来の技術】
従来、負荷としてトランスの１次側コイルを駆動するようなＨブリッジドライバでは、図４に示すように、例えば、ソースが電源電圧ＶCCに接続されたｐチャネルのＭＯＳ型ＦＥＴ（以下、「ｐＭＯＳ」と言う）３０１とソースがグランドＧＮＤに接続されたｎチャネルのＭＯＳ型ＦＥＴ（以下、「ｎＭＯＳ」と言う）３０２とのドレイン同士が接続されて成る２つの相補接続回路３００−１、３００−２から成るＨブリッジ４００を駆動する場合、ロジック回路１００’から出力される信号Ｐ１をバッファアンプ２００−１’を介してそのまま相補接続回路３００−１のｐＭＯＳ３０１及びｎＭＯＳ３０２のゲートに、ロジック回路１００’から出力される、信号Ｐ１を反転させた信号Ｐ２をバッファアンプ２００−２’を介してそのまま相補接続回路３００−２のｐＭＯＳ３０１及びｎＭＯＳ３０２のゲートにそれぞれ与えていた。
【０００３】
以上の構成により、ｐチャネルのＭＯＳ型ＦＥＴがＯＮする閾値をＶthp、ｎチャネルのＭＯＳ型ＦＥＴがＯＮする閾値をＶthnとすると、パルス信号Ｐ１及びＰ２のハイレベルでの電圧値をＶCC−Ｖthpよりも高く、また、ローレベルでの電圧値をＶthnよりも低くしておけば、パルス信号Ｐ１がローレベルでパルス信号Ｐ２がハイレベルであるときには、相補接続回路３００−１においてはｐＭＯＳ３０１がＯＮ、ｎＭＯＳ３０２がＯＦＦとなり、一方、相補接続回路３００−２においてはｐＭＯＳ３０１がＯＦＦ、ｎＭＯＳ３０２がＯＮとなるので、電源電圧ＶCC→相補接続回路３００−１のｐＭＯＳ３０１→負荷５００→相補接続回路３００−２のｎＭＯＳ３０２→グランドＧＮＤの経路で電流が流れ、一方、パルス信号Ｐ１がハイレベルでパルス信号Ｐ２がローレベルであるときには、相補接続回路３００−１においてはｐＭＯＳ３０１がＯＦＦ、ｎＭＯＳ３０２がＯＮとなり、一方、相補接続回路３００−２においてはｐＭＯＳ３０１がＯＮ、ｎＭＯＳ３０２がＯＦＦとなるので、電源電圧ＶCC→相補接続回路３００−２のｐＭＯＳ３０１→負荷５００→相補接続回路３００−１のｎＭＯＳ３０２→グランドＧＮＤの経路で電流が流れ、負荷５００がその両端から相補的に駆動される。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＨブリッジドライバでは、ロジック回路１００から出力される方形波状のパルス信号（すなわち、高周波成分が含まれる信号）でそのままＨブリッジ４００を駆動していたので、負荷５００のインダクタンス成分に起因して数１０[mV]の高周波ノイズが発生するという問題があり、このため、オーディオ、映像等の分野に使用することができなかった。
【０００５】
そこで、本発明は、Ｈブリッジの駆動信号として方形波状の信号を生成する駆動信号生成回路を備えたＨブリッジドライバであって、Ｈブリッジの負荷のインダクタンス成分に起因して発生する高周波ノイズを大幅に抑制することができるようにしたＨブリッジドライバを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、Ｈブリッジの駆動信号として方形波状の信号を生成する駆動信号生成回路を備えたＨブリッジドライバにおいて、前記駆動信号生成回路で生成されたＨブリッジの駆動信号の波形をなまらせた整形信号を出力する波形整形回路と、Ｈブリッジの出力側の電圧が前記整形信号の電圧と等しくなるように制御する制御回路と、を設け、前記波形整形回路は、コンデンサを有して該コンデンサに生じる電圧に応じた信号を前記整形信号として出力するものであり、前記駆動信号の電圧のレベルが変化する期間において、電流値が前半側で徐々に増大し且つ後半側で徐々に減少する電流を前記コンデンサに流すことによって、前記整形信号を生成する。
そして、例えば、前記波形整形回路は、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、電流値が前半側でゼロから徐々に増大し且つ後半側でゼロまで徐々に減少する第１方向の電流を前記コンデンサに流す一方、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、電流値が前半側でゼロから徐々に増大し且つ後半側でゼロまで徐々に減少する前記第１方向とは逆の第２方向の電流を前記コンデンサに流すことによって、前記整形信号を生成する。
また、例えば、前記整形信号として第１整形信号と第２整形信号とが存在し、 前記波形整形回路は、前記コンデンサに生じる電圧信号及び該電圧信号を反転した信号を、夫々、第１整形信号及び第２整形信号として出力し、前記制御回路は、Ｈブリッジの一方の出力側の電圧が前記第１整形信号の電圧と等しくなるように、且つ他方の出力側の電圧が前記第２整形信号の電圧と等しくなるように制御する。
更に例えば、前記駆動信号のローレベルの電圧及びハイレベルの電圧を夫々ＶＬ及びＶＨとし、ＶＬとＶＨの間の一定の電圧をＶＡ及びＶＢとし（但し、ＶＡ＜ＶＢ）、更に前記駆動信号の電圧をＰＶとした場合、前記波形整形回路は、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、ＰＶ＜ＶＡの時に電流値がＰＶに比例し且つＰＶ＞ＶＡの時に電流値がＶＡに比例する第１電流を生成する第１電流生成回路と、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、ＰＶ＜ＶＢの時に電流値が一定に維持され且つＰＶ＞ＶＢの時に電流値がＰＶの増加に従って増加する第２電流を生成する第２電流生成回路と、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、ＰＶ＞ＶＢの時に電流値がＰＶの減少に従って減少し且つＰＶ＜ＶＢの時に電流値が一定に維持される第３電流を生成する第３電流生成回路と、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、ＰＶ＞ＶＡの時に電流値がＶＡに比例し且つＰＶ＜ＶＡの時に電流値がＰＶに比例する第４電流を生成する第４電流生成回路と、を備え、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、前記第１電流から前記第２電流を差し引いた電流を第１方向に前記コンデンサに流す一方、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、前記第４電流から前記第３電流を差し引いた電流を第１方向とは逆の第２方向に前記コンデンサに流すことによって、前記整形信号を生成する。
【０００７】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態であるＨブリッジドライバの構成を示す図である。１００はＨブリッジの駆動信号として方形波状のパルス信号Ｐを出力するロジック回路である。２００−１、２００−２は演算増幅器である。６００はロジック回路１から出力されるパルス信号の波形をなまらせた信号Ｐ１’と、この信号Ｐ１’を反転させた信号Ｐ２’とを出力する波形整形回路である。そして、ロジック回路１００、演算増幅器２００−１及び２００−２、波形整形回路６００、並びに、これらを接続する配線がまとまって１つの半導体装置となっている。
【０００８】
波形整形回路６００の回路構成例を図２に示す。切り換えスイッチ１はＡ、Ｂ、Ｃの３つの端子を有しており、端子ＡＢ間または端子ＡＣ間のどちらか一方がＯＮする構成となっているが、不図示の回路により、図３に示すように、ロジック回路１００から出力されたパルス信号ＰがハイレベルＶHになったときには端子ＡＣ間がＯＮし、また、同電圧がローレベルＶLになったときには端子ＡＢ間がＯＮするようになっている。切り替えスイッチ１の端子Ａにロジック回路１００から出力されたパルス信号Ｐが入力される。
【０００９】
演算増幅器２は、第１の非反転入力端子が切り換えスイッチ１の端子Ｂに接続されており、第２の非反転入力端子には基準電圧ＶAが印加されている。尚、演算増幅器２では、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧よりも低いときには、第１の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力し、一方、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧以上であるときには、第２の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力する。
【００１０】
ＮＰＮ型のトランジスタ３は、ベースが演算増幅器２の出力側に接続されており、エミッタが抵抗４を介して接地されているとともに演算増幅器２の反転入力端子に接続されており、コレクタがＰＮＰ型のトランジスタ５のコレクタに接続されている。トランジスタ５はダイオード接続されているとともに、そのベースにはＰＮＰ型のトランジスタ６のベースが接続されており、トランジスタ５及び６でカレントミラー回路を構成している。トランジスタ５及び６のエミッタには電源電圧ＶCCが印加されている。
【００１１】
演算増幅器７は、非反転入力端子が抵抗８を介して切り換えスイッチ１の端子Ｂに接続されており、反転入力端子には基準電圧ＶBが印加されている。尚、基準電圧ＶA及びＶB、並びに、ロジック回路１００が出力するパルス信号Ｐのハイレベルの電圧ＶH及びローレベルの電圧ＶLの関係は、ＶL＝０、ＶL＜ＶA＜ＶB＜ＶH、かつ、ＶA＋ＶB＝ＶHになっている。
【００１２】
ＰＮＰ型のトランジスタ９は、ベースが演算増幅器７の出力側に接続されており、エミッタが演算増幅器７の非反転入力端子に接続されており、コレクタがＮＰＮ型のトランジスタ１０のコレクタに接続されている。トランジスタ１０はダイオード接続されているとともに、そのベースにはＮＰＮ型のトランジスタ１１のベースが接続されており、トランジスタ１０及び１１でカレントミラー回路を構成している。トランジスタ１０及び１１のエミッタは接地されている。
【００１３】
演算増幅器１２は、非反転入力端子が抵抗１３を介して切り換えスイッチ１の端子Ｃに接続されており、反転入力端子には基準電圧ＶBが印加されている。ＰＮＰ型のトランジスタ１４は、ベースが演算増幅器１２の出力側に接続されており、エミッタが演算増幅器１２の非反転入力端子に接続されており、コレクタがＮＰＮ型のトランジスタ１５のコレクタに接続されている。
【００１４】
トランジスタ１５はダイオード接続されているとともに、そのベースにはＮＰＮ型のトランジスタ１６のベースが接続されており、トランジスタ１５及び１６でカレントミラー回路を構成している。トランジスタ１５及び１６のエミッタは接地されている。
【００１５】
ＰＮＰ型のトランジスタ１７はダイオード接続されており、そのコレクタはトランジスタ１６のコレクタに接続されている。ＰＮＰ型のトランジスタ１８のベースはトランジスタ１７のベースに接続されており、トランジスタ１７及び１８でカレントミラー回路を構成している。トランジスタ１７及び１８のエミッタには電源電圧ＶCCが印加されている。
【００１６】
演算増幅器１９は、第１の非反転入力端子が切り換えスイッチ１の端子Ｃに接続されており、第２の非反転入力端子には基準電圧ＶAが印加されている。尚、演算増幅器１９では、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧よりも低いときには、第１の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力し、一方、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧以上であるときには、第２の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力する。
【００１７】
ＮＰＮ型のトランジスタ２０は、ベースが演算増幅器１９の出力側に接続されており、エミッタが抵抗２１を介して接地されているとともに演算増幅器１９の反転入力端子に接続されており、コレクタがＰＮＰ型のトランジスタ２２のコレクタに接続されている。
【００１８】
トランジスタ２２はダイオード接続されているとともに、そのベースにはトランジスタ２３のベースが接続されており、トランジスタ２２及び２３でカレントミラー回路を構成している。トランジスタ２２及び２３のエミッタには電源電圧ＶCCが印加されている。
【００１９】
ＮＰＮ型のトランジスタ２４はダイオード接続されており、そのコレクタはトランジスタ２３のコレクタに接続されている。ＮＰＮ型のトランジスタ２５のベースはトランジスタ２４のベースに接続されており、トランジスタ２４及び２５でカレントミラー回路を構成している。トランジスタ２４及び２５のエミッタは接地されている。
【００２０】
トランジスタ６、１１、１８、及び、２５のコレクタは、一端が接地されたコンデンサ２６の他端に共通に接続されている。反転回路２７はコンデンサ２６に生じる電圧信号を反転させて出力する。そして、コンデンサ２６に生じる電圧信号Ｐ１’、及び、反転回路２７の出力信号Ｐ２’が波形整形から６００から出力される。
【００２１】
以上の構成により、波形整形回路６００においては、図３に示すように、ロジック回路１００から出力されたパルス信号Ｐの値ＰVがローレベルＶLからハイレベルＶHに立ち上がる際には、トランジスタ６のコレクタ電流Ｉ1は、抵抗４、８、１３、２１の各抵抗値をそれぞれＲとすれば、ＰV＜ＶAであればＩ1＝ＰV／Ｒ、ＶA≦ＰVであればＩ1＝ＶA／Ｒであり、また、トランジスタ１１のコレクタ電流Ｉ2は、ＰV≦ＶBであればＩ2＝０、ＶB＜ＰVであればＩ2＝（ＰV−ＶB）／Ｒであり、また、トランジスタ１８のコレクタ電流Ｉ3、及び、トランジスタ２５のコレクタ電流Ｉ4は、Ｉ3＝Ｉ4＝０であるので、コンデンサ２６に流れ込む電流ＩCは、ＰV＜ＶAである間はＩC＝ＰV／ＲとなってＰVの上昇に伴って増加し、ＰV＝ＶAとなった時点でＩC＝ＶA／Ｒとなって一定となり、さらに、ＰVが上昇してＶB＜ＰVとなるとＩC＝ＶA／Ｒ−（ＰV−ＶB）／ＲとなってＰVの上昇に伴って減少し、ＰVがハイレベルＶHになったときにはＩC＝０となる。
【００２２】
また、ロジック回路１００から出力されたパルス信号Ｐの電圧ＰVがハイレベルＶHからローレベルＶLに立ち下がる際には、Ｉ1＝Ｉ2＝０であり、また、ＶB＜ＰVであればＩ3＝（ＰV−ＶB）／Ｒ、ＰV≦ＶBであればＩ3＝０であり、また、ＶA≦ＰVであればＩ4＝ＶA／Ｒ、ＰV＜ＶAであればＩ4＝ＰV／Ｒであるので、コンデンサ２６に流れ込む電流ＩCは、ＶB＜ＰVである間はＩC＝（ＰV−ＶB）／Ｒ−ＶA／ＲとなってＰVの下降に伴って減少し、ＰV＝ＶBとなった時点でＩC＝−ＶA／Ｒとなって一定となり、さらに、ＰVが下降してＰV＜ＶAとなるとＩC＝−ＰV／ＲとなってＰVの下降に伴って増加し、ＰVがローレベルＶLになったときにはＩC＝０となる。
【００２３】
したがって、コンデンサ２６に生じる電圧信号Ｐ１’はコンデンサ２６に流れ込む電流ＩCを積分したものとなることから、その信号波形は図３に示すように、ロジック回路１００から出力されたパルス信号Ｐの波形をなまらせたものとなる。このようにして、波形整形回路６００からはロジック回路１００から出力されたパルス信号Ｐの波形をなまらせた信号Ｐ１’、及び、この信号Ｐ１’を反転させた信号Ｐ２’が出力される。
【００２４】
そして、波形整形回路６００から出力される信号Ｐ１’、Ｐ２’はそれぞれ演算増幅器２００−１、２００−２の反転入力端子（−）に入力される。演算増幅器２００−１、２００−２の非反転入力端子（＋）はそれぞれ相補接続回路３００−１、３００−２の出力側（ｐＭＯＳ３０１とｎＭＯＳ３０２とのドレイン同士の接続点）に接続されている。
【００２５】
したがって、演算増幅器２００−１、相補接続回路３００−１、及び、これらの接続関係から成る負帰還制御回路７００−１の働きにより、相補接続回路３００−１の出力側の電圧が波形整形回路６００から出力される信号Ｐ１’の電圧と等しくなるように制御され、また、演算増幅器２００−２、相補接続回路３００−２、及び、これらの接続関係から成る負帰還制御回路７００−２の働きにより、相補接続回路３００−２の出力側の電圧が波形整形回路６００から出力される信号Ｐ２’の電圧と等しくなるように制御される。
【００２６】
まとめると、相補接続回路３００−１の出力側にはロジック回路１００から出力されたパルス信号Ｐの波形をなまらせた信号（すなわち、パルス信号Ｐから高周波成分を取り除いた信号）Ｐ１’が現れ、一方、相補接続回路３００−２の出力側にはロジック回路１００から出力されたパルス信号Ｐの波形をなまらせた信号（すなわち、パルス信号Ｐから高周波成分を取り除いた信号）を反転させた信号Ｐ２’が現れるので、負荷５００のインダクタンス成分に起因して発生する高周波ノイズを大幅に抑制することができるようになる。また、これにより、オーディオ、映像等の分野に使用することができるようになる。
【００２７】
尚、演算増幅器の出力を相補型出力回路のゲートに共通に印加している例についてのみ説明したが、演算増幅器を異なる２つのスレッショルド電圧またはタイミングで出力が切り換わるようにして、異なる電圧でｐＭＯＳとｎＭＯＳを切り換えるようにすれば、駆動回路での貫通電流を減らすことができるようになり、更に良い。
【００２８】
【発明の効果】
以上説明したように、本発明のＨブリッジドライバによれば、Ｈブリッジの出力側にはＨブリッジの駆動信号の波形をなまらせた信号が現れるので、Ｈブリッジの駆動信号として方形波状の信号が生成される場合であっても、Ｈブリッジの負荷のインダクタンス成分に起因して発生する高周波ノイズを大幅に抑制することができるようになる。また、これにより、オーディオ、映像等の分野に使用することができるようになる。
【図面の簡単な説明】
【図１】 本発明の一実施形態であるＨブリッジドライバの構成を示す図である。
【図２】 波形整形回路の一回路構成例を示す図である。
【図３】 図１に示すＨブリッジドライバの各部の信号の波形図である。
【図４】 従来例のＨブリッジドライバの構成を示す図である。
【符号の説明】
１ 切り替えスイッチ
２ 演算増幅器
３ ＮＰＮ型のトランジスタ
４ 抵抗
５、６ ＰＮＰ型のトランジスタ
７ 演算増幅器
８ 抵抗
９ ＰＮＰ型のトランジスタ
１０、１１ ＮＰＮ型のトランジスタ
１２ 演算増幅器
１３ 抵抗
１４ ＰＮＰ型のトランジスタ
１５、１６ ＮＰＮ型のトランジスタ
１７、１８ ＰＮＰ型のトランジスタ
１９ 演算増幅器
２０ ＮＰＮ型のトランジスタ
２１ 抵抗
２２、２３ ＰＮＰ型のトランジスタ
２４、２５ ＮＰＮ型のトランジスタ
２６ コンデンサ
２７ 反転回路
１００ ロジック回路
２００−１、２００−２ 演算増幅器
３００−１、３００−２ 相補接続回路
３０１ ｐチャネルのＭＯＳ型ＦＥＴ
３０２ ｎチャネルのＭＯＳ型ＦＥＴ
４００ Ｈブリッジ
５００ 負荷
６００ 波形整形回路
７００−１、７００−２ 負帰還制御回路
【発明の属する技術分野】
本発明は、負荷をその両端から相補的に駆動するためのＨブリッジを駆動する信号として方形波状の信号を生成する駆動信号生成回路を有するＨブリッジドライバに関するものである。
【０００２】
【従来の技術】
従来、負荷としてトランスの１次側コイルを駆動するようなＨブリッジドライバでは、図４に示すように、例えば、ソースが電源電圧ＶCCに接続されたｐチャネルのＭＯＳ型ＦＥＴ（以下、「ｐＭＯＳ」と言う）３０１とソースがグランドＧＮＤに接続されたｎチャネルのＭＯＳ型ＦＥＴ（以下、「ｎＭＯＳ」と言う）３０２とのドレイン同士が接続されて成る２つの相補接続回路３００−１、３００−２から成るＨブリッジ４００を駆動する場合、ロジック回路１００’から出力される信号Ｐ１をバッファアンプ２００−１’を介してそのまま相補接続回路３００−１のｐＭＯＳ３０１及びｎＭＯＳ３０２のゲートに、ロジック回路１００’から出力される、信号Ｐ１を反転させた信号Ｐ２をバッファアンプ２００−２’を介してそのまま相補接続回路３００−２のｐＭＯＳ３０１及びｎＭＯＳ３０２のゲートにそれぞれ与えていた。
【０００３】
以上の構成により、ｐチャネルのＭＯＳ型ＦＥＴがＯＮする閾値をＶthp、ｎチャネルのＭＯＳ型ＦＥＴがＯＮする閾値をＶthnとすると、パルス信号Ｐ１及びＰ２のハイレベルでの電圧値をＶCC−Ｖthpよりも高く、また、ローレベルでの電圧値をＶthnよりも低くしておけば、パルス信号Ｐ１がローレベルでパルス信号Ｐ２がハイレベルであるときには、相補接続回路３００−１においてはｐＭＯＳ３０１がＯＮ、ｎＭＯＳ３０２がＯＦＦとなり、一方、相補接続回路３００−２においてはｐＭＯＳ３０１がＯＦＦ、ｎＭＯＳ３０２がＯＮとなるので、電源電圧ＶCC→相補接続回路３００−１のｐＭＯＳ３０１→負荷５００→相補接続回路３００−２のｎＭＯＳ３０２→グランドＧＮＤの経路で電流が流れ、一方、パルス信号Ｐ１がハイレベルでパルス信号Ｐ２がローレベルであるときには、相補接続回路３００−１においてはｐＭＯＳ３０１がＯＦＦ、ｎＭＯＳ３０２がＯＮとなり、一方、相補接続回路３００−２においてはｐＭＯＳ３０１がＯＮ、ｎＭＯＳ３０２がＯＦＦとなるので、電源電圧ＶCC→相補接続回路３００−２のｐＭＯＳ３０１→負荷５００→相補接続回路３００−１のｎＭＯＳ３０２→グランドＧＮＤの経路で電流が流れ、負荷５００がその両端から相補的に駆動される。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＨブリッジドライバでは、ロジック回路１００から出力される方形波状のパルス信号（すなわち、高周波成分が含まれる信号）でそのままＨブリッジ４００を駆動していたので、負荷５００のインダクタンス成分に起因して数１０[mV]の高周波ノイズが発生するという問題があり、このため、オーディオ、映像等の分野に使用することができなかった。
【０００５】
そこで、本発明は、Ｈブリッジの駆動信号として方形波状の信号を生成する駆動信号生成回路を備えたＨブリッジドライバであって、Ｈブリッジの負荷のインダクタンス成分に起因して発生する高周波ノイズを大幅に抑制することができるようにしたＨブリッジドライバを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、Ｈブリッジの駆動信号として方形波状の信号を生成する駆動信号生成回路を備えたＨブリッジドライバにおいて、前記駆動信号生成回路で生成されたＨブリッジの駆動信号の波形をなまらせた整形信号を出力する波形整形回路と、Ｈブリッジの出力側の電圧が前記整形信号の電圧と等しくなるように制御する制御回路と、を設け、前記波形整形回路は、コンデンサを有して該コンデンサに生じる電圧に応じた信号を前記整形信号として出力するものであり、前記駆動信号の電圧のレベルが変化する期間において、電流値が前半側で徐々に増大し且つ後半側で徐々に減少する電流を前記コンデンサに流すことによって、前記整形信号を生成する。
そして、例えば、前記波形整形回路は、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、電流値が前半側でゼロから徐々に増大し且つ後半側でゼロまで徐々に減少する第１方向の電流を前記コンデンサに流す一方、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、電流値が前半側でゼロから徐々に増大し且つ後半側でゼロまで徐々に減少する前記第１方向とは逆の第２方向の電流を前記コンデンサに流すことによって、前記整形信号を生成する。
また、例えば、前記整形信号として第１整形信号と第２整形信号とが存在し、 前記波形整形回路は、前記コンデンサに生じる電圧信号及び該電圧信号を反転した信号を、夫々、第１整形信号及び第２整形信号として出力し、前記制御回路は、Ｈブリッジの一方の出力側の電圧が前記第１整形信号の電圧と等しくなるように、且つ他方の出力側の電圧が前記第２整形信号の電圧と等しくなるように制御する。
更に例えば、前記駆動信号のローレベルの電圧及びハイレベルの電圧を夫々ＶＬ及びＶＨとし、ＶＬとＶＨの間の一定の電圧をＶＡ及びＶＢとし（但し、ＶＡ＜ＶＢ）、更に前記駆動信号の電圧をＰＶとした場合、前記波形整形回路は、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、ＰＶ＜ＶＡの時に電流値がＰＶに比例し且つＰＶ＞ＶＡの時に電流値がＶＡに比例する第１電流を生成する第１電流生成回路と、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、ＰＶ＜ＶＢの時に電流値が一定に維持され且つＰＶ＞ＶＢの時に電流値がＰＶの増加に従って増加する第２電流を生成する第２電流生成回路と、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、ＰＶ＞ＶＢの時に電流値がＰＶの減少に従って減少し且つＰＶ＜ＶＢの時に電流値が一定に維持される第３電流を生成する第３電流生成回路と、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、ＰＶ＞ＶＡの時に電流値がＶＡに比例し且つＰＶ＜ＶＡの時に電流値がＰＶに比例する第４電流を生成する第４電流生成回路と、を備え、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、前記第１電流から前記第２電流を差し引いた電流を第１方向に前記コンデンサに流す一方、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、前記第４電流から前記第３電流を差し引いた電流を第１方向とは逆の第２方向に前記コンデンサに流すことによって、前記整形信号を生成する。
【０００７】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態であるＨブリッジドライバの構成を示す図である。１００はＨブリッジの駆動信号として方形波状のパルス信号Ｐを出力するロジック回路である。２００−１、２００−２は演算増幅器である。６００はロジック回路１から出力されるパルス信号の波形をなまらせた信号Ｐ１’と、この信号Ｐ１’を反転させた信号Ｐ２’とを出力する波形整形回路である。そして、ロジック回路１００、演算増幅器２００−１及び２００−２、波形整形回路６００、並びに、これらを接続する配線がまとまって１つの半導体装置となっている。
【０００８】
波形整形回路６００の回路構成例を図２に示す。切り換えスイッチ１はＡ、Ｂ、Ｃの３つの端子を有しており、端子ＡＢ間または端子ＡＣ間のどちらか一方がＯＮする構成となっているが、不図示の回路により、図３に示すように、ロジック回路１００から出力されたパルス信号ＰがハイレベルＶHになったときには端子ＡＣ間がＯＮし、また、同電圧がローレベルＶLになったときには端子ＡＢ間がＯＮするようになっている。切り替えスイッチ１の端子Ａにロジック回路１００から出力されたパルス信号Ｐが入力される。
【０００９】
演算増幅器２は、第１の非反転入力端子が切り換えスイッチ１の端子Ｂに接続されており、第２の非反転入力端子には基準電圧ＶAが印加されている。尚、演算増幅器２では、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧よりも低いときには、第１の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力し、一方、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧以上であるときには、第２の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力する。
【００１０】
ＮＰＮ型のトランジスタ３は、ベースが演算増幅器２の出力側に接続されており、エミッタが抵抗４を介して接地されているとともに演算増幅器２の反転入力端子に接続されており、コレクタがＰＮＰ型のトランジスタ５のコレクタに接続されている。トランジスタ５はダイオード接続されているとともに、そのベースにはＰＮＰ型のトランジスタ６のベースが接続されており、トランジスタ５及び６でカレントミラー回路を構成している。トランジスタ５及び６のエミッタには電源電圧ＶCCが印加されている。
【００１１】
演算増幅器７は、非反転入力端子が抵抗８を介して切り換えスイッチ１の端子Ｂに接続されており、反転入力端子には基準電圧ＶBが印加されている。尚、基準電圧ＶA及びＶB、並びに、ロジック回路１００が出力するパルス信号Ｐのハイレベルの電圧ＶH及びローレベルの電圧ＶLの関係は、ＶL＝０、ＶL＜ＶA＜ＶB＜ＶH、かつ、ＶA＋ＶB＝ＶHになっている。
【００１２】
ＰＮＰ型のトランジスタ９は、ベースが演算増幅器７の出力側に接続されており、エミッタが演算増幅器７の非反転入力端子に接続されており、コレクタがＮＰＮ型のトランジスタ１０のコレクタに接続されている。トランジスタ１０はダイオード接続されているとともに、そのベースにはＮＰＮ型のトランジスタ１１のベースが接続されており、トランジスタ１０及び１１でカレントミラー回路を構成している。トランジスタ１０及び１１のエミッタは接地されている。
【００１３】
演算増幅器１２は、非反転入力端子が抵抗１３を介して切り換えスイッチ１の端子Ｃに接続されており、反転入力端子には基準電圧ＶBが印加されている。ＰＮＰ型のトランジスタ１４は、ベースが演算増幅器１２の出力側に接続されており、エミッタが演算増幅器１２の非反転入力端子に接続されており、コレクタがＮＰＮ型のトランジスタ１５のコレクタに接続されている。
【００１４】
トランジスタ１５はダイオード接続されているとともに、そのベースにはＮＰＮ型のトランジスタ１６のベースが接続されており、トランジスタ１５及び１６でカレントミラー回路を構成している。トランジスタ１５及び１６のエミッタは接地されている。
【００１５】
ＰＮＰ型のトランジスタ１７はダイオード接続されており、そのコレクタはトランジスタ１６のコレクタに接続されている。ＰＮＰ型のトランジスタ１８のベースはトランジスタ１７のベースに接続されており、トランジスタ１７及び１８でカレントミラー回路を構成している。トランジスタ１７及び１８のエミッタには電源電圧ＶCCが印加されている。
【００１６】
演算増幅器１９は、第１の非反転入力端子が切り換えスイッチ１の端子Ｃに接続されており、第２の非反転入力端子には基準電圧ＶAが印加されている。尚、演算増幅器１９では、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧よりも低いときには、第１の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力し、一方、第１の非反転入力端子の電圧が第２の非反転入力端子の電圧以上であるときには、第２の非反転入力端子の電圧と反転入力端子の電圧との電圧差を増幅して出力する。
【００１７】
ＮＰＮ型のトランジスタ２０は、ベースが演算増幅器１９の出力側に接続されており、エミッタが抵抗２１を介して接地されているとともに演算増幅器１９の反転入力端子に接続されており、コレクタがＰＮＰ型のトランジスタ２２のコレクタに接続されている。
【００１８】
トランジスタ２２はダイオード接続されているとともに、そのベースにはトランジスタ２３のベースが接続されており、トランジスタ２２及び２３でカレントミラー回路を構成している。トランジスタ２２及び２３のエミッタには電源電圧ＶCCが印加されている。
【００１９】
ＮＰＮ型のトランジスタ２４はダイオード接続されており、そのコレクタはトランジスタ２３のコレクタに接続されている。ＮＰＮ型のトランジスタ２５のベースはトランジスタ２４のベースに接続されており、トランジスタ２４及び２５でカレントミラー回路を構成している。トランジスタ２４及び２５のエミッタは接地されている。
【００２０】
トランジスタ６、１１、１８、及び、２５のコレクタは、一端が接地されたコンデンサ２６の他端に共通に接続されている。反転回路２７はコンデンサ２６に生じる電圧信号を反転させて出力する。そして、コンデンサ２６に生じる電圧信号Ｐ１’、及び、反転回路２７の出力信号Ｐ２’が波形整形から６００から出力される。
【００２１】
以上の構成により、波形整形回路６００においては、図３に示すように、ロジック回路１００から出力されたパルス信号Ｐの値ＰVがローレベルＶLからハイレベルＶHに立ち上がる際には、トランジスタ６のコレクタ電流Ｉ1は、抵抗４、８、１３、２１の各抵抗値をそれぞれＲとすれば、ＰV＜ＶAであればＩ1＝ＰV／Ｒ、ＶA≦ＰVであればＩ1＝ＶA／Ｒであり、また、トランジスタ１１のコレクタ電流Ｉ2は、ＰV≦ＶBであればＩ2＝０、ＶB＜ＰVであればＩ2＝（ＰV−ＶB）／Ｒであり、また、トランジスタ１８のコレクタ電流Ｉ3、及び、トランジスタ２５のコレクタ電流Ｉ4は、Ｉ3＝Ｉ4＝０であるので、コンデンサ２６に流れ込む電流ＩCは、ＰV＜ＶAである間はＩC＝ＰV／ＲとなってＰVの上昇に伴って増加し、ＰV＝ＶAとなった時点でＩC＝ＶA／Ｒとなって一定となり、さらに、ＰVが上昇してＶB＜ＰVとなるとＩC＝ＶA／Ｒ−（ＰV−ＶB）／ＲとなってＰVの上昇に伴って減少し、ＰVがハイレベルＶHになったときにはＩC＝０となる。
【００２２】
また、ロジック回路１００から出力されたパルス信号Ｐの電圧ＰVがハイレベルＶHからローレベルＶLに立ち下がる際には、Ｉ1＝Ｉ2＝０であり、また、ＶB＜ＰVであればＩ3＝（ＰV−ＶB）／Ｒ、ＰV≦ＶBであればＩ3＝０であり、また、ＶA≦ＰVであればＩ4＝ＶA／Ｒ、ＰV＜ＶAであればＩ4＝ＰV／Ｒであるので、コンデンサ２６に流れ込む電流ＩCは、ＶB＜ＰVである間はＩC＝（ＰV−ＶB）／Ｒ−ＶA／ＲとなってＰVの下降に伴って減少し、ＰV＝ＶBとなった時点でＩC＝−ＶA／Ｒとなって一定となり、さらに、ＰVが下降してＰV＜ＶAとなるとＩC＝−ＰV／ＲとなってＰVの下降に伴って増加し、ＰVがローレベルＶLになったときにはＩC＝０となる。
【００２３】
したがって、コンデンサ２６に生じる電圧信号Ｐ１’はコンデンサ２６に流れ込む電流ＩCを積分したものとなることから、その信号波形は図３に示すように、ロジック回路１００から出力されたパルス信号Ｐの波形をなまらせたものとなる。このようにして、波形整形回路６００からはロジック回路１００から出力されたパルス信号Ｐの波形をなまらせた信号Ｐ１’、及び、この信号Ｐ１’を反転させた信号Ｐ２’が出力される。
【００２４】
そして、波形整形回路６００から出力される信号Ｐ１’、Ｐ２’はそれぞれ演算増幅器２００−１、２００−２の反転入力端子（−）に入力される。演算増幅器２００−１、２００−２の非反転入力端子（＋）はそれぞれ相補接続回路３００−１、３００−２の出力側（ｐＭＯＳ３０１とｎＭＯＳ３０２とのドレイン同士の接続点）に接続されている。
【００２５】
したがって、演算増幅器２００−１、相補接続回路３００−１、及び、これらの接続関係から成る負帰還制御回路７００−１の働きにより、相補接続回路３００−１の出力側の電圧が波形整形回路６００から出力される信号Ｐ１’の電圧と等しくなるように制御され、また、演算増幅器２００−２、相補接続回路３００−２、及び、これらの接続関係から成る負帰還制御回路７００−２の働きにより、相補接続回路３００−２の出力側の電圧が波形整形回路６００から出力される信号Ｐ２’の電圧と等しくなるように制御される。
【００２６】
まとめると、相補接続回路３００−１の出力側にはロジック回路１００から出力されたパルス信号Ｐの波形をなまらせた信号（すなわち、パルス信号Ｐから高周波成分を取り除いた信号）Ｐ１’が現れ、一方、相補接続回路３００−２の出力側にはロジック回路１００から出力されたパルス信号Ｐの波形をなまらせた信号（すなわち、パルス信号Ｐから高周波成分を取り除いた信号）を反転させた信号Ｐ２’が現れるので、負荷５００のインダクタンス成分に起因して発生する高周波ノイズを大幅に抑制することができるようになる。また、これにより、オーディオ、映像等の分野に使用することができるようになる。
【００２７】
尚、演算増幅器の出力を相補型出力回路のゲートに共通に印加している例についてのみ説明したが、演算増幅器を異なる２つのスレッショルド電圧またはタイミングで出力が切り換わるようにして、異なる電圧でｐＭＯＳとｎＭＯＳを切り換えるようにすれば、駆動回路での貫通電流を減らすことができるようになり、更に良い。
【００２８】
【発明の効果】
以上説明したように、本発明のＨブリッジドライバによれば、Ｈブリッジの出力側にはＨブリッジの駆動信号の波形をなまらせた信号が現れるので、Ｈブリッジの駆動信号として方形波状の信号が生成される場合であっても、Ｈブリッジの負荷のインダクタンス成分に起因して発生する高周波ノイズを大幅に抑制することができるようになる。また、これにより、オーディオ、映像等の分野に使用することができるようになる。
【図面の簡単な説明】
【図１】 本発明の一実施形態であるＨブリッジドライバの構成を示す図である。
【図２】 波形整形回路の一回路構成例を示す図である。
【図３】 図１に示すＨブリッジドライバの各部の信号の波形図である。
【図４】 従来例のＨブリッジドライバの構成を示す図である。
【符号の説明】
１ 切り替えスイッチ
２ 演算増幅器
３ ＮＰＮ型のトランジスタ
４ 抵抗
５、６ ＰＮＰ型のトランジスタ
７ 演算増幅器
８ 抵抗
９ ＰＮＰ型のトランジスタ
１０、１１ ＮＰＮ型のトランジスタ
１２ 演算増幅器
１３ 抵抗
１４ ＰＮＰ型のトランジスタ
１５、１６ ＮＰＮ型のトランジスタ
１７、１８ ＰＮＰ型のトランジスタ
１９ 演算増幅器
２０ ＮＰＮ型のトランジスタ
２１ 抵抗
２２、２３ ＰＮＰ型のトランジスタ
２４、２５ ＮＰＮ型のトランジスタ
２６ コンデンサ
２７ 反転回路
１００ ロジック回路
２００−１、２００−２ 演算増幅器
３００−１、３００−２ 相補接続回路
３０１ ｐチャネルのＭＯＳ型ＦＥＴ
３０２ ｎチャネルのＭＯＳ型ＦＥＴ
４００ Ｈブリッジ
５００ 負荷
６００ 波形整形回路
７００−１、７００−２ 負帰還制御回路
Claims (4)
- Ｈブリッジの駆動信号として方形波状の信号を生成する駆動信号生成回路を備えたＨブリッジドライバにおいて、
前記駆動信号生成回路で生成されたＨブリッジの駆動信号の波形をなまらせた整形信号を出力する波形整形回路と、
Ｈブリッジの出力側の電圧が前記整形信号の電圧と等しくなるように制御する制御回路と、を設け、
前記波形整形回路は、コンデンサを有して該コンデンサに生じる電圧に応じた信号を前記整形信号として出力するものであり、前記駆動信号の電圧のレベルが変化する期間において、電流値が前半側で徐々に増大し且つ後半側で徐々に減少する電流を前記コンデンサに流すことによって、前記整形信号を生成する
ことを特徴とするＨブリッジドライバ。 - 前記波形整形回路は、前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、電流値が前半側でゼロから徐々に増大し且つ後半側でゼロまで徐々に減少する第１方向の電流を前記コンデンサに流す一方、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、電流値が前半側でゼロから徐々に増大し且つ後半側でゼロまで徐々に減少する前記第１方向とは逆の第２方向の電流を前記コンデンサに流すことによって、前記整形信号を生成する
ことを特徴とする請求項１に記載のＨブリッジドライバ。 - 前記整形信号として第１整形信号と第２整形信号とが存在し、
前記波形整形回路は、前記コンデンサに生じる電圧信号及び該電圧信号を反転した信号を、夫々、第１整形信号及び第２整形信号として出力し、
前記制御回路は、Ｈブリッジの一方の出力側の電圧が前記第１整形信号の電圧と等しくなるように、且つ他方の出力側の電圧が前記第２整形信号の電圧と等しくなるように制御する
ことを特徴とする請求項１または請求項２に記載のＨブリッジドライバ。 - 前記駆動信号のローレベルの電圧及びハイレベルの電圧を夫々ＶＬ及びＶＨとし、ＶＬとＶＨの間の一定の電圧をＶＡ及びＶＢとし（但し、ＶＡ＜ＶＢ）、更に前記駆動信号の電圧をＰＶとした場合、
前記波形整形回路は、
前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、ＰＶ＜ＶＡの時に電流値がＰＶに比例し且つＰＶ＞ＶＡの時に電流値がＶＡに比例する第１電流を生成する第１電流生成回路と、
前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、ＰＶ＜ＶＢの時に電流値が一定に維持され且つＰＶ＞ＶＢの時に電流値がＰＶの増加に従って増加する第２電流を生成する第２電流生成回路と、
前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、ＰＶ＞ＶＢの時に電流値がＰＶの減少に従って減少し且つＰＶ＜ＶＢの時に電流値が一定に維持される第３電流を生成する第３電流生成回路と、
前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、ＰＶ＞ＶＡの時に電流値がＶＡに比例し且つＰＶ＜ＶＡの時に電流値がＰＶに比例する第４電流を生成する第４電流生成回路と、を備え、
前記駆動信号の電圧がローレベルからハイレベルに変化する期間において、前記第１電流から前記第２電流を差し引いた電流を第１方向に前記コンデンサに流す一方、前記駆動信号の電圧がハイレベルからローレベルに変化する期間において、前記第４電流から前記第３電流を差し引いた電流を第１方向とは逆の第２方向に前記コンデンサに流すことによって、前記整形信号を生成する
ことを特徴とする請求項１〜請求項３の何れかに記載のＨブリッジドライバ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057985A JP3813045B2 (ja) | 2000-02-29 | 2000-02-29 | Ｈブリッジドライバ |
| US09/793,394 US6753717B2 (en) | 2000-02-29 | 2001-02-27 | H-bridge driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057985A JP3813045B2 (ja) | 2000-02-29 | 2000-02-29 | Ｈブリッジドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244800A JP2001244800A (ja) | 2001-09-07 |
| JP3813045B2 true JP3813045B2 (ja) | 2006-08-23 |
Family
ID=18578647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000057985A Expired - Fee Related JP3813045B2 (ja) | 2000-02-29 | 2000-02-29 | Ｈブリッジドライバ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6753717B2 (ja) |
| JP (1) | JP3813045B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3813045B2 (ja) * | 2000-02-29 | 2006-08-23 | ローム株式会社 | Ｈブリッジドライバ |
| JP2002330596A (ja) | 2001-03-13 | 2002-11-15 | Semikron Elektron Gmbh | スイッチング電圧変換器 |
| WO2003065561A1 (en) * | 2002-01-30 | 2003-08-07 | Koninklijke Philips Electronics N.V. | System comprising an electrical bridge for generating an electrical signal for a load and a control unit for such a system |
| JP2005064661A (ja) * | 2003-08-08 | 2005-03-10 | Onkyo Corp | パルス幅変調回路およびこの回路を備えたスイッチングアンプ |
| US20060066352A1 (en) * | 2004-09-30 | 2006-03-30 | Davis Bradley K | Low-voltage, low-skew differential transmitter |
| JPWO2006057054A1 (ja) * | 2004-11-29 | 2008-06-05 | 株式会社日立超エル・エス・アイ・システムズ | 湿度計測装置 |
| US7292087B2 (en) * | 2005-03-15 | 2007-11-06 | Apex Microtechnology Corporation | Power supplies for driving H-bridges |
| JP2008167091A (ja) * | 2006-12-28 | 2008-07-17 | Matsushita Electric Ind Co Ltd | 三角波発生回路およびｐｗｍ変調回路 |
| JP5357995B2 (ja) * | 2012-04-10 | 2013-12-04 | ビステオン グローバル テクノロジーズ インコーポレイテッド | 負荷駆動回路装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0112119B1 (en) * | 1982-12-08 | 1988-08-24 | Siliconix Limited | Bridge rectifier circuit |
| JP2564787B2 (ja) * | 1983-12-23 | 1996-12-18 | 富士通株式会社 | ゲートアレー大規模集積回路装置及びその製造方法 |
| FR2606960A1 (fr) * | 1986-11-14 | 1988-05-20 | Efcis | Circuit d'emission de signaux numeriques pour un reseau telephonique |
| IT1215501B (it) * | 1987-05-18 | 1990-02-14 | Sgs Microelettronica Spa | Circuito a ponte a transistori moscon ricircolo veloce di corrente abassa diddipazione. |
| JPH07118947B2 (ja) * | 1988-12-05 | 1995-12-18 | 日本電気株式会社 | 半導体装置 |
| US5243472A (en) * | 1991-08-29 | 1993-09-07 | Minnesota Mining And Manufacturing Company | Series resonant AC erase head drive circuit |
| US5257175A (en) * | 1992-05-08 | 1993-10-26 | Texas Instruments Incorporated | Analog control of inductive flyback voltages in a full bridge circuit |
| EP0587945A1 (en) * | 1992-09-18 | 1994-03-23 | Mietec Alcatel | Amplitude regulation circuit |
| US5372045A (en) * | 1993-02-12 | 1994-12-13 | Rosemount Inc. | Bridge pulse controlled constant current driver for magnetic flowmeter |
| DE4403375A1 (de) * | 1993-03-04 | 1994-09-08 | Siemens Ag | Einrichtung und Verfahren zum Steuern eines induktiven Verbrauchers |
| US6147545A (en) * | 1994-03-08 | 2000-11-14 | Texas Instruments Incorporated | Bridge control circuit for eliminating shoot-through current |
| DE69427292D1 (de) * | 1994-07-19 | 2001-06-28 | Sgs Thomson Microelectronics | Bidirektionale Stromabfühlschaltung für eine H-Brücke |
| US5631527A (en) * | 1994-09-06 | 1997-05-20 | Sgs-Thomson Microelectronics, Inc. | Voice coil motor feedback control circuit |
| EP0810444A1 (en) * | 1996-05-31 | 1997-12-03 | STMicroelectronics S.r.l. | Diagnosys circuit for possible faults during the driving phase of an electric load by a bridge stage |
| US5767740A (en) * | 1996-09-27 | 1998-06-16 | Harris Corporation | Switching amplifier closed loop dual comparator modulation technique |
| GB2319413B (en) * | 1996-11-12 | 2001-06-06 | Lsi Logic Corp | Driver circuits |
| US6052017A (en) * | 1997-06-30 | 2000-04-18 | Stmicroelectronics, Inc. | Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like |
| US6124751A (en) * | 1997-06-30 | 2000-09-26 | Stmicroelectronics, Inc. | Boost capacitor for an H-bridge integrated circuit motor controller having matching characteristics with that of the low-side switching devices of the bridge |
| US6229273B1 (en) * | 1999-02-23 | 2001-05-08 | Lucent Technologies, Inc. | Actuator driver circuit |
| US6259305B1 (en) * | 1999-02-25 | 2001-07-10 | Stmicroelectronics, Inc. | Method and apparatus to drive the coil of a magnetic write head |
| JP3324555B2 (ja) * | 1999-04-07 | 2002-09-17 | 日本電気株式会社 | トランジスタの誤動作、破壊防止回路 |
| US6262632B1 (en) * | 1999-11-16 | 2001-07-17 | Texas Instruments Incorporated | Concept and method to enable filterless, efficient operation of Class-D amplifiers |
| JP3813045B2 (ja) * | 2000-02-29 | 2006-08-23 | ローム株式会社 | Ｈブリッジドライバ |
| US6617913B1 (en) * | 2001-08-27 | 2003-09-09 | Unisys Corporation | Self-latching H-bridge system and apparatus |
-
2000
- 2000-02-29 JP JP2000057985A patent/JP3813045B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-27 US US09/793,394 patent/US6753717B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6753717B2 (en) | 2004-06-22 |
| US20020005748A1 (en) | 2002-01-17 |
| JP2001244800A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400191B2 (en) | Switching power amplifier | |
| US20080030267A1 (en) | Class-d audio amplifier with half-swing pulse-width-modulation | |
| US5194760A (en) | Slew rate limited inductive load driver | |
| US20090153249A1 (en) | Rail to rail buffer amplifier | |
| US6563376B2 (en) | Mute circuit and digital audio amplifier circuit | |
| JP3813045B2 (ja) | Ｈブリッジドライバ | |
| US7049890B2 (en) | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range | |
| US6937091B2 (en) | Class D amplifier | |
| JPWO2004010575A1 (ja) | パワーアンプ装置 | |
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| US20060087363A1 (en) | Apparatus for driving an electromagnetic load | |
| JP2003023328A (ja) | オーディオアンプ | |
| JP2005210692A (ja) | 可変電源電圧を使用するｄ級増幅器における音量調節 | |
| JPH02892B2 (ja) | ||
| KR100582172B1 (ko) | Ｄ급 증폭기 | |
| US7184288B2 (en) | System for controlling the dissipated power supply of a power stage working in a mixed Linear/PWM mode and driving an electromagnetic load | |
| KR100796319B1 (ko) | 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기 | |
| JP3124179B2 (ja) | パルス幅変調回路 | |
| KR20040047779A (ko) | 스위치 모드 회로에서 출력 임피던스 정합을 위한 회로 및방법 | |
| TW200529524A (en) | Laser diode driving circuit | |
| JP4087540B2 (ja) | プッシュプル型増幅回路 | |
| JP2001177380A (ja) | 比較回路及びこれを用いた発振回路 | |
| US11309853B1 (en) | Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation | |
| TWI717303B (zh) | 具遲滯功能之比較電路與比較模組 | |
| US4956613A (en) | Differential amplifier having externally controllable power consumption |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |