JP3525518B2 - データ転送装置 - Google Patents

データ転送装置

Info

Publication number
JP3525518B2
JP3525518B2 JP27442894A JP27442894A JP3525518B2 JP 3525518 B2 JP3525518 B2 JP 3525518B2 JP 27442894 A JP27442894 A JP 27442894A JP 27442894 A JP27442894 A JP 27442894A JP 3525518 B2 JP3525518 B2 JP 3525518B2
Authority
JP
Japan
Prior art keywords
dma
channel
transfer
backup
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27442894A
Other languages
English (en)
Other versions
JPH08115290A (ja
Inventor
靖彰 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP27442894A priority Critical patent/JP3525518B2/ja
Priority to TW083110506A priority patent/TW286380B/zh
Priority to US08/542,097 priority patent/US5809335A/en
Publication of JPH08115290A publication Critical patent/JPH08115290A/ja
Application granted granted Critical
Publication of JP3525518B2 publication Critical patent/JP3525518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、複数のＤＭＡチャネ
ルをもつデータ転送装置に関し、特にＤＭＡブロック転
送の中断／再開処理に好適なデータ転送装置に関する。
【０００２】
【従来の技術】ゲーム機器などでは、画像データや音源
データを頻繁にメモリに書き込んだり、あるいはメモリ
から読み出したりする必要がある。そこで、ＣＰＵの負
荷を軽減するため、通常、メモリ等の外部モジュール間
のデータ転送はＤＭＡ（DirectMemory Access）転送に
よって行われている。従来、こうしたデータ転送装置で
は、早く起動が掛かったＤＭＡチャネルが最優先に処理
され、またＤＭＡブロック転送処理中に出されたＤＭＡ
ブロック転送要求では、その優先順位には関係なく待機
状態となり、処理中のＤＭＡブロック転送の終了を待っ
て始めて、待機中のＤＭＡブロック転送要求の処理がそ
の優先順位に従ってなされていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ転送装置では、連続的に供給される必要
がある画像データや音源データが途切れそうになって緊
急に補充する必要があるとき、必要なデータをＤＭＡブ
ロック転送しようとしてもＤＭＡチャネル間の競合によ
ってこれらの緊急データのＤＭＡ転送が待たされること
があり、この場合、画像や音源が途切れてしまうという
問題がある。
【０００４】この発明は、このような問題点に鑑みなさ
れたもので、緊急性の高いＤＭＡブロック転送を遅滞な
く効率的に行うことができるデータ転送装置を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】この発明に係るデータ転
送装置は、異なる優先度を持つ複数のＤＭＡ（ダイレク
ト・メモリ・アクセス）チャネルを備え前記ＤＭＡチャ
ネルにＤＭＡ転送のためのパラメータを記憶するように
されたＤＭＡチャネル情報記憶手段と、前記ＤＭＡチャ
ネルに対応させたバックアップチャネルを備え前記ＤＭ
Ａチャネルの１つを使用してのＤＭＡ転送実行中に使用
中のＤＭＡチャネルよりも優先度の高い他のＤＭＡチャ
ネルを使用してのＤＭＡ転送要求がされた場合に現在実
行中のＤＭＡ転送を中断しその前記ＤＭＡチャネルの前
記パラメータを前記バックアップチャネルに退避させる
ようにされたバックアップチャネル情報記憶手段と、前
記ＤＭＡチャネル情報記憶手段又は前記バックアップチ
ャネル情報記憶手段から与えられる前記パラメータに基
づいてＤＭＡ転送処理を実行するＤＭＡ転送実行手段と
を備え、前記バックアップチャネルは、対応する前記Ｄ
ＭＡチャネルよりも高く且つ対応する前記ＤＭＡチャネ
ルより高い優先度を有する前記他のＤＭＡチャネルより
も低い優先度を与えられ、前記ＤＭＡ転送実行手段は、
前記バックアップチャネルに前記パラメータが退避され
ている間に、対応する前記ＤＭＡチャネルを使用しての
新たなＤＭＡ転送要求があった場合、前記バックアップ
チャネルに退避されている前記パラメータによる転送を
前記新たなＤＭＡ転送要求に係る転送に優先して実行す
るように構成したことを特徴とする。
【０００６】また、この発明では、前記バックアップチ
ャンネルが、複数の前記ＤＭＡチャネルにより共有され
るようにすることもできる。この場合において、複数の
前記ＤＭＡチャネルが少なくとも２つのグループに分け
られ、そのグループごとに前記バックアップチャネルが
設けられるようにすることができる。又は、前記ＤＭＡ
チャネルのうち、最も高い優先度を持つＤＭＡチャネル
を除いた複数のＤＭＡチャネルが少なくとも２つのグル
ープに分けられ、そのグループごとに前記バックアップ
チャネルが設けられるようにすることもできる。
【０００７】
【作用】この発明によれば、ＤＭＡチャネルに優先度を
設け、ＤＭＡ実行中にそのチャネルよりも優先度が高い
チャネルのＤＭＡ転送要求があったときに、中断して優
先度の高いチャネルのＤＭＡを先行させるようにしてい
るので、緊急性の高いＤＭＡ転送が待たされることな
く、支障なく実行される。
【０００８】また、待避するＤＭＡチャネルよりも高い
優先度をバックアップチャネルに設け、復帰時には前記
優先度に応じて復帰させるようにすると、待機状態のＤ
ＭＡチャネルに新たなＤＭＡ転送要求が発生した場合で
も、再開時のＤＭＡ転送は、転送途中のブロックから先
に行われるので、ＤＭＡブロック転送の適切な中断／再
開処理を実現することができる。
【０００９】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の一実施例に係るデータ転
送装置を使用したシステムの構成例を示すブロック図で
ある。
【００１０】図１において、データ転送装置１は、デー
タバス２を介してＣＰＵ３及び外部モジュール４と接続
され、データバス５を介して外部モジュール６と接続さ
れ、データバス７を介して外部モジュール８と接続され
ている。データ転送装置１とＣＰＵ３とは、データバス
２以外に制御情報線９，１０を介して接続されている。
データ転送装置１は、制御情報線９を介してＣＰＵ３か
らＤＭＡ転送起動要求が与えられると、データバス２を
介してＣＰＵ３から与えられたＤＭＡ制御パラメータに
従ってデータバス２，５，７の中から指定された２つの
バスを選択し、ＤＭＡブロック転送を実行する。
【００１１】図２は、データ転送装置１の要部構成を示
すブロック図である。データ転送装置１は、ＤＭＡチャ
ネル情報記憶手段１１と、バックアップチャネル情報記
憶手段１２と、ＤＭＡ転送実行手段１３とを備えてい
る。ＤＭＡチャネル情報記憶手段１１は、ＣＰＵ３から
与えられるＤＭＡ転送要求及びＤＭＡ制御パラメータか
らなるＤＭＡチャネル情報を記憶する。ＤＭＡ制御パラ
メータは、起動するＤＭＡチャネルＣＨｎの初期情報で
あるソースアドレスＳＡと、デスティネーションアドレ
スＤＡと、転送データ数Ｎとから構成されている。バッ
クアップチャネル情報記憶手段１２は、ＤＭＡ転送中断
時のＤＭＡ転送実行手段１３のパラメータを記憶する。
このパラメータは、中断するＤＭＡチャネルＣＨｎの中
断時におけるソースアドレスＳＡ及びデスティネーショ
ンアドレスＤＡと、残りの転送データ数Ｎとから構成さ
れている。ＤＭＡ転送実行手段１３は、ＤＭＡチャネル
情報記憶手段１１からＤＭＡチャネル情報線１４を介し
て与えられるチャネル情報及びバックアップチャネル情
報記憶手段１２からバックアップチャネル情報線１６を
介して与えられるバックアップチャネル情報に基づいて
ＤＭＡ転送処理を実行し、中断チャネルのバックアップ
チャネル情報をバックアップチャネル情報線１５を介し
てバックアップチャネル情報記憶手段１２に退避させ
る。
【００１２】この実施例では、データ転送の緊急性に応
じてＣＨ２＞ＣＨ１＞ＣＨ０で示される優先度を持たせ
た３つのチャネルが備えられている。また、最も優先度
の高いチャネルＣＨ２を除いたチャネルＣＨ１，ＣＨ０
にそれぞれ対応させてバックアップチャネルＢＵＰＣＨ
１，ＢＵＰＣＨ０が設けられ、これらの間の優先度をＣ
Ｈ２＞ＢＵＰＣＨ１＞ＣＨ１＞ＢＵＰＣＨ０＞ＣＨ０と
いう関係に設定している。
【００１３】図３は、ＣＰＵ２からのＤＭＡ転送起動要
求に基づいて実行されるＤＭＡブロック転送のフローチ
ャートである。例えば、外部モジュール６から外部モジ
ュール８へのＤＭＡブロック転送を実行するため、チャ
ネルＣＨｎのＤＭＡ転送起動要求がされた場合、ＤＭＡ
転送実行手段１３は、まず、チャネルＣＨｎに格納され
ているＤＭＡ制御パラメータである外部モジュール６の
ソースアドレスＳＡと、外部モジュール８のデスティネ
ーションアドレスＤＡと、ＤＭＡ転送実行手段１３の転
送データ数Ｎとをセットして（Ｓ１）、外部モジュール
６のアドレスＳＡのデータを外部モジュール８のデステ
ィネーションアドレスＤＡにＤＭＡブロック転送し（Ｓ
２）、外部モジュール６のソースアドレスＳＡと、外部
モジュール８のデスティネーションアドレスＤＡとをイ
ンクリメントし、ＤＭＡ転送実行手段１３の転送データ
数Ｎをデクリメントする（Ｓ３）。
【００１４】次に、ＤＭＡ転送実行手段１３は、ＤＭＡ
転送実行手段１３の転送データ数Ｎが０か否かを判断す
る（Ｓ４）。転送データ数Ｎが０であれば、ＤＭＡブロ
ック転送を終了し、転送データ数Ｎが０でなければ、転
送を続けるために外部モジュール６のアドレスＳＡのデ
ータを外部モジュール８のデスティネーションアドレス
ＤＡに転送する（Ｓ２）。以下、ＤＭＡ転送実行手段１
３の転送データ数Ｎが０になるまで、上記の処理を繰り
返す。
【００１５】チャネルＣＨｎのＤＭＡ転送中に優先度の
高いチャネルＣＨｎ＋１のＤＭＡ転送起動要求がされた
とき、図４に示すように、その時点でのチャネルＣＨｎ
のソースアドレスＳＡと、デスティネーションアドレス
ＤＡと、転送データ数Ｎとをバックアップチャネル情報
記憶手段１２の対応するチャネルＢＵＰＣＨｎに転送す
る（Ｓ１１）。そして、図３のフローに従って、チャネ
ルＣＨｎ＋１のＤＭＡ転送を実行する。なお、バックア
ップチャネルＢＵＰＣＨｎからＤＭＡブロック転送を再
開する場合には、バックアップチャネルＢＵＰＣＨｎに
待避されれている情報をＤＭＡ転送実行手段１３にセッ
トしてＤＭＡ転送を再開すれば良い。
【００１６】図５は、チャネルＣＨ０のＤＭＡ転送中に
これよりも優先度の高いチャネルＣＨ１のＤＭＡ転送が
要求されたときの各チャネルの状態図である。ＤＭＡ転
送中に優先度の高いチャネルＣＨ１のＤＭＡ転送起動要
求があると、優先度の低いチャネルＣＨ０はバックアッ
プチャネルＢＵＰＣＨ０に待避してＤＭＡ転送は中断さ
れ、チャネルＣＨ１のＤＭＡ転送が優先的に実行され
る。チャネルＣＨ１のＤＭＡ転送が終了すると、中断し
ていたＤＭＡ転送は、バックアップチャネルＢＵＰＣＨ
０を介して再開される。
【００１７】図６は、チャネルＣＨ０のＤＭＡ転送中に
これよりも優先度の高いチャネルＣＨ１のＤＭＡ転送が
要求されところへ、更に優先度の高いチャネルＣＨ２の
ＤＭＡ転送が要求されたときの各チャネルの状態図であ
る。転送中にＤＭＡ転送起動要求があると、優先度の低
いチャネルＣＨ０はバックアップチャネルＢＵＰＣＨ０
に待避して転送を中断し、優先度の高いチャネルＣＨ１
の転送が実行されるが、そこへ更に優先度の高いチャネ
ルＣＨ２のＤＭＡ転送起動要求があると、チャネルＣＨ
２より優先度の低いチャネルＣＨ１もバックアップチャ
ネルＢＵＰＣＨ１に待避して転送が中断される。チャネ
ルＣＨ２の転送が終了すると、バックアップチャネルＢ
ＵＰＣＨ０より優先度の高いバックアップチャネルＢＵ
ＰＣＨ１を介して後から中断していた転送が再開され
る。チャネルＣＨ１の転送終了後、バックアップチャネ
ルＢＵＰＣＨ０を介して最初に中断していた転送も再開
され、すべての転送が完了する。
【００１８】図７は、チャネルＣＨ０のＤＭＡ転送中に
優先度の高いチャネルＣＨ１の転送が連続して要求され
たときの各チャネルの状態図である。チャネルＣＨ０の
転送中のチャネルＣＨ１のＤＭＡ転送起動要求によりバ
ックアップチャネルＢＵＰＣＨ０に待避し、中断してい
た転送は、チャネルＣＨ１の転送が終了すると、バック
アップチャネルＢＵＰＣＨ０を介して再開される。しか
し、転送中に再びチャネルＣＨ１よりＤＭＡ転送起動要
求があると、その時点でのチャネル情報がバックアップ
チャネルＢＵＰＣＨ０に再び回避されたのち、バックア
ップチャネルＢＵＰＣＨ０の転送は中断され、チャネル
ＣＨ１の転送が実行される。以後、この動作を繰り返
す。
【００１９】図８は、優先度が低いＤＭＡチャネルＣＨ
０，ＣＨ１の転送中断中に、更に同一のＤＭＡチャネル
ＣＨ０，ＣＨ１の転送が要求されたときの各チャネルの
状態図である。チャネルＣＨ０転送中に優先度の高いチ
ャネルＣＨ１のＤＭＡ転送起動要求があると、チャネル
ＣＨ０はチャネル情報をバックアップチャネルＢＵＰＣ
Ｈ０に待避して転送を中断し、チャネルＣＨ１の転送が
実行されるが、そこへこれよりも更に優先度の高いチャ
ネルＣＨ２のＤＭＡ転送起動要求があると、チャネルＣ
Ｈ２より優先度の低いチャネルＣＨ１もバックアップチ
ャネルＢＵＰＣＨ１に待避して転送を中断し、チャネル
ＣＨ２の転送が実行される。ここで、チャネルＣＨ１に
新たなＤＭＡ転送起動要求が起こっても、バックアップ
チャネルＢＵＰＣＨ１より優先度の低いチャネルＣＨ１
の転送は待機させられる。従って、チャネルＣＨ２の転
送が終了すると、まずバックアップチャネルＢＵＰＣＨ
１の転送が再開され、バックアップチャネルＢＵＰＣＨ
１の転送終了後、待機していたチャネルＣＨ１の転送が
実行される。また、中断しているバックアップチャネル
ＢＵＰＣＨ０及び待機しているチャネルＣＨ０について
も同様である。
【００２０】以上のように、この実施例では、ＤＭＡチ
ャネルＣＨｎに優先度ＣＨ２＞ＣＨ１＞ＣＨ０を設け、
ＤＭＡ転送中にチャネルＣＨｎよりも優先度が高いチャ
ネルＣＨｎ＋１のＤＭＡ転送起動要求があったときに、
中断して優先度の高いチャネルＣＨｎ＋１のＤＭＡを先
行させるようにしているので、緊急性の高いＤＭＡ転送
が待たされることなく、支障なく実行される。また、待
避するＤＭＡチャネルＣＨｎよりも高い優先度をバック
アップチャネルＢＵＰＣＨｎに設け、復帰時にはこの優
先度に応じて復帰させるようにすると、待機状態のＤＭ
ＡチャネルＣＨｎに新たなＤＭＡ転送要求が発生した場
合でも、再開時のＤＭＡ転送は、転送途中のブロックか
ら先に行われるので、ＤＭＡブロック転送の適切な中断
／再開処理を実現することができる。
【００２１】図９は、データ転送装置１の第二の実施例
の要部構成を示すブロック図である。この実施例では、
データ転送の緊急性に応じてＣＨ３＞ＣＨ２＞ＣＨ１＞
ＣＨ０で示される優先度を持たせた４つのチャネルを２
つのグループに分け、グループ化されたチャネルＣＨ
３，ＣＨ２及びＣＨ１，ＣＨ０にそれぞれ対応させてバ
ックアップチャネルＢＵＰＣＨ１，ＢＵＰＣＨ０を設
け、これらの間の優先度をＢＵＰＣＨ１＞ＣＨ３＞ＣＨ
２＞ＢＵＰＣＨ０＞ＣＨ１＞ＣＨ０という関係に設定し
ている。
【００２２】図１０に示すように、チャネルＣＨ０のＤ
ＭＡ転送中にこれよりも優先度の高いチャネルＣＨ１の
ＤＭＡ転送が要求されたときには、チャネルＣＨ０はバ
ックアップチャネルＢＵＰＣＨ０に待避して転送を中断
し、優先度の高いチャネルＣＨ１のＤＭＡ転送が実行さ
れる。そこへ更に優先度の高いチャネルＣＨ２のＤＭＡ
転送起動要求があると、チャネルＣＨ１のチャネル情報
をバックアップチャネルＢＵＰＣＨ０に待避させること
ができないので、チャネルＣＨ１は、転送を継続する。
従って、本来、最も優先度の高いチャネルＣＨ２のＤＭ
Ａ転送は、チャネルＣＨ１の転送が終了するまで、僅か
の間、待たされることになるが、これ以外については、
先の実施例と同様にして、転送は実行される。なお、転
送実行中に同一チャネルのＤＭＡ転送起動要求が与えら
れたときには、新たなＤＭＡ転送は待機させられる。こ
の実施例では、ＤＭＡチャネルをグループ化してバック
アップチャネルを各グループで共有することにより、低
コスト化を図ることができる。
【００２３】図１１は、データ転送装置１の第三の実施
例の要部構成を示すブロック図である。この実施例で
は、データ転送の緊急性に応じてＣＨ４＞ＣＨ３＞ＣＨ
２＞ＣＨ１＞ＣＨ０で示される優先度を持たせた５つの
チャネルのうち、最も優先度の高いチャネルＣＨ４を除
いた４つのチャネルＣＨ０〜ＣＨ３をグループ化し、各
グループに対応させてバックアップチャネルＢＵＰＣＨ
１，ＢＵＰＣＨ０を設けている。これらの間の優先度は
ＣＨ４＞ＢＵＰＣＨ１＞ＣＨ３＞ＣＨ２＞ＢＵＰＣＨ０
＞ＣＨ１＞ＣＨ０という関係に設定している。この実施
例においても、図１２に示すように、ＤＭＡチャネルＣ
Ｈｎの競合時の各チャネルの状態については、第二の実
施例と同様に考えられる。この実施例のように、最も優
先度の高いチャネルについては、バックアップチャネル
を設ける必要はない。
【００２４】
【発明の効果】以上述べたように、この発明によれば、
ＤＭＡチャネルに優先度を設け、ＤＭＡ実行中にそのチ
ャネルよりも優先度が高いチャネルのＤＭＡ転送要求が
あったときに、中断して優先度の高いチャネルのＤＭＡ
を先行させるようにしているので、緊急性の高いＤＭＡ
転送が待たされることなく、支障なく実行される。
【００２５】また、待避するＤＭＡチャネルよりも高い
優先度をバックアップチャネルに設け、復帰時には前記
優先度に応じて復帰させるようにすると、待機状態のＤ
ＭＡチャネルに新たなＤＭＡ転送要求が発生した場合で
も、再開時のＤＭＡ転送は、転送途中のブロックから先
に行われるので、ＤＭＡブロック転送の適切な中断／再
開処理を実現することができる。
【図面の簡単な説明】
【図１】 この発明の一実施例に係るＤＭＡ転送システ
ムのブロック図である。
【図２】 同実施例におけるデータ転送装置のブロック
図である。
【図３】 同実施例におけるＤＭＡ転送の流れ図であ
る。
【図４】 同実施例における優先度の高いチャネルから
転送要求があった場合のＤＭＡ転送の流れ図である。
【図５】 同実施例におけるＤＭＡチャネル競合時の各
チャネルの状態図である。
【図６】 同実施例における他のＤＭＡチャネル競合時
の各チャネルの状態図である。
【図７】 同実施例における更に他のＤＭＡチャネル競
合時の各チャネルの状態図である。
【図８】 同実施例における更に他のＤＭＡチャネル競
合時の各チャネルの状態図である。
【図９】 この発明の他の実施例に係るデータ転送装置
のブロック図である。
【図１０】 同実施例におけるＤＭＡチャネル競合時の
各チャネルの状態図である。
【図１１】 この発明の更に他の実施例に係るデータ転
送装置のブロック図である。
【図１２】 同実施例におけるＤＭＡチャネル競合時の
各チャネルの状態図である。
【符号の説明】
１…データ転送装置、２，５，７…データバス、３…Ｃ
ＰＵ、４，６，７…外部モジュール、９，１０…制御情
報線、１１…ＤＭＡチャネル情報記憶手段、１２…バッ
クアップチャネル情報記憶手段、１３…ＤＭＡ転送実行
手段、１４…ＤＭＡチャネル情報線、１５，１６…バッ
クアップチャネル情報線。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 異なる優先度を持つ複数のＤＭＡ（ダイ
    レクト・メモリ・アクセス）チャネルを備え前記ＤＭＡ
    チャネルにＤＭＡ転送のためのパラメータを記憶するよ
    うにされたＤＭＡチャネル情報記憶手段と、 前記ＤＭＡチャネルに対応させたバックアップチャネル
    を備え前記ＤＭＡチャネルの１つを使用してのＤＭＡ転
    送実行中に使用中のＤＭＡチャネルよりも優先度の高い
    他のＤＭＡチャネルを使用してのＤＭＡ転送要求がされ
    た場合に現在実行中のＤＭＡ転送を中断しその前記ＤＭ
    Ａチャネルの前記パラメータを前記バックアップチャネ
    ルに退避させるようにされたバックアップチャネル情報
    記憶手段と、 前記ＤＭＡチャネル情報記憶手段又は前記バックアップ
    チャネル情報記憶手段から与えられる前記パラメータに
    基づいてＤＭＡ転送処理を実行するＤＭＡ転送実行手段
    とを備え、 前記バックアップチャネルは、対応する前記ＤＭＡチャ
    ネルよりも高く且つ対応する前記ＤＭＡチャネルより高
    い優先度を有する前記他のＤＭＡチャネルよりも低い優
    先度を与えられ、 前記ＤＭＡ転送実行手段は、前記バックアップチャネル
    に前記パラメータが退避されている間に、対応する前記
    ＤＭＡチャネルを使用しての新たなＤＭＡ転送要求があ
    った場合、前記バックアップチャネルに退避されている
    前記パラメータによる転送を前記新たなＤＭＡ転送要求
    に係る転送に優先して実行するように構成したことを特
    徴とするデータ転送装置。
  2. 【請求項２】 前記バックアップチャネルは、複数の前
    記ＤＭＡチャネルにより共有される請求項１記載のデー
    タ転送装置。
  3. 【請求項３】 複数の前記ＤＭＡチャネルが少なくとも
    ２つのグループに分けられ、そのグループごとに前記バ
    ックアップチャネルが設けられる請求項２記載のデータ
    転送装置。
  4. 【請求項４】 前記ＤＭＡチャネルのうち、最も高い優
    先度を持つＤＭＡチャネルを除いた複数のＤＭＡチャネ
    ルが少なくとも２つのグループに分けられ、そのグルー
    プごとに前記バックアップチャネルが設けられる請求項
    ２記載のデータ転送装置。
JP27442894A 1994-10-13 1994-10-13 データ転送装置 Expired - Fee Related JP3525518B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27442894A JP3525518B2 (ja) 1994-10-13 1994-10-13 データ転送装置
TW083110506A TW286380B (ja) 1994-10-13 1994-11-14
US08/542,097 US5809335A (en) 1994-10-13 1995-10-12 Data transfer apparatus capable of handling DMA block transfer interruptions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27442894A JP3525518B2 (ja) 1994-10-13 1994-10-13 データ転送装置

Publications (2)

Publication Number Publication Date
JPH08115290A JPH08115290A (ja) 1996-05-07
JP3525518B2 true JP3525518B2 (ja) 2004-05-10

Family

ID=17541542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27442894A Expired - Fee Related JP3525518B2 (ja) 1994-10-13 1994-10-13 データ転送装置

Country Status (3)

Country Link
US (1) US5809335A (ja)
JP (1) JP3525518B2 (ja)
TW (1) TW286380B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040211A (ja) * 1996-04-30 1998-02-13 Texas Instr Inc <Ti> パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにｄｍａチャンネル回路
US5944800A (en) * 1997-09-12 1999-08-31 Infineon Technologies Corporation Direct memory access unit having a definable plurality of transfer channels
US6693905B1 (en) * 1999-04-09 2004-02-17 Matsushita Electric Industrial Co., Ltd. Data exchange unit
US6898646B1 (en) * 2000-05-03 2005-05-24 Hewlett-Packard Development Company, L.P. Highly concurrent DMA controller with programmable DMA channels
US7089344B1 (en) * 2000-06-09 2006-08-08 Motorola, Inc. Integrated processor platform supporting wireless handheld multi-media devices
US7139848B1 (en) * 2000-12-08 2006-11-21 Xilinx, Inc. DMA protocol extension for packet-based transfer
US6870815B2 (en) * 2003-01-30 2005-03-22 Atheros Communications, Inc. Methods for implementing a dynamic frequency selection (DFS) and a temporary channel selection feature for WLAN devices
US7606193B2 (en) * 2003-01-30 2009-10-20 Atheros Communications, Inc. Methods for implementing a dynamic frequency selection (DFS) feature for WLAN devices
JP2005149082A (ja) * 2003-11-14 2005-06-09 Hitachi Ltd ストレージ制御装置、及びストレージ制御装置の制御方法
JP2009211248A (ja) * 2008-03-03 2009-09-17 Panasonic Corp Ｄｍａ転送装置
JP4706720B2 (ja) * 2008-05-15 2011-06-22 富士ゼロックス株式会社 Ｄｍａ制御システム、印刷装置、および転送指示プログラム
KR100959136B1 (ko) * 2008-07-16 2010-05-25 한국전자통신연구원 직접 메모리 접근 제어기 및 직접 메모리 접근 채널의데이터 전송 방법
US20110022767A1 (en) * 2009-07-27 2011-01-27 Electronics And Telecommunications Research Institute Dma controller with interrupt control processor
FR3057969B1 (fr) * 2016-10-25 2019-11-01 Thales Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586173B2 (ja) * 1978-01-20 1983-02-03 株式会社日立製作所 チャネル制御方式
US4467411A (en) * 1981-03-06 1984-08-21 International Business Machines Corporation Scheduling device operations in a buffered peripheral subsystem
US4689767A (en) * 1983-02-14 1987-08-25 Prime Computer Inc. Magnetic tape drive controller utilizing dual DMA controllers
US4672613A (en) * 1985-11-01 1987-06-09 Cipher Data Products, Inc. System for transferring digital data between a host device and a recording medium
US5151999A (en) * 1986-03-31 1992-09-29 Wang Laboratories, Inc. Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts
US4782439A (en) * 1987-02-17 1988-11-01 Intel Corporation Direct memory access system for microcontroller
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US5179709A (en) * 1989-01-13 1993-01-12 International Business Machines Corporation Look ahead bus transfer request
JP2712131B2 (ja) * 1989-01-23 1998-02-10 株式会社日立製作所 通信制御装置
US5297242A (en) * 1989-12-15 1994-03-22 Nec Corporation DMA controller performing data transfer by 2-bus cycle transfer manner
JP2599229B2 (ja) * 1991-08-19 1997-04-09 富士通株式会社 ダイレクトメモリアクセス制御方式
JPH0567039A (ja) * 1991-09-06 1993-03-19 Toshiba Corp Ｄｍａチヤネル制御装置
US5386532A (en) * 1991-12-30 1995-01-31 Sun Microsystems, Inc. Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels
JP3299061B2 (ja) * 1994-12-19 2002-07-08 株式会社リコー ファクシミリ装置の制御方法
US5613162A (en) * 1995-01-04 1997-03-18 Ast Research, Inc. Method and apparatus for performing efficient direct memory access data transfers

Also Published As

Publication number Publication date
TW286380B (ja) 1996-09-21
US5809335A (en) 1998-09-15
JPH08115290A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
JP3525518B2 (ja) データ転送装置
JP2724078B2 (ja) 二重化メモリの保守方法
JPH08161254A (ja) 情報処理システムおよびそのバス調停方式
JPH0798663A (ja) 非同期ｉ／ｏ制御方式
JP2000222226A (ja) アクセス制御装置及びアクセス方法
JPH08249269A (ja) Ｄｍａ転送制御方法及びｄｍａ転送制御装置
JPS6146552A (ja) 情報処理装置
JPH09190317A (ja) 印刷装置および印刷方法
JP2002312302A (ja) 周辺装置
JPS63231669A (ja) デ−タの伝送方式
JPH09265446A (ja) バス制御装置
JPH06314249A (ja) データ転送装置
JPS6240565A (ja) メモリ制御方式
JP2002082901A (ja) バス制御装置
JPH0589027A (ja) 監視機能付ライトバツフア
JP2896207B2 (ja) Ａ／ｄ変換装置
JP3362673B2 (ja) チャネルコントロール装置
JPH1049479A (ja) マスタデバイス
JPH08287004A (ja) データ処理装置
JPS6330951A (ja) 通信制御処理装置におけるデ−タ転送方式
JPH0689254A (ja) 情報処理装置
JPH11167519A (ja) メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置
JPH02133849A (ja) 受信データ転送処理方式
US20050237332A1 (en) Information processor
JPH10134013A (ja) マルチｃｐｕシステム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees