JP3525518B2 - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JP3525518B2 JP3525518B2 JP27442894A JP27442894A JP3525518B2 JP 3525518 B2 JP3525518 B2 JP 3525518B2 JP 27442894 A JP27442894 A JP 27442894A JP 27442894 A JP27442894 A JP 27442894A JP 3525518 B2 JP3525518 B2 JP 3525518B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- channel
- transfer
- backup
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
ルをもつデータ転送装置に関し、特にDMAブロック転
送の中断/再開処理に好適なデータ転送装置に関する。
データを頻繁にメモリに書き込んだり、あるいはメモリ
から読み出したりする必要がある。そこで、CPUの負
荷を軽減するため、通常、メモリ等の外部モジュール間
のデータ転送はDMA(DirectMemory Access)転送に
よって行われている。従来、こうしたデータ転送装置で
は、早く起動が掛かったDMAチャネルが最優先に処理
され、またDMAブロック転送処理中に出されたDMA
ブロック転送要求では、その優先順位には関係なく待機
状態となり、処理中のDMAブロック転送の終了を待っ
て始めて、待機中のDMAブロック転送要求の処理がそ
の優先順位に従ってなされていた。
た従来のデータ転送装置では、連続的に供給される必要
がある画像データや音源データが途切れそうになって緊
急に補充する必要があるとき、必要なデータをDMAブ
ロック転送しようとしてもDMAチャネル間の競合によ
ってこれらの緊急データのDMA転送が待たされること
があり、この場合、画像や音源が途切れてしまうという
問題がある。
れたもので、緊急性の高いDMAブロック転送を遅滞な
く効率的に行うことができるデータ転送装置を提供する
ことを目的とする。
送装置は、異なる優先度を持つ複数のDMA(ダイレク
ト・メモリ・アクセス)チャネルを備え前記DMAチャ
ネルにDMA転送のためのパラメータを記憶するように
されたDMAチャネル情報記憶手段と、前記DMAチャ
ネルに対応させたバックアップチャネルを備え前記DM
Aチャネルの1つを使用してのDMA転送実行中に使用
中のDMAチャネルよりも優先度の高い他のDMAチャ
ネルを使用してのDMA転送要求がされた場合に現在実
行中のDMA転送を中断しその前記DMAチャネルの前
記パラメータを前記バックアップチャネルに退避させる
ようにされたバックアップチャネル情報記憶手段と、前
記DMAチャネル情報記憶手段又は前記バックアップチ
ャネル情報記憶手段から与えられる前記パラメータに基
づいてDMA転送処理を実行するDMA転送実行手段と
を備え、前記バックアップチャネルは、対応する前記D
MAチャネルよりも高く且つ対応する前記DMAチャネ
ルより高い優先度を有する前記他のDMAチャネルより
も低い優先度を与えられ、前記DMA転送実行手段は、
前記バックアップチャネルに前記パラメータが退避され
ている間に、対応する前記DMAチャネルを使用しての
新たなDMA転送要求があった場合、前記バックアップ
チャネルに退避されている前記パラメータによる転送を
前記新たなDMA転送要求に係る転送に優先して実行す
るように構成したことを特徴とする。
ャンネルが、複数の前記DMAチャネルにより共有され
るようにすることもできる。この場合において、複数の
前記DMAチャネルが少なくとも2つのグループに分け
られ、そのグループごとに前記バックアップチャネルが
設けられるようにすることができる。又は、前記DMA
チャネルのうち、最も高い優先度を持つDMAチャネル
を除いた複数のDMAチャネルが少なくとも2つのグル
ープに分けられ、そのグループごとに前記バックアップ
チャネルが設けられるようにすることもできる。
設け、DMA実行中にそのチャネルよりも優先度が高い
チャネルのDMA転送要求があったときに、中断して優
先度の高いチャネルのDMAを先行させるようにしてい
るので、緊急性の高いDMA転送が待たされることな
く、支障なく実行される。
優先度をバックアップチャネルに設け、復帰時には前記
優先度に応じて復帰させるようにすると、待機状態のD
MAチャネルに新たなDMA転送要求が発生した場合で
も、再開時のDMA転送は、転送途中のブロックから先
に行われるので、DMAブロック転送の適切な中断/再
開処理を実現することができる。
説明する。図1は、この発明の一実施例に係るデータ転
送装置を使用したシステムの構成例を示すブロック図で
ある。
タバス2を介してCPU3及び外部モジュール4と接続
され、データバス5を介して外部モジュール6と接続さ
れ、データバス7を介して外部モジュール8と接続され
ている。データ転送装置1とCPU3とは、データバス
2以外に制御情報線9,10を介して接続されている。
データ転送装置1は、制御情報線9を介してCPU3か
らDMA転送起動要求が与えられると、データバス2を
介してCPU3から与えられたDMA制御パラメータに
従ってデータバス2,5,7の中から指定された2つの
バスを選択し、DMAブロック転送を実行する。
すブロック図である。データ転送装置1は、DMAチャ
ネル情報記憶手段11と、バックアップチャネル情報記
憶手段12と、DMA転送実行手段13とを備えてい
る。DMAチャネル情報記憶手段11は、CPU3から
与えられるDMA転送要求及びDMA制御パラメータか
らなるDMAチャネル情報を記憶する。DMA制御パラ
メータは、起動するDMAチャネルCHnの初期情報で
あるソースアドレスSAと、デスティネーションアドレ
スDAと、転送データ数Nとから構成されている。バッ
クアップチャネル情報記憶手段12は、DMA転送中断
時のDMA転送実行手段13のパラメータを記憶する。
このパラメータは、中断するDMAチャネルCHnの中
断時におけるソースアドレスSA及びデスティネーショ
ンアドレスDAと、残りの転送データ数Nとから構成さ
れている。DMA転送実行手段13は、DMAチャネル
情報記憶手段11からDMAチャネル情報線14を介し
て与えられるチャネル情報及びバックアップチャネル情
報記憶手段12からバックアップチャネル情報線16を
介して与えられるバックアップチャネル情報に基づいて
DMA転送処理を実行し、中断チャネルのバックアップ
チャネル情報をバックアップチャネル情報線15を介し
てバックアップチャネル情報記憶手段12に退避させ
る。
じてCH2>CH1>CH0で示される優先度を持たせ
た3つのチャネルが備えられている。また、最も優先度
の高いチャネルCH2を除いたチャネルCH1,CH0
にそれぞれ対応させてバックアップチャネルBUPCH
1,BUPCH0が設けられ、これらの間の優先度をC
H2>BUPCH1>CH1>BUPCH0>CH0と
いう関係に設定している。
求に基づいて実行されるDMAブロック転送のフローチ
ャートである。例えば、外部モジュール6から外部モジ
ュール8へのDMAブロック転送を実行するため、チャ
ネルCHnのDMA転送起動要求がされた場合、DMA
転送実行手段13は、まず、チャネルCHnに格納され
ているDMA制御パラメータである外部モジュール6の
ソースアドレスSAと、外部モジュール8のデスティネ
ーションアドレスDAと、DMA転送実行手段13の転
送データ数Nとをセットして(S1)、外部モジュール
6のアドレスSAのデータを外部モジュール8のデステ
ィネーションアドレスDAにDMAブロック転送し(S
2)、外部モジュール6のソースアドレスSAと、外部
モジュール8のデスティネーションアドレスDAとをイ
ンクリメントし、DMA転送実行手段13の転送データ
数Nをデクリメントする(S3)。
転送実行手段13の転送データ数Nが0か否かを判断す
る(S4)。転送データ数Nが0であれば、DMAブロ
ック転送を終了し、転送データ数Nが0でなければ、転
送を続けるために外部モジュール6のアドレスSAのデ
ータを外部モジュール8のデスティネーションアドレス
DAに転送する(S2)。以下、DMA転送実行手段1
3の転送データ数Nが0になるまで、上記の処理を繰り
返す。
高いチャネルCHn+1のDMA転送起動要求がされた
とき、図4に示すように、その時点でのチャネルCHn
のソースアドレスSAと、デスティネーションアドレス
DAと、転送データ数Nとをバックアップチャネル情報
記憶手段12の対応するチャネルBUPCHnに転送す
る(S11)。そして、図3のフローに従って、チャネ
ルCHn+1のDMA転送を実行する。なお、バックア
ップチャネルBUPCHnからDMAブロック転送を再
開する場合には、バックアップチャネルBUPCHnに
待避されれている情報をDMA転送実行手段13にセッ
トしてDMA転送を再開すれば良い。
これよりも優先度の高いチャネルCH1のDMA転送が
要求されたときの各チャネルの状態図である。DMA転
送中に優先度の高いチャネルCH1のDMA転送起動要
求があると、優先度の低いチャネルCH0はバックアッ
プチャネルBUPCH0に待避してDMA転送は中断さ
れ、チャネルCH1のDMA転送が優先的に実行され
る。チャネルCH1のDMA転送が終了すると、中断し
ていたDMA転送は、バックアップチャネルBUPCH
0を介して再開される。
これよりも優先度の高いチャネルCH1のDMA転送が
要求されところへ、更に優先度の高いチャネルCH2の
DMA転送が要求されたときの各チャネルの状態図であ
る。転送中にDMA転送起動要求があると、優先度の低
いチャネルCH0はバックアップチャネルBUPCH0
に待避して転送を中断し、優先度の高いチャネルCH1
の転送が実行されるが、そこへ更に優先度の高いチャネ
ルCH2のDMA転送起動要求があると、チャネルCH
2より優先度の低いチャネルCH1もバックアップチャ
ネルBUPCH1に待避して転送が中断される。チャネ
ルCH2の転送が終了すると、バックアップチャネルB
UPCH0より優先度の高いバックアップチャネルBU
PCH1を介して後から中断していた転送が再開され
る。チャネルCH1の転送終了後、バックアップチャネ
ルBUPCH0を介して最初に中断していた転送も再開
され、すべての転送が完了する。
優先度の高いチャネルCH1の転送が連続して要求され
たときの各チャネルの状態図である。チャネルCH0の
転送中のチャネルCH1のDMA転送起動要求によりバ
ックアップチャネルBUPCH0に待避し、中断してい
た転送は、チャネルCH1の転送が終了すると、バック
アップチャネルBUPCH0を介して再開される。しか
し、転送中に再びチャネルCH1よりDMA転送起動要
求があると、その時点でのチャネル情報がバックアップ
チャネルBUPCH0に再び回避されたのち、バックア
ップチャネルBUPCH0の転送は中断され、チャネル
CH1の転送が実行される。以後、この動作を繰り返
す。
0,CH1の転送中断中に、更に同一のDMAチャネル
CH0,CH1の転送が要求されたときの各チャネルの
状態図である。チャネルCH0転送中に優先度の高いチ
ャネルCH1のDMA転送起動要求があると、チャネル
CH0はチャネル情報をバックアップチャネルBUPC
H0に待避して転送を中断し、チャネルCH1の転送が
実行されるが、そこへこれよりも更に優先度の高いチャ
ネルCH2のDMA転送起動要求があると、チャネルC
H2より優先度の低いチャネルCH1もバックアップチ
ャネルBUPCH1に待避して転送を中断し、チャネル
CH2の転送が実行される。ここで、チャネルCH1に
新たなDMA転送起動要求が起こっても、バックアップ
チャネルBUPCH1より優先度の低いチャネルCH1
の転送は待機させられる。従って、チャネルCH2の転
送が終了すると、まずバックアップチャネルBUPCH
1の転送が再開され、バックアップチャネルBUPCH
1の転送終了後、待機していたチャネルCH1の転送が
実行される。また、中断しているバックアップチャネル
BUPCH0及び待機しているチャネルCH0について
も同様である。
ャネルCHnに優先度CH2>CH1>CH0を設け、
DMA転送中にチャネルCHnよりも優先度が高いチャ
ネルCHn+1のDMA転送起動要求があったときに、
中断して優先度の高いチャネルCHn+1のDMAを先
行させるようにしているので、緊急性の高いDMA転送
が待たされることなく、支障なく実行される。また、待
避するDMAチャネルCHnよりも高い優先度をバック
アップチャネルBUPCHnに設け、復帰時にはこの優
先度に応じて復帰させるようにすると、待機状態のDM
AチャネルCHnに新たなDMA転送要求が発生した場
合でも、再開時のDMA転送は、転送途中のブロックか
ら先に行われるので、DMAブロック転送の適切な中断
/再開処理を実現することができる。
の要部構成を示すブロック図である。この実施例では、
データ転送の緊急性に応じてCH3>CH2>CH1>
CH0で示される優先度を持たせた4つのチャネルを2
つのグループに分け、グループ化されたチャネルCH
3,CH2及びCH1,CH0にそれぞれ対応させてバ
ックアップチャネルBUPCH1,BUPCH0を設
け、これらの間の優先度をBUPCH1>CH3>CH
2>BUPCH0>CH1>CH0という関係に設定し
ている。
MA転送中にこれよりも優先度の高いチャネルCH1の
DMA転送が要求されたときには、チャネルCH0はバ
ックアップチャネルBUPCH0に待避して転送を中断
し、優先度の高いチャネルCH1のDMA転送が実行さ
れる。そこへ更に優先度の高いチャネルCH2のDMA
転送起動要求があると、チャネルCH1のチャネル情報
をバックアップチャネルBUPCH0に待避させること
ができないので、チャネルCH1は、転送を継続する。
従って、本来、最も優先度の高いチャネルCH2のDM
A転送は、チャネルCH1の転送が終了するまで、僅か
の間、待たされることになるが、これ以外については、
先の実施例と同様にして、転送は実行される。なお、転
送実行中に同一チャネルのDMA転送起動要求が与えら
れたときには、新たなDMA転送は待機させられる。こ
の実施例では、DMAチャネルをグループ化してバック
アップチャネルを各グループで共有することにより、低
コスト化を図ることができる。
例の要部構成を示すブロック図である。この実施例で
は、データ転送の緊急性に応じてCH4>CH3>CH
2>CH1>CH0で示される優先度を持たせた5つの
チャネルのうち、最も優先度の高いチャネルCH4を除
いた4つのチャネルCH0〜CH3をグループ化し、各
グループに対応させてバックアップチャネルBUPCH
1,BUPCH0を設けている。これらの間の優先度は
CH4>BUPCH1>CH3>CH2>BUPCH0
>CH1>CH0という関係に設定している。この実施
例においても、図12に示すように、DMAチャネルC
Hnの競合時の各チャネルの状態については、第二の実
施例と同様に考えられる。この実施例のように、最も優
先度の高いチャネルについては、バックアップチャネル
を設ける必要はない。
DMAチャネルに優先度を設け、DMA実行中にそのチ
ャネルよりも優先度が高いチャネルのDMA転送要求が
あったときに、中断して優先度の高いチャネルのDMA
を先行させるようにしているので、緊急性の高いDMA
転送が待たされることなく、支障なく実行される。
優先度をバックアップチャネルに設け、復帰時には前記
優先度に応じて復帰させるようにすると、待機状態のD
MAチャネルに新たなDMA転送要求が発生した場合で
も、再開時のDMA転送は、転送途中のブロックから先
に行われるので、DMAブロック転送の適切な中断/再
開処理を実現することができる。
ムのブロック図である。
図である。
る。
転送要求があった場合のDMA転送の流れ図である。
チャネルの状態図である。
の各チャネルの状態図である。
合時の各チャネルの状態図である。
合時の各チャネルの状態図である。
のブロック図である。
各チャネルの状態図である。
送装置のブロック図である。
各チャネルの状態図である。
PU、4,6,7…外部モジュール、9,10…制御情
報線、11…DMAチャネル情報記憶手段、12…バッ
クアップチャネル情報記憶手段、13…DMA転送実行
手段、14…DMAチャネル情報線、15,16…バッ
クアップチャネル情報線。
Claims (4)
- 【請求項1】 異なる優先度を持つ複数のDMA(ダイ
レクト・メモリ・アクセス)チャネルを備え前記DMA
チャネルにDMA転送のためのパラメータを記憶するよ
うにされたDMAチャネル情報記憶手段と、 前記DMAチャネルに対応させたバックアップチャネル
を備え前記DMAチャネルの1つを使用してのDMA転
送実行中に使用中のDMAチャネルよりも優先度の高い
他のDMAチャネルを使用してのDMA転送要求がされ
た場合に現在実行中のDMA転送を中断しその前記DM
Aチャネルの前記パラメータを前記バックアップチャネ
ルに退避させるようにされたバックアップチャネル情報
記憶手段と、 前記DMAチャネル情報記憶手段又は前記バックアップ
チャネル情報記憶手段から与えられる前記パラメータに
基づいてDMA転送処理を実行するDMA転送実行手段
とを備え、 前記バックアップチャネルは、対応する前記DMAチャ
ネルよりも高く且つ対応する前記DMAチャネルより高
い優先度を有する前記他のDMAチャネルよりも低い優
先度を与えられ、 前記DMA転送実行手段は、前記バックアップチャネル
に前記パラメータが退避されている間に、対応する前記
DMAチャネルを使用しての新たなDMA転送要求があ
った場合、前記バックアップチャネルに退避されている
前記パラメータによる転送を前記新たなDMA転送要求
に係る転送に優先して実行するように構成したことを特
徴とするデータ転送装置。 - 【請求項2】 前記バックアップチャネルは、複数の前
記DMAチャネルにより共有される請求項1記載のデー
タ転送装置。 - 【請求項3】 複数の前記DMAチャネルが少なくとも
2つのグループに分けられ、そのグループごとに前記バ
ックアップチャネルが設けられる請求項2記載のデータ
転送装置。 - 【請求項4】 前記DMAチャネルのうち、最も高い優
先度を持つDMAチャネルを除いた複数のDMAチャネ
ルが少なくとも2つのグループに分けられ、そのグルー
プごとに前記バックアップチャネルが設けられる請求項
2記載のデータ転送装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27442894A JP3525518B2 (ja) | 1994-10-13 | 1994-10-13 | データ転送装置 |
TW083110506A TW286380B (ja) | 1994-10-13 | 1994-11-14 | |
US08/542,097 US5809335A (en) | 1994-10-13 | 1995-10-12 | Data transfer apparatus capable of handling DMA block transfer interruptions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27442894A JP3525518B2 (ja) | 1994-10-13 | 1994-10-13 | データ転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08115290A JPH08115290A (ja) | 1996-05-07 |
JP3525518B2 true JP3525518B2 (ja) | 2004-05-10 |
Family
ID=17541542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27442894A Expired - Fee Related JP3525518B2 (ja) | 1994-10-13 | 1994-10-13 | データ転送装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5809335A (ja) |
JP (1) | JP3525518B2 (ja) |
TW (1) | TW286380B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1040211A (ja) * | 1996-04-30 | 1998-02-13 | Texas Instr Inc <Ti> | パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにdmaチャンネル回路 |
US5944800A (en) * | 1997-09-12 | 1999-08-31 | Infineon Technologies Corporation | Direct memory access unit having a definable plurality of transfer channels |
US6693905B1 (en) * | 1999-04-09 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Data exchange unit |
US6898646B1 (en) * | 2000-05-03 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Highly concurrent DMA controller with programmable DMA channels |
US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
US7139848B1 (en) * | 2000-12-08 | 2006-11-21 | Xilinx, Inc. | DMA protocol extension for packet-based transfer |
US6870815B2 (en) * | 2003-01-30 | 2005-03-22 | Atheros Communications, Inc. | Methods for implementing a dynamic frequency selection (DFS) and a temporary channel selection feature for WLAN devices |
US7606193B2 (en) * | 2003-01-30 | 2009-10-20 | Atheros Communications, Inc. | Methods for implementing a dynamic frequency selection (DFS) feature for WLAN devices |
JP2005149082A (ja) * | 2003-11-14 | 2005-06-09 | Hitachi Ltd | ストレージ制御装置、及びストレージ制御装置の制御方法 |
JP2009211248A (ja) * | 2008-03-03 | 2009-09-17 | Panasonic Corp | Dma転送装置 |
JP4706720B2 (ja) * | 2008-05-15 | 2011-06-22 | 富士ゼロックス株式会社 | Dma制御システム、印刷装置、および転送指示プログラム |
KR100959136B1 (ko) * | 2008-07-16 | 2010-05-25 | 한국전자통신연구원 | 직접 메모리 접근 제어기 및 직접 메모리 접근 채널의데이터 전송 방법 |
US20110022767A1 (en) * | 2009-07-27 | 2011-01-27 | Electronics And Telecommunications Research Institute | Dma controller with interrupt control processor |
FR3057969B1 (fr) * | 2016-10-25 | 2019-11-01 | Thales | Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS586173B2 (ja) * | 1978-01-20 | 1983-02-03 | 株式会社日立製作所 | チャネル制御方式 |
US4467411A (en) * | 1981-03-06 | 1984-08-21 | International Business Machines Corporation | Scheduling device operations in a buffered peripheral subsystem |
US4689767A (en) * | 1983-02-14 | 1987-08-25 | Prime Computer Inc. | Magnetic tape drive controller utilizing dual DMA controllers |
US4672613A (en) * | 1985-11-01 | 1987-06-09 | Cipher Data Products, Inc. | System for transferring digital data between a host device and a recording medium |
US5151999A (en) * | 1986-03-31 | 1992-09-29 | Wang Laboratories, Inc. | Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts |
US4782439A (en) * | 1987-02-17 | 1988-11-01 | Intel Corporation | Direct memory access system for microcontroller |
US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
US5179709A (en) * | 1989-01-13 | 1993-01-12 | International Business Machines Corporation | Look ahead bus transfer request |
JP2712131B2 (ja) * | 1989-01-23 | 1998-02-10 | 株式会社日立製作所 | 通信制御装置 |
US5297242A (en) * | 1989-12-15 | 1994-03-22 | Nec Corporation | DMA controller performing data transfer by 2-bus cycle transfer manner |
JP2599229B2 (ja) * | 1991-08-19 | 1997-04-09 | 富士通株式会社 | ダイレクトメモリアクセス制御方式 |
JPH0567039A (ja) * | 1991-09-06 | 1993-03-19 | Toshiba Corp | Dmaチヤネル制御装置 |
US5386532A (en) * | 1991-12-30 | 1995-01-31 | Sun Microsystems, Inc. | Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels |
JP3299061B2 (ja) * | 1994-12-19 | 2002-07-08 | 株式会社リコー | ファクシミリ装置の制御方法 |
US5613162A (en) * | 1995-01-04 | 1997-03-18 | Ast Research, Inc. | Method and apparatus for performing efficient direct memory access data transfers |
-
1994
- 1994-10-13 JP JP27442894A patent/JP3525518B2/ja not_active Expired - Fee Related
- 1994-11-14 TW TW083110506A patent/TW286380B/zh not_active IP Right Cessation
-
1995
- 1995-10-12 US US08/542,097 patent/US5809335A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW286380B (ja) | 1996-09-21 |
US5809335A (en) | 1998-09-15 |
JPH08115290A (ja) | 1996-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3525518B2 (ja) | データ転送装置 | |
JP2724078B2 (ja) | 二重化メモリの保守方法 | |
JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
JPH0798663A (ja) | 非同期i/o制御方式 | |
JP2000222226A (ja) | アクセス制御装置及びアクセス方法 | |
JPH08249269A (ja) | Dma転送制御方法及びdma転送制御装置 | |
JPS6146552A (ja) | 情報処理装置 | |
JPH09190317A (ja) | 印刷装置および印刷方法 | |
JP2002312302A (ja) | 周辺装置 | |
JPS63231669A (ja) | デ−タの伝送方式 | |
JPH09265446A (ja) | バス制御装置 | |
JPH06314249A (ja) | データ転送装置 | |
JPS6240565A (ja) | メモリ制御方式 | |
JP2002082901A (ja) | バス制御装置 | |
JPH0589027A (ja) | 監視機能付ライトバツフア | |
JP2896207B2 (ja) | A/d変換装置 | |
JP3362673B2 (ja) | チャネルコントロール装置 | |
JPH1049479A (ja) | マスタデバイス | |
JPH08287004A (ja) | データ処理装置 | |
JPS6330951A (ja) | 通信制御処理装置におけるデ−タ転送方式 | |
JPH0689254A (ja) | 情報処理装置 | |
JPH11167519A (ja) | メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置 | |
JPH02133849A (ja) | 受信データ転送処理方式 | |
US20050237332A1 (en) | Information processor | |
JPH10134013A (ja) | マルチcpuシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |