JP2002082901A - バス制御装置 - Google Patents

バス制御装置

Info

Publication number
JP2002082901A
JP2002082901A JP2000269976A JP2000269976A JP2002082901A JP 2002082901 A JP2002082901 A JP 2002082901A JP 2000269976 A JP2000269976 A JP 2000269976A JP 2000269976 A JP2000269976 A JP 2000269976A JP 2002082901 A JP2002082901 A JP 2002082901A
Authority
JP
Japan
Prior art keywords
request
write
master
resource
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000269976A
Other languages
English (en)
Inventor
Hideo Furuno
英夫 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000269976A priority Critical patent/JP2002082901A/ja
Publication of JP2002082901A publication Critical patent/JP2002082901A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 ポステッドライト方式で発生する書込み待ち
行列に起因する共有バスアクセス性能の低下を、問題の
発生しないレベル以下に抑制できるバス制御装置を提供
する。 【解決手段】 マスタ12が共有バス50を占有してい
る期間中にマスタ11から資源42に連続して書込み要
求が発行された後読出し要求が発行される場合、書込み
検出装置61が書込み要求を検出し、これに基づいて読
出し発生装置71は書込み要求に続けてダミーの読出し
要求を挿入する。このため、書込みバッファ31に書込
み要求の待ち行列がたまることがない。読出し要求は直
ちに資源42に到達し、速やかにサイクルが終結される
ため、この期間にマスタ12から資源41へのアクセス
要求が有っても待たされることはない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、産業用プログラマ
ブルコントローラ装置等の制御装置におけるバス制御装
置に関する。
【0002】
【従来の技術】マイクロプロセッサ応用装置のうち、マ
ルチマスタシステム構成を取るものでは、PCIバスシ
ステムなどの共有バスを採用するものが有る。
【0003】複数のマスタを有する共有バスにおいて、
特定のマスタがバスを占有し続けることは、他のマスタ
の処理効率を著しく低下させ、結果的にはシステム全体
の効率を低下させる。このため、できるだけ特定のマス
タがバスを占有しないように構成することが重要であ
る。このバス効率を改善する方法として、ポステッドラ
イトあるいは遅延書込みと呼ばれるものがある。
【0004】これは、共有バス上に発行された書込み要
求を一旦バッファに蓄えておき、バスが空いたときに書
込みを行う方法である。この際、マスタは書込み要求が
バッファに蓄えられた時点でアクセスが完了するので、
バスの占有状況にかかわらず次の処理に取り掛かること
ができるためバス効率が向上する。
【0005】このようなバス制御装置の従来の構成例を
図4に示す。同図において、11、12はマスタ、2
1、22はバスインタフェース、31、32は書込みバ
ッファ、41、42は例えばメモリなどの資源、50は
共有バス、51、52はローカルバスである。
【0006】図5に、この従来の動作例をタイムチャー
ト形式で示す。同図において、100はマスタ11から
資源42への書込み要求、101はマスタ11から資源
42への読出し要求、102はマスタ12の共有バス占
有を示す。
【0007】この動作を説明する。最初マスタ12が共
有バスを占有している。この占有102期間中にマスタ
11から資源42に連続して書込み要求100が発行さ
れ、続いてマスタ11から資源42に読出し要求101
が発行される。
【0008】マスタ11の読出し要求101発行時、書
込みバッファ31に書込み要求100の待ち行列が生成
されており、読出し要求101はこの待ち行列が解消さ
れない限り完了されないため長いアクセスサイクルとな
る。
【0009】このとき、ローカルバス51がマスタ11
の読出し要求101により占有されているため、マスタ
12から資源41への書込みまたは読出しのアクセス要
求が有ったとしても、マスタ11の読出し要求101が
完了しない限りマスタ12のアクセス要求も待たされる
ことになる。(図5において、マスタ12から資源41
への書込みまたは読出しのアクセス要求は、リトライを
繰り返しても、マスタ11の読出し要求101が完了す
るaの時点まで待たされることになる。)
【0010】
【発明が解決しようとする課題】上述のように、従来の
ポステッドライト方式では、いくつかの書込み要求をバ
ッファに溜め込み、書込み待ち行列を生成するが、読出
し要求が同じアドレスまたは同じ資源に発行された場
合、書込み待ち行列を全て解消してから読出し要求を行
う仕組みとなる。
【0011】この際、読出し要求を発行したマスタは書
込み待ち行列の解消と読出し要求が処理されている期間
はずっと待ち状態となる。
【0012】このとき、他のマスタが、前述の待ち状態
に入ったマスタの管理する資源に読出し要求を発行する
と、先のマスタの待ち状態が解消されるまでさらに待た
されることになる。
【0013】この状況が、繰り返されるとシステム上の
全てのマスタがまったく動くことのできない期間が増大
していくという問題が無視できなくなる。
【0014】リアルタイム制御システムにおいては、極
端に性能の低下する瞬間が有ると制御の不連続性を招い
たり、情報の送受のもれが生じたりする危険がある。
【0015】このため、本問題の解決が重要になる。
【0016】本発明は、このような従来の問題点に鑑み
為されたもので、ポステッドライト方式で発生する書込
み待ち行列に起因する共有バスアクセス性能の低下を、
問題の発生しないレベル以下に抑制できるバス制御装置
を提供することを目的とする。
【0017】
【課題を解決するための手段】請求項1に記載の本発明
は、マルチマスタ機能を有し、マスタの書込み要求を一
旦バッファに蓄えることにより、書込み動作を遅らせる
ことができるようにしたバス制御装置において、バッフ
ァに蓄えられる書込み要求が所定の深さに達したとき、
書込み要求に続いて読出し要求を発行する手段を備えた
ことを特徴とする。
【0018】即ち、この請求項1に記載の本発明におい
ては、書込み待ち行列に起因する処理能力の極端な低下
を制限する方法として、書込み待ち行列の深さを制限す
る手段を設ける。これは書込み待ち行列がある一定の深
さに達した時、ダミーの読出し要求を発行する手段によ
り実現される。
【0019】上記の読出し要求が発行されると書込み待
ち行列は直ちに解消されるように動作する。この際の最
悪の待ち時間は、書込み待ち行列を格納するバッファの
容量によらず、設定された書込み待ち行列の深さとアク
セスを共有バスに発行可能なマスタの数によって制限す
ることができる。
【0020】請求項2に記載の本発明は、請求項1に記
載のバス制御装置において、書込み要求に続いて読出し
要求を発行する手段が、マスタの書込み要求を検出する
書込み要求検出装置と、この書込み要求検出装置の検出
結果に基き、書込み要求に続いて読出し要求を発行する
読出し要求発行装置とを備えたものであることを特徴と
する。
【0021】即ち、この請求項2に記載の本発明におい
ては、請求項1に記載のバス制御装置におけるダミーの
読出し要求を実現する方法として、書込み要求を検出す
る装置と、マスタの要求がなくても必要に応じ読出し要
求を発行できる装置を設ける。
【0022】この構成で、書込み要求を検出した場合、
必要に応じ読み出し要求を発行することにより、自動的
に書込み待ち行列が解消されるため、書込み待ち行列が
危険なほど深くなる状態を回避できる。
【0023】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。なお、以下の図におい
て、従来例の構成及び動作を示す図を含めて、同符号は
同一部分または対応部分を示す。
【0024】本発明に係るバス制御装置の一実施形態の
構成を図1に示す。
【0025】図1に示すように、本発明の一実施形態
は、図4に示す従来例の構成と比較して、書込み検出装
置61、62および読出し発生装置71、72を新たに
有することが特徴である。図1において、53、54は
書込み検出信号を示す。
【0026】なお、本実施形態としての必要最小限の構
成では、図2のように書込み検出装置62および読出し
発生装置72が省かれる。この場合マスタ11からのア
クセスに限り本実施形態の効果が得られることになる。
【0027】図3に、本実施形態の動作をタイムチャー
ト形式で示す。同図において、103は読出し発生装置
71の読出し要求を示す。
【0028】この動作を説明する。最初マスタ12が共
有バスを占有している。この占有102期間中にマスタ
11から資源42に連続して書込み要求100が発行さ
れ、続いてマスタ11から資源42に読出し要求101
が発行される。
【0029】上述のように、従来の動作例では、図5に
示したように、マスタ11の読出し要求101発行時、
書込みバッファ31に書込み要求100の待ち行列が生
成されており、読出し要求101はこの待ち行列が解消
されない限り完了されないため長いアクセスサイクルと
なる。このとき、ローカルバス51がマスタ11の読出
し要求101により占有されているため、マスタ12か
ら資源41への書込みまたは読出しのアクセス要求が有
ったとしても、マスタ11の読出し要求101が完了し
ない限りマスタ12のアクセス要求も待たされることに
なる。
【0030】一方、本実施形態では、マスタ11から資
源42への書込み要求100が発行されると書込み検出
装置61がこれを検出して、書込み検出信号53を読出
し発生装置71に出力し、読出し発生装置71ではこの
書込み検出信号53に基づいて資源42へのダミーの読
出し要求103を発行するので、マスタ11の書込み要
求100に続いて必ず読出し発生装置71のダミーの読
出し要求103が挿入される。このため、書込みバッフ
ァ31には書込み要求100の待ち行列がたまらない。
書込み要求100に続くマスタ11の読出し要求10
1、及び書込み要求100に続くダミーの読出し要求1
03は発行されると直ちに資源42に到達し、速やかに
サイクルが終結されるため、この期間にマスタ12から
資源41への書込みまたは読出しのアクセス要求が有っ
たとしてもマスタ12のアクセス要求が待たされること
はない。(図3において、マスタ12から資源41への
書込みまたは読出しのアクセス要求は、リトライを繰り
返すこととなるが、bの時点でアクセス可能となる。)
なお、読出し発生装置71からのダミーの読出し要求1
03の発行は、読出し要求101の発行を検出する毎に
行うこととしてもよいが、書込みバッファ31に蓄えら
れる書込み要求100が所定の深さに達した時、発行さ
れることとすればよい。この際の最悪の待ち時間は、書
込み待ち行列を格納する書込みバッファ31の容量によ
らず、設定された書込み待ち行列の深さとアクセスを共
有バス50に発行可能なマスタの数によって制限するこ
とができる。なお、マスタの数が多いほど、設定する書
込み待ち行列の深さを浅くするのがよい。
【0031】以上のように、本実施形態によれば、マス
タ11から資源42への連続した書込み要求により書込
みバッファ31に書込み待ち行列が生成されることを抑
制することができ、マスタ12が資源41をアクセスす
る際の待ち時間をある一定限度に制限することを可能と
する効果がある。
【0032】なお、上述の説明では、マスタ11から資
源42に連続して書込み要求100が発行され、続いて
マスタ11から資源42に読出し要求101が発行され
る場合の動作について説明したが、マスタ12から資源
41に連続して書込み要求が発行され、続いてマスタ1
2から資源41に読出し要求が発行される場合について
も同様の動作を行う。
【0033】また、上述の実施形態においては、書込み
バッファに蓄えられる書込み要求が所定の深さに達した
とき、書込み要求に続いて読出し要求を発行する手段と
して、書込み検出装置61、62および読出し発生装置
71、72を設けたが、これらの書込み検出装置61、
62および読出し発生装置71、72を設ける代わり
に、マスタ11、12内にソフト的手段を設け、これに
より実行するように構成することもできる。
【0034】
【発明の効果】以上説明したように、ポステッドライト
方式で発生する書込み待ち行列に起因する共有バスアク
セス性能の極端な低下という問題が、本発明を適用する
ことにより問題の発生しないレベル以下に抑制できる。
【0035】従って、プログラマブルコントローラのよ
うなリアルタイム制御システムにおいて、本発明を適用
することにより、極端に性能の低下する瞬間が発生する
恐れを回避できるため、安定した制御を実現できるとい
う効果がある。
【図面の簡単な説明】
【図1】 本発明の一実施形態の構成を示すブロック
図。
【図2】 本発明の一実施形態における最小限の構成構
成を示すブロック図。
【図3】 本発明の一実施形態における動作状態を示す
タイムチャート。
【図4】 従来例の構成を示すブロック図。
【図5】 従来例の動作状態を示すタイムチャート。
【符号の説明】
11、12…マスタ 21、22…バスインタフェース 31、32…書込みバッファ 41、42…資源 50…共有バス 51、52…ローカルバス 53、54…書込み検出信号 61、62…書込み検出装置 71、72…読出し発生装置 100…マスタ11から資源42への書込み要求 101…マスタ11から資源42への読出し要求 102…マスタ12の共有バス占有 103…読出し発生装置71の読出し要求

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】マルチマスタ機能を有し、マスタの書込み
    要求を一旦バッファに蓄えることにより、書込み動作を
    遅らせることができるようにしたバス制御装置におい
    て、バッファに蓄えられる書込み要求が所定の深さに達
    したとき、書込み要求に続いて読出し要求を発行する手
    段を備えたことを特徴とするバス制御装置。
  2. 【請求項2】前記書込み要求に続いて読出し要求を発行
    する手段が、マスタの書込み要求を検出する書込み要求
    検出装置と、この書込み要求検出装置の検出結果に基づ
    き、書込み要求に続いて読出し要求を発行する読出し要
    求発行装置とを備えたものであることを特徴とする請求
    項1に記載のバス制御装置。
JP2000269976A 2000-09-06 2000-09-06 バス制御装置 Pending JP2002082901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000269976A JP2002082901A (ja) 2000-09-06 2000-09-06 バス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000269976A JP2002082901A (ja) 2000-09-06 2000-09-06 バス制御装置

Publications (1)

Publication Number Publication Date
JP2002082901A true JP2002082901A (ja) 2002-03-22

Family

ID=18756497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000269976A Pending JP2002082901A (ja) 2000-09-06 2000-09-06 バス制御装置

Country Status (1)

Country Link
JP (1) JP2002082901A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241612A (ja) * 2006-03-08 2007-09-20 Matsushita Electric Ind Co Ltd マルチマスタシステム
JPWO2005069152A1 (ja) * 2004-01-13 2007-12-27 セイコーインスツル株式会社 メモリインタフェース装置、メモリインタフェース方法、およびモデム装置
US7711885B2 (en) 2007-04-17 2010-05-04 Kabushiki Kaisha Toshiba Bus control apparatus and bus control method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005069152A1 (ja) * 2004-01-13 2007-12-27 セイコーインスツル株式会社 メモリインタフェース装置、メモリインタフェース方法、およびモデム装置
JP2010262663A (ja) * 2004-01-13 2010-11-18 Seiko Instruments Inc メモリインタフェース装置、メモリインタフェース方法、およびモデム装置
US7890728B2 (en) 2004-01-13 2011-02-15 Seiko Instruments Inc. Memory interface device, memory interface method and modem device
JP2007241612A (ja) * 2006-03-08 2007-09-20 Matsushita Electric Ind Co Ltd マルチマスタシステム
US7711885B2 (en) 2007-04-17 2010-05-04 Kabushiki Kaisha Toshiba Bus control apparatus and bus control method

Similar Documents

Publication Publication Date Title
JP4715801B2 (ja) メモリアクセス制御装置
JP3525518B2 (ja) データ転送装置
JP3444154B2 (ja) メモリアクセス制御回路
JPH11224221A (ja) メモリ制御装置および方法
JP2002082901A (ja) バス制御装置
JP2006268753A (ja) Dma回路及びコンピュータシステム
JPH11232214A (ja) 情報処理装置用プロセッサおよびその制御方法
JP2972491B2 (ja) バス制御機構及び計算機システム
EP0426169A2 (en) Optical data filing system with improved memory read/write control
JPH06161873A (ja) 主記憶に対する複数のアクセスポイントのハングアップ処理方式
JP2731761B2 (ja) ネットワーク制御装置
JP3820831B2 (ja) メモリ制御方法及び装置
JP3240863B2 (ja) 調停回路
JP3492139B2 (ja) バスを介したデータ転送方法およびバスマスタ制御装置
JP2006268734A (ja) メモリアクセス制御装置
JP2006059303A (ja) コンピュータシステム
JP2010140440A (ja) バス調停装置
JP2007316880A (ja) デュアルポートメモリのアクセス権調停方式
JP2968727B2 (ja) ライト動作確認装置
JP3467188B2 (ja) 多重化バスの順序保証システム
JP3119155B2 (ja) バスアクセス方式
JPH0589027A (ja) 監視機能付ライトバツフア
JP2747258B2 (ja) ライトバッファのビジー制御方式
JPH09198305A (ja) メモリ制御装置
KR19990071122A (ko) 다중 프로세서 회로