JP3515391B2 - 水平afc処理回路 - Google Patents
水平afc処理回路Info
- Publication number
- JP3515391B2 JP3515391B2 JP31112998A JP31112998A JP3515391B2 JP 3515391 B2 JP3515391 B2 JP 3515391B2 JP 31112998 A JP31112998 A JP 31112998A JP 31112998 A JP31112998 A JP 31112998A JP 3515391 B2 JP3515391 B2 JP 3515391B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- vertical
- circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
てくる水平同期信号に同期した内部の水平タイミング信
号を発生する水平AFC処理回路、特に水平同期信号に
含まれるマクロビジョン信号に対する処理に関する。
像信号の水平同期信号を処理する回路として水平AFC
回路が知られている。この水平AFC回路は、位相比較
器と電圧制御発振器と、水平カウントダウン回路と、ロ
ーパスフィルタを含むPLL(フェーズ・ロックド・ル
ープ)回路からなり、水平同期信号に同期して水平タイ
ミング信号(水平ドライブなどを制御する内部における
水平同期信号)を出力する。
像信号には、違法コピー防止用のマクロビジョン信号が
含まれる場合がある。このマクロビジョン信号は、水平
同期パルスが存在する水平同期信号期間と映像信号期間
の間に挿入されるもので、水平AFC回路にとっては、
ノイズとして作用する。すなわち、マクロビジョン信号
は大きな振幅変化を有しており、これを誤って水平同期
パルスとして検出し、これに対し水平タイミング信号を
同期させるおそれがある。
所定水平期間(マクロビジョン信号期間)においては、
水平同期信号期間にのみ水平AFC動作が行われるよう
に、外部からの水平同期パルスの検出にゲートをかけ、
マクロビジョン信号による悪影響を防止している。
部からの垂直同期信号を検出して垂直同期をとる。NT
SC方式の映像信号では、1フィールドは262.5H
(Hは1水平ライン)であり、一定である。そこで、ノ
イズの影響を避けるため、垂直同期信号が262.5H
周期で検出されているときには、内部の垂直カウントダ
ウン回路によって水平ライン数をカウントしておき、垂
直タイミング信号(垂直ドライブなどを制御する内部に
おける垂直同期信号)を発生している。このようなモー
ドを標準モードと呼ぶ。一方、外部からの垂直同期信号
が262.5H周期で検出されない場合には、入力され
てくる垂直同期信号を検出してこれに同期して動作する
しかない。このようなモードを非標準モードという。例
えば、家庭用VTR等の早送りや巻き戻しという特殊再
生時には、疑似垂直同期信号が発生されこれに同期する
場合は非標準モードで動作している。
FC回路においては、マクロビジョン信号期間におい
て、水平同期パルスの検出を行わないようにゲートをか
け、マクロビジョン信号の悪影響を抑制している。
ドで動作している時)においては、垂直同期信号後にお
いて、水平同期信号をなるべく早く引き込みたいという
要求があり、水平同期信号の引き込みが遅れると位相誤
差が映像信号期間に入ってからも残り、TV画面の上部
の画像が歪むという弊害が発生する。
FC回路におけるゲインを下げる処理が行われている
と、それだけ水平同期信号の引き込みが遅れ、画面上部
にゆがみが発生しやすくなる。
り、非標準モードにおける画面上部の画像歪み発生を防
止できる水平AFC処理回路を提供することを目的とす
る。
されてくる水平同期信号と、内部の水平タイミング信号
との位相比較を行い、内部の水平タイミング信号を外部
からの水平同期信号に同期させるAFC動作を行う水平
AFC回路と、標準モードにおいて、自己のカウント結
果に従って垂直タイミング信号を発生し、非標準モード
において、外部から入力されてくる垂直同期信号に応じ
て垂直タイミング信号を発生する垂直タイミング発生回
路と、垂直カウントダウン回路が標準モードで動作して
いるときには、水平同期信号中にマクロビジョン信号が
存在するマクロビジョン信号期間におけるAFC動作の
ゲインをそれ以外の期間と比較して抑制し、垂直カウン
トダウンシステムが非標準モードで動作しているときに
は、前記マクロビジョン信号期間のAFC動作のゲイン
の抑制を解除することを特徴とする。
は、水平AFC動作に抑制をかけ、マクロビジョン信号
による水平同期に対する悪影響を排除する。一方、垂直
同期がとれていない非標準モードにおいて、早く同期信
号を引き込みたいという要求がある。そこで、マクロビ
ジョン信号期間においても水平AFC動作に抑制をかけ
ないことにして、水平同期信号の引き込みを早くする。
これによって、映像信号期間までに水平同期信号を引き
込むことができ、画面上部の歪み発生を効果的に防止で
きる。
は、水平同期パルスが存在すると推定される所定の期間
のみAFC動作を行うようにゲートをかけるものがある
が、水平AFCのゲインを低くすることも採用できる。
これによって、家庭用VTRの特殊再生時などにおい
て、水平同期信号の引き込みを早くし、画面上部のゆが
みの発生を防止することができる。
の終了後の数水平期間において、前記AFC回路のゲイ
ンをそれ以外の期間に上昇することを特徴とする。
の間には、数水平期間がある。この数水平期間は、マク
ロビジョン信号がなく水平同期パルスを確実に検出でき
る。そこで、この期間のAFC回路のゲインを大きくす
ることによって、映像信号期間に入るまでに水平同期信
号を引き込める確率を上昇することができる。そこで、
画面上部の歪み発生を防止することができる。
実施形態という)について、図面に基づいて説明する。
理回路を示すブロック図である。家庭用VTRの再生な
ど得られた水平同期信号aは、位相比較器12に入力さ
れる。水平同期信号aは、図2(イ)に示すように1水
平期間毎に所定期間Hレベルになる信号である。位相比
較器12は、後述する水平カウントダウン回路18から
供給されるAFCリファレンス信号cと水平同期信号a
の位相比較を行い、位相差についての信号を出力する。
AFCリファレンス信号cは、図2(ロ)に示すよう
に、水平同期信号aのHレベルの期間(水平同期パル
ス)において、Lレベルになる信号であり、例えば1/
2水平期間が経過した時点でHレベルに戻る。位相比較
器12は、水平同期信号aと、AFCリファレンス信号
cとを比較し、図2(ニ)、(ホ)に示す信号d1及び
d2を得る。信号d1は、水平同期パルスの立ち上がり
からAFC信号の立ち下がりまでの期間T1だけHレベ
ルとなる信号であり、信号d2は、AFC信号の立ち下
がりから水平同期パルスの立ち上がりまでの期間T2だ
けHレベルとなる信号である。従って、水平同期パルス
のHレベルの期間のちょうど真ん中に、AFCリファレ
ンス信号の立ち下がりがある状態で、T1=T2とな
る。
ての信号であるd1、d2は、ローパスフィルタ(LP
F)14に供給され、ここで積分される。すなわち、信
号d1がHレベルの期間LPF14は充電され、信号d
2がHレベルの期間LPF14が放電される。従って、
T1=T2の時にLPF14からの出力が0となり、A
FCリファレンス信号が水平同期信号aに対しずれた場
合にそのずれに従った電圧信号がLPF14から出力さ
れる。
振器(VCO)16に供給され、VCO16の発振周波
数が制御される。従って、このVCO16の発振周波数
は、位相比較器12で検出した水平同期信号aとAFC
リファレンス信号cの位相差によって制御される。
回路18に供給され、ここでカウントがされる。水平カ
ウントダウン回路18は、予め設定されている1水平期
間のカウントアップに対応して、AFCリファレンス信
号cを発生し、これを位相比較器12に供給する。この
ため、位相比較器12、LPF14、VCO16及び水
平カウントダウン回路18によりフェーズ・ロックド・
ループ(PLL)回路が形成されることになり、AFC
リファレンス信号cが水平同期信号aに同期するように
VCO16が制御される。このPLLを水平AFC回路
と呼ぶ。
6からの信号のカウント結果に基づいて、複数のタイミ
ング信号を発生する。すなわち、水平カウントダウン回
路18は、1水平期間を示す信号を水平偏向回路20に
供給する。水平偏向回路20は、CRT22の水平偏向
電流を発生し、これをCRT22の水平偏向コイルに供
給する。これによって、CRT22において水平走査が
行われる。
ウント結果に基づく2fHクロック(fHが水平同期信
号周波数を示す)を発生し、これを垂直カウントダウン
回路24に供給する。垂直カウントダウン回路24は、
2fHクロックをカウントし、複数のタイミング信号を
発生する。すなわち、垂直カウントダウン回路24は、
1垂直期間について信号を得、これを垂直偏向回路26
に供給する。垂直偏向回路26は、垂直偏向電流を発生
し、これをCRT22の垂直偏向コイルに供給する。こ
れによって、CRT22において、垂直走査が行われ
る。
2(ハ)に示すように、水平同期パルスが得られると推
定される期間についてのゲート信号bを発生し、これを
水平同期検出回路28に供給する。この水平同期検出回
路28には、水平同期信号aが供給されており、水平同
期検出回路28はゲート信号bにより特定された期間に
水平同期パルスが存在するか否かを判定する。そして、
水平同期パルスが存在すれば同期状態と判定し、存在し
なければ非同期状態と判定する。そして、同期状態であ
るか否かについてのゲート制御信号を位相比較器12に
供給する。なお、水平同期検出回路28は、例えば複数
回(例えば4回)連続で、ゲート信号bで特定される期
間内に水平同期パルスを検出した時に同期状態と判定
し、1回でも期間内に水平同期パルスを検出できなかっ
た時に非同期状態と判定する。
回路18からゲート信号bも供給されており、水平同期
検出回路28からのゲート制御信号fにより同期状態と
判定された場合には、ゲート信号bで特定された期間の
み水平同期信号aとAFCリファレンス信号との位相比
較を行い、非同期状態と判定されたときにはゲート信号
bと関係なく、位相比較を行う。
期信号aには、ノイズが存在する。そこで、同期状態に
は、ゲート信号bにより特定された期間のみ位相比較を
行うことで、ノイズによる悪影響の発生を防止する。
クロビジョン信号が存在する期間についての信号である
強制切換信号eを発生し、これを位相比較器12に供給
する。すなわち、マクロビジョン信号は、同期や映像信
号に影響がない期間挿入する必要があり、図3に示すよ
うに、垂直同期信号期間及び等価パルス期間終了後であ
って、映像信号が始まるまでの期間に挿入され、その期
間は予め定められている。そこで、垂直カウントダウン
回路24は、カウント結果に基づいて、マクロビジョン
信号が存在する期間についての強制切換信号eを発生す
る。
供給される。位相比較器12は、この強制切換信号eに
基づき、非同期状態にあってもゲート信号bにより特定
された期間にのみ位相比較を行う。
きなHレベル、Lレベルの変動を繰り返す信号であり、
これを水平同期パルスと誤って検出する可能性がかなり
高いからである。従って、マクロビジョン信号が存在す
る期間において、強制的にゲートをかけることで、マク
ロビジョン信号に基づくノイズの悪影響を排除すること
ができる。
間において、位相比較器12の出力に基づく、AFC動
作のゲインを低くすることも好適である。例えば、VC
O16における入力電圧に対する応答を小さくしたり、
LPF14における時定数を変更したり、位相比較器1
2からの出力のレベルを変更することで、ゲインの調整
を行うことができる。これによっても、マクロビジョン
信号による水平同期検出への悪影響を減少することがで
きる。
検出回路30を有している。この垂直同期検出回路30
は、垂直カウントダウン回路24から供給される垂直同
期信号検出についての垂直ゲート信号と外部から入力さ
れる垂直同期信号を比較する。ここで、この垂直ゲート
信号は、垂直カウントダウン回路24のカウント結果か
ら推定される垂直同期信号が位置すべき期間を示すもの
であり、垂直同期検出回路30は、この垂直ゲート信号
で特定される期間内に垂直同期信号が存在するか否かを
判定する。
同期信号が検出されていれば、回路は同期状態にあり、
垂直カウントダウン回路24のカウント結果に従って、
垂直偏向回路26が動作する。これを標準モードとい
う。一方、垂直ゲート信号で特定される期間に垂直同期
信号が検出されなければ、回路は非同期状態にあり、垂
直カウントダウン回路24のカウント結果に従って、垂
直偏向回路26が動作することはできない。そこで、非
同期状態では、垂直同期検出回路30が外部から供給さ
れる垂直同期信号を検出して、これを垂直偏向回路26
に供給する。そして、垂直偏向回路26は垂直同期検出
回路30から供給される外部からの垂直同期信号に基づ
いて動作する。これを非標準モードという。ここで、こ
の垂直カウントダウン回路24、垂直同期検出回路30
が垂直タイミング発生回路を構成する。なお、複数回
(8回)連続で、垂直同期信号を検出したときに、同期
状態と判定し、標準モードに移行し、複数回(4回)連
続で垂直同期信号を検出できないときに非標準モードに
移行することが好適である。
作しているか、非標準モードで動作しているかについて
のモード信号を発生し、このモード信号を強制切換信号
制御回路32に供給する。そして、強制切換信号制御回
路32は、モード信号に応じて、垂直カウントダウン回
路24から位相比較器12へ供給される強制切換信号e
をオンオフする。
は、モード信号により、標準モードにあると判定された
ときには、強制切換信号eをそのまま位相比較器12に
供給するが、非標準モードにあると判定されたときに
は、強制切換信号eを供給しない。これによって、非標
準モードでは強制切換信号eが位相比較器12に供給さ
れない。従って、水平同期がとれていない状態であっ
て、非標準モードの場合において、位相比較器12にお
いてゲート信号bによるゲートがかけられないことにな
る。
ン信号が存在する期間であっても、位相比較器12にお
いて、水平同期信号aとAFCリファレンス信号の位相
比較が行われる。非標準モードでは、疑似垂直同期信号
などが入力され、垂直同期信号がかなり大きくずれてい
る。そこで、マクロビジョン信号が存在する期間におい
ても、水平同期パルスを検出して、水平同期信号の引き
込みを早くすることができる。
信号が存在する期間において、Lレベルとなる信号であ
る。従って、モード信号を標準モードにおいてHレベ
ル、非標準モードにおいてLレベルとなる信号とすれ
ば、強制切換信号制御回路32をオアゲートで形成でき
る。また、この場合において、マクロビジョン信号が存
在する期間における水平AFC回路のゲインを低く設定
することも好適である。
に、垂直カウントダウン回路24において、マクロビジ
ョン信号の存在する期間が終了後、映像信号が始まるま
での数水平走査期間を示すゲイン制御信号gを発生す
る。そして、このゲイン制御信号gを位相比較器12に
供給する。位相比較器12は、このゲイン制御信号gに
基づき、水平AFC回路のゲインを高くする。
期パルスに対し、水平AFC回路におけるVCO16の
発振を高速に追従させることができる。従って、映像期
間に入るまでに水平同期をとることができ、画面上部に
おける乱れの発生を効果的に防止することができる。
平AFC回路のゲイン上昇の構成は、上述の強制切換信
号eのオンオフをしない回路においても効果がある。こ
の場合、マクロビジョン信号期間においては、水平AF
C回路のゲインを低くすることが好適である。
非標準モードにおける画面上部の画像曲がり発生を防止
できる。
である。
水平カウントダウン回路、20 水平偏向回路、22
CRT、24 垂直カウントダウン回路、26 垂直
偏向回路、28 水平同期検出回路、30 垂直同期検
出回路、32強制切換信号制御回路。
Claims (2)
- 【請求項1】 外部から入力されてくる水平同期信号
と、内部の水平タイミング信号との位相比較を行い、内
部の水平タイミング信号を外部からの水平同期信号に同
期させるAFC動作を行う水平AFC回路と、 標準モードにおいて、自己のカウント結果に従って垂直
タイミング信号を発生し、非標準モードにおいて、外部
から入力されてくる垂直同期信号に応じて垂直タイミン
グ信号を発生する垂直タイミング発生回路と、 を有し、 垂直カウントダウン回路が標準モードで動作していると
きには、水平同期信号中にマクロビジョン信号が存在す
るマクロビジョン信号期間におけるAFC動作をそれ以
外の期間と比較して抑制し、 垂直カウントダウンシステムが非標準モードで動作して
いるときには、前記マクロビジョン信号期間のAFC動
作の抑制を解除することを特徴とする水平AFC処理回
路。 - 【請求項2】 外部から入力されてくる水平同期信号
と、内部の水平タイミング信号との位相比較を行い、内
部の水平タイミング信号を外部からの水平同期信号に同
期させるAFC動作を行う水平AFC回路と、 標準モードにおいて、自己のカウント結果に従って垂直
タイミング信号を発生し、非標準モードにおいて、外部
から入力されてくる垂直同期信号に応じて垂直タイミン
グ信号を発生する垂直タイミング発生回路と、 を有し、 マクロビジョン信号期間の終了後の数水平期間におい
て、前記AFC回路のゲインをそれ以外の期間に比べ上
昇させることを特徴とする水平AFC処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31112998A JP3515391B2 (ja) | 1998-10-30 | 1998-10-30 | 水平afc処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31112998A JP3515391B2 (ja) | 1998-10-30 | 1998-10-30 | 水平afc処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000138843A JP2000138843A (ja) | 2000-05-16 |
JP3515391B2 true JP3515391B2 (ja) | 2004-04-05 |
Family
ID=18013489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31112998A Expired - Fee Related JP3515391B2 (ja) | 1998-10-30 | 1998-10-30 | 水平afc処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3515391B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010183463A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ten Ltd | 映像信号処理装置及び映像信号処理方法 |
-
1998
- 1998-10-30 JP JP31112998A patent/JP3515391B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000138843A (ja) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4729024A (en) | Synchronizing pulse signal generation device | |
EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
JP3562815B2 (ja) | 同期回路及び方法 | |
JPS6111023B2 (ja) | ||
CA1143830A (en) | Television horizontal afpc with phase detector driven at twice the horizontal frequency | |
JP3515391B2 (ja) | 水平afc処理回路 | |
JP2010200383A (ja) | 水平周波数信号発生器、同期回路、およびビデオ表示装置 | |
KR960016381B1 (ko) | 자동주파수 제어회로 | |
JP2517014B2 (ja) | テレビジョン装置用位相ロックル―プ回路 | |
US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
JP3439143B2 (ja) | 水平同期回路 | |
JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
JPH1023293A (ja) | 同期発生装置と画像表示装置 | |
JPH0946621A (ja) | 表示装置 | |
JP4663134B2 (ja) | アナログ・ビデオ信号のa/d変換装置および方法 | |
KR940011875B1 (ko) | 수평동기신호 분리장치 | |
JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
JP3785632B2 (ja) | 信号処理回路 | |
JP4168532B2 (ja) | Pll信号処理回路及びデジタル・ビデオテープ記録再生装置 | |
JP2570383B2 (ja) | デジタル信号挿入装置 | |
JP3024724B2 (ja) | スキュー検出回路 | |
JP2003348374A (ja) | 位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置 | |
KR100207633B1 (ko) | 위상동기루프회로 | |
JPH05300399A (ja) | Pll回路 | |
JPH08251445A (ja) | 弱電界検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |