WO2016024387A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016024387A1
WO2016024387A1 PCT/JP2015/003837 JP2015003837W WO2016024387A1 WO 2016024387 A1 WO2016024387 A1 WO 2016024387A1 JP 2015003837 W JP2015003837 W JP 2015003837W WO 2016024387 A1 WO2016024387 A1 WO 2016024387A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
protective film
electrode pad
adhesion layer
adhesion
Prior art date
Application number
PCT/JP2015/003837
Other languages
English (en)
French (fr)
Inventor
文智 井腰
正洋 引田
松永　啓一
佐藤　高広
柳原　学
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to EP15832294.1A priority Critical patent/EP3182443B1/en
Priority to JP2016542501A priority patent/JP6508601B2/ja
Publication of WO2016024387A1 publication Critical patent/WO2016024387A1/ja
Priority to US15/427,629 priority patent/US10090220B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a power transistor used in an inverter, a power conditioner, a power circuit, and the like.
  • GaN gallium nitride
  • AlN aluminum nitride
  • InN indium nitride
  • a nitride semiconductor heterojunction is characterized in that a high concentration two-dimensional electron gas (2DEG: 2 Dimensional Electron Gas) is generated at the junction interface even in a non-doping state due to spontaneous polarization or piezoelectric polarization.
  • 2DEG 2 Dimensional Electron Gas
  • Field effect transistors and Schottky barrier diodes (SBD) using this high-concentration 2DEG layer as carriers are attracting attention as high-frequency and high-power devices.
  • GaN is a new material
  • moisture resistance is low.
  • a means for improving moisture resistance for example, a technique of blocking a path through which water enters by covering an opening provided in a protective film covering an electrode pad with a metal layer made of Ti, Ta, or Pt. Is disclosed (see Patent Document 1).
  • the present disclosure solves the above-described problems, and an object of the present disclosure is to provide a semiconductor device that can prevent water from entering an electrode pad or a wiring layer and ensure high moisture resistance of a power transistor.
  • a semiconductor device includes a substrate, a semiconductor layer formed on the substrate, a first protective film formed on the semiconductor layer, and the first protective film.
  • a first adhesion layer formed on the first protective layer and formed of a laminate made of at least one of Ti, TiN, Ta and TaN, or a combination thereof; and on the first protective film and the first An electrode pad formed so as to be in contact with a part of a side surface and an upper surface of the first adhesive layer, a second protective film formed so as to cover the electrode pad and the first adhesive layer, and the electrode A first opening in which a part of the second protective film is opened so that the pad is exposed, and the first adhesion layer surrounds the periphery of the electrode pad when viewed in plan.
  • the electrode pad protrudes horizontally from the electrode pad An upper surface and a side surface of a portion protruding from the electrode pad of the first contact layer in the horizontal direction, wherein the first protective film, are covered with the second protective film continuously.
  • the first adhesion layer protrudes in the horizontal direction from the electrode pad, the upper surface and the side surface of the first adhesion layer of the protruding portion are in contact with the second protective film, and the first portion of the protruding portion is in contact with the second protective film.
  • the lower surface of the adhesive layer 1 is in contact with the first protective film. Therefore, even if water enters from the interface between the electrode pad and the second protective film, it can be completely blocked at the interface between the first adhesive layer and the second protective film, and high moisture resistance can be ensured. It becomes.
  • a semiconductor device includes a substrate, a semiconductor layer formed on the substrate, a first protective film formed on the semiconductor layer, and the first A first adhesion layer formed on the protective film and composed of a laminate made of at least one metal of Ti, TiN, Ta, and TaN or a combination thereof, and a part of the upper surface of the first adhesion layer A part of the second protective film so as to expose the electrode pad, a second protective film formed to cover the electrode pad and the first adhesion layer, and the electrode pad And the first adhesive layer protrudes horizontally from the electrode pad so as to surround the electrode pad when viewed in plan, and the electrode pad, Projects horizontally from the pad of the first adhesion layer The upper surface and side portions, wherein the first protective film, are covered with the second protective film continuously.
  • the first adhesion layer protrudes in the horizontal direction from the electrode pad, the upper surface and the side surface of the first adhesion layer of the protruding portion are in contact with the second protective film, and the first portion of the protruding portion is in contact with the second protective film.
  • the lower surface of the adhesive layer 1 is in contact with the first protective film. Therefore, even if water enters from the interface between the electrode pad and the second protective film, it can be completely blocked at the interface between the first adhesion layer and the second protective film, and high humidity resistance is ensured. Is possible.
  • a semiconductor device includes a substrate, a semiconductor layer formed on the substrate, a first protective film formed on the semiconductor layer, and the first A first adhesion layer formed on the protective film and formed of a laminate made of at least one metal of Ti, TiN, Ta, and TaN or a combination thereof; and a predetermined distance from the first adhesion layer
  • An electrode pad formed in a space, a second protective film formed so as to cover the electrode pad and the first adhesion layer, and one of the second protective films so that the electrode pad is exposed.
  • the first adhesive layer surrounds the electrode pad with a predetermined distance from the electrode pad when viewed in plan, and the electrode pad, 1 protective film, and upper and side surfaces of the first adhesion layer It is covered with the second protective film continuously in this order.
  • the first adhesion layer surrounds the electrode pad with a space from the electrode pad, the upper surface and the side surface of the first adhesion layer are in contact with the second protective film, and the first adhesion layer The lower surface is in contact with the first protective film. For this reason, even if water permeates from the electrode pad and the second protective film interface, it can be completely blocked at the first adhesion layer and the second protective film interface, and high moisture resistance can be ensured. It becomes possible.
  • a second adhesion layer may be formed on the first adhesion layer.
  • the first protective film below the first adhesion layer is opened, and the lower surface of the first adhesion layer is in contact with the semiconductor layer.
  • first adhesion layer may be in close contact with the semiconductor layer through the first protective film from the surface side on which the electrode pad is formed.
  • a second opening in which a part of the film is opened, and at least one of Ti, TiN, Ta, and TaN formed on a part of a side surface and an upper surface of the second opening, or a combination thereof A third adhesion layer constituted by a laminate, a first finger wiring layer formed on the second adhesion layer, and the first protective film so as to cover the first finger wiring layer
  • the upper surface and the side surface of the protruding portion are in close contact with the second protective film, and the lower surface of the portion of the third adhesive layer protruding in the horizontal direction from the first finger wiring layer is the first protective
  • a second finger wiring layer is provided below the first adhesion layer and the third adhesion layer, and the first adhesion layer is provided between the electrode pad and the second finger wiring layer.
  • the third adhesion layer may be disposed between the first finger wiring layer and the second finger wiring layer.
  • a first p-type layer disposed on the semiconductor layer and directly below a side surface of the first adhesion layer; on the semiconductor layer; and on the third layer. And a second p-type layer disposed so as to surround right under the side surface of the adhesion layer.
  • a first n-type layer disposed on the semiconductor layer and directly below a side surface of the first adhesion layer; on the semiconductor layer; and on the third layer. And a second n-type layer disposed so as to surround directly under the side surface of the adhesion layer.
  • the semiconductor device of the present invention it is possible to provide a semiconductor device that can prevent water from entering from the electrode pad or the wiring layer and ensure high moisture resistance.
  • FIG. 1 is a schematic view showing a semiconductor device according to the first embodiment.
  • FIG. 2 is a schematic view showing a semiconductor device according to the second embodiment.
  • FIG. 3 is a schematic view showing a semiconductor device according to the third embodiment.
  • FIG. 4 is a schematic view showing a semiconductor device according to the third embodiment.
  • FIG. 5 is a schematic view showing a semiconductor device according to the third embodiment.
  • FIG. 6A is a plan view showing the semiconductor device according to the fourth embodiment.
  • 6B is a cross-sectional view taken along line A-A ′ shown in FIG. 6A.
  • 6C is a cross-sectional view taken along line B-B ′ shown in FIG. 6A.
  • FIG. 7A is a plan view showing the semiconductor device according to the fourth embodiment.
  • FIG. 7B is a cross-sectional view taken along line A-A ′ shown in FIG. 7A.
  • FIG. 7C is a cross-sectional view taken along line B-B ′ shown in FIG. 7A.
  • FIG. 8A is a plan view showing the semiconductor device according to the fourth embodiment. 8B is a cross-sectional view taken along line A-A ′ shown in FIG. 8A. 8C is a cross-sectional view taken along line B-B ′ shown in FIG. 8A.
  • FIG. 9A is a plan view showing the semiconductor device according to the fifth embodiment. 9B is a cross-sectional view taken along line A-A ′ shown in FIG. 9A.
  • 9C is a cross-sectional view taken along line B-B ′ shown in FIG. 9A.
  • 10A is a plan view illustrating a semiconductor device according to a sixth embodiment.
  • 10B is a cross-sectional view taken along line A-A ′ shown in FIG. 10A.
  • 10C is a cross-sectional view taken along line B-B ′ shown in FIG. 10A.
  • 10D is a cross-sectional view taken along line C-C ′ shown in FIG. 10A.
  • FIG. 11A is a plan view showing a semiconductor device according to the sixth embodiment.
  • 11B is a cross-sectional view taken along line A-A ′ shown in FIG. 11A.
  • 11C is a cross-sectional view taken along line B-B ′ shown in FIG. 11A.
  • FIG. 11D is a cross-sectional view taken along line C-C ′ shown in FIG. 11A.
  • FIG. 12 shows a semiconductor device having a structure similar to that of a conventional semiconductor device.
  • FIG. 13 shows the results of studies on moisture resistance of the semiconductor devices according to the first to sixth embodiments.
  • FIG. 14 shows the results of a study on moisture resistance of a semiconductor device according to the prior art.
  • FIG. 15 is a schematic diagram of a conventional semiconductor device.
  • GaN is a new material
  • the inventors of the present invention actually manufactured a conventional power transistor, there is a problem in adhesion with a protective film covering an electrode pad or a wiring layer, thereby causing a problem of low moisture resistance.
  • the protective film opening covering the electrode pad made of Au is covered with a metal layer made of Ti, Ta, or Pt. A technique for blocking a path through which water enters is disclosed.
  • an effective measure against the problem of low moisture resistance is to increase the adhesion between the main metal layer such as an electrode pad and a protective film covering the main metal layer.
  • the adhesion between the main metal layer such as an electrode pad and the protective film covering the main metal layer it is possible to suppress the ingress of water into the semiconductor device and improve the moisture resistance.
  • the method of patent document 1 is an indication of the invention aiming at improvement in moisture resistance, there is also a problem.
  • FIG. 15 shows an electrode pad structure according to the prior art.
  • the semiconductor device 2000 includes an electrode pad 2010 made of Au and a silicon nitride film 2006 that covers the electrode pad 2010.
  • An opening 2005 is formed in the silicon nitride film 2006 as a protective layer.
  • a metal layer 2014 of Ti, Ta, or Pt is formed so that the electrode pad 2010 is exposed so as to be in contact with the end portion 2006a of the opening portion 2005 of the silicon nitride film 2006.
  • the present inventor has realized a semiconductor device capable of suppressing the ingress of water into the electrode pad and the wiring layer and ensuring the high moisture resistance of the power transistor.
  • a semiconductor device capable of suppressing the ingress of water into the electrode pad and the wiring layer and ensuring the high moisture resistance of the power transistor.
  • FIG. 1 is a schematic view showing a semiconductor device according to the present embodiment, where (a) is a cross-sectional view and (b) is a plan view. In FIG. 1B, illustration of the second protective film 106 is omitted.
  • the semiconductor device 100 includes a substrate 101, a semiconductor layer 102, a first protective film 103, a first adhesion layer 104, an electrode pad 105, and a second protection. And a film 106.
  • the substrate 101 is made of silicon.
  • a semiconductor layer 102 having an AlGaN layer / GaN layer / buffer layer / silicon substrate structure is formed on a substrate 101.
  • a GaN layer having a thickness of about 2 ⁇ m and an AlGaN layer having a thickness of about 50 nm are sequentially stacked on a buffer layer such as a superlattice formed on the substrate 101.
  • GaN will be described as an example.
  • a first layer composed of at least one of SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , and La 2 O 3 is used on the semiconductor layer 102.
  • 1 protective film 103 is formed on the entire surface of the semiconductor layer 102 using, for example, a plasma CVD method.
  • a first adhesion layer 104 is formed on the first protective film 103.
  • the first adhesion layer 104 is composed of a laminated body made of Ti, TiN, Ta, TaN, or a combination thereof, and has a thickness of about 200 nm. As shown in FIGS. 1A and 1B, the first adhesion layer 104 is formed to have a rectangular frame shape when seen in a plan view.
  • the first adhesion layer 104 is formed in a flat region having a surface roughness (RMS) on the first protective film 103 of about 5 nm.
  • the first adhesion layer 104 is deposited on the entire surface of the first protective film 103 using a sputtering method or the like, and further has a frame shape having a predetermined size when viewed in plan using a dry etching method or the like. It is formed to become.
  • an electrode pad 105 made of Au, Al, or Cu is formed to have a thickness of about 5 ⁇ m by an electrolytic plating method or the like so as to contact a part of the side surface and the upper surface of the first adhesion layer 104.
  • the electrode pad 105 is formed so that the upper surface and the side surface of the portion of the first adhesion layer 104 that is not in contact with the electrode pad 105 protrude in the horizontal direction from the electrode pad 105 when viewed in cross section. .
  • the electrode pad 105 is formed so as to cover a part of the upper surface from the inner periphery of the frame shape of the first adhesion layer 104 and the inner periphery of the frame shape of the first adhesion layer 104. ing. Therefore, as shown in FIG. 1B, when viewed in plan, the first adhesion layer 104 has an inner peripheral portion embedded in the electrode pad 105 and an outer peripheral portion protruding from the contour of the electrode pad 105. The electrode pad 105 is formed so as to surround the outer periphery.
  • the length of the first adhesion layer 104 protruding in the horizontal direction with respect to the electrode pad 105 is preferably, for example, 1 to 2 ⁇ m, but it is only required to protrude from the electrode pad 105.
  • the width of the first adhesion layer 104 is preferably 5 to 10 ⁇ m, for example.
  • the electrode pad 105 is composed of at least one of SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , and La 2 O 3.
  • the second protective film 106 is formed using, for example, a plasma CVD method so as to cover the first protective film 103, the first adhesion layer 104, and the electrode pad 105.
  • a first opening 107 is formed in the second protective film 106 on the electrode pad 105, leaving the second protective film 106 formed on the peripheral portion of the electrode pad 105.
  • the first opening 107 is formed in a rectangular shape when viewed in plan using, for example, a dry etching method or the like. As a result, the electrode pad 105 is exposed in the first opening 107 of the second protective film 106.
  • the adhesion between the electrode pad 105 and the second protective film 106 determines the moisture resistance.
  • the unevenness of the surface of the electrode pad 105 formed by electrolytic plating or the like is large, and the original adhesion between the electrode pad 105 and the second protective film 106 is very weak. Therefore, there is a concern that water may enter through the interface between the electrode pad 105 and the second protective film 106, and the moisture resistance is not always sufficient.
  • the first adhesion layer 104 having high surface flatness is provided in a region having a small surface roughness on the first protective film 103.
  • the first protective film 103, the side surface of the first adhesion layer 104 and the upper surface continuous therewith, and the side surface of the electrode pad 105 and the upper surface continuous therewith are continuously provided by the second protective film 106. Will be covered. Therefore, even if the adhesiveness between the electrode pad 105 and the second protective film 106 is not sufficient to suppress the intrusion of water, the first protective film 103 and the first protective film 103 with higher adhesiveness are secured. Water can be prevented from entering at the interface of the adhesion layer 104 and the interface between the first adhesion layer 104 and the electrode pad 105.
  • the first adhesion layer 104 can prevent water from entering through the interface between the electrode pad 105 and the second protective film 106.
  • FIG. 2A and 2B are schematic views showing the semiconductor device according to the present embodiment, in which FIG. 2A is a cross-sectional view and FIG. 2B is a plan view. In FIG. 2B, the second protective film 206 is not shown.
  • the semiconductor device 200 according to the present embodiment is different from the semiconductor device 100 shown in the first embodiment in that the shape of the first adhesion layer is different.
  • the semiconductor device 200 includes a substrate 201, a semiconductor layer 202, a first protective film 203, a first adhesion layer 204, an electrode pad 205, and the like.
  • the second protective film 206 is provided. Note that the substrate 201, the semiconductor layer 202, and the first protective film 203 have the same configurations as the substrate 101, the semiconductor layer 102, and the first protective film 103 of the semiconductor device 100 described in the first embodiment. Therefore, detailed description is omitted.
  • a semiconductor layer 202 having an AlGaN layer / GaN layer / buffer layer / silicon substrate structure is formed on a substrate 201 made of silicon.
  • a GaN layer having a thickness of about 2 ⁇ m and an AlGaN layer having a thickness of about 50 nm are sequentially stacked on a buffer layer such as a superlattice formed on the substrate 201.
  • a first layer composed of at least one of SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , and La 2 O 3 is used.
  • 1 protective film 203 is formed.
  • the first protective film 203 is formed using, for example, a plasma CVD method.
  • a first adhesion layer 204 is formed on the first protective film 203.
  • the first adhesion layer 204 is composed of a laminate made of Ti, TiN, Ta, TaN, or a combination thereof, and has a thickness of about 200 nm. As shown in FIGS. 2A and 2B, the first adhesion layer 204 is formed to have a rectangular shape when viewed in plan.
  • the first adhesion layer 204 is formed in a flat region having a surface roughness (RMS) of about 5 nm on the first protective film 203.
  • the first adhesion layer 204 is deposited on the entire surface of the first protective film 203 using a sputtering method or the like, and further has a rectangular shape with a predetermined size when viewed in plan using a dry etching method or the like. It is formed to become.
  • an electrode pad 205 made of at least one of Au, Al, and Cu is formed to have a thickness of about 5 ⁇ m by an electrolytic plating method so as to be in contact with the upper surface of the first adhesion layer 204. .
  • the electrode pad 205 is formed such that the upper surface and the side surface of the portion of the first adhesion layer 204 that is not in contact with the electrode pad 205 protrude from the electrode pad 205 in the horizontal direction when viewed in cross section. .
  • the electrode pad is formed so as to cover a part of the upper surface while leaving a predetermined width from the peripheral edge of the rectangular outer periphery of the first adhesion layer 204 formed in a rectangular shape. Therefore, as shown in FIG. 1B, when viewed in plan, the first adhesion layer 204 has a central portion embedded in the electrode pad 205 and a peripheral portion protruding from the contour of the electrode pad 205, It is formed so as to surround the outer periphery of the electrode pad 205.
  • the length of the first adhesion layer 204 protruding in the horizontal direction with respect to the electrode pad 205 is preferably, for example, 1 to 2 ⁇ m, but it is sufficient that it protrudes from the electrode pad 205.
  • a first electrode composed of at least one of SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , and La 2 O 3 is used.
  • the second protective film 206 is formed using, for example, a plasma CVD method so as to cover the first protective film 203, the first adhesion layer 204, and the electrode pad 205.
  • a first opening 207 is formed in the second protective film 206 on the electrode pad 205, leaving the second protective film 206 formed on the peripheral portion of the electrode pad 205.
  • the first opening 207 is formed in a rectangular shape when viewed in plan using, for example, a dry etching method or the like. As a result, the electrode pad 205 is exposed in the first opening 207 of the second protective film 206.
  • the adhesion between the electrode pad 205 and the second protective film 206 determines the moisture resistance.
  • the unevenness of the surface of the electrode pad 205 formed by electrolytic plating or the like is large, and the original adhesion between the electrode pad 205 and the second protective film 206 is very weak. Therefore, there is a concern that water may enter through the interface between the electrode pad 205 and the second protective film 206, and the moisture resistance is not always sufficient.
  • the first adhesion layer 204 having a high surface flatness is provided in a region having a small surface roughness on the first protective film 203.
  • the adhesiveness between the electrode pad 205 and the 2nd protective film 206 it is between the 1st adhesive layer 204 and the electrode pad 205, and the 1st adhesive layer 204 and the 2nd protective film. Higher adhesiveness is ensured with 206.
  • the first protective film 203, the side surface of the first adhesion layer 204 and the upper surface continuous therewith, and the side surface of the electrode pad 205 and the upper surface continuous therewith are continuously provided by the second protective film 206. Will be covered. Therefore, even if the adhesion between the electrode pad 205 and the second protective film 206 is not sufficient to suppress the intrusion of water, the first protective film 203 and the first protective film 203 with higher adhesion are secured. Water can be prevented from entering at the interface with the adhesion layer 204 and at the interface between the first adhesion layer 204 and the electrode pad 205.
  • the first adhesion layer 204 can prevent water from entering through the interface between the electrode pad 205 and the second protective film 206.
  • the contact area between the first protective film 203 and the first adhesive layer 204 is increased by making the first adhesive layer 204 rectangular, the first protective film 203 and the first adhesive layer are increased. Adhesion with 204 can also be improved.
  • FIG. 3A and 3B are schematic views illustrating the semiconductor device according to the present embodiment, in which FIG. 3A is a cross-sectional view and FIG. 3B is a plan view. In FIG. 3B, illustration of the second protective film 306 is omitted.
  • the semiconductor device 300 according to this embodiment is different from the semiconductor device 100 shown in the first embodiment in that the first adhesion layer is not in contact with the electrode pad.
  • a semiconductor layer 302 having an AlGaN layer / GaN layer / buffer layer / silicon substrate structure is formed on a substrate 301 made of silicon.
  • a GaN layer having a thickness of about 2 ⁇ m and an AlGaN layer having a thickness of about 50 nm are sequentially stacked on a buffer layer such as a superlattice formed on the substrate 301.
  • a first layer composed of at least one of SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , and La 2 O 3 is used.
  • 1 protective film 303 is formed.
  • the first protective film 303 is formed using, for example, a plasma CVD method.
  • a first adhesion layer 304 is formed on the first protective film 303.
  • the first adhesion layer 304 is composed of a laminate made of Ti, TiN, Ta, TaN, or a combination thereof, and has a thickness of about 200 nm. As shown in FIGS. 3A and 3B, the first adhesion layer 304 is formed in a rectangular frame shape so as to surround the electrode pad 305 when viewed in plan.
  • the first adhesion layer 304 is formed in a flat region having a surface roughness (RMS) of about 5 nm on the first protective film 303.
  • the first adhesion layer 304 is deposited on the entire surface of the first protective film 303 by using a sputtering method or the like, and further, when viewed in plan by using a dry etching method or the like, has a predetermined detail described below. It is formed to have a size frame shape.
  • the electrode pad 305 is formed with a distance of, for example, about 5 to 10 ⁇ m from the first adhesion layer 304.
  • the electrode pad 305 is made of at least one of Au, Al, and Cu, and is formed to have a thickness of about 5 ⁇ m by an electrolytic plating method or the like.
  • the electrode pad 305 is formed with an interval of, for example, about 5 to 10 ⁇ m.
  • the first adhesion layer 304 is formed so as to surround the outer periphery of the electrode pad 305.
  • the width of the first adhesion layer 304 is preferably 5 to 10 ⁇ m, for example.
  • the second protective film 306 is formed using, for example, a plasma CVD method so as to cover the first protective film 303, the first adhesion layer 304, and the electrode pad 305.
  • a first opening 307 is formed in the second protective film 306 on the electrode pad 305, leaving the second protective film 306 formed on the peripheral portion of the electrode pad 305.
  • the first opening 307 is formed in a rectangular shape when viewed in plan using, for example, a dry etching method. As a result, the electrode pad 305 is exposed in the first opening 307.
  • the adhesiveness between the electrode pad 305 and the second protective film 306 and the adhesiveness between the first protective film 303 and the second protective film 306 affect the moisture resistance.
  • the unevenness of the surface of the electrode pad 305 formed by electrolytic plating or the like is large, and the original adhesion between the electrode pad 305 and the second protective film 306 is very weak. Therefore, when water enters through the interface between the electrode pad 305 and the second protective film 306, the moisture resistance depends on the adhesion between the first protective film 303 and the second protective film 306.
  • the first adhesion layer 304 having a high surface flatness is provided in a region having a small surface roughness on the first protective layer 303.
  • the first protective film 303, the side surface of the first adhesion layer 304 and the upper surface continuous therewith, and the side surface of the electrode pad 305 and the upper surface continuous therewith are continuously provided by the second protective film 306. Will be covered. Therefore, even if the adhesion between the first protective film 303 and the second protective film 306 is not sufficient to suppress the intrusion of water, the first protective film 303 with higher adhesion can be obtained. Water can be prevented from entering at the interface between the first adhesion layer 304 and the interface between the first adhesion layer 304 and the second protective film 306.
  • the first adhesion layer 304 prevents water from entering through the interface between the electrode pad 305 and the second protective film 306 and the interface between the first protective film 303 and the second protective film 306. Is possible.
  • FIG. 4A and 4B are schematic views illustrating the semiconductor device according to the embodiment, in which FIG. 4A is a cross-sectional view and FIG. 4B is a plan view. In FIG. 4B, the second protective film 406 is not shown.
  • the semiconductor device 400 according to this modification is different from the semiconductor device 300 according to the third embodiment in that a second adhesion layer is stacked on the first adhesion layer. Since other configurations are the same as those of the semiconductor device 300 shown in the third embodiment, detailed description thereof is omitted.
  • the semiconductor device 400 includes a substrate 401, a semiconductor layer 402, a first protective film 403, a first adhesion layer 404, an electrode pad 405, and a second protective layer.
  • a film 406 and a second adhesion layer 408 are provided.
  • the second adhesion layer 408 is composed of a laminated body made of Ti, TiN, Ta, TaN, or a combination thereof, and is formed on the first adhesion layer 404 by using a sputtering method, a dry etching method, or the like.
  • the thickness of the second adhesion layer 408 is, for example, about 200 nm.
  • the second adhesion layer 408 is made of a material having good adhesion with the first adhesion layer 404.
  • the first adhesion layer 404 is made of Ti
  • the second adhesion layer 408 is made of TiN.
  • the first adhesion layer 404 is preferably selected from Ti
  • the second adhesion layer 408 is preferably selected from Ta, TiN, and TaN.
  • At least one adhesion layer of Ti, TiN, Ta, and TaN is formed on the second adhesion layer formed on the first adhesion layer 404, and any of Ti, TiN, Ta, and TaN can be formed. You may form the contact
  • the first adhesion layer 404 is formed on the entire surface of the first protective film 403 by the sputtering method, and then, Two adhesion layers 408 are formed on the entire surface of the first adhesion layer 404 by sputtering. Thereafter, the first adhesion layer 404 and the second adhesion layer 408 are formed in a predetermined shape by a dry etching method.
  • the first adhesion layer 404 and the second adhesion layer 408 are framed in the same manner as the first adhesion layer 304 shown in the third embodiment. It is formed into a shape.
  • the electrode pad is formed by the first adhesive layer 404 and the second adhesive layer 408. Water can be prevented from entering through the interface between 405 and the second protective film 406.
  • FIG. 5A and 5B are schematic views illustrating the semiconductor device according to the embodiment, in which FIG. 5A is a cross-sectional view and FIG. 5B is a plan view. In FIG. 5B, the second protective film 506 is not shown.
  • the semiconductor device 500 according to this modification is different from the semiconductor device 300 according to the third embodiment in that the first adhesion layer is provided in the opening formed in the first protective film. Since other configurations are the same as those of the semiconductor device 300 shown in the third embodiment, detailed description thereof is omitted.
  • the semiconductor device 500 includes a substrate 501, a semiconductor layer 502, a first protective film 503, a first adhesion layer 504, an electrode pad 505, and a second protective layer.
  • the first adhesion layer 504 is composed of a laminated body made of Ti, TiN, Ta, TaN, or a combination thereof.
  • the first protective film 503 below the first adhesion layer 504 is provided with a second opening 508 that penetrates to the semiconductor layer 502 by a dry etching method or the like.
  • the second opening 508 is formed in a frame shape surrounding the electrode pad 505 when viewed in plan.
  • the first adhesion layer 504 is formed on the semiconductor layer 502 in the second opening 508 so that the thickness from the surface of the first protective film 503 is about 200 nm. Therefore, the first adhesion layer 504 is in close contact with the semiconductor layer 502 through the first adhesion layer 504 from the surface side where the electrode pad 505 is formed.
  • the first adhesive layer 504 is formed in a frame shape surrounding the electrode pad 505 when viewed in plan.
  • the first protective film 503 and the semiconductor layer 502 can be sufficiently bonded by securing the adhesion. Intrusion of water can be suppressed by one adhesive layer 504.
  • FIG. 6A is a plan view of the semiconductor device according to this embodiment.
  • 6B is a cross-sectional view taken along line AA ′ shown in FIG. 6A.
  • 6C is a cross-sectional view taken along line BB ′ shown in FIG. 6A.
  • the semiconductor device 600 according to the present embodiment is different from the semiconductor device 100 shown in Embodiment 1 in that it has an electrode pad structure and a so-called finger wiring structure electrically connected to the electrode pad.
  • the semiconductor device 600 includes a substrate 601, a semiconductor layer 602, an ohmic electrode 603, a first protective film 604, a third adhesion layer 606, a finger wiring layer 607, and the like.
  • a second opening 605 is formed in the first protective film 604, and a first opening 611 is formed in the second protective film 608.
  • the first adhesion layer 609 has a frame shape when seen in a plan view, like the adhesion layer 104 shown in the first embodiment.
  • a semiconductor layer 602 having an AlGaN layer / GaN layer / buffer layer / silicon substrate structure is formed on a substrate 601 made of silicon.
  • a GaN layer having a thickness of about 2 ⁇ m and an AlGaN layer having a thickness of about 50 nm are sequentially stacked on a buffer layer such as a superlattice formed on the substrate 601.
  • An ohmic electrode 603 made of, for example, a Ti / Al stacked body is formed on the semiconductor layer 602, and SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , and the like so as to cover the ohmic electrode 603 on the semiconductor layer 602.
  • a first protective film 604 composed of at least one of Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , and La 2 O 3 is formed.
  • a second opening 605 formed using a dry etching method or the like is formed.
  • a third adhesion layer 606 made of a laminate made of Ti, TiN, Ta, TaN, or a combination thereof is formed on the second opening 605 and the first protective film 604.
  • the third adhesion layer 606 is deposited on a flat region having a surface roughness (RMS) of about 5 nm by using a sputtering method or the like, and is formed in a predetermined shape by using a dry etching method or the like. .
  • RMS surface roughness
  • a first finger wiring layer 607 made of Au, Al, or Cu having a thickness of about 5 ⁇ m is formed by electrolytic plating or the like so as to be in contact with part of the upper surface and part of the side surface of the third adhesion layer 606.
  • the upper surface and the side surface of the portion of the third adhesion layer 606 that is not in contact with the first finger wiring layer 607 are formed so as to protrude in the horizontal direction from the first finger wiring layer 607 when viewed in cross section. ing.
  • the length of the third adhesion layer 606 protruding in the horizontal direction is preferably, for example, 1 to 2 ⁇ m, but it is sufficient that it protrudes from the first finger wiring layer 607.
  • the first finger wiring layer 607 is, for example, a drain electrode.
  • the third adhesion layer 606 formed on the ohmic electrode 603 is connected to the first adhesion layer 609, and the first finger wiring layer 607 is connected to the electrode pad 610.
  • a first opening 611 is formed on the second protective film 608 and the electrode pad 610.
  • the first adhesion layer 609 and the third adhesion layer 606 may be formed by different processes using different materials, but are preferably formed by the same process using the same material.
  • the electrode pad 610 and the first finger wiring layer 607 may be formed of different materials by different processes, but are preferably formed of the same material by the same process.
  • the first adhesion layer 609 and the third adhesion layer 606 are formed to protrude from the electrode pad 610 and the first finger wiring layer 607, respectively. It is formed so as to surround the electrode pad 610 and the first finger wiring layer 607 when seen in a plan view.
  • the adhesion between the electrode pad 610 and the first finger wiring layer 607 and the second protective film 608 affects the moisture resistance.
  • the surface of the electrode pad 610 and the first finger wiring layer 607 formed by electroplating or the like has large unevenness, and the electrode pad 610 and the first finger wiring layer 607 are each in contact with the second protective film 608.
  • the original adhesion is also very weak. Therefore, there is a concern that water may enter the upper portion of the first finger wiring layer 607 through the interface between the electrode pad 610 and the second protective film 608 and the interface between the first finger wiring layer 607 and the second protective film 608. Yes, moisture resistance is not always sufficient.
  • the first adhesion layer 609 and the third adhesion layer 606 having high surface flatness are provided in a region having a small surface roughness on the first protective film 604.
  • the first adhesion layer 609 and the third adhesion layer 606 prevent water from entering from the upper part of the first finger wiring layer 607 through the interface between the electrode pad 610 and the second protective film 608. It becomes possible.
  • FIG. 7A is a plan view of the semiconductor device according to this embodiment of the present invention.
  • FIG. 7B is a cross-sectional view taken along line AA ′ shown in FIG. 7A.
  • FIG. 7C is a cross-sectional view taken along line BB ′ shown in FIG. 7A.
  • the semiconductor device 700 according to this modification differs from the semiconductor device 600 according to the fourth embodiment in that the first adhesion layer has a rectangular shape when viewed in plan.
  • Other configurations are the same as those of the semiconductor device 600 shown in the fourth embodiment, and thus detailed description thereof is omitted.
  • the third adhesion layer 706 formed on the ohmic electrode 703 is connected to the first adhesion layer 709, and the first finger wiring layer 707 is connected to the electrode pad 710. Then, a first opening 711 is formed on the second protective film 708 and the electrode pad 710.
  • the first adhesion layer 709 has a rectangular shape when viewed in plan, like the first adhesion layer 204 shown in the second embodiment.
  • the first adhesion layer 709 and the third adhesion layer 706 may be formed by different processes using different materials, but are preferably formed by the same process using the same material.
  • the electrode pad 710 and the first finger wiring layer 707 may be formed of different materials by different processes, but are preferably formed of the same material by the same process.
  • the first adhesion layer 709 and the third adhesion layer 706 are formed to protrude from the electrode pad 710 and the first finger wiring layer 707, respectively. It is formed so as to surround the pad 710 and the first finger wiring layer 707.
  • the same water penetration suppressing effect as that of the semiconductor device 600 shown in the fourth embodiment is obtained by the first adhesion layer 709 and the third adhesion layer 706.
  • FIG. 8A is a plan view of the semiconductor device according to this embodiment of the present invention.
  • 8B is a cross-sectional view taken along line AA ′ shown in FIG. 8A.
  • 8C is a cross-sectional view taken along line BB ′ shown in FIG. 8A.
  • the semiconductor device 800 according to this modification is different from the semiconductor device 600 according to the fourth embodiment in that the first adhesion layer is not in contact with the electrode pad.
  • Other configurations are the same as those of the semiconductor device 600 shown in the fourth embodiment, and thus detailed description thereof is omitted.
  • the third adhesion layer 806 formed on the ohmic electrode 803 is connected to the first adhesion layer 809, and the first finger wiring layer 807 is connected to the electrode pad 810. Then, a first opening 811 is formed on the second protective film 808 and the electrode pad 810.
  • the first adhesion layer 809 does not contact the electrode pad 810 and surrounds the periphery of the electrode pad 810, like the first adhesion layer 304 shown in the third embodiment. Is arranged.
  • the first adhesion layer 809 has a rectangular shape when viewed in plan.
  • the first adhesion layer 809 and the third adhesion layer 806 may be formed by different processes using different materials, but are preferably formed by the same process using the same material.
  • the electrode pad 810 and the first finger wiring layer 807 may be formed of different materials by different processes, but are preferably formed of the same material by the same process.
  • the first adhesion layer 809 and the third adhesion layer 806 are formed to protrude from the electrode pad 810 and the first finger wiring layer 807, respectively. It is formed so as to surround the pad 810 and the first finger wiring layer 807.
  • the first adhesion layer 809 and the third adhesion layer 806 can obtain the same water intrusion suppression effect as the effect of the semiconductor device 600 shown in the fourth embodiment.
  • FIG. 9A is a plan view of the semiconductor device according to the present embodiment.
  • 9B is a cross-sectional view taken along line AA ′ shown in FIG. 9A.
  • 9C is a cross-sectional view taken along line BB ′ shown in FIG. 9A.
  • the semiconductor device 900 according to this modification is different from the semiconductor device 600 according to the fourth embodiment in that the electrode pad and the first finger wiring layer are not in direct contact and are connected via the second finger wiring layer. It is a point that has been. Other configurations are the same as those of the semiconductor device 600 shown in the fourth embodiment, and thus detailed description thereof is omitted.
  • a semiconductor layer 902 having an AlGaN layer / GaN layer / buffer layer / silicon substrate structure is formed on a substrate 901 made of silicon.
  • a GaN layer having a thickness of about 2 ⁇ m and an AlGaN layer having a thickness of about 50 nm are sequentially stacked on a buffer layer such as a superlattice formed on the substrate 901.
  • An ohmic electrode 903 made of, for example, a Ti / Al laminate is formed on the semiconductor layer 902, and SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , and the like so as to cover the ohmic electrode 903 on the semiconductor layer 902.
  • a first protective film 904 made of at least one of Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , and La 2 O 3 is formed.
  • a second opening 905 formed using a dry etching method or the like is formed.
  • a third adhesion layer 906 made of a laminate made of Ti, TiN, Ta, TaN, or a combination thereof is formed on the second opening 905 and the first protective film 904.
  • the third adhesion layer 906 is deposited on a flat region having a surface roughness (RMS) of about 5 nm using a sputtering method or the like, and is formed in a predetermined shape using a dry etching method or the like. Yes.
  • a first finger wiring layer 907 made of at least one of Au, Al, and Cu having a thickness of about 5 ⁇ m is in contact with part of the upper surface and part of the side surface of the third adhesion layer 906.
  • the upper surface and the side surface of the portion of the third adhesion layer 906 that is not in contact with the first finger wiring layer 907 are formed horizontally from the first finger wiring layer 907. It is formed so as to protrude in the direction.
  • the length of the third adhesion layer 906 protruding in the horizontal direction is preferably 1 to 2 ⁇ m, for example, but it is sufficient that it protrudes from the first finger wiring layer 907.
  • the first finger wiring layer 907 is, for example, a drain electrode.
  • a second opening 905 is formed in the first protective film 904 on the ohmic electrode 903 by using a dry etching method or the like.
  • the electrode pad 910 and the first finger wiring layer 907 are made of at least one of Au, Al, and Cu having a thickness of about 5 ⁇ m for electrically connecting the electrode pad 910 and the first finger wiring layer 907.
  • a second finger wiring layer 912 is formed.
  • a first adhesion layer 909 and a third adhesion layer 906 are formed so as to cover a part of the upper surface and the side surface of the second finger wiring layer 912, respectively. As shown in FIG. 9C, the first adhesion layer 909 and the third adhesion layer 906 are connected.
  • the first adhesion layer 909 and the third adhesion layer 906 may be formed by different processes using different materials, but are preferably formed by the same process using the same material.
  • the first adhesion layer 909 and the third adhesion layer 906 are formed to protrude from the electrode pad 910 and the first finger wiring layer 907, respectively. It is formed so as to surround the pad 910 and the first finger wiring layer 907.
  • the adhesion between each of the electrode pad 910 and the first finger wiring layer 907 and the second protective film 908 affects the moisture resistance.
  • the surface of the electrode pad 910 and the first finger wiring layer 907 formed by electrolytic plating or the like has large unevenness, and the electrode pad 910 and the first finger wiring layer 907 and the second protective film 908 The original adhesion is also very weak. Therefore, there is a concern that water may enter through the interface between the electrode pad 910 and the second protective film 908 and the interface between the first finger wiring layer 907 and the second protective film 908, and moisture resistance is not necessarily sufficient.
  • the first adhesion layer 909 and the third adhesion layer 906 having high surface flatness are provided in a region having a small surface roughness on the first protective film 904.
  • the electrode pad 910 and the first finger wiring layer 907 are electrically connected via the second finger wiring layer 912, thereby preventing water from entering the first finger wiring layer 907. It becomes possible to do.
  • the first adhesion layer 909 and the third adhesion layer 906 can prevent water from entering the first finger wiring layer 907 through the interface between the electrode pad 910 and the second protective film 908. It becomes.
  • FIG. 10A is a plan view of the semiconductor device according to the present embodiment.
  • 10B is a cross-sectional view taken along line AA ′ shown in FIG. 10A.
  • 10C is a cross-sectional view taken along line BB ′ shown in FIG. 10A.
  • FIG. 10D is a cross-sectional view taken along the line CC ′ shown in FIG. 10A.
  • the semiconductor device 1000 according to this modification is different from the semiconductor device 600 according to the fourth embodiment in that it includes a first p-type layer, a second p-type layer, an ohmic electrode, and a third adhesion layer. It is a point. Other configurations are the same as those of the semiconductor device 600 shown in the fourth embodiment, and thus detailed description thereof is omitted.
  • a semiconductor layer 1002 having an AlGaN layer / GaN layer / buffer layer / silicon substrate structure is formed on a substrate 1001 made of silicon.
  • the semiconductor layer 1002 is formed by sequentially stacking a GaN layer having a thickness of about 2 ⁇ m and an AlGaN layer having a thickness of about 50 nm on a buffer layer such as a superlattice.
  • a second p-type layer 1013 in which a p-type GaN layer of, for example, about 200 nm is formed is formed.
  • an electric field applied to the semiconductor layer 1002 at the end portion of the third adhesion layer 1006 can be reduced.
  • the second p-type layer 1013 includes Si, GaN, AlGaN, AlN, InN, InAlN, InAlGaN, NiO, FeO 2 , CoO 2 , MnO, CuO, ZnO, In 2 O 3 , SnO 2 , Y 2 O 3 , It is made of a material made of at least one of SrTiO 3 , SrPbO 3 , and TiO 2 .
  • magnesium (Mg) may be used as the p-type impurity material, and the Mg concentration may be about 1 ⁇ 10 ⁇ 18 cm ⁇ 3 to 1 ⁇ 10 ⁇ 21 cm ⁇ 3 .
  • the thickness of the second p-type layer 1013 may be about 50 nm to 300 nm, and preferably about 150 nm to 250 nm.
  • An ohmic electrode 1003 made of, for example, a laminate of Ti / Al is formed so as to be in contact with part of the upper surface and side surfaces of the second p-type layer 1013 and the semiconductor layer 1002, and the ohmic electrode 1003 and the ohmic electrode 1003 SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , Ga 2 O 3 , MgO, ZrO 2 , so as to cover the remaining and side surfaces of the second p-type layer 1013 that are not in contact with the ohmic electrode 1003.
  • a first protective film 1004 made of at least one of HfO 2 and La 2 O 3 is formed.
  • a second opening 1005 is formed in the first protective film 1004 on the ohmic electrode 1003 by using a dry etching method or the like.
  • the first protective film 1004 is composed of a laminated body made of Ti, TiN, Ta, TaN, or a combination thereof, and a third adhesion layer 1006 is formed.
  • the third adhesion layer 1006 is deposited on a flat region having a surface roughness (RMS) of about 5 nm by using a sputtering method or the like, and is formed in a predetermined shape by using a dry etching method or the like. .
  • RMS surface roughness
  • the side surface of the third adhesion layer 1006 and the side surface of the second p-type layer 1013 that is not in contact with the ohmic electrode 1003 are preferably in the same position in the horizontal direction when viewed in cross section, as shown in FIG. 10B. As described above, the second p-type layer 1013 may protrude in the horizontal direction from the third adhesion layer 1006.
  • the first finger wiring layer 1007 made of Au, Al, or Cu having a thickness of about 5 ⁇ m is electrolytically plated so as to be in contact with part of the upper surface and part of the side surface of the third adhesion layer 1006. It is formed by law.
  • the upper surface and the side surface of the portion of the third adhesion layer 1006 that is not in contact with the first finger wiring layer 1007 are formed so as to protrude from the first finger wiring layer 1007 in the horizontal direction when viewed in cross section. Yes.
  • the length of the third adhesion layer 1006 protruding in the horizontal direction is preferably 1 to 2 ⁇ m, for example, but it is sufficient that the third adhesion layer 1006 protrudes from the first finger wiring layer 1007.
  • the first finger wiring layer 1007 is, for example, a drain electrode.
  • a first p-type layer 1012 is formed on the semiconductor layer 1002 immediately below the first adhesion layer 1009.
  • an electric field applied to the semiconductor layer 1002 at the end portion of the first adhesion layer 1009 can be reduced.
  • the first p-type layer 1012 Si, GaN, AlGaN, AlN , InN, InAlN, InAlGaN, NiO, FeO 2, CoO 2, MnO, CuO, ZnO, In 2 O 3, SnO 2, Y 2 O 3,
  • magnesium (Mg) may be used as the p-type impurity material, and the Mg concentration is 1 ⁇ 10 ⁇ 18 cm.
  • the material is made of at least one of SrTiO 3 , SrPbO 3 , and TiO 2. It may be about ⁇ 3 to 1 ⁇ 10 ⁇ 21 cm ⁇ 3 .
  • the thickness of the first p-type layer 1012 may be about 50 nm to 300 nm, and preferably about 150 nm to 250 nm.
  • the side surface of the first adhesion layer 1009 and the side surface of the first p-type layer 1012 are preferably in the same position in the horizontal direction when viewed in cross-section, but the first p-type layer 1012 is the first adhesion layer.
  • the layer 1009 may protrude in the horizontal direction.
  • the third adhesion layer 1006 formed on the ohmic electrode 1003 is connected to the first adhesion layer 1009, the first finger wiring layer 1007 is connected to the electrode pad 1010, the second protective film 1008 and the electrode pad A first opening 1011 is formed on 1010.
  • the first p-type layer 1012 formed on the semiconductor layer 1002 is formed so as to surround the electrode pad 1010 directly in plan view, and is electrically connected to the second p-type layer 1013. Therefore, the first adhesion layer 1009 and the first p-type layer 1012 surround the electrode pad 1010 when seen in a plan view, and the third adhesion layer 1006 and the second p-type layer 1013 are seen when seen in a plan view.
  • the first finger wiring layer 1007 is surrounded.
  • the first adhesion layer 1009 and the third adhesion layer 1006 may be formed by different processes using different materials, but are preferably formed by the same process using the same material.
  • the electrode pad 1010 and the first finger wiring layer 1007 may be formed by different processes using different materials, but are preferably formed by the same process using the same material.
  • the first p-type layer 1012 and the second p-type layer are preferably formed and electrically connected by the same process, but may have a difference in p-type carrier concentration.
  • the first p-type layer 1012 and the second p-type layer 1013 are preferably formed continuously, but may be formed discontinuously.
  • the first adhesion layer 1009 and the third adhesion layer 1006 protrude from the electrode pad 1010 and the first finger wiring layer 1007, respectively.
  • it is formed so as to surround the electrode pad 1010 and the first finger wiring layer 1007.
  • the first p-type layer 1012 and the second p-type layer 1013 are formed in the same region or projecting from the electrode pad 1010 and the first finger wiring layer 1007 in plan view, respectively, and the electrode pad 1010 and the first finger wiring layer 1007 are formed.
  • the adhesion between each of the electrode pad 1010 and the first finger wiring layer 1007 and the second protective film 1008 determines the moisture resistance.
  • the unevenness of the surface of the electrode pad 1010 formed by electrolytic plating or the like is large, and the original adhesion between each of the electrode pad 1010 and the first finger wiring layer 1007 and the second protective film 1008 is very weak. . Therefore, there is a concern that water may enter through the interface between the electrode pad 1010 and the second protective film 1008 and the interface between the first finger wiring layer 1007 and the second protective film 1008, and the moisture resistance is not always sufficient.
  • the first adhesion layer 1009 and the third adhesion layer 1006 having high surface flatness are provided in a region having a small surface roughness on the first protective film 1004.
  • the first adhesive layer 1009, the electrode pad 1010, and the second protective film 1008 are provided in a region having a small surface roughness on the first protective film 1004.
  • first p-type layer 1012 and the second p-type layer 1013 surround the electrode pad 1010 and the first finger wiring layer 1007, respectively, so that the end portion of the first adhesion layer 1009 and the third adhesion An electric field applied to the semiconductor layer 1002 at the end portion of the layer 1006 can be reduced.
  • the intrusion of water through the interface between the electrode pad 1010 and the second protective film 1008 is further suppressed by the electric field relaxation by the first p-type layer 1012 and the second p-type layer 1013, and the first The adhesion layer 1009 and the third adhesion layer 1006 can prevent water from entering.
  • the first p-type layer 1012 and the second p-type layer 1013 of FIGS. 10B to 10D are replaced with the first n-type layer 1112 and the second n-type layer, respectively. Even if the layer 1113 is replaced, the same effect can be obtained.
  • FIG. 12A and 12B are schematic views showing the structure of a semiconductor device similar to the prior art used for comparison, wherein FIG. 12A is a cross-sectional view and FIG. 12B is a plan view. Note that illustration of the second protective film 1305 is omitted in FIG.
  • FIG. 13 is a Weibull plot in the semiconductor device according to the first embodiment
  • FIG. 14 is a Weibull plot in the semiconductor device according to the related art used for comparison.
  • an electrode pad 1300 similar to the electrode pad according to the prior art used for comparison includes a substrate 1301, a semiconductor layer 1302, a first protective film 1303, an electrode pad 1304, and a second A protective layer 1305 and an adhesion layer 1306 are provided. An opening 1307 is provided in the second protective layer 1305.
  • the second protective layer 1305 is made of SiN.
  • the electrode pad 1304 is made of Au.
  • An adhesion layer 1306 made of Ti is formed between the opening 1307 and the electrode pad 1304.
  • a test for confirming moisture resistance was performed on the semiconductor device according to the related art, the above-described semiconductor device 1300, and the semiconductor devices according to the first to sixth embodiments.
  • the semiconductor device related to the first to fifth embodiments described above has a longer lifetime with respect to moisture resistance than the semiconductor device similar to the prior art including the conventional example. It can be seen that there is an improvement.
  • the Life Time is about 60 to 140 hours. In the semiconductor device according to the sixth embodiment, the Life Time is about 150 hours.
  • the Life Time is about 8 to 30 hours. Further, in a semiconductor device having a configuration similar to that of the prior art, as shown in FIG. 14, the Life Time is about 10 to 30 hours.
  • the semiconductor device 1300 having a configuration similar to that of the prior art there was no significant difference in moisture resistance life depending on the presence or absence of the adhesion layer 1306 made of Ti. Therefore, it is difficult to suppress the ingress of water and improve the moisture resistance by covering the opening end of the protective film made of SiN with an adhesion layer such as Ti.
  • the semiconductor devices according to the first to sixth embodiments it is understood that the Life Time is extended and the moisture resistance is improved.
  • the electrode pad 1304 made of Au is formed by electrolytic plating with a film thickness of about 5 ⁇ m, for example. It is conceivable that the unevenness is as large as about 0.5 ⁇ m, and the adhesion between Au / Ti or Ti / SiN is not good because Ti is affected by the unevenness.
  • the adhesion is improved and the moisture resistance life is greatly improved. Has been. Furthermore, the moisture resistance lifetime of the electrode pad and finger wiring structure associated with the sixth embodiment is further improved.
  • the semiconductor device according to the first to sixth embodiments solves the conventional problem of low moisture resistance life, suppresses the intrusion of water into the electrode pad and the wiring layer, and increases the power transistor A semiconductor device capable of ensuring moisture resistance can be realized.
  • the shape of the adhesion layer (the first adhesion layer, the second adhesion layer, and the third adhesion layer) in the semiconductor device according to the above-described embodiment is not limited to that described above, and may be another shape.
  • the material constituting the adhesion layer is SiO 2 , Si 3 N 4 , AlN, Al 2 O 3 , Ga 2 O 3 , MgO, ZrO 2 , HfO 2 , or La 2 O 3 described in the above embodiment. Any of these may be used, or these may be combined. Moreover, other materials other than the materials described above may be used.
  • the material constituting the electrode pad is not limited to any of the above-described Au, Al, and Cu, and these may be combined or other materials may be used.
  • the semiconductor device according to the present invention includes other embodiments realized by combining arbitrary components in the above-described embodiments, and various types conceived by those skilled in the art without departing from the gist of the present invention with respect to the embodiments. Modifications obtained by applying modifications and various devices including the semiconductor device according to the present invention are also included in the present invention.
  • the semiconductor device according to the present invention is useful as a power transistor used in an inverter, a power conditioner, a power circuit, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　基板（１０１）と、半導体層（１０２）と、第１の保護膜（１０３）と、第１保護膜（１０３）上に形成される第１の密着層（１０４）と、第１の保護膜（１０３）上に形成された電極パッド（１０５）と、電極パッド（１０５）及び第１の密着層（１０４）とを覆うように形成された第２の保護膜（１０６）と、電極パッド（１０５）が露出するように、第２の保護膜（１０６）の一部が開口された第１の開口部（１０７）とを備え、第１の密着層（１０４）は、平面視したときに電極パッド（１０５）の周囲を囲むように電極パッド（１０５）から水平方向に突出し、電極パッド（１０５）と、第１の密着層（１０４）の電極パッド（１０５）から水平方向に突出した部分の上面及び側面と、第１の保護膜（１０３）とは、連続して第２の保護膜（１０６）に覆われている。

Description

半導体装置
　本発明は、半導体装置に関し、特に、インバータ、パワーコンディショナーや電源回路等に用いられるパワートランジスタに関する。
　近年、高周波大電力デバイスとして窒化ガリウム（ＧａＮ）系の窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の開発が活発に行われている。ＧａＮは、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）と様々な混晶を作ることができる。
　特に、窒化物半導体のヘテロ接合は、自発分極又はピエゾ分極によって、ドーピングなしの状態においても高濃度の２次元電子ガス（２ＤＥＧ：２　Ｄｉｍｅｎｓｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｇａｓ）が接合界面に発生するという特徴がある。この高濃度の２ＤＥＧ層をキャリアとして用いた電界効果トランジスタやショットキーバリアダイオード（ＳＢＤ：Ｓｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ）が、高周波用及び大電力用のデバイスとして注目を集めている。
　ここで、ＧａＮは、新規材料であるが故に信頼性に関する課題も多く、特に耐湿性が低いという問題が生じている。耐湿性を改善する手段としては、例えば電極パッドを覆う保護膜に設けられた開口部を、Ｔｉ、Ｔａ、Ｐｔのいずれかからなる金属層によって覆うことで水が浸入する経路を遮断するという技術が開示されている（特許文献１参照）。
特開２０１０－１５３７０７号公報
　しかしながら、特許文献１に開示された技術では、水の浸入を抑制する効果が必ずしも十分ではなく、耐湿性を改善する余地がある。
　本開示は、上述の課題を解決するものであり、電極パッドや配線層への水の浸入を抑制し、パワートランジスタの高耐湿性を確保できる半導体装置を提供することを目的とする。
　上述の目的を達成する為、本開示に係る半導体装置は、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された第１の保護膜と、前記第１保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、前記第１の保護膜上であって且つ前記第１の密着層の側面及び上面の一部に接触するように形成された電極パッドと、前記電極パッド及び前記第１の密着層とを覆うように形成された第２の保護膜と、前記電極パッドが露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、前記第１の密着層は、平面視したときに前記電極パッドの周囲を囲むように前記電極パッドから水平方向に突出し、前記電極パッドと、前記第１の密着層の前記電極パッドから水平方向に突出した部分の上面及び側面と、前記第１の保護膜とは、連続して前記第２の保護膜に覆われている。
　このような構成とすることにより、第１の密着層が電極パッドから水平方向に突出し、突出した部分の第１の密着層上面及び側面は第２の保護膜に接触し、突出した部分の第１の密着層下面は第１の保護膜と接触している。このため、電極パッド及び第２の保護膜界面から水が浸入したとしても第１の密着層及び第２の保護膜界面で完全に遮断することが可能となり、高耐湿性を確保することが可能となる。
　また、上述の目的を達成する為、本開示に係る半導体装置は、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された第１の保護膜と、前記第１保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、前記第１の密着層の上面の一部に形成された電極パッドと、前記電極パッド及び前記第１の密着層を覆うように形成された第２の保護膜と、前記電極パッドが露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、前記第１の密着層は、平面視したときに前記電極パッドの周囲を囲むように前記電極パッドから水平方向に突出し、前記電極パッドと、前記第１の密着層のパッドから水平方向に突出した部分の上面及び側面と、前記第１の保護膜とは、連続して前記第２の保護膜に覆われている。
　このような構成とすることにより、第１の密着層が電極パッドから水平方向に突出し、突出した部分の第１の密着層上面及び側面は第２の保護膜に接触し、突出した部分の第１の密着層下面は、第１の保護膜と接触している。このため、電極パッド及び第２の保護膜界面から水が浸入したとしても、第１の密着層及び第２の保護膜の界面で完全に遮断することが可能となり、高耐湿性を確保することが可能となる。
　また、上述の目的を達成する為、本開示に係る半導体装置は、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された第１の保護膜と、前記第１保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、前記第１の密着層と所定の間隔を空けて形成された電極パッドと、前記電極パッド及び前記第１の密着層を覆うように形成された第２の保護膜と、前記電極パッドが露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、前記第１の密着層は、平面視したときに前記電極パッドと所定の間隔を空けて前記電極パッドを囲み、前記電極パッドと、前記第１の保護膜と、前記第１の密着層の上面及び側面とは、この順に連続して前記第２の保護膜に覆われている。
　このような構成とすることにより、第１の密着層が電極パッドから間隔を空けて電極パッドを囲み、第１の密着層上面及び側面は第２の保護膜と接触し、第１の密着層下面は第１の保護膜と接触している。このため、電極パッド及び第２の保護膜界面から水が浸入したとしても、第１の密着層及び第２の保護膜界面で完全に遮断することが可能となり、高耐湿性を確保することが可能となる。
　また、前記第１の密着層の上に、第２の密着層を形成してもよい。
　このような構成とすることにより、第１の保護膜及び第２の保護膜に合わせてそれぞれの密着層と保護膜間の密着性を上げることが可能となり、水の浸入を抑制することが可能となる。
　本発明のトランジスタにおいて、第１の密着層下部の第１の保護膜を開口し、第１の密着層下面は半導体層に接触することが好ましい。
　また、前記第１の密着層は、前記電極パッドが形成された面側から前記第１の保護膜を貫通して、前記半導体層に密着していてもよい。
　このような構成とすることにより、半導体層表面との密着性を上げることが可能となり、半導体層表面を介しての水の浸入を抑制することが可能となる。
　また、前記半導体層上に形成されたオーミック電極と、前記オーミック電極の上面及び側面を覆うように形成された前記第１の保護膜と、前記オーミック電極が露出するように、前記第１の保護膜の一部が開口された第２の開口部と、前記第２の開口部の側面及び上面の一部に形成されたＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第３の密着層と、前記第２の密着層上に形成された第１のフィンガー配線層と、前記第１のフィンガー配線層を覆うように前記第１の保護膜上に形成された前記第２の保護膜とを備え、前記第３の密着層は、平面視したときに、前記第１のフィンガー配線層から水平方向に突出し、前記第３の密着層の前記第１のフィンガー配線層から水平方向に突出した部分の上面及び側面は、前記第２の保護膜と密着し、前記第３の密着層の前記第１のフィンガー配線層から水平方向に突出した部分の下面は前記第１の保護膜と密着し、前記第１の密着層は、前記第３の密着層と電気的に接続し、前記電極パッドは、前記第１のフィンガー配線層と電気的に接続してもよい。
　このような構成とすることにより、フィンガー配線層を用いてトランジスタを形成した場合においても電極パッド及び第１のフィンガー配線層からの水の浸入を抑制することが可能となる。
　また、前記第１の密着層の下部及び前記第３の密着層の下部に第２のフィンガー配線層を備え、前記電極パッドと前記第２のフィンガー配線層との間に前記第１の密着層が配置され、前記第１のフィンガー配線層と前記第２のフィンガー配線層との間に前記第３の密着層が配置されてもよい。
　このような構成とすることにより、第１のフィンガー配線層への水の浸入を抑制可能となる。
　また、前記半導体層上であって、且つ、前記第１の密着層の側面の直下を囲むように配置された第１のｐ型層と、前記半導体層上であって、且つ、前記第３の密着層の側面の直下を囲むように配置された第２のｐ型層とを備えてもよい。
　また、前記半導体層上であって、且つ、前記第１の密着層の側面の直下を囲むように配置された第１のｎ型層と、前記半導体層上であって、且つ、前記第３の密着層の側面の直下を囲むように配置された第２のｎ型層とを備えてもよい。
　このような構成とすることにより、電極パッドへ高電圧が印加された際に第１の密着層や第３に密着層の直下の半導体層への電界集中を緩和し、水の浸入の効果を低減することが可能となる。
　本発明に係る半導体装置によれば、電極パッドまたは配線層からの水の浸入を抑制し、高い耐湿性を確保できる半導体装置を提供することができる。
図１は、第１の実施形態に係る半導体装置を示す概略図である。 図２は、第２の実施形態に係る半導体装置を示す概略図である。 図３は、第３の実施形態に係る半導体装置を示す概略図である。 図４は、第３の実施形態に係る半導体装置を示す概略図である。 図５は、第３の実施形態に係る半導体装置を示す概略図である。 図６Ａは、第４の実施形態に係る半導体装置を示す平面図である。 図６Ｂは、図６Ａに示したＡ－Ａ’線における断面図である。 図６Ｃは、図６Ａに示したＢ－Ｂ’線における断面図である。 図７Ａは、第４の実施形態に係る半導体装置を示す平面図である。 図７Ｂは、図７Ａに示したＡ－Ａ’線における断面図である。 図７Ｃは、図７Ａに示したＢ－Ｂ’線における断面図である。 図８Ａは、第４の実施形態に係る半導体装置を示す平面図である。 図８Ｂは、図８Ａに示したＡ－Ａ’線における断面図である。 図８Ｃは、図８Ａに示したＢ－Ｂ’線における断面図である。 図９Ａは、第５の実施形態に係る半導体装置を示す平面図である。 図９Ｂは、図９Ａに示したＡ－Ａ’線における断面図である。 図９Ｃは、図９Ａに示したＢ－Ｂ’線における断面図である。 図１０Ａは、第６の実施形態に係る半導体装置を示す平面図である。 図１０Ｂは、図１０Ａに示したＡ－Ａ’線における断面図である。 図１０Ｃは、図１０Ａに示したＢ－Ｂ’線における断面図である。 図１０Ｄは、図１０Ａに示したＣ－Ｃ’線における断面図である。 図１１Ａは、第６の実施形態に係る半導体装置を示す平面図である。 図１１Ｂは、図１１Ａに示したＡ－Ａ’線における断面図である。 図１１Ｃは、図１１Ａに示したＢ－Ｂ’線における断面図である。 図１１Ｄは、図１１Ａに示したＣ－Ｃ’線における断面図である。 図１２は、従来技術に係る半導体装置に類似する構造の半導体装置である。 図１３は、第１～第６の実施形態に係る半導体装置の耐湿性検討結果である。 図１４は、従来技術に係る半導体装置の耐湿性検討結果である。 図１５は、従来技術に係る半導体装置の概略図である。
　（本発明の基礎となった知見）
　本発明の実施形態を説明する前に、本発明の基礎となった知見について説明する。
　上述したように、ＧａＮは、新規材料であるが故に信頼性に関する課題が多い。従来のパワートランジスタを本願発明者らが実際に作製したところ、電極パッドや配線層を覆う保護膜との密着性に課題があり、これにより、耐湿性が低いという問題が発生した。具体的に耐湿性を改善する手段としては、上述した特許文献１のように、Ａｕからなる電極パッドを覆う保護膜開口部を、Ｔｉ、Ｔａ、Ｐｔのいずれかからなる金属層によって覆うことで、水が浸入する経路を遮断するという技術が開示されている。
　一般的に、耐湿性が低いという課題に対する有効な対策は、電極パッド等の主たる金属層とそれを覆う保護膜との密着性を上げることが挙げられる。電極パッド等の主たる金属層とそれを覆う保護膜との密着性を上げることにより、半導体装置に水が浸入するのを抑制し、耐湿性を向上することが可能となる。しかし、特許文献１の方法は、耐湿性向上を目論む発明の開示であるが課題もある。
　図１５は、従来技術に係る電極パッド構造である。図１５に示すように、半導体装置２０００は、Ａｕからなる電極パッド２０１０と、電極パッド２０１０を覆う窒化シリコン膜２００６とを有している。保護層としての窒化シリコン膜２００６には開口部２００５が形成されている。また、窒化シリコン膜２００６の開口部２００５の端部２００６ａに接するように、Ｔｉ、Ｔａ、Ｐｔのいずれかの金属層２０１４を電極パッド２０１０が露出するように形成している。
　しかし、ＳｉＮからなる保護膜２００６の開口端２００６ａを、Ｔｉ等の密着層（金属層２０１４）を設けて水の浸入を抑制し、耐湿性を向上させることは困難である。耐湿性を向上させることが困難であることのメカニズムとしては、Ａｕからなる電極パッド２０１０の表面の凹凸が、例えば０．５μｍ程度と大きく、Ｔｉが凹凸の影響を受けることでＡｕ／Ｔｉ間またはＴｉ／ＳｉＮ間の密着性が良好ではないことが考えられる。
　そこで、本願発明者は、以下に説明するように、電極パッドや配線層への水の浸入を抑制し、パワートランジスタの高耐湿性を確保できる半導体装置を実現している。以下、本発明の実施形態について説明する。
　（第１の実施形態）
　第１の実施形態について、図面を参照しながら説明する。なお、本開示について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本開示がこれらに限定されることを意図しない。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは一例であり、本開示を限定する主旨ではない。以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。各図は、必ずしも各寸法または各寸法比等を厳密に図示したものではない。
　図１は、本実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図１の（ｂ）では、第２の保護膜１０６の図示を省略している。
　図１の（ａ）に示すように、半導体装置１００は、基板１０１と、半導体層１０２と、第１の保護膜１０３と、第１の密着層１０４と、電極パッド１０５と、第２の保護膜１０６とを備えている。
　基板１０１は、シリコンで構成されている。図１の（ａ）に示すように、基板１０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層１０２が形成されている。半導体層１０２は、例えば基板１０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。なお、本開示では、ＧａＮを一例に挙げて説明する。
　半導体層１０２上には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜１０３が形成されている。第１の保護膜１０３は、例えばプラズマＣＶＤ法などを用いて半導体層１０２上の全面に形成される。
　第１の保護膜１０３上には、第１の密着層１０４が形成されている。第１の密着層１０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、厚さは２００ｎｍ程度である。図１の（ａ）および（ｂ）に示すように、第１の密着層１０４は、平面視したときに矩形の枠形状になるように形成されている。
　詳細には、第１の密着層１０４は、第１の保護膜１０３上の表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域に形成されている。第１の密着層１０４は、スパッタリング法などを用いて第１の保護膜１０３上の全面に堆積され、さらに、ドライエッチング法などを用いて、平面視したときに所定の大きさの枠形状となるように形成されている。
　次に、第１の密着層１０４の側面及び上面の一部に接触するように、Ａｕ、Ａｌ、Ｃｕで構成される電極パッド１０５が、電解メッキ法などで厚さ５μｍ程度に形成される。
　詳細には、電極パッド１０５は、第１の密着層１０４の電極パッド１０５と接触していない部分の上面と側面が、断面視で見て電極パッド１０５から水平方向に突出するように形成される。
　すなわち、枠形状に形成された第１の密着層１０４の枠内部、および、第１の密着層１０４の枠形状の内周の周縁から上面の一部を覆うように、電極パッド１０５が形成されている。したがって、図１の（ｂ）に示すように、平面視したときに、第１の密着層１０４は、内周部が電極パッド１０５に敷き込まれ、外周部が電極パッド１０５の輪郭からはみ出して、電極パッド１０５の外周を囲むように形成されている。このとき、第１の密着層１０４が電極パッド１０５に対して水平方向に突出している長さは、例えば１～２μｍが好ましいが、電極パッド１０５から突出していればよい。第１の密着層１０４の幅は、例えば５～１０μｍが好ましい。
　電極パッド１０５の形成後には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第２の保護膜１０６が、第１の保護膜１０３、第１の密着層１０４および電極パッド１０５を覆うように、例えばプラズマＣＶＤ法などを用いて形成される。電極パッド１０５上の第２の保護膜１０６には、電極パッド１０５の周縁部分に形成された第２の保護膜１０６を残して、第１の開口部１０７が形成されている。第１の開口部１０７は、例えばドライエッチング法などを用いて、平面視したときに矩形状に形成されている。これにより、第２の保護膜１０６の第１の開口部１０７内には、電極パッド１０５が露出される。
　一般的に、上述したような半導体装置は、電極パッド１０５と第２の保護膜１０６との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド１０５の表面の凹凸が大きい上に、電極パッド１０５と第２の保護膜１０６との元々の密着性も非常に弱い。そのため、電極パッド１０５と第２の保護膜１０６との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
　そこで、本実施形態では、第１の保護膜１０３上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層１０４を設けている。これにより、電極パッド１０５と第２の保護膜１０６との間の密着性と比べて、第１の密着層１０４と電極パッド１０５との間、及び第１の密着層１０４と第２の保護膜１０６との間で、より高い密着性が確保される。
　すなわち、第１の保護膜１０３と、第１の密着層１０４の側面およびこれに連続する上面と、電極パッド１０５の側面とこれに連続する上面とが、第２の保護膜１０６により連続して覆われることになる。したがって、電極パッド１０５と第２の保護膜１０６との密着性が水の浸入を抑制するために十分でなかったとしても、より高い密着性が確保された第１の保護膜１０３と第１の密着層１０４の界面、および、第１の密着層１０４と電極パッド１０５との界面で、水が浸入するのを抑制することができる。
　以上、本実施形態に係る半導体装置１００によると、電極パッド１０５と第２の保護膜１０６の界面を通じて水が浸入することを第１の密着層１０４により抑制することが可能となる。
　（第２の実施形態）
　次に、第２の実施形態について、図面を参照しながら説明する。図２は、本実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図２の（ｂ）では、第２の保護膜２０６の図示を省略している。
　本実施形態に係る半導体装置２００が第１の実施形態で示した半導体装置１００と異なる点は、第１の密着層の形状が異なる点である。
　図２の（ａ）に示すように、本実施形態に係る半導体装置２００は、基板２０１と、半導体層２０２と、第１の保護膜２０３と、第１の密着層２０４と、電極パッド２０５と、第２の保護膜２０６とを備えている。なお、基板２０１、半導体層２０２、第１の保護膜２０３については、第１の実施形態で示した半導体装置１００の基板１０１、半導体層１０２と、第１の保護膜１０３の構成と同様であるため、詳細な説明は省略する。
　図２の（ａ）に示すように、シリコンで構成される基板２０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層２０２が形成されている。半導体層２０２は、例えば基板２０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
　半導体層２０２上には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜２０３が形成されている。第１の保護膜２０３は、例えばプラズマＣＶＤ法などを用いて形成される。
　第１の保護膜２０３上には、第１の密着層２０４が形成されている。第１の密着層２０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、厚さは２００ｎｍ程度である。図２の（ａ）および（ｂ）に示すように、第１の密着層２０４は、平面視したときに矩形状になるように形成されている。
　詳細には、第１の密着層２０４は、第１の保護膜２０３上の表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域に形成されている。第１の密着層２０４は、スパッタリング法などを用いて第１の保護膜２０３上の全面に堆積され、さらに、ドライエッチング法などを用いて、平面視したときに所定の大きさの矩形状となるように形成されている。
　次に、第１の密着層２０４の上面に接触するように、Ａｕ、Ａｌ、Ｃｕのうちの少なくとも１つで構成される電極パッド２０５が、電解メッキ法などで厚さ５μｍ程度に形成される。
　詳細には、電極パッド２０５は、第１の密着層２０４の電極パッド２０５と接触していない部分の上面と側面が、断面視で見て電極パッド２０５から水平方向に突出するように形成される。
　すなわち、矩形状に形成された第１の密着層２０４の矩形状の外周の周縁から所定の幅を残して、上面の一部を覆うように電極パッドが形成されている。したがって、図１の（ｂ）に示すように、平面視したときに、第１の密着層２０４は、中央部が電極パッド２０５に敷き込まれ、周縁部が電極パッド２０５の輪郭からはみ出して、電極パッド２０５の外周を囲むように形成されている。
　第１の密着層２０４が電極パッド２０５に対して水平方向に突出している長さは、例えば１～２μｍが好ましいが、電極パッド２０５から突出していればよい。
　電極パッド２０５形成後には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第２の保護膜２０６が、第１の保護膜２０３、第１の密着層２０４および電極パッド２０５を覆うように、例えばプラズマＣＶＤ法などを用いて形成される。電極パッド２０５上の第２の保護膜２０６には、電極パッド２０５の周縁部分に形成された第２の保護膜２０６を残して、第１の開口部２０７が形成されている。第１の開口部２０７は、例えばドライエッチング法などを用いて、平面視したときに矩形状に形成されている。これにより、第２の保護膜２０６の第１の開口部２０７内には、電極パッド２０５が露出される。
　一般的に、上述したような半導体装置は、電極パッド２０５と第２の保護膜２０６との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド２０５の表面の凹凸が大きい上に、電極パッド２０５と第２の保護膜２０６との元々の密着性も非常に弱い。そのため、電極パッド２０５と第２の保護膜２０６との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
　そこで、本実施形態では、第１の保護膜２０３上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層２０４を設けている。これにより、電極パッド２０５と第２の保護膜２０６との間の密着性と比べて、第１の密着層２０４と電極パッド２０５との間、及び第１の密着層２０４と第２の保護膜２０６との間で、より高い密着性が確保される。
　すなわち、第１の保護膜２０３と、第１の密着層２０４の側面およびこれに連続する上面と、電極パッド２０５の側面とこれに連続する上面とが、第２の保護膜２０６により連続して覆われることになる。したがって、電極パッド２０５と第２の保護膜２０６との密着性が水の浸入を抑制するために十分でなかったとしても、より高い密着性が確保された第１の保護膜２０３と第１の密着層２０４との界面、および、第１の密着層２０４と電極パッド２０５との界面で、水が浸入するのを抑制することができる。
　以上により、電極パッド２０５と第２の保護膜２０６の界面を通じて水が浸入することを第１の密着層２０４により抑制することが可能となる。
　さらに、第１の密着層２０４を矩形状とすることで、第１の保護膜２０３と第１の密着層２０４との接触面積が増加するため、第１の保護膜２０３と第１の密着層２０４との密着性も向上することができる。
　（第３の実施形態）
　次に、第３の実施形態について、図面を参照しながら説明する。図３は、本実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図３の（ｂ）では、第２の保護膜３０６の図示を省略している。
　本実施形態に係る半導体装置３００が第１の実施形態で示した半導体装置１００と異なる点は、第１の密着層が電極パッドと接触していない点である。
　図３の（ａ）に示すように、シリコンで構成される基板３０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層３０２が形成されている。半導体層３０２は、例えば基板３０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
　半導体層３０２上には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜３０３が形成されている。第１の保護膜３０３は、例えばプラズマＣＶＤ法などを用いて形成される。
　第１の保護膜３０３上には、第１の密着層３０４が形成されている。第１の密着層３０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、厚さは２００ｎｍ程度である。図３の（ａ）および（ｂ）に示すように、第１の密着層３０４は、平面視したときに、電極パッド３０５の周囲を囲むように矩形の枠形状に形成されている。
　詳細には、第１の密着層３０４は、第１の保護膜３０３上の表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域に形成されている。第１の密着層３０４は、スパッタリング法などを用いて第１の保護膜３０３上の全面に堆積され、さらに、ドライエッチング法などを用いて、平面視したときに、以下に詳述する所定の大きさの枠形状となるように形成されている。
　電極パッド３０５は、第１の密着層３０４と、例えば５～１０μｍ程度の間隔をあけて形成されている。電極パッド３０５は、Ａｕ、Ａｌ、Ｃｕのうちの少なくとも１つで構成され、電解メッキ法などで厚さ５μｍ程度に形成されている、第１の密着層３０４の上面と側面は、断面視で見て電極パッド３０５から例えば５～１０μｍ程度の間隔をあけて形成されている。ここで、第１の密着層３０４は、電極パッド３０５の外周を囲むように形成されている。第１の密着層３０４の幅は、例えば５～１０μｍが好ましい。
　電極パッド３０５の形成後には、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第２の保護膜３０６が、第１の保護膜３０３、第１の密着層３０４および電極パッド３０５を覆うように、例えばプラズマＣＶＤ法などを用いて形成される。電極パッド３０５上の第２の保護膜３０６には、電極パッド３０５の周縁部分に形成された第２の保護膜３０６を残して、第１の開口部３０７が形成されている。第１の開口部３０７は、例えばドライエッチング法などを用いて、平面視したときに矩形状に形成されている。これにより、第１の開口部３０７内には、電極パッド３０５が露出される。
　一般的に、上述したような半導体装置は、電極パッド３０５と第２の保護膜３０６との密着性及び第１の保護膜３０３と第２の保護膜３０６との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド３０５の表面の凹凸が大きい上に、電極パッド３０５と第２の保護膜３０６との元々の密着性も非常に弱い。そのため、電極パッド３０５と第２の保護膜３０６との界面を通じて水が浸入した場合、耐湿性は、第１の保護膜３０３と第２の保護膜３０６との密着性に依存することとなる。
　そこで、本実施形態では、第１の保護層３０３上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層３０４を設けている。これにより、第１の保護膜３０３と第２の保護膜３０６との間の密着性と比べて、第１の密着層３０４の上面及び側面と第２の保護膜３０６との間、及び第１の密着層３０４の下面と第１の保護層３０３との間で、より高い密着性が確保される。
　すなわち、第１の保護膜３０３と、第１の密着層３０４の側面およびこれに連続する上面と、電極パッド３０５の側面とこれに連続する上面とが、第２の保護膜３０６により連続して覆われることになる。したがって、第１の保護膜３０３と第２の保護膜３０６との密着性が水の浸入を抑制するために十分でなかったとしても、より高い密着性が確保された第１の保護膜３０３と第１の密着層３０４との界面、および、第１の密着層３０４と第２の保護膜３０６との界面で、水が浸入するのを抑制することができる。
　以上により、電極パッド３０５と第２の保護膜３０６との界面及び第１の保護膜３０３と第２の保護膜３０６との界面を通じて水が浸入することを第１の密着層３０４により抑制することが可能となる。
　（第３の実施形態の変形例１）
　以下、第３の実施形態の変形例１について説明する。図４は、実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図４の（ｂ）では、第２の保護膜４０６の図示を省略している。
　本変形例に係る半導体装置４００が第３の実施形態に係る半導体装置３００と異なる点は、第１の密着層の上に第２の密着層が積層されている点である。その他の構成については、第３の実施形態に示した半導体装置３００と同様であるため、詳細な説明は省略する。
　図４の（ａ）に示すように、半導体装置４００は、基板４０１と、半導体層４０２と、第１の保護膜４０３と、第１の密着層４０４と、電極パッド４０５と、第２の保護膜４０６と、第２の密着層４０８とを備えている。
　第２の密着層４０８は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され、第１の密着層４０４上にスパッタリング法及びドライエッチング法などを用いて形成されている。第２の密着層４０８の厚さは、例えば２００ｎｍ程度である。第２の密着層４０８は、第１の密着層４０４と密着性のよい材料により構成される。例えば、第１の密着層４０４がＴｉで構成されるとき、第２の密着層４０８はＴｉＮで構成される。第１の密着層４０４はＴｉを選択することが好ましく、第２の密着層４０８はＴａ、ＴｉＮ、ＴａＮを選択することが好ましい。また、第１の密着層４０４上に形成された第２の密着層の上にＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも一つ以上の密着層を形成し、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮから任意に選択された３層以上からなる密着層を形成してもよい。
　詳細には、第３の実施形態に示した第１の密着層３０４と同様に、第１の密着層４０４が第１の保護膜４０３の上の全面にスパッタリング法により形成され、続けて、第２の密着層４０８が第１の密着層４０４の上の全面にスパッタリング法により形成される。その後、第１の密着層４０４と第２の密着層４０８とは、ドライエッチング法で所定の形状に形成される。本変形例では、図４の（ｂ）に示すように、第１の密着層４０４と第２の密着層４０８とは、第３の実施形態に示した第１の密着層３０４と同様、枠状の形状に形成される。
　これにより、第１の保護膜４０３及び第２の保護膜４０６とそれぞれ密着性として相性の良い金属の組合せを選択することで、第１の密着層４０４及び第２の密着層４０８により、電極パッド４０５と第２の保護膜４０６の界面を通じて水が浸入することを抑制することが可能となる。
　（第３の実施形態の変形例２）
　次に、第３の実施形態の変形例２について説明する。図５は、実施形態に係る半導体装置を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図５の（ｂ）では、第２の保護膜５０６の図示を省略している。
　本変形例に係る半導体装置５００が第３の実施形態に係る半導体装置３００と異なる点は、第１の密着層が第１の保護膜に形成された開口部に設けられている点である。その他の構成については、第３の実施形態に示した半導体装置３００と同様であるため、詳細な説明は省略する。
　図５の（ａ）に示すように、半導体装置５００は、基板５０１と、半導体層５０２と、第１の保護膜５０３と、第１の密着層５０４と、電極パッド５０５と、第２の保護膜５０６とを備えている。
　第１の密着層５０４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成されている。第１の密着層５０４の下の第１の保護膜５０３には、ドライエッチング法などで、半導体層５０２まで貫通する第２の開口部５０８が設けられている。第２の開口部５０８は、例えば図５の（ｂ）に示すように、平面視したときに電極パッド５０５の周囲を囲む枠状の形状に形成されている。
　第１の密着層５０４は、第２の開口部５０８内において半導体層５０２の上に、第１の保護膜５０３の表面からの厚さが２００ｎｍ程度となるように形成されている。したがって、第１の密着層５０４は、電極パッド５０５が形成された面側から第１の密着層５０４を貫通して半導体層５０２に密着している。また、第１の密着層５０４は、平面視したときに電極パッド５０５の周囲を囲む枠状の形状に形成されている。
　これにより、第１の保護膜５０３において水が浸入するのを抑制することが不十分であっても、第１の保護膜５０３と半導体層５０２との密着性を確保することにより、十分に第１の密着層５０４で水の浸入を抑制することが可能となる。
　（第４の実施形態）
　次に、第４の実施形態について、図面を参照しながら説明する。図６Ａは本形態に係る半導体装置の平面図である。図６Ｂは、図６Ａに示したＡ－Ａ’線における断面図である。図６Ｃは、図６Ａに示したＢ－Ｂ’線における断面図である。
　本実施の形態に係る半導体装置６００が実施の形態１に示した半導体装置１００と異なる点は、電極パッド構造と、電極パッドと電気的に接続されたいわゆるフィンガー配線構造を有する点である。
　図６Ａ～図６Ｃに示すように、半導体装置６００は、基板６０１と、半導体層６０２と、オーミック電極６０３と、第１の保護膜６０４と、第３の密着層６０６と、フィンガー配線層６０７と、第２の保護膜６０８と、第１の密着層６０９と、電極パッド６１０とを備えている。また、第１の保護膜６０４には、第２の開口部６０５が形成され、第２の保護膜６０８には、第１の開口部６１１が形成されている。第１の密着層６０９は、第１の実施形態に示した密着層１０４と同様、平面視したときに枠形状を有している。
　図６Ｂに示すように、シリコンで構成される基板６０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層６０２が形成されている。半導体層６０２は、例えば基板６０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
　半導体層６０２上には、例えばＴｉ／Ａｌの積層体からなるオーミック電極６０３が形成され、半導体層６０２上にオーミック電極６０３を覆うようにＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜６０４が形成されている。
　オーミック電極６０３上の第１の保護膜６０４には、ドライエッチング法などを用いて形成された第２の開口部６０５が形成されている。第２の開口部６０５および第１の保護膜６０４の上には、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成された第３の密着層６０６が形成されている。第３の密着層６０６は、表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域にスパッタリング法などを用いて厚さ２００ｎｍ程度堆積され、ドライエッチング法などを用いて所定の形状に形成されている。
　次に、第３の密着層６０６の上面の一部及び側面の一部に接触するように厚さ５μｍ程度のＡｕ、Ａｌ、Ｃｕからなる第１のフィンガー配線層６０７が電解メッキ法などで形成され、第３の密着層６０６の第１のフィンガー配線層６０７と接触していない部分の上面と側面は、断面視で見て第１のフィンガー配線層６０７から水平方向に突出するように形成されている。第３の密着層６０６の水平方向に突出している長さは、例えば１～２μｍが好ましいが、第１のフィンガー配線層６０７から突出していればよい。第１のフィンガー配線層６０７は、例えばドレイン電極である。
　また、図６Ｃに示すように、オーミック電極６０３上に形成された第３の密着層６０６は、第１の密着層６０９と接続され、第１のフィンガー配線層６０７は、電極パッド６１０と接続され、第２の保護膜６０８及び電極パッド６１０上には、第１の開口部６１１が形成される。第１の密着層６０９と第３の密着層６０６とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
　電極パッド６１０と第１のフィンガー配線層６０７とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
　以上のように形成することで、図６Ａに示したように、第１の密着層６０９及び第３の密着層６０６は、それぞれ電極パッド６１０及び第１のフィンガー配線層６０７から突出して形成され、平面視したときに電極パッド６１０及び第１のフィンガー配線層６０７を囲むように形成されている。
　一般的に、上述したような半導体装置６００は、電極パッド６１０及び第１のフィンガー配線層６０７の各々と第２の保護膜６０８との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド６１０及び第１のフィンガー配線層６０７の表面の凹凸が大きい上に、電極パッド６１０及び第１のフィンガー配線層６０７の各々と第２の保護膜６０８との元々の密着性も非常に弱い。そのため、電極パッド６１０と第２の保護膜６０８との界面及び第１のフィンガー配線層６０７と第２の保護膜６０８との界面を通じて第１のフィンガー配線層６０７の上部へ水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
　そこで、本実施形態では、第１の保護膜６０４上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層６０９及び第３の密着層６０６を設けている。これにより、電極パッド６１０及び第１のフィンガー配線層６０７の各々と第２の保護膜６０８との間の密着性と比べて、第１の密着層６０９と電極パッド６１０、第２の保護膜６０８及び第１のフィンガー配線層６０７の各々との間、及び、第３の密着層６０６と第１のフィンガー配線層６０７及び第２の保護膜６０８の各々との間で、より高い密着性が確保される。
　以上により、電極パッド６１０と第２の保護膜６０８の界面を通じて第１のフィンガー配線層６０７の上部から水が浸入することを第１の密着層６０９及び第３の密着層６０６により抑制することが可能となる。
　（第４の実施形態の変形例１）
　以下、第４の実施形態の変形例１について説明する。図７Ａは、本発明の本実施形態に係る半導体装置の平面図である。図７Ｂは、図７Ａに示したＡ－Ａ’線における断面図である。図７Ｃは、図７Ａに示したＢ－Ｂ’線における断面図である。
　本変形例に係る半導体装置７００が第４の実施形態に係る半導体装置６００と異なる点は、第１の密着層が、平面視したときに矩形状の形状を有している点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
　図７Ａおよび図７Ｂに示すように、オーミック電極７０３上に形成された第３の密着層７０６は、第１の密着層７０９と接続され、第１のフィンガー配線層７０７は、電極パッド７１０と接続され、第２の保護膜７０８及び電極パッド７１０上には、第１の開口部７１１が形成される。
　また、図７Ｃに示すように、第１の密着層７０９は、第２の実施形態に示した第１の密着層２０４と同様、平面視したときに矩形状の形状を有している。
　第１の密着層７０９と第３の密着層７０６とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。電極パッド７１０と第１のフィンガー配線層７０７とは、異なる材料で異なるプロセスにて形成してもよいが同一の材料で同一のプロセスにて形成することが好ましい。
　以上のように形成することで、図７Ａに示したように、第１の密着層７０９及び第３の密着層７０６はそれぞれ電極パッド７１０及び第１のフィンガー配線層７０７から突出して形成され、電極パッド７１０及び第１のフィンガー配線層７０７を囲むように形成される。
　以上により、第４の実施形態で示した半導体装置６００における効果と同様の水浸入抑制効果が、第１の密着層７０９及び第３の密着層７０６により得られる。
　（第４の実施形態の変形例２）
　以下、第４の実施形態の変形例２について説明する。図８Ａは本発明の本実施形態に係る半導体装置の平面図である。図８Ｂは、図８Ａに示したＡ－Ａ’線における断面図である。図８Ｃは、図８Ａに示したＢ－Ｂ’線における断面図である。
　本変形例に係る半導体装置８００が第４の実施形態に係る半導体装置６００と異なる点は、第１の密着層が電極パッドと接触していない点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
　図８Ａおよび図８Ｂに示すように、オーミック電極８０３上に形成された第３の密着層８０６は、第１の密着層８０９と接続され、第１のフィンガー配線層８０７は、電極パッド８１０と接続され、第２の保護膜８０８及び電極パッド８１０上には、第１の開口部８１１が形成される。
　また、図８Ｃに示すように、第１の密着層８０９は、第３の実施形態に示した第１の密着層３０４と同様、電極パッド８１０と接触せず、電極パッド８１０の周囲を囲むように配置されている。第１の密着層８０９は、平面視したときに矩形状の形状を有している。
　第１の密着層８０９と第３の密着層８０６は、異なる材料で異なるプロセスにて形成してもよいが同一の材料で同一のプロセスにて形成することが好ましい。電極パッド８１０と第１のフィンガー配線層８０７は異なる材料で異なるプロセスにて形成してもよいが同一の材料で同一のプロセスにて形成することが好ましい。
　以上のように形成することで、図８Ａに示したように、第１の密着層８０９及び第３の密着層８０６はそれぞれ電極パッド８１０及び第１のフィンガー配線層８０７から突出して形成され、電極パッド８１０及び第１のフィンガー配線層８０７を囲むように形成されている。
　以上により、第４の実施形態で示した半導体装置６００における効果と同様の水浸入抑制効果が、第１の密着層８０９及び第３の密着層８０６により得られる。
　（第５の実施形態）
　次に、第５の実施形態について、図面を参照しながら説明する。図９Ａは本実施形態に係る半導体装置の平面図である。図９Ｂは、図９Ａに示したＡ－Ａ’線における断面図である。図９Ｃは、図９Ａに示したＢ－Ｂ’線における断面図である。
　本変形例に係る半導体装置９００が第４の実施形態に係る半導体装置６００と異なる点は、電極パッドと第１のフィンガー配線層とが直接接触せず、第２のフィンガー配線層を介して接続されている点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
　図９Ｂに示すように、シリコンで構成される基板９０１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層９０２が形成されている。半導体層９０２は、例えば基板９０１上に形成された超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。
　半導体層９０２上には、例えばＴｉ／Ａｌの積層体からなるオーミック電極９０３が形成され、半導体層９０２上にオーミック電極９０３を覆うようにＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜９０４が形成されている。
　オーミック電極９０３上の第１の保護膜９０４には、ドライエッチング法などを用いて形成された第２の開口部９０５が形成されている。第２の開口部９０５および第１の保護膜９０４の上には、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成された第３の密着層９０６が形成されている。第３の密着層９０６は、表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域上にスパッタリング法などを用いて厚さ２００ｎｍ程度堆積され、ドライエッチング法などを用いて所定の形状に形成されている。
　次に、第３の密着層９０６の上面の一部及び側面の一部に接触するように厚さ５μｍ程度のＡｕ、Ａｌ、Ｃｕのうちの少なくとも１つからなる第１のフィンガー配線層９０７が電解メッキ法などで形成され、第３の密着層９０６の第１のフィンガー配線層９０７と接触していない部分の上面と側面は、図９Ｂに示すように、第１のフィンガー配線層９０７から水平方向に突出するように形成されている。
　第３の密着層９０６の水平方向に突出している長さは、例えば１～２μｍが好ましいが、第１のフィンガー配線層９０７から突出していればよい。第１のフィンガー配線層９０７は、例えばドレイン電極である。
　また、図９Ｃに示すように、オーミック電極９０３上の第１の保護膜９０４には、ドライエッチング法などを用いて第２の開口部９０５が形成されている。第１の保護膜９０４上には、電極パッド９１０と第１のフィンガー配線層９０７とを電気的に接続する為の厚さ５μｍ程度の、Ａｕ、Ａｌ、Ｃｕのうちの少なくとも１つで構成される第２のフィンガー配線層９１２が形成されている。
　さらに、第２のフィンガー配線層９１２の上面の一部及び側面を覆うように、それぞれ第１の密着層９０９及び第３の密着層９０６が形成されている。図９Ｃに示すように、第１の密着層９０９及び第３の密着層９０６とは接続されている。第１の密着層９０９と第３の密着層９０６とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
　以上のように形成することで、図９Ａに示すように、第１の密着層９０９及び第３の密着層９０６は、それぞれ電極パッド９１０及び第１のフィンガー配線層９０７から突出して形成され、電極パッド９１０及び第１のフィンガー配線層９０７を囲むように形成されている。
　一般的に、上述したような半導体装置は、電極パッド９１０及び第１のフィンガー配線層９０７の各々と第２の保護膜９０８との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド９１０及び第１のフィンガー配線層９０７の表面の凹凸が大きい上に、電極パッド９１０及び第１のフィンガー配線層９０７の各々と第２の保護膜９０８との元々の密着性も非常に弱い。そのため、電極パッド９１０と第２の保護膜９０８との界面及び第１のフィンガー配線層９０７と第２の保護膜９０８との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
　そこで、本実施形態では、第１の保護膜９０４上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層９０９及び第３の密着層９０６を設けている。これにより、電極パッド９１０及び第１のフィンガー配線層９０７の各々と第２の保護膜９０８との間の密着性と比べて、第１の密着層９０９と電極パッド９１０、第２の保護膜９０８及び第１のフィンガー配線層９０７の各々との間、及び、第３の密着層９０６と第１のフィンガー配線層９０７及び第２の保護膜９０８の各々との間で、より高い密着性が確保される。
　さらに、第２のフィンガー配線層９１２を経由して電極パッド９１０と第１のフィンガー配線層９０７とを電気的に接続させることにより、第１のフィンガー配線層９０７への水が浸入することを抑制することが可能となる。
　以上により、電極パッド９１０と第２の保護膜９０８の界面を通じて第１のフィンガー配線層９０７へ水が浸入することを、第１の密着層９０９及び第３の密着層９０６により抑制することが可能となる。
　（第６の実施形態）
　次に、第６の実施形態について、図面を参照しながら説明する。図１０Ａは、本実施形態に係る半導体装置の平面図である。図１０Ｂは、図１０Ａに示したＡ－Ａ’線における断面図である。図１０Ｃは、図１０Ａに示したＢ－Ｂ’線における断面図である。図１０Ｄは、図１０Ａに示したＣ－Ｃ’線における断面図である。
　本変形例に係る半導体装置１０００が第４の実施形態に係る半導体装置６００と異なる点は、第１のｐ型層、第２のｐ型層、オーミック電極および第３の密着層を有している点である。その他の構成については、第４の実施形態に示した半導体装置６００と同様であるため、詳細な説明は省略する。
　図１０Ａに示すように、シリコンで構成される基板１００１上には、ＡｌＧａＮ層／ＧａＮ層／バッファ層／シリコン基板構造の半導体層１００２が形成されている。半導体層１００２は、例えば超格子などのバッファ層の上に、厚さが２μｍ程度のＧａＮ層、及び、厚さが５０ｎｍ程度のＡｌＧａＮ層が順次積層されている。半導体層１００２の上には、例えば２００ｎｍ程度のｐ型のＧａＮ層が形成された第２のｐ型層１０１３が形成されている。第２のｐ型層１０１３を設けることにより、第３の密着層１００６の端部における、半導体層１００２にかかる電界を緩和することができる。
　第２のｐ型層１０１３は、Ｓｉ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＮｉＯ、ＦｅＯ２、ＣｏＯ２、ＭｎＯ、ＣｕＯ、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、Ｙ２Ｏ３、ＳｒＴｉＯ３、ＳｒＰｂＯ３、及びＴｉＯ２のうちの少なくとも１つからなる材料で形成されている。ｐ型の不純物材料としては、例えばマグネシウム（Ｍｇ）を用いてもよく、Ｍｇの濃度は１×１０－１８ｃｍ－３～１×１０－２１ｃｍ－３程度とすればよい。また、第２のｐ型層１０１３の厚さは、５０ｎｍ～３００ｎｍ程度とすればよく、１５０ｎｍ～２５０ｎｍ程度とすることが好ましい。
　第２のｐ型層１０１３の上面の一部と側面及び半導体層１００２上に接触するように、例えばＴｉ／Ａｌの積層体からなるオーミック電極１００３が形成され、半導体層１００２上にオーミック電極１００３及び第２のｐ型層１０１３のオーミック電極１００３と接触していない上面の残部及び側面を覆うようにＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のうちの少なくとも１つで構成される第１の保護膜１００４が形成されている。
　オーミック電極１００３上の第１の保護膜１００４には、ドライエッチング法などを用いて第２の開口部１００５が形成されている。第１の保護膜１００４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはこれらの組合せからなる積層体で構成され第３の密着層１００６が形成されている。第３の密着層１００６は、表面粗さ（ＲＭＳ）が５ｎｍ程度の平坦な領域にスパッタリング法などを用いて厚さ２００ｎｍ程度堆積され、ドライエッチング法などを用いて所定の形状に形成されている。
　第３の密着層１００６の側面と第２のｐ型層１０１３のオーミック電極１００３と接触していない側面とは、断面視で見て水平方向の同一位置にあることが好ましいが、図１０Ｂに示すように、第２のｐ型層１０１３が第３の密着層１００６よりも水平方向に突出していてもよい。
　次に、第３の密着層１００６の上面の一部及び側面の一部に接触するように、厚さ５μｍ程度のＡｕ、Ａｌ、Ｃｕで構成される第１のフィンガー配線層１００７が、電解メッキ法などで形成されている。第３の密着層１００６の第１のフィンガー配線層１００７と接触していない部分の上面と側面とは、断面視で見て第１のフィンガー配線層１００７から水平方向に突出するように形成されている。
　第３の密着層１００６の水平方向に突出している長さは、例えば１～２μｍが好ましいが、第１のフィンガー配線層１００７から突出していればよい。第１のフィンガー配線層１００７は、例えばドレイン電極である。
　また、図１０Ｃ及び図１０Ｄに示すように、第１の密着層１００９直下の半導体層１００２上には、第１のｐ型層１０１２が形成されている。第１のｐ型層１０１２を設けることにより、第１の密着層１００９の端部における、半導体層１００２にかかる電界を緩和することができる。
　第１のｐ型層１０１２は、Ｓｉ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＮｉＯ、ＦｅＯ２、ＣｏＯ２、ＭｎＯ、ＣｕＯ、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、Ｙ２Ｏ３、ＳｒＴｉＯ３、ＳｒＰｂＯ３、及びＴｉＯ２のうちの少なくとも１つからなる材料で形成され、ｐ型の不純物材料としては、例えばマグネシウム（Ｍｇ）とすればよく、Ｍｇの濃度は１×１０－１８ｃｍ－３～１×１０－２１ｃｍ－３程度とすればよい。また、第１のｐ型層１０１２の厚さは５０ｎｍ～３００ｎｍ程度とすればよく、１５０ｎｍ～２５０ｎｍ程度とすることが好ましい。
　第１の密着層１００９の側面と第１のｐ型層１０１２の側面とは、断面視で見て水平方向に同一位置にあることが好ましいが、第１のｐ型層１０１２が第１の密着層１００９よりも水平方向に突出していてもよい。
　オーミック電極１００３上に形成された第３の密着層１００６は、第１の密着層１００９と接続され、第１のフィンガー配線層１００７は電極パッド１０１０と接続され、第２の保護膜１００８及び電極パッド１０１０上に第１の開口部１０１１が形成される。
　半導体層１００２上に形成された第１のｐ型層１０１２は、電極パッド１０１０直下において平面視で見て囲むように形成され、第２のｐ型層１０１３と電気的に接続される。よって、第１の密着層１００９及び第１のｐ型層１０１２は、平面視で見て電極パッド１０１０を囲み、第３の密着層１００６及び第２のｐ型層１０１３は、平面視で見て第１のフィンガー配線層１００７を囲んでいる。
　第１の密着層１００９と第３の密着層１００６は、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
　電極パッド１０１０と第１のフィンガー配線層１００７とは、異なる材料で異なるプロセスにて形成してもよいが、同一の材料で同一のプロセスにて形成することが好ましい。
　第１のｐ型層１０１２及び第２のｐ型層は、同一のプロセスで形成し、電気的に接続されることが好ましいが、ｐ型のキャリア濃度に差をつけてもよい。また、第１のｐ型層１０１２及び第２のｐ型層１０１３とは連続的に形成されることが好ましいが、不連続に形成してもよい。
　以上のように形成することで、図１０Ａ～図１０Ｄに示すように、第１の密着層１００９及び第３の密着層１００６は、それぞれ電極パッド１０１０及び第１のフィンガー配線層１００７から突出して、かつ、電極パッド１０１０及び第１のフィンガー配線層１００７を囲むように形成されている。また、第１のｐ型層１０１２及び第２のｐ型層１０１３は、それぞれ電極パッド１０１０及び第１のフィンガー配線層１００７から、平面視で見て同一領域または突出して形成され、かつ、電極パッド１０１０及び第１のフィンガー配線層１００７を囲むように形成されている。
　一般的に、上述したような半導体装置１０００は、電極パッド１０１０及び第１のフィンガー配線層１００７の各々と第２の保護膜１００８との密着性が耐湿性を左右する。しかしながら、電解メッキ等で形成した電極パッド１０１０の表面の凹凸が大きい上に、電極パッド１０１０及び第１のフィンガー配線層１００７の各々と第２の保護膜１００８との元々の密着性も非常に弱い。そのため、電極パッド１０１０と第２の保護膜１００８との界面及び第１のフィンガー配線層１００７と第２の保護膜１００８との界面を通じて水が浸入する懸念があり、耐湿性は必ずしも十分ではない。
　そこで、本実施形態では、第１の保護膜１００４上の表面粗さの小さい領域に、表面の平坦性が高い第１の密着層１００９及び第３の密着層１００６を設けている。これにより、電極パッド１０１０及び第１のフィンガー配線層１００７の各々と第２の保護膜１００８との間の密着性と比べて、第１の密着層１００９と電極パッド１０１０、第２の保護膜１００８及び第１のフィンガー配線層１００７との間、及び、第３の密着層１００６と第１のフィンガー配線層１００７及び第２の保護膜１００８との間で、より高い密着性が確保される。
　さらに、第１のｐ型層１０１２及び第２のｐ型層１０１３がそれぞれ電極パッド１０１０と第１のフィンガー配線層１００７とを囲むことで、第１の密着層１００９の端部と第３の密着層１００６の端部における、半導体層１００２にかかる電界を緩和することが可能となる。
　以上により、電極パッド１０１０と第２の保護膜１００８の界面を通じて水が浸入することを、第１のｐ型層１０１２及び第２のｐ型層１０１３により電界緩和させることでさらに抑制し、第１の密着層１００９及び第３の密着層１００６により水が浸入するのを抑制することが可能となる。
　なお、図１１Ｂ～図１１Ｄに示すように、図１０Ｂ～図１０Ｄの第１のｐ型層１０１２と第２のｐ型層１０１３とを、それぞれ第１のｎ型層１１１２と第２のｎ型層１１１３とに置き換えても、同様の効果が得られる。
　（比較例）
　ここで、上記した第１～第６の実施形態に示した半導体装置と、従来技術に係る半導体装置と類似する構成を有する半導体装置との比較を行う。図１２は、比較に用いた従来技術に類似する半導体装置の構造を示す概略図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図１２の（ｂ）では、第２の保護膜１３０５の図示を省略している。図１３は、第１の実施形態に係る半導体装置におけるワイブルプロット、図１４は、比較に用いた従来技術に係る半導体装置におけるワイブルプロットである。
　図１２に示すように、比較に用いた従来技術に係る電極パッドに類似する電極パッド１３００は、基板１３０１と、半導体層１３０２と、第１の保護膜１３０３と、電極パッド１３０４と、第２の保護層１３０５と、密着層１３０６とを備えている。第２の保護層１３０５には、開口部１３０７が設けられている。
　第２の保護層１３０５は、ＳｉＮで構成されている。電極パッド１３０４は、Ａｕで構成されている。開口部１３０７と電極パッド１３０４の間には、Ｔｉで構成される密着層１３０６が形成されている。
　ここで、従来技術に係る半導体装置と、上述した半導体装置１３００と、第１～第６の実施形態に係る半導体装置とについて、耐湿性の確認のための試験を行った。試験は、ＨＡＳＴ（Ｈｉｇｈｌｙ　Ａｃｃｅｌｅｒａｔｅｄ　ｔｅｍｐｅｒａｔｕｒｅ　ａｎｄ　ｈｕｍｉｄｉｔｙ　Ｓｔｒｅｓｓ　Ｔｅｓｔ）であり、試験条件は、電極パッドに４８０Ｖを印加し、Ｔａ＝１３０℃、ＲＨ＝８５％の環境下で実施した。その結果を図１３および図１４に示す。
　図１３および図１４を比較すると、従来例を含めた従来技術に類似する半導体装置よりも上述した第１～第５の実施形態に関連する半導体装置のほうが、耐湿性に対する半導体装置の寿命が大幅に改善していることが分かる。
　すなわち、図１３に示すように、第１～第５の実施形態に係る半導体装置では、Ｌｉｆｅ　Ｔｉｍｅが６０時間～１４０時間程度である。また、第６の実施形態に係る半導体装置では、Ｌｉｆｅ　Ｔｉｍｅは１５０時間程度である。
　これに対し、従来技術に係る半導体装置では、図１３および図１４に示すように、Ｌｉｆｅ　Ｔｉｍｅは８時間～３０時間程度である。また、従来技術に類似する構成の半導体装置では、図１４に示すように、Ｌｉｆｅ　Ｔｉｍｅは１０～３０時間程度である。
　従来技術に類似する構成の半導体装置１３００では、Ｔｉからなる密着層１３０６の有無によって耐湿性寿命に優位差は見られなかった。よって、ＳｉＮからなる保護膜の開口端をＴｉ等の密着層で覆うことにより、水の浸入を抑制し、耐湿性を向上させることは困難であった。これに対し、第１～第６の実施形態に係る半導体装置では、Ｌｉｆｅ　Ｔｉｍｅが延びており、耐湿性が向上していることが分かる。
　推定されるメカニズムとしては、従来技術に類似する構成の半導体装置１３００では、Ａｕで構成される電極パッド１３０４は、例えば５μｍ程度の膜厚で電解メッキにて形成される為、電極パッド１３０４の表面は凹凸が０．５μｍ程度と大きく、Ｔｉが凹凸の影響を受けることでＡｕ／Ｔｉ間またはＴｉ／ＳｉＮ間の密着性が良好ではないことが考えられる。
　一方、第１～第６の実施形態に係る半導体装置では、第１の密着層、第２の密着層または第３の密着層を設けることにより密着性が良好となり、耐湿性寿命は大幅に改善されている。さらに、第６の実施形態に関連する電極パッド及びフィンガー配線構造の耐湿性寿命は、さらに改善されている。
　以上説明したように、第１～第６の実施形態に係る半導体装置は、従来の耐湿性寿命が低い課題を解決し、電極パッドや配線層への水の浸入を抑制し、パワートランジスタの高耐湿性を確保できる半導体装置を実現できる。
　以上、本開示の実施形態に係る半導体装置について説明したが、本開示は、この実施形態に限定されるものではない。
　例えば、上述した実施形態に係る半導体装置における密着層（第１の密着層、第２の密着層、第３の密着層）の形状は、上述したものに限らず他の形状であってもよい。また、密着層を構成する材料は、上述した実施形態に示したＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３のいずれを用いてもよいし、これらを組み合わせてもよい。また、上述した材料以外のその他の材料であってもよい。
　また、電極パッドを構成する材料は、上述したＡｕ、Ａｌ、Ｃｕのいずれかに限らず、これらを組み合わせてもよいし、他の材料であってもよい。
　また、本発明に係る半導体装置には、上記実施形態における任意の構成要素を組み合わせて実現される別の実施形態や、実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る半導体装置を備えた各種デバイスなども本発明に含まれる。
　本発明に係る半導体装置は、インバータ、パワーコンディショナーや電源回路等に用いられるパワートランジスタとして有用である。
　１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００、１１００、１３００、２０００　半導体装置
　１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１、９０１、１００１、１１０１　基板
　１０２、２０２、３０２、４０２、５０２、６０２、７０２、８０２、９０２、１００２、１１０２　半導体層
　１０３、２０３、３０３、４０３、５０３、６０４、７０４、８０４、９０４、１００４、１１０４　第１の保護膜
　１０４、２０４、３０４、４０４、５０４、６０９、７０９、８０９、９０９、１００９、１１０９　第１の密着層
　１０５、２０５、３０５、４０５、５０５、６１０、７１０、８１０、９１０、１０１０、１１１０　電極パッド
　１０６、２０６、３０６、４０６、５０６、６０８、７０８、８０８、９０８、１００８、１１０８　第２の保護膜
　１０７、２０７、３０７、４０７、５０７、６１１、７１１、８１１、９１１、１０１１、１１１１　第１の開口部
　５０８、６０５、７０５、８０５、９０５、１００５、１１０５　第２の開口部
　６０３、７０３、８０３、９０３、１００３、１１０３　オーミック電極
　６０６、７０６、８０６、９０６、１００６、１１０６　第３の密着層
　６０７、７０７、８０７、９０７、１００７、１１０７　第１のフィンガー配線層
　９１２　第２のフィンガー配線層
　１０１２　第１のｐ型層
　１０１３　第２のｐ型層
　１１１２　第１のｎ型層
　１１１３　第２のｎ型層

Claims (9)

  1. 　基板と、
    　前記基板上に形成された半導体層と、
    　前記半導体層上に形成された第１の保護膜と、
    　前記第１保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    　前記第１の保護膜上であって且つ前記第１の密着層の側面及び上面の一部に接触するように形成された電極パッドと、
    　前記電極パッド及び前記第１の密着層を覆うように形成された第２の保護膜と、
    　前記電極パッドが露出するように、前記第２の保護膜の一部が開口された第１の開口部と、を備え、
    　前記第１の密着層は、平面視したときに前記電極パッドの周囲を囲むように前記電極パッドから水平方向に突出し、
    　前記電極パッドと、前記第１の密着層の前記電極パッドから水平方向に突出した部分の上面及び側面と、前記第１の保護膜とは、連続して前記第２の保護膜に覆われている
    　半導体装置。
  2. 　基板と、
    　前記基板上に形成された半導体層と、
    　前記半導体層上に形成された第１の保護膜と、
    　前記第１保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    　前記第１の密着層の上面の一部に形成された電極パッドと、
    　前記電極パッド及び前記第１の密着層を覆うように形成された第２の保護膜と、
    　前記電極パッドが露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、
    　前記第１の密着層は、平面視したときに前記電極パッドの周囲を囲むように前記電極パッドから水平方向に突出し、
    　前記電極パッドと、前記第１の密着層のパッドから水平方向に突出した部分の上面及び側面と、前記第１の保護膜とは、連続して前記第２の保護膜に覆われている
    　半導体装置。
  3. 　基板と、
    　前記基板上に形成された半導体層と、
    　前記半導体層上に形成された第１の保護膜と、
    　前記第１保護膜上に形成され、Ｔｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第１の密着層と、
    　前記第１の密着層と所定の間隔を空けて形成された電極パッドと、
    　前記電極パッド及び前記第１の密着層を覆うように形成された第２の保護膜と、
    　前記電極パッドが露出するように、前記第２の保護膜の一部が開口された第１の開口部とを備え、
    　前記第１の密着層は、平面視したときに前記電極パッドと所定の間隔を空けて前記電極パッドを囲み、
    　前記電極パッドと、前記第１の保護膜と、前記第１の密着層の上面及び側面とは、この順に連続して前記第２の保護膜に覆われている
    　半導体装置。
  4. 　前記第１の密着層の上に、第２の密着層を形成する
    　請求項１から３のいずれか１項に記載の半導体装置。
  5. 　前記第１の密着層は、前記電極パッドが形成された面側から前記第１の保護膜を貫通して、前記半導体層に密着している
    　請求項１から４のいずれか１項に記載の半導体装置。
  6. 　前記半導体層上に形成されたオーミック電極と、
    　前記オーミック電極の上面及び側面を覆うように形成された前記第１の保護膜と、
    　前記オーミック電極が露出するように、前記第１の保護膜の一部が開口された第２の開口部と、
    　前記第２の開口部の側面及び上面の一部に形成されたＴｉ、ＴｉＮ、ＴａおよびＴａＮのうち少なくとも１つの金属又はこれらの組合せからなる積層体で構成される第３の密着層と、
    　前記第２の密着層上に形成された第１のフィンガー配線層と、
    　前記第１のフィンガー配線層を覆うように前記第１の保護膜上に形成された前記第２の保護膜とを備え、
    　前記第３の密着層は、平面視したときに、前記第１のフィンガー配線層から水平方向に突出し、
    　前記第３の密着層の前記第１のフィンガー配線層から水平方向に突出した部分の上面及び側面は、前記第２の保護膜と密着し、
    　前記第３の密着層の前記第１のフィンガー配線層から水平方向に突出した部分の下面は前記第１の保護膜と密着し、
    　前記第１の密着層は、前記第３の密着層と電気的に接続し、
    　前記電極パッドは、前記第１のフィンガー配線層と電気的に接続する
    　請求項１から５のいずれか１項に記載の半導体装置。
  7. 　前記第１の密着層の下部及び前記第３の密着層の下部に第２のフィンガー配線層を備え、
    　前記電極パッドと前記第２のフィンガー配線層との間に前記第１の密着層が配置され、前記第１のフィンガー配線層と前記第２のフィンガー配線層との間に前記第３の密着層が配置された
    　請求項６に記載の半導体装置。
  8. 　前記半導体層上であって、且つ、前記第１の密着層の側面の直下を囲むように配置された第１のｐ型層と、
    　前記半導体層上であって、且つ、前記第３の密着層の側面の直下を囲むように配置された第２のｐ型層とを備える
    　請求項６または７に記載の半導体装置。
  9. 　前記半導体層上であって、且つ、前記第１の密着層の側面の直下を囲むように配置された第１のｎ型層と、
    　前記半導体層上であって、且つ、前記第３の密着層の側面の直下を囲むように配置された第２のｎ型層とを備える
    　請求項６または７に記載の半導体装置。
PCT/JP2015/003837 2014-08-11 2015-07-30 半導体装置 WO2016024387A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP15832294.1A EP3182443B1 (en) 2014-08-11 2015-07-30 Semiconductor device
JP2016542501A JP6508601B2 (ja) 2014-08-11 2015-07-30 半導体装置
US15/427,629 US10090220B2 (en) 2014-08-11 2017-02-08 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-163977 2014-08-11
JP2014163977 2014-08-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/427,629 Continuation US10090220B2 (en) 2014-08-11 2017-02-08 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2016024387A1 true WO2016024387A1 (ja) 2016-02-18

Family

ID=55304025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/003837 WO2016024387A1 (ja) 2014-08-11 2015-07-30 半導体装置

Country Status (4)

Country Link
US (1) US10090220B2 (ja)
EP (1) EP3182443B1 (ja)
JP (1) JP6508601B2 (ja)
WO (1) WO2016024387A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018010968A (ja) * 2016-07-13 2018-01-18 住友電工デバイス・イノベーション株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6783689B2 (ja) * 2017-03-14 2020-11-11 エイブリック株式会社 半導体装置および半導体装置の製造方法
GB201705403D0 (en) 2017-04-04 2017-05-17 Givaudan Sa Improvements in or relating to organic compounds
US10804176B2 (en) * 2019-02-21 2020-10-13 Win Semiconductors Corp. Low stress moisture resistant structure of semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214633A (ja) * 1986-03-14 1987-09-21 Nec Corp 半導体集積回路装置
JPS62269332A (ja) * 1986-05-16 1987-11-21 Mitsubishi Electric Corp 半導体装置
JP2003037110A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2008235728A (ja) * 2007-03-23 2008-10-02 Eudyna Devices Inc 半導体装置
JP2010153708A (ja) * 2008-12-26 2010-07-08 Sumitomo Electric Device Innovations Inc 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208225A (ja) * 1987-02-24 1988-08-29 Nec Corp 半導体装置
JPH0214526A (ja) * 1988-07-01 1990-01-18 Matsushita Electron Corp 半導体装置
JP2000100816A (ja) * 1998-09-18 2000-04-07 Seiko Epson Corp 半導体装置
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
JP2003142521A (ja) * 2001-11-01 2003-05-16 Nec Electronics Corp 半導体装置およびその製造方法
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
US7993983B1 (en) * 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
JP4597653B2 (ja) 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
JP5177551B2 (ja) 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214633A (ja) * 1986-03-14 1987-09-21 Nec Corp 半導体集積回路装置
JPS62269332A (ja) * 1986-05-16 1987-11-21 Mitsubishi Electric Corp 半導体装置
JP2003037110A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2008235728A (ja) * 2007-03-23 2008-10-02 Eudyna Devices Inc 半導体装置
JP2010153708A (ja) * 2008-12-26 2010-07-08 Sumitomo Electric Device Innovations Inc 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3182443A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018010968A (ja) * 2016-07-13 2018-01-18 住友電工デバイス・イノベーション株式会社 半導体装置

Also Published As

Publication number Publication date
EP3182443A4 (en) 2017-08-23
US20170148701A1 (en) 2017-05-25
JPWO2016024387A1 (ja) 2017-06-01
EP3182443B1 (en) 2019-12-18
US10090220B2 (en) 2018-10-02
EP3182443A1 (en) 2017-06-21
JP6508601B2 (ja) 2019-05-08

Similar Documents

Publication Publication Date Title
JP5457292B2 (ja) 窒化物半導体装置
TWI400801B (zh) 半導體元件
JP2009164158A (ja) 半導体装置及びその製造方法
US10381472B2 (en) Nitride-semiconductor field-effect transistor
JP2008034438A (ja) 半導体装置
US9559218B2 (en) Semiconductor device and method of manufacturing the same
US20170352753A1 (en) Field-effect transistor
WO2016024387A1 (ja) 半導体装置
US9905563B2 (en) Semiconductor device
JP6584987B2 (ja) 半導体装置
US9711661B2 (en) Semiconductor device and manufacturing method thereof
WO2012160757A1 (ja) ショットキーダイオード
US10672876B2 (en) Field-effect transistor having a bypass electrode connected to the gate electrode connection section
JP2013033918A (ja) 高電子移動度トランジスタ及びその製造方法
US9722067B2 (en) Semiconductor device
JP2014187086A (ja) 半導体装置
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
US20170179222A1 (en) Semiconductor device
WO2014129245A1 (ja) 窒化物半導体装置
JP6083259B2 (ja) 窒化物半導体装置
JP2015082605A (ja) 窒化物半導体装置
US20160079382A1 (en) Semiconductor device
JP2011142182A (ja) 電界効果トランジスタ
JP6635400B2 (ja) 半導体装置
JP5783340B2 (ja) ダイオード装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15832294

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016542501

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015832294

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015832294

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE