JPH06196526A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06196526A
JPH06196526A JP4346422A JP34642292A JPH06196526A JP H06196526 A JPH06196526 A JP H06196526A JP 4346422 A JP4346422 A JP 4346422A JP 34642292 A JP34642292 A JP 34642292A JP H06196526 A JPH06196526 A JP H06196526A
Authority
JP
Japan
Prior art keywords
film
conductive film
aluminum
semiconductor substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4346422A
Other languages
English (en)
Inventor
Yuji Suzuki
雄司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP4346422A priority Critical patent/JPH06196526A/ja
Publication of JPH06196526A publication Critical patent/JPH06196526A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置のワイヤボンディングの信頼性を
高める。 【構成】 シリコン半導体基板１０の表面にアルミニウ
ム膜１１を形成し、さらに第１バリア膜１２を形成し
て、リソグラフィ等によりボンディングパッド部Ｂを含
む導電パターンを形成する。このシリコン半導体基板１
０を熱処理してアルミニウム膜１１をシンタリングす
る。アルミニウム膜１１は第１バリア膜１２によって成
長が抑えられるので、ヒロックが発生することはない。
さらに、シリコン半導体基板１０上にＰＳＧ膜１３を設
けるとともに、その開口部に金線１５との接合性の良い
第２バリア膜１４を設ける。第２バリア膜１４にワイヤ
ボンディングにより金線１５を接着させる。金線１５
は、第２バリア膜１４と強固に接着し、かつアルミニウ
ム膜１１と反応することもなく、接着の信頼性が補償さ
れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に同装置のボンディングパッド部の製造方法に
関する。
【０００２】
【従来の技術】従来、この種の半導体装置の製造方法
は、例えば特開昭６２−２１６３３９号公報に示されて
いるように（図２参照）、半導体素子を形成した半導体
基板１上に例えばアルミニウムにＳｉ等を含ませた導電
材料によりボンディングパッド部Ｂを含む導電膜２を形
成し、その後この導電膜２を熱処理してシンタリングす
る。さらに、半導体基板１上に絶縁膜３を形成し、この
絶縁膜３のボンディングパッド部Ｂ上の部分を除去して
開口部３ａを設け、露出したボンディングパッド部Ｂ上
に第２の導電材料によるバリア膜４を形成し、このバリ
ア膜４上にワイヤボンディングにより金線５を接続し、
外部電極と接続させるようにしていた。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の製
造方法によれば、導電膜２の熱処理時に、図２に示すよ
うに、導電膜２に高さ２μｍ程度のアルミニウムのいわ
ゆるヒロックと言われる突起６が生じ、バリア膜４では
この突起６をカバーしきれず、突起６はバリア膜４上に
露出する。そして、突起６の生じたバリア膜４上に金線
によるワイヤボンディングを行うと、金線５と突起６の
アルミニウムとが反応して脆弱な金属間化合物７を生成
する。この金属間化合物７のために金線５のボンディン
グパッド部Ｂへの接着強度が低下して金線のはがれ等の
不良が生じ、ボンディング部分の信頼性を低下させると
いう問題がある。このような突起６の影響を避けるため
にはバリア膜４の厚みを突起の高さ以上にする必要があ
り、このようにすると材料費が高くなると共に製造時間
も長くなる。しかも、この突起６の大きさは一様ではな
くこれに応じてバリア膜４の厚みをコントロールするこ
とは事実上困難である。本発明は上記問題に対処するた
めになされたもので、その目的はボンディングパッド部
においてアルミニウム又はアルミニウム合金からなる導
電膜に突起の生じないようにした半導体装置の製造方法
を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に本発明の構成上の特徴は、半導体基板上にアルミニウ
ム又はアルミニウム合金によるボンディングパッド部を
含む第１導電膜を形成する第１導電膜形成行程と、第１
導電膜上にバリア性の高い導電材料による第２導電膜を
形成する第２導電膜形成行程と、第１導電膜及び第２導
電膜の設けられた半導体基板を熱処理する熱処理行程
と、熱処理された半導体基板の表面に絶縁膜を形成する
絶縁膜形成行程と、ボンディングパッド部上の絶縁膜を
選択的に除去する絶縁膜除去行程と、絶縁膜の除去によ
り露出した第２導電膜上に金との接合性の良い導電材料
からなる第３導電膜を形成する第３導電膜形成行程と、
第３導電膜上に金線を接合する金線接合行程とを設けた
ことにある。
【０００５】
【発明の作用・効果】上記のように構成した本発明にお
いては、アルミニウム又はアルミニウム合金による第１
導電膜上にバリア性の高い第２導電膜を形成した後に半
導体基板は熱処理されるので、第２導電膜が第１導電膜
によるヒロックの発生を防止する。また、金線との接合
性の良い第３導電膜を第２導電膜上に形成し、この第３
導電膜上に金線を接着するようにしたので、金線は第３
導電膜に強固に接着されると共に第２導電膜によって第
１導電膜との反応も防止される。これにより、ボンディ
ング部分の信頼性が補償される。特に、ボンディングパ
ッド部が高温になり、金−アルミニウムの金属間化合物
の成長が促進され易い高温用半導体装置に対して本発明
を適用することにより、ボンディング部分の信頼性を高
める効果が一層有効に発揮される。また、第２導電膜の
膜厚は、第１導電膜のアルミニウムの成長を抑制するこ
とができる所定の厚さにすればよく、不必要に厚くする
必要はないので、材料費の削減及び製造時間の短縮化を
図ることができる。
【０００６】
【実施例】以下、本発明の一実施例を図面を用いて説明
すると、図１は本発明に係る製造方法を用いて半導体装
置のボンディングパッド部を形成する行程を模式的に示
している。
【０００７】まず、トランジスタ等の形成されたシリコ
ン半導体基板１０上に、アルミニウムにＳｉを含ませた
導電膜（以下、アルミニウム膜と記す）１１をスパッタ
リング法等を用いて１〜２μｍの厚さに形成する。な
お、アルミニウム膜１１の材料としては、アルミニウム
にＳｉを含ませたものに代えてアルミニウムにＳｉ−Ｃ
ｕ，Ｓｉ−Ｔｉ，Ｃｕ，Ｔｉ等を含ませるようにしても
よく、またアルミニウム単体を用いるようにしてもよ
い。アルミニウム膜１１の設けられたシリコン半導体基
板１０上に、バリア性の高い導電材料例えばＴｉＮ，Ｔ
ｉＷ等による第１バリア膜１２をスパッタリング法等に
より０．２〜０．５μｍの厚さに形成する。これらのア
ルミニウム膜１１及び第１バリア膜１２の形成において
は、両膜１１，１２を同一装置により連続的に形成して
もよいし、別々に行ってもよい。次に、これらのアルミ
ニウム膜１１及び第１バリア膜１２をリソグラフィ技術
及びエッチング技術により導体配線及びボンディングパ
ッド部Ｂからなる所定パターンに形成する（図１(ａ)参
照）。なお、第１バリア膜１２に関してはボンディング
パッド部Ｂ上にのみ設けるようにしてもよい。
【０００８】次に、アルミニウム膜１１及び第１バリア
膜１２が形成されたシリコン半導体基板１０を、４５０
℃にて熱処理して、アルミニウム膜１１をシンタリング
する。このとき、アルミニウム膜１１は第１バリア膜１
２によって表面が被覆されて成長が抑えられているの
で、ヒロック等の突起が形成されることはない。また、
第１バリア膜１２に被覆されることにより、水分等によ
る電気・化学反応であるアルミニウム膜１１におけるエ
レクトロマイグレーションの発生が抑制されるので、ア
ルミニウム膜１１の信頼性が高められる。なお、第１バ
リア膜１１の膜厚はアルミニウム膜の成長を抑制するこ
とができる所定の厚さ（例えば０．２〜０．５μｍ）に
すればよく、不必要に厚くする必要はないので、材料費
の削減及び製造時間の短縮化を図ることができる。
【０００９】前記熱処理されたシリコン半導体基板１０
の表面に保護膜としてＣＶＤ法により例えばＰＳＧ膜１
３を膜厚約１．０μｍに形成する。このＰＳＧ膜１３の
ボンディングパッド部Ｂ上の部分をリソグラフィ技術及
びエッチング技術により選択的に除去し、開口部１３ａ
を設ける（図１(ｂ)参照）。次に、開口部１３ａの設け
られたＰＳＧ膜１３上に、金線との接合性の良い金属例
えばＴｉ−Ｎｉ−Ａｕの組合せの第２バリア膜１４をス
パッタリング法等により厚さ０．４〜１．０μｍに形成
する（図１(ｃ)参照）。次に、第２バリア膜１４をリソ
グラフィ技術及びエッチング技術によりボンディングパ
ッド部Ｂを除いて選択的に除去する（図１(ｄ)参照）。
このように形成されたボンディングパッド部Ｂに、熱圧
着法等のワイヤボンディング技術を用いて金線１５を接
着させる（図１(ｅ)参照）。
【００１０】これにより、金線１５は接合性の良い第２
バリア膜１４に強固に接着されるとともに、第１バリア
膜１２によりアルミニウム膜１１と完全に遮断されるの
で、アルミニウム膜１１と反応することはない。したが
って、ボンディング部分に接合の信頼性を低下させる金
−アルミニウムの金属間化合物が生成されることもな
く、ワイヤボンディングの信頼性が補償される。特に、
上記製造方法を、ワイヤボンディング部分が高温にな
り、金−アルミニウムの金属間化合物の成長が促進され
易い高温用半導体装置に適用することにより、ワイヤボ
ンディング部分の信頼性を高める効果が一層有効に発揮
される。
【００１１】なお、上記実施例においては、アルミニウ
ム膜１１及び第１バリア膜１２のパターン形成後にシリ
コン半導体基板１０の熱処理を行っているが、アルミニ
ウム膜１１及び第１バリア膜１２が形成されたシリコン
半導体基板１０を熱処理した後に両膜１１，１２のパタ
ーン形成を行うようにしてもよい。また、上記実施例に
おいては、シリコン半導体基板１０を用いた場合につい
て説明しているが、その他の半導体基板上にアルミニウ
ム又はアルミニウム合金によるボンディングパッド部を
形成する場合に本発明を適用してもよい。
【図面の簡単な説明】
【図１】 本発明の一実施例に係る層間絶縁膜を形成す
る製造行程を示す模式図である。
【図２】 従来例に係るボンディングパッド部の不良発
生を説明する説明図である。
【符号の説明】
１０…シリコン半導体基板、１１…アルミニウム膜、１
２…第１バリア膜、１３…ＰＳＧ膜、１４…第２バリア
膜、１５…金線、Ｂ…ボンディングパッド部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にアルミニウム又はアルミ
    ニウム合金によるボンディングパッド部を含む第１導電
    膜を形成する第１導電膜形成行程と、 前記第１導電膜上にバリア性の高い導電材料による第２
    導電膜を形成する第２導電膜形成行程と、 前記第１導電膜及び第２導電膜の設けられた半導体基板
    を熱処理する熱処理行程と、 前記熱処理された半導体基板の表面に絶縁膜を形成する
    絶縁膜形成行程と、 前記ボンディングパッド部上の前記絶縁膜を選択的に除
    去する絶縁膜除去行程と、 前記絶縁膜の除去により露出した第２導電膜上に金との
    接合性の良い導電材料からなる第３導電膜を形成する第
    ３導電膜形成行程と、 前記第３導電膜上に金線を接合する金線接合行程とを設
    けたことを特徴とする半導体装置の製造方法。
JP4346422A 1992-12-25 1992-12-25 半導体装置の製造方法 Pending JPH06196526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4346422A JPH06196526A (ja) 1992-12-25 1992-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4346422A JPH06196526A (ja) 1992-12-25 1992-12-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06196526A true JPH06196526A (ja) 1994-07-15

Family

ID=18383316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4346422A Pending JPH06196526A (ja) 1992-12-25 1992-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06196526A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421043B1 (ko) * 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
US6784545B2 (en) 2002-04-12 2004-08-31 Nec Compound Semiconductor Devices, Ltd. Semiconductor device having pad electrode connected to wire
US6794732B2 (en) 2001-07-25 2004-09-21 Rohn Co., Ltd. Semiconductor device and method of manufacturing the same
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置
US7759803B2 (en) 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
JP2016028410A (ja) * 2014-07-09 2016-02-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421043B1 (ko) * 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
US6794732B2 (en) 2001-07-25 2004-09-21 Rohn Co., Ltd. Semiconductor device and method of manufacturing the same
US7244635B2 (en) 2001-07-25 2007-07-17 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US7759803B2 (en) 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US8049343B2 (en) 2001-07-25 2011-11-01 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6784545B2 (en) 2002-04-12 2004-08-31 Nec Compound Semiconductor Devices, Ltd. Semiconductor device having pad electrode connected to wire
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置
JP2016028410A (ja) * 2014-07-09 2016-02-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7220663B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
JPH1084003A (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
JPH06196526A (ja) 半導体装置の製造方法
JP2000357699A (ja) 半導体装置
JP2937688B2 (ja) 半導体装置
JPH06177200A (ja) 半導体集積回路装置の形成方法
JP3168400B2 (ja) 半導体装置および半導体装置の製造方法
JPH02177540A (ja) 半導体装置
JP3230909B2 (ja) 半導体装置およびその製造方法
JPH04731A (ja) 半導体装置及びその製造方法
JPH06333975A (ja) 半導体装置の製造方法
JP2003142521A (ja) 半導体装置およびその製造方法
JP3394155B2 (ja) 金属薄膜形成方法
JP3064454B2 (ja) 半導体装置の製造方法
JP3510943B2 (ja) 半導体装置の製造方法
JPH04250627A (ja) 半導体装置及びその製造方法
JP3233997B2 (ja) 半導体素子の配線形成方法
JPH0637139A (ja) 半導体装置の製造方法
JP3099744B2 (ja) 半導体集積回路
JPH01233739A (ja) 半導体装置の製造方法
JPH02170431A (ja) 半導体装置の製造方法
JPH04162531A (ja) 半導体装置の製造方法
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
JP3726529B2 (ja) 半導体装置