JP3513452B2 - 非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル - Google Patents

非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル

Info

Publication number
JP3513452B2
JP3513452B2 JP2000000598A JP2000000598A JP3513452B2 JP 3513452 B2 JP3513452 B2 JP 3513452B2 JP 2000000598 A JP2000000598 A JP 2000000598A JP 2000000598 A JP2000000598 A JP 2000000598A JP 3513452 B2 JP3513452 B2 JP 3513452B2
Authority
JP
Japan
Prior art keywords
semiconductor element
planar coil
electrode terminal
terminal portion
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000000598A
Other languages
English (en)
Other versions
JP2001076110A (ja
Inventor
努 樋口
朋治 藤井
茂 岡村
剛 佐藤
孝佳 若林
雅俊 赤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000000598A priority Critical patent/JP3513452B2/ja
Priority to US09/602,073 priority patent/US6380614B1/en
Priority to EP00305371A priority patent/EP1065627A3/en
Priority to KR1020000037279A priority patent/KR20010039700A/ko
Publication of JP2001076110A publication Critical patent/JP2001076110A/ja
Application granted granted Critical
Publication of JP3513452B2 publication Critical patent/JP3513452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Credit Cards Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、平面コイルと、平
面コイルと重ならない位置に配置された半導体素子とを
具備し、平面コイルの端子部と前記半導体素子の電極端
子とが電気的に接続された非接触型ＩＣカードとその製
造方法および非接触型ＩＣカード用平面コイルに関す
る。
【０００２】
【従来の技術】従来の非接触型ＩＣカード５０の構成を
図８を用いて説明する。平面コイル５２は、被覆電線を
巻回して形成したり、樹脂フィルム上に形成された金属
箔にエッチング等を施して形成したり、また金属薄板材
をプレス加工して形成したりすることによって製造され
る。半導体素子５４は、非接触型ＩＣカード５０の厚さ
を薄くするため、平面コイル５２と略同一平面内の平面
コイル５２と重ならない位置に配置され、その電極端子
５６は平面コイル５２の端子部５２ａとワイヤ（ボンデ
ィングワイヤや被覆電線を含む概念。以下同様）５８に
よって電気的に接続される。そして、平面コイル５２と
半導体素子５４に、その両側から樹脂製のオーバーシー
ト６０を装着し、オーバーシート６０を加熱・加圧して
一体的に形成することによって、非接触型ＩＣカード５
０が構成される。なお、ワイヤ５８がボンディングワイ
ヤの場合には、平面コイル５２とクロスする部分の平面
コイル５２との電気的絶縁性を確保するため、ワイヤ５
８と平面コイル５２との間に絶縁シート等の絶縁材を介
在させる。
【０００３】
【発明が解決しようとする課題】上述した構成では、平
面コイル５２と半導体素子５４とが重ならないように配
置することによって、非接触型ＩＣカード５０を薄くし
ているが、さらに薄くするには、平面コイル５２と半導
体素子５４の厚さ自体をさらに薄くする必要がある。し
かしながら、このように平面コイル５２や半導体素子５
４の厚さを薄くしていくと、これら構成要素の機械的強
度が低下していく。そして機械的強度の低下は、特に半
導体素子５４については深刻であり、外部からのストレ
スによって破損やクラックが発生する危険性が高まり、
正常動作ができない状態に陥る可能性が高くなってしま
うという課題がある。
【０００４】従って、本発明は上記課題を解決すべくな
され、その目的とするところは、薄く、かつ半導体素子
の破損等が生じにくい非接触型ＩＣカードを提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、請求項１記載の非接触型ＩＣカードは、平
面コイルと、該平面コイルと重ならない位置に配置され
た半導体素子とを具備し、前記平面コイルの端子部と前
記半導体素子の電極端子とが電気的に接続された非接触
型ＩＣカードにおいて、前記半導体素子は、半導体素子
と同一平面内に配置され、該補強用枠体は、前記平面コ
イルの端子部が枠状に形成されて成ることを特徴とす
る。これによれば、半導体素子は補強用枠体の内側に配
置されているから、逆に見れば半導体素子は補強用枠体
によって取り囲まれているから、外力に対する補強が成
される。このため、半導体素子を薄くしても半導体素子
の破損等の問題が生じにくくなる。また補強用枠体と平
面コイルとを別体に設け必要がなくなり、部品点数の削
減が可能となる。
【０００６】また、前記補強用枠体の内側領域に樹脂材
を、例えば補強用枠体をガイドとして充填する構成とす
ると、樹脂材でも半導体素子が補強され、半導体素子の
破損の危険性が一層低減される。
【０００７】また、前記半導体素子は、前記平面コイル
の内側領域に配置するようにすると、非接触型ＩＣカー
ドの外形を小さくすることもでき、小型化が望まれる種
々の技術分野の製品に用いることができるようになる。
【０００８】また、平面コイルと半導体素子との間の電
気的な接続は、具体的には、前記半導体素子の電極端子
側には、一方の面を半導体素子側に向けて、他方の面に
配線パターンが形成された絶縁樹脂薄膜体から成る配線
基板が、前記平面コイルの端子部と半導体素子の電極端
子との間に掛け渡されて配置され、前記平面コイルの端
子部と前記半導体素子の電極端子には、前記配線基板側
に向けて突出するバンプが形成され、該バンプが前記配
線基板の絶縁樹脂薄膜体を貫通して前記配線パターンに
接続され、前記平面コイルの端子部と前記半導体素子の
電極端子とが電気的に接続される構成で実現できる。ま
た、他の具体例としては、前記半導体素子の電極端子側
には、平面コイルの端子部および半導体素子の電極端子
に対応する位置に貫通穴が形成された絶縁樹脂薄膜体
が、一方の面を半導体素子側に向けて、前記平面コイル
の端子部と半導体素子の電極端子との間に掛け渡されて
配置され、前記絶縁樹脂薄膜体の他方の面には、両端部
が前記貫通穴に充填されて前記平面コイルの端子部と半
導体素子の電極端子との間に延在する導電性ペーストを
用いて形成した配線パターンが形成され、平面コイルの
端子部と半導体素子の電極端子とが電気的に接続される
構成が採用できる。
【０００９】また、他の具体例としては、前記補強用枠
体、前記半導体素子および前記平面コイルの、半導体素
子の電極端子側の表面が絶縁樹脂層で覆われ、該絶縁樹
脂層の表面には絶縁樹脂薄膜体が、その一方の面を半導
体素子側に向けて、前記平面コイルの端子部と半導体素
子の電極端子との間に掛け渡されて配置され、前記絶縁
樹脂層および前記絶縁樹脂薄膜体の、平面コイルの端子
部および半導体素子の電極端子に対応する位置には、該
端子部および該電極端子を露出させる貫通穴が形成さ
れ、前記絶縁樹脂薄膜体の他方の面には、両端部が前記
貫通穴に充填されて前記平面コイルの端子部と半導体素
子の電極端子との間に延在する導電性ペーストを用いて
形成した配線パターンが形成され、平面コイルの端子部
と半導体素子の電極端子とが電気的に接続される構成が
採用できる。また、他の具体例としては、前記半導体素
子の電極端子側には、一方の面を半導体素子側に向け
て、他方の面に導電性金属箔による配線パターンが形成
され、前記平面コイルの端子部および半導体素子の電極
端子に対応する位置には、該端子部および電極端子部側
に前記配線パターンを露出させる逃げ部が形成された絶
縁樹脂薄膜体が、前記平面コイルの端子部と半導体素子
の電極端子との間に掛け渡されて配置され、前記配線パ
ターンの前記平面コイルの端子部および半導体素子の電
極端子に対応する部位が、局部的に前記逃げ部側に凹ん
で平面コイルの端子部および半導体素子の電極端子に接
合され、平面コイルの端子部と半導体素子の電極端子と
が電気的に接続される構成とすることができる。
【００１０】また、本発明に係る請求項１１記載の非接
触型ＩＣカードの製造方法は、平面コイルと、該平面コ
イルと重ならない位置に配置された半導体素子とを具備
し、前記平面コイルの端子部と前記半導体素子の電極端
子とが電気的に接続された非接触型ＩＣカードの製造方
法において、前記平面コイルの端子部および前記半導体
素子の電極端子にバンプを形成する工程と、前記半導体
素子を、半導体素子と同一平面内に配置された補強用枠
体の内側に配置する工程と、前記半導体素子の電極端子
側に、一方の面を半導体素子側に向けて、他方の面に配
線パターンが形成された絶縁樹脂薄膜体から成る配線基
板を、前記平面コイルの端子部と半導体素子の電極端子
との間に掛け渡して配置する工程と、前記配線基板を加
熱した状態で圧力を加えて、前記バンプを前記配線基板
の絶縁樹脂薄膜体に貫通させて前記配線パターンに接続
し、前記平面コイルの端子部と前記半導体素子の電極端
子とを電気的に接続する工程とを含むことを特徴とす
る。
【００１１】また、本発明に係る請求項１２記載の非接
触型ＩＣカードの製造方法は、平面コイルと、該平面コ
イルと重ならない位置に配置された半導体素子とを具備
し、前記平面コイルの端子部と前記半導体素子の電極端
子とが電気的に接続された非接触型ＩＣカードの製造方
法において、前記半導体素子を、半導体素子と同一平面
内に配置され、且つ前記平面コイルの端子部が枠状に形
成されて成る補強用枠体の内側に配置する工程と、前記
半導体素子の電極端子側に、前記平面コイルの端子部お
よび半導体素子の電極端子に対応する位置に貫通穴が形
成された絶縁樹脂薄膜体を、その一方の面を半導体素子
側に向けて、前記平面コイルの端子部と半導体素子の電
極端子との間に掛け渡して配置する工程と、前記絶縁樹
脂薄膜体の他方の面の、前記半導体素子の電極端子が露
出する前記貫通穴と前記平面コイルの端子部が露出する
前記貫通穴との間に導電性ペーストを、各貫通穴に充填
させた状態で塗布する工程と、前記導電性ペーストを加
熱して硬化させ、前記平面コイルの端子部と前記半導体
素子の電極端子とを電気的に接続する配線パターンを形
成する工程とを含むことを特徴とする。
【００１２】また、本発明に係る請求項１３記載の非接
触型ＩＣカードの製造方法は、平面コイルと、該平面コ
イルと重ならない位置に配置された半導体素子とを具備
し、前記平面コイルの端子部と前記半導体素子の電極端
子とが電気的に接続された非接触型ＩＣカードの製造方
法において、前記半導体素子を、半導体素子と同一平面
内に配置され、且つ前記平面コイルの端子部が枠状に形
成されて成る補強用枠体の内側に配置する工程と、前記
補強用枠体、前記半導体素子および前記平面コイルの、
半導体素子の電極端子側の表面を絶縁樹脂層で覆う工程
と、該絶縁樹脂層の表面に絶縁樹脂薄膜体を、一方の面
を絶縁樹脂層側に向けて、前記平面コイルの端子部と前
記半導体素子の電極端子との間に掛け渡して配置する工
程と、前記絶縁樹脂層および前記絶縁樹脂薄膜体の、前
記平面コイルの端子部および前記半導体素子の電極端子
に対応する位置に、該端子部および該電極端子を露出さ
せる貫通穴を形成する工程と、前記絶縁樹脂薄膜体の他
方の面の、前記半導体素子の電極端子が露出する前記貫
通穴と前記平面コイルの端子部が露出する前記貫通穴と
の間に導電性ペーストを、各貫通穴に充填させた状態で
塗布する工程と、前記導電性ペーストを加熱して硬化さ
せ、前記平面コイルの端子部と前記半導体素子の電極端
子とを電気的に接続する配線パターンを形成する工程と
を含むことを特徴とする。
【００１３】また、本発明に係る請求項１４記載の非接
触型ＩＣカードの製造方法は、平面コイルと、該平面コ
イルと重ならない位置に配置された半導体素子とを具備
し、前記平面コイルの端子部と前記半導体素子の電極端
子とが電気的に接続された非接触型ＩＣカードの製造方
法において、前記半導体素子を、半導体素子と同一平面
内に配置された補強用枠体の内側に配置する工程と、前
記半導体素子の電極端子側に、一方の面を半導体素子側
に向けて、他方の面に導電性金属箔による配線パターン
が形成され、前記平面コイルの端子部および半導体素子
の電極端子に対応する位置には該端子部および電極端子
部側に前記配線パターンを露出させる逃げ部が形成され
た絶縁樹脂薄膜体を、前記平面コイルの端子部と半導体
素子の電極端子との間に掛け渡して配置する工程と、前
記配線パターンの前記平面コイルの端子部および半導体
素子の電極端子に対応する部位を、局部的に前記逃げ部
側に凹ませて平面コイルの端子部および半導体素子の電
極端子に接触させ、押圧した状態で超音波を加えて配線
パターンを平面コイルの端子部および半導体素子の電極
端子に接合し、平面コイルの端子部と半導体素子の電極
端子とを電気的に接続する工程とを含むことを特徴とす
る。
【００１４】また、本発明に係る請求項１６記載の平面
コイルは、半導体素子が内蔵された非接触型ＩＣカード
に使用される平面コイルにおいて、該平面コイルの一方
の端子部の形状が、前記半導体素子を内側に配置可能な
枠状に形成されていることを特徴とする。この平面コイ
ルを使用すれば、枠状に形成された一方の端子部の内側
に半導体素子を配置することができ、外力に対する補強
が行える。
【００１５】さらに、請求項１７記載のように、前記平
面コイルは、金属薄板材をプレス加工および／またはエ
ッチング加工して形成されていることを特徴としてもよ
い。
【００１６】
【発明の実施の形態】以下、本発明に係る非接触型ＩＣ
カードの好適な実施の形態を添付図面に基づいて詳細に
説明する。なお、従来例と同じ構成については同じ符号
を付し、詳細な説明は省略する。 （第１の実施の形態） 非接触型ＩＣカード１０の構造について図１〜図３を用
いて説明する。なお、従来例と同じ構成については同じ
符号を付し、詳細な説明は省略する。平面コイル５２
は、種々の加工方法で形成することができるが、本発明
の非接触型ＩＣカードには、特に金属薄板材をプレス加
工またはエッチング加工したりすることにより形成され
る平面コイル５２が好適である。半導体素子５４は、非
接触型ＩＣカード１０の厚さを薄くするため、厚さが薄
く形成されると共に、平面コイル５２と略同じ平面内
の、平面コイル５２と重ならない位置に位置決めして配
置される。半導体素子５４の厚さは、例えば３０〜５０
μｍ程度に形成される。本実施の形態では、半導体素子
５４は非接触型ＩＣカード１０の外形を小型化できるよ
うに平面コイル５２の内側領域内の平面コイル５２の近
傍に配置しているが、外側領域に配置する場合もある。
【００１７】そして、半導体素子５４は、半導体素子５
４と同一平面内に配置された補強用枠体１２の内側に配
置されている。言い換えれば、半導体素子５４の周囲に
補強用枠体１２が配置されている、そして補強用枠体１
２の厚さは、半導体素子５４の厚さと略同じか若干厚目
に形成されている。補強用枠体１２は、半導体素子５４
を外力に対して補強する意味で使用するのであるから、
その強度や剛性は半導体素子５４以上のものが必要であ
り、例えば金属薄板材やセラミック薄板材、剛性のある
樹脂材料を用いて形成される。また、補強用枠体１２の
内周面の形状は半導体素子５４の外形よりも若干大きめ
となる程度に形成し、補強用枠体１２の内周面と半導体
素子５４の外縁との間に大きな隙間が開かない構成とす
ることが望ましい。
【００１８】半導体素子５４の電極端子５６と平面コイ
ル５２の端子部５２ａとの間の電気的接続構造について
説明する。半導体素子５４の電極端子５６側には、一方
の面を半導体素子５４側に向けて、他方の面に２本の配
線パターン１４が形成された絶縁樹脂薄膜体１６から成
る配線基板１８が、平面コイル５２の端子部５２ａと半
導体素子５４の電極端子５６との間に掛け渡されて配置
されている。また、平面コイル５２の端子部５２ａと半
導体素子５４の電極端子５６には、それぞれ配線基板１
８側に向けて突出するバンプ２０，２２が形成されてい
る。そして、平面コイル５２と半導体素子５４と配線基
板１８に、その両側から樹脂製のオーバーシート６０
（片面に接着材層６０ａが形成されたもの）を、接着材
層６０ａを平面コイル５２側に向けて装着し、オーバー
シート６０を加熱・加圧して一体的に形成することによ
って製造されるが、この加熱した状態での加圧により図
３に示すように各バンプ２０，２２の先端が配線基板１
８の絶縁樹脂薄膜体１６を貫通して配線パターン１４と
電気的に接触する。これにより、平面コイル５２の端子
部５２ａと半導体素子５４の電極端子５６とが電気的に
接続される。
【００１９】なお、従来例と同様に、ワイヤ５８を用い
て平面コイル５２の端子部５２ａと半導体素子５４の電
極端子５６とを電気的に接続することもできるが、上述
した配線基板１８を使用する構造の方が、それぞれ２つ
ある端子部５２ａと電極端子５６を同時に接続すること
ができ、製造工程の短縮が図れるという効果がある。
【００２０】この非接触型ＩＣカード１０の製造方法
は、まず平面コイル５２を製造する際や半導体素子５４
を製造する際において、平面コイル５２の端子部５２ａ
と半導体素子５４の電極端子５６とに、外方へ突出する
バンプ２０，２２をそれぞれ形成する。次に、半導体素
子５４の周囲に補強用枠体１２を配置する。詳細には、
まず半導体素子５４を、平面コイル５２と略同じ平面上
であって、平面コイル５２と重ならない位置に配置し、
その後半導体素子５４の周囲に、補強用枠体１２を半導
体素子５４と同じ平面内に位置するように配置する。な
お、まず補強用枠体１２を、平面コイル５２と略同じ平
面上であって、平面コイル５２と重ならない位置に配置
し、その補強用枠体１２の内側に半導体素子５４を、補
強用枠体１２と同じ平面内に位置するように配置するよ
うにしても良い。
【００２１】次に、半導体素子５４の電極端子５６側
に、配線基板１８を、他方の面を半導体素子５４側に向
けて、平面コイル５２の端子部５２ａと半導体素子５４
の電極端子５６との間に掛け渡して配置する。次に、平
面コイル５２と半導体素子５４と配線基板１８に、その
両側から樹脂製の一対のオーバーシート６０（片面に接
着材層６０ａが形成されたもの）を、各接着材層６０ａ
を平面コイル５２側に向けて装着し、一対のオーバーシ
ート６０を加熱・加圧して一体的に形成する。これによ
り、一対のオーバーコート６０で挟まれた平面コイル５
２と半導体素子５４と補強用枠体１２と配線基板１８と
は一体化される。そして、配線基板１８を加熱した状態
で圧力を加えることで、バンプ２２は配線基板１８の絶
縁樹脂薄膜体１６を貫通し、その先端が配線パターン１
４と電気的に接触する。よって、平面コイル５２の端子
部５２ａと半導体素子５４の電極端子５６とが、配線パ
ターン１４を介して電気的に接続される。
【００２２】（第２の実施の形態） 本実施の形態の非接触型ＩＣカードは、平面コイル５２
の端子部５２ａと半導体素子５４の電極端子５６との電
気的接続構造が異なる以外は、第１の実施の形態の非接
触型ＩＣカード１０と同じであり、相違するこの電気的
接続構造についてのみ図５〜図６を用いて説明する。同
じ構成については同じ符号を付し、説明は省略する。
【００２３】半導体素子５４の電極端子５６側には、平
面コイル５２の端子部５２ａおよび半導体素子５４の電
極端子５６に対応する位置に貫通穴２４が形成された絶
縁樹脂薄膜体１６が、その一方の面を半導体素子５４側
に向けて、平面コイル５２の端子部５２ａと半導体素子
５４の電極端子５６との間に掛け渡されて配置されてい
る。また絶縁樹脂薄膜体１６の他方の面（図５中の上
面）には、両端部が貫通穴２４に充填されて平面コイル
５２の端子部５２ａと半導体素子５４の電極端子５６と
の間に延在する導電性ペーストを用いて形成した配線パ
ターン１４が形成され、平面コイル５２の端子部５２ａ
と半導体素子５４の電極端子５６とが電気的に接続され
ている。
【００２４】この非接触型ＩＣカードの製造方法につい
て説明する。なお、構造の説明の場合と同様に、相違す
る電気的接続構造部分の製造方法についてのみ説明す
る。まず半導体素子５４の周囲に補強用枠体１２を配置
する。詳細には、まず半導体素子５４を、平面コイル５
２と略同じ平面上であって、平面コイル５２と重ならな
い位置に配置し、その後半導体素子５４が内側に位置す
るように（半導体素子５４を取り囲むように）、補強用
枠体１２を配置する。第１の実施の形態でも述べたよう
に、まず補強用枠体１２を、平面コイル５２と略同じ平
面上であって、平面コイル５２と重ならない位置に配置
し、その補強用枠体１２の内側に半導体素子５４を、補
強用枠体１２と同じ平面内に配置するようにすることも
可能である。
【００２５】次に、半導体素子５４の電極端子５６側
に、図４に示すように、平面コイル５２の端子部５２ａ
および半導体素子５４の電極端子５６に対応する位置に
貫通穴２４が形成された絶縁樹脂薄膜体１６を、一方の
面を半導体素子５４側に向けて、平面コイル５２の端子
部５２ａと半導体素子５４の電極端子５６との間に掛け
渡して配置する。これにより、絶縁樹脂薄膜体１６の他
方の面からは、貫通穴２４を通して端子部５２ａおよび
電極端子５６が露出した状態となる。
【００２６】次に、図５や図６に示すように、絶縁樹脂
薄膜体１６の他方の面に、一端部側が半導体素子５４の
電極端子５６が露出する貫通穴２４に達し、他端部側が
平面コイル５２の端子部５２ａに達するようにスクリー
ン印刷により導電性ペーストを塗布する。この際、導電
性ペーストを各貫通穴２４内に充填し、貫通穴２４から
露出する端子部５２ａや電極端子５６に接触させる。な
お、導電性ペーストとしては、一例としてエポキシ系樹
脂中にＡｇフィラーを含んだものを用いる。次に、塗布
した導電性ペーストを加熱して硬化させることで、平面
コイル５２の端子部５２ａと半導体素子５４の電極端子
５６とを電気的に接続する配線パターン１４を形成す
る。
【００２７】これにより、両端が平面コイル５２の端子
部５２ａと半導体素子５４の電極端子５６との間に延在
して、平面コイル５２の端子部５２ａと半導体素子５４
の電極端子５６とを電気的に接続する配線パターン１４
が形成される。
【００２８】（第３の実施の形態） 本実施の形態の非接触型ＩＣカードは、平面コイル５２
の端子部５２ａと半導体素子５４の電極端子５６との電
気的接続構造が異なる以外は、第１の実施の形態の非接
触型ＩＣカード１０と同じであり、相違するこの電気的
接続構造についてのみ図１４を用いて説明する。同じ構
成については同じ符号を付し、説明は省略する。補強用
枠体１２、半導体素子５４および平面コイル５２の、半
導体素子５４の電極端子５６側の表面が絶縁樹脂層６２
で覆われている。詳細には、絶縁樹脂層６２は、補強用
枠体１２と半導体素子５４と平面コイル５２の端子部５
２ａとを含む領域に、補強用枠体１２や半導体素子５４
や平面コイル５２の相互間に生ずる隙間や平面コイル５
２に生ずる隙間に充填されるように形成されている。
【００２９】また、絶縁樹脂層６２の表面（平面コイル
５２の端子部５２ａ側の表面）には絶縁樹脂薄膜体１６
が、少なくとも平面コイル５２の端子部５２ａと半導体
素子５４の電極端子５６との間に掛け渡されて配置され
ている。具体的には、絶縁樹脂層６２の表面全体を覆う
ように絶縁樹脂薄膜体１６が配置されている。また、絶
縁樹脂層６２および絶縁樹脂薄膜体１６の、平面コイル
５２の端子部５２ａおよび半導体素子５４の電極端子５
６に対応する位置には、端子部５２ａおよび電極端子５
６を露出させる貫通穴２４が形成されている。そして、
絶縁樹脂薄膜体１６の表面には、両端部が貫通穴２４に
充填されて平面コイル５２の端子部５２ａと半導体素子
５４の電極端子５６との間に延在する導電性ペーストを
用いて形成した配線パターン１４が形成され、平面コイ
ル５２の端子部５２ａと半導体素子５４の電極端子５６
とが電気的に接続されている。また、平面構造は、図６
とほぼ同じになる。
【００３０】この非接触型ＩＣカードの製造方法につい
て説明する。なお、構造の説明の場合と同様に、相違す
る電気的接続構造部分の製造方法についてのみ説明す
る。まず、図９に示すように、半導体素子５４を第１の
実施の形態と同様に、半導体素子５４と同一平面内に配
置された補強用枠体１２の内側に配置する。６４はベー
スフィルムであり、このベースフィルム６４の同一面上
に、平面コイル５２や半導体素子５４や補強用枠体１２
を載置することによって、これら部材が同一平面上に位
置するようにしている。このベースフィルム６４は、最
終的に半導体素子５４や平面コイル５２等と一緒にオー
バーシート６０で挟んで非接触型ＩＣカード１０にして
も良いし、オーバーシート６０で挟む前段階で剥離して
も良い。
【００３１】次に、図９に示すように、補強用枠体１
２、半導体素子５４および平面コイル５２の、半導体素
子５４の電極端子５６側の表面にディスペンサ等を用い
て紫外線硬化型の絶縁樹脂を塗布し、絶縁樹脂層６２で
覆う。次に、図１０に示すように、絶縁樹脂層６２の表
面に絶縁樹脂薄膜体（例えばＰＥＴテープ）１６を、一
方の面を半導体素子５４側に向けて、少なくとも平面コ
イル５２の端子部５２ａと半導体素子５４の電極端子５
６との間に掛け渡すようにして配置する。具体的には、
絶縁樹脂層６２の表面全体を覆うように絶縁樹脂薄膜体
１６を配置する。そして、剥離シート６６を絶縁樹脂薄
膜体１６の表面に敷き、剥離シート６６の上からガラス
板６８等で絶縁樹脂薄膜体１６を押し、平面コイル５２
等の表面上の絶縁樹脂層６２の厚さを薄くする。そし
て、この状態で補強用枠体１２、半導体素子５４および
平面コイル５２の両面側から紫外線を照射して、絶縁樹
脂層６２を硬化させる。
【００３２】次に、図１１に示すように、レーザー等を
使用して、硬化した絶縁樹脂層６２および絶縁樹脂薄膜
体１６の、平面コイル５２の端子部５２ａおよび半導体
素子５４の電極端子５６に対応する位置に、端子部５２
ａおよび電極端子５６を露出させる貫通穴２４を形成す
る。次に、図１２に示すように、絶縁樹脂薄膜体１６の
他方の面の、半導体素子５４の電極端子５６が露出する
貫通穴２４と平面コイル５２の端子部５２ａが露出する
貫通穴２４との間に導電性ペースト７０を、各貫通穴２
４に充填させた状態で塗布する。
【００３３】次に、図１３に示すように、前述の絶縁樹
脂層６２の形成の場合と同様にして、ガラス板６８等
で、塗布した導電性ペースト７０を潰して平坦化し、厚
さを薄くする。なお、この工程は必要に応じて実施すれ
ばよく、省略することも可能である。平坦化の程度は、
ペースト厚を４０〜７０μｍとした場合に、約１５〜３
０μｍ程度に平坦化する。次に、塗布した導電性ペース
ト７０を加熱して硬化させ、平面コイル５２の端子部５
２ａと半導体素子５４の電極端子５６とを電気的に接続
する配線パターン１４を形成する。
【００３４】（第４の実施の形態） 本実施の形態の非接触型ＩＣカードは、平面コイル５２
の端子部５２ａと半導体素子５４の電極端子５６との電
気的接続構造が異なる以外は、第１の実施の形態の非接
触型ＩＣカード１０と同じであり、相違するこの電気的
接続構造についてのみ図１７を用いて説明する。同じ構
成については同じ符号を付し、説明は省略する。半導体
素子５４の電極端子５６側には、一方の面を半導体素子
５４側に向けて、他方の面（図１７中の下面）に導電性
金属箔による配線パターン１４が形成され、平面コイル
５２の端子部５２ａと半導体素子５４の電極端子５６に
対応する位置には、端子部５２ａおよび電極端子部側に
配線パターン１４を露出させる逃げ部７２が形成された
絶縁樹脂薄膜体（例えばＰＥＴテープ）１６が、平面コ
イル５２の端子部５２ａと半導体素子５４の電極端子５
６との間に掛け渡されて配置されている。なお、逃げ部
７２は、絶縁樹脂薄膜体１６の一部が、窓状に打ち抜か
れたり、また切りかかれたりすることによって抜かれ、
形成されている。
【００３５】そして、配線パターン１４の平面コイル５
２の端子部５２ａおよび半導体素子５４の電極端子５６
に対応する部位、言い換えれば逃げ部７２を通して端子
部５２ａおよび電極端子５６に対向する部位が、局部的
に逃げ部７２側（内）に凹んで平面コイル５２の端子部
５２ａおよび半導体素子５４の電極端子５６に接合さ
れ、平面コイル５２の端子部５２ａと半導体素子５４の
電極端子５６とが電気的に接続されている。また、平面
構造は、図１とほぼ同じになる。
【００３６】この非接触型ＩＣカードの製造方法につい
て説明する。なお、構造の説明の場合と同様に、相違す
る電気的接続構造部分の製造方法についてのみ説明す
る。まず、前述した各実施の形態と同様にして半導体素
子５４の周囲に補強用枠体１２を配置する。次に、図１
５に示すように、半導体素子５４の電極端子５６側に、
一方の面を半導体素子５４側に向けて、他方の面に導電
性金属箔による配線パターン１４が形成され、平面コイ
ル５２の端子部５２ａと半導体素子５４の電極端子５６
に対応する位置には端子部５２ａおよび電極端子部側に
配線パターン１４を露出させる逃げ部７２が形成された
絶縁樹脂薄膜体１６を、平面コイル５２の端子部５２ａ
と半導体素子５４の電極端子５６との間に掛け渡して配
置する。
【００３７】次に、図１６に示すように、配線パターン
１４の平面コイル５２の端子部５２ａおよび半導体素子
５４の電極端子５６に対応する部位を、局部的に逃げ部
７２側（矢印方向）に押して凹ませ、配線パターン１４
の凹んだ先端部分を平面コイル５２の端子部５２ａおよ
び半導体素子５４の電極端子５６に接触させる。そし
て、配線パターン１４の凹ませた部分を端子部５２ａお
よび電極端子５６に押圧した状態で超音波を加えて配線
パターン１４を平面コイル５２の端子部５２ａおよび半
導体素子５４の電極端子５６に接合する。これにより、
平面コイル５２の端子部５２ａと半導体素子５４の電極
端子５６とを電気的に接続する。次に、補強用枠体１
２、半導体素子５４および平面コイル５２の、半導体素
子５４の電極端子５６が形成された面とは反対の面側か
ら絶縁樹脂薄膜体１６上にディスペンサ等を用いて熱可
塑性樹脂７４を塗布し、硬化させ、補強用枠体１２、半
導体素子５４および平面コイル５２と絶縁樹脂薄膜体１
６とを一体化させる。
【００３８】（第５の実施の形態） 本実施の形態の非接触型ＩＣカードの基本的な構成は、
上述した第１乃至第４の各実施の形態と略同じであり、
相違する点は半導体素子５４の周囲に配置する補強用枠
体１２の構成にある。なお、同じ構成については同じ符
号を付し、説明は省略する。第１乃至第４の各実施の形
態の非接触型ＩＣカードでは、平面コイル５２と補強用
枠体１２とは別体に形成していたが、本実施の形態では
図７に示すように、平面コイル５２の一方の端子部（こ
こでは内側領域に位置する端子部）５２ａの形状を枠状
（一例としてロ字状）に形成し、この枠状の端子部５２
ａを補強用枠体１２として使用している点が特徴部分で
ある。半導体素子５４は、この枠状の端子部５２ａ内に
配置されることになる。なお、補強用枠体１２形状とし
ては、半導体素子５４の平面形状の相似形が好ましい
が、例えば方形の半導体素子５４の場合でも、相似形以
外の例えばリング形状や四角形以外の多角形状としても
良い。なお、図示はしないが、平面コイル５２の外側領
域に位置する端子部５２ａの形状を枠状に形成し、補強
用枠体１２とすることも可能である。
【００３９】また、上述した第１、第２の各実施の形態
において、補強用枠体１２の内側領域に樹脂材２６を充
填することも可能である。これにより、半導体素子５４
よりも強度のある補強用枠体１２と半導体素子５４とが
樹脂材２６を介して一体化され、補強用枠体１２内に配
置された半導体素子５４の補強がさらに強化される。一
例として第１の実施の形態の非接触型ＩＣカードに、こ
の構成を適用した状態を図３に示す。上述した第３や第
４の実施の形態でも、補強用枠体１２の内側領域に樹脂
材６２や７４が充填されているため、同様に補強用枠体
１２と半導体素子５４とが樹脂材６２や７４を介して一
体化され、補強用枠体１２内に配置された半導体素子５
４の補強が強化されている。
【００４０】なお、第１の実施の形態の半導体素子５４
と平面コイル５２との電気的接続構造の場合には、少な
くともバンプ２２の先端は樹脂材２６から突出させる必
要がある。また、第２の実施の形態で説明した電気的接
続構造の場合には、絶縁樹脂薄膜体１６に設けた貫通穴
２４から半導体素子５４の電極端子５６や平面コイル５
２の端子部５２ａが露出するように樹脂材２６を充填す
る必要がある。また、第４の実施の形態の場合には、配
線パターン１４を押しつける半導体素子５４の電極端子
５６や平面コイル５２の端子部５２ａの表面は、金めっ
き等の表面処理を行っておくことが望ましい。
【００４１】
【発明の効果】本発明に係る非接触型ＩＣカードやその
製造方法や非接触型ＩＣカード用平面コイルによれば、
半導体素子は周囲に配置された補強用枠体によって、外
力に対する補強が成される。このため、半導体素子を薄
くしても半導体素子の破損等の問題が生じにくくなり、
また、補強用枠体を、平面コイルの端子部を枠状に形成
して構成することによって、部品点数の削減が図れ、製
品コストの低減が可能となる。また、補強用枠体の内側
領域に樹脂材を充填する構成とすると、半導体素子のさ
らなる補強が行え、曲げや衝撃に対して一層強くなると
いう効果がある。
【図面の簡単な説明】
【図１】本発明に係る非接触型ＩＣカードの第１の実施
の形態の構造を説明するための説明図である。
【図２】（ａ）は図１の半導体素子と補強用枠体の構造
を説明するための要部拡大平面図、（ｂ）は（ａ）のＡ
−Ａ断面図である。
【図３】図１の内部構造を説明するための要部断面図で
ある。
【図４】本発明に係る非接触型ＩＣカードの第２の実施
の形態の、半導体素子の電極端子と平面コイルの端子部
との電気的接続構造を説明する説明図である（導電性ペ
ーストを塗布する前の状態）。
【図５】図４に導電性ペーストを塗布して配線パターン
を形成した状態を示す説明図である。
【図６】図５の平面図である。
【図７】本発明に係る非接触型ＩＣカードの第５の実施
の形態に使用する平面コイルの構造を示す平面図であ
る。
【図８】従来の非接触型ＩＣカードの構成を説明するた
めの説明図である。
【図９】本発明に係る非接触型ＩＣカードの第３の実施
の形態の製造方法を説明するための説明図である（絶縁
樹脂層を形成する工程）。
【図１０】図９の絶縁樹脂層の表面に絶縁樹脂薄膜体を
配置する工程を示す説明図である。
【図１１】図１０の絶縁樹脂層と絶縁樹脂薄膜体に貫通
穴を形成する工程を示す説明図である。
【図１２】図１１の貫通穴間に導電性ペーストを塗布す
る工程を示す説明図である。
【図１３】図１２の導電性ペーストを平坦化する工程を
示す説明図である。
【図１４】図１３の導電性ペーストを硬化させ、配線パ
ターンを形成する工程を示す説明図である。
【図１５】本発明に係る非接触型ＩＣカードの第４の実
施の形態の製造方法を説明するための説明図である（配
線パターンが形成された絶縁樹脂薄膜体を配置する工
程）。
【図１６】図１５の配線パターンを半導体素子の電極端
子や平面コイルの端子部に電気的に接続する工程を示す
説明図である。
【図１７】図１６の半導体素子、補強用枠体、平面コイ
ルおよび絶縁樹脂薄膜体を樹脂材で一体化する工程を示
す説明図である。
【符号の説明】
１０ 非接触型ＩＣカード １２ 補強用枠体 ５２ 平面コイル ５２ａ 端子部 ５４ 半導体素子 ５６ 電極端子 ６０ オーバーシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 剛 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 若林 孝佳 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 赤川 雅俊 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (56)参考文献 特開 平11−85938（ＪＰ，Ａ) 特開 平７−276866（ＪＰ，Ａ) 特開 平８−332791（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/00 - 19/18

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 平面コイルと、該平面コイルと重ならな
    い位置に配置された半導体素子とを具備し、前記平面コ
    イルの端子部と前記半導体素子の電極端子とが電気的に
    接続された非接触型ＩＣカードにおいて、 前記半導体素子は、半導体素子と同一平面内に配置され
    た補強用枠体の内側に配置され、 該補強用枠体は、前記平面コイルの端子部が枠状に形成
    されて成ることを特徴とする非接触型ＩＣカード。
  2. 【請求項２】 前記補強用枠体の内側領域には、樹脂材
    が充填されていることを特徴とする請求項１記載の非接
    触型ＩＣカード。
  3. 【請求項３】 前記半導体素子は、前記平面コイルの内
    側領域に配置されていることを特徴とする請求項１また
    は２記載の非接触型ＩＣカード。
  4. 【請求項４】 前記半導体素子の電極端子側には、一方
    の面を半導体素子側に向けて、他方の面に配線パターン
    が形成された絶縁樹脂薄膜体から成る配線基板が、前記
    平面コイルの端子部と半導体素子の電極端子との間に掛
    け渡されて配置され、 前記平面コイルの端子部と前記半導体素子の電極端子に
    は、前記配線基板側に向けて突出するバンプが形成さ
    れ、 該バンプが前記配線基板の絶縁樹脂薄膜体を貫通して前
    記配線パターンに接続され、前記平面コイルの端子部と
    前記半導体素子の電極端子とが電気的に接続されている
    ことを特徴とする請求項１、２または３記載の非接触型
    ＩＣカード。
  5. 【請求項５】 前記半導体素子の電極端子側には、平面
    コイルの端子部および半導体素子の電極端子に対応する
    位置に貫通穴が形成された絶縁樹脂薄膜体が、一方の面
    を半導体素子側に向けて、前記平面コイルの端子部と半
    導体素子の電極端子との間に掛け渡されて配置され、 前記絶縁樹脂薄膜体の他方の面には、両端部が前記貫通
    穴に充填されて前記平面コイルの端子部と半導体素子の
    電極端子との間に延在する導電性ペーストを用いて形成
    した配線パターンが形成され、平面コイルの端子部と半
    導体素子の電極端子とが電気的に接続されていることを
    特徴とする請求項１、２または３記載の非接触型ＩＣカ
    ード。
  6. 【請求項６】 前記補強用枠体、前記半導体素子および
    前記平面コイルの、半導体素子の電極端子側の表面が絶
    縁樹脂層で覆われ、 該絶縁樹脂層の表面には絶縁樹脂薄膜体が、その一方の
    面を半導体素子側に向けて、前記平面コイルの端子部と
    半導体素子の電極端子との間に掛け渡されて配置され、 前記絶縁樹脂層および前記絶縁樹脂薄膜体の、平面コイ
    ルの端子部および半導体素子の電極端子に対応する位置
    には、該端子部および該電極端子を露出させる貫通穴が
    形成され、 前記絶縁樹脂薄膜体の他方の面には、両端部が前記貫通
    穴に充填されて前記平面コイルの端子部と半導体素子の
    電極端子との間に延在する導電性ペーストを用いて形成
    した配線パターンが形成され、平面コイルの端子部と半
    導体素子の電極端子とが電気的に接続されていることを
    特徴とする請求項１、２または３記載の非接触型ＩＣカ
    ード。
  7. 【請求項７】 平面コイルと、該平面コイルと重ならな
    い位置に配置された半導体素子とを具備し、前記平面コ
    イルの端子部と前記半導体素子の電極端子とが電気的に
    接続された非接触型ＩＣカードにおいて、 前記半導体素子は、半導体素子と同一平面内に配置され
    た補強用枠体の内側に配置され、 前記半導体素子の電極端子側には、一方の面を半導体素
    子側に向けて、他方の面に導電性金属箔による配線パタ
    ーンが形成され、前記平面コイルの端子部および半導体
    素子の電極端子に対応する位置には、該端子部および電
    極端子部側に前記配線パターンを露出させる逃げ部が形
    成された絶縁樹脂薄膜体が、前記平面コイルの端子部と
    半導体素子の電極端子との間に掛け渡されて配置され、 前記配線パターンの前記平面コイルの端子部および半導
    体素子の電極端子に対応する部位が、局部的に前記逃げ
    部側に凹んで平面コイルの端子部および半導体素子の電
    極端子に接合され、平面コイルの端子部と半導体素子の
    電極端子とが電気的に接続されていることを特徴とする
    非接触型ＩＣカード。
  8. 【請求項８】 前記補強用枠体は、前記平面コイルの端
    子部が枠状に形成されて成ることを特徴とする請求項７
    記載の非接触型ＩＣカード。
  9. 【請求項９】 前記補強用枠体の内側領域には、樹脂材
    が充填されていることを特徴とする請求項７または８記
    載の非接触型ＩＣカード。
  10. 【請求項１０】 前記半導体素子は、前記平面コイルの
    内側領域に配置されていることを特徴とする請求項７，
    ８または９記載の非接触型ＩＣカード。
  11. 【請求項１１】 平面コイルと、該平面コイルと重なら
    ない位置に配置された半導体素子とを具備し、前記平面
    コイルの端子部と前記半導体素子の電極端子とが電気的
    に接続された非接触型ＩＣカードの製造方法において、 前記平面コイルの端子部および前記半導体素子の電極端
    子にバンプを形成する工程と、前記半導体素子を、半導
    体素子と同一平面内に配置された補強用枠体の内側に配
    置する工程と、 前記半導体素子の電極端子側に、一方の面を半導体素子
    側に向けて、他方の面に配線パターンが形成された絶縁
    樹脂薄膜体から成る配線基板を、前記平面コイルの端子
    部と半導体素子の電極端子との間に掛け渡して配置する
    工程と、 前記配線基板を加熱した状態で圧力を加えて、前記バン
    プを前記配線基板の絶縁樹脂薄膜体に貫通させて前記配
    線パターンに接続し、前記平面コイルの端子部と前記半
    導体素子の電極端子とを電気的に接続する工程とを含む
    ことを特徴とする非接触型ＩＣカードの製造方法。
  12. 【請求項１２】 平面コイルと、該平面コイルと重なら
    ない位置に配置された半導体素子とを具備し、前記平面
    コイルの端子部と前記半導体素子の電極端子とが電気的
    に接続された非接触型ＩＣカードの製造方法において、 前記半導体素子を、半導体素子と同一平面内に配置さ
    れ、且つ前記平面コイルの端子部が枠状に形成されて成
    る補強用枠体の内側に配置する工程と、 前記半導体素子の電極端子側に、前記平面コイルの端子
    部および半導体素子の電極端子に対応する位置に貫通穴
    が形成された絶縁樹脂薄膜体を、その一方の面を半導体
    素子側に向けて、前記平面コイルの端子部と半導体素子
    の電極端子との間に掛け渡して配置する工程と、 前記絶縁樹脂薄膜体の他方の面の、前記半導体素子の電
    極端子が露出する前記貫通穴と前記平面コイルの端子部
    が露出する前記貫通穴との間に導電性ペーストを、各貫
    通穴に充填させた状態で塗布する工程と、 前記導電性ペーストを加熱して硬化させ、前記平面コイ
    ルの端子部と前記半導体素子の電極端子とを電気的に接
    続する配線パターンを形成する工程とを含むことを特徴
    とする非接触型ＩＣカードの製造方法。
  13. 【請求項１３】 平面コイルと、該平面コイルと重なら
    ない位置に配置された半導体素子とを具備し、前記平面
    コイルの端子部と前記半導体素子の電極端子とが電気的
    に接続された非接触型ＩＣカードの製造方法において、 前記半導体素子を、半導体素子と同一平面内に配置さ
    れ、且つ前記平面コイルの端子部が枠状に形成されて成
    る補強用枠体の内側に配置する工程と、 前記補強用枠体、前記半導体素子および前記平面コイル
    の、半導体素子の電極端子側の表面を絶縁樹脂層で覆う
    工程と、 該絶縁樹脂層の表面に絶縁樹脂薄膜体を、一方の面を絶
    縁樹脂層側に向けて、前記平面コイルの端子部と前記半
    導体素子の電極端子との間に掛け渡して配置する工程
    と、 前記絶縁樹脂層および前記絶縁樹脂薄膜体の、前記平面
    コイルの端子部および前記半導体素子の電極端子に対応
    する位置に、該端子部および該電極端子を露出させる貫
    通穴を形成する工程と、 前記絶縁樹脂薄膜体の他方の面の、前記半導体素子の電
    極端子が露出する前記貫通穴と前記平面コイルの端子部
    が露出する前記貫通穴との間に導電性ペーストを、各貫
    通穴に充填させた状態で塗布する工程と、 前記導電性ペーストを加熱して硬化させ、前記平面コイ
    ルの端子部と前記半導体素子の電極端子とを電気的に接
    続する配線パターンを形成する工程とを含むことを特徴
    とする非接触型ＩＣカードの製造方法。
  14. 【請求項１４】 平面コイルと、該平面コイルと重なら
    ない位置に配置された半導体素子とを具備し、前記平面
    コイルの端子部と前記半導体素子の電極端子とが電気的
    に接続された非接触型ＩＣカードの製造方法において、 前記半導体素子を、半導体素子と同一平面内に配置され
    た補強用枠体の内側に配置する工程と、 前記半導体素子の電極端子側に、一方の面を半導体素子
    側に向けて、他方の面に導電性金属箔による配線パター
    ンが形成され、前記平面コイルの端子部および半導体素
    子の電極端子に対応する位置には該端子部および電極端
    子部側に前記配線パターンを露出させる逃げ部が形成さ
    れた絶縁樹脂薄膜体を、前記平面コイルの端子部と半導
    体素子の電極端子との間に掛け渡して配置する工程と、 前記配線パターンの前記平面コイルの端子部および半導
    体素子の電極端子に対応する部位を、局部的に前記逃げ
    部側に凹ませて平面コイルの端子部および半導体素子の
    電極端子に接触させ、押圧した状態で超音波を加えて配
    線パターンを平面コイルの端子部および半導体素子の電
    極端子に接合し、平面コイルの端子部と半導体素子の電
    極端子とを電気的に接続する工程とを含むことを特徴と
    する非接触型ＩＣカードの製造方法。
  15. 【請求項１５】 前記補強用枠体は、前記平面コイルの
    端子部が枠状に形成されて成ることを特徴とする請求項
    １１または１４記載の非接触型ＩＣカードの製造方法。
  16. 【請求項１６】 半導体素子が内蔵された非接触型ＩＣ
    カードに使用される平面コイルにおいて、 該平面コイルの一方の端子部の形状が、前記半導体素子
    を内側に配置可能な枠状に形成されていることを特徴と
    する非接触ＩＣカード用平面コイル。
  17. 【請求項１７】 前記平面コイルは、金属薄板材をプレ
    ス加工および／またはエッチング加工して形成されてい
    ることを特徴とする請求項１，２，３，４，５，６，
    ７，８，９または１０記載の非接触型ＩＣカード。
  18. 【請求項１８】 前記平面コイルは、金属薄板材をプレ
    ス加工および／またはエッチング加工して形成されてい
    ることを特徴とする請求項１１，１２，１３，１４また
    は１５記載の非接触型ＩＣカードの製造方法。
  19. 【請求項１９】 前記平面コイルは、金属薄板材をプレ
    ス加工および／またはエッチング加工して形成されてい
    ることを特徴とする請求項１６記載の非接触ＩＣカード
    用平面コイル。
JP2000000598A 1999-07-02 2000-01-06 非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル Expired - Fee Related JP3513452B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000000598A JP3513452B2 (ja) 1999-07-02 2000-01-06 非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル
US09/602,073 US6380614B1 (en) 1999-07-02 2000-06-23 Non-contact type IC card and process for manufacturing same
EP00305371A EP1065627A3 (en) 1999-07-02 2000-06-26 Non-contact type ic card and process for manufacture
KR1020000037279A KR20010039700A (ko) 1999-07-02 2000-06-30 비접촉형 ｉｃ 카드 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-188616 1999-07-02
JP18861699 1999-07-02
JP2000000598A JP3513452B2 (ja) 1999-07-02 2000-01-06 非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル

Publications (2)

Publication Number Publication Date
JP2001076110A JP2001076110A (ja) 2001-03-23
JP3513452B2 true JP3513452B2 (ja) 2004-03-31

Family

ID=26505038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000000598A Expired - Fee Related JP3513452B2 (ja) 1999-07-02 2000-01-06 非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル

Country Status (4)

Country Link
US (1) US6380614B1 (ja)
EP (1) EP1065627A3 (ja)
JP (1) JP3513452B2 (ja)
KR (1) KR20010039700A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR9205671A (pt) * 1991-02-25 1994-02-17 Ake Gustafson Processo de fixaçao de uma bobinagem a um circuitoeletronico
DE10117994A1 (de) * 2001-04-10 2002-10-24 Orga Kartensysteme Gmbh Trägerfolie für elektronische Bauelemente zur Einlaminierung in Chipkarten
US7126151B2 (en) * 2001-05-21 2006-10-24 The Regents Of The University Of Colorado, A Body Corporate Interconnected high speed electron tunneling devices
US6563185B2 (en) * 2001-05-21 2003-05-13 The Regents Of The University Of Colorado High speed electron tunneling device and applications
US7177515B2 (en) 2002-03-20 2007-02-13 The Regents Of The University Of Colorado Surface plasmon devices
US6967347B2 (en) * 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
JP3478281B2 (ja) * 2001-06-07 2003-12-15 ソニー株式会社 Ｉｃカード
JP4614302B2 (ja) * 2001-07-25 2011-01-19 Ｎｅｃトーキン株式会社 ハイブリット型ｉｃカードおよびその製造方法
KR20030076274A (ko) * 2002-03-18 2003-09-26 도레 엔지니아린구 가부시키가이샤 비접촉 아이디 카드류 및 그 제조방법
KR100467634B1 (ko) * 2002-07-16 2005-01-24 삼성에스디에스 주식회사 스마트 카드 및 그의 제조방법
US7275696B2 (en) * 2002-10-24 2007-10-02 Toray Engineering Company, Limited Non-contact ID card and the like and method for manufacturing same
US7262489B2 (en) * 2003-11-12 2007-08-28 Polymatech Co., Ltd. Three-dimensionally formed circuit sheet, component and method for manufacturing the same
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP5884471B2 (ja) * 2011-12-26 2016-03-15 凸版印刷株式会社 モジュール基板の製造方法及びその製造装置
KR101762778B1 (ko) 2014-03-04 2017-07-28 엘지이노텍 주식회사 무선 충전 및 통신 기판 그리고 무선 충전 및 통신 장치
US10537325B2 (en) 2016-12-21 2020-01-21 Ethicon Llc Staple forming pocket arrangement to accommodate different types of staples

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244840A (en) * 1989-05-23 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an encapsulated IC card having a molded frame and a circuit board
JPH04103399A (ja) * 1990-08-23 1992-04-06 Toshiba Corp Ｉｃカード用基板
JP2709223B2 (ja) * 1992-01-30 1998-02-04 三菱電機株式会社 非接触形携帯記憶装置
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH07182470A (ja) * 1993-12-21 1995-07-21 Mitsubishi Plastics Ind Ltd 非接触ｉｃカード
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
DE4431604A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Schaltungsanordnung mit einem Chipkartenmodul und einer damit verbundenen Spule
JPH08282167A (ja) * 1995-04-13 1996-10-29 Rohm Co Ltd Ｉｃカード
US5952713A (en) * 1994-12-27 1999-09-14 Takahira; Kenichi Non-contact type IC card
EP0976104A2 (de) * 1996-03-14 2000-02-02 PAV Card GmbH Chipkarte, verbindungsanordnung und verfahren zum herstellen einer chipkarte
JPH10193849A (ja) * 1996-12-27 1998-07-28 Rohm Co Ltd 回路チップ搭載カードおよび回路チップモジュール

Also Published As

Publication number Publication date
US6380614B1 (en) 2002-04-30
EP1065627A3 (en) 2003-01-02
EP1065627A2 (en) 2001-01-03
KR20010039700A (ko) 2001-05-15
JP2001076110A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
JP3513452B2 (ja) 非接触型ｉｃカードと非接触型ｉｃカードの製造方法と非接触型ｉｃカード用平面コイル
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US20080076249A1 (en) Method of manufacturing semiconductor device
JPH08230367A (ja) 非接触型ｉｃカードならびにその製造方法および装置
JP3529657B2 (ja) 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触ｉｃカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板
JP3360669B2 (ja) 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP2002074300A (ja) 非接触型ｉｃカ−ド及びその製造方法
JP3517374B2 (ja) 非接触型ｉｃカードの製造方法
JP2002074301A (ja) 非接触型ｉｃカード用アンテナ、非接触型ｉｃカード用アンテナフレーム、及び非接触型ｉｃカード
JP2000148949A (ja) 非接触ｉｃカードおよびその製造方法
JPH07302973A (ja) 電子部品の製造方法
JP2000155820A (ja) 非接触ｉｃカードおよびその製造方法
JP2000155821A (ja) 非接触ｉｃカードおよびその製造方法
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2003519847A (ja) フリップチップ技術を使用して取付けられた集積回路を有するカード要素
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JPH09263082A (ja) Ｉｃモジュールの製造方法、ｉｃカードの製造方法及びｉｃモジュール
JP4702820B2 (ja) Ｉｃタグラベルの製造方法
JP3829649B2 (ja) フリップチップ実装方法
JPH07170048A (ja) フレキシブルプリント配線板の部品実装構造及び部品実装方法
JP3979797B2 (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP3706519B2 (ja) 半導体装置の実装方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2002026540A (ja) 電子部品の製造方法及びその製造方法により作られる電子部品

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040109

LAPS Cancellation because of no payment of annual fees