JP3508704B2 - 光送信回路 - Google Patents
光送信回路Info
- Publication number
- JP3508704B2 JP3508704B2 JP2000224744A JP2000224744A JP3508704B2 JP 3508704 B2 JP3508704 B2 JP 3508704B2 JP 2000224744 A JP2000224744 A JP 2000224744A JP 2000224744 A JP2000224744 A JP 2000224744A JP 3508704 B2 JP3508704 B2 JP 3508704B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- phase output
- output terminal
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
- H04B10/504—Laser transmitters using direct modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
Description
特に10ギカビットイーサーネットや並列光リンク等に
必須の超高速かつ超小型の光送受信モジュールに用いて
好適な光送信回路に関するものである。
図3に示すように半導体レーザ素子(LD)の発振閾値
Ith近傍にバイアス電流IBを定め、非発光時には、こ
のバイアス電流IBを半導体レーザ素子の駆動電流と
し、発光時には、バイアス電流IBにパルス電流IPを
加えた値(IB+IP)を半導体レーザ素子の駆動電流
とすることが知られている。
おいては、図4に示すように、FET(電界効果トラン
ジスタ)M5およびM6で構成されたカレントスイッチ
の負荷抵抗R2を、駆動回路と半導体レーザ素子LDと
の間の伝送線路の特性インピーダンスと等しくする回路
構成が用いられている。すなわち、図4において、Nチ
ャネル型のトランジスタM5,M6のゲートに、駆動信
号を互いに相補的に供給して、定電流源IEE1の電流
を交互に切替えるカレントスイッチ回路として動作せし
め、トランジスタM6のドレイン負荷である抵抗R2に
並列接続された半導体レーザ素子LDを駆動制御する構
成である。尚、抵抗R1はトランジスタM5のドレイン
負荷抵抗であり、定電流源IEE2は半導体レーザ素子
LDの直流バイアス電源を示している。
間の距離が短い場合、もしくは動作速度があまり高速で
ない場合には、インピーダンス整合を無視した設計と
し、図5に示す回路構成のように、トランジスタM5,
M6の各負荷抵抗R1およびR2を挿入しない構成も採
用されている。
平3−135123号公報、特許第2910279号公
報及び特許第2910280号公報等に開示されてい
る。
従来の回路構成では、消費電力が大きいという問題点が
あった。すなわち、図4の回路構成では、半導体レーザ
素子LDに直流バイアス電流IBを供給するために、バ
イアス電流源IEE2を必要とする他に、半導体レーザ
素子LDに所望のパルス電流IPを供給しかつ負荷抵抗
R2で消費する電流をも供給するために、カレントスイ
ッチの定電流源IEE1を必要とする。
Pを30mAのときの半導体レーザ素子LDの端子間電
圧を1.2Vとすると、抵抗R2に流れる電流は48m
Aとなる。PCM伝送では、マーク率1/2への符号化
が行われているために、半導体レーザ素子LDに流れる
パルス電流IPの時間平均値は15mAであるが、この
数値例では、時間平均値15mAのパルス電流IPを得
るために、定電流源IEE1で78mAの電流を供給す
ることとなり、回路電流の19.2%しか半導体レーザ
素子LDに供給されておらず、消費電力の増加を招いて
いる。
受信部と一体化した送受信モジュールとして実現される
が、送信部から受信部へのクロストークの抑制が受信部
との一体化のための技術課題である。送信部から受信部
へのクロストーク量は、定電流源IEE1の電流値に比
例する。しかるに、図4の回路では定電流源IEE1に
流す電流値が半導体レーザ素子LDを流れるパルス電流
IPと比較して著しく大きいため、クロストークの増大
を招く。
ため、定電流源IEE1の電流値と半導体レーザ素子L
Dを流れるパルス電流IPは等しい。そのため、マーク
率1/2時の時間平均でみて回路電流の50%が半導体
レーザ素子LDに供給されていることになる。図4の構
成と比較すれば、程度は低いものの依然として消費電力
が大きく、受信部へのクロストーク源にもなる。また、
回路出力と回路出力と半導体レーザ素子LD間のインピ
ーダンス整合がとれないため、超高速動作には適さな
い。
の超高速送信回路の低消費電力化である。また、本発明
の第二の目的は、光ファイバ通信用送受一体型モジュー
ルにおいて、超高速送信回路から受信部へのクロストー
クの低減である。
ド及びカソードの各電極を有する発光素子と、前記アノ
ード電極に正相出力端子が接続され前記カソード端子に
逆相出力端子が接続されて前記発光素子へ駆動電流を供
給するスイッチング手段とを含み、前記スイッチング手
段は、前記発光素子を発光状態とするための発光駆動信
号に応答して前記アノード電極から前記カソード電極へ
向けて定電流を供給する第一の電流経路と、前記発光素
子を非発光状態とするための非発光駆動信号に応答して
前記カソード電極から前記アノード電極へ向けて前記定
電流を供給する第二の電流経路とを有し、更に、前記発
光素子へ前記定電流及び直流バイアス電流を供給するバ
イアス手段を含むことを特徴とする光送信回路が得られ
る。
インピーダンスが前記スイッチング手段と前記発光素子
との間の伝送線路の特性インピーダンスに等しく設定さ
れていることを特徴とする。また、前記バイアス手段
は、前記高電位電源と前記正相出力端子との間に接続さ
れた第一の定電流源と、前記低電位電源と前記逆相出力
端子との間に接続された第二の定電流源とを有すること
を特徴とする。
源側に接続されて前記定電流を生成する第三の定電流源
と、低電位電源側に接続されて前記定電流を生成する第
四の定電流源とを更に有し、前記第一の電流経路は、前
記第三の定電流源と前記正相出力端子との間に接続され
前記発光駆動信号によりオン制御される第一導電型の第
一トランジスタと、前記第四の定電流源と前記逆相出力
端子との間に接続され前記発光駆動信号によりオン制御
される第二導電型の第二トランジスタとを有し、前記第
二の電流経路は、前記第三の定電流源と前記逆相出力端
子との間に接続され前記非発光駆動信号によりオン制御
される前記第一導電型の第三トランジスタと、前記第四
の定電流源と前記正相出力端子との間に接続され前記非
発光駆動信号によりオン制御される前記第二導電型の第
四トランジスタとを有することを特徴とする。そして、
前記トランジスタは電界効果トランジスタであり、前記
第一導電型はPチャネル型であり、前記第二導電型はN
チャネル型であることを特徴とする。また、前記トラン
ジスタはバイポーラトランジスタであり、前記第一導電
型はPNP型であり、前記第二導電型はNPN型である
ことを特徴とする。
続されて前記定電流を生成する第三の定電流源を更に有
し、前記第一の電流経路は、高電位電源側と前記正相出
力端子との間に接続され前記発光駆動信号によりオン制
御される第一トランジスタと、前記第三の定電流源と前
記逆相出力端子との間に接続され前記発光駆動信号によ
りオン制御される第二トランジスタとを有し、前記第二
の電流経路は、前記高電位電源と前記逆相出力端子との
間に接続され前記非発光駆動信号によりオン制御される
第三トランジスタと、前記第三の定電流源と前記正相出
力端子との間に接続され前記非発光駆動信号によりオン
制御される第四トランジスタとを有することを特徴とす
る。そして、前記トランジスタはバイポーラトランジス
タであるか、または電界効果トランジスタであることを
特徴とする。
非発光駆動信号により制御される第一及び第二の電流経
路を有するスイッチング回路を設け、発光駆動信号に応
答して、発光素子のアノード電極からカソード電極へ向
けて定電流を第一の電流経路により供給し、また非発光
駆動信号に応答してカソード電極からアノード電極へ向
けて定電流を第二の電流経路により供給し、発光素子に
対する直流バイアスは定電流源により供給する構成とす
る。
バイアス電流と第一の電流経路による定電流との和が発
光素子に流れ、また非発光時には、第二の電流経路によ
る定電流源と直流バイアス電流との差が発光素子に流
れ、よって、スイッチング回路の定電流源の定電流値を
より従来のカレントスイッチ回路の定電流源の電流値よ
り小にすることができ、低消費電力化及び光受信部への
低クロストーク化が可能となる。
的、特徴および利点を明確にすべく、以下添付した図面
を参照しつつ本発明の実施の形態につき詳細に説明す
る。図1を参照すると、本発明の一実施の形態としての
光送信回路の回路図が示されている。同回路は、Pチャ
ネル型のMOSFET M1およびM2、Nチャネル型
のMOSFET M3およびM4、これらのトランジス
タをオン状態としたときに流れる電流を定める定電流源
ICC1およびIEE1、半導体レーザ素子LDの直流
バイアス電流を設定する定電流源ICC2およびIEE
2で構成されている。更に詳述すると、高電位電源VCC
と低電位電源(本例では、接地電位)との間に、定電流
源ICC2、半導体レーザ素子LD、定電流源IEE2
が、この順に直列接続されている。また、高電位電源V
CCと低電位電源との間に、定電流源ICC1、MOSF
ET M1、M3、定電流源IEE1が、この順に直列
接続されている。更に、高電位電源VCCと低電位電源と
の間に、定電流源ICC1、MOSFET M2、M
4、定電流源IEE1が、この順に直列接続された構成
ともなっている。
が正相出力端子であり、半導体レーザ素子LDのアノー
ド電極に接続されている。また、MOSFET M2と
M4との直列接続点が逆相出力端子であり、半導体レー
ザ素子LDのカソード電極に接続されている。
2、NチャネルMOSFET M3およびM4、定電流
源ICC1およびIEE1により構成されるスイッチン
グ回路は、メタリックペア線のドライバ回路として公知
であり、出力レベルをノート型のパーソナルコンピュー
タの回路部と液晶ディスプレイ部との接続に最適化した
「LVDS(Low Voltage Differential Signaling)」
がIEEE1596.3で規定されており、広く知られ
ているものである。
オン状態の出力抵抗が25Ωとなるように、MOSFE
Tのゲート長Lとゲート幅Wとが設定されているものと
する。この値は、FET回路部であるスイッチング回路
と半導体レーザ素子LDとを接続する伝送線路の特性イ
ンピーダンス25Ωと等しいものである。
は0.5IPに設定されており、定電流源ICC2およ
びIEE2の電流値はIB+0.5IPに設定されてい
る。半導体レーザ素子LDは半絶縁基板上に形成されて
おり、アノード電極およびカソード電極の双方が基板表
面から引き出されている。
は、各FETのゲートに供給する駆動制御信号により、
MOSFET M1およびM4をオンとし、MOSFE
TM2およびM3をオフとする。すると、ICC1→M
1→LDのアノード→LDのカソード→M4→IEE1
の向きに電流値0.5IPの電流を流そうとする第一の
電流経路が形成される。この電流に加え、半導体レーザ
素子LDのアノードには、定電流源ICC2によりIB
+0.5IPの電流が流入し、半導体レーザ素子LDの
カソードからは定電流源IEE2によりIB+0.5I
Pの電流が流出する。かくして、半導体レーザ素子LD
のアノード・カソード間に電流値IB+IPの電流が流
れる。
には、各FETのゲートに供給する駆動制御信号によ
り、MOSFET M2およびM3をオンとし、MOS
FETM1およびM4をオフとする。すると、ICC1
→M2→LDのカソード→LDのアノード→M3→IE
E1の向きに電流値0.5IPの電流を流そうとする第
二の電流経路が形成される。この電流に加え、半導体レ
ーザ素子LDのアノードには、定電流源ICC2により
IB+0.5IPの電流が流入し、半導体レーザ素子L
Dのカソードからは定電流源IEE2によりIB+0.
5IPの電流が流出する。かくして、半導体レーザ素子
LDのアノード・カソード間に電流値IBの電流が流れ
る。
EE1の電流値は、本実施例では、15mAであるのに
対し、図4に示した従来例では、すでに述べたように7
8mAである。したがって、消費電力が従来例の1/5
以下に低減されることになる。また、スイッチング電流
が1/5以下になるために、送受一体型モジュール内で
送信回路に近接して配置される受信部へのクロストーク
も、1/5以下に低減されるのである。
は本発明の第2の実施例を示す回路図であり、図1と同
等部分は同一符号にて示している。図2の回路は、NP
N型のバイポーラトランジスタQ1、Q2、Q3、Q
4、これらのトランジスタをオン状態としたときに流れ
る電流を定める定電流源IEE1、半導体レーザ素子L
Dの直流バイアス電流を設定する定電流源ICC2およ
びIEE2で構成されている。
オン状態の出力エミッタ抵抗は、図1の場合と同様に、
25Ωであるものとする。定電流源IEE1の電流値は
0.5IPに設定されており、定電流源ICC2および
IEE2の電流値はIB+0.5IPに設定されてい
る。半導体レーザ素子LDは半絶縁基板上に形成されて
おり、アノード電極およびカソード電極の双方が基板表
面から引き出されている。
は、トランジスタQ1およびQ4をオンとし、トランジ
スタQ2およびQ3をオフとする。すると、VCC→Q
1→LDのアノード→LDのカソード→Q4→IEE1
の向きに電流値0.5IPの電流を流そうとする第一の
電流経路が形成される。この電流に加え、半導体レーザ
素子LDのアノードには、定電流源ICC2によりIB
+0.5IPの電流が流入し、半導体レーザ素子LDの
カソードからは定電流源IEE2によりIB+0.5I
Pの電流が流出する。かくして、半導体レーザ素子LD
のアノード・カソード間に電流値IB+IPの電流が流
れる。
には、トランジスタQ2およびQ3をオンとし、トラン
ジスタQ1およびQ4をオフとする。すると、VCC→
Q2→LDのカソード→LDのアノード→Q3→IEE
1の向きに電流値0.5IPの電流を流そうとする第二
の電流経路が形成される。この電流に加え、半導体レー
ザ素子LDのアノードには定電流源ICC2によりIB
+0.5IPの電流が流入し、半導体レーザ素子LDの
カソードからは定電流源IEE2によりIB+0.5I
Pの電流が流出する。かくして、半導体レーザ素子LD
のアノード・カソード間に電流値IBの電流が流れる。
電流値は第2の実施例でも15mAであるのに対し、図
4に示した従来例では、すでに述べたように、78mA
である。したがって、消費電力が従来例の1/5以下に
低減されることになる。また、スイッチング電流が1/
5以下になるため、送受一体型モジュール内で送信回路
に近接して配置されている受信部へのクロストークも1
/5以下に低減されるのである。
ンジスタとして、MOS FETもしくはバイポーラト
ランジスタを用いているが、他のトランジスタを用いて
も良い。また、第1および第2の実施例では、発光素子
としてレーザダイオードを用いているが、発光ダイオー
ド(LED)、直流発光素子と光変調器の組合せ等、他
の発光素子を用いても良いことは勿論である。
光ファイバ通信用の超高速送信回路の低消費電力化が実
現される。また、本発明によれば、光ファイバ通信用送
受一体型モジュールにおいて、超高速送信回路から受信
部へのクロストークの低減が実現される。これらの効果
により、10ギガビットイーサーネット、並列光リンク
等の超高速かつ超小型の光送受信モジュールの実現が可
能となり、実用上有用である。
る。
Claims (10)
- 【請求項1】 アノード及びカソードの各電極を有する
発光素子と、前記アノード電極に正相出力端子が接続さ
れ前記カソード端子に逆相出力端子が接続されて前記発
光素子へ駆動電流を供給するスイッチング手段とを含
み、 前記スイッチング手段は、 前記発光素子を発光状態とするための発光駆動信号に応
答して前記アノード電極から前記カソード電極へ向けて
定電流を供給する第一の電流経路と、前記発光素子を非
発光状態とするための非発光駆動信号に応答して前記カ
ソード電極から前記アノード電極へ向けて前記定電流を
供給する第二の電流経路とを有し、更に、前記発光素子へ前記定電流及び直流バイアス電流
を供給するバイアス手段を含む ことを特徴とする光送信
回路。 - 【請求項2】 前記正相及び逆相出力端子の出力インピ
ーダンスが前記スイッチング手段と前記発光素子との間
の伝送線路の特性インピーダンスに等しく設定されてい
ることを特徴とする請求項1記載の光送信回路。 - 【請求項3】 前記バイアス手段は、前記高電位電源と
前記正相出力端子との間に接続された第一の定電流源
と、前記低電位電源と前記逆相出力端子との間に接続さ
れた第二の定電流源とを有することを特徴とする請求項
1または2記載の光送信回路。 - 【請求項4】 前記スイッチング手段は、高電位電源側
に接続されて前記定電流を生成する第三の定電流源と、
低電位電源側に接続されて前記定電流を生成する第四の
定電流源とを更に有し、 前記第一の電流経路は、前記第三の定電流源と前記正相
出力端子との間に接続され前記発光駆動信号によりオン
制御される第一導電型の第一トランジスタと、前記第四
の定電流源と前記逆相出力端子との間に接続され前記発
光駆動信号によりオン制御される第二導電型の第二トラ
ンジスタとを有し、 前記第二の電流経路は、前記第三の定電流源と前記逆相
出力端子との間に接続され前記非発光駆動信号によりオ
ン制御される前記第一導電型の第三トランジスタと、前
記第四の定電流源と前記正相出力端子との間に接続され
前記非発光駆動信号によりオン制御される前記第二導電
型の第四トランジスタとを有することを特徴とする請求
項1〜3いずれか記載の光送信回路。 - 【請求項5】 前記トランジスタは電界効果トランジス
タであり、前記第一導電型はPチャネル型であり、前記
第二導電型はNチャネル型であることを特徴とする請求
項4記載の光送信回路。 - 【請求項6】 前記トランジスタはバイポーラトランジ
スタであり、前記第一導電型はPNP型であり、前記第
二導電型はNPN型であることを特徴とする請求項5記
載の光送信回路。 - 【請求項7】 前記スイッチング手段は、低電位電源側
に接続されて前記定電流を生成する第三の定電流源を更
に有し、 前記第一の電流経路は、高電位電源側と前記正相出力端
子との間に接続され前記発光駆動信号によりオン制御さ
れる第一トランジスタと、前記第三の定電流源と前記逆
相出力端子との間に接続され前記発光駆動信号によりオ
ン制御される第二トランジスタとを有し、 前記第二の電流経路は、前記高電位電源と前記逆相出力
端子との間に接続され前記非発光駆動信号によりオン制
御される第三トランジスタと、前記第三の定電流源と前
記正相出力端子との間に接続され前記非発光駆動信号に
よりオン制御される第四トランジスタとを有することを
特徴とする請求項1〜3いずれか記載の光送信回路。 - 【請求項8】 前記トランジスタはバイポーラトランジ
スタであることを特徴とする請求項7記載の光送信回
路。 - 【請求項9】 前記トランジスタは電界効果トランジス
タであることを特徴とする請求項7記載の光送信回路。 - 【請求項10】 光受信回路と一体型のモジュール構成
とされていることを特徴とする請求項1〜9いずか記載
の光送信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000224744A JP3508704B2 (ja) | 2000-07-26 | 2000-07-26 | 光送信回路 |
US09/906,819 US6903580B2 (en) | 2000-07-26 | 2001-07-18 | Optical transmitting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000224744A JP3508704B2 (ja) | 2000-07-26 | 2000-07-26 | 光送信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043680A JP2002043680A (ja) | 2002-02-08 |
JP3508704B2 true JP3508704B2 (ja) | 2004-03-22 |
Family
ID=18718646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000224744A Expired - Fee Related JP3508704B2 (ja) | 2000-07-26 | 2000-07-26 | 光送信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6903580B2 (ja) |
JP (1) | JP3508704B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4060696B2 (ja) * | 2002-12-13 | 2008-03-12 | 日本オプネクスト株式会社 | 光送信モジュール |
JP4167916B2 (ja) * | 2003-03-10 | 2008-10-22 | 株式会社リコー | Lvds回路及びlvds回路を使用した光ディスク記録装置 |
JP4561185B2 (ja) * | 2004-05-25 | 2010-10-13 | 船井電機株式会社 | レーザダイオード駆動回路 |
GB2432468A (en) * | 2005-11-22 | 2007-05-23 | Seiko Epson Corp | An integrated optical SERDES transceiver circuit using LVDS amplifiers |
JP4814769B2 (ja) * | 2006-11-29 | 2011-11-16 | 日本オプネクスト株式会社 | 光送信器 |
JP6907734B2 (ja) | 2017-06-09 | 2021-07-21 | 住友電気工業株式会社 | 駆動回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03135123A (ja) | 1989-10-19 | 1991-06-10 | Sumitomo Electric Ind Ltd | 光送信回路 |
JP2910280B2 (ja) | 1991-02-22 | 1999-06-23 | 住友電気工業株式会社 | レーザダイオード駆動回路 |
JP2910279B2 (ja) | 1991-02-22 | 1999-06-23 | 住友電気工業株式会社 | レーザダイオード駆動回路 |
JP4116133B2 (ja) * | 1997-07-31 | 2008-07-09 | 株式会社東芝 | 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路 |
JP2001326569A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | Led駆動回路及び光送信モジュール |
-
2000
- 2000-07-26 JP JP2000224744A patent/JP3508704B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-18 US US09/906,819 patent/US6903580B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002043680A (ja) | 2002-02-08 |
US20020011879A1 (en) | 2002-01-31 |
US6903580B2 (en) | 2005-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796767A (en) | Driver circuit of light-emitting device | |
JP3449898B2 (ja) | 発光素子駆動回路 | |
US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
US8009709B2 (en) | DC coupled driver with active termination | |
CN111916996B (zh) | 一种大调制电流直流耦合型激光器驱动电路 | |
JP4364664B2 (ja) | 発光ダイオード駆動回路および光ファイバリンク用光送信機 | |
US9153936B2 (en) | Power-efficient high-speed driver for a vertical-cavity surface-emitting laser | |
JP3508704B2 (ja) | 光送信回路 | |
US11228293B2 (en) | Differential amplifier circuit having stable gain | |
US6483345B1 (en) | High speed level shift circuit for low voltage output | |
US6765942B2 (en) | Optoelectronic circuit and control circuit | |
JPS5997258A (ja) | 多重ビット2進信号通信回路 | |
JPH0964473A (ja) | 光送信器用半導体光源および光送信モジュール | |
US7280574B1 (en) | Circuit for driving a laser diode and method | |
KR100810328B1 (ko) | 전류 구동형 광원 구동 회로 | |
JPH01166582A (ja) | レーザ駆動回路 | |
JP3488088B2 (ja) | 発光ダイオード駆動回路 | |
WO2002037623A1 (en) | Modulators for vertical cavity surface emitting lasers | |
JP2842368B2 (ja) | レーザダイオード駆動回路 | |
TWI479951B (zh) | 光源裝置及其光源驅動電路 | |
JP3788029B2 (ja) | レーザダイオード駆動回路 | |
EP1286468B1 (en) | Driver circuits | |
US6420804B1 (en) | Circuit for switching direction of current | |
JPH0745893A (ja) | 発光素子駆動回路 | |
JPS6014535A (ja) | 光送信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |