JP3788029B2

JP3788029B2 - レーザダイオード駆動回路

Info

Publication number: JP3788029B2
Application number: JP14373198A
Authority: JP
Inventors: 武彦所; 雅彦小林
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1998-05-26
Filing date: 1998-05-26
Publication date: 2006-06-21
Anticipated expiration: 2018-05-26
Also published as: JPH11340561A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＤ（レーザダイオード）駆動回路に関し、特に、光ファイバ通信に用いられ、高速化、低電圧化、低消費電力化、及び低コスト化に適したレーザダイオード駆動回路に関するものである。
【０００２】
【従来の技術】
図６は従来のレーザダイオード駆動回路（以下、「ＬＤ駆動回路」という）の一例を示す。直流電源１にはトランジスタ２のコレクタと、ＬＤ３のアノードが接続されている。ＬＤ３のカソードにはトランジスタ４のコレクタが接続され、このトランジスタ４とトランジスタ２の各エミッタは共通接続されている。この接続部とグランド間には、トランジスタ５と抵抗６が直列接続されている。トランジスタ２のベースは信号入力端子７に接続され、トランジスタ４のベースは反転入力端子８に接続されている。トランジスタ５のベースとグランド間には可変電圧源９が接続されている。また、トランジスタ４のコレクタにはトランジスタ１０のコレクタが接続され、そのエミッタとグランド間には抵抗１１が接続されている。更に、トランジスタ１０のベースとグランド間には可変電圧源１２が接続されている。
【０００３】
図６において、トランジスタ２と４は、電流スイッチ部を形成している。また、トランジスタ５、抵抗６、及び可変電圧源９からなる回路は定電流源を形成し、トランジスタ１０、抵抗１１、及び可変電圧源１２からなる回路は定電流源を形成している。信号入力端子７と反転入力端子８に所定周期の矩形波信号を入力することにより、トランジスタ２，４が交互に動作し、ＬＤ３の通電がＯＮ／ＯＦＦ制御され、通電時に光信号を発生する。その光強度は、トランジスタ５、抵抗６、可変電圧源９からなる定電流源によって調整される。また、ＬＤ３を高速にＯＮ／ＯＦＦするためには、ＬＤの閾値電流程度のバイアス電流を流しておく必要がある。そこで、トランジスタ１０、抵抗１１、可変電圧源１２からなる定電流源を駆動し、ＬＤ３に一定のバイアス電流が常時流れるようにしている。このように、図６のＬＤ駆動回路によれば、信号入力端子７と反転信号入力８の印加レベルに応じて、光信号を発生させることができる。
【０００４】
更に、ＬＤ駆動回路の高速化を図った例として、特開平８−１８６３１０号公報に示されるものがあり、差動型のスイッチング回路を構成する２個のトランジスタの一方のコレクタ側に定電流回路を挿入し、この定電流回路によりＬＤを駆動している。
また、特開平６−２４４４８３号公報においては、差動型のスイッチング回路を構成する２個のトランジスタの一方のコレクタ側に定電流回路を挿入し、この定電流回路とグランド間にＬＤを接続する構成にしている。
【０００５】
【発明が解決しようとする課題】
しかし、従来のＬＤ駆動回路によると、波長６００〜９００ｎｍの所謂短波長帯ＬＤの動作電圧Ｖｆは１．８〜２．０Ｖであり、一般のシリコン系ダイオードの順方向電圧（約０．７Ｖ）よりかなり大きい。したがって、このＬＤを用いた場合、図６の回路で必要な電源電圧Ｖcc1 （直流電源１の出力値）は、トランジスタ（バイポーラ）４，５の飽和を考慮して、トランジスタ４，５のコレクタ〜エミッタ間電圧Ｖceがべース〜エミッタ間電圧Ｖbe≒０．８Ｖを越える値にしようとすれば、下記の式（１）に示される値が必要になる（但し、抵抗６は０オームとする）。
【０００６】
Ｖcc1 ≧Ｖce＋Ｖce＋Ｖｆ・・・（１）
つまり、電源電圧Ｖcc1 は、Ｖcc1 ＝０．８＋０．８＋２．０＝３．６Ｖ以上が必要になり、３．０〜３．３Ｖ程度の電圧によってＬＤ３を駆動することができないという問題がある。この問題は、特開平８−１８６３１０号公報及び特開平６−２４４４８３号公報に示された駆動回路においても考慮されていない。
【０００７】
本発明の目的は、低電圧でも高速動作が可能なＬＤ駆動回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記の目的を達成するため正電源で駆動されるＰＥＣＬまたは負電源で駆動されるＥＣＬ構成の出力インターフェース回路部と、前記出力インターフェース回路部の出力端子に接続された抵抗と、前記抵抗と電源間に接続されたレーザダイオードと、前記レーザダイオードに流れる電流を制御する定電流源と、を備えることを特徴とするレーザダイオード駆動回路を提供する。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を基に説明する。
図１は本発明に係るＬＤ駆動回路の第１の実施の形態を示す。図１においては、図６に示したものと同一であるものには同一の引用数字を用いたので、以下においては重複する説明を省略する。ここで、トランジスタ２，４により電流スイッチ部が構成され、トランジスタ５、抵抗６、及び可変電圧源９により変調電流制御のための定電流源（第２の定電流源）が構成されている。更に、ＬＤ電流発生用定電流源１３（第１の定電流源）が、図６のＬＤ３が設けられていた部分に設けられている。ＬＤ電流発生用定電流源１３は、直流電源１に接続された抵抗１４、この抵抗１４に接続されたＮＰＮ型のトランジスタ１５、及び直流電源１とトランジスタ１５のベースとの間に設けられた可変電圧源１６より成る。更に、トランジスタ１５のコレクタとトランジスタ４のコレクタとの接続点とグランド間には、ＬＤ３が接続されている。
【００１１】
ＬＤ電流発生用定電流源１３内で電圧降下に関与するのは、抵抗１４とトランジスタ１５であり、その殆どはトランジスタ１５による電圧降下であるため、図６の構成に比べてＬＤ３を除く部分の電圧降下を小さくすることができる。したがって、電源電圧Ｖcc1 を従来より低くすることが可能になる。
ＬＤ電流発生用定電流源１３を直流電源１とトランジスタ４との間に設けたことにより、ＬＤ３の発光時にはＬＤ３に必要な電流を供給し、ＬＤ３の消光時にはＬＤ電流発生用定電流源１３に流れる電流の一部がトランジスタ４，２で構成される電流スイッチ部から引き抜かれる。この電流スイッチ部を高速に動作させることにより、ＬＤ３の高速変調が可能になる。
【００１２】
以上の構成において、信号入力端子７に“１”レベルの信号が入力されると、トランジスタ２がＯＮ、トランジスタ４がＯＦＦになるため、トランジスタ４に流れていた電流が止まり、ＬＤ電流発生用定電流源１３で設定された電流の全てがＬＤ３に流れる結果、ＬＤ３は発光し、光信号“１”が出力される。逆に、“０”レベルの信号が信号入力端子７に入力されると、トランジスタ２がＯＦＦになり、トランジスタ４がＯＮする結果、ＬＤ３に流れていた電流の内のバイアス電流分を除く他の電流がトランジスタ４に引き取られてＬＤ３は消光し、光信号“０”が出力される。ＬＤ３の動作電圧Ｖｆが１．８〜２Ｖの場合、トランジスタ４，５は共に飽和することなく動作できる。したがって、動作可能な電源電圧Ｖcc2 は、トランジスタ１５が飽和せずに動作できるコレクタ〜エミッタ間電圧がＶce≒０．８Ｖで、抵抗１４が０オームであるとすれば、下記の式（２）で示される様に２．８Ｖ以上、具体的には、３．０〜３．３Ｖで動作可能なＬＤ駆動回路が得られる。
【００１３】
Ｖcc2 ≧Ｖce十Ｖｆ・・・（２）
図２は本発明によるＬＤ駆動回路の第２の実施の形態を示す。本実施の形態では、図１の構成にあって、ＬＤ３と直列にダイオード１７を接続した構成にしている。
ＬＤ３として、波長１３００〜１５５０ｎｍのいわゆる長波長帯ＬＤを用いた場合、その順方向電圧Ｖｆは１．２Ｖ程度であり、短波長帯ＬＤに比べて小さい。このため、図１の回路では、トランジスタ４または５が飽和し、高速動作ができなくなる。この問題を解決するため、図２に示すようにＬＤ３にダイオード１７を接続してレベルシフトし、トランジスタ４のコレクタ電圧が高くなるようにしている。これにより、トランジスタ４または５の飽和が防止され、高速動作が可能になる。
【００１４】
また、高速動作が必要な電流スイッチ部のトランジスタにＮＰＮ型を使用することにより、低電圧動作時にも動作速度を犠牲にすることがない。更に、トランジスタ、抵抗を用いて回路を構成できるので、モノリシックに集積化が可能である。
図３は本発明によるＬＤ駆動回路の第３の実施の形態を示す。信号入力端子７及び反転入力端子８には、ＰＥＣＬ（Pseudo Emitter Coupled Logic）インターフェイス出力用のＩＣであるＰＥＣＬ出力回路１８の入力部が接続されている。このＰＥＣＬ出力回路１８は、ＥＣＬ（Emitter Coupled Logic)用であってもよい。ＰＥＣＬ出力回路１８の反転出力端子１８ａと直流電源２０の間には、抵抗１９を介してＬＤ３が接続されている。ＬＤ３のカソードにはトランジスタ５のコレクタが接続され、エミッタとグランド間には抵抗６が接続され、ベースとグランド間には可変電圧源９が接続されている。トランジスタ５、抵抗６、及び可変電圧源９により定電流源を構成している。
【００１５】
ＰＥＣＬ出力回路１８は、出力レベルが“Ｈ”レベルのときに約〔Ｖcc−０．９〕Ｖ、“Ｌ”レベルのときに約〔Ｖcc−１．７〕Ｖである。両者間のレベル差は０．８Ｖ｛Ｖcc−１．７−Ｖcc−（−０．９）＝０．８Ｖ｝であり、この電圧差０．８Ｖを抵抗１９の抵抗値Ｒ₁₉で割った値（０．８Ｖ／Ｒ₁₉）がＬＤ３のスイッチング電流になる。したがって、抵抗値Ｒ₁₉を変えれば、ＬＤ３のスイッチング電流を調整することができる。
【００１６】
ここで、図３の構成の動作について説明する。ＰＥＣＬ出力回路１８の“Ｈ”または“Ｌ”レベルとＬＤ３のカソードとの差電圧に応じた電流が、ＰＥＣＬ出力回路１８からトランジスタ５に流れる。このトランジスタ５に流れる電流分に応じてＬＤ３に流れる電流が変化することから、該電流分はＬＤスイッチング電流に相当する。ＬＤ３の発光に必要な電流は、トランジスタ５を主体とする定電流源により調整される。
【００１７】
信号入力端子７にデータ信号の「１」が入力されると、ＰＥＣＬ出力回路１８の反転出力端子１８ａには、“Ｌ”レベルの〔Ｖcc−１．７〕Ｖが出力される。この時、抵抗１９に流れる電流は“Ｈ”レベルのときよりも小さい。したがって、抵抗１９において減少した電流分はトランジスタ５が定電流源であることからＬＤ３に流れ、ＬＤ３が発光する（光信号が「１」の状態）。
【００１８】
一方、信号入力端子７にデータ信号の「０」が入力されると、反転出力端子１８ａには“Ｈ”レベルの電圧〔Ｖcc−０．９〕Ｖが発生する。このとき、抵抗１９の両端の電位差が大きく、すなわち抵抗１９を流れる電流が大きくなる。したがって、ＬＤ３に流れる電流が減少し、ＬＤ３は消光する（光信号が「０」の状態）。
【００１９】
図４はＰＥＣＬ出力回路１８の詳細構成を示す。直流電源１には抵抗２２を介してトランジスタ２１のコレクタが接続され、同様に、直流電源１には抵抗２４を介してトランジスタ２３のコレクタが接続されている。トランジスタ２１のベースには信号入力端子７が接続され、トランジスタ２３のベースには反転入力端子８が接続されている。トランジスタ２１，２３のエミッタは共通接続され、この共通接続部にトランジスタ２５のコレクタが接続されている。トランジスタ２５のエミッタは接地され、ベースには直流電源２７が接続されている。抵抗２２にはトランジスタ２８のコレクタとベースが接続され、抵抗２４にはトランジスタ２９のコレクタとベースが接続され、トランジスタ２８，２９のエミッタが反転出力端子１８ａとなる。トランジスタ２５、抵抗２６、及び直流電源２７により定電流源が形成されている。
【００２０】
図４のＰＥＣＬ出力回路１８では、信号入力端子７に“１”レベルの信号が印加されると、トランジスタ２１がＯＮ、トランジスタ２３がＯＦＦ、トランジスタ２８がＯＦＦ状態になり、ＬＤ３に電流が流れ易くなる。逆に、信号入力端子７に“０”レベルの信号が印加されると、トランジスタ２１がＯＦＦ、トランジスタ２３がＯＮ、トランジスタ２８がＯＮ状態になる結果、ＬＤ３には電流が流れ難くなる。
【００２１】
図４においては、トランジスタ２１，２３のコレクタには抵抗が挿入されているのみで、ＬＤは挿入されていない。このため、図６の回路のように、３．０〜３．３Ｖでトランジスタが飽和することはなくなる。また、ＬＤ３のドライブは、トランジスタ２１，２３ではなく、トランジスタ２８，２９を介して行われる。この場合の電源電圧Ｖcc2 は、式（２）で示した様に、
Ｖcc2 ≧Ｖce十Ｖｆ
で表され、Ｖceを０．８Ｖ、Ｖｆを２．０Ｖとすれば、Ｖcc2 は２．８Ｖ以上で動作させることが可能になる。つまり、３．０〜３．３Ｖでも、トランジスタ２１，２３，２５を飽和させることなく使用できるようになる。
【００２２】
また、ＰＥＣＬ出力回路１８により抵抗１９を介して直接にＬＤ３を駆動しているため、信号のマーク率に無関係にＬＤ３を駆動でき、バースト信号にも対応可能な高速なＬＤ駆動回路を実現できる。更に、スイッチング部はＮＰＮトランジスタと抵抗により構成できるため、モノリシックに集積化することが可能であり、ＡＳＩＣ（Application Specified IC）によるＰＥＣＬ出力回路１８に１回路ブロックとして取り込むことが可能になる。
【００２３】
図５は本発明によるＬＤ駆動回路の第４の実施の形態を示す。本実施の形態では、図１の構成にあって、ＬＤ３と直列にダイオード１７を接続した構成にしている。
ＬＤ３として、波長１３００〜１５５０ｎｍの特性の長波長帯ＬＤを用いた場合、その順方向電圧Ｖｆは１．２Ｖ程度であり、短波長帯ＬＤに比べて小さい。このため、図３の回路では、ＰＥＣＬ出力回路１８が“Ｌ”レベルのとき、〔Ｖcc−１．７〕Ｖまで下がることはできず、光出力波形の幅歪みや動作速度の遅れを生じさせる恐れがある。この問題を解決するため、図５に示すように、反転出力端子１８ａとグランドの間に抵抗３０を接続し、ＰＥＣＬ出力回路１８の出力レベルが十分に“Ｌ”レベルに達するように、ＰＥＣＬ出力回路１８の出力電流を増やしている。
【００２４】
なお、抵抗３０に代えて、定電流源（トランジスタ５、抵抗６、可変電圧源９からなる構成と同一のもの）を用いると、ＰＥＣＬ出力回路１８の出力が“Ｌ”レベルであっても“Ｈ”レベルであっても、レベル状態に関係なく一定の電流を流すことができる。加えて、定電流源は、抵抗を用いる場合よりもインピーダンスを高くできるという利点を有している。
【００２５】
本発明によるＬＤ駆動回路は、高速ディジタル光通信用ばかりでなく、出力レベルを合わせれば、高周波アナログ光通信用光送信器にも適用可能である。
【００２６】
【発明の効果】
以上より明らかな如く、本発明によれば、レーザダイオードのアノード側から第１の定電流源によりバイアス電流及び駆動電流を供給し、前記第１の定電流源からの電流の一部または全部を電流スイッチ部に通流させるようにしたので、低電圧による高速動作が可能になる。この結果、速度を犠牲にすることなく消費電力を大幅に削減でき、かつ構成の簡略化により低コスト化が可能になる。
【００２７】
また、本発明は、ＰＥＣＬまたはＥＣＬ構成の出力インターフェース回路部を用い、この出力インターフェース回路部の出力端子に抵抗を接続し、この抵抗と電源間にレーザダイオードを接続し、このレーザダイオードに流れる電流を定電流源により制御するようにしたので、低電圧による高速動作が可能になる。特に、ＥＣＬまたはＰＥＣＬロジック回路を用いてＬＤを駆動するため、ＥＣＬまたはＰＥＣＬ出カインタフェイスを持つ各種標準論理ゲートＩＣやＡＳＩＣなどの論理ＬＳＩから、電流スイッチ回路等のＬＤ駆動のための専用の回路を用いずに、直接ＬＤを駆動できる様になり、大幅なコスト削減、実装面積の縮小、及び消費電力の削減が可能になる。
【図面の簡単な説明】
【図１】本発明に係るＬＤ駆動回路の第１の実施の形態を示す回路図である。
【図２】本発明によるＬＤ駆動回路の第２の実施の形態を示す回路図である。
【図３】本発明によるＬＤ駆動回路の第３の実施の形態を示す回路図である。
【図４】図３のＰＥＣＬ出力回路の詳細構成を示す回路図である。
【図５】本発明によるＬＤ駆動回路の第４の実施の形態を示す回路図である。
【図６】従来のレーザダイオード駆動回路を示す回路図である。
【符号の説明】
１，１４，２０，２７直流電源
２，４，５，１０，１５，２１，２３，２８，２９トランジスタ
３ＬＤ（レーザダイオード）
６，１１，１４，１９，２２，２４，２６，３０抵抗
７信号入力端子
８反転入力端子
９，１２，１６可変電圧源
１３ＬＤ電流発生用定電流源
１７ダイオード
１８ＰＥＣＬ出力回路
１８ａ反転出力端子

Claims

正電源で駆動されるＰＥＣＬ（ Pseudo Emitter Coupled Logic ）または負電源で駆動されるＥＣＬ（ Emitter Coupled Logic ）構成の出力インターフェース回路部と、
前記出力インターフェース回路部の出力端子に接続された抵抗と、
前記抵抗と電源間に接続されたレーザダイオードと、
前記レーザダイオードに流れる電流を制御する定電流源と、
を備えることを特徴とするレーザダイオード駆動回路。
前記出力インターフェース回路部は、その出力端子とグランド間に第２の抵抗が接続されていることを特徴とする請求項１記載のレーザダイオード駆動回路。
前記出力インターフェース回路部は、その出力端子とグランド間に定電流源が接続されていることを特徴とする請求項１記載のレーザダイオード駆動回路。