JP3506216B2 - スイッチング電源装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、いわゆるＡＣ−Ｄ
Ｃコンバータや、ＤＣ−ＤＣコンバータなどとして好適
に実施されるスイッチング電源装置に関する。 【０００２】 【従来の技術】携帯型小型電子機器などに用いられ、商
用交流を整流・平滑化して得られた直流電流またはバッ
テリーからの直流電流を、たとえば数百ｋＨｚ程度の高
周波でスイッチングし、小型の変圧器で所望とする電圧
に高効率に変換するようにしたスイッチング電源装置が
広く用いられている。 【０００３】このようなスイッチング電源装置の代表的
な構成として、２次側出力電圧を電圧検出回路で検出
し、その検出結果に対応して制御回路が主スイッチング
素子のスイッチングパルス幅を制御し、所望とする２次
側出力電圧を得るようにしたパルス幅変調（ＰＷＭ）方
式のスイッチング電源装置が広く用いられている。 【０００４】また、スイッチング電源装置の他の代表的
な構成として、主スイッチング素子のｏｎ期間中に変圧
器内に蓄積された励磁エネルギを、ｏｆｆ期間に２次側
回路へ出力し、その出力終了後に変圧器の制御巻線に発
生するリンギングパルスを直流カットコンデンサを介し
て前記主スイッチング素子の制御端子に帰還することに
よって、再び該主スイッチング素子をｏｎ起動するよう
にしたリンギングチョークコンバータ（ＲＣＣ）方式の
スイッチング電源装置も広く用いられている。 【０００５】前記ＲＣＣ方式のスイッチング電源装置
は、負荷が重くなる程、自動的に前記ｏｆｆ期間および
ｏｎ期間が長く、すなわちスイッチング周波数が低下し
て、２次側出力電圧を所定の定電圧に維持するので、Ｐ
ＷＭ方式のスイッチング電源装置のような複雑な制御回
路が不要であり、かつ該制御回路を動作させるととも
に、パルス幅の基準となる電圧を発生するための電源回
路も不要であり、低コストな電源装置に好適である。 【０００６】図３は、そのようなＲＣＣ方式の典型的な
従来技術のスイッチング電源装置１の電気回路図であ
る。図示しない主電源回路によって商用交流を整流して
得られた直流電流が、入力端子ｐ１，ｐ２間に入力され
る。この直流電流は、平滑コンデンサｃ１によって平滑
化され、この平滑コンデンサｃ１からは、ハイレベル側
の主電源ライン２とローレベル側の主電源ライン３との
間に、主電源電圧が出力される。 【０００７】前記主電源ライン２，３間には、変圧器ｎ
の１次巻線ｎ１と、主スイッチング素子ｑとの直列回路
が接続されている。前記主スイッチング素子ｑは、たと
えばバイポーラトランジスタや電界効果型トランジスタ
などで実現され、この図３の例では、電界効果型トラン
ジスタで示している。前記主電源ライン２，３間にはま
た、分圧抵抗ｒ１，ｒ２から成る起動回路４が接続され
ている。 【０００８】電源投入、すなわち入力端子ｐ１，ｐ２間
に電源電圧が印加されると、平滑コンデンサｃ１の出力
電圧、すなわち主電源電圧が上昇してゆき、その分圧抵
抗ｒ１，ｒ２による分圧値が、主スイッチング素子ｑの
閾値電圧、たとえば３Ｖ以上となると、該主スイッチン
グ素子ｑがｏｎし、１次巻線ｎ１に、図３において上向
き方向の電圧が印加されて、励磁エネルギが蓄積され
る。後述するようにして、該主スイッチング素子ｑがｏ
ｆｆすると、前記励磁エネルギによって２次巻線ｎ２に
上向き方向の電圧が誘起される。またこのｏｆｆ時に、
１次巻線ｎ１と他の巻線ｎ２，ｎ３との間の漏洩インダ
クタンスによって発生する振動は、主スイッチング素子
ｑのドレイン−ソース間に並列に設けられ、抵抗ｒ３と
コンデンサｃ２との直列回路から成るスナバー回路５に
よって吸収されて除去される。 【０００９】前記２次巻線ｎ２に誘起された直流電流
は、ダイオードｄ１を介して平滑コンデンサｃ３に与え
られ、該平滑コンデンサｃ３で平滑化された後、出力電
源ライン６，７を介して出力端子ｐ３，ｐ４から、図示
しない負荷回路へ出力される。前記出力電源ライン６，
７間には、電圧検出回路８が介在されている。この電圧
検出回路８は、分圧抵抗やフォトカプラｐｃなどを備え
て構成されており、前記フォトカプラｐｃの発光ダイオ
ードｄ２が前記出力電圧に対応した輝度で点灯駆動さ
れ、前記出力電圧の値が１次側へフィードバックされ
る。 【００１０】制御巻線ｎ３には、主スイッチング素子ｑ
のｏｎ時に、１次巻線ｎ１と同一の上向き方向に電圧が
誘起され、その誘起電流は直流カット用のコンデンサｃ
４およびバイアス抵抗ｒ４を介して該主スイッチング素
子ｑのゲートに与えられ、これによって該主スイッチン
グ素子ｑのゲート電位は更に引上げられ、該主スイッチ
ング素子ｑはｏｎ状態に維持される。 【００１１】また、前記主スイッチング素子ｑのｏｎ時
に制御巻線ｎ３に誘起された電流は、前記コンデンサｃ
４およびバイアス抵抗ｒ４から、前記フォトカプラｐｃ
のフォトトランジスタｔｒ２を介して、コンデンサｃ５
の一方の端子に与えられる。このコンデンサｃ５の他方
の端子は、前記ローレベルの主電源ライン３に接続され
ており、したがって２次側出力電圧が高くなる程、充電
電流が大きくなり、該コンデンサｃ５の端子電圧は、速
く上昇する。コンデンサｃ５の充電電圧は、主スイッチ
ング素子ｑのゲート−ソース間に介在される制御トラン
ジスタｔｒ１のベースに与えられており、該出力電圧が
制御トランジスタｔｒ１の閾値電圧、たとえば０．６Ｖ
以上となると、該制御トランジスタｔｒ１が導通し、こ
れによって主スイッチング素子ｑのゲート電位が急速に
低下し、該主スイッチング素子ｑはｏｆｆ駆動される。 【００１２】したがって、２次側出力電圧が高くなる
程、すなわち軽負荷である程、コンデンサｃ５の出力電
圧が速く上昇し、主スイッチング素子ｑが速くｏｆｆ駆
動される。前記コンデンサｃ５にはまた、制御巻線ｎ３
で誘起された電流が抵抗ｒ５を介して与えられている。
これによって、出力端子ｐ３，ｐ４間の短絡などで２次
側の平滑コンデンサｃ３の出力電圧が低くても、主スイ
ッチング素子ｑのｏｎ期間が所定期間に制限され、該主
スイッチング素子ｑの保護が図られている。 【００１３】また、前記制御巻線ｎ３には、該制御巻線
ｎ３および前記２次巻線ｎ２の巻数を参照符と同一で示
し、２次側出力電圧をｖｏとすると、主スイッチング素
子ｑがｏｆｆすると、図８の下向き方向に、（ｎ３／ｎ
２）ｖｏの電圧が誘起され、これによってコンデンサｃ
５の電荷が引抜かれて、主スイッチング素子ｑの次のｏ
ｎ動作のためのリセット動作が行われる。 【００１４】この主スイッチング素子ｑのｏｆｆ後、１
次巻線ｎ１に蓄積されていた励磁エネルギの２次側への
出力が終了すると、主に制御巻線ｎ３が有する寄生容量
ｃ６と該制御巻線ｎ３との間でリンギングが発生し、前
記寄生容量ｃ６に電圧（ｎ３／ｎ２）ｖｏで蓄積されて
いた静電エネルギが放出され、振動の１／４周期後には
制御巻線ｎ３の励磁エネルギに変換され、その後、再び
寄生容量ｃ６を充電するために、該制御巻線ｎ３に電圧
（ｎ３／ｎ２）ｖｏの上向きの起電圧が発生する。リン
ギングパルスである該起電圧は、前記主スイッチング素
子ｑの閾値電圧以上となるように設定されており、該起
電圧によって主スイッチング素子ｑが再びｏｎされる。
こうして、自動的に、負荷に対応したスイッチング周波
数で、継続して主スイッチング素子ｑがｏｎ／ｏｆｆ駆
動され、所望とする２次側出力電圧を出力するように構
成されている。 【００１５】 【発明が解決しようとする課題】スイッチング電源装置
において、損失の大部分は、主スイッチング素子のドレ
イン−ソース間の寄生容量に蓄積された電荷の引抜きに
要する消費電力や変圧器の鉄損などであり、これらは一
般に、スイッチング周波数が高くなる程、大きくなる。
したがって、上述のように、スイッチング電源装置１で
は、軽負荷となる程、スイッチング周波数が高くなるの
で、軽負荷となる程、変換した電力に対する損失の占め
る割合が増大し、電力変換効率が低下するという問題が
ある。 【００１６】一方、このような不具合を解決するための
他の従来技術として、たとえば特開平９−４７０２３号
公報および実用新案登録第３０３９３９１号公報が挙げ
られる。前記特開平９−４７０２３号公報で示す従来技
術では、主スイッチング素子をｏｆｆ駆動する制御トラ
ンジスタと並列にもう一つ制御トランジスタを設け、軽
負荷時には、主スイッチング素子のｏｆｆ時に発生した
制御巻線の誘起電圧を、該主スイッチング素子と連動し
てｏｆｆするトランジスタを介して一瞬にコンデンサに
取込み、そのコンデンサによって前記もう一つの制御ト
ランジスタをｏｎして、主スイッチング素子のｏｆｆ状
態を持続し、スイッチング周波数を低くするように構成
している。 【００１７】したがって、低消費電力化のための構成が
複雑になってコストが上昇し、ＲＣＣ方式の利点が薄く
なってしまうという問題がある。 【００１８】また、前記実用新案登録第３０３９３９１
号公報で示す従来技術では、軽負荷時には、制御トラン
ジスタと並列に、リンギングパルスを鈍らせるための遅
延用コンデンサを介在するように構成している。 【００１９】したがって、当該公報の第００２５段落の
第７行目〜第８行目に記載されているとおり、リンギン
グが発生している期間だけしかスイッチング周期を延ば
すことができず、軽負荷時のスイッチング周波数を重負
荷時のスイッチング周波数に比べて、大幅に低下させる
ことができないという問題がある。 【００２０】本発明の目的は、簡便な構成で、電力変換
効率を高めることができるスイッチング電源装置を提供
することである。 【００２１】 【課題を解決するための手段】本発明に係るスイッチン
グ電源装置は、主スイッチング素子のｏｎ期間中に変圧
器内に蓄積された励磁エネルギをｏｆｆ期間に２次側の
出力回路に出力し、出力終了後に変圧器の制御巻線に発
生するリンギングパルスを直流カット用のコンデンサを
介して前記主スイッチング素子の制御端子に帰還し、該
主スイッチング素子をｏｎ駆動するリンギングチョーク
コンバータ方式のスイッチング電源装置において、前記
主スイッチング素子の制御端子と１次側電源ラインとの
間に介在され、前記リンギングパルスをバイパスするこ
とができる制御スイッチング素子と、前記主スイッチン
グ素子のｏｆｆタイミングに、制御スイッチング素子の
制御端子に電荷を蓄積するための副制御巻線、ダイオー
ドおよび抵抗から成る電荷蓄積手段と、軽負荷時に前記
電荷蓄積手段を能動化する動作切換え手段とを含み、前
記ｏｆｆタイミングに蓄積された電荷によって、前記主
スイッチング素子のｏｎタイミングとなっても制御スイ
ッチング素子をｏｎ状態で維持し、前記リンギングパル
スをバイパスして主スイッチング素子のｏｎ駆動を阻止
するとともに、前記動作切換え手段はフォトカプラであ
り、１次側において、フォトトランジスタが前記制御ス
イッチング素子の制御端子と電荷蓄積手段との間に直列
に介在されており、主電源投入時は、前記フォトカプラ
の発光ダイオードは消灯し、前記フォトトランジスタが
ｏｆｆした状態で電源が立ち上がるようにしたことを特
徴とする。 【００２２】上記の構成によれば、通常負荷である重負
荷時には、動作切換え手段によって電荷蓄積手段は不能
動化されており、これによって制御スイッチング素子は
ｏｆｆし、該制御スイッチング素子の影響が生じること
はなく、リンギングパルスが直流カット用のコンデンサ
を介して主スイッチング素子の制御端子に与えられ、該
主スイッチング素子がｏｎ駆動されて、継続してスイッ
チング動作が行われる。 【００２３】これに対して軽負荷時には、前記電荷蓄積
手段が能動化されて、主スイッチング素子のｏｆｆタイ
ミングに、制御スイッチング素子がｏｎするとともに、
その制御端子に電荷が蓄積され、その電荷によって、主
スイッチング素子のｏｎタイミングとなっても、制御ス
イッチング素子はｏｆｆ期間から継続して所定時間ｏｎ
状態となり、前記リンギングパルスをバイパスして主ス
イッチング素子のｏｎ駆動を阻止する。 【００２４】したがって、軽負荷時に主スイッチング素
子が一旦スイッチング動作を行うと、次のスイッチング
動作は電源投入時と同様に行われることになる。すなわ
ち、主電源電圧の抵抗分割などによって得られる起動電
圧によって、該主スイッチング素子の制御端子の電位が
緩やかに変化してゆき、該主スイッチング素子がｏｎす
る閾値電圧となると、該主スイッチング素子がｏｎす
る。 【００２５】このようにして、軽負荷時には、重負荷時
のようなリンギングパルスによる主スイッチング素子の
再起動を停止し、電源投入時と同様にして緩やかに再起
動を行うようにし、軽負荷時におけるスイッチング周波
数を低下することができる。これによって、主スイッチ
ング素子のドレイン−ソース間の浮遊容量に蓄積された
電荷の引抜きに要する電力などのスイッチング周波数に
比例して増加する損失を抑制し、軽負荷時においても高
い電力変換効率を得ることができる。 【００２６】また、このような軽負荷時のスイッチング
周波数の低下を、制御スイッチング素子と、副制御巻
線、ダイオードおよび抵抗から成る電荷蓄積手段と、動
作切換え手段との簡単な構成で実現することができる。 【００２７】 【００２８】 【００２９】 【００３０】 【００３１】また、上記の構成によれば、主電源投入
時、２次側出力電圧がローレベルであるために、フォト
カプラの発光ダイオードは消灯し、フォトトランジスタ
がｏｆｆして、重負荷状態で電源が立ち上がる。 【００３２】したがって、負荷回路の要求電力量が大き
い場合にも、電源が速やかに立ち上がり、上記高速応答
が要求される用途に好適である。 【００３３】 【発明の実施の形態】本発明の実施の一形態について、
図１および図２に基づいて説明すれば以下のとおりであ
る。 【００３４】 図１は、本発明の実施の一形態を説明す
る上での参考例としてのＲＣＣ方式のスイッチング電源
装置１１の電気回路図である。図示しない主電源回路に
よって商用交流を整流して得られた直流電流が、入力端
子Ｐ１，Ｐ２間に入力される。この直流電流は、平滑コ
ンデンサＣ１によって平滑化され、この平滑コンデンサ
Ｃ１からは、ハイレベル側の主電源ライン１２とローレ
ベル側の主電源ライン１３との間に、主電源電圧が出力
される。 【００３５】前記主電源ライン１２，１３間には、変圧
器Ｎの１次主巻線Ｎ１と、主スイッチング素子Ｑとの直
列回路が接続されている。前記主スイッチング素子Ｑ
は、たとえばバイポーラトランジスタや電界効果型トラ
ンジスタなどで実現され、この図１の例では、電界効果
型トランジスタで示している。前記主電源ライン１２，
１３間にはまた、分圧抵抗Ｒ１，Ｒ２から成る起動回路
１４が接続されている。 【００３６】電源投入、すなわち入力端子Ｐ１，Ｐ２間
に電源電圧が印加されると、平滑コンデンサＣ１の出力
電圧、すなわち主電源電圧が上昇してゆき、その起動回
路１４の分圧抵抗Ｒ１，Ｒ２間の分圧値が、主スイッチ
ング素子Ｑの閾値電圧Ｖｔｈ、たとえば３Ｖ以上となる
と、該主スイッチング素子Ｑがｏｎし、変圧器Ｎの１次
巻線Ｎ１に、図１において上向き方向の電圧が印加され
て、励磁エネルギが蓄積される。後述するようにして、
該主スイッチング素子Ｑがｏｆｆすると、前記励磁エネ
ルギによって２次巻線Ｎ２に上向き方向の電圧が誘起さ
れる。またこのｏｆｆ時に、１次巻線Ｎ１と、変圧器Ｎ
の後述する他の巻線Ｎ２，Ｎ３，Ｎ４との間の漏洩イン
ダクタンスによって発生する振動は、主スイッチング素
子Ｑのドレイン−ソース間に並列に設けられ、抵抗Ｒ３
とコンデンサＣ２との直列回路から成るスナバー回路１
５によって吸収されて除去される。 【００３７】前記２次巻線Ｎ２に誘起された直流電流
は、ダイオードＤ１を介して平滑コンデンサＣ３に与え
られ、該平滑コンデンサＣ３で平滑化された後、出力電
源ライン１６，１７を介して出力端子Ｐ３，Ｐ４から、
図示しない負荷回路へ出力される。前記出力電源ライン
１６，１７間には、電圧検出回路１８が介在されてい
る。この電圧検出回路１８は、分圧抵抗やフォトカプラ
ＰＣ１などを備えて構成されており、前記フォトカプラ
ＰＣ１の発光ダイオードＤ２が前記出力電圧に対応した
輝度で点灯駆動され、前記出力電圧の値が１次側へフィ
ードバックされる。 【００３８】制御巻線Ｎ３には、主スイッチング素子Ｑ
のｏｎ時に、１次巻線Ｎ１と同一の上向き方向に電圧が
誘起され、その誘起電流は直流カット用のコンデンサＣ
４およびバイアス抵抗Ｒ４を介して該主スイッチング素
子Ｑのゲートに与えられ、これによって該主スイッチン
グ素子Ｑのゲート電位は更に引上げられ、該主スイッチ
ング素子Ｑはｏｎ状態に維持される。 【００３９】また、前記主スイッチング素子Ｑのｏｎ時
に制御巻線Ｎ３に誘起された電流は、前記コンデンサＣ
４およびバイアス抵抗Ｒ４から、前記フォトカプラＰＣ
１のフォトトランジスタＴＲ２を介して、コンデンサＣ
５の一方の端子に与えられる。このコンデンサＣ５の他
方の端子は、前記ローレベルの主電源ライン１３に接続
されており、したがって２次側出力電圧が所定の設定電
圧よりも高くなる程、充電電流が大きくなり、該コンデ
ンサＣ５の端子電圧は、速く上昇する。前記コンデンサ
Ｃ５の充電電圧は、主スイッチング素子Ｑのゲート−ソ
ース間に介在される制御トランジスタＴＲ１のベースに
与えられており、該出力電圧が制御トランジスタＴＲ１
の閾値電圧、たとえば０．６Ｖ以上となると、該制御ト
ランジスタＴＲ１が導通し、これによって主スイッチン
グ素子Ｑのゲート電位が急速に低下し、該主スイッチン
グ素子Ｑはｏｆｆ駆動される。 【００４０】したがって、２次側出力電圧が前記設定電
圧よりも高くなる程、すなわち軽負荷である程、コンデ
ンサＣ５の充電電圧が速く上昇し、主スイッチング素子
Ｑが速くｏｆｆ駆動され、前記設定電圧よりも低くなる
程、すなわち重負荷である程、コンデンサＣ５の充電時
間が長くなり、主スイッチング素子Ｑのｏｎ時間が長く
なる。前記コンデンサＣ５にはまた、制御巻線Ｎ３で誘
起された電流が抵抗Ｒ５を介して与えられている。これ
によって、出力端子Ｐ３，Ｐ４間の短絡などで２次側の
平滑コンデンサＣ３の出力電圧が低くても、主スイッチ
ング素子Ｑのｏｎ期間が所定期間に制限され、該主スイ
ッチング素子Ｑの保護が図られている。 【００４１】また、前記制御巻線Ｎ３には、該制御巻線
Ｎ３および前記２次巻線Ｎ２の巻数を参照符と同一で示
し、２次側出力電圧をＶｏとすると、主スイッチング素
子Ｑがｏｆｆすると、図１の下向き方向に、（Ｎ３／Ｎ
２）Ｖｏの電圧が誘起され、これによってコンデンサＣ
５の電荷が引抜かれて、主スイッチング素子Ｑの次のｏ
ｎ動作のためのリセット動作が行われる。 【００４２】この主スイッチング素子Ｑのｏｆｆ後、１
次巻線Ｎ１に蓄積されていた励磁エネルギの２次側への
出力が終了すると、主に制御巻線Ｎ３が有する寄生容量
Ｃ６と該制御巻線Ｎ３との間でリンギングが発生し、前
記寄生容量Ｃ６に電圧（Ｎ３／Ｎ２）Ｖｏで蓄積されて
いた静電エネルギが放出され、振動の１／４周期後には
制御巻線Ｎ３の励磁エネルギに変換され、その後、再び
寄生容量Ｃ６を充電するために、該制御巻線Ｎ３に、電
圧（Ｎ３／Ｎ２）Ｖｏの上向きの起電圧が発生する。リ
ンギングパルスである該起電圧は、前記主スイッチング
素子Ｑの閾値電圧Ｖｔｈ以上となるように設定されてお
り、該起電圧によって主スイッチング素子Ｑが再びｏｎ
される。こうして、自動的に、負荷に対応したスイッチ
ング周波数で、継続して主スイッチング素子Ｑがｏｎ／
ｏｆｆ駆動され、所望とする２次側出力電圧が出力され
る。 【００４３】 参考例としてのスイッチング電源装置１
１には、該スイッチング電源装置１１が搭載される機器
が非待機状態となった重負荷時において、上述のような
通常のＲＣＣ動作を行う構成とともに、搭載機器が待機
状態となった軽負荷時において、スイッチング周波数を
低下するために、以下のような構成が設けられている。
前記機器側からは、制御端子Ｐ５に制御信号が与えられ
る。前記制御端子Ｐ５と前記ローレベル側の出力電源ラ
イン１７との間には、フォトカプラＰＣ２の発光ダイオ
ードＤ３と抵抗Ｒ６との直列回路が接続されている。し
たがって、非待機時に前記制御信号がハイレベルとなる
と、発光ダイオードＤ３が点灯し、重負荷状態であるこ
とが１次側へ出力される。 【００４４】一方、１次側では、前記制御トランジスタ
ＴＲ１と並列に、すなわちコレクタが主スイッチング素
子Ｑのゲートに、エミッタが主スイッチング素子Ｑのソ
ースに接続されるトランジスタＴＲ３が設けられてお
り、このトランジスタＴＲ３のベースには、副制御巻線
Ｎ４の誘起電圧が、ダイオードＤ４および抵抗Ｒ７を介
して与えられる。前記トランジスタＴＲ３のベースと、
ローレベルの主電源ライン１３との間にはまた、前記フ
ォトカプラＰＣ２のフォトトランジスタＴＲ４が接続さ
れている。 【００４５】したがって、重負荷の非待機時には、フォ
トカプラＰＣ２の発光ダイオードＤ３の点灯によって、
フォトトランジスタＴＲ４がｏｎし、トランジスタＴＲ
３がｏｆｆし、該トランジスタＴＲ３の影響が生じるこ
とはなく、コンデンサＣ５の充電電圧による制御トラン
ジスタＴＲ１のｏｎから主スイッチング素子Ｑのｏｆ
ｆ、およびリンギングによる主スイッチング素子Ｑのｏ
ｎという、前述のような通常のＲＣＣ動作が行われる。 【００４６】これに対して、軽負荷の待機時には、フォ
トカプラＰＣ２の発光ダイオードＤ３は消灯し、フォト
トランジスタＴＲ４はｏｆｆとなって、制御トランジス
タＴＲ１と並列にトランジスタＴＲ３が介在されること
になる。 【００４７】この軽負荷の待機時において、主スイッチ
ング素子Ｑのｏｎ状態で変圧器Ｎの１次巻線Ｎ１に励磁
エネルギが蓄積されてゆく期間は、副制御巻線Ｎ４に、
ダイオードＤ４のアノードが負電圧となる方向の誘起電
圧が発生し、トランジスタＴＲ３にベース電流が流れな
いために該トランジスタＴＲ３はｏｆｆし、非待機時と
同様の動作となる。 【００４８】また、前記軽負荷の待機時において、主ス
イッチング素子Ｑがｏｆｆすると、副制御巻線Ｎ４の誘
起電圧の方向が反転し、ダイオードＤ４が順方向バイア
スとなってトランジスタＴＲ３にベース電流が供給され
て該トランジスタＴＲ３はｏｎする。このとき、上述の
ように主スイッチング素子Ｑは既にｏｆｆであるので、
該主スイッチング素子Ｑのゲート電圧はローレベルであ
り、トランジスタＴＲ３のコレクタ電流は殆ど流れず、
供給されたベース電流の一部は、該ベースに電荷として
蓄積される。 【００４９】一方、主スイッチング素子Ｑがｏｆｆする
と、前記非待機時と同様に、変圧器Ｎの１次巻線Ｎ１に
蓄積されていた励磁エネルギが２次側に放出され、その
放出が完了すると、制御巻線Ｎ３にリンギングパルスが
発生し、同時に副制御巻線Ｎ４にもリンギングパルスが
発生する。この副制御巻線Ｎ４に発生したリンギングパ
ルスは、前述のとおりダイオードＤ４の逆方向バイアス
となり、トランジスタＴＲ３へのベース電流は零となる
けれども、上述のベース蓄積電荷の影響で、該トランジ
スタＴＲ３は主スイッチング素子Ｑのｏｆｆ後も暫くは
ｏｎし続ける。これによって、制御巻線Ｎ３に発生した
リンギングパルスがバイパスされ、主スイッチング素子
Ｑのｏｎ起動が阻止される。 【００５０】こうして主スイッチング素子Ｑのｏｎ起動
が休止している間は、副制御巻線Ｎ４には電圧は誘起さ
れず、トランジスタＴＲ３へベース電流が供給されない
ので、主電源ライン１２から分圧抵抗Ｒ１を介してコレ
クタに供給される電流によって、前記ベース蓄積電荷は
徐々に消耗されてゆき、該ベース蓄積電荷が零となった
時点で、トランジスタＴＲ３がｏｆｆし、主スイッチン
グ素子Ｑのｏｎ起動が可能になる。 【００５１】 これによって、前述の従来技術のスイッ
チング電源装置１に対して参考例としてのスイッチング
電源装置１１では、制御スイッチング素子であるトラン
ジスタＴＲ３と、動作切換え手段であるフォトカプラＰ
Ｃ２および抵抗Ｒ６と、電荷蓄積手段である副制御巻線
Ｎ４、ダイオードＤ４および抵抗Ｒ７との簡単な構成を
追加するだけで、非待機時には、たとえば８０ｋＨｚ程
度のスイッチング周波数が、待機時には、前記スイッチ
ング電源装置１では４００〜５００ｋＨｚにまで上昇し
ていたのに対して、本発明のスイッチング電源装置１１
では数ｋＨｚ程度まで低下させることができ、待機時の
電力変換効率を大幅に高めることができる。また、前記
特開平９−４７０２３号公報で示す従来技術とは、制御
スイッチング素子であるトランジスタＴＲ３が設けられ
ている点は同様であるが、同従来技術の動作切替え回路
に対応するフォトカプラＰＣ２および抵抗Ｒ６や、発振
周波数抑制回路に対応するダイオードＤ４および抵抗Ｒ
７は、構成が大幅に簡略化されていることは明らかであ
る。特に、トランジスタＴＲ３のベース蓄積電荷を利用
することによる発振周波数抑制のための構成の簡略化は
顕著である。 【００５２】また、軽負荷状態と重負荷状態との動作切
換えにフォトカプラＰＣ２を用い、そのフォトトランジ
スタＴＲ４を制御スイッチング素子であるトランジスタ
ＴＲ３の制御端子であるベースと主電源ライン１３との
間に介在されるので、フォトカプラＰＣ２の発光ダイオ
ードＤ３は、重負荷時にのみ点灯駆動される。 【００５３】したがって、動作状態に比べて待機状態が
圧倒的に長く、極低損失が要求される用途に好適であ
る。 【００５４】 本発明の実施の一形態について、図２に
基づいて説明すれば以下のとおりである。 【００５５】 図２は、本発明の実施の一形態のスイッ
チング電源装置２１の電気回路図である。このスイッチ
ング電源装置２１は、前述のスイッチング電源装置１１
に類似し、対応する部分には同一の参照符号を付して、
その説明を省略する。注目すべきは、このスイッチング
電源装置２１では、フォトカプラＰＣ２のフォトトラン
ジスタＴＲ４の接続方法が変更されており、該フォトト
ランジスタＴＲ４は、前記制御スイッチング素子である
トランジスタＴＲ３の制御端子であるベースと、電荷蓄
積手段の出力段である抵抗Ｒ７との間に直列に介在され
ている。 【００５６】したがって、フォトカプラＰＣ２の発光ダ
イオードＤ３は、軽負荷時に点灯駆動されることにな
り、重負荷時に消灯することになる。これによって、２
次側出力電圧がローレベルである主電源投入時は、発光
ダイオードＤ３は消灯し、フォトトランジスタＴＲ４が
ｏｆｆして、重負荷状態で電源が立ち上がることにな
る。このため、電源の立ち上がりに高速応答が要求され
る用途や、立ち上がり時の要求電力量が大きい用途に好
適である。 【００５７】 【発明の効果】本発明に係るスイッチング電源装置は、
以上のように、リンギングチョークコンバータ方式のス
イッチング電源装置において、重負荷時には、動作切換
え手段によって電荷蓄積手段を不能動化し、これによっ
て制御スイッチング素子をｏｆｆし、該制御スイッチン
グ素子の影響が生じることはなく、リンギングパルスを
直流カット用のコンデンサを介して主スイッチング素子
の制御端子に与えて主スイッチング素子をｏｎ駆動する
通常のスイッチング動作を行うようにし、軽負荷時に
は、前記電荷蓄積手段を能動化して、主スイッチング素
子のｏｆｆタイミングに、制御スイッチング素子の制御
端子に電荷を蓄積しておき、その電荷によって、主スイ
ッチング素子のｏｎタイミングとなっても、制御スイッ
チング素子を継続してｏｎ状態とし、リンギングパルス
をバイパスして主スイッチング素子のｏｎ駆動を阻止す
るとともに、前記動作切換え手段はフォトカプラであ
り、１次側において、フォトトランジスタが前記制御ス
イッチング素子の制御端子と電荷蓄積手段との間に直列
に介在されており、主電源投入時は、前記フォトカプラ
の発光ダイオードは消灯し、前記フォトトランジスタが
ｏｆｆした状態で電源が立ち上がるようにする。 【００５８】それゆえ、軽負荷時には、重負荷時のよう
なリンギングパルスによる主スイッチング素子の再起動
を停止し、該軽負荷時に主スイッチング素子が一旦スイ
ッチング動作を行うと、次のスイッチング動作は電源投
入時と同様に緩やかに行われるようにし、主スイッチン
グ素子のスイッチング周波数を低下することができる。
これによって、ドレイン−ソース間の浮遊容量に蓄積さ
れた電荷の引抜きに要する電力などのスイッチング周波
数に比例して増加する損失を抑制し、軽負荷時において
も高い電力変換効率を得ることができる。 【００５９】また、このような軽負荷時のスイッチング
周波数の低下を、制御スイッチング素子と、副制御巻
線、ダイオードおよび抵抗から成る電荷蓄積手段と、動
作切換え手段との簡単な構成で実現することができる。 【００６０】 【００６１】 【００６２】 【００６３】また、負荷回路の要求電力量が大きい場合
にも、電源が速やかに立ち上がり、高速応答が要求され
る用途に好適である。

【図面の簡単な説明】 【図１】本発明の実施の一形態のＲＣＣ方式のスイッチ
ング電源装置の電気回路図である。 【図２】本発明の実施の他の形態のＲＣＣ方式のスイッ
チング電源装置の電気回路図である。 【図３】ＲＣＣ方式の典型的な従来技術のスイッチング
電源装置の電気回路図である。 【符号の説明】 １１，２１ スイッチング電源装置 １２，１３ 主電源ライン １４ 起動回路 １５ スナバー回路 １６，１７ 出力電源ライン １８ 電圧検出回路 Ｃ１，Ｃ３ 平滑コンデンサ Ｃ２，Ｃ４，Ｃ５ コンデンサ Ｃ６ 寄生容量 Ｄ１ ダイオード Ｄ２，Ｄ３ 発光ダイオード Ｄ４ ダイオード（電荷蓄積手段） Ｎ 変圧器 Ｎ１ １次巻線 Ｎ２ ２次巻線 Ｎ３ 制御巻線 Ｎ４ 副制御巻線（電荷蓄積手段） ＰＣ１ フォトカプラ ＰＣ２ フォトカプラ（動作切換え手段） Ｑ 主スイッチング素子 Ｒ１，Ｒ２ 分圧抵抗 Ｒ３，Ｒ５ 抵抗 Ｒ４ バイアス抵抗 Ｒ６ 抵抗（動作切換え手段） Ｒ７ 抵抗（電荷蓄積手段） ＴＲ１ 制御トランジスタ ＴＲ２，ＴＲ４ トランジスタ ＴＲ３ トランジスタ（制御スイッチング素
子）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−47023（ＪＰ，Ａ) 特開 昭62−114470（ＪＰ，Ａ) 実開 平３−74190（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/00 - 3/44

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】主スイッチング素子のｏｎ期間中に変圧器
   内に蓄積された励磁エネルギをｏｆｆ期間に２次側の出
   力回路に出力し、出力終了後に変圧器の制御巻線に発生
   するリンギングパルスを直流カット用のコンデンサを介
   して前記主スイッチング素子の制御端子に帰還し、該主
   スイッチング素子をｏｎ駆動するリンギングチョークコ
   ンバータ方式のスイッチング電源装置において、 前記主スイッチング素子の制御端子と１次側電源ライン
   との間に介在され、前記リンギングパルスをバイパスす
   ることができる制御スイッチング素子と、 前記主スイッチング素子のｏｆｆタイミングに、制御ス
   イッチング素子の制御端子に電荷を蓄積するための副制
   御巻線、ダイオードおよび抵抗から成る電荷蓄積手段
   と、 軽負荷時に前記電荷蓄積手段を能動化する動作切換え手
   段とを含み、 前記ｏｆｆタイミングに蓄積された電荷によって、前記
   主スイッチング素子のｏｎタイミングとなっても制御ス
   イッチング素子をｏｎ状態で維持し、前記リンギングパ
   ルスをバイパスして主スイッチング素子のｏｎ駆動を阻
   止するとともに、 前記動作切換え手段はフォトカプラであり、１次側にお
   いて、フォトトランジスタが前記制御スイッチング素子
   の制御端子と電荷蓄積手段との間に直列に介在されてお
   り、 主電源投入時は、前記フォトカプラの発光ダイオードは
   消灯し、前記フォトトランジスタがｏｆｆした状態で電
   源が立ち上がるようにした ことを特徴とするスイッチン
   グ電源装置。