JP3570270B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3570270B2 JP3570270B2 JP04253799A JP4253799A JP3570270B2 JP 3570270 B2 JP3570270 B2 JP 3570270B2 JP 04253799 A JP04253799 A JP 04253799A JP 4253799 A JP4253799 A JP 4253799A JP 3570270 B2 JP3570270 B2 JP 3570270B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching element
- resistor
- main switching
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明はコードレス電話機、携帯電話機、PHSやPDAなどの小型携帯機器に用いる電源装置に関するものである。
【0002】
【従来の技術】
最近の比較的小電力の小型携帯機器の電源装置には、自励式のコンデンサタイミング方式のものがよく用いられている。このコンデンサタイミング方式は、特にターンオフ時のスイッチング損失を低減するのに有効とされ、簡単な回路で電源の高効率化を容易にするものである。
【0003】
図3に従来のこの種の電源装置を示し、その構成について説明する。直流の入力電源1にはスイッチングトランス2の1次側巻線3と主スイッチング素子4の直列回路が接続されるとともに起動抵抗5と抵抗6の直列回路が接続され、この起動抵抗5と抵抗6の接続点には主スイッチング素子4の制御端子が接続されるとともにトランジスタ7、抵抗8、コンデンサ9、抵抗10、タイミングコンデンサ11からなるパルス幅制御回路12が接続されている。このパルス幅制御回路12にはスイッチングトランス2の制御巻線13が接続されている。
【0004】
また、上記スイッチングトランス2の1次側巻線3には並列に共振用コンデンサ14が接続され、同じくスイッチングトランス2の2次側巻線15には共振用コンデンサ16が接続され、ダイオード17とコンデンサ18による整流平滑回路を介して負荷19が接続されている。
【0005】
上記構成における動作について説明すると、入力電源1から起動抵抗5を介して主スイッチング素子4の制御端子にバイアスが与えられると、主スイッチング素子4が導通を開始し、スイッチングトランス2の1次側巻線3に電圧が誘起され、スイッチング素子4にさらなる順バイアスを与えてオン状態が継続される。
【0006】
このとき、スイッチングトランス2の制御巻線13間に設けられた抵抗10とタイミングコンデンサ11の直列回路によりスイッチングのオン期間にこのタイミングコンデンサ11への充電が始まる。このタイミングコンデンサ11の充電電圧がトランジスタ7のVBEしきい電圧に達するとトランジスタはオンし主スイッチング素子4をオフするように動作する。主スイッチング素子4のオフによりスイッチングトランス2に蓄えられたエネルギーは2次側に放出され、整流平滑回路で整流されて負荷19に出力される。2次側への伝達が終るとスイッチングトランス2の電圧は反転し、再度主スイッチング素子4を順バイアスしオンさせる。この繰返しによりスイッチング動作を行うのである。
【0007】
上述のようにタイミングコンデンサ11への充電時間によりオン期間パルスが決定されスイッチング動作が行われることになる。このコンデンサタイミング方式は少ない部品点数で構成でき高効率化が図れ、しかも低コストで実現できることから、低価格小出力の小型携帯機器での主流の電源装置となっている。
【0008】
【発明が解決しようとする課題】
上記従来の構成においては、図4に示すように2次側からのフィードバックを有しない1次側制御のコンデンサタイミング方式であるため、入力電源電圧VDDが低入力電圧時にはタイミングコンデンサ11への充電に時間を要し、トランジスタ7のしきい電圧に達しなくなり、スイッチングのオン期間が長くなるかあるいはオン期間が続いたままオフしなくなる。すなわち、制御不能状態となり主スイッチング素子4に流れる三角波のオン電流IDは上昇を続ける。
【0009】
このとき、スイッチングトランス2がやがて飽和に達し、主スイッチング素子4には過大なストレスがかかるとともに最悪時には主スイッチング素子4を破壊してしまうことになる。
【0010】
これを防ぐためには、通常周辺部に何らかの制御機能、保護機能が必要とされ、複雑で部品点数が増加しコストアップとなってしまうものであった。特に入力投入の過渡時や低電圧入力時においては、上記問題が顕著になり高速動作かつ高精度な特性が必要とされることから、その設計手法や回路定数の選定、信頼性の確保には慎重を期す必要があった。
【0011】
本発明は以上のような従来の欠点を除去し、少ない構成部品で入力起動時や低電圧入力時におけるスイッチング動作の最適化を図り、小型で高効率、高速動作が行える信頼性に富んだ電源装置を提供することを目的とするものである。
【0012】
【課題を解決するための手段】
上記課題を解決するために本発明の電源装置は、入力電源にスイッチングトランスの1次側巻線と主スイッチング素子の直列回路を接続するとともに起動抵抗と抵抗の直列回路を接続し、この起動抵抗と抵抗の接続点を主スイッチング素子の制御端子に接続し、上記主スイッチング素子とスイッチングトランスの制御巻線間にパルス幅制御回路を接続し、上記主スイッチング素子の制御端子と入力電源の一方との間に上記起動抵抗と並列に上記入力電源側がカソードとなるようにダイオードを接続し、上記スイッチングトランスの2次側巻線に整流平滑回路を介して負荷を接続した構成である。
【0013】
この構成とすることにより、少ない構成部品で入力起動時や低電圧入力時におけるスイッチング動作の最適化を図り、高速動作、高効率安定動作を実現することが可能となる。
【0014】
【発明の実施の形態】
本発明の請求項1に記載の発明は、入力電源にスイッチングトランスの1次側巻線と主スイッチング素子の直列回路を接続するとともに起動抵抗と抵抗の直列回路を接続し、この起動抵抗と抵抗の接続点を主スイッチング素子の制御端子に接続し、上記主スイッチング素子とスイッチングトランスの制御巻線間にパルス幅制御回路を接続し、上記主スイッチング素子の制御端子と入力電源の一方との間に上記起動抵抗と並列に上記入力電源側がカソードとなるようにダイオードを接続し、上記スイッチングトランスの2次側巻線に整流平滑回路を介して負荷を接続した構成であり、少ない構成部品で安定した信頼性の高いものを実現することができる。
【0015】
請求項2に記載の発明は、パルス幅制御回路として主スイッチング素子の制御端子に接続されるトランジスタのコレクタと制御巻線の一端の間に抵抗とコンデンサの直列回路を接続し、トランジスタのベースと制御巻線の一端との間に抵抗を接続し、さらにトランジスタのベースとエミッタ間にタイミングコンデンサを接続して構成したものであり、スイッチングのオンパルス幅を入力電源の状況に応じて制御することができる。
【0016】
請求項3に記載の発明は、スイッチングトランスの1次側巻線に並列に共振用コンデンサを接続した構成であり、スイッチングトランスの1次側巻線の逆励磁電流を入力電源に帰還させて動作させることができ高効率、大容量を実現することができる。
【0017】
請求項4に記載の発明は、スイッチングトランスの2次側を小型携帯機器に組込んだ構成であり、非接触式の充電が行える電源装置とすることができる。
【0018】
以下、本発明の電源装置の一実施の形態について図面を用いて説明する。図1は本発明の一実施の形態の電気的回路図、図2は同動作波形図である。
【0019】
図1において20は入力電源電圧VDDを供給する入力電源で、この入力電源20は別の電源トランスを介して整流平滑された低電圧のDC電圧、自動車の12VのDC電圧または商用交流電源100Vを直流電圧に変換したいずれかで構成される。
【0020】
この入力電源20にはスイッチングトランス21の1次側巻線22と主スイッチング素子23の直列回路と、起動抵抗24と抵抗25の直列回路がそれぞれ並列に接続されている。この起動抵抗24と抵抗25の接続点は上記主スイッチング素子23の制御端子に接続され、主スイッチング素子23の制御端子と入力電源20の一方との間には起動抵抗24と並列となるようにカソード側が入力電源側になるようにダイオード26が接続されている。
【0021】
また、スイッチングトランス21の1次側巻線22には並列に共振用コンデンサ27が接続され、このスイッチングトランス21の制御巻線28と主スイッチング素子23との間にはパルス幅制御回路29が接続されている。
【0022】
このパルス幅制御回路29は、コレクタを主スイッチング素子23の制御端子に接続したトランジスタ30と、このトランジスタ30のコレクタと制御巻線28の一端との間に接続された抵抗31とコンデンサ32の直列回路と、トランジスタ30のベースと制御巻線28の一端間に接続された抵抗33と、トランジスタ30のベースとエミッタ間に接続されたタイミングコンデンサ34によって構成されている。
【0023】
また、スイッチングトランス21の2次側巻線35には共振用コンデンサ36が並列に接続され、整流用のダイオード37と平滑用のコンデンサ38からなる整流平滑回路を介して負荷39が接続されている。
【0024】
上記のような構成でその動作について説明すると、入力電源20から入力電源電圧VDDが供給されると起動抵抗24を介して主スイッチング素子23が順バイアスされてオン状態となり、スイッチングトランス21の1次側巻線22に電圧が誘起される。
【0025】
これと同時にスイッチングトランス21の制御巻線28にスイッチングトランス21の1次側巻線22との巻線比分の電圧が発生し、抵抗31とコンデンサ32を介して主スイッチング素子23のゲートにさらにバイアスを与え、主スイッチング素子23は正帰還によりオン状態を継続する。
【0026】
さらに、スイッチングトランス21の制御巻線28からの誘導電圧により抵抗33を介してタイミングコンデンサ34が充電される。トランジスタ30は上記タイミングコンデンサ34の充電電圧がしきい値に達したときに急激にオンし、主スイッチング素子23を急速にターンオフさせる。
【0027】
この繰返しによりスイッチング動作を継続してスイッチングトランス21の2次側巻線35に電圧を誘起させ、整流平滑回路で整流平滑して負荷39に直流電圧を供給する。
【0028】
図2は上記本発明の電源装置の入力オフ時における入力電源電圧VDDと主スイッチング素子23の制御端子電圧VGSおよび主スイッチング素子23に流れる電流IDを時間軸により示したものである。
【0029】
本発明においては、入力電源電圧VDDの低下時主スイッチング素子23のゲート電圧が入力電源電圧VDDより高くなった時にダイオード26を介して主スイッチング素子23のゲート電荷を急激に引抜くように動作する。このとき、主スイッチング素子23の制御端子電圧VGSのパルス幅を制限し、瞬時に主スイッチング素子23に流れる電流IDを制限し、主スイッチング素子23に過大電流が流れるのを防ぎ回路の安定動作を図る。
【0030】
ここで具体例を用いて説明すると、例えば入力電源20の電圧VDDは、車載あるいは商用電源トランスから電圧変換されたDC12Vとする。また、主スイッチング素子23の制御端子電圧VGSは主スイッチング素子23を駆動する十分な電圧として7〜10V程度に設定する。ここで、入力電源20をオフし、入力電源電圧VDDが主スイッチング素子23の制御端子電圧VGSより低下し、
VGS−VDD>ダイオード26の順電圧VF
となったとき、すなわち
VGS(7V)−VDD(6.3V)>VF(0.6V)
のときダイオード26を介し、主スイッチング素子23の制御端子電圧を入力電源20へ引抜くよう制御する。
【0031】
このとき、主スイッチング素子23のオンパルス幅は制限され、電流IDの上昇が抑えられるものである。
【0032】
上記により、主スイッチング素子23へのストレスを軽減し、最適なスイッチング動作を得るとともに、入力ダイナミックレンジを広げ、ワイド入力対応を可能とするものである。
【0033】
また、スイッチングトランス21の1次側巻線22間に比較的高容量、低インピーダンスの共振用コンデンサ27を付加することにより、コンバータを電圧共振モードにより動作させるものである。基本動作は上記と同様であるが、このコンバータ部の動作詳細について説明すると、主スイッチング素子23がオフすると、スイッチングトランス21の1次側巻線22とコンデンサ27が並列共振し、この間に発生する電圧が入力電源電圧VDDより高くなると、主スイッチング素子23のソース〜ドレイン間のダイオード26を介しスイッチングトランス21の励磁電流は入力電源20に帰還(回生)される。
【0034】
この動作は、1次回生電圧共振コンバータとも呼ばれ、特にスイッチングトランス21の2次側巻線35がないときにスイッチングトランス21の1次側巻線22に励磁されたエネルギーを1次側に回生し再利用することにより、損失のあるスナバ回路を必要とせず、高効率、ハイパワーを実現するものである。用途としては、1次側と2次側が完全に分離、絶縁された非接触型の電源装置等に適したものである。
【0035】
なお、上記構成において、2次側を全て小型携帯用機器内に組込み、電気エネルギーが不足したときに上記スイッチングトランス21の1次側巻線22に対応するように設置することにより上述の非接触型の充電用の電源装置とすることができる。
【0036】
【発明の効果】
以上のように本発明により、極めて簡単で少ない部品構成により、入力起動時や低電圧入力時におけるスイッチング動作の最適化を図ることができ、小型で高効率、高速動作で信頼性の高い電源装置を実現できるものである。
【図面の簡単な説明】
【図1】本発明の電源装置の一実施の形態における電気的回路図
【図2】同動作波形図
【図3】従来例における電源装置の電気的回路図
【図4】同動作波形図
【符号の説明】
20 入力電源(DC電圧)
21 スイッチングトランス
22 1次側巻線
23 主スイッチング素子
24 起動抵抗
25 抵抗
26 ダイオード
27 共振用コンデンサ
28 制御巻線
29 パルス幅制御回路
30 トランジスタ
31 抵抗
32 コンデンサ
33 抵抗
34 タイミングコンデンサ
35 2次側巻線
36 共振用コンデンサ
37 ダイオード
38 コンデンサ
39 負荷
Claims (4)
- 入力電源にスイッチングトランスの1次側巻線と主スイッチング素子の直列回路を接続するとともに起動抵抗と抵抗の直列回路を接続し、この起動抵抗と抵抗の接続点を主スイッチング素子の制御端子に接続し、上記主スイッチング素子とスイッチングトランスの制御巻線間にパルス幅制御回路を接続し、上記主スイッチング素子の制御端子と入力電源の一方との間に上記起動抵抗と並列に上記入力電源側がカソードとなるようにダイオードを接続し、上記スイッチングトランスの2次側巻線に整流平滑回路を介して負荷を接続した電源装置。
- パルス幅制御回路として主スイッチング素子の制御端子に接続されるトランジスタのコレクタと制御巻線の一端の間に抵抗とコンデンサの直列回路を接続し、トランジスタのベースと制御巻線の一端との間に抵抗を接続し、さらにトランジスタのベースとエミッタ間にタイミングコンデンサを接続して構成した請求項1に記載の電源装置。
- スイッチングトランスの1次側巻線に並列に共振用コンデンサを接続した請求項1に記載の電源装置。
- スイッチングトランスの2次側を小型携帯機器に組込んだ構成とした請求項1に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04253799A JP3570270B2 (ja) | 1999-02-22 | 1999-02-22 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04253799A JP3570270B2 (ja) | 1999-02-22 | 1999-02-22 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000245145A JP2000245145A (ja) | 2000-09-08 |
JP3570270B2 true JP3570270B2 (ja) | 2004-09-29 |
Family
ID=12638832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04253799A Expired - Lifetime JP3570270B2 (ja) | 1999-02-22 | 1999-02-22 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3570270B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100557933C (zh) * | 2006-12-21 | 2009-11-04 | 辉芒微电子(深圳)有限公司 | 启动电路及其开关电源 |
CN101414748B (zh) * | 2007-10-19 | 2013-03-06 | 深圳迈瑞生物医疗电子股份有限公司 | 一种启动控制电路及其对电源控制芯片保护的方法 |
-
1999
- 1999-02-22 JP JP04253799A patent/JP3570270B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100557933C (zh) * | 2006-12-21 | 2009-11-04 | 辉芒微电子(深圳)有限公司 | 启动电路及其开关电源 |
CN101414748B (zh) * | 2007-10-19 | 2013-03-06 | 深圳迈瑞生物医疗电子股份有限公司 | 一种启动控制电路及其对电源控制芯片保护的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000245145A (ja) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6788556B2 (en) | Switching power source device | |
EP1120892B1 (en) | Switching power supply unit | |
JP4671020B2 (ja) | 多出力共振型dc−dcコンバータ | |
EP0938184B1 (en) | Switching power supply | |
KR20010080701A (ko) | 공진 모드 전원 장치 | |
JP2003224973A (ja) | スイッチング電源装置 | |
JP3760379B2 (ja) | スイッチング電源装置 | |
JP4830408B2 (ja) | 電力変換装置 | |
JP5012404B2 (ja) | 同期整流型dc−dcコンバータ | |
US6072702A (en) | Ringing choke converter | |
JP3591635B2 (ja) | 直流−直流変換装置 | |
JP2004194387A (ja) | スイッチング電源装置 | |
JP3570270B2 (ja) | 電源装置 | |
JP2001292571A (ja) | 同期整流回路 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
US6788032B2 (en) | Softing switching DC-to-DC converter with an active power sink circuit | |
EP1249067B1 (en) | Portable device with reduced power dissipation | |
JP2001275276A (ja) | 無停電電源装置 | |
US6233164B1 (en) | Protection circuit for a switched-mode power supply | |
JP3458363B2 (ja) | スイッチング電源 | |
JPH11341799A (ja) | 同期整流型dc−dcコンバータ | |
JPH099615A (ja) | スイッチング電源装置 | |
EP1001519A1 (en) | Protection circuit for a switched-mode power supply | |
JPH0580186U (ja) | 電圧共振型スイッチング電源の補助電源回路 | |
JP2001333579A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |