JP3505016B2 - 薄膜トランジスタ基板 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いた薄膜トランジスタ基板に関し、特に、反射型の
アクティブマトリックス型液晶ディスプレイ装置に利用
される薄膜トランジスタ基板に関する。

【０００２】

【従来の技術】近年、ワードプロセッサ、ラップトップ
パソコン、ポケットテレビなどの製品に、液晶ディスプ
レイ装置が広く利用されている。現在、一般的に用いら
れている液晶ディスプレイ装置は、単純マトリックス型
ディスプレイ装置とアクティブマトリックス型ディスプ
レイ装置とに大別される。単純マトリックス型ディスプ
レイ装置は、液晶層をはさんで、一方の基板に垂直方向
の配線を設け、他方の基板に水平方向の配線を設け、そ
れぞれの配線の交差部分により１画素を形成するもので
ある。これに対して、アクティブマトリックス型ディス
プレイ装置は、薄膜トランジスタに代表される能動素子
をマトリックス状に配列した基板を用い、各画素にそれ
ぞれ１個ずつトランジスタを対応させて画素ごとに駆動
を行うものである。単純マトリックス型ディスプレイ装
置に比べて、アクティブマトリックス型ディスプレイ装
置は、階調性や応答性に優れているが、多数のトランジ
スタを基板上に形成する必要があるため、製造プロセス
は複雑になり、コストも高くなる。

【０００３】一般的な薄膜トランジスタは、基板上にゲ
ート電極を形成し、この上にゲート絶縁層を介して真性
半導体からなる半導体チャネル層を形成し、この半導体
チャネル層に対してソース電極およびドレイン電極を接
続して構成される。ゲート電極に印加する電圧を制御す
ることにより、半導体チャネル層を導通状態にしたり、
非導通状態にしたりすることができ、ソース電極とドレ
イン電極との間がＯＮ／ＯＦＦするスイッチング素子と
しての動作を行うことができる。アクティブマトリック
ス型ディスプレイ装置では、１画素に１トランジスタが
対応するように、各トランジスタを縦横にマトリックス
状に配列してなる薄膜トランジスタ基板を構成し、この
薄膜トランジスタ基板と対向基板との間に液晶を充填す
ることになる。この薄膜トランジスタ基板において、た
とえばゲート電極をこのマトリックス状配列の横方向に
伸ばし、ソース電極をこのマトリックス状配列の縦方向
に伸ばし、ドレイン電極を各画素に対応する表示電極に
接続すれば、ゲート電極とソース電極との組み合わせに
より、任意の画素に対応する表示電極の電位を制御する
ことができるようになる。

【０００４】

【発明が解決しようとする課題】アクティブマトリック
ス型ディスプレイ装置の解像度を向上させるためには、
薄膜トランジスタ基板上に形成されるトランジスタの微
細化を図り、集積度を向上させる必要がある。一般に、
薄膜トランジスタの製造プロセスには、所定のフォトマ
スクを用いたフォトリソグラフィ工程が必要になるが、
薄膜トランジスタを微細化するには、この製造プロセス
におけるマスクの位置合わせを高精度で行う必要が生じ
る。特に、ゲート電極／ドレイン電極間の寄生容量や、
ゲート電極／ソース電極間の寄生容量は、マスクの位置
合わせ誤差に応じて大きく変化するため、高精度での位
置合わせを行わないと均一な表示特性をもったディスプ
レイ装置を製造することができなくなる。このように、
高精度なフォトリソグラフィ工程を必要とする製造プロ
セスを行うには、高価な設備機器が必要となり、製造コ
ストも高くならざるを得ない。

【０００５】 そこで本発明は、できるだけ簡単なプロ
セスで製造が可能な薄膜トランジスタ基板を提供するこ
とを目的とする。

【０００６】

【課題を解決するための手段】(1) 本発明の第１の態
様は、基板上にゲート電極を形成し、この上にゲート絶
縁層を介して半導体チャネル層を形成し、この半導体チ
ャネル層に対してソース電極およびドレイン電極を接続
して構成される薄膜トランジスタを、縦横にマトリック
ス状に複数配置してなる薄膜トランジスタ基板におい
て、絶縁性の基板と、この基板上に形成された横方向に
伸びる細長い電極層からなり、横方向に配置された複数
のトランジスタを制御する機能を有する複数のゲート電
極と、このゲート電極を埋め込むように、基板上の全面
に形成された物理的に単一のゲート絶縁層と、このゲー
ト絶縁層の上面の全面に形成された物理的に単一の半導
体チャネル層と、この半導体チャネル層の上面に、マト
リックス状に配置された複数の島状電極層と、縦方向に
配置された個々の島状電極層をそれぞれ完全に取り囲む
複数の環状電極層を連結することにより構成され、半導
体チャネル層の上面に形成された縦方向に伸びる細長い
複数の梯子状電極層と、を設け、島状電極層および環状
電極層のいずれか一方をソース電極、他方をドレイン電
極とする薄膜トランジスタが構成されるようにし、か
つ、島状電極層と環状電極層との間の空隙部分に対応す
る半導体チャネル層内の領域によって薄膜トランジスタ
のＯＮ／ＯＦＦ動作を支配するチャネル領域が形成され
るようにしたものである。

【０００７】

【０００８】

【０００９】 (2) 本発明の第２の態様は、上述の第
１の態様に係る薄膜トランジスタ基板において、各島状
電極層および各梯子状電極層と、半導体チャネル層と、
の間に、両層間のオーミック接触を確保するための不純
物拡散層を形成したものである。

【００１０】 (3) 本発明の第３の態様は、上述の第
１または第２の態様に係る薄膜トランジスタ基板におい
て、島状電極層および梯子状電極層の上面に絶縁層を形
成し、この絶縁層上に、各トランジスタに対応した導電
性の反射型表示電極層を形成し、絶縁層に開口したコン
タクトホールを介して、反射型表示電極層とこれに対応
するトランジスタの島状電極層とを電気的に接続したも
のである。

【００１１】

【発明の実施の形態】

＜従来の一般的な薄膜トランジスタ基板＞以下、本発明
を図示する実施形態に基づいて説明する。はじめに、従
来の一般的な薄膜トランジスタ基板の構造を簡単に説明
しておく。図１は、一般的な透過式のアクティブマトリ
ックス型液晶ディスプレイ装置に利用する薄膜トランジ
スタ基板のトランジスタ構成を示す上面図である。図に
破線で示されている部分がゲート電極層２である。この
ゲート電極層２は、図の横方向に伸びディスプレイの走
査線に対応する主部と、この主部から図の下方に伸び、
各トランジスタ素子についてのゲートとして作用するゲ
ート部と、によって構成されている。一方、図に実線で
示されている部分がソース電極層６であり、このソース
電極層６は図の縦方向に伸び、ディスプレイのデータ線
として機能する。こうして、横方向に配列された複数の
ゲート電極層２と、縦方向に配列された複数のソース電
極層６と、によって多数の升目が形成され、この各升目
に表示電極層９（図に二点鎖線で示す）が形成される。
この各表示電極層９に対して電気的に接触するように、
各ドレイン電極層８（図に一点鎖線で示す）が形成され
ており、各ソース電極層６とドレイン電極層８との間
に、半導体チャネル層４（図に点線で示す）が形成され
ている。各半導体チャネル層４には、ゲート電極層２の
ゲート部が重なっており、このゲート電極層２に印加す
る電圧によって、半導体チャネル層４内のチャネルをＯ
Ｎ／ＯＦＦ制御することができる。

【００１２】上述の構造において、１組の薄膜トランジ
スタは、ソース電極層６の一部分、ドレイン電極層８、
これらの間に形成された半導体チャネル層４、そしてこ
の半導体チャネル層４を制御するためのゲート電極層２
のゲート部、によって構成されることになる。図１に
は、４組の薄膜トランジスタが形成されている状態が示
されているが、実際には多数のトランジスタが二次元平
面上に縦横マトリックス状に配列され、各表示電極９を
１画素とするディスプレイが形成される。特定の１走査
線に対応するゲート電極層２に所定の電圧を印加すれ
ば、図の横一列に並んだ薄膜トランジスタの半導体チャ
ネル層４をＯＮの状態にすることができ、データ線とし
ての各ソース電極６に与えた信号値を表示電極９に書き
込むことができる。別言すれば、図の横方向に配列され
た複数のゲート電極層２と、図の縦方向に配列された複
数のソース電極層６と、に対して選択的に電圧を印加す
ることにより、二次元平面上に配列された多数の表示電
極９のうちの所望の電極に所望の電荷を蓄積させること
ができる。

【００１３】図１における切断線Ｘ−Ｘ´に相当する断
面の一部を図２に示す。ガラス基板１上にゲート電極層
２が形成されており、その上に、ゲート絶縁層３を挟ん
で、半導体チャネル層４が形成されている。更に、ソー
ス側不純物拡散層５を介してソース電極層６が、ドレイ
ン側不純物拡散層７を介してドレイン電極層８が、それ
ぞれ形成されている。ソース側不純物拡散層５およびド
レイン側不純物拡散層７は、半導体チャネル層４に対す
るオーミック接触を確保するための中間層である。

【００１４】このような構造をもった薄膜トランジスタ
では、寄生容量の発生が問題になる。これを図３に基づ
いて説明しよう。図３は図２の断面図を別な描き方で示
したものであるが、ここで、ゲート電極層２、ソース電
極層６、ドレイン電極層８、の空間的な位置関係に着目
すれば、寄生容量が発生していることが理解できよう。
すなわち、ゲート電極層２とソース電極層６とは、図の
区間Δ１において重複しており、ゲート電極層２とドレ
イン電極層８とは、図の区間Δ２において重複してい
る。したがって、各電極の太線で示す部分が上下で対向
電極を形成し、容量素子が形成されることになる。この
ような寄生容量は、ゲート電極層２に与えたゲートパル
スの波形を変形させる作用があり、この寄生容量値にば
らつきが生じると、各画素ごとの表示特性にばらつきが
生じることになる。この寄生容量値を均一にするには、
図３における区間Δ１，Δ２の幅を均一に保つ必要があ
る。既に述べたように、従来は、高度な位置合わせ技術
により、フォトリソグラフィ工程における位置合わせ誤
差を微小に保ち、寄生容量の均一化を図っていた。

【００１５】＜本発明に係る薄膜トランジスタ基板＞図
４は、本発明に係る薄膜トランジスタ基板のトランジス
タ構成を示す上面図である。図に破線で示されている部
分がゲート電極層１２であり、図の横方向に伸びた細長
い構造を有する。一方、図に実線で示されている部分が
ソース電極層１６であり、図の縦方向に伸び、所定間隔
で正方形状の開口部を有する梯子状構造を有する。ま
た、図に一点鎖線で示されている部分はドレイン電極層
１８であり、ソース電極層１６の各開口部内に配置され
た正方形状の構造を有する。図４に示されている各電極
層は、いずれもガラス基板上に形成されており、このガ
ラス基板上には、図示されていない絶縁層や半導体チャ
ネル層が形成されている。このような構造は、図５およ
び図６の側断面図に明瞭に示されている。図５は、図４
における切断線Ｘ−Ｘ´に相当する側断面図であり、図
６は、図４における切断線Ｙ−Ｙ´に相当する側断面図
である。これら側断面図からわかるように、ガラス基板
１１上にゲート電極層１２が形成されており、その上
に、ゲート絶縁層１３を挟んで、半導体チャネル層１４
が形成されている。更に、ソース側不純物拡散層１５を
介してソース電極層１６が、ドレイン側不純物拡散層１
７を介してドレイン電極層１８が、それぞれ形成されて
いる。ソース側不純物拡散層１５およびドレイン側不純
物拡散層１７は、半導体チャネル層１４に対するオーミ
ック接触を確保するための中間層である。

【００１６】図７は、図４〜図６に示した構造の分解斜
視図であり、この構造がより明瞭に示されている。図の
下半分には、ガラス基板１１、ゲート電極層１２、ゲー
ト絶縁層１３、半導体チャネル層１４の積層構造が示さ
れており、図の上半分には、ソース側不純物拡散層１
５、ソース電極層１６、ドレイン側不純物拡散層１７、
ドレイン電極層１８の積層構造が示されている。図の上
半分に示した構造体は、図の下半分に示した構造体の上
面に載置されることになる。

【００１７】このような構造をもった薄膜トランジスタ
基板において、１組の薄膜トランジスタは、ソース電極
層１６の一部分（１つの開口部を取り囲む環状部分）、
１つの島状のドレイン電極層１８、これら両電極層の下
方に位置する半導体チャネル層１４の一部分、そしてこ
の半導体チャネル層１４の下方に位置するゲート電極層
１２の一部分、によって構成されることになる。図４に
は、４組の薄膜トランジスタが形成されている状態が示
されているが、実際には多数のトランジスタが二次元平
面上に縦横マトリックス状に配列されることになり、各
トランジスタのドレイン電極層１８には、それぞれディ
スプレイを構成する表示電極（図示されていない）が電
気的に接続される。ソース電極層１６は、図の縦方向に
細長い梯子状の構造を有し、各開口部の内側部分に、そ
れぞれ島状のドレイン電極層１８が配置されることにな
る。したがって、薄膜トランジスタ基板全体としては、
梯子状のソース電極層１６が、図の左右に互いに隣接す
るように多数配置され、各ソース電極層１６のそれぞれ
の開口部内には、それぞれドレイン電極層１８が配置さ
れ、結局、多数のドレイン電極層１８が縦横マトリック
ス状に配置されることになる。

【００１８】図４の上面図に示されているように、ゲー
ト電極層１２は、図の横方向に配置された複数のトラン
ジスタについての共通ゲート電極として機能し、ソース
電極層１６は、図の縦方向に配置された複数のトランジ
スタについての共通ソース電極として機能する。上述し
たように、１組の薄膜トランジスタのソース／ドレイン
電極は、１つの島状のドレイン電極層１８と、この島状
のドレイン電極層１８を周囲から取り囲むソース電極層
１６の環状部分（１つの開口部を取り囲む環状部分）か
ら構成されており、ソース／ドレイン間には、「口」の
字状の空隙部分が形成されている。半導体チャネル層１
４のうち、この「口」の字状の空隙部分に対応する領域
が、トランジスタのＯＮ／ＯＦＦ動作を支配するチャネ
ル領域となり、半導体チャネル層１４の下方に配置され
たゲート電極層１２に与える電圧により、このチャネル
領域を流れる電流を制御することが可能になる。

【００１９】すなわち、特定の１走査線に対応するゲー
ト電極層１２に所定の電圧を印加すれば、図の横一列に
並んだ薄膜トランジスタのチャネル領域をＯＮの状態に
することができ、データ線としての各ソース電極１６に
与えた信号値をドレイン電極層１８側に書き込むことが
できる。別言すれば、図の横方向に配置された複数のゲ
ート電極層１２と、図の縦方向に配置された複数のソー
ス電極層１６と、に対して選択的に電圧を印加すること
により、二次元平面上に配列された多数のドレイン電極
層１８のうちの所望の電極に所望の電荷を蓄積させるこ
とができる。

【００２０】＜本発明に係る薄膜トランジスタ基板のメ
リット＞上述した薄膜トランジスタ基板は、製造プロセ
スを簡単にする次のような２つのメリットを有する。第
１のメリットは、マスク合わせの許容誤差範囲が大きく
なるというメリットである。本発明に係る薄膜トランジ
スタ基板では、図４の上面図からわかるように、ゲート
電極層１２と、ソース電極層１６およびドレイン電極層
１８と、の相対位置が多少ずれたとしても、ゲート／ソ
ース間の寄生容量値やゲート／ドレイン間の寄生容量値
は変化しないのである。別言すれば、図４に破線で示す
ゲート電極層１２の位置を多少ずらした場合でも、ゲー
ト電極層１２とソース電極層１６との重なり部分の面
積、あるいは、ゲート電極層１２とドレイン電極層１８
との重なり部分の面積に、変化は全く生じないのであ
る。このため、ゲート電極層１２をパターニングするた
めのフォトリソグラフィ工程におけるフォトマスクの位
置精度や、ソース電極層１６およびドレイン電極層１８
をパターニングするためのフォトリソグラフィ工程にお
けるフォトマスクの位置精度は、従来の薄膜トランジス
タ基板を製造する場合の位置精度に比べて低くても、各
トランジスタごとの寄生容量値のばらつきは生じないの
で、表示特性にむらのないディスプレイ装置が実現でき
る。

【００２１】第２のメリットは、半導体チャネル層１４
に対するパターニングを省略できるというメリットであ
る。図１に示すように、従来の薄膜トランジスタ基板で
は、半導体チャネル層４は、各トランジスタごとに物理
的に独立した層となっている。これは、物理的に連続し
た単一の半導体チャネル層にしてしまうと、ゲート電極
層２によって制御されるチャネル領域以外の領域を通っ
て、ソース電極層６とドレイン電極層８との間にリーク
電流が流れてしまうためである。したがって、図１に示
すような従来構造の薄膜トランジスタ基板では、半導体
チャネル層に対するパターニング工程は不可欠の工程と
なる。これに対して、図４に示す本発明に係る薄膜トラ
ンジスタ基板では、半導体チャネル層に対するパターニ
ング工程は不要である。図７の分解斜視図にも示されて
いるように、半導体チャネル層１４は物理的に連続した
単一の層であり、縦横マトリックス状に配された多数の
トランジスタについて、共通の半導体チャネル層を構成
している。このように、単一の共通半導体チャネル層を
構成しても、ソース電極層１６とドレイン電極層１８と
の間に重大なリーク電流が流れるおそれはない。なぜな
ら、図４の上面図に示されているように、個々のドレイ
ン電極層１８は、その周囲が完全にソース電極層１６に
よって取り囲まれた構造をなしており、「口」の字状の
チャネル領域の導通特性は、ゲート電極層１２によって
確実に制御できる構造となっているためである。

【００２２】一般に、半導体プレーナプロセスにおい
て、１つの層に対するパターニング工程は、レジストの
塗布、乾燥、フォトマスクの位置合わせ、露光、現像、
エッチング、レジストの剥離、といった数々の処理から
なり、手間と時間のかかる工程である。本発明に係る薄
膜トランジスタ基板では、半導体チャネル層１４に対す
るパターニング工程を完全に省略することができるの
で、全体的な製造プロセスを大幅に単純化することがで
きる。

【００２３】＜反射型表示電極層を形成した実施形態＞
薄膜トランジスタ基板をアクティブマトリックス型液晶
ディスプレイ装置に利用する場合、液晶に電圧を印加す
るための表示電極層を設け、各ドレイン電極層に電気的
に接続する必要がある。たとえば、図１に示す従来の薄
膜トランジスタ基板の場合、各トランジスタごとに表示
電極層９が設けられ、各ドレイン電極層８に接続されて
いる。この表示電極層９は、ディスプレイの１画素領域
に対応する層であり、できるだけ広い面積を確保するこ
とが望ましい。ただ、いわゆる透過式の液晶ディスプレ
イ装置の場合、この表示電極層９には、基板裏面側から
の光が透過する必要があるため、表示電極層９が非透光
性層と平面的に重なってしまっては具合が悪い。図１に
示す薄膜トランジスタ基板において、表示電極層９が他
の層を避けるように形成されているのはこのためであ
る。

【００２４】図４に示した本発明に係る薄膜トランジス
タ基板を、アクティブマトリックス型液晶ディスプレイ
装置に利用する場合、やはり１画素領域に対応する表示
電極層を設け、各ドレイン電極層に電気的に接続する必
要がある。しかしながら、他の非透光性層と平面的な重
なりを避けるように表示電極層を形成することは、図４
に示す構造をもつ薄膜トランジスタ基板では非常に困難
である。したがって、本発明に係る薄膜トランジスタ基
板は、いわゆる透過式の液晶ディスプレイ装置に利用す
るのには不向きであり、もっぱら反射式の液晶ディスプ
レイ装置に利用するのが好ましい。

【００２５】図８は、図４に示す薄膜トランジスタ基板
に、更に、反射型表示電極層１９を付加した状態を示す
上面図である。図に二点鎖線で示す領域が、反射型表示
電極層１９を示している。反射型表示電極層１９を付加
した立体的な構造は、図９および図１０の側断面図に明
瞭に示されている。図９は、図８における切断線Ｘ−Ｘ
´に相当する側断面図であり、図１０は、図８における
切断線Ｙ−Ｙ´に相当する側断面図である。これら側断
面図からわかるように、トランジスタを構成するソース
電極層１６およびドレイン電極層１８の上面に絶縁層２
０が形成され、この絶縁層２０上に、各トランジスタに
対応した導電性の反射型表示電極層１９（たとえば、ア
ルミニウム層）が形成されている。絶縁層２０には、コ
ンタクトホールＨが開口されており、このコンタクトホ
ールＨを介して、反射型表示電極層１９の一部分がドレ
イン電極層１８の上面部分に接続されている。反射式の
液晶ディスプレイ装置に用いる薄膜トランジスタ基板で
は、表示電極層が基板裏面側からの光を透過する必要は
ないので、トランジスタ形成部分の上方に表示電極層を
形成することができ、特有の構造をもった本発明に係る
薄膜トランジスタを採用しても、何ら問題は生じない。

【００２６】以上、本発明を図示する実施形態に基づい
て説明したが、本発明はこれらの実施形態に限定される
ものではなく、この他にも種々の形態で実施可能であ
る。要するに、本発明は、半導体チャネル層の上面に、
島状電極層と、この島状電極層を周囲から取り囲むよう
な環状電極層と、を形成し、この島状電極層および環状
電極層のいずれか一方をソース電極、他方をドレイン電
極として用いることができれば、どのような形態で実施
してもかまわない。また、上述の実施形態では、島状の
ドレイン電極層の周囲をソース電極層が取り囲むような
構造を示したが、一般にＦＥＴトランジスタにおける
「ドレイン電極」および「ソース電極」なる名称は、電
流の方向を考慮して定めたものであり、可換性を有する
ものである。したがって、逆に、島状のソース電極層の
周囲をドレイン電極層が取り囲むような構造をもった薄
膜トランジスタとして、本発明を実施することも可能で
ある。

【００２７】

【発明の効果】以上のとおり本発明によれば、半導体チ
ャネル層の上面に形成した島状電極層と環状電極層とに
よりトランジスタのソース／ドレインを構成するように
したため、製造プロセスが簡単な薄膜トランジスタ基板
を実現できる。

【図面の簡単な説明】

【図１】一般的な透過式のアクティブマトリックス型液
晶ディスプレイ装置に利用する薄膜トランジスタ基板の
トランジスタ構成を示す上面図である。

【図２】図１における切断線Ｘ−Ｘ´に相当する側断面
図である。

【図３】図２の側断面図を、寄生容量の説明を行うため
に別な描き方で示した図である。

【図４】本発明に係る薄膜トランジスタ基板のトランジ
スタ構成を示す上面図である。

【図５】図４における切断線Ｘ−Ｘ´に相当する側断面
図である。

【図６】図４における切断線Ｙ−Ｙ´に相当する側断面
図である。

【図７】図４〜図６に示す構造の分解斜視図である。

【図８】図４に示す薄膜トランジスタ基板に、更に、反
射型表示電極層１９を付加した状態を示す上面図であ
る。

【図９】図８における切断線Ｘ−Ｘ´に相当する側断面
図である。

【図１０】図８における切断線Ｙ−Ｙ´に相当する側断
面図である。

【符号の説明】

１…ガラス基板 ２…ゲート電極層 ３…ゲート絶縁層 ４…半導体チャネル層 ５…ソース側不純物拡散層 ６…ソース電極層 ７…ドレイン側不純物拡散層 ８…ドレイン電極層 ９…表示電極層 １１…ガラス基板 １２…ゲート電極層 １３…ゲート絶縁層 １４…半導体チャネル層 １５…ソース側不純物拡散層 １６…ソース電極層 １７…ドレイン側不純物拡散層 １８…ドレイン電極層 １９…反射型表示電極層 ２０…絶縁層 Ｈ…コンタクトホール

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−58028（ＪＰ，Ａ) 特開 平７−92494（ＪＰ，Ａ) 特開 昭64−82674（ＪＰ，Ａ) 特開 昭60−73617（ＪＰ，Ａ) 特開 昭61−147573（ＪＰ，Ａ) 特開 平７−92493（ＪＰ，Ａ) 特開 平５−315328（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 基板上にゲート電極を形成し、この上に
   ゲート絶縁層を介して半導体チャネル層を形成し、この
   半導体チャネル層に対してソース電極およびドレイン電
   極を接続して構成される薄膜トランジスタを、縦横にマ
   トリックス状に複数配置してなる薄膜トランジスタ基板
   であって、 絶縁性の基板と、 前記基板上に形成された横方向に伸びる細長い電極層か
   らなり、横方向に配置された複数のトランジスタを制御
   する機能を有する複数のゲート電極と、 前記ゲート電極を埋め込むように、前記基板上の全面に
   形成された物理的に単一のゲート絶縁層と、 前記ゲート絶縁層の上面の全面に形成された物理的に単
   一の半導体チャネル層と、 前記半導体チャネル層の上面に、マトリックス状に配置
   された複数の島状電極層と、 縦方向に配置された個々の島状電極層をそれぞれ完全に
   取り囲む複数の環状電極層を連結することにより構成さ
   れ、前記半導体チャネル層の上面に形成された縦方向に
   伸びる細長い複数の梯子状電極層と、 を備え、前記島状電極層および前記環状電極層のいずれ
   か一方をソース電極、他方をドレイン電極とする薄膜ト
   ランジスタが構成されており、かつ、前記島状電極層と
   前記環状電極層との間の空隙部分に対応する前記半導体
   チャネル層内の領域によって前記薄膜トランジスタのＯ
   Ｎ／ＯＦＦ動作を支配するチャネル領域が形成されてい
   ることを特徴とする薄膜トランジスタ基板。
2. 【請求項２】 請求項１に記載の薄膜トランジスタ基板
   において、 各島状電極層および各梯子状電極層と、半導体チャネル
   層と、の間に、両層間のオーミック接触を確保するため
   の不純物拡散層を形成したことを特徴とする薄膜トラン
   ジスタ基板。
3. 【請求項３】 請求項１または２に記載の薄膜トランジ
   スタ基板において、 島状電極層および梯子状電極層の上面に絶縁層を形成
   し、この絶縁層上に、各トランジスタに対応した導電性
   の反射型表示電極層を形成し、前記絶縁層に開口したコ
   ンタクトホールを介して、前記反射型表示電極層とこれ
   に対応するトランジスタの島状電極層とを電気的に接続
   したことを特徴とする薄膜トランジスタ基板。