JP3482762B2 - パワーモジュールスタック - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はインバータの出力
回路におけるハイパワー用半導体増幅機能素子（パワー
半導体素子）により構成したブリッジ回路の内の直列２
辺を形成するパワーモジュールスタックに係り、特に、
大容量インバータに最適な複数並列接続した大電力用パ
ワーモジュールの高速スイッチング特性を向上させたパ
ワーモジュールスタックに関する。

【０００２】

【従来の技術】一般的な三相交流を出力するインバータ
回路は図３に示すように形成されている。インバータの
直流／交流変換部においては、図３に示すように交流の
各相ごとに、直列に接続した各一対の電力用半導体増幅
機能素子（電力用増幅機能素子という）の接続点から負
荷の対応相の電源回路に並列に接続し、負荷に電力を供
給する場合には、その交流周波数の位相関係に対応して
所定相の電力用増幅機能素子の導通、不導通を交互に制
御している。即ち、三相交流負荷の場合は、Ｕ相の電力
用増幅機能素子１ＵＵと１ＵＤを直列に接続してプラス
電源回路Ｐとマイナス電源回路Ｎとの間に接続し、電力
用増幅機能素子１ＵＵと１ＵＤの接続点から負荷２のＵ
相に接続し、Ｖ相の電力用増幅機能素子１ＶＵと１ＶＤ
を直列に接続してプラス電源回路Ｐとマイナス電源回路
Ｎとの間に接続し、電力用増幅機能素子１ＶＵと１ＶＤ
の接続点から負荷２のＶ相に接続し、Ｗ相の電力用増幅
機能素子１ＷＵと１ＷＤを直列に接続してプラス電源回
路Ｐとマイナス電源回路Ｎとの間に接続し、電力用増幅
機能素子１ＷＵと１ＷＤの接続点から負荷２のＷ相に接
続している。又、各電力用増幅機能素子１ＵＵ、１Ｕ
Ｄ、１ＶＵ、１ＶＤ、１ＷＵ、１ＷＤは夫々ドライバ素
子３ＵＵ、３ＵＤ、３ＶＵ、３ＶＤ、３ＷＵ、３ＷＤに
よって直列に接続された夫々の電力用増幅機能素子１Ｕ
Ｕと１ＵＤ、１ＶＵと１ＶＤ、１ＷＵと１ＷＤが同時に
オンしないで負荷に適切な三相電力が供給されるように
制御されている。ドライバ素子３ＵＵ、３ＵＤ、３Ｖ
Ｕ、３ＶＤ、３ＷＵ、３ＷＤは制御回路４によって上述
した制御信号を出力するように制御されている。制御回
路４には負荷各相Ｕ、Ｖ、Ｗの電流指令信号ｉＵＳ、ｉ
ＶＳ、ｉＷＳが入力する信号線が上位制御装置（図示せ
ず）から接続されている。又、インバータ回路には、負
荷各相Ｕ、Ｖ、Ｗの電流を検出して制御回路４に戻すフ
ィードバック回路を備えている。

【０００３】上述の回路構成において、一般的なインバ
ータは電力用増幅機能素子に高速スイッチング特性を備
えた半導体スイッチング素子を使用し、正弦波形状の出
力振幅に比例した幅のパルスを出力するＰＷＭ方式が使
用され、電源回路の内のプラス電源回路Ｐとマイナス電
源回路Ｎとの間には、大電力スイッチングの影響を軽減
するために大容量の電解コンデンサ５が並列に接続され
ている。即ち、制御回路４においては、電流指令信号ｉ
ＵＳ、ｉＶＳ、ｉＷＳの値と各相の負荷電流値を比較
し、負荷電流値が指令信号の値に一致するようにＰＷＭ
方式のスイッチング信号を作成して、各ドライバ素子３
ＵＵ、３ＵＤ、３ＶＵ、３ＶＤ、３ＷＵ、３ＷＤに供給
している。

【０００４】次に、図３に示したインバータ回路の一部
を詳細に記した図４によって大電力用インバータの例を
説明する。図４において、１Ｕ１〜１Ｕ４、１Ｄ１〜１
Ｄ４は図３に示した三相の高速スイッチング特性を備え
た電力用半導体増幅機能素子（以下パワー半導体素子と
称す）１ＵＵ、１ＵＤ、１ＶＵ、１ＶＤ、１ＷＵ、１Ｗ
Ｄの内の一相分の直列に接続されたパワー半導体素子を
示していて、プラス電源回路Ｐ側に接続したパワー半導
体素子と、マイナス電源回路Ｎ側に接続したパワー半導
体素子は、出力電力とパワー半導体素子の電力特性に対
応して、本例では、夫々４個の素子を並列接続してい
る。又、３Ｕは並列接続された４個のパワー半導体素子
１Ｕ１〜１Ｕ４のドライバ機能素子、３Ｄは並列接続さ
れた４個のパワー半導体素子１Ｄ１〜１Ｄ４のドライバ
機能素子であって、ドライバ機能素子３Ｕ、３Ｄに接続
する制御回路（図３に示した符号４）の図示説明は省略
している。又、５Ｕ１〜５Ｕ５及び５Ｄ１〜５Ｄ５は、
プラス電源回路Ｐとマイナス電源回路Ｎの間に接続した
コンデンサで、通常は電解コンデンサが使用され、本例
では電源電圧と必要な静電容量との対応で、５個並列に
接続した電解コンデンサ（以下コンデンサと称して説明
する）を２組直列に接続している。各コンデンサ５Ｕ１
〜５Ｕ５及び５Ｄ１〜５Ｄ５には、電圧バランスを取る
ための抵抗６が夫々接続されている。又、７Ｕ１〜７Ｕ
４及び７Ｄ１〜７Ｄ４は、夫々パワー半導体素子１Ｕ１
〜１Ｕ４及び１Ｄ１〜１Ｄ４の夫々のコレクタ、エミッ
タ端子間に並列に接続した安定動作補償用のスナバモジ
ュールである。大電力用インバータには、各パワー半導
体素子の発熱による温度上昇を防止するためのファン８
が設けられている。なお、８Ｍはファン８の駆動用モー
タである。上述した主要機能以外の説明は省略する。

【０００５】上述したインバータ等に使用されるパワー
半導体素子１ＵＵ、１ＵＤ、１ＶＵ、１ＶＤ、１ＷＵ、
１ＷＤに現状では最適な半導体素子として、図５に示さ
れるような形状の絶縁ゲートバイポーラトランジスタ
（以下ＩＧＢＴという）を構成したパワーモジュールが
使用されている。図５において、同図（Ａ）はパワーモ
ジュールの内部に構成される高速スイッチング特性を備
えたパワー半導体素子であるＩＧＢＴの等価回路、同図
（Ｂ）は平面図、同図（Ｃ）は正面図、同図（Ｄ）は側
面図である。各図における、Ｃはコレクタ端子、Ｅはエ
ミッタ端子、Ｇはゲート端子、ｅはゲート端子Ｇと対に
してドライバ素子に接続するエミッタ端子である。又、
Ｂはパワーモジュールの底部を示し、ファン８によって
強制冷却されるヒートシンク構造を有する所定の取り付
け機構に対し、取り付け孔ｂによってボルト止めする。
同図（Ｃ）に示すＡは、このパワーモジュールの名称や
主要規格等を記した銘板である。

【０００６】次に、図５に示したパワーモジュールを図
４に示した回路に実装する従来例を図６によって説明す
る。図６は、図４に示したように、ブリッジ接続するイ
ンバータ出力回路の１相分の直列接続した電力用増幅機
能素子（図５に示したＩＧＢＴ、以下パワーモジュール
と称す）関連回路を構成したパワーモジュールスタック
（以下スタックと略称する）を示し、下記以外は図４と
同一の符号を使用して説明を省略する。図６（Ａ）はス
タックのケースを除いて示す側面図、同図（Ｂ）は同図
（Ａ）のＸ−Ｘ′断面図である。図６において、３は並
列接続された４個のパワーモジュール１Ｕ１〜１Ｕ４の
ドライバ機能素子３Ｕと、並列接続された４個のパワー
モジュール１Ｄ１〜１Ｄ４のドライバ機能素子３Ｄを一
体に構成したドライバモジュールである。又、１０ＧＵ
１〜１０ＧＵ４は、並列接続された４個のパワーモジュ
ール１Ｕ１〜１Ｕ４の夫々のゲート端子Ｇ及びエミッタ
端子ｅとドライバモジュールの各対応出力端子とを接続
する縒線であり、１０ＧＤ１〜１０ＧＤ４は、並列接続
された４個のパワーモジュール１Ｄ１〜１Ｄ４の夫々の
ゲート端子Ｇ及びエミッタ端子ｅとドライバモジュール
の各対応出力端子とを接続する縒線である。１０Ｒは並
列接続された４個のパワーモジュール１Ｕ１〜１Ｕ４と
並列接続された４個のパワーモジュール１Ｄ１〜１Ｄ４
との直列接続部を接続して出力回路を構成する銅板であ
って、負荷に接続する出力回路の図示は省略している。
又、パワーモジュール１Ｕ１〜１Ｕ４のコレクタ端子Ｃ
は銅板１０Ｐによって図示しないプラス電源回路Ｐと、
並列接続された５個のコンデンサ５Ｕ１〜５Ｕ５の各プ
ラス端子に接続され、パワーモジュール１Ｄ１〜１Ｄ４
のエミッタ端子Ｅは銅板１０Ｎによって図示しないマイ
ナス電源回路Ｎと、並列接続された５個のコンデンサ５
Ｄ１〜５Ｄ５の各マイナス端子に接続されている。さら
に、並列接続された５個のコンデンサ５Ｕ１〜５Ｕ５の
各マイナス端子と並列接続された５個のコンデンサ５Ｄ
１〜５Ｄ５の各プラス端子は銅板１０Ｃによって接続さ
れている。又、１１は絶縁板で、銅板１０Ｎと平行に形
成した各銅板１０Ｒ、１０Ｐ、１０Ｃとの間の接触を防
止するためのものである。図４、図５に示した回路の上
部で並列接続した４個の各パワーモジュール１Ｕ１〜１
Ｕ４と、回路の下部で並列接続した４個の各パワーモジ
ュール１Ｄ１〜１Ｄ４の夫々の底部Ｂはヒートシンク機
能を備えた構造体１２に結合され、構造体１２はファン
８によって強制冷却されている。図６（Ａ）において、
１Ｕはパワーモジュール１Ｕ１〜１Ｕ４の列を、１Ｄは
パワーモジュール１Ｄ１〜１Ｄ４の列を、７Ｕはスナバ
モジュール７Ｕ１〜７Ｕ４の列を、７Ｄはスナバモジュ
ール７Ｄ１〜７Ｄ４の列を夫々示している。

【０００７】上述のようなパワーモジュールの構造に
は、例えば、特開平６−８９９５４号公報、特開平７−
２０１８９５号公報、特開平７−２４９７１６号公報、
特開平７−２４０４９７号公報に夫々記載のものがあ
る。特開平６−８９９５４号公報に記載のものは、半導
体チップの下方で熱拡散板及び絶縁板を積層させた半導
体モジュールにおいて、最終支持板の厚さを半導体モジ
ュール内部で積層してある熱拡散板及び絶縁板の内の最
大厚さの２．５倍以上としたものである。又、特開平７
−２０１８９５号公報に記載のものは、半導体素子、金
属放熱板、熱応力緩和材、絶縁基板、金属支持板等から
構成される半導体装置において、金属放熱板又は金属支
持板の少なくとも一方の部材が高熱での材料硬度が室温
での硬度の１／２となる軟化温度が３５０℃以上である
Ｃｕ合金を用いたことを特徴とするものである。又、特
開平７−２４９７１６号公報に記載のものは、半導体チ
ップは外部主電極の底面に直接に固着され、極性の異な
る銅製の２つの外部主電極は、絶縁層を挟んで互いに同
軸に配置されている。半導体チップの表面には、ＪＣＲ
製の封止樹脂とエポキシ樹脂の封止樹脂を挟んで、銅製
の放熱板が対向していて、半導体チップからの損失熱は
主として外部主電極へと放熱されると共に、半導体チッ
プの表面からも放熱板へと放熱される。外部主電極が同
軸であるため、インダクタンスが相殺されるものであ
る。又、特開平７−２４０４９７号公報に記載のもの
は、ハイパワー半導体モジュールが外装内で相互接続さ
れる半導体チップを支持する絶縁金属板を有し、端子板
はスナップアクション式に基板に接続するために複数の
端子を支持しており、これら端子は絶縁金属板上の各々
の半田付けパッドの上に配置される。端子板の中央開口
から絶縁金属板と端子板との間のスペース内にソフトシ
リコンが充填され、端子板が上方に伸びる複数のボスを
有しており、上部外装組立体の底部がボスを端子板の上
部で囲繞するものである。

【０００８】

【発明が解決しようとする課題】ところで、図６によっ
て説明したようなスタックの構成であると、次に記すよ
うな多くの問題点を生じる。 プラス電源回路Ｐに接続される側の各パワーモジュー
ル１Ｕ１〜１Ｕ４の夫々のゲートＧとドライバ機能素子
３Ｕを接続する縒線１０ＧＵ１〜１０ＧＵ４が、マイナ
ス電源回路Ｎに接続される側の各パワーモジュール１Ｄ
１〜１Ｄ４の夫々の横を通り、又、負荷に接続される銅
板１０Ｒの下を通るため、主回路電流からの誘導ノイズ
の影響を受けて誤動作をしやすい。 ファンによる冷却風の方向がパワーモジュールの並列
方向と同一のため、風下側のパワーモジュールは風上側
の放熱の影響を受けることになり、並列接続される各パ
ワーモジュール１Ｕ１〜１Ｕ４及び１Ｄ１〜１Ｄ４の夫
々の間に熱アンバランスを生じ、各パワーモジュールの
温度特性によって各パワーモジュールの負荷電流負担に
アンバランスを来す恐れを生じることになる。 プラス電源回路Ｐに接続される側の各パワーモジュー
ル１Ｕ１〜１Ｕ４の夫々のゲートＧとドライバ機能素子
３Ｕを接続する縒線１０ＧＵ１〜１０ＧＵ４が夫々長く
なるので、配線のインダクタンスが増大し、ゲート電流
が振動して誤動作しやすい。 負荷に接続する銅板１０Ｒが各パワーモジュール１Ｕ
１〜１Ｕ４及び１Ｄ１〜１Ｄ４の夫々の並び方向から外
に向けて接続されるために、各パワーモジュール１Ｕ１
〜１Ｕ４及び１Ｄ１〜１Ｄ４の夫々の出力電流にアンバ
ランスを生じる。 上述のように、各パワーモジュールの負荷電流負担に
アンバランスを生じる恐れがあると、必然的に発熱の違
いに伴う特性変化を生じるので、全負荷電流値に対応さ
せた並列接続するパワーモジュールの数を多めにしてお
く必要がある。 本発明は従来のものの上記課題（問題点）を解決し、次
の機能を有するパワーモジュールスタックを提供するこ
とを目的とする。 (１)各パワーモジュールのゲートに接続する入力線を主
回路電流の影響を受けないようにする。 (２)冷却風によって、各パワーモジュールに熱アンバラ
ンスを生じないようにする。 (３)各パワーモジュールのゲートに接続する入力線を短
く均一になるようにする。 (４)負荷に接続する出力用の銅板の中央から外部に接続
できるようにする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、この発明に基づくパワーモジュールスタックにおい
ては、大容量インバータの出力回路におけるブリッジ回
路の直列２辺の夫々を形成する複数の並列接続されるパ
ワー半導体素子と、その周辺回路が構成するパワーモジ
ュールスタックにおいて、直列接続されるパワー半導体
素子夫々をコレクタ端子を相対向させてゲート端子を相
互に反対側にして２列に配置するように構成した。この
場合、上記パワーモジュールスタックにおいて、各パワ
ー半導体の底部はファンによって強制通風されるヒート
シンク構造体の通風方向を上記パワー半導体素子列に対
して、直交する方向に形成するのが望ましい。また、上
記パワーモジュールスタックにおいて、ブリッジ結合し
て並列接続される各回路の１辺の上部を形成する各パワ
ー半導体素子のエミッタ端子と上記上部を形成する各パ
ワー半導体素子に直列接続する下部を形成するパワー半
導体素子の各コレクタ端子の接続点に、出力回路を構成
する銅板を該パワー半導体素子表面と平行に夫々接続
し、該出力銅板の出力側は各エミッタ端子に接続したパ
ワー半導体素子のゲート側において、前記ヒートシンク
構造体の反対方向に折り曲げて等辺梯形状に収斂し該収
斂部に外部接続端子部を形成するのが望ましい。

【００１０】このほか、プラス側電源とマイナス側電源
との間に並列に接続する複数の電解コンデンサを上記パ
ワー半導体素子列に平行に整列して該電解コンデンサの
各端子を上記マイナス電源回路を構成する銅板とプラス
電源回路を構成する銅板に夫々接続して形成する構成、
各パワー半導体素子夫々に対応するスナバモジュールを
夫々のパワー半導体素子のコレクタ端子及びエミッタ端
子との間に導管を介して接続して形成する構成、夫々の
パワー半導体素子のドライバ素子を夫々のパワー半導体
素子列のゲート端子側の外側に配設するようにして形成
する構成等の各種の構成が考えられる。尚、パワー半導
体素子はＩＧＢＴ（絶縁ゲートバイポーラトランジス
タ；Insulated Gate Bipolor Transistor）であるのが
好ましい。本発明は、上述のように構成したので、 各パワーモジュールのゲートに接続する入力線を主回
路電流の影響を受けないようになり、 冷却風によって各パワーモジュールに熱アンバランス
を生じないようになり、 各パワーモジュールのゲートに接続する入力線が短く
均一になり、 負荷に接続する出力用の銅板の中央から外部に接続で
きるようになった。

【００１１】

【発明の実施の形態】本発明を適用した実施の形態を図
１、図２を参照して詳細に説明する。図１は、図６に示
したパワーモジュールを図５に示した回路に実装したス
タックの構造を示しており、図２は、図１に示す構成部
品の分解斜視図である。図１において、同図（Ａ）はス
タック側面図、同図（Ｂ）は同図（Ａ）の右側から見た
側面図で、４０はケースの形状を概念的に示し、後述す
る各部品の装着構造は発明に基づく構成の説明が複雑に
なるので、図示を省略している。図１、図２において、
インバータを構成するブリッジ回路の内、直列２辺を形
成する複数の並列に接続される８個のパワー半導体素子
の内の上部の辺を形成するパワーモジュール１Ｕ１〜１
Ｕ４と、下部の辺を形成するパワーモジュール１Ｄ１〜
１Ｄ４夫々の底部Ｂはヒートシンク機能を備えた構造体
２２に結合され、構造体２２はファン８によって強制通
風されている。即ち、構造体２２のヒートシンクはファ
ン８によって図１（Ａ）に矢印で示すように横方向に流
される通風によって冷却されるようにフィン構造をなし
ている。従って、パワーモジュールの配設方向と通風方
向は直交している。図１（Ａ）に示す１Ｕ、１Ｄは並列
に構成される夫々４個のパワーモジュールを示してお
り、同図（Ｂ）には、パワーモジュール１Ｕ１〜１Ｕ４
は手前のパワーモジュール１Ｄ１〜１Ｄ４に隠されて示
されていない。３Ｕは並列接続された４個のパワーモジ
ュール１Ｕ１〜１Ｕ４のドライバモジュールで、３Ｄは
並列接続された４個のパワーモジュール１Ｄ１〜１Ｄ４
のドライバモジュールである。２０ＧＵは並列接続され
た４個のパワーモジュール１Ｕ１〜１Ｕ４の夫々のゲー
ト端子Ｇ及びエミッタ端子ｅと夫々に対応するドライバ
モジュールの各対応出力端子とを接続する縒線、即ち、
パワーモジュール１Ｕ１〜１Ｕ４の入力信号線の内の図
において最も手前に見える１本を示している。同様に、
２０ＧＤは並列接続された４個のパワーモジュール１Ｄ
１〜１Ｄ４の夫々のゲート端子Ｇ及びエミッタ端子ｅと
ドライバモジュールの各対応出力端子とを接続する縒
線、即ち、パワーモジュール１Ｄ１〜１Ｄ４の入力信号
線の内の図において最も手前に見える１本を示してい
る。即ち、ドライバモジュールは、対応パワーモジュー
ルのゲート端子側でゲート端子に近接して配設されてい
る。各８個のパワーモジュール１Ｕ１〜１Ｕ４、１Ｄ１
〜１Ｄ４のコレクタ・エミッタ間に接続されるスナバモ
ジュール７Ｕ１〜７Ｕ４、７Ｄ１〜７Ｄ４は夫々銅製の
導管によって後述する接続用銅板と絶縁板に設けた開穴
部を貫通してパワーモジュールの夫々の対応端子に接続
されている。図１（Ａ）に示す７Ｕ、７Ｄは並列に構成
される夫々の４個のスナバモジュールを示しており、同
図（Ｂ）には、スナバモジュール７Ｕ１〜７Ｕ４は手前
のスナバモジュール７Ｄ１〜７Ｄ４に隠されて示されて
いない。図２には同図に示す最手前のスナバモジュール
７Ｕ１、７Ｄ１以外の図示は省略している。

【００１２】２０Ｒは出力回路を形成する銅板で、並列
接続された４個のパワーモジュール１Ｕ１〜１Ｕ４と、
並列接続された４個のパワーモジュール１Ｄ１〜１Ｄ４
の直列接続部を接続して各パワーモジュールに接続する
面からパワーモジュールとは反対側で、ヒートシンク機
能を備えた構造体２２とは反対方向に直角に折り曲げ、
端子引出部３０Ｒに向けて等辺の梯形形状に形成されて
いる。図２には、出力回路用端子引出部３０Ｒの図示を
省略している。３２は銅板２０Ｒに設けた導管３１貫通
用の穴で、導管３１が接触しない内径で設けてある。２
０Ｎはマイナス電源回路を形成する銅板で、パワーモジ
ュール１Ｄ１〜１Ｄ４のエミッタ端子Ｅとマイナス電源
回路Ｎ及び並列接続された５個の第２のコンデンサ列を
形成するコンデンサ５Ｄ１〜５Ｄ５の各マイナス端子に
接続されている。なお、銅板２０Ｎは、パワーモジュー
ルに対する出力回路を構成する銅板２０Ｒの反対側で、
各パワーモジュールに接続する面から、ヒートシンク機
能を備えた構造体２２とは反対方向に直角に折り曲げ
て、コンデンサ５Ｄ１〜５Ｄ５の各マイナス端子に接続
してマイナス電源回路を接続する端子引出部３０Ｎを所
定箇所に設けられる。図２には、マイナス電源回路用端
子引出部３０Ｎの図示を省略している。３３は銅板２０
Ｎに設けた接続部で、コンデンサ５Ｄ１〜５Ｄ５の各マ
イナス端子に接続される。３４は開穴部で、第１のコン
デンサ列を形成するコンデンサ５Ｕ１〜５Ｕ５の各端子
とコンデンサ５Ｄ１〜５Ｄ５の各プラス端子が接触しな
いように設けられる。５Ｕ、５Ｄは図１（Ａ）に示すよ
うに並列に構成される夫々の５個のコンデンサであり、
図２には同図において最遠方に装着されるコンデンサ５
Ｕ５、５Ｄ５以外の図示は省略している。

【００１３】２０Ｐはプラス電源回路を形成する銅板
で、パワーモジュール１Ｕ１〜１Ｕ４のコレクタ端子Ｃ
とプラス電源回路Ｐ及び並列接続された５個のコンデン
サ５Ｕ１〜５Ｕ５の各プラス端子に接続されており、パ
ワーモジュールに対する出力回路を構成する銅板２０Ｒ
の反対側で、各パワーモジュールに接続する面から、ヒ
ートシンク機能を備えた構造体２２とは反対方向に直角
に折り曲げて、コンデンサ５Ｕ１〜５Ｕ５の各プラス端
子に接続してプラス電源回路を接続する端子引出部３０
Ｐを所定箇所に設けている。図２には、プラス電源回路
用端子引出部３０Ｐの図示を省略している。銅板２０Ｐ
と各パワーモジュール１Ｕ１〜１Ｕ４のコレクタ端子Ｃ
とは導管３１を介して接続部３５で接続され、さらに、
スナバモジュールの対応端子が接続されている。３６は
銅板２０Ｐに設けた接続部で、コンデンサ５Ｕ１〜５Ｕ
５の各プラス端子に接続される。３７は開穴部で、各パ
ワーモジュール１Ｄ１〜１Ｄ４とスナバモジュール７Ｄ
１〜７Ｄ４を接続する各導管３１が接触しないように設
けてある。２１Ａと２１Ｂは絶縁板で、出力回路を形成
する銅板２０Ｒ及びマイナス電源を形成する銅板２０Ｎ
とプラス電源を形成する銅板２０Ｐの接触を防止するた
めのものである。絶縁板２１Ａ、２１Ｂには、パワーモ
ジュール１Ｕ１〜１Ｕ４のコレクタ端子Ｃとスナバモジ
ュール７Ｕ１〜７Ｕ４を接続する導管の貫通用の開穴３
８、パワーモジュール１Ｄ１〜１Ｄ４のスナバモジュー
ル７Ｕ１〜７Ｕ４を接続する導管の貫通用の開穴３９ａ
と３９ｂ、コンデンサ５Ｄ１〜５Ｄ５の各マイナス端子
が貫通する開穴部４０、コンデンサ５Ｄ１〜５Ｄ５の各
プラス端子とコンデンサ５Ｕ１〜５Ｕ５の各マイナス端
子が貫通する開穴部４１が設けられている。

【００１４】２０Ｃは銅板で、プラス電源回路Ｐを形成
する銅板２０Ｐに対して接続された５個のコンデンサ５
Ｕ１〜５Ｕ５の各マイナス端子と、マイナス電源回路Ｎ
を形成する銅板２０Ｎに対して接続された５個のコンデ
ンサ５Ｄ１〜５Ｄ５の各プラス端子を接続するものであ
る。なお、図２には接続用銅板２０Ｃの図示を省略して
いる。

【００１５】上述の各図には本発明の基本的技術思想を
説明する範囲の記載に止め、図５に示した抵抗６等の本
発明の基本構造の説明を複雑にする恐れのある部品の図
示説明は省略している。従って、例えば、上述したよう
に、図２には、第１のコンデンサ列を形成するコンデン
サ５Ｕ１〜５Ｕ５の各マイナス端子と第２のコンデンサ
列を形成するコンデンサ５Ｄ１〜５Ｄ５の各プラス端子
とを接続する銅板２０Ｃの図示も省略している。上述の
説明は本発明の技術思想を実現するための基本構成とそ
の働きを説明する実施の形態を示し、図６に示したパワ
ーモジュールの構造に対応して発明したものであるが、
その他の類似形状のパワーモジュールにも上述の技術思
想を応用すれば良い。

【００１６】

【発明の効果】本発明は上述したように要素機能を構成
したので、次に示すような優れた効果を有する。 各パワーモジュールのゲートに接続する入力線を外側
に配置したので、ゲートへの入力線がパワーモジュール
間を通らず主回路電流の影響を受ける恐れがない。従っ
て、入力信号がノイズによって影響を受けることがなく
インバータが安定に稼働する。 出力用の銅板を曲げ、ゲートへの入力線を外側に配置
したので、ゲート回路が素子の近くに配置でき、従って
各パワーモジュールのゲートに接続する入力線を短く均
一とできる。その結果、入力回路のインピーダンスが低
く、かつ、均一になった。 従って、インバータを形成する並列接続する各パワー
モジュルへの入力信号の入力タイミングと波形が一致す
るので、各パワーモジュルの稼働がバランスする。 負荷に接続する出力用の銅板の中央から外部に接続で
きるようになったので、並列接続する各パワーモジュル
の出力回路の電流がバランスされ、各パワーモジュルの
稼働がバランスする。 出力用の銅板を曲げることにより、電解コンデンサが
ヒートシンクより上に配置できるので、ヒートシンクの
冷却用通風が、各パワーモジュール列に対して直交する
方向となり、各パワーモジュールの冷却が均一になる。
従って、各パワーモジュールの稼働がバランスするの
で、効率の良いインバータが形成できる。 インバータを各要素機能を少ない補助部品でコンパク
トに構成できる。

【図面の簡単な説明】

【図１】本発明に基づくパワーモジュールスタックの構
造を示す概要組立図であって、同図（Ａ）はパワーモジ
ュールスタックの正面図、同図（Ｂ）はパワーモジュー
ルスタックの右側面図である。

【図２】図１に示すパワーモジュールスタックを構成す
る主要部品の分解斜視図である。

【図３】本発明と従来の技術を説明するインバータの構
造を説明する概要回路図である。

【図４】本発明と従来の技術を説明するインバータの主
要機能であるパワーモジュールスタックの構成回路を示
す概要回路図である。

【図５】本発明と従来の技術を説明するインバータの主
要機能であるパワーモジュールの説明図であって、同図
（Ａ）はパワーモジュールの内部に構成されるＩＧＢＴ
の等価回路、同図（Ｂ）は平面図、同図（Ｃ）は正面
図、同図（Ｄ）は側面図である。

【図６】従来のパワーモジュールスタックの構造を示す
概要組立図であって、同図（Ａ）はパワーモジュールス
タックの側面図、同図（Ｂ）は同図（Ａ）のＸ−Ｘ′断
面図である。

【符号の説明】

１Ｕ（１Ｕ１〜１Ｕ４）；１Ｄ（１Ｄ１〜１Ｄ４）：パ
ワーモジュール ２：負荷 ３Ｕ（３Ｕ１〜３Ｕ４）；３Ｄ（３Ｄ１〜３Ｄ４）：ド
ライバモジュール ５Ｕ（５Ｕ１〜５Ｕ５）；５Ｄ（５Ｄ１〜５Ｄ５）：電
解コンデンサ ７Ｕ（７Ｕ１〜７Ｕ４）；７Ｄ（７Ｄ１〜７Ｕ４）：ス
ナバモジュール ８：ファン ２２：構造体（ヒートシンク機能） ２０ＧＵ、２０ＧＤ：パワーモジュール入力信号線 ２０Ｎ：マイナス電源回路を形成する銅板 ２０Ｐ：プラス電源回路を形成する銅板 ２０Ｒ：出力回路を形成する銅板 ２１Ａ、２１Ｂ：絶縁板 ３０Ｎ：マイナス電源回路用端子引出部 ３０Ｐ：プラス電源回路用端子引出部 ３０Ｒ：出力回路用端子引出部 ３１：導管 ３６：コンデンサのプラス端子に接続する接続部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 25/07 H01L 25/18

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 大容量インバータの出力回路におけるブ
   リッジ回路の直列２辺の夫々を形成する複数の並列接続
   されるパワー半導体素子（１Ｕ１）、（１Ｄ１）；（１
   Ｕ２）、（１Ｄ２）；（１Ｕ３）、（１Ｄ３）；（１Ｕ
   ４）、（１Ｄ４）と、その周辺回路が構成するパワーモ
   ジュールスタックにおいて、直列接続されるパワー半導
   体素子（１Ｕ１）、（１Ｄ１）；（１Ｕ２）、（１Ｄ
   ２）；（１Ｕ３）、（１Ｄ３）；（１Ｕ４）、（１Ｄ
   ４）夫々をコレクタ端子（Ｃ）を相対向させてゲート端
   子（Ｇ）を相互に反対側にして２列に配置したことを特
   徴とするパワーモジュールスタック。
2. 【請求項２】 請求項１記載のパワーモジュールスタッ
   クにおいて、各パワー半導体の底部（Ｂ）はファン
   （８）によって強制通風されるヒートシンク構造体（２
   ２）の通風方向を上記パワー半導体素子列に対して、直
   交する方向に形成したパワーモジュールスタック。
3. 【請求項３】 請求項１又は２記載のパワーモジュール
   スタックにおいて、ブリッジ結合して並列接続される各
   回路の１辺の上部を形成する各パワー半導体素子（１Ｕ
   １）〜（１Ｕ４）のエミッタ端子（Ｅ）と上記上部を形
   成する各パワー半導体素子（１Ｕ１）〜（１Ｕ４）に直
   列接続する下部を形成するパワー半導体素子（１Ｄ１）
   〜（１Ｄ４）の各コレクタ端子（Ｃ）の接続点に、出力
   回路を構成する銅板（２０Ｒ）を該パワー半導体素子表
   面と平行に夫々接続し、該出力銅板（２０Ｒ）の出力側
   は各エミッタ端子（Ｅ）に接続したパワー半導体素子の
   ゲート側において、前記ヒートシンク構造体（２２）の
   反対方向に折り曲げて等辺梯形状に収斂し該収斂部に外
   部接続端子部（３０Ｒ）を形成したパワーモジュールス
   タック。
4. 【請求項４】 請求項１乃至３のいずれかに記載のパワ
   ーモジュールスタックにおいて、ブリッジ結合して並列
   接続される各回路の１辺を形成する直列接続するパワー
   半導体素子の下部を形成するパワー半導体素子（１Ｄ
   １）〜（１Ｄ４）のエミッタ端子（Ｅ）に、マイナス電
   流回路を構成する銅板（２０Ｎ）を該パワー半導体素子
   表面と平行に夫々接続し、該マイナス電源回路を構成す
   る銅板（２０Ｎ）の上記接続側の反対側は、前記出力回
   路を構成する銅板（２０Ｒ）の反対側において前記ヒー
   トシンク構造体（２２）の反対方向に折り曲げて所定箇
   所に外部接続端子部（３０Ｎ）を形成し、上記ブリッジ
   結合して並列接続される各回路の１辺を形成する直列接
   続するパワー半導体素子の上部を形成するパワー半導体
   素子（１Ｕ１）〜（１Ｕ４）のコレクタ端子（Ｃ）に、
   プラス電源回路を構成する銅板（２０Ｐ）を該パワー半
   導体素子表面と平行に夫々接続し、該プラス電源回路を
   構成する銅板（２０Ｐ）の上記接続側の反対側は、前記
   出力回路を構成する銅板（２０Ｒ）の反対側において前
   記ヒートシンク構造体（２２）の反対方向に折り曲げて
   所定箇所に外部接続端子部（３０Ｐ）を形成し、上記マ
   イナス電源回路を構成する銅板（２０Ｎ）とプラス電源
   回路を構成する銅板（２０Ｐ）との間に絶縁板（２１
   Ａ、２１Ｂ）を挟み形成したパワーモジュールスタッ
   ク。
5. 【請求項５】 請求項１乃至４のいずれかに記載のパワ
   ーモジュールスタックにおいて、プラス側電源とマイナ
   ス側電源との間に並列に接続する複数の電解コンデンサ
   （５Ｕ１）〜（５Ｕ５）及び（５Ｄ１）〜（５Ｄ５）を
   上記パワー半導体素子列に平行に整列して該電解コンデ
   ンサの各端子を上記マイナス電源回路を構成する銅板
   （２０Ｎ）とプラス電源回路を構成する銅板（２０Ｐ）
   に夫々接続して形成したパワーモジュールスタック。
6. 【請求項６】 請求項１乃至５のいずれかに記載のパワ
   ーモジュールスタックにおいて、各パワー半導体素子
   （１Ｕ１）、（１Ｄ１）；（１Ｕ２）、（１Ｄ２）；
   （１Ｕ３）、（１Ｄ３）；（１Ｕ４）、（１Ｄ４）の夫
   々に対応するスナバモジュールを夫々のパワー半導体素
   子のコレクタ端子（Ｃ）及びエミッタ端子（Ｅ）との間
   に導管を介して接続して形成したパワーモジュールスタ
   ック。
7. 【請求項７】 請求項１乃至６のいずれかに記載のパワ
   ーモジュールスタックにおいて、夫々のパワー半導体素
   子のドライバ素子を夫々のパワー半導体素子列のゲート
   端子（Ｇ）側の外側に配設するようにして形成したパワ
   ーモジュールスタック。
8. 【請求項８】 請求項５記載の複数の電解コンデンサ
   （５Ｕ１）〜（５Ｕ５）及び（５Ｄ１）〜（５Ｄ５）
   は、並列接続される第１の電解コンデンサ（５Ｕ１）〜
   （５Ｕ５）列と並列接続される第２の電解コンデンサ
   （５Ｄ１）〜（５Ｄ５）列とを夫々プラス側端子をパワ
   ー半導体素子側にして平行に整列し、第１の電解コンデ
   ンサ列を構成する電解コンデンサ（５Ｕ１）〜（５Ｕ
   ５）の夫々のプラス端子を上記プラス電源回路を構成す
   る銅板（２０Ｐ）に接続し、第２の電解コンデンサ列を
   構成する電解コンデンサ（５Ｄ１）〜（５Ｄ５）の夫々
   のマイナス端子を上記マイナス電源回路を構成する銅板
   （２０Ｎ）に接続し、第１の電解コンデンサ列を構成す
   る電解コンデンサ（５Ｕ１）〜（５Ｕ５）の夫々のマイ
   ナス端子と第２の電解コンデンサ列を構成する電解コン
   デンサ（５Ｄ１）〜（５Ｄ５）の夫々のプラス端子とを
   中間接続用銅板（２０Ｃ）で接続して形成するようにし
   たパワーモジュールスタック。
9. 【請求項９】 請求項３記載の出力回路を構成する銅板
   （２０Ｒ）、マイナス電源回路を構成する銅板（２０
   Ｎ）、プラス電源回路を構成する銅板（２０Ｐ）及び絶
   縁板（２１Ａ）、（２１Ｂ）において、夫々の銅板（２
   ０Ｒ）、（２０Ｎ）、（２０Ｐ）に接続する電子部品の
   端子部及び夫々の銅板（２０Ｒ）、（２０Ｐ）、（２０
   Ｎ）に接続しない端子の貫通部及び絶縁板（２１Ａ）、
   （２１Ｂ）の各端子の貫通部には夫々所定形状所定寸法
   の穴を設けて形成するようにしたパワーモジュールスタ
   ック。