JP5460653B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5460653B2
JP5460653B2 JP2011155296A JP2011155296A JP5460653B2 JP 5460653 B2 JP5460653 B2 JP 5460653B2 JP 2011155296 A JP2011155296 A JP 2011155296A JP 2011155296 A JP2011155296 A JP 2011155296A JP 5460653 B2 JP5460653 B2 JP 5460653B2
Authority
JP
Japan
Prior art keywords
switching element
output terminal
expansion coefficient
linear expansion
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011155296A
Other languages
English (en)
Other versions
JP2013021878A (ja
Inventor
真生 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2011155296A priority Critical patent/JP5460653B2/ja
Priority to US13/548,209 priority patent/US8654554B2/en
Publication of JP2013021878A publication Critical patent/JP2013021878A/ja
Application granted granted Critical
Publication of JP5460653B2 publication Critical patent/JP5460653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/123—Suppression of common mode voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体装置に関する。より詳細には、この発明は、スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置に関する。
スイッチング素子とこれに逆並列に接続されたダイオード（逆並列ダイオード）とを有する上アーム及び下アームを直列に接続したアーム直列回路を備える半導体装置が開発されている。このような半導体装置として、インバータ、コンバータ等が存在する（例えば、特許文献１）。
特許文献１では、パワーモジュール出力端子部の浮遊容量を低減し、これによる充放電電流の抑制を図ることを課題としている（要約）。当該浮遊容量は、コモンモード電流の原因となり、伝導ノイズや放射ノイズを引き起こす（段落［０００７］）。上記のような課題を解決するため、特許文献１では、ＩＧＢＴ３ａのエミッタ電極側に、出力端子となる電極２ｃを固着又は圧着し、電極２ｃをモジュール２から直接に外部電極として取り出す。これにより、絶縁基板１０を介することなく直接外部と配線することで、浮遊容量を低減しその充放電電流を抑制する（要約）。
特開２０１０−０１６９４７号公報
特許文献１では、出力端子としての電極２ｃとグラウンド｛冷却フィン６及び放熱板８（ベタパターン１０ｄを含む。）｝との間の距離は、ＩＧＢＴチップ３ａ（上アーム側の正極としての回路パターン１０ａを含む。）及び絶縁基板１０の厚みとなるため、電極２ｃとグラウンドの間の浮遊容量の低減が不十分となるおそれがある。また、特許文献１では、スイッチング動作に伴ってＩＧＢＴチップ３ａ、３ｂが発熱した際、ＩＧＢＴチップ３ａ、３ｂと電極２ｃ、負極端子２ｂ、回路パターン１０ａとの線膨張係数の相違（熱膨張差）による応力（熱応力）の集中により変形が起こり、両者の接合部が破損する可能性がある。
この発明は、このような課題を考慮してなされたものであり、伝導ノイズ及び伝導ノイズをより低減しつつ、破損を防止することが可能な半導体装置を提供することを目的とする。
この発明に係る半導体装置は、第１スイッチング素子及びこれに逆並列に接続された第１ダイオードを有する上アームと、第２スイッチング素子及びこれに逆並列に接続された第２ダイオードを有する下アームとを直列に接続した１つ又は複数のアーム直列回路を備えるものであって、前記アーム直列回路の正極端子及び負極端子の間に前記アーム直列回路の出力端子が配置され、前記正極端子と前記出力端子の間に前記第１スイッチング素子及び前記第１ダイオードが配置されると共に、前記負極端子と前記出力端子の間に前記第２スイッチング素子及び前記第２ダイオードが配置され、前記正極端子及び前記負極端子それぞれの前記出力端子と反対側には絶縁基板を介してグラウンドが配置され、前記正極端子及び前記出力端子の少なくとも一方と前記第１スイッチング素子との間には導電性の第１熱緩衝材が配置されると共に、前記負極端子及び前記出力端子の少なくとも一方と前記第２スイッチング素子との間には導電性の第２熱緩衝材が配置され、前記第１熱緩衝材の線膨張係数は、前記第１スイッチング素子の線膨張係数よりも大きく且つ前記正極端子又は前記出力端子の線膨張係数よりも小さく、前記第２熱緩衝材の線膨張係数は、前記第２スイッチング素子の線膨張係数よりも大きく且つ前記負極端子又は前記出力端子の線膨張係数よりも小さいことを特徴とする。
この発明によれば、正極端子及び出力端子の少なくとも一方と第１スイッチング素子との間には第１熱緩衝材が配置される。これにより、第１熱緩衝材の厚さの分、第１スイッチング素子と第１スイッチング素子側のグラウンドとの距離が大きくなる結果、出力端子と第１スイッチング素子側のグラウンドとの間の浮遊容量を低減することが可能となる。従って、当該浮遊容量に起因するコモンモード電流を低減し、当該コモンモード電流に起因する伝導ノイズ及び放射ノイズを抑制することができる。
同様に、負極端子及び出力端子の少なくとも一方と第２スイッチング素子との間には第２熱緩衝材が配置される。これにより、第２熱緩衝材の厚さの分、第２スイッチング素子と第２スイッチング素子側のグラウンドとの距離が大きくなる結果、出力端子と第２スイッチング素子側のグラウンドとの間の浮遊容量を低減することが可能となる。従って、当該浮遊容量に起因するコモンモード電流を低減し、当該コモンモード電流に起因する伝導ノイズ及び放射ノイズを抑制することができる。
また、この発明によれば、第１熱緩衝材の線膨張係数は、第１スイッチング素子の線膨張係数よりも大きく、正極端子又は出力端子の線膨張係数よりも小さい。このため、第１スイッチング素子が発熱した際において、第１スイッチング素子と正極端子又は出力端子との線膨張係数の違いに起因して第１スイッチング素子と正極端子又は出力端子との接合部に発生する熱応力の集中を緩和させることが可能となり、半導体装置の破損を防止し易くなる。
同様に、第２熱緩衝材の線膨張係数は、第２スイッチング素子の線膨張係数よりも大きく、負極端子又は出力端子の線膨張係数よりも小さい。このため、第２スイッチング素子が発熱した際において、第２スイッチング素子と負極端子又は出力端子との線膨張係数の違いに起因して第２スイッチング素子と負極端子又は出力端子との接合部に発生する熱応力の集中を緩和させることが可能となり、半導体装置の破損を防止し易くなる。
前記第１スイッチング素子及び前記第２スイッチング素子において、正極電極は第１の面に形成され、負極電極は前記第１の面とは反対側の第２の面に形成され、制御電極は前記第１の面又は前記第２の面に形成され、前記第１熱緩衝材及び前記第２熱緩衝材のうち前記制御電極が形成された面に接するものは、前記アーム直列回路の積層方向に見て前記制御電極を避けて形成してもよい。
これにより、制御電極に対して積層方向の空間を形成し、当該空間を介して制御電極への配線部材（ワイヤボンディングやバスバー等）を取り付けることが可能となる。従って、第１熱緩衝材及び第２熱緩衝材のうち制御電極が形成された面に接するものが積層方向に見て制御電極を避けていない場合と比べて、当該配線部材を容易に取り付けることが可能となる。
前記グラウンドはヒートシンクによって構成し、前記第１熱緩衝材及び前記第２熱緩衝材は、接合している前記第１スイッチング素子又は前記第２スイッチング素子から離間する方向に向かって断面積が大きくなる拡大部を備えてもよい。
これにより、第１スイッチング素子又は第２スイッチング素子で発生する熱を離間方向に向かって拡散させ易くすることが可能となる。従って、第１スイッチング素子又は第２スイッチング素子と接合する面の断面積を離間方向に等しくする場合（柱状である場合）と比べて、放熱性の低下を抑制することができる。当該効果は、第１熱緩衝材及び第２熱緩衝材のうち制御電極が形成された面に接するものが、アーム直列回路の積層方向に見て制御電極を避けて形成される場合、特に有効となる。
前記正極端子及び前記出力端子の少なくとも一方と前記第１ダイオードとの間には導電性の第３熱緩衝材が配置されると共に、前記負極端子及び前記出力端子の少なくとも一方と前記第２ダイオードとの間には導電性の第４熱緩衝材が配置され、前記第３熱緩衝材の線膨張係数は、前記第１ダイオードの線膨張係数よりも大きく且つ前記正極端子又は前記出力端子の線膨張係数よりも小さく、前記第４熱緩衝材の線膨張係数は、前記第２ダイオードの線膨張係数よりも大きく且つ前記負極端子又は前記出力端子の線膨張係数よりも小さくてもよい。
これにより、アーム直列回路全体で各接合部の熱応力の集中を緩和させることが可能となり、半導体装置の破損を防止し易くなる。
この発明によれば、正極端子及び出力端子の少なくとも一方と第１スイッチング素子との間には第１熱緩衝材が配置される。これにより、第１熱緩衝材の厚さの分、第１スイッチング素子と第１スイッチング素子側のグラウンドとの距離が大きくなる結果、出力端子と第１スイッチング素子側のグラウンドとの間の浮遊容量を低減することが可能となる。従って、当該浮遊容量に起因するコモンモード電流を低減し、当該コモンモード電流に起因する伝導ノイズ及び放射ノイズを抑制することができる。
同様に、負極端子及び出力端子の少なくとも一方と第２スイッチング素子との間には第２熱緩衝材が配置される。これにより、第２熱緩衝材の厚さの分、第２スイッチング素子と第２スイッチング素子側のグラウンドとの距離が大きくなる結果、出力端子と第２スイッチング素子側のグラウンドとの間の浮遊容量を低減することが可能となる。従って、当該浮遊容量に起因するコモンモード電流を低減し、当該コモンモード電流に起因する伝導ノイズ及び放射ノイズを抑制することができる。
また、この発明によれば、第１熱緩衝材の線膨張係数は、第１スイッチング素子の線膨張係数よりも大きく、正極端子又は出力端子の線膨張係数よりも小さい。このため、第１スイッチング素子が発熱した際において、第１スイッチング素子と正極端子又は出力端子との線膨張係数の違いに起因して第１スイッチング素子と正極端子又は出力端子との接合部に発生する熱応力の集中を緩和させることが可能となり、半導体装置の破損を防止し易くなる。
同様に、第２熱緩衝材の線膨張係数は、第２スイッチング素子の線膨張係数よりも大きく、負極端子又は出力端子の線膨張係数よりも小さい。このため、第２スイッチング素子が発熱した際において、第２スイッチング素子と負極端子又は出力端子との線膨張係数の違いに起因して第２スイッチング素子と負極端子又は出力端子との接合部に発生する熱応力の集中を緩和させることが可能となり、半導体装置の破損を防止し易くなる。
この発明の一実施形態に係る半導体装置としてのインバータを搭載した駆動システムの回路図である。 前記インバータに含まれる１つのアーム直列回路の簡略的な分解斜視図である。 １つの前記アーム直列回路及びその周辺の簡略的な断面図である。 図４Ａは、スイッチング素子の第１の面を簡略的に示す外観構成図であり、図４Ｂは、スイッチング素子の第２の面を簡略的に示す外観構成図である。 １つの前記アーム直列回路に着目して複数の地点での浮遊容量を示す回路図である。 第１変形例に係る半導体装置としてのインバータを搭載した回路の回路図である。 第２変形例に係る半導体装置としてのインバータに含まれる１つのアーム直列回路及びその周辺の簡略的な断面図である。 図８のアーム直列回路の部分拡大断面図である。 第３変形例に係る半導体装置としてのインバータに含まれる１つのアーム直列回路の部分拡大断面図である。
Ｉ．一実施形態
Ａ．構成の説明
１．駆動システム１０の構成
（１−１）全体構成
図１は、この発明の一実施形態に係る半導体装置としてのインバータ１６を搭載した駆動システム１０の回路構成図である。
図１に示すように、駆動システム１０は、インバータ１６に加え、モータ１２と、直流電源１４（以下「電源１４」ともいう。）と、コンデンサ１８と、電子制御装置２０（以下「ＥＣＵ２０」という。）とを有する。
（１−２）モータ１２
モータ１２は、３相交流ブラシレス式であり、ＥＣＵ２０に制御されるインバータ１６を介して電源１４から電力が供給される。そして、当該電力に応じた駆動力を生成する。モータ１２は、例えば、車両の走行モータ又は電動パワーステアリング装置のアシスト力生成用のモータに用いることができる。或いは、後述するような別の用途に用いることも可能である。
（１−３）直流電源１４
直流電源１４は、駆動システム１０の用途に応じて適宜選択されるものであり、一次電池又は二次電池のいずれともすることができる。例えば、モータ１２が比較的高出力を要する用途で用いられる場合（例えば、車両の走行用モータとして用いられる場合）、電源１４は、リチウムイオン２次電池、ニッケル水素２次電池又はキャパシタ等の蓄電装置（エネルギストレージ）とすることができる。また、モータ１２が比較的低出力を要する用途で用いられる場合（例えば、車両の電動パワーステアリング装置として用いられる場合）、電源１４は、鉛蓄電池等の蓄電装置とすることができる。
（１−４）インバータ１６
インバータ１６は、３相ブリッジ型の構成とされて、直流／交流変換を行い、電源１４からの直流を３相の交流に変換してモータ１２に供給する。
図１に示すように、インバータ１６は、３相のアーム直列回路３０ｕ、３０ｖ、３０ｗを有する。Ｕ相のアーム直列回路３０ｕは、スイッチング素子３４ｕ（以下「上ＳＷ素子３４ｕ」という。）及び逆並列ダイオード３６ｕ（以下「上ダイオード３６ｕ」という。）を有する上アーム３２ｕと、スイッチング素子４０ｕ（以下「下ＳＷ素子４０ｕ」という。）及び逆並列ダイオード４２ｕ（以下「下ダイオード４２ｕ」という。）とを有する下アーム３８ｕとで構成される。
同様に、Ｖ相のアーム直列回路３０ｖは、上スイッチング素子３４ｖ（以下「上ＳＷ素子３４ｖ」という。）及び逆並列ダイオード３６ｖ（以下「上ダイオード３６ｖ」という。）を有する上アーム３２ｖと、下スイッチング素子４０ｖ（以下「下ＳＷ素子４０ｖ」という。）及び逆並列ダイオード４２ｖ（以下「下ダイオード４２ｖ」という。）を有する下アーム３８ｖとで構成される。Ｗ相のアーム直列回路３０ｗは、上スイッチング素子３４ｗ（以下「上ＳＷ素子３４ｗ」という。）と逆並列ダイオード３６ｗ（以下「上ダイオード３６ｗ」という。）を有する上アーム３２ｗと、下スイッチング素子４０ｗ（以下「下ＳＷ素子４０ｗ」という。）と逆並列ダイオード４２ｗ（以下「下ダイオード４２ｗ」という。）を有する下アーム３８ｗとで構成される。
上ＳＷ素子３４ｕ、３４ｖ、３４ｗと下ＳＷ素子４０ｕ、４０ｖ、４０ｗは、例えば、１つ又は複数のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のスイッチング素子から構成することができる。同様に、上ダイオード３６ｕ、３６ｖ、３６ｗ及び下ダイオード４２ｕ、４２ｖ、４２ｗはそれぞれ１つ又は複数のダイオードから構成してもよい。
なお、以下では、各アーム直列回路３０ｕ、３０ｖ、３０ｗをアーム直列回路３０と総称し、各上アーム３２ｕ、３２ｖ、３２ｗを上アーム３２と総称し、各下アーム３８ｕ、３８ｖ、３８ｗを下アーム３８と総称し、各上ＳＷ素子３４ｕ、３４ｖ、３４ｗを上ＳＷ素子３４と総称し、各下ＳＷ素子４０ｕ、４０ｖ、４０ｗを下ＳＷ素子４０と総称し、各上ダイオード３６ｕ、３６ｖ、３６ｗを上ダイオード３６と総称し、各下ダイオード４２ｕ、４２ｖ、４２ｗを下ダイオード４２と総称する。
各アーム直列回路３０において、上アーム３２ｕ、３２ｖ、３２ｗと下アーム３８ｕ、３８ｖ、３８ｗの中点４４ｕ、４４ｖ、４４ｗは、モータ１２の巻線４６ｕ、４６ｖ、４６ｗに連結されている。以下では、中点４４ｕ、４４ｖ、４４ｗを中点４４と総称し、巻線４６ｕ、４６ｖ、４６ｗを巻線４６と総称する。
各上ＳＷ素子３４及び各下ＳＷ素子４０は、ＥＣＵ２０からの駆動信号ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬにより駆動される。
（１−５）ＥＣＵ２０
ＥＣＵ２０は、図示しない各種センサからの出力値に基づき、モータ１２の出力を制御する。ＥＣＵ２０は、ハードウェアの構成として、入出力部、演算部及び記憶部（いずれも図示せず）を有する。
２．インバータ１６の詳細
（２−１）全体構成
図２は、１つのアーム直列回路３０の簡略的な分解斜視図であり、図３は、１つのアーム直列回路３０及びその周辺の簡略的な断面図である。本実施形態では、図２及び図３に示すアーム直列回路３０を３組並列に配置することによりインバータ１６を構成する（図１参照）。なお、図３中の「Ｐ」は正極側を示し、「Ｎ」は負極側を示す。
図２及び図３に示すように、アーム直列回路３０は、正極端子板５０と、負極端子板５２と、正極端子板５０及び負極端子板５２の間に配置された出力端子板５４とを有する。正極端子板５０、負極端子板５２及び出力端子板５４はそれぞれ平行である。正極端子板５０と出力端子板５４の間には上ＳＷ素子３４及び上ダイオード３６が配置され、負極端子板５２と出力端子板５４の間に下ＳＷ素子４０及び下ダイオード４２が配置される。
また、図３に示すように、正極端子板５０及び負極端子板５２それぞれの出力端子板５４と反対側には第１絶縁基板５６及び第２絶縁基板５８を介して第１ヒートシンク６０及び第２ヒートシンク６２が配置されている（図２では図示を省略している。）。第１ヒートシンク６０及び第２ヒートシンク６２は、インバータ１６を冷却するものであり、それぞれグラウンドＧＮＤに接続されている。
さらに、出力端子板５４と上ＳＷ素子３４との間には導電性の第１熱緩衝材６４ａが配置されると共に、負極端子板５２と下ＳＷ素子４０との間には導電性の第２熱緩衝材６４ｂが配置される。出力端子板５４と上ダイオード３６との間には導電性の第３熱緩衝材６４ｃが配置されると共に、負極端子板５２と下ダイオード４２との間には導電性の第４熱緩衝材６４ｄが配置される。
図２及び図３に示すように、各部材は、半田７０を介して互いに接合されている。当該接合はろう付け等の接合方法であってもよい。
（２−２）正極端子板５０、負極端子板５２及び出力端子板５４
正極端子板５０、負極端子板５２及び出力端子板５４は、いわゆるバスバー（銅、銅合金又は黄銅等からなる導電性の平板）であり、相対的に高い線膨張係数（例えば、１０〜２０×１０−６／℃）である。例えば、正極端子板５０、負極端子板５２及び出力端子板５４がＣｕ（銅）である場合、その線膨張係数は１６．８×１０−６／℃である。
（２−３）上ＳＷ素子３４及び下ＳＷ素子４０
本実施形態において、上ＳＷ素子３４と下ＳＷ素子４０には、同一の仕様のスイッチング素子（例えば、ＭＯＳＦＥＴ又はＩＧＢＴ）が用いられる。図４Ａ及び図４Ｂに示すように、本実施形態の上ＳＷ素子３４と下ＳＷ素子４０は、第１の面８０（ドレイン面）に正極電極８２が形成され、第１の面８０と反対側の第２の面８４（ソース面）に負極電極８６及びゲート電極８８（制御電極）が形成される。つまり、図４Ａ中の「Ｄ」（ドレイン）が正極電極８２、図４Ｂ中の「Ｓ」（ソース）が負極電極８６、「Ｇ」（ゲート）がゲート電極８８となっている。
以下では、上ＳＷ素子３４と下ＳＷ素子４０の構成要素を区別するため、上ＳＷ素子３４の正極電極８２、負極電極８６、ゲート電極８８を、上正極電極８２ｕｐ、上負極電極８６ｕｐ、上ゲート電極８８ｕｐと呼び、下ＳＷ素子４０の正極電極８２、負極電極８６、ゲート電極８８を、下正極電極８２ｌｏｗ、下負極電極８６ｌｏｗ、下ゲート電極８８ｌｏｗと呼ぶ。
図２及び図３では図示していないが、上正極電極８２ｕｐは半田７０を介して正極端子板５０に接合され、上負極電極８６ｕｐは半田７０を介して第１熱緩衝材６４ａに接合されている。上ゲート電極８８ｕｐは、信号端子９０（図２）を介して信号線９２に接続されている。信号線９２は、ＥＣＵ２０に接続されている。同様に、下負極電極８６ｌｏｗは半田７０を介して第２熱緩衝材６４ｂに接合され、下正極電極８２ｌｏｗは半田７０を介して出力端子板５４に接合されている。下ゲート電極８８ｌｏｗは、信号端子９４（図２）を介して信号線９６に接続されている。信号線９６は、ＥＣＵ２０に接続されている。
上ＳＷ素子３４及び下ＳＷ素子４０は、モールド樹脂等の構成要素まで含めた等価線膨張係数が相対的に低い（例えば、２〜４×１０−６／℃）。
（２−４）上ダイオード３６及び下ダイオード４２
本実施形態において、上ダイオード３６と下ダイオード４２には、同一の仕様のダイオードが用いられる。図３では、上ダイオード３６及び下ダイオード４２のアノードが下側に設けられ、カソードが上側に設けられる。
上ダイオード３６及び下ダイオード４２は、相対的に低い線膨張係数（例えば、２〜４×１０−６／℃）である。
（２−５）第１〜第４熱緩衝材６４ａ〜６４ｄ
第１〜第４熱緩衝材６４ａ〜６４ｄは、その一方の面に配置される部材と他方の面に配置される部材との間の熱膨張差による熱応力を低減する導電性の部材である。図２に示すように、本実施形態の第１〜第４熱緩衝材６４ａ〜６４ｄは、直方体状である。後述するように、別の形状を採用することもできる。
第１〜第４熱緩衝材６４ａ〜６４ｄは、相対的に中くらいの線膨張係数（例えば、２．５〜１０×１０−６／℃）である。すなわち、第１〜第４熱緩衝材６４ａ〜６４ｄの線膨張係数は、それぞれ上ＳＷ素子３４、下ＳＷ素子４０、上ダイオード３６及び下ダイオード４２よりも大きく、正極端子板５０、負極端子板５２及び出力端子板５４よりも小さい。例えば、第１〜第４熱緩衝材６４ａ〜第４熱緩衝材６４ｄがＭｏ（モリブデン）である場合、その線膨張係数は、５．１×１０−６／℃である。第１〜第４熱緩衝材６４ａ〜６４ｄがＷ（タングステン）である場合、その線膨張係数は、４．５×１０−６／℃である。第１〜第４熱緩衝材６４ａ〜６４ｄがＣｕＭｏ複合材である場合、その等価線膨張係数は、例えば、７．０×１０−６／℃である。第１〜第４熱緩衝材６４ａ〜６４ｄがＣＩＣ（銅−インバー−銅）の積層材である場合、その等価線膨張係数は、例えば、２．８×１０−６／℃である。
上記のように、上ＳＷ素子３４及下ＳＷ素子４０において、ゲート電極８８は、負極電極８６と同じ第２の面８４に形成される。このため、図３では、ゲート電極８８は上ＳＷ素子３４及び下ＳＷ素子４０の下側の面に形成されている。従って、図３では、第１熱緩衝材６４ａ及び第２熱緩衝材６４ｂの上側の面が、ゲート電極８８が形成された面（第２の面８４）に接している。図２及び図３にも示すように、第１熱緩衝材６４ａ及び第２熱緩衝材６４ｂのうちゲート電極８８が形成された面に接するものは、アーム直列回路３０の積層方向に見てゲート電極８８を避けて形成される。
（２−６）半田７０
半田７０は、鉛フリー半田等から構成される。半田７０が鉛フリー半田である場合、例えば、Ｓｎ（錫）Ａｇ（銀）Ｃｕ（銅）系、ＳｎＺｎ（亜鉛）Ｂｉ（ビスマス）系、ＳｎＣｕ系、ＳｎＡｇＩｎ（インジウム）Ｂｉ系又はＳｎＺｎＡｌ（アルミニウム）系のいずれかを用いることができる。半田７０は、相対的に高い線膨張係数（例えば、２０〜６０×１０−６／℃）である。
なお、図２及び図３では、上ＳＷ素子３４及び下ＳＷ素子４０の上面側及び下面側に半田７０を位置させているが、側面側に位置させてもよい。また、半田７０の代わりに、より融点が高いろう材を用いることもできる。
Ｂ．浮遊容量
図５は、１つのアーム直列回路３０に着目して複数の地点Ｐ１〜Ｐ３での浮遊容量Ｃ１、Ｃ２１、Ｃ２２、Ｃ３を示す回路図である。以下では、主として、図３及び図５を参照しながら、地点Ｐ１〜Ｐ３における浮遊容量Ｃ１、Ｃ２１、Ｃ２２、Ｃ３について説明する。
アーム直列回路３０を動作させると、地点Ｐ１〜Ｐ３とグラウンドＧＮＤ（第１ヒートシンク６０及び第２ヒートシンク６２）間において、浮遊容量Ｃ１、Ｃ２１、Ｃ２２、Ｃ３が発生する可能性がある。Ｃ１は、地点Ｐ１（正極端子板５０）と第１ヒートシンク６０との間の浮遊容量である。Ｃ２１は、地点Ｐ２（出力端子板５４）と第１ヒートシンク６０との間の浮遊容量であり、Ｃ２２は、地点Ｐ２（出力端子板５４）と第２ヒートシンク６２との間の浮遊容量である。浮遊容量Ｃ２１、Ｃ２２を合成したものを浮遊容量Ｃ２という。Ｃ３は、地点Ｐ３（負極端子板５２）と第２ヒートシンク６２との間の浮遊容量である。なお、地点Ｐ１（正極端子板５０）と第２ヒートシンク６２との間の浮遊容量、及び地点Ｐ３（負極端子板５２）と第１ヒートシンク６０との間の浮遊容量は無視できる程小さい。
これらの浮遊容量Ｃ１〜Ｃ３が存在するため、上ＳＷ素子３４及び下ＳＷ素子４０のスイッチング時にノイズがグラウンドＧＮＤ（第１ヒートシンク６０又は第２ヒートシンク６２）を介してコモン（電源１４側又は他の機器側）に伝わり、伝導ノイズ及び放射ノイズが発生する可能性がある（伝導ノイズ及び放射ノイズの発生の仕組みについては、例えば、特開２００７−１８１３５１号公報の段落［０００８］、［０００９］参照）。
一般に、キャパシタのインピーダンスＸｃは、次の式（１）により求められる。
Ｘｃ＝１／（ｊωＣ） ・・・（１）
上記において、ｊは虚数単位、ωは角周波数［Ｈｚ］、Ｃは静電容量［Ｆ］である。
上記式（１）によれば、アーム直列回路３０の場合、上ＳＷ素子３４及び下ＳＷ素子４０のスイッチング周波数［Ｈｚ］が高くなるほど浮遊容量Ｃ１〜Ｃ３に電流が流れ易くなるが、容量値Ｃを小さくすることで浮遊容量Ｃ１〜Ｃ３に電流を流れ難くすることができる。特に、スイッチングにより電位変動が起こる地点Ｐ２とグラウンドＧＮＤとの間の浮遊容量Ｃ２からコモン側へ流れるコモンモード電流Ｉｃｏｍの影響が大きいため、浮遊容量Ｃ２のインピーダンスを大きくすることが重要である。
また、一般に、平行平板（極板）間の静電容量Ｃ［Ｆ］は、次の式（２）により表される。
Ｃ＝ε０・εｓ・（Ｓ／ｄ） ・・・（２）
上記式（２）において、ε０は、真空の誘電率［Ｆ／ｍ］、εｓは、比誘電率、Ｓは、極板の面積［ｍ２］、ｄは、平行平板（極板）間の間隙［ｍ］を示す。上記式（２）によれば、平行平板（極板）の間隙ｄが大きくなるほど、静電容量Ｃは小さくなる。
第１〜第４熱緩衝材６４ａ〜６４ｄなしに出力端子板５４を配置する場合と比べると、本実施形態では、第１〜第４熱緩衝材６４ａ〜６４ｄを介して出力端子板５４を配置するため、出力端子板５４と第１ヒートシンク６０（グラウンドＧＮＤ）及び出力端子板５４と第２ヒートシンク６２（グラウンドＧＮＤ）との距離が長くなる。このため、出力端子板５４とグラウンドＧＮＤ（第１ヒートシンク６０及び第２ヒートシンク６２）との間隙（上記間隙ｄに対応）は大きくなる。このため、上記式（２）より、浮遊容量Ｃ２は相対的に小さくなる。また、浮遊容量Ｃ２が相対的に小さくなると、上記式（１）より、インピーダンスＸｃが相対的に大きくなる。その結果、コモンモード電流Ｉｃｏｍを小さくすることが可能となり、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを抑制することができる。
Ｃ．上ＳＷ素子３４、下ＳＷ素子４０及び上ダイオード３６及び下ダイオード４２からの熱の作用
上記のように、本実施形態では、出力端子板５４と上ＳＷ素子３４の間に第１熱緩衝材６４ａが配置され、負極端子板５２と下ＳＷ素子４０の間に第２熱緩衝材６４ｂが配置され、出力端子板５４と上ダイオード３６の間に第３熱緩衝材６４ｃが配置され、負極端子板５２と下ダイオード４２の間に第４熱緩衝材６４ｄが配置される。また、正極端子板５０、負極端子板５２、出力端子板５４、上ＳＷ素子３４、下ＳＷ素子４０、上ダイオード３６、下ダイオード４２、第１〜第４熱緩衝材６４ａ〜６４ｄを比較した場合、第１〜第４熱緩衝材６４ａ〜６４ｄの線膨張係数は、それぞれ上ＳＷ素子３４、下ＳＷ素子４０、上ダイオード３６及び下ダイオード４２の線膨張係数より大きく、正極端子板５０、負極端子板５２及び出力端子板５４の線膨張係数より小さい。
従って、上ＳＷ素子３４がスイッチング動作により発熱した場合、第１熱緩衝材６４ａの存在により、出力端子板５４に上ＳＷ素子３４からの熱が伝わり難くなる。下ＳＷ素子４０がスイッチング動作により発熱した場合、第２熱緩衝材６４ｂの存在により、負極端子板５２に下ＳＷ素子４０からの熱が伝わり難くなる。上ダイオード３６に電流が流れることにより上ダイオード３６が発熱した場合、第３熱緩衝材６４ｃの存在により、出力端子板５４に上ダイオード３６からの熱が伝わり難くなる。下ダイオード４２に電流が流れることにより下ダイオード４２が発熱した場合、第４熱緩衝材６４ｄの存在により、負極端子板５２に下ダイオード４２からの熱が伝わり難くなる。このため、負極端子板５２及び出力端子板５４の熱膨張を抑制することが可能となる。
加えて、上ＳＷ素子３４、下ＳＷ素子４０、上ダイオード３６及び下ダイオード４２からの熱により負極端子板５２及び出力端子板５４が膨張した場合、上ＳＷ素子３４、下ＳＷ素子４０、上ダイオード３６及び下ダイオード４２と、負極端子板５２及び出力端子板５４との熱膨張差による熱応力は、第１〜第４熱緩衝材６４ａ〜６４ｄにより低減される。なお、上ＳＷ素子３４、下ＳＷ素子４０、上ダイオード３６及び下ダイオード４２と、負極端子板５２及び出力端子板５４との間にはそれぞれ半田７０が配置されているが、半田７０は相対的に柔らかいため、半田７０も熱応力を緩和することが可能である。
Ｄ．本実施形態の効果
以上のように、本実施形態によれば、出力端子板５４と上ＳＷ素子３４との間には第１熱緩衝材６４ａが配置される。これにより、第１熱緩衝材６４ａの厚さの分、上ＳＷ素子３４と第１ヒートシンク６０（グラウンドＧＮＤ）との距離が大きくなる結果、出力端子板５４と第１ヒートシンク６０との間の浮遊容量Ｃ２１を低減することが可能となる。従って、浮遊容量Ｃ２１に起因するコモンモード電流Ｉｃｏｍを低減し、当該コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを抑制することができる。
同様に、負極端子板５２と下ＳＷ素子４０との間には第２熱緩衝材６４ｂが配置される。これにより、第２熱緩衝材６４ｂの厚さの分、下ＳＷ素子４０と第２ヒートシンク６２（グラウンドＧＮＤ）との距離が大きくなる結果、出力端子板５４と第２ヒートシンク６２との間の浮遊容量Ｃ２２を低減することが可能となる。従って、当該浮遊容量Ｃ２２に起因するコモンモード電流Ｉｃｏｍを低減し、当該コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを抑制することができる。
また、本実施形態によれば、第１熱緩衝材６４ａの線膨張係数は、上ＳＷ素子３４の線膨張係数よりも大きく、出力端子板５４の線膨張係数よりも小さい。このため、上ＳＷ素子３４が発熱した際において、上ＳＷ素子３４と出力端子板５４との線膨張係数の違いに起因して上ＳＷ素子３４と出力端子板５４との接合部に発生する熱応力の集中を緩和させることが可能となり、インバータ１６の破損を防止し易くなる。
同様に、第２熱緩衝材６４ｂの線膨張係数は、下ＳＷ素子４０の線膨張係数よりも大きく、負極端子板５２の線膨張係数よりも小さい。このため、下ＳＷ素子４０が発熱した際において、下ＳＷ素子４０と負極端子板５２との線膨張係数の違いに起因して下ＳＷ素子４０と負極端子板５２との接合部に発生する熱応力の集中を緩和させることが可能となり、インバータ１６の破損を防止し易くなる。
本実施形態によれば、上ＳＷ素子３４及下ＳＷ素子４０において、正極電極８２は第１の面８０に形成され、負極電極８６は第１の面８０とは反対側の第２の面８４に形成され、ゲート電極８８は第２の面８４に形成され、第１熱緩衝材６４ａ及び第２熱緩衝材６４ｂのうちゲート電極８８が形成された面に接するものは、アーム直列回路３０の積層方向に見てゲート電極８８を避けて形成される。
これにより、ゲート電極８８に対して積層方向の空間を形成し、当該空間を介してゲート電極８８への信号端子９０、９４を取り付けることが可能となる。従って、図３における第１熱緩衝材６４ａ及び第２熱緩衝材６４ｂの上側の面が、アーム直列回路３０の積層方向に見てゲート電極８８を避けていない場合と比べて、信号端子９０、９４を容易に取り付けることが可能となる。
本実施形態によれば、出力端子板５４と上ダイオード３６との間には第３熱緩衝材６４ｃが配置されると共に、負極端子板５２と下ダイオード４２との間には第４熱緩衝材６４ｄが配置され、第３熱緩衝材６４ｃの線膨張係数は、上ダイオード３６の線膨張係数よりも大きく、出力端子板５４の線膨張係数よりも小さく、第４熱緩衝材６４ｄの線膨張係数は、下ダイオード４２の線膨張係数よりも大きく、負極端子板５２の線膨張係数よりも小さい。これにより、アーム直列回路３０全体で各接合部の熱応力の集中を緩和させることが可能となり、インバータ１６の破損を防止し易くなる。
ＩＩ．変形例
なお、この発明は、上記実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。例えば、以下の構成を採用することができる。
Ａ．インバータ１６及び駆動システム１０
上記実施形態では、３相ブリッジ式のインバータ１６を用いたが、スイッチング素子と逆並列ダイオードとを有する上アーム及び下アームを直列に接続した単相又は多相のアーム直列回路を備えるインバータであれば、これに限らない。例えば、図６に示すように、単相ブリッジ式のインバータ１６ａに適用することもできる。図６のインバータ１６ａは、直流電源１４からの直流を交流に変換して巻線４６ａ（負荷）及び抵抗１１０に供給する。
インバータ１６ａは、２つのアーム直列回路３０ａ、３０ｂを有する。アーム直列回路３０ａは、スイッチング素子３４ａ（以下「上ＳＷ素子３４ａ」という。）及び逆並列ダイオード３６ａ（以下「上ダイオード３６ａ」という。）を有する上アーム３２ａと、スイッチング素子４０ａ（以下「下ＳＷ素子４０ａ」という。）及び逆並列ダイオード４２ａ（以下「下ダイオード４２ａ」という。）とを有する下アーム３８ａとで構成される。同様に、アーム直列回路３０ｂは、スイッチング素子３４ｂ（以下「上ＳＷ素子３４ｂ」という。）及び逆並列ダイオード３６ｂ（以下「上ダイオード３６ｂ」という。）を有する上アーム３２ｂと、スイッチング素子４０ｂ（以下「下ＳＷ素子４０ｂ」という。）及び逆並列ダイオード４２ｂ（以下「下ダイオード４２ｂ」という。）とを有する下アーム３８ｂとで構成される。
インバータ１６ａにおいても、第１〜第４熱緩衝材６４ａ〜６４ｄを用いることにより出力端子板５４をグラウンドＧＮＤ（第１ヒートシンク６０及び第２ヒートシンク６２）から離間させることにより、中点４４ａ、４４ｂにおける浮遊容量Ｃ２１、Ｃ２２を低減し、伝導ノイズ及び放射ノイズを抑制することが可能となる。加えて、第１〜第４熱緩衝材６４ａ〜６４ｄにより熱応力の集中を緩和させることが可能となり、インバータ１６ａの破損を防止し易くなる。
上記実施形態及び図６の変形例では、インバータ１６、１６ａに本発明を適用した事例について説明したが、スイッチング素子と逆並列ダイオードとを有する上アーム及び下アームを直列に接続した単相又は多相のアーム直列回路を備える半導体装置であれば、これに限らない。例えば、昇降圧式且つチョッパ型のＤＣ／ＤＣコンバータ（例えば、特開２００９−１５３３４３号公報の図１及び図９参照）に適用することもできる。
上記実施形態では、駆動システム１０のモータ１２は、例えば、車両の駆動用又は電動パワーステアリング用のものとしたが、上アーム３２と下アーム３８の中点４４において浮遊容量Ｃ２が発生する構成又はアーム直列回路３０において熱応力が問題となる構成であれば、これに限らない。例えば、洗濯機、掃除機、エアコンディショナ、冷蔵庫、電磁調理器、交流（ＡＣ）サーボ、鉄道車両及びエレベータにおけるモータに用いるものであってもよい。
上記実施形態では、駆動システム１０は、モータ１２を駆動するものであったが、上アーム３２と下アーム３８の中点４４において浮遊容量Ｃ２が発生する構成又はアーム直列回路３０において熱応力が問題となる構成であれば、これに限らない。例えば、駆動システム１０は、無停電電源装置、太陽光発電又は風力発電用のパワーコンディショナにおけるインバータ（例えば、特開２０１１−１０３４９７号公報の図４参照）に用いることも可能である。
Ｂ．第１〜第４熱緩衝材６４ａ〜６４ｄ
上記実施形態では、第１熱緩衝材６４ａを上ＳＷ素子３４と出力端子板５４の間に配置したが、これに限らない。例えば、第１熱緩衝材６４ａを上ＳＷ素子３４と正極端子板５０の間及び上ＳＷ素子３４と出力端子板５４の間の両方に配置してもよい（すなわち、アーム直列回路３０の積層方向に第１熱緩衝材６４ａを２つ設けてもよい。）。第２〜第４熱緩衝材６４ｂ〜６４ｄも同様である。
上記実施形態では、第１〜第４熱緩衝材６４ａ〜６４ｄを直方体状にしたが、第１〜第４熱緩衝材６４ａ〜６４ｄの形状は、これに限らない。例えば、図７及び図８に示す第２変形例に係るインバータ１６ｂのアーム直列回路３０のように、第１〜第４熱緩衝材６４ａ〜６４ｄを四角錐台状にしてもよい。この場合、第１熱緩衝材６４ａは、上ＳＷ素子３４から出力端子板５４に向かって拡がる部位（断面積が大きくなる部位）を有する。これにより、図７の第１熱緩衝材６４ａと底面及び高さが等しい直方体（柱状体）と比較して、信号端子９０の取付けが容易になる。加えて、図７の第１熱緩衝材６４ａと上面及び高さが等しい直方体（柱状体）と比較して、熱拡散の効果を得ることが可能となる。なお、上記熱拡散の効果を得るためには、図８の四角錐台状の第１熱緩衝材６４ａにおいて各側面と底面とがなす角（例えば、図８の角α）は、２０°以上９０°未満の範囲の値とすることが好ましい。図７及び図８の第２熱緩衝材６４ｂについても同様の効果を得ることができる。加えて、熱拡散の効果については、図７及び図８の第３及び第４熱緩衝材６４ｃ、６４ｄでも得ることができる。
或いは、図９に一部を示す第３変形例に係るインバータ１６ｃのアーム直列回路３０のように、第１熱緩衝材６４ａの形状を直方体を２つ組み合わせた形状とすることも可能である。すなわち、図９の第１熱緩衝材６４ａは、出力端子板５４側に配置され相対的に大きな直方体１００と、上ＳＷ素子３４側に配置され相対的に小さな直方体１０２を有する。直方体１００は、縦・横・高さのいずれも直方体１０２よりも大きい。このような構成を有することでも、図７及び図８と同様に、信号端子９０の取付けを容易とし且つ熱拡散の効果を得ることが可能となる。なお、上記熱拡散の効果を得るためには、図９の直方体１００の底面の端と直方体１０２の底面の端とを結んだ線と直方体１００の底面とがなす角（例えば、図９の角β）は、２０°以上９０°未満の範囲の値とすることが好ましい。第２〜第４熱緩衝材６４ｂ〜６４ｄについても同様の構成とすることができる。
上記実施形態（図３）及び上記各変形例では、４つの熱緩衝材（すなわち、第１〜第４熱緩衝材６４ａ〜６４ｄ）を設けたが、上ＳＷ素子３４及び下ＳＷ素子４０にのみ熱緩衝材（第１及び第２熱緩衝材６４ａ、６４ｂ）を設け、上ダイオード３６及び下ダイオード４２には熱緩衝材（第３及び第４熱緩衝材６４ｃ、６４ｄ）を設けない構成も可能である。そのような構成を実現するためには、例えば、上ＳＷ素子３４及び下ＳＷ素子４０と比べて、上ダイオード３６及び下ダイオード４２の厚み（図３の上下方向）を大きくし、その差分に熱緩衝材を設けることができる。或いは、上ＳＷ素子３４及び下ＳＷ素子４０に対応する位置では、出力端子板５４から遠ざけるように正極端子板５０及び負極端子板５２を折り曲げることにより熱緩衝材を配置するスペースを形成することも可能である。同様に、上ダイオード３６及び下ダイオード４２にのみ熱緩衝材（第３及び第４熱緩衝材６４ｃ、６４ｄ）を設け、上ＳＷ素子３４及び下ＳＷ素子４０には熱緩衝材（第１及び第２熱緩衝材６４ａ、６４ｂ）を設けない構成も可能である。
上記実施形態（図３）及び上記各変形例では、第１〜第４熱緩衝材６４ａ〜６４ｄの形状を同一又は近似する形状としたが、それぞれを大きく相違させてもよい。例えば、第１及び第２熱緩衝材６４ａ、６４ｂは四角錐台状とし、第３及び第４熱緩衝材６４ｃ、６４ｄは直方体状とすることも可能である。ただし、第１及び第２熱緩衝材６４ａ、６４ｂは同一形状であることが好ましく、また、第３及び第４熱緩衝材６４ｃ、６４ｄは同一形状であることが好ましい。
また、場合によっては、第１及び第２熱緩衝材６４ａ、６４ｂの一方のみを設けることも可能である。同様に、場合によっては、第３及び第４熱緩衝材６４ｃ、６４ｄの一方のみを設けることも可能である。
１０…駆動システム １２…モータ
１４…直流電源
１６、１６ａ〜１６ｃ…インバータ（半導体装置）
３０、３０ａ、３０ｂ、３０ｕ、３０ｖ、３０ｗ…アーム直列回路
３２、３２ａ、３２ｂ、３２ｕ、３２ｖ、３２ｗ…上アーム
３４、３４ａ、３４ｂ、３４ｕ、３４ｖ、３４ｗ…上スイッチング素子（第１スイッチング素子）
３６、３６ａ、３６ｂ、３６ｕ、３６ｖ、３６ｗ…上ダイオード（第１ダイオード）
３８、３８ａ、３８ｂ、３８ｕ、３８ｖ、３８ｗ…下アーム
４０、４０ａ、４０ｂ、４０ｕ、４０ｖ、４０ｗ…下スイッチング素子（第２スイッチング素子）
４２、４２ａ、４２ｂ、４２ｕ、４２ｖ、４２ｗ…下ダイオード（第２ダイオード）
５０…正極端子板（正極端子） ５２…負極端子板（負極端子）
５４…出力端子板（出力端子） ５６…第１絶縁基板
５８…第２絶縁基板 ６０…第１ヒートシンク（グラウンド）
６２…第２ヒートシンク（グラウンド）
６４ａ…第１熱緩衝材 ６４ｂ…第２熱緩衝材
６４ｃ…第３熱緩衝材 ６４ｄ…第４熱緩衝材
８０…第１の面 ８２…正極電極
８４…第２の面 ８６…負極電極
８８…ゲート電極（制御電極） ９０、９４…信号端子（配線部材）
１００…大きな直方体（拡大部） １０２…小さな直方体

Claims (3)

  1. 第１スイッチング素子及びこれに逆並列に接続された第１ダイオードを有する上アームと、第２スイッチング素子及びこれに逆並列に接続された第２ダイオードを有する下アームとを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置であって、
    前記アーム直列回路の積層方向において前記アーム直列回路の正極端子及び負極端子の間に前記アーム直列回路の出力端子が配置され、
    前記積層方向において前記正極端子と前記出力端子の間に前記第１スイッチング素子及び前記第１ダイオードが配置されると共に、前記負極端子と前記出力端子の間に前記第２スイッチング素子及び前記第２ダイオードが配置され、
    前記積層方向において前記正極端子及び前記負極端子それぞれの前記出力端子と反対側には絶縁基板を介してグラウンドが配置され、
    前記第１スイッチング素子及び前記第２スイッチング素子において、正極電極は第１の面に形成され、負極電極は前記第１の面とは反対側の第２の面に形成され、制御電極は前記第２の面に形成され、
    前記積層方向において前記出力端子と前記第１スイッチング素子の前記第２の面との間には導電性の第１熱緩衝材が配置されると共に、前記負極端子と前記第２スイッチング素子の前記第２の面との間には導電性の第２熱緩衝材が配置され、
    前記第１熱緩衝材の線膨張係数は、前記第１スイッチング素子の線膨張係数よりも大きく且つ前記出力端子の線膨張係数よりも小さく、前記第２熱緩衝材の線膨張係数は、前記第２スイッチング素子の線膨張係数よりも大きく且つ前記負極端子の線膨張係数よりも小さく、
    前記第１熱緩衝材は、前記第１スイッチング素子の前記第２の面に対し、前記積層方向に見て前記制御電極を避けた位置で接しており、
    前記第２熱緩衝材は、前記第２スイッチング素子の前記第２の面に対し、前記積層方向に見て前記制御電極を避けた位置で接している
    ことを特徴とする半導体装置。
  2. 第１スイッチング素子及びこれに逆並列に接続された第１ダイオードを有する上アームと、第２スイッチング素子及びこれに逆並列に接続された第２ダイオードを有する下アームとを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置であって、
    前記アーム直列回路の正極端子及び負極端子の間に前記アーム直列回路の出力端子が配置され、
    前記正極端子と前記出力端子の間に前記第１スイッチング素子及び前記第１ダイオードが配置されると共に、前記負極端子と前記出力端子の間に前記第２スイッチング素子及び前記第２ダイオードが配置され、
    前記正極端子及び前記負極端子それぞれの前記出力端子と反対側には絶縁基板を介してグラウンドが配置され、
    前記正極端子及び前記出力端子の少なくとも一方と前記第１スイッチング素子との間には導電性の第１熱緩衝材が配置されると共に、前記負極端子及び前記出力端子の少なくとも一方と前記第２スイッチング素子との間には導電性の第２熱緩衝材が配置され、
    前記第１熱緩衝材の線膨張係数は、前記第１スイッチング素子の線膨張係数よりも大きく且つ前記正極端子又は前記出力端子の線膨張係数よりも小さく、前記第２熱緩衝材の線膨張係数は、前記第２スイッチング素子の線膨張係数よりも大きく且つ前記負極端子又は前記出力端子の線膨張係数よりも小さく、
    前記グラウンドはヒートシンクによって構成されており、
    前記第１熱緩衝材及び前記第２熱緩衝材は、接合している前記第１スイッチング素子又は前記第２スイッチング素子から離間する方向に向かって断面積が大きくなる拡大部を備える
    ことを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記正極端子及び前記出力端子の少なくとも一方と前記第１ダイオードとの間には導電性の第３熱緩衝材が配置されると共に、前記負極端子及び前記出力端子の少なくとも一方と前記第２ダイオードとの間には導電性の第４熱緩衝材が配置され、
    前記第３熱緩衝材の線膨張係数は、前記第１ダイオードの線膨張係数よりも大きく且つ前記正極端子又は前記出力端子の線膨張係数よりも小さく、前記第４熱緩衝材の線膨張係数は、前記第２ダイオードの線膨張係数よりも大きく且つ前記負極端子又は前記出力端子の線膨張係数よりも小さい
    ことを特徴とする半導体装置。
JP2011155296A 2011-07-14 2011-07-14 半導体装置 Expired - Fee Related JP5460653B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011155296A JP5460653B2 (ja) 2011-07-14 2011-07-14 半導体装置
US13/548,209 US8654554B2 (en) 2011-07-14 2012-07-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011155296A JP5460653B2 (ja) 2011-07-14 2011-07-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2013021878A JP2013021878A (ja) 2013-01-31
JP5460653B2 true JP5460653B2 (ja) 2014-04-02

Family

ID=47518845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011155296A Expired - Fee Related JP5460653B2 (ja) 2011-07-14 2011-07-14 半導体装置

Country Status (2)

Country Link
US (1) US8654554B2 (ja)
JP (1) JP5460653B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323895B2 (ja) * 2011-06-23 2013-10-23 本田技研工業株式会社 半導体装置
JP5846929B2 (ja) * 2012-01-23 2016-01-20 カルソニックカンセイ株式会社 パワー半導体モジュール
FR3002683B1 (fr) * 2013-02-28 2016-11-04 Alstom Technology Ltd Convertisseur de puissance comportant une architecture de bras non-alignes
EP3076534B1 (en) * 2013-11-29 2019-01-09 Nissan Motor Co., Ltd Switching device
KR102394542B1 (ko) * 2015-07-30 2022-05-04 현대자동차 주식회사 반도체 패키지 및 그 제조 방법
DE102016110847B4 (de) 2016-06-14 2022-02-17 Auto-Kabel Management Gmbh Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
CN109451779B (zh) * 2016-07-08 2020-10-16 三菱电机株式会社 半导体装置及电力转换装置
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10770439B2 (en) * 2017-02-13 2020-09-08 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JP6187717B1 (ja) * 2017-02-24 2017-08-30 富士電機株式会社 評価方法、複合評価方法、評価装置、および複合評価装置
JP6191797B1 (ja) * 2017-02-24 2017-09-06 富士電機株式会社 評価方法、推定方法、評価装置、および複合評価装置
JP2018195694A (ja) * 2017-05-17 2018-12-06 株式会社Ｓｏｋｅｎ 電力変換器
WO2019064900A1 (ja) * 2017-09-29 2019-04-04 日本電産株式会社 制御装置、モータ、電動パワーステアリング装置
DE102018212443A1 (de) 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit passivem elektrischem Bauteil und Verfahren zu dessen Herstellung
DE102018126972A1 (de) * 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
DE102018212436A1 (de) * 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102018212438A1 (de) 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
EP3690939A1 (en) * 2019-01-30 2020-08-05 Infineon Technologies AG Semiconductor arrangements
DE102019204889A1 (de) * 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2232199C (en) * 1997-04-22 2000-02-22 Kabushiki Kaisha Toshiba Power converter with voltage drive switching element
JP3460973B2 (ja) * 1999-12-27 2003-10-27 三菱電機株式会社 電力変換装置
FI116492B (fi) * 2003-10-30 2005-11-30 Abb Oy Menetelmä ja järjestely vaihtosuuntaajan yhteydessä
JP4575034B2 (ja) * 2004-06-03 2010-11-04 株式会社東芝 インバータ装置
JP5407198B2 (ja) * 2008-07-02 2014-02-05 富士電機株式会社 電力変換装置のパワーモジュール
JP5100674B2 (ja) * 2009-01-30 2012-12-19 株式会社東芝 インバータ装置
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法

Also Published As

Publication number Publication date
JP2013021878A (ja) 2013-01-31
US20130016548A1 (en) 2013-01-17
US8654554B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
JP5460653B2 (ja) 半導体装置
JP5407198B2 (ja) 電力変換装置のパワーモジュール
JP5323895B2 (ja) 半導体装置
JP5447453B2 (ja) スイッチングモジュール
JP4920677B2 (ja) 電力変換装置およびその組み立て方法
JP5520889B2 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5846123B2 (ja) パワーモジュール
JP4661645B2 (ja) パワー半導体モジュール
JP6169250B2 (ja) 電力用半導体装置
JP6429721B2 (ja) 電力変換装置及び鉄道車両
JP6610568B2 (ja) 半導体装置
JPWO2016084180A1 (ja) 半導体モジュールおよび半導体駆動装置
WO2020184053A1 (ja) 半導体装置
JP5338830B2 (ja) 半導体装置
JP2014229782A (ja) 半導体装置および半導体装置の製造方法
JP5100535B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
JP2013038848A (ja) 半導体装置
CN110622307B (zh) 半导体模块以及电力变换装置
JP2013182964A (ja) 半導体装置
JPWO2018180580A1 (ja) 半導体装置および電力変換装置
JP6721066B2 (ja) 電力変換装置
JP6811762B2 (ja) 電力変換装置、及び、これを備える冷凍サイクル装置
JP2010177573A (ja) 半導体装置
JP6372433B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140114

R150 Certificate of patent or registration of utility model

Ref document number: 5460653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees