JP3481422B2

JP3481422B2 - ディジタル記録再生装置

Info

Publication number: JP3481422B2
Application number: JP13408297A
Authority: JP
Inventors: 剛川村; 浩誠片山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-05-23
Filing date: 1997-05-23
Publication date: 2003-12-22
Anticipated expiration: 2017-05-23
Also published as: JPH10326465A; EP0880135A1; DE69821674T2; EP0880135B1; DE69821674D1; US6336001B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録媒体に記録さ
れたディジタル信号の情報を再生するディジタル記録再
生装置に関する。

【０００２】

【従来の技術】ディジタルビデオテープレコーダーにお
いて、ビデオ信号をディジタル化して磁気テープなどの
記録媒体に記録する方法として、パーシャルレスポンス
／クラス４が知られている。この方法によりディジタル
化されて記録されたビデオ信号は、ビタビ復号を用いて
復号することができる。

【０００３】ところで、ビタビ復号はディジタル信号を
処理の対象とするものであることから、ビタビ復号を行
う際には、所定のサンプリングレートの標本化クロック
を用いて、記録媒体から再生された再生信号をアナログ
信号からディジタル信号に変換して量子化する必要があ
る。

【０００４】この場合、標本化クロックの位相が適正で
ないと、アナログの再生信号を適切に量子化することが
出来ない。特にビタビ復号の場合、振幅レベルにより、
復号されたデータの判別や誤り訂正を行うものであるた
め、標本化クロックの位相がずれて、振幅レベルが正し
く変換されないと、符号誤りが発生する。

【０００５】これを具体的に説明すると、例えば、図２
１において、記録信号が「０，１，０，１，０，０，
１，０」の場合、その再生波形を、「１」、「−１」の
しきい値で単純に検出すると（ビタビ無し再生）、検出
結果は「０，１，１，１，１，１，１，０」となる。

【０００６】これに対して、ビタビ復号を用いて同じく
図２１の再生波形を検出する場合、Ｂ点での振幅レベル
がしきい値「１」を超えた後、Ｃ点以降において、Ｂ点
より振幅レベルが高い「山」か「−１」より低い「谷」
が来た場合にＢ点でのデータとして「１」が確定する。
Ｃ点では、しきい値「１」より振幅レベルが高いが、Ｂ
点よりは低いので、Ｃ点でのデータは確定されない。

【０００７】その次ぎのＤ点での振幅レベルが「−１」
より低くなって、初めてＢ点でのデータとして「１」が
確定され、Ｃ点でのデータとして「０」が確定される。
但し、この時点ではＤ点でのデータは確定されない。Ｄ
点でのデータを確定するためには、Ｅ点以降において
「−１」のしきい値より振幅レベルが低い「谷」か、
「１」より高い「山」が必要である。

【０００８】次に、Ｅ点では振幅レベルが「１」を超え
ていないので、まだＤ点でのデータは確定されない。そ
の次のＦ点でもＤ点での振幅レベルより低くないので、
Ｄ点でのデータは確定されない。その次のＧ点での振幅
レベルが「１」を超えて初めてＤ点でのデータとして
「−１」が確定され、Ｅ点でのデータとして「０」が確
定され、Ｆ点でのデータとして「０」がそれぞれ確定さ
れる。

【０００９】このように、ビタビ復号においては、再生
波形の振幅レベルを検出して復号を行っているため、振
幅レベルの検出精度が極めて重要となる。この再生波形
の振幅レベルは、図２１に示す再生波形でのＡ点などの
時間位置で定まり、この時間位置は標本化クロック信号
の位相で定まることから、振幅レベルの検出精度は標本
化クロックの位相に大きく依存する。

【００１０】例えば、標本化クロック信号の位相が遅れ
ると、Ｅ点での振幅レベルがしきい値「１」を超える場
合が生じる。この場合、Ｅ点でのデータを「１」とし、
Ｆ点でのデータを「−１」として誤検出する結果とな
る。このように、再生波形の振幅レベルの検出精度を上
げるうえで、標本化クロックの位相の調整が極めて重要
となる。

【００１１】

【発明が解決しようとする課題】ところで、従来の装置
では、製造の段階において標本化クロック信号の位相の
調整を作業者が行っており、位相の調整作業に時間を要
していた。また、標本化クロック信号の位相は、製造段
階で調整された値に固定されるものとなっているため、
テープメーカー間の特性差やロット間のバラツキ等によ
り、特性の異なるテープを再生した場合には、最適な位
相ポイントがずれて、再生信号の振幅レベルの検出精度
が低下するという問題があった。

【００１２】このように磁気テープの種類や磁気ヘッ
ドの特性が変化しても、標本化クロック信号の位相を最
適ポイントに合わせる従来方法として、再生データのエ
ラーレートの平均値を用いて、自動的にクロック位相の
最適ポイントを捜す方法が知られている（特開平６−２
５９８９１）。

【００１３】しかし、例えば、エラーレートが１０^-5の
場合、１０万個に１個の割合でエラーが発生するので、
エラーレートを正確にカウントするためには、少なくと
も１００万個規模のデータを読み取る必要があり、ま
た、エラーレートが１０^-6になった時には、１００万個
に１個のエラーであるから１０００万個規模のデータを
取得する必要がある。

【００１４】従って、この従来方法によれば、標本化ク
ロック位相を適正ポイントに合わせるためには、より多
くのデータを読み取る必要があるが、標本化クロック位
相が適性値に近づくほどエラーレートが小さくなるの
で、読み取るデータ量やエラーレートの算出時間が指数
関数的に増加することになる。このため、最適な状態を
目指せば目指すほど多くの時間を要するという問題があ
った。

【００１５】本発明は、このような問題を鑑みてなされ
たものであり、ビデオ信号の再生波形を量子化するため
の標本化クロック信号の位相を、迅速に最適値に合わせ
ることを可能としたディジタル記録再生装置を提供する
ことを課題とする。

【００１６】

【課題を解決するための手段】前記課題を解決達成する
ために、本発明は以下の構成を有する。本発明に係るデ
ィジタル記録再生装置は、情報信号をしきい値と比較し
て２値化する２値化手段と、前記２値化手段の出力に含
まれる２値の何れかの論理値の出現頻度に基づき前記し
きい値を制御するしきい値制御手段と、を備えた前記情
報信号に含まれるデータ“１”又は“０”の出現頻度を
検出する検出手段と、前記検出手段により検出された前
記データ“１”又は“０”の出現頻度に基づき前記標本
化クロックの位相を制御する位相制御手段と、を備え、
前記位相制御手段は、標本化クロックの正相信号に基づ
き情報信号を量子化して得られる信号に含まれるデータ
“１”又は“０”の出現頻度を最大とし、または前記標
本化クロックの逆相信号に基づき前記情報信号を量子化
して得られる信号に含まれるデータ“１”又は“０”の
出現頻度を最小とするように、検出手段の検出結果に基
づき前記標本化クロックの位相を制御することを特徴と
する。

【００１７】

【００１８】

【００１９】

【００２０】前記しきい値制御手段は、２値化手段の
出力に含まれる２値の何れかの論理値の出現頻度の変化
分に基づき該出現頻度の変化分を最小とするようにしき
い値を制御することを特徴とするディジタル記録再生装
置の構成を有する。

【００２１】以下、本発明の作用を述べる。本発明に
係るディジタル記録再生装置によれば、検出手段は記録
媒体から再生された情報信号に含まれるデータ“１”又
は“０”の出現頻度を検出して位相制御手段に与える。
位相制御手段は、情報信号に含まれるデータ“１”又は
“０”の出現頻度に基づいて、情報信号を量子化するた
めの標本化クロックの位相を制御する。例えば、標本化
クロックに対する情報信号に含まれるデータの出現頻度
の変化分がこのデータのエラーと一定の相関関係がある
ことに着目して、このデータの出現頻度の最大又は最小
となるように、標本化クロックの位相を定める。

【００２２】本発明に係るディジタル記録再生装置に
よれば、検出手段を構成する２値化手段は、情報信号を
しきい値と比較し、例えば情報信号がしきい値より大き
い場合に論理値１とし、情報信号がしきい値より小さい
場合に論理値０として２値化する。しきい値制御手段
は、論理値０または１の出現頻度の変化分に基づいて前
記しきい値を定める。以上により、検出手段において情
報信号を２値化する際のしきい値が定められる。

【００２３】本発明に係るディジタル記録再生装置に
よれば、位相制御手段は、標本化クロックの正相信号
（正転クロック）に基づき情報信号を量子化して得られ
る信号に含まれるデータの出現頻度を最大とし、または
前記標本化クロックの逆相信号（反転クロック）に基づ
き前記情報信号を量子化して得られる信号に含まれるデ
ータの出現頻度を最小とするように、検出手段の検出結
果に基づき前記標本化クロックの位相を制御する。

【００２４】

【００２５】

【００２６】前記しきい値制御手段は、データ出現頻
度の変化分を最小とするようにしきい値を設定する。従
って、消失エラーまたは挿入エラーが、データの発生頻
度の変化分の小さい領域でゼロに近づく特性を有するも
のである場合には、設定されたしきい値は、消失エラー
または挿入エラーの発生頻度を抑制するものとなり、検
出手段のしきい値として最も適切なものとなる。

【００２７】

【発明の実施の形態】通常、磁気テープを記録媒体とし
た場合、再生データに発生するエラーの個数は１万個や
１０万個に１個しか現れないが、データとして現れる
「１」や「−１」の数は全データの約１／４を占める。
本発明は、この全データの多くを占める「１」や「−
１」に着目するものであって、このデータ「１」や「−
１」の出現頻度を分析することにより、逆に消失エラー
または挿入エラーの発生頻度を間接的に把握して、標本
化クロックの位相を最適に制御するものである。

【００２８】以下、図を参照しながら、本発明の実施形
態について詳細に説明する。図１は、本発明の実施形態
に係るディジタル記録装置のブロック図である。同図に
おいて、１は磁気テープ、２は磁気ヘッド、３はヘッド
アンプ、４は波形等化器、５は伝達関数調整回路、６は
Ａ／Ｄ変換回路、７はビタビ復号回路、８は復調回路、
９は誤り訂正回路、１０はＰＬＬ回路である。また、１
１は伝達関数調整回路５の出力波形を分析してＰＬＬ回
路１０が生成するクロックの位相を制御する波形分析回
路１１であり、本発明の特徴部である。

【００２９】以下、図１に示す本実施形態の装置の動作
について説明する。図１において、磁気テープ１に記録
されているディジタル情報は、磁気ヘッド２により電気
信号に変換されて再生信号として検出される。この再生
信号は１ｍＶ程度の微弱な信号であるため、ヘッドアン
プ３により、後段の各回路で信号処理が可能なレベルま
で増幅する。増幅された再生信号は、波形等化回路４に
よりデータ検出に適した波形に等化される。

【００３０】ここで、波形等化回路４は、位相補償部と
振幅補償部（共に符号なし）とから構成され、これによ
り再生信号が波形等化される。即ち、一般に磁気テープ
は磁気異方性を有しており、このため、再生波形は、図
２に破線で示すように非対称性な波形（位相補償前）と
なる。そこで、波形等化回路４の位相補償部により、磁
気テープから再生された波形を、同図に実線で示すよう
な対称波形（位相補償後）に補償する。

【００３１】また、記録媒体に高密度記録されたディジ
タル信号の再生波形は、図３に破線で示すように裾野が
広がった波形となり、隣接した信号が存在すると、同図
に実線で示すように波形間干渉により波高値が低くな
る。そこで、波形等化回路４の振幅補償部により再生波
形の裾野の広がりを抑え、図４に実線で示すように波形
幅（半振幅値の波形幅Ｗ５０）を狭くする。この振幅補
償部としては、例えばトランスバーサルディジタルフィ
ルタなどを用いることができる。

【００３２】次に、ＰＬＬ回路１０は、波形等化回路４
により波形等化された再生信号から、Ａ／Ｄ変換回路
６、ビタビ復号回路７及び復調回路８の動作を規定する
クロックを生成する。この一方、波形等化回路４の出力
は、１＋Ｄ（Ｄは伝達遅延関数）の伝達関数を有する伝
達関数調整回路５に入力され、所謂プリコード（記録時
においてテープ特性に整合するようにビット間隔を適正
化するための符号化など）がなされる前の伝達関数の状
態に戻される。

【００３３】この伝達関数調整回路５の出力信号は、Ｐ
ＬＬ回路１０が生成するクロックを用いてＡ／Ｄ変換回
路６によりディジタル信号に変換（量子化）された後、
ビタビ復号回路７、復調回路８、誤り訂正回路９を経て
出力される。即ち、ビタビ復号回路７では、再生データ
の波高値に基づいてディジタル記録の規則性を利用して
データ検出を行う。復調器８では、記録時に記録媒体の
特性に適したスペクトラムを持つ信号に変換されたデー
タを元の状態に戻す。誤り訂正回路９では、記録媒体か
ら記録／再生する際に発生した符号誤りを訂正する。

【００３４】次に、Ａ／Ｄ変換回路６でのＡ／Ｄ変換
（量子化）に使用されるクロック（標本化クロック）の
位相を制御する波形分析回路１１の動作について詳細に
説明する。この波形分析回路１１は、図５に詳細な構成
を示すように、しきい値生成回路１７と、該しきい値生
成回路１７が生成したしきい値電圧Ｖと比較して伝達関
数調整回路５の出力信号からデータを検出するデータ検
出回路１２と、該データ検出回路１２の出力を積分する
積分回路１４と、該積分回路１４の積分結果をＡ／Ｄ変
換するＡ／Ｄ変換回路１５と、該Ａ／Ｄ変換回路１５の
出力からデータの出現頻度を分析する頻度分析回路１６
とから構成される。

【００３５】また、データ検出回路１２は、比較回路１
２Ａと、ラッチ回路１２Ｂとから構成され、比較回路１
２Ａを構成するコンパレータ１２Ａ−１により、アナロ
グ信号である伝達関数調整回路５の出力レベルをしきい
値電圧Ｖと比較して、しきい値「１」以上の領域をデー
タ「１」とするディジタルデータに変換する。この一
方、コンパレータ１２Ａ−２によりしきい値「−１」以
下の領域をデータ「１」とするディジタルデータに変換
する。このデータは、再生クロックに従ってラッチ回路
１２Ｂに取り込まれ、データ検出回路１２から、図６に
示すパルス列として出力される。

【００３６】このパルス列は積分回路１４により積分さ
れ、データ「１」の出現頻度に応じたＤＣレベルに変換
される。即ち、図６に示すようにデータ「１」の出現頻
度が増えると（図６最下段の波形）、ＤＣレベル（積分
回路１４の出力）が高くなり、出現頻度が減ると（図６
最上段の波形）、このＤＣレベルが低くなる。

【００３７】この積分回路１４の出力に現れるＤＣレベ
ルはＡ／Ｄ変換１５に入力され、ディジタルデータに変
換されて頻度分析回路１６に入力される。頻度分析回路
１６では、データ「１」の頻度分析を行い、最適なしき
い値を求めて２進値として記憶しておく。しきい値生成
回路１７は、この２進値に基づきスイッチを切り換えて
最適なしきい値電圧Ｖを設定する。

【００３８】ここで、頻度分析回路１６で行われるデー
タ「１」の頻度分析について説明する。図７に示すよう
に、しきい値電圧Ｖを低くすると（例えば０．４Ｖ）、
データ検出回路１２は、本来のデータだけでなく、再生
波形の裾野の領域もデータ「１」として誤検出する割合
が増え、データ「１」の出現頻度が増える（挿入エラー
の発生）。

【００３９】前述の図４のように正しく等化されている
状態ではマイナス側を誤って検出することはないが、図
８のようにマイナス側に超過した波形等化の状態では、
このマイナス側の跳ね返りをデータ「−１」と判別する
可能性があり、これが、さらなる挿入エラーの増加をも
たらす。

【００４０】ここで、再び図７に説明を戻す。しきい値
電圧Ｖが逆に高くなると（例えば０．８Ｖ）、データ検
出回路１２は、波形間干渉により波高値が低下した本来
データ「１」の信号領域をデータ「０」と判別する割合
が増え、データ「１」の出現頻度が減る（消失エラーの
発生）。

【００４１】このように、データ「１」の出現頻度に応
じて変化する積分回路１４のＤＣレベルは、データ検出
回路１２のしきい値電圧Ｖの依存性を有する。データ検
出回路１２のしきい値電圧Ｖを変化させた場合のデータ
の出現頻度の様子を図９に示す。

【００４２】同図において、横軸は、後述するしきい値
電圧Ｖのステップ準位ｉを表し、しきい値と等価であ
る。また、同図の縦軸は、しきい値電圧Ｖのステップ準
位ｉに対するデータ「１」の出現頻度Ｘ（ｉ）を表す。
同図に示すように、しきい値が下がると挿入エラーが増
加して、この分だけデータ「１」の出現頻度が増加す
る。また、しきい値が上がると消失エラーが増加して、
この分だけデータ「１」の出現頻度が減少する。

【００４３】図９の特性を、しきい値電圧Ｖに対するデ
ータ「１」の出現頻度の差分（変化分）で表現し直す
と、図１０に示すように、概ね山型の特性が得られる。
同特性は、ノイズ等の影響に起因して誤差が発生するた
め、必ずしも滑らかな特性にはなっていないが、誤差の
発生がなければピーク値を持つ曲線を描く。このピーク
値は、図１０に示す特性の変曲点に相当し、このピーク
値でのしきい値が、消失エラーおよび挿入エラーを共に
少なくする最適な値となる。

【００４４】そこで、頻度分析回路１６は、後述する図
１４に示すしきい値最適化フローに従って、図１０に示
す特性のピーク値を与えるしきい値を特定して、しきい
値切り替え信号をしきい値生成回路１７に出力する。し
きい値生成回路１７は、このしきい値切り替え信号に従
ってスイッチを切り替えて、比較回路１２Ａに与えるし
きい値電圧Ｖを制御する。この結果、データ検出回路１
２のしきい値は、挿入エラー及び消失エラーが共に抑え
られた最適な値に設定される。

【００４５】なお、上述の頻度分析を行うにあたって、
Ａ／Ｄ変換回路１５により積分回路１４の出力をディジ
タルデータに変換するものとしたが、頻度分析回路１６
がアナログ信号を取り扱うことができるものであれば、
必ずしもディジタルデータに変換して頻度分析を行う必
要はない。

【００４６】上述のようにして、データ検出回路１２の
しきい値（しきい値電圧Ｖ）が最適値に固定されると、
次に、ＰＬＬ回路１０が生成するクロックの位相制御が
行われる。このクロックの位相は、後述する図１５の位
相制御フローに従って、以下に説明するように、しきい
値が最適化された波形分析回路１１の分析結果に基づき
制御される。

【００４７】ここで、ＰＬＬ回路１０は、図１１に詳細
な構成を示すように、位相比較器２０と、チャージポン
プ２１と、ボルテージコントロールオッシレータ（ＶＣ
Ｏ）２２と、クロック位相調整回路２３とからなり、波
形等化回路４の出力に位相がロックされたクロック信号
がＶＣＯ２２から出力される。

【００４８】また、クロック位相調整回路２３は、直列
接続された複数のＬ成分と、ＣＲ直列回路とからなり、
各Ｌ成分の接続点を接点とするスイッチを頻度分析回路
１６からの信号に基づいて制御することにより、ＶＣＯ
２２から出力されたクロック信号の位相を制御して出力
するものである。

【００４９】このような構成を有するＰＬＬ回路１０が
生成するクロック（正転クロック）は、図１に示すＡ／
Ｄ変換回路６に入力され、再生信号を量子化するための
標本化クロックに用いられる。従って、このクロックの
位相が最適ポイントからずれると、後述する図１６から
図２０に示すように、正しい波形のピークでデータを検
出することが出来なくなる。

【００５０】この結果、上述したようなデータ検出回路
１２のしきい値を変化させた場合と同様の現象が生じ、
図１２に示すように、クロック位相が早すぎても、遅す
ぎても、データ「１」の出現頻度が減少することとな
る。従って、この場合、データ「１」の出現頻度が最も
大きくなるポイントが、位相ポイントとして最適である
ことが分かる。

【００５１】以上により、最適な標本化クロックの位相
が求められるが、例えばノイズなどの影響により、デー
タ「１」の出現頻度が、最適な位相ポイント以外のポイ
ントで最大となる場合が起こり得る。このような場合、
データ「１」の出現頻度が最大であっても、必ずしも位
相ポイントとしては最適とはならない。このようなノイ
ズの影響を排除して最適位相ポイントを確定するために
は、上述のように正転クロックでの検出後に、以下のよ
うに、反転クロックでの頻度検出も併せて行うことが望
ましい。

【００５２】以下、反転クロックによるデータの頻度検
出について説明する。再生波形の位相と正転クロック位
相が正しく合っている場合（クロック位相が適切に設定
されている場合）、反転クロックによるデータ「１」の
頻度検出結果は最小となる。このことに着目すると、反
転クロックによる検出結果から、正転クロックによる検
出結果が妥当なものかどうかを知ることができる。

【００５３】反転クロックにより頻度検出を行った場
合、図１３に示すように、挿入エラー／消失エラーの変
化は、下に凸の特性となる。そして、正転クロックの場
合とは逆に、データ「１」の出現頻度が最も少なくなる
位相ポイントを探し、図１１のＰＬＬ回路１０内にある
クロック位相調整回路２３のスイッチを切り替えること
により、反転クロックの位相を最適値に調整する。

【００５４】このようにして、反転クロックでのデータ
「１」の出現頻度が最小となることを確認することによ
り、ノイズなどに起因した誤動作を有効に排除して、正
転クロックの位相ポイントを正しく決定することができ
る。

【００５５】次に、図５に示す頻度分析回路１６におけ
るしきい値電圧の最適化フローの一例について、図１４
に示すフローチャートに沿って説明する。この説明にお
いて、変数「ｉ」をしきい値のステップ順位とし、ステ
ップ準位ｉが１だけ変化するとしきい値電圧がΔｅ変化
するものと定義する。このステップ準位ｉは図５に示す
しきい値生成回路１７のスイッチの接点Ｐ₀〜Ｐ_Nに対応
する。即ち、ステップ準位ｉが０のとき、このスイッチ
の接点はＰ₀に設定され、ステップ準位ｉが増加するに
つれ、接続される接点も移動する。

【００５６】また、ステップ順位ｉに対するしきい値生
成回路１７のしきい値電圧をＶ（ｉ）で表し、このとき
のＡ／Ｄ変換回路１５ａの出力レベルをＸ（ｉ）で表
す。さらに、Ｘ（ｉ）とＸ（ｉ−１）との差分（変化
分）をＲ（ｉ）とする。また、Ｒ_minを変数とする。

【００５７】まず、ステップ準位ｉの初期値として０を
設定し、図５に示すしきい値生成回路１７のスイッチを
接点Ｐ₀に設定する（ステップＳ０１）。次に、ステッ
プ準位ｉが設定値Ｎを越えていないか否かを判別し、越
えていなければ（ステップＳ０２，ＹＥＳ）、ステップ
準位ｉをインクリして１とし、しきい値調整回路１７の
スイッチを接点Ｐ₁に接続する。このステップ準位０で
のしきい値調整回路１７のしきい値電圧Ｖ（１）は、Ｖ（１）＝１×Δｅとなる（ステップＳ０３）。

【００５８】また、ステップ準位１でのＡ／Ｄ変換回路
１５ａの出力レベルＸ（１）は、初期値Ｘ（０）に対し
てＲ（１）だけ変化するので、Ｘ（１）＝Ｘ（０）＋Ｒ（１）と表され、これより、Ｒ（１）＝Ｘ（１）−Ｘ（０）を得る（ステップＳ０４）。

【００５９】次に、変数Ｒ_minとＲ（１）とを比較し
て、Ｒ（１）が小さければ（ステップＳ０５，ＹＥ
Ｓ）、変数Ｒ_minの内容をＲ（１）で置き換え（ステッ
プＳ０６）、逆に、Ｒ（１）が大きければ（ステップＳ
０５，ＮＯ）、変数Ｒ_minの内容をそのままとして、ス
テップＳ０２に戻る。

【００６０】そして、ステップ準位ｉが上限値Ｎに到達
するまで、上述のステップＳ０２からステップＳ０６を
繰り返し行うと、変数Ｒ_minには、Ｒ（１）からＲ
（Ｎ）までのうち、最小のものが残る。この最後に残っ
たＲ_minに対応するステップ順位のしきい値電圧を最適
値として設定値として終了する。以上のフローにより、
Ａ／Ｄ変換回路１５ａの出力レベルの変化分、即ちデー
タ「１」の出現頻度の変化を最小とするしきい値電圧が
特定され、頻度分析回路１６における最適なしきい値が
特定される。

【００６１】次に、ＰＬＬ回路１０が生成するクロック
の位相最適化フローの一例について、図１５に沿って説
明する。ここで、変数「ｊ」を位相遅延のステップ順位
として、ステップ準位が１だけ変化すると位相遅延がΔ
ｇだけ変化するものと定義する。また、ステップ順位ｊ
に対するＡ／Ｄ変換回路１５ａの出力レベルをＹ（ｊ）
で表す。さらに、位相遅延のステップ順位ｊを変えてい
き、それまでに最も高いＡ／Ｄ変換回路１５ａの出力レ
ベルＹ（ｊ）を格納する変数をＰ_maxとする。

【００６２】まず、再生波形のピークに対する図９のク
ロック位相調整回路２３の入力におけるクロックの立ち
上がりの遅れをＧ₀とし、その時のＡ／Ｄ変換回路１５
ａの出力レベル（“１”の出現頻度）をＹ（０）とし
て、各初期値を設定する（ステップＳ１１）。

【００６３】次に、ステップ準位ｊが上限値Ｎを越えて
いない場合（ステップＳ１２，ＹＥＳ）、ステップ準位
ｊをインクリして１とし、図１１のクロック切換スイッ
チ２５を接点Ｔ₁に接続する。そして、この状態におけ
るクロック位相調整回路２３のクロックの立ち上がりと
データ波形のピークとの位相遅延Ｇ₁を、Ｇ₁＝Ｇ₀＋ｊ×Δｇから演算する（ステップＳ１３）。

【００６４】また、Ａ／Ｄ変換回路１５ａの出力値Ｙ
（１）は、初期値Ｙ（０）に対してΔｖ₁′だけ変化す
るものとすれば、Ｙ（１）＝Ｙ（０）＋Δｖ₁′ を得る（ステップＳ１４）。

【００６５】次に、Ｙ（１）を変数Ｐ_maxと比較して、
Ｙ（１）の方が大きければ（ステップＳ１５，ＹＥ
Ｓ）、変数Ｐ_maxの内容をＹ（１）で置き換え（ステッ
プＳ１６）、小さければ（ステップＳ１５，ＮＯ）、変
数Ｐ_maxの内容をそのままとして、ステップＳ１２に戻
る。

【００６６】ステップ準位ｊが上限値Ｎに到達するま
で、上述のステップＳ１２からステップＳ１６までを繰
り返し行うと、Ｙ（０）からＹ（Ｎ）までのうち、最大
のものが変数Ｐ_maxとして最後に残る。この最後に残っ
たＰ_maxに対応するステップ順位の位相を最適クロック
位相として設定する。

【００６７】これにより、クロック位相は、データ
「１」または「−１」の出現頻度が最も大きい点に設定
される。このとき、クロック位相は波形の位相とほぼ一
致したものとなり、しきい値より高い波高値を検出可能
な状態となっている。

【００６８】このことを図１６で説明すると、サンプリ
ング点では、しきい値に対してＤＣレベルが高いか低い
かで「１」，「０」，「−１」の波形検出を行っている
から、ａ点、ｂ点、ｃ点のいずれもしきい値よりＤＣレ
ベルが高いので、「１」と判別出来る。これに対し、ｄ
点では、しきい値よりもＤＣレベルが低いので、「０」
となる。このように、クロック位相がずれ、サンプリン
グ点がずれると、“１”を検出出来ず、消失エラーが増
加する。従って、クロック位相が波形位相と一致してい
る場合に、最もデータ「１」または「−１」の出現頻度
が大きくなる。

【００６９】図１５に説明を戻す。上述の正転クロック
の検出後に、反転クロックを用いてデータ検出を行う
（ステップＳ１７〜Ｓ２２）。ここで、正転クロックの
場合と同様に、ｊを位相遅延のステップ順位として、各
ステップ変化により位相遅延がΔｇ変化すると定義す
る。そして、ｊ番目のステップ順位に対するＡ／Ｄ変換
回路１５ｂの出力レベルをＹ′(ｊ)とする。また、位相
遅延のステップ順位ｊを変えて、最も出力レベルが低い
Ｙ′(ｊ)をＰ″_minとする。

【００７０】まず、データ波形のピークに対する反転ク
ロックの立ち上がりの遅れをＤ₀とし、その時のＡ／Ｄ
変換回路１５ｂ（“１”の出現頻度）をＹ′(０)とし
て、各初期値を設定する（ステップＳ１７）。なお、正
転クロックの場合は、位相調整回路２３の入力における
クロックの立ち上がりの遅れはＧ₀となっている。

【００７１】次に、ステップ準位ｊが上限値Ｎを越えて
いないか判定し、越えていなければ（ステップＳ１８，
ＹＥＳ）、ステップ準位ｊをインクリして、図１１の切
換スイッチを接点Ｔ₁に接続する。この状態におけるク
ロック位相調整回路２３の反転クロックの立ち上がりと
データ波形のピークとの位相遅延Ｄ₁は、Ｄ₁＝Ｄ₀＋１×Δｇとなる（ステップＳ１９）。

【００７２】これにより、Ａ／Ｄ変換回路１５ｂの出力
値Ｙ′（１）は、初期値をＹ″（０）に対してΔｖ₁″
だけ変化して、Ｙ′(１)＝Ｙ′(０)＋Δｖ₁″ となる（ステップＳ２０）。

【００７３】次に、Ｙ′(１)を変数Ｐ″_minと比較して
小さければ（ステップＳ２１，ＹＥＳ）、変数Ｐ″_min
の内容をＹ′(１)で置き換え（ステップＳ２２）、大き
ければ（ステップＳ２１，ＮＯ）、変数Ｐ″_minの内容
をそのままとして、ステップＳ１８に戻る。

【００７４】そして、ステップ準位ｊが上限値Ｎに到達
するまで、上述のステップＳ１８からステップＳ２２ま
でを繰り返し行うと、Ｙ′（０）からＹ′（Ｎ）までの
うち、最小のものが変数Ｐ″_minとして最後に残る。こ
の最後に残ったＰ″_minに対応するステップ順位の位相
を反転クロックの最適位相として設定する。これによ
り、反転クロックの位相は、データ「１」または「−
１」が最も少ない点に設定される。

【００７５】ところで、反転クロックの位相を変えた場
合、前述の図１３のようにデータ「１」の出現頻度が変
化する。また、図１６から図２０に示すように、クロッ
ク位相が、最適値（図１６）に対して前側（図１７、図
１８）にずれても、後側（図１９、図２０）にずれて
も、データ「１」または「−１」が実際より多くカウン
トされる。

【００７６】これは、波形の裾野が広がっているため
に、正しくデータのピークにクロックの立ち上がりが一
致していないと、図１８のｆ点のようにクロックによる
サンプリング点（ｅ点）だけでなく、反転クロックのサ
ンプリング点（ｆ点）でも波形を検出してしまうことに
起因している。

【００７７】すなわち、正規のクロックである正転クロ
ックは、波形を検出し、アナログデータからディジタル
データに変換するタイミングを決定するものであり、こ
の時間がずれると正しくデータの波高値を検出できなく
なり、「１」と判別できなくなる（消失エラーの発
生）。

【００７８】これに対し、反転クロックのタイミングは
「１」と検出されるデータと「０」と検出されるデータ
の中間に位置する。したがって、この反転クロックの位
相が進むと「１」から「０」に変化するポイントで波形
干渉等で発生した波形の広がりをデータとして検出して
「１」と判別することが多くなる。

【００７９】逆に、反転クロックの位相が遅れると
「０」から「１」に変化するポイントで波形干渉等で発
生した波形の広がりをデータとして検出して「１」と判
別することが多くなる。したがって、反転クロックによ
る最適なサンプリングポイントでは「１」と判別するこ
とが最も少なくなることが分かる。このようにして正転
クロックの位相制御と併せて、反転クロックの位相制御
を行うことにより、最適なクロック位相に調整すること
が出来る。

【００８０】なお、上述したしきい値最適化フロー及び
クロック位相最適化フローは、図１４及び図１５に示す
ものに限定されるものではない。即ち、しきい値最適化
フローは、挿入エラー及び消失エラーを小さくするしき
い値を特定できるものであれば、どのようなフローであ
ってもよく、また、クロック位相最適化フローは、デー
タの出現頻度が最大または最小となるクロック位相を特
定できるものであれば、どのようなフローであってもよ
い。

【００８１】また、本実施形態では、反転クロックの位
相は、データ出現頻度を最小とするように最適化される
ものとしたが、例えば、正転クロックによる検出結果を
主としてクロック位相を決定するものとした場合、反転
クロックによる検出結果は補助的なものとなる。この場
合には、反転クロックでのデータ出現頻度は必ずしも最
小である必要はなく、所定値を越していないことを確認
するだけで足りる。

【００８２】そこで、正転クロックを主として使用し、
反転クロックを補助的に使用する場合には、反転クロッ
クでのデータ検出頻度が所定値を越していないときにの
み、正転クロックによる検出結果を有効として、クロッ
ク位相を設定するように構成してもよい。

【００８３】以上説明したように、本実施形態の装置に
よれば、正転クロックではデータの出現頻度がほぼ最大
となり、反転クロックでは最小となるように、クロック
位相が制御される。クロック位相がずれる現象は、波形
の振幅レベルを正しく検出できなくなる点では、データ
検出回路のしきい値が変化することと同様な現象であ
る。したがって、前述のしきい値を制御する場合と同様
に、消失エラー、挿入エラーの最小化を図っていると考
えることができる。

【００８４】

【発明の効果】以上説明したように、本発明によれば、
以下の効果を得ることができる。即ち、データの出現頻
度を分析することにより、消失エラー、挿入エラーを間
接的に検出して、再生信号を量子化するためのクロック
位相を制御するように構成したので、迅速にクロックの
位相を最適に設定することができる。また、製造時にお
けるクロックの位相調整が不要になり、記録媒体の種類
を変更した場合でも、常にデータを最適な状態で再生す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態に係るディジタル記録再生装
置のブロック図である。

【図２】本発明に係るディジタル記録再生装置の波形等
化（位相補償）を説明するための波形図である。

【図３】本発明に係るディジタル記録再生装置の波形等
化（振幅補償）を説明するための波形図である。

【図４】本発明に係るディジタル記録再生装置における
波形等化前後の波形図である。

【図５】本発明の装置が備える波形分析回路のブロック
図である。

【図６】本発明の装置が備える波形分析回路の動作を説
明するための波形図である。

【図７】本発明の装置が備える波形分析回路の動作原理
を説明するための波形図である。

【図８】本発明の装置が備える波形等化回路の波形図で
ある。

【図９】本発明の装置の動作（最適しきい値の設定）を
説明するための特性図（しきい値に対するデータ頻度）
である。

【図１０】本発明の装置の動作（最適しきい値の設定）
を説明するための特性図（しきい値に対するデータ頻度
の変化分）である。

【図１１】本発明の装置が備えるＰＬＬ回路のブロック
図である。

【図１２】本発明の装置の動作（正転クロックによる最
適位相の設定）を説明するための特性図（しきい値に対
するデータ頻度の変化分）である。

【図１３】本発明の装置の動作（反転クロックによる最
適位相の設定）を説明するための特性図（しきい値に対
するデータ頻度の変化分）である。

【図１４】本発明の装置の動作（しきい値最適化フロ
ー）を説明するためのフローチャートである。

【図１５】本発明の装置の動作（クロック位相最適化フ
ロー）を説明するためのフローチャートである。

【図１６】クロック位相が最適値に設定された場合の波
形図。

【図１７】クロック位相が進んだ場合の波形図である。

【図１８】クロック位相が進んだ場合の波形図である。

【図１９】クロック位相が遅れた場合の波形図である。

【図２０】クロック位相が遅れた場合の波形図である。

【図２１】ビタビ復号の原理を説明するための説明図で
ある。

【符号の説明】

１磁気テープ２磁気ヘッド３ヘッドアンプ４波形等化回路５伝達関数調整回路６Ａ／Ｄ変換回路７ビタビ復号回路８復調回路９誤り訂正回路１０ＰＬＬ回路１１波形分析回路１２データ検出回路１４積分回路１５Ａ／Ｄ変換回路１６頻度積分回路２０位相比較器２１チャージポンプ２２ボルテージコントロールオッシレータ（ＶＣＯ）２３クロック位相調整回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10

Claims

(57)【特許請求の範囲】

【請求項１】記録媒体から再生された情報信号を標本
化クロックに基づき量子化して復号するディジタル記録
再生装置であって、情報信号をしきい値と比較して２値化する２値化手段
と、前記２値化手段の出力に含まれる２値の何れかの論
理値の出現頻度に基づき前記しきい値を制御するしきい
値制御手段と、を備えた前記情報信号に含まれるデータ
“１”又は“０”の出現頻度を検出する検出手段と、前記検出手段により検出された前記データ“１”又は
“０”の出現頻度に基づき前記標本化クロックの位相を
制御する位相制御手段と、を備え、前記位相制御手段は、標本化クロックの正相信号に基づ
き情報信号を量子化して得られる信号に含まれるデータ
“１”又は“０”の出現頻度を最大とし、または前記標
本化クロックの逆相信号に基づき前記情報信号を量子化
して得られる信号に含まれるデータ“１”又は“０”の
出現頻度を最小とするように、検出手段の検出結果に基
づき前記標本化クロックの位相を制御することを特徴と
するディジタル記録再生装置。
【請求項２】前記しきい値制御手段は、２値化手段の
出力に含まれる２値の何れかの論理値の出現頻度の変化
分に基づき該出現頻度の変化分を最小とするようにしき
い値を制御することを特徴とする請求項１に記載のディ
ジタル記録再生装置。