JPH07264057A - 位相同期回路および記録再生装置 - Google Patents
位相同期回路および記録再生装置Info
- Publication number
- JPH07264057A JPH07264057A JP6048903A JP4890394A JPH07264057A JP H07264057 A JPH07264057 A JP H07264057A JP 6048903 A JP6048903 A JP 6048903A JP 4890394 A JP4890394 A JP 4890394A JP H07264057 A JPH07264057 A JP H07264057A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- circuit
- signal
- data
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
- G11B20/182—Testing using test patterns
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Analogue/Digital Conversion (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】位相同期回路のオフセットを再生データのジッ
タに対するマ−ジンが充分確保されるように調整する。 【構成】マイコン１５は、ＤＡ回路８のオフセット調整
手段５２を制御し、ＤＡ変換器５１の出力に対するオフ
セット値を順次変化させる。磁気ディスクコントロ−ラ
１４の再生エラ−検出手段８０は、各オフセット値につ
いて磁気記録媒体１より読みだしたテストデータが書き
込んだテストデータと一致するかを判定する。マイコン
１５は、再生エラ−検出手段８０における判定結果か
ら、最も最適であるオフセット値を推定し、オフセット
調整手段５２に設定する。
タに対するマ−ジンが充分確保されるように調整する。 【構成】マイコン１５は、ＤＡ回路８のオフセット調整
手段５２を制御し、ＤＡ変換器５１の出力に対するオフ
セット値を順次変化させる。磁気ディスクコントロ−ラ
１４の再生エラ−検出手段８０は、各オフセット値につ
いて磁気記録媒体１より読みだしたテストデータが書き
込んだテストデータと一致するかを判定する。マイコン
１５は、再生エラ−検出手段８０における判定結果か
ら、最も最適であるオフセット値を推定し、オフセット
調整手段５２に設定する。
Description
【０００１】
【産業上の利用分野】本発明は、記録再生装置等におい
てクロックの生成に用いられる位相同期回路に関し、特
に、その生成クロックの高精度化の技術に関するもので
ある。
てクロックの生成に用いられる位相同期回路に関し、特
に、その生成クロックの高精度化の技術に関するもので
ある。
【０００２】
【従来の技術】従来、記録再生装置では、パルス信号に
変換された磁気記録媒体からの再生信号の基本周期に同
期したクロックパルスの生成を行なう位相同期回路には
ＰＬＬ（Phase Locked Loop）が広く用いられてきた。
変換された磁気記録媒体からの再生信号の基本周期に同
期したクロックパルスの生成を行なう位相同期回路には
ＰＬＬ（Phase Locked Loop）が広く用いられてきた。
【０００３】図１５に、このようなＰＬＬを用いた記録
再生装置の再生系を示す。
再生装置の再生系を示す。
【０００４】図示するように、この記録再生装置の再生
系は、ディスク型の磁気記録媒体１と、磁気記録媒体１
上の磁気信号を電気信号１１７に変換する磁気ヘッド１
６と、磁気ヘッド１６の出力信号を増幅するＲ／Ｗ（Re
ad／Write）アンプ２と、Ｒ／Ｗアンプ２の出力信号１
０１をを常に一定の振幅に制御するＡＧＣ（Auto Gain
Controller）回路３と、ＡＧＣ回路３の信号出力１０２
に対して波形等化を行うフィルタ回路４と、フィルタ回
路４の出力信号１０３をパルス状の２値信号１２５に変
換する波形整形回路２０と、波形整形回路出力１２５を
入力し、再生信号の基本周期に同期したクロックパルス
１２４を作るＰＬＬで構成された位相同期回路２５と、
クロックパルス１２４から検出窓を生成する検出窓生成
回路２７と、波形整形回路出力１２５に遅延を与えるた
めの遅延回路２９と、検出窓の中に遅延回路出力１２６
のパルスが存在するか否かを判定し、クロックパルスに
同期した再生信号１１０を出力する弁別回路２６と、弁
別回路２６出力１１０を入力し、変調を施して記録され
たデータを復調するための復調回路３０とを有してい
る。
系は、ディスク型の磁気記録媒体１と、磁気記録媒体１
上の磁気信号を電気信号１１７に変換する磁気ヘッド１
６と、磁気ヘッド１６の出力信号を増幅するＲ／Ｗ（Re
ad／Write）アンプ２と、Ｒ／Ｗアンプ２の出力信号１
０１をを常に一定の振幅に制御するＡＧＣ（Auto Gain
Controller）回路３と、ＡＧＣ回路３の信号出力１０２
に対して波形等化を行うフィルタ回路４と、フィルタ回
路４の出力信号１０３をパルス状の２値信号１２５に変
換する波形整形回路２０と、波形整形回路出力１２５を
入力し、再生信号の基本周期に同期したクロックパルス
１２４を作るＰＬＬで構成された位相同期回路２５と、
クロックパルス１２４から検出窓を生成する検出窓生成
回路２７と、波形整形回路出力１２５に遅延を与えるた
めの遅延回路２９と、検出窓の中に遅延回路出力１２６
のパルスが存在するか否かを判定し、クロックパルスに
同期した再生信号１１０を出力する弁別回路２６と、弁
別回路２６出力１１０を入力し、変調を施して記録され
たデータを復調するための復調回路３０とを有してい
る。
【０００５】また、位相同期回路２５は、波形整形回路
出力１２５とＶＣＯ（Voltage Controlled Oscillate
r）回路２４が出力するクロックパルス１２４との位相
を比較しその位相差に応じて出力信号１２１のデューテ
ィを変化させる位相比較回路２１と、位相比較回路２１
の出力パルスを電流１２２に変換するチャージポンプ回
路２２と、電流１２２を積分し電圧波形１２３に変換す
る積分回路２３と、積分回路２３の出力電圧に応じた周
波数のクロックパルス１２４を発生するＶＣＯ回路２４
から構成される。
出力１２５とＶＣＯ（Voltage Controlled Oscillate
r）回路２４が出力するクロックパルス１２４との位相
を比較しその位相差に応じて出力信号１２１のデューテ
ィを変化させる位相比較回路２１と、位相比較回路２１
の出力パルスを電流１２２に変換するチャージポンプ回
路２２と、電流１２２を積分し電圧波形１２３に変換す
る積分回路２３と、積分回路２３の出力電圧に応じた周
波数のクロックパルス１２４を発生するＶＣＯ回路２４
から構成される。
【０００６】次に、このような再生系の動作を図１６に
示すタイミングチャ−トを用いて説明する。
示すタイミングチャ−トを用いて説明する。
【０００７】図（１６０１）に示すように、波形整形回
路２０は、読み取り信号１０３を２値化した信号１２５
を出力する。また、（１６０２）に示すように、ＶＣＯ
回路２４は図の実線のように波形整形回路出力１２５に
同期した信号を発生する。また、（１６０３）に示すよ
うに、検出窓生成回路２７は、ＶＣＯ回路出力１２４を
分周し、信号１２８を出力する。検出窓生成回路出力１
２８中、“Ｈ”レベルの期間が検出窓である。一方、
（１６０４）に示すように、遅延回路は、波形整形回路
出力１２５を遅延させる。
路２０は、読み取り信号１０３を２値化した信号１２５
を出力する。また、（１６０２）に示すように、ＶＣＯ
回路２４は図の実線のように波形整形回路出力１２５に
同期した信号を発生する。また、（１６０３）に示すよ
うに、検出窓生成回路２７は、ＶＣＯ回路出力１２４を
分周し、信号１２８を出力する。検出窓生成回路出力１
２８中、“Ｈ”レベルの期間が検出窓である。一方、
（１６０４）に示すように、遅延回路は、波形整形回路
出力１２５を遅延させる。
【０００８】そして、弁別回路２６で、検出窓生成回路
出力１２８の“Ｈ”レベルの期間（検出窓）に発生した
遅延回路２９出力１２６の“Ｈ”レベルを検出し復調回
路３０へ出力する。
出力１２８の“Ｈ”レベルの期間（検出窓）に発生した
遅延回路２９出力１２６の“Ｈ”レベルを検出し復調回
路３０へ出力する。
【０００９】ここで、一般に磁気ディスク等を用いた記
録再生装置ではディスク、磁気ヘッド、Ｒ／Ｗアンプで
発生するノイズや、磁気干渉などにより、読み取り信号
のピークシフト現象が生じ、波形整形回路出力１２５の
パルスに図１６（１６０１）の破線で示す様に、例えば
時間Ｄのジッタが生じる。そして、このジッタに対して
位相同期回路２５のＰＬＬが追従できない場合は、（１
６０３）に示した検出窓に対して（１６０４）に破線で
示す様にパルスがずれる。そして、この量が大きくな
り、検出窓からパルスが外れると正常に再生を行なうこ
とができなくなる。
録再生装置ではディスク、磁気ヘッド、Ｒ／Ｗアンプで
発生するノイズや、磁気干渉などにより、読み取り信号
のピークシフト現象が生じ、波形整形回路出力１２５の
パルスに図１６（１６０１）の破線で示す様に、例えば
時間Ｄのジッタが生じる。そして、このジッタに対して
位相同期回路２５のＰＬＬが追従できない場合は、（１
６０３）に示した検出窓に対して（１６０４）に破線で
示す様にパルスがずれる。そして、この量が大きくな
り、検出窓からパルスが外れると正常に再生を行なうこ
とができなくなる。
【００１０】一方、（１６０３）の検出窓の中心で（１
６０４）に示したパルスが立ち上がる様に遅延回路２９
の遅延量を１クロックパルス分に設定すれば、ジッタに
対するマージンが最大になる。このマージンはウィンド
ゥマージンと呼ばれ、記録再生装置の性能に大きく係わ
る。
６０４）に示したパルスが立ち上がる様に遅延回路２９
の遅延量を１クロックパルス分に設定すれば、ジッタに
対するマージンが最大になる。このマージンはウィンド
ゥマージンと呼ばれ、記録再生装置の性能に大きく係わ
る。
【００１１】しかし実際には、ディジタル回路素子のデ
ィレイによる遅延及びＶＣＯ回路、チャージポンプ回路
のオフセットによって、（１６０１）に示した波形整形
回路出力１２５と（１６０２）のクロックパルス１２７
とが完全には同期せずに位相ずれが生じる場合がある。
そのため、従来は、遅延回路２９の遅延量を細かく事前
調整することで前記位相ずれを補正し、ウィンドゥマー
ジンが最大になるように設定していた。
ィレイによる遅延及びＶＣＯ回路、チャージポンプ回路
のオフセットによって、（１６０１）に示した波形整形
回路出力１２５と（１６０２）のクロックパルス１２７
とが完全には同期せずに位相ずれが生じる場合がある。
そのため、従来は、遅延回路２９の遅延量を細かく事前
調整することで前記位相ずれを補正し、ウィンドゥマー
ジンが最大になるように設定していた。
【００１２】さて、このような記録再生装置の他、近年
では、復号回路、位相同期回路およびＡＧＣ回路をディ
ジタル信号処理回路で構成した記録再生装置が実現され
ている。
では、復号回路、位相同期回路およびＡＧＣ回路をディ
ジタル信号処理回路で構成した記録再生装置が実現され
ている。
【００１３】たとえば、復号回路を、ビタビ復号を行な
うディジタル信号処理回路で構成した記録再生装置が知
られている。ビタビ復号はディジタル的に最尤復号（Ｍ
Ｌ：Maximum Likelihood）を実現する方法の一つであ
り、時系列的な再生信号値の組合せを考慮した復号方法
である。
うディジタル信号処理回路で構成した記録再生装置が知
られている。ビタビ復号はディジタル的に最尤復号（Ｍ
Ｌ：Maximum Likelihood）を実現する方法の一つであ
り、時系列的な再生信号値の組合せを考慮した復号方法
である。
【００１４】また、このように、記録再生装置の信号処
理系にディジタル的な最尤復号を用いる場合、パーシャ
ルレスポンス（ＰＲ：Partial Response）と呼ばれる、
磁気記録媒体の伝送特性に適合した電力スペクトルを有
する符号形態が併用される場合がある。また、パーシャ
ルレスポンスと最尤復号とを併用して記録再生装置の高
密度化を実現する技術は、ＰＲＭＬ（Partial Response
Maximum Likelihood）と呼ばれる。
理系にディジタル的な最尤復号を用いる場合、パーシャ
ルレスポンス（ＰＲ：Partial Response）と呼ばれる、
磁気記録媒体の伝送特性に適合した電力スペクトルを有
する符号形態が併用される場合がある。また、パーシャ
ルレスポンスと最尤復号とを併用して記録再生装置の高
密度化を実現する技術は、ＰＲＭＬ（Partial Response
Maximum Likelihood）と呼ばれる。
【００１５】さて、このようなＰＲを利用した記録再生
装置では、位相同期回路もディジタル信号を用いて、位
相同期を行なうデジタル処理回路とすることが好まし
い。
装置では、位相同期回路もディジタル信号を用いて、位
相同期を行なうデジタル処理回路とすることが好まし
い。
【００１６】このようなＰＲを利用した位相同期に関す
る技術としては、たとえば、特開平１−１４３４４７号
公報に記載の技術が知られている。
る技術としては、たとえば、特開平１−１４３４４７号
公報に記載の技術が知られている。
【００１７】図１９に、ＰＲを利用した位相同期に用い
られる位相同期パタ−ンを示す。
られる位相同期パタ−ンを示す。
【００１８】図中、（１９０１）は磁気記録媒体１のフ
ォーマット時に、位相同期パタンの記録のために、磁気
ヘッドに与える記録電流波形である。
ォーマット時に、位相同期パタンの記録のために、磁気
ヘッドに与える記録電流波形である。
【００１９】（１９０２）は（１９０１）の位相同期パ
タンを磁気ヘッド１６によって読みだした信号１１７で
ある。磁気記録媒体１および磁気ヘッド１６は、たとえ
ば〔１−Ｄ〕の特性（サンプル値から１クロック分遅延
させたサンプル値を減ずる）を与えられており、（１９
０１）の位相同期パタンより（１９０２）に示す｛ 0、
1、 0、-1、 0、 1、 0、-1、 0、 1、 0、-1 …｝の
信号を再生する。
タンを磁気ヘッド１６によって読みだした信号１１７で
ある。磁気記録媒体１および磁気ヘッド１６は、たとえ
ば〔１−Ｄ〕の特性（サンプル値から１クロック分遅延
させたサンプル値を減ずる）を与えられており、（１９
０１）の位相同期パタンより（１９０２）に示す｛ 0、
1、 0、-1、 0、 1、 0、-1、 0、 1、 0、-1 …｝の
信号を再生する。
【００２０】このような再生信号は、前述した記録再生
装置と同様に、ＡＧＣ回路、フィルタ回路を介して位相
同期回路に出力される。
装置と同様に、ＡＧＣ回路、フィルタ回路を介して位相
同期回路に出力される。
【００２１】次に、（１９０２）に示した再生信号よ
り、クロックを生成する位相同期回路の構成を図１７に
示す。
り、クロックを生成する位相同期回路の構成を図１７に
示す。
【００２２】図中、１０３はフィルタ回路４の出力信号
であり、２値化されない状態で位相同期回路１１へ取り
込まれる。
であり、２値化されない状態で位相同期回路１１へ取り
込まれる。
【００２３】さて、図示するように、位相同期回路１１
は、フィルタ回路４の出力信号１０３をディジタル信号
１０４へ変換するためのＡＤ回路５、ＡＤ回路出力１０
４に対してナイキスト等化を行うＥＱ回路６と、ＥＱ回
路出力１０５から位相ずれ量を検出し位相ずれ量を誤差
信号として出力するＰＬＬコントローラ回路７と、ＰＬ
Ｌコントローラ回路出力１０６を電流として出力するＤ
Ａ回路８と、ＤＡ回路出力電流１０７を積分し電圧値に
変換する積分回路９と、積分回路出力電圧１０８に対応
した周波数のクロックパルス１０９を出力するＶＣＯ回
路１０とで構成される。ここで、ＡＤ回路５によってフ
ィルタ回路４の出力信号をディジタル信号１０４へ変換
するタイミングは、ＶＣＯ回路が出力するクロックパル
ス１０９のタイミング（図１９、１９０３）で行われ
る。
は、フィルタ回路４の出力信号１０３をディジタル信号
１０４へ変換するためのＡＤ回路５、ＡＤ回路出力１０
４に対してナイキスト等化を行うＥＱ回路６と、ＥＱ回
路出力１０５から位相ずれ量を検出し位相ずれ量を誤差
信号として出力するＰＬＬコントローラ回路７と、ＰＬ
Ｌコントローラ回路出力１０６を電流として出力するＤ
Ａ回路８と、ＤＡ回路出力電流１０７を積分し電圧値に
変換する積分回路９と、積分回路出力電圧１０８に対応
した周波数のクロックパルス１０９を出力するＶＣＯ回
路１０とで構成される。ここで、ＡＤ回路５によってフ
ィルタ回路４の出力信号をディジタル信号１０４へ変換
するタイミングは、ＶＣＯ回路が出力するクロックパル
ス１０９のタイミング（図１９、１９０３）で行われ
る。
【００２４】次に、ＰＬＬコントローラ回路７は、ＥＱ
回路出力に対して帯域制限を行う〔１＋Ｄ〕回路３６
と、データをクロックパルス１０９の１クロック分遅延
させる遅延回路３２、３３と、〔１＋Ｄ〕回路３６の出
力データ１３６の値が“正”“０”“負”のいずれであ
るかを判定し、“正”の場合“１”を出力し、“０”の
場合“０”を出力し、“負”の場合“−１”を出力する
比較回路３１と、ディジタルデータ同士の乗算を行う乗
算回路３４、３５と、ディジタルデータ同士の減算を行
う減算回路３７とで構成される。
回路出力に対して帯域制限を行う〔１＋Ｄ〕回路３６
と、データをクロックパルス１０９の１クロック分遅延
させる遅延回路３２、３３と、〔１＋Ｄ〕回路３６の出
力データ１３６の値が“正”“０”“負”のいずれであ
るかを判定し、“正”の場合“１”を出力し、“０”の
場合“０”を出力し、“負”の場合“−１”を出力する
比較回路３１と、ディジタルデータ同士の乗算を行う乗
算回路３４、３５と、ディジタルデータ同士の減算を行
う減算回路３７とで構成される。
【００２５】以下、この位相同期回路の動作を、図１８
のタイミングチャ−トを用いて説明する。
のタイミングチャ−トを用いて説明する。
【００２６】図１８の、（１８０１）はＶＣＯ回路１０
が出力するクロックパルス１０９であり、（１８０２）
は、フィルタ回路４の出力信号１０３をクロックパルス
１０９のタイミングでＡＤ回路５によってディジタル化
した後に、ＥＱ回路６によってナイキスト等化した信号
１０５である。信号１０５は位相同期回路１１より出力
され、後段の回路で復号、復調される。
が出力するクロックパルス１０９であり、（１８０２）
は、フィルタ回路４の出力信号１０３をクロックパルス
１０９のタイミングでＡＤ回路５によってディジタル化
した後に、ＥＱ回路６によってナイキスト等化した信号
１０５である。信号１０５は位相同期回路１１より出力
され、後段の回路で復号、復調される。
【００２７】ここで、図中、（ａ）のタイミングでは
（１８０１）に示すクロックパルス１０９と（１８０
２）に示す信号１０５との間に位相誤差が生じており、
クロックパルス１０９と信号１０５とが同期した状態を
示した点線の波形に対して時間“ｄ”のずれがある。し
たがって、サンプル値が理想値の“０”にはならずに、
“ｅ０”の誤差がサンプル値に生じている。一方、
（ｉ）のタイミングでは位相誤差が抑圧されておりサン
プル値が理想値“０”となっている。
（１８０１）に示すクロックパルス１０９と（１８０
２）に示す信号１０５との間に位相誤差が生じており、
クロックパルス１０９と信号１０５とが同期した状態を
示した点線の波形に対して時間“ｄ”のずれがある。し
たがって、サンプル値が理想値の“０”にはならずに、
“ｅ０”の誤差がサンプル値に生じている。一方、
（ｉ）のタイミングでは位相誤差が抑圧されておりサン
プル値が理想値“０”となっている。
【００２８】次に、（１８０３）は信号１０５に対して
〔１＋Ｄ〕処理（サンプル値と１サンプル過去の値を加
える）を行った〔１＋Ｄ〕回路出力１３６であり、（１
８０４）は信号１３６を遅延回路３２によってクロック
パルス１０９の１周期分遅延させたものである。
〔１＋Ｄ〕処理（サンプル値と１サンプル過去の値を加
える）を行った〔１＋Ｄ〕回路出力１３６であり、（１
８０４）は信号１３６を遅延回路３２によってクロック
パルス１０９の１周期分遅延させたものである。
【００２９】（１８０５）は比較回路３１の出力１３５
であり信号１３６のサンプル値が“正”“０”“負”の
いずれであるかを判定した結果であり、（１８０６）は
遅延回路３３の出力１３３であり比較回路３１の出力１
３５をクロックパルス１０９の１周期分遅延させたもの
である。
であり信号１３６のサンプル値が“正”“０”“負”の
いずれであるかを判定した結果であり、（１８０６）は
遅延回路３３の出力１３３であり比較回路３１の出力１
３５をクロックパルス１０９の１周期分遅延させたもの
である。
【００３０】（１８０７）は乗算回路３５の出力１３４
であり、信号１３３と信号１３６とで乗算を行った結果
である。また（１８０８）は乗算回路３４の出力１３２
であり、信号１３１と信号１３５とで乗算を行った結果
である。（１８０９）は減算回路３７の出力１０６であ
り信号１３４から信号１３２を減算したものである。
であり、信号１３３と信号１３６とで乗算を行った結果
である。また（１８０８）は乗算回路３４の出力１３２
であり、信号１３１と信号１３５とで乗算を行った結果
である。（１８０９）は減算回路３７の出力１０６であ
り信号１３４から信号１３２を減算したものである。
【００３１】（１８１０）は信号１０６をＤＡ回路８に
よって連続的なアナログ電流値に変換したものであり、
位相ずれを示す誤差信号になっている。信号１０６は積
分回路９によって積分され電圧値に変換された後、ＶＣ
Ｏ回路１０によってクロックパルス１０９として出力さ
れ、ＡＤ回路５にフィードバックされる。
よって連続的なアナログ電流値に変換したものであり、
位相ずれを示す誤差信号になっている。信号１０６は積
分回路９によって積分され電圧値に変換された後、ＶＣ
Ｏ回路１０によってクロックパルス１０９として出力さ
れ、ＡＤ回路５にフィードバックされる。
【００３２】このフィ−ドバック系では、ＶＣＯ回路１
０の入力電圧が負のときクロックパルスの周波数は低く
なり、正のときクロックパルスの周波数は高くなる用に
制御される。
０の入力電圧が負のときクロックパルスの周波数は低く
なり、正のときクロックパルスの周波数は高くなる用に
制御される。
【００３３】結果、（１８０３）に示した〔１＋Ｄ〕回
路出力１３６のタイミング（ｂ）（ｃ）でのレベル差を
ｅ１とすると、このｅ１が“０”になる様にＰＬＬが動
作することになる。
路出力１３６のタイミング（ｂ）（ｃ）でのレベル差を
ｅ１とすると、このｅ１が“０”になる様にＰＬＬが動
作することになる。
【００３４】このように、ＰＲを用いた位相同期回路に
よれば、（ａ）（ｃ）（ｅ）（ｇ）（ｉ）のタイミング
ではＥＱ回路出力１０５の値が“０”に収束するように
クロックパルスタイミングを制御する。したがい、ＥＱ
回路出力１０５はナイキスト条件を満足するため、前述
した後段の復号回路で正確な復号、復調が可能となるの
である。
よれば、（ａ）（ｃ）（ｅ）（ｇ）（ｉ）のタイミング
ではＥＱ回路出力１０５の値が“０”に収束するように
クロックパルスタイミングを制御する。したがい、ＥＱ
回路出力１０５はナイキスト条件を満足するため、前述
した後段の復号回路で正確な復号、復調が可能となるの
である。
【００３５】
【発明が解決しようとする課題】さて、このようなＰＲ
を用いた記録再生装置の位相同期回路は、ＡＤ回路もし
くはＤＡ回路にオフセットが生じた場合にＶＣＯクロッ
クの位相ずれが生じ、ＡＤ回路でのサンプリングタイミ
ングに狂いが生じる。その結果、ノイズやピークシフト
現象による再生信号のジッタに対するマージンが小さく
なり、再生時に復号エラーが生じやすくなる。
を用いた記録再生装置の位相同期回路は、ＡＤ回路もし
くはＤＡ回路にオフセットが生じた場合にＶＣＯクロッ
クの位相ずれが生じ、ＡＤ回路でのサンプリングタイミ
ングに狂いが生じる。その結果、ノイズやピークシフト
現象による再生信号のジッタに対するマージンが小さく
なり、再生時に復号エラーが生じやすくなる。
【００３６】そこで、本発明は、デジタル信号処理によ
り入力信号に位相同期したクロック信号を生成する位相
同期回路のオフセットを容易に事前補正することのでき
る位相同期回路、および、このような位相同期回路を備
えた記録再生装置を提供することを目的とする。
り入力信号に位相同期したクロック信号を生成する位相
同期回路のオフセットを容易に事前補正することのでき
る位相同期回路、および、このような位相同期回路を備
えた記録再生装置を提供することを目的とする。
【００３７】
【課題を解決するための手段】前記目的達成のために、
本発明は、記録媒体と、記録するデータを変調して記録
用データを生成する変調手段と、生成された記録データ
に応じた記録信号を前記記録媒体に書き込み、記録媒体
に書き込まれている記録信号を読みだす書き込み／読み
出し手段と、読みだした記録信号に位相同期したクロッ
クを生成する位相同期回路と、記録媒体より前記書き込
み／読み出し手段が読みだした記録信号の示す記録用デ
ータを前記クロックを用いて復調してデータを再生する
復調手段とを有する記録再生装置において、前記位相同
期回路を、入力する電圧制御信号に応じた周波数のクロ
ック信号を生成する電圧制御発振器と、前記クロック信
号で前記書き込み／読み出し手段が読みだした記録信号
をサンプリングしデジタルデータに変換するＡＤ変換回
路と、変換されたデジタルデータ列の値に応じた値の制
御データを生成する位相同期制御回路と、制御データを
アナログ信号に変換した信号を前記電圧制御信号として
前記電圧制御発振器に出力する、変換特性を調整可能な
ＤＡ変換回路とを備えて構成し、さらに記録再生装置
に、前記記録媒体に書き込まれている所定のテストパタ
ーンデータに従った記録信号を前記書き込み／読み出し
手段に読みださせて前記復調手段にデータを再生させ、
前記所定のテストパタ−ンデータと前記復調手段が再生
したデータとを比較することで、データの再生内容が誤
っているか否かを判定し、判定結果と、前記記録媒体に
書き込まれている所定のテストパターンデータに従った
記録信号の読み出し時の前記ＤＡ変換回路の変換特性と
に基づいて前記ＤＡ変換回路の前記変換特性を調整する
制御手段を備えたものである。
本発明は、記録媒体と、記録するデータを変調して記録
用データを生成する変調手段と、生成された記録データ
に応じた記録信号を前記記録媒体に書き込み、記録媒体
に書き込まれている記録信号を読みだす書き込み／読み
出し手段と、読みだした記録信号に位相同期したクロッ
クを生成する位相同期回路と、記録媒体より前記書き込
み／読み出し手段が読みだした記録信号の示す記録用デ
ータを前記クロックを用いて復調してデータを再生する
復調手段とを有する記録再生装置において、前記位相同
期回路を、入力する電圧制御信号に応じた周波数のクロ
ック信号を生成する電圧制御発振器と、前記クロック信
号で前記書き込み／読み出し手段が読みだした記録信号
をサンプリングしデジタルデータに変換するＡＤ変換回
路と、変換されたデジタルデータ列の値に応じた値の制
御データを生成する位相同期制御回路と、制御データを
アナログ信号に変換した信号を前記電圧制御信号として
前記電圧制御発振器に出力する、変換特性を調整可能な
ＤＡ変換回路とを備えて構成し、さらに記録再生装置
に、前記記録媒体に書き込まれている所定のテストパタ
ーンデータに従った記録信号を前記書き込み／読み出し
手段に読みださせて前記復調手段にデータを再生させ、
前記所定のテストパタ−ンデータと前記復調手段が再生
したデータとを比較することで、データの再生内容が誤
っているか否かを判定し、判定結果と、前記記録媒体に
書き込まれている所定のテストパターンデータに従った
記録信号の読み出し時の前記ＤＡ変換回路の変換特性と
に基づいて前記ＤＡ変換回路の前記変換特性を調整する
制御手段を備えたものである。
【００３８】なお、前記ＤＡ変換回路の前記変換特性を
調整するために用いる判定結果としては、前記所定のテ
ストパタ−ンデータを前記変調手段が変調した記録用デ
ータと、記録媒体より前記書き込み／読み出し手段が読
みだした記録信号の示す記録用データとを比較すること
で、データの再生内容が誤っているか否かを判定した判
定結果や、所定のタイミングで前記位相変換回路の前記
ＡＤ変換回路が変換したデジタルデータを抽出して値を
判定した判定結果を用いるようにしてもよい。
調整するために用いる判定結果としては、前記所定のテ
ストパタ−ンデータを前記変調手段が変調した記録用デ
ータと、記録媒体より前記書き込み／読み出し手段が読
みだした記録信号の示す記録用データとを比較すること
で、データの再生内容が誤っているか否かを判定した判
定結果や、所定のタイミングで前記位相変換回路の前記
ＡＤ変換回路が変換したデジタルデータを抽出して値を
判定した判定結果を用いるようにしてもよい。
【００３９】
【作用】本発明に係る記録再生装置によれば、たとえ
ば、前記記録媒体に書き込まれている所定のテストパタ
ーンデータに従った記録信号を前記書き込み／読み出し
手段に読みださせて前記復調手段にデータを再生させ、
前記所定のテストパタ−ンデータと前記復調手段が再生
したデータとを比較することで、データの再生内容が誤
っているか否かを判定し、判定結果と、前記記録媒体に
書き込まれている所定のテストパターンデータに従った
記録信号の読み出し時の前記ＤＡ変換回路の変換特性と
に基づいて前記ＤＡ変換回路の前記変換特性を調整す
る。したがい、判定結果より、たとえば、データの再生
内容の誤りが最も少ない、したがい、データのジッタに
対するマ−ジンが充分に確保されている前記ＤＡ変換回
路の変換特性を求め、この特性に前記ＤＡ変換回路の変
換特性を調整することにより位相同期回路のオフセット
を補正することができる。
ば、前記記録媒体に書き込まれている所定のテストパタ
ーンデータに従った記録信号を前記書き込み／読み出し
手段に読みださせて前記復調手段にデータを再生させ、
前記所定のテストパタ−ンデータと前記復調手段が再生
したデータとを比較することで、データの再生内容が誤
っているか否かを判定し、判定結果と、前記記録媒体に
書き込まれている所定のテストパターンデータに従った
記録信号の読み出し時の前記ＤＡ変換回路の変換特性と
に基づいて前記ＤＡ変換回路の前記変換特性を調整す
る。したがい、判定結果より、たとえば、データの再生
内容の誤りが最も少ない、したがい、データのジッタに
対するマ−ジンが充分に確保されている前記ＤＡ変換回
路の変換特性を求め、この特性に前記ＤＡ変換回路の変
換特性を調整することにより位相同期回路のオフセット
を補正することができる。
【００４０】
【実施例】以下、本発明に係る位相同期回路の実施例を
記録再生装置への適用を例にとり説明する。
記録再生装置への適用を例にとり説明する。
【００４１】まず、第１の実施例について説明する。
【００４２】図１に、本第１実施例に係る記録再生装置
の構成を示す。
の構成を示す。
【００４３】図示するように、本第１実施例に係る記録
再生装置は、磁気記録媒体１と、磁気ヘッド１６と、Ｒ
／Ｗ（リ−ド／ライト）アンプ２と、ＡＧＣ回路３と、
フィルタ回路４と、フィルタ回路出力１０３をディジタ
ル再生信号１０５に変換するとともに、フィルタ回路出
力をディジタル信号に変換するタイミングを制御する位
相同期回路１１を備えている。また、位相同期回路１１
の生成するクロックを用いて、ディジタル再生信号１０
５に対して、Partial Responseの一方式であるＰＲ４
（Partial Response Clauss 4)に整合した量子化出力の
帯域制限を行う［１＋Ｄ］回路１８と、［１＋Ｄ］回路
１８の出力に対してビタビ復号を行うビタビ弁別回路１
２と、ビタビ弁別回路１２の出力データに対して復調を
行う復調回路１３とを備えている。また、再生時にホス
トコンピュータへ復調回路１３の出力１１２を転送し、
記録時にはホストコントローラからの記録データを変調
回路８３へ転送する磁気ディスクコントローラ回路１４
と、記録時に磁気ディスクコントローラ回路１４から記
録データ１１３を受信しその記録データに対して変調を
行う変調回路８３と、変調回路８３の出力を記録クロッ
クに同期してＲ／Ｗアンプ５に転送する記録制御回路１
９と、記録データおよび再生データを記録しておくため
のバッファＲＡＭ回路２８と、磁気ディスクコントロー
ラ回路１４を制御するとともに、ＥＱ回路６のナイキス
ト等化の特性及びＤＡ回路８の電流オフセットを調整す
るマイコン（マイクロコンピュ−タ）１５と、磁気ヘッ
ドのシーク制御およびトラッキング制御を行うヘッドコ
ントローラ回路１７を備えている。なお、変調回路８３
は、記憶媒体に適した符号にデータを変換する回路であ
り、変調回路８３、復調回路１３は、たとえば８−９符
号則に従った符号化、復号化等を行なう。
再生装置は、磁気記録媒体１と、磁気ヘッド１６と、Ｒ
／Ｗ（リ−ド／ライト）アンプ２と、ＡＧＣ回路３と、
フィルタ回路４と、フィルタ回路出力１０３をディジタ
ル再生信号１０５に変換するとともに、フィルタ回路出
力をディジタル信号に変換するタイミングを制御する位
相同期回路１１を備えている。また、位相同期回路１１
の生成するクロックを用いて、ディジタル再生信号１０
５に対して、Partial Responseの一方式であるＰＲ４
（Partial Response Clauss 4)に整合した量子化出力の
帯域制限を行う［１＋Ｄ］回路１８と、［１＋Ｄ］回路
１８の出力に対してビタビ復号を行うビタビ弁別回路１
２と、ビタビ弁別回路１２の出力データに対して復調を
行う復調回路１３とを備えている。また、再生時にホス
トコンピュータへ復調回路１３の出力１１２を転送し、
記録時にはホストコントローラからの記録データを変調
回路８３へ転送する磁気ディスクコントローラ回路１４
と、記録時に磁気ディスクコントローラ回路１４から記
録データ１１３を受信しその記録データに対して変調を
行う変調回路８３と、変調回路８３の出力を記録クロッ
クに同期してＲ／Ｗアンプ５に転送する記録制御回路１
９と、記録データおよび再生データを記録しておくため
のバッファＲＡＭ回路２８と、磁気ディスクコントロー
ラ回路１４を制御するとともに、ＥＱ回路６のナイキス
ト等化の特性及びＤＡ回路８の電流オフセットを調整す
るマイコン（マイクロコンピュ−タ）１５と、磁気ヘッ
ドのシーク制御およびトラッキング制御を行うヘッドコ
ントローラ回路１７を備えている。なお、変調回路８３
は、記憶媒体に適した符号にデータを変換する回路であ
り、変調回路８３、復調回路１３は、たとえば８−９符
号則に従った符号化、復号化等を行なう。
【００４４】また、位相同期回路１１は、フィルタ回路
４の出力信号１０３をディジタル信号１０４へ変換する
ためのＡＤ回路、ＡＤ回路出力１０４に対してナイキス
ト等化を行うＥＱ回路６と、ＥＱ回路出力１０５から位
相ずれ量を検出し位相ずれ量を誤差信号として出力する
ＰＬＬコントローラ回路７と、ＰＬＬコントローラ回路
出力１０６を電流として出力するＤＡ回路８と、ＤＡ回
路出力電流１０７を積分し電圧値に変換する積分回路９
と、積分回路出力電圧１０８に対応した周波数のクロッ
クパルス１０９を出力するＶＣＯ回路１０とで構成され
る。
４の出力信号１０３をディジタル信号１０４へ変換する
ためのＡＤ回路、ＡＤ回路出力１０４に対してナイキス
ト等化を行うＥＱ回路６と、ＥＱ回路出力１０５から位
相ずれ量を検出し位相ずれ量を誤差信号として出力する
ＰＬＬコントローラ回路７と、ＰＬＬコントローラ回路
出力１０６を電流として出力するＤＡ回路８と、ＤＡ回
路出力電流１０７を積分し電圧値に変換する積分回路９
と、積分回路出力電圧１０８に対応した周波数のクロッ
クパルス１０９を出力するＶＣＯ回路１０とで構成され
る。
【００４５】ここで、本第１実施例では、ＥＱ回路６
を、ナイキスト等化の特性をマイコン１５により調整で
きる構成とし、ＤＡ回路８を、出力電流に対して電流オ
フセットを設定できる構成とした。
を、ナイキスト等化の特性をマイコン１５により調整で
きる構成とし、ＤＡ回路８を、出力電流に対して電流オ
フセットを設定できる構成とした。
【００４６】なお、ＰＬＬコントローラ回路７は、先に
図１７に示したものと同様であり、ＥＱ回路出力に対し
て帯域制限を行う〔１＋Ｄ〕回路３６と、データをクロ
ックパルス１０９の１クロック分遅延させる遅延回路３
２、３３と、〔１＋Ｄ〕回路３６の出力データ１３６の
値が“正”“０”“負”のいずれであるかを判定し、
“正”の場合“１”を出力し、“０”の場合“０”を出
力し、“負”の場合“−１”を出力する比較回路３１
と、ディジタルデータ同士の乗算を行う乗算回路３４、
３５と、ディジタルデータ同士の減算を行う減算回路３
７とで構成される（図１７参照）。
図１７に示したものと同様であり、ＥＱ回路出力に対し
て帯域制限を行う〔１＋Ｄ〕回路３６と、データをクロ
ックパルス１０９の１クロック分遅延させる遅延回路３
２、３３と、〔１＋Ｄ〕回路３６の出力データ１３６の
値が“正”“０”“負”のいずれであるかを判定し、
“正”の場合“１”を出力し、“０”の場合“０”を出
力し、“負”の場合“−１”を出力する比較回路３１
と、ディジタルデータ同士の乗算を行う乗算回路３４、
３５と、ディジタルデータ同士の減算を行う減算回路３
７とで構成される（図１７参照）。
【００４７】次に、ＤＡ回路８の構成を図２に示す。
【００４８】図示するように、ＤＡ回路８は、入力デー
タ１０６をアナログの電流値に変換するＤＡ変換器５１
と、ＤＡ変換器５１の出力電流１５２に対してオフセッ
ト電流１５１を与えるためのオフセット調整手段５２で
構成されている。
タ１０６をアナログの電流値に変換するＤＡ変換器５１
と、ＤＡ変換器５１の出力電流１５２に対してオフセッ
ト電流１５１を与えるためのオフセット調整手段５２で
構成されている。
【００４９】オフセット調整手段５２は電流源回路５
３、５４、５５、６２、６３、６４とスイッチ回路５
６、５７、５８、５９、６０、６１とデコード回路６５
とで構成されている。電流源回路５３、５４、５５、６
２、６３、６４はそれぞれの電流量に重みづけがされて
おり、５５、６４の電流量をＩ１、５４、６３の電流量
をＩ２、５３、６２の電流量をＩ３とすると、Ｉ１〜Ｉ
３は以下の関係がある。
３、５４、５５、６２、６３、６４とスイッチ回路５
６、５７、５８、５９、６０、６１とデコード回路６５
とで構成されている。電流源回路５３、５４、５５、６
２、６３、６４はそれぞれの電流量に重みづけがされて
おり、５５、６４の電流量をＩ１、５４、６３の電流量
をＩ２、５３、６２の電流量をＩ３とすると、Ｉ１〜Ｉ
３は以下の関係がある。
【００５０】４×Ｉ１＝２×Ｉ２＝Ｉ３ デコード回路６５は、マイコン１５からの制御信号１１
５の値をデコードしてスイッチ回路５６、５７、５８、
５９、６０、６１のＯＮ／ＯＦＦを制御する。すなわ
ち、たとえば、制御信号１１５の値が０の場合には、ス
イッチ回路５６、５７、５８、５９、６０、６１は全て
ＯＦＦ状態とし信号１５１の電流量を“０”とする。ま
た、制御信号１１５の値が“＋７”の場合には、５６、
５７、５８をＯＮ状態とし、５９、６０、６１をＯＦＦ
状態とし、信号１５１から“Ｉ１＋Ｉ２＋Ｉ３”の電流
を信号１５２に加算する。また制御信号１１５の値が
“−７”の場合には。５６、５７、５８をＯＦＦ状態と
し、５９、６０、６１をＯＮ状態とし、信号１５１から
“−Ｉ１−Ｉ２−Ｉ３”の電流を信号１５２に加算す
る。
５の値をデコードしてスイッチ回路５６、５７、５８、
５９、６０、６１のＯＮ／ＯＦＦを制御する。すなわ
ち、たとえば、制御信号１１５の値が０の場合には、ス
イッチ回路５６、５７、５８、５９、６０、６１は全て
ＯＦＦ状態とし信号１５１の電流量を“０”とする。ま
た、制御信号１１５の値が“＋７”の場合には、５６、
５７、５８をＯＮ状態とし、５９、６０、６１をＯＦＦ
状態とし、信号１５１から“Ｉ１＋Ｉ２＋Ｉ３”の電流
を信号１５２に加算する。また制御信号１１５の値が
“−７”の場合には。５６、５７、５８をＯＦＦ状態と
し、５９、６０、６１をＯＮ状態とし、信号１５１から
“−Ｉ１−Ｉ２−Ｉ３”の電流を信号１５２に加算す
る。
【００５１】このように、ＤＡ変換器５１の出力電流１
５２に対して正のオフセット電流１５１を印加する場合
は、スイッチ回路５６、５７、５８のいずれかをＯＮ状
態にすればよく、その組合せは７通りある。また負のオ
フセット電流１５１を印加する場合は、スイッチ回路５
９、６０、６１のいずれかをＯＮ状態にすればよく、そ
の組合せは７通りある。
５２に対して正のオフセット電流１５１を印加する場合
は、スイッチ回路５６、５７、５８のいずれかをＯＮ状
態にすればよく、その組合せは７通りある。また負のオ
フセット電流１５１を印加する場合は、スイッチ回路５
９、６０、６１のいずれかをＯＮ状態にすればよく、そ
の組合せは７通りある。
【００５２】以上の様に、本ＤＡ回路８によれば、制御
信号１１５の値（−７〜＋７）に比例した電流が信号１
５１に与えられ、ＤＡ変換器出力１５２に対する１５通
りのオフセットが設定出来る。
信号１１５の値（−７〜＋７）に比例した電流が信号１
５１に与えられ、ＤＡ変換器出力１５２に対する１５通
りのオフセットが設定出来る。
【００５３】ここで、このＤＡ回路８の入出力特性を図
３に示す。
３に示す。
【００５４】図中、（３０１）はＰＬＬコントローラ回
路７が出力する位相ずれ量（横軸）に対するＤＡ回路８
の出力電流量１０７（縦軸）である。
路７が出力する位相ずれ量（横軸）に対するＤＡ回路８
の出力電流量１０７（縦軸）である。
【００５５】位相のずれ量を示す制御信号１１５が
“０”の場合は（３０２）に示すＰＬＬコントローラ出
力１０６が“０”の場合にＤＡ回路出力が“０”とな
り、オフセット電流は生じない。一方、（３０１）にお
いて破線に示す入出力特性は、スイッチ回路５６がＯＮ
状態でスイッチ回路５７、５８、５９、６０、６１がい
ずれもＯＦＦ状態の場合、つまり制御信号１１５が
“４”の場合の例であり、（３０２）に示すＰＬＬコン
トローラ出力１０６が、たとえば“−２”の場合にＤＡ
回路出力値が“０”となる。
“０”の場合は（３０２）に示すＰＬＬコントローラ出
力１０６が“０”の場合にＤＡ回路出力が“０”とな
り、オフセット電流は生じない。一方、（３０１）にお
いて破線に示す入出力特性は、スイッチ回路５６がＯＮ
状態でスイッチ回路５７、５８、５９、６０、６１がい
ずれもＯＦＦ状態の場合、つまり制御信号１１５が
“４”の場合の例であり、（３０２）に示すＰＬＬコン
トローラ出力１０６が、たとえば“−２”の場合にＤＡ
回路出力値が“０”となる。
【００５６】なお、１５通りのオフセットが設定できる
ＤＡ回路８の構成、入出力特性を示したが、オフセット
設定の段数は３、７…等でも構わない。
ＤＡ回路８の構成、入出力特性を示したが、オフセット
設定の段数は３、７…等でも構わない。
【００５７】次に、ＥＱ回路６の構成を図４に示す。
【００５８】図示するように、ＥＱ回路６は、入力デー
タ１０３をクロックパルス１０９の１クロック分遅延さ
せるディレイ回路４０、４１、４２、４３と、マイコン
１５からの制御信号１１４によってフィルタ係数のデー
タを設定できるラッチ回路７１、７２、７３、７４、７
５と、入力データ１０３及びディレイ回路出力１４１、
１４２、１４３、１４４とラッチ回路出力１１４ａ、１
１４ｂ、１１４ｃ、１１４ｄ、１１４ｅとで乗算を行う
ための乗算回路４４、４５、４６、４７、４８と、乗算
回路４４、４５、４６、４７、４８の出力を加えあわせ
る加算回路４９とで構成される。
タ１０３をクロックパルス１０９の１クロック分遅延さ
せるディレイ回路４０、４１、４２、４３と、マイコン
１５からの制御信号１１４によってフィルタ係数のデー
タを設定できるラッチ回路７１、７２、７３、７４、７
５と、入力データ１０３及びディレイ回路出力１４１、
１４２、１４３、１４４とラッチ回路出力１１４ａ、１
１４ｂ、１１４ｃ、１１４ｄ、１１４ｅとで乗算を行う
ための乗算回路４４、４５、４６、４７、４８と、乗算
回路４４、４５、４６、４７、４８の出力を加えあわせ
る加算回路４９とで構成される。
【００５９】すなわち、ＥＱ回路６は、トランスバーサ
ルフィルタでり、ラッチ回路７１、７２、７３、７４、
７５に適正なフィルタ係数を設定し、ナイキスト等化フ
ィルタを実現する。フィルタ係数の設定値は、マイコン
１５からの制御信号１１４によって調整可能な構成とし
ている。
ルフィルタでり、ラッチ回路７１、７２、７３、７４、
７５に適正なフィルタ係数を設定し、ナイキスト等化フ
ィルタを実現する。フィルタ係数の設定値は、マイコン
１５からの制御信号１１４によって調整可能な構成とし
ている。
【００６０】以下、本実施例に係る記録再生装置の動作
について説明する。
について説明する。
【００６１】まず、通常の記録動作について説明する。
【００６２】ホストコンピュータより磁気ディスクコン
トローラ回路１４へ転送された記録データは、回路磁気
ディスクコントローラ回路１４より変調回路８３へ転送
される。磁気ディスクコントローラ回路１４より転送さ
れた記録データ１１３は、変調回路８３により変調さ
れ、記録制御回路１９によって記録クロックに同期した
タイミングでＲ／Ｗアンプ２へ転送される。Ｒ／Ｗアン
プ２では出力信号１１６により磁気ヘッド１６を駆動
し、磁気記録媒体１にデータを記録する。
トローラ回路１４へ転送された記録データは、回路磁気
ディスクコントローラ回路１４より変調回路８３へ転送
される。磁気ディスクコントローラ回路１４より転送さ
れた記録データ１１３は、変調回路８３により変調さ
れ、記録制御回路１９によって記録クロックに同期した
タイミングでＲ／Ｗアンプ２へ転送される。Ｒ／Ｗアン
プ２では出力信号１１６により磁気ヘッド１６を駆動
し、磁気記録媒体１にデータを記録する。
【００６３】次に、通常の再生動作を説明する。
【００６４】磁気記録媒体１から磁気ヘッド１６によっ
て再生された信号１１７は、Ｒ／Ｗアンプ２によって増
幅され、Ｒ／Ｗアンプ２の出力信号１０１はＡＧＣ回路
３によって常に一定の振幅に制御される。ＡＧＣ回路３
の信号出力１０２はフィルタ回路４によって波形等化さ
れ位相同期回路１１へ出力される。フィルタ出力１０３
はフィルタ回路４の出力信号であり、２値化されない状
態で位相同期回路１１へ取り込まれ、位相同期回路１１
ではＡＤ回路５によってディジタル信号１０４へ変換さ
れる。
て再生された信号１１７は、Ｒ／Ｗアンプ２によって増
幅され、Ｒ／Ｗアンプ２の出力信号１０１はＡＧＣ回路
３によって常に一定の振幅に制御される。ＡＧＣ回路３
の信号出力１０２はフィルタ回路４によって波形等化さ
れ位相同期回路１１へ出力される。フィルタ出力１０３
はフィルタ回路４の出力信号であり、２値化されない状
態で位相同期回路１１へ取り込まれ、位相同期回路１１
ではＡＤ回路５によってディジタル信号１０４へ変換さ
れる。
【００６５】トランスバーサルフィルタで構成されたＥ
Ｑ回路６は、ＡＤ回路出力１０４に対してナイキスト等
化を行い、ナイキスト等化された信号１０５はＰＬＬコ
ントローラ回路７において位相ずれ量が検出され誤差信
号１０６として出力される。ＤＡ回路８は、ＰＬＬコン
トローラ回路出力１０６を入力しその値に応じた電流値
１０７として出力し、電流値１０７は積分回路９によっ
て積分され、電圧値に変換された後ＶＣＯ回路１０に出
力される。ＶＣＯ回路１０は、積分回路出力電圧１０８
に対応した周波数のクロックパルス１０９を出力し、ク
ロックパルス１０９はＡＤ回路がフィルタ回路４の出力
信号をディジタル信号１０４へ変換するタイミング信号
としてフィードバックされる。
Ｑ回路６は、ＡＤ回路出力１０４に対してナイキスト等
化を行い、ナイキスト等化された信号１０５はＰＬＬコ
ントローラ回路７において位相ずれ量が検出され誤差信
号１０６として出力される。ＤＡ回路８は、ＰＬＬコン
トローラ回路出力１０６を入力しその値に応じた電流値
１０７として出力し、電流値１０７は積分回路９によっ
て積分され、電圧値に変換された後ＶＣＯ回路１０に出
力される。ＶＣＯ回路１０は、積分回路出力電圧１０８
に対応した周波数のクロックパルス１０９を出力し、ク
ロックパルス１０９はＡＤ回路がフィルタ回路４の出力
信号をディジタル信号１０４へ変換するタイミング信号
としてフィードバックされる。
【００６６】一方、ＥＱ回路６の出力データ１０５は、
〔１＋Ｄ〕回路１８によってＰＲＭＬのための帯域制限
がおこなわれ、ビタビ弁別回路１２によってビタビ復号
がなされ、復号されたデータ１１１は復調回路１３によ
って復調され、磁気ディスクコントローラ回路１４に出
力される。磁気ディスクコントローラ回路１４では復調
回路１３の出力に対してＥＣＣによるエラー訂正を行う
とともに、ホストコンピュータへ再生データ１２０を送
信する。
〔１＋Ｄ〕回路１８によってＰＲＭＬのための帯域制限
がおこなわれ、ビタビ弁別回路１２によってビタビ復号
がなされ、復号されたデータ１１１は復調回路１３によ
って復調され、磁気ディスクコントローラ回路１４に出
力される。磁気ディスクコントローラ回路１４では復調
回路１３の出力に対してＥＣＣによるエラー訂正を行う
とともに、ホストコンピュータへ再生データ１２０を送
信する。
【００６７】さて、ここで、このような通常の再生動作
において、位相同期回路１０９に生じる位相ずれについ
て図５のタイミングチャートを用いて説明する。
において、位相同期回路１０９に生じる位相ずれについ
て図５のタイミングチャートを用いて説明する。
【００６８】なお、図５は、先に図１９、１９０１に示
した位相同期パタンを再生した場合について示してい
る。
した位相同期パタンを再生した場合について示してい
る。
【００６９】さて、図中、（５０１）はＶＣＯ回路１０
が出力するのクロックパルス１０９であり、（５０２）
はクロックパルス１０９のタイミングでディジタル化さ
れた再生信号データに対してＥＱ回路６によってナイキ
スト等化を行ったものであり、タイミング（ｂ）（ｄ）
において値が“０”となるように制御されている。（５
０３）はＰＬＬコントローラ７内の〔１＋Ｄ〕回路３６
によって、サンプル値と１サンプル過去の値を加える
〔１＋Ｄ〕処理を行ったものである。図に示すようにタ
イミング（ａ）（ｂ）における信号（５０３）の値が等
しいので、クロックパルス１０９と再生信号は同期がと
れているといえる。
が出力するのクロックパルス１０９であり、（５０２）
はクロックパルス１０９のタイミングでディジタル化さ
れた再生信号データに対してＥＱ回路６によってナイキ
スト等化を行ったものであり、タイミング（ｂ）（ｄ）
において値が“０”となるように制御されている。（５
０３）はＰＬＬコントローラ７内の〔１＋Ｄ〕回路３６
によって、サンプル値と１サンプル過去の値を加える
〔１＋Ｄ〕処理を行ったものである。図に示すようにタ
イミング（ａ）（ｂ）における信号（５０３）の値が等
しいので、クロックパルス１０９と再生信号は同期がと
れているといえる。
【００７０】一方、ＡＤ回路５やＤＡ変換器８にオフセ
ットがある場合等には、（５０６）の〔１＋Ｄ〕回路出
力はＯＦのずれが生じ、（５０４）のクロックパルス１
０９と再生信号とが完全に同期せずに位相ずれＤが生じ
る。そして、（５０４）に示すクロックパルス１０９に
よってディジタル化されたＥＱ回路出力１３６は、ＥＱ
回路の能力にもよるが、通常は（５０５）に示す様に完
全には等化できず、タイミング（ｆ）（ｈ）において値
が“０”とならない。したがい、正確な復号は困難とな
り、ディスク上の磁気干渉などで読み取りデータにピー
クシフト現象が生じ再生信号にジッタが生じた場合に対
するマージンが減少するという問題点が生じる。
ットがある場合等には、（５０６）の〔１＋Ｄ〕回路出
力はＯＦのずれが生じ、（５０４）のクロックパルス１
０９と再生信号とが完全に同期せずに位相ずれＤが生じ
る。そして、（５０４）に示すクロックパルス１０９に
よってディジタル化されたＥＱ回路出力１３６は、ＥＱ
回路の能力にもよるが、通常は（５０５）に示す様に完
全には等化できず、タイミング（ｆ）（ｈ）において値
が“０”とならない。したがい、正確な復号は困難とな
り、ディスク上の磁気干渉などで読み取りデータにピー
クシフト現象が生じ再生信号にジッタが生じた場合に対
するマージンが減少するという問題点が生じる。
【００７１】このような問題点を解決するためには、ク
ロックパルス１０９の位相を事前に調整して、ＡＤ回路
がフィルタ回路４の出力信号をディジタル信号１０４へ
変換するタイミングを最適なタイミングに設定するよう
にすればよい。最適なクロックパルス１０９の位相は、
再生信号のジッタに対する系のマージンが最大になるよ
うに選択すればよい。
ロックパルス１０９の位相を事前に調整して、ＡＤ回路
がフィルタ回路４の出力信号をディジタル信号１０４へ
変換するタイミングを最適なタイミングに設定するよう
にすればよい。最適なクロックパルス１０９の位相は、
再生信号のジッタに対する系のマージンが最大になるよ
うに選択すればよい。
【００７２】そこで、本第１実施例では、記録再生装置
の出荷前等に、次に説明する調整動作をマイコン１５に
実行させ事前に系のマージンが最大になるように、ＤＡ
回路８のオフセットを調整する。
の出荷前等に、次に説明する調整動作をマイコン１５に
実行させ事前に系のマージンが最大になるように、ＤＡ
回路８のオフセットを調整する。
【００７３】図６に、この調整動作手順を示す。
【００７４】図示するように、（６０１）まず、マイコ
ン１５はヘッドコントローラ回路１７に対してテストト
ラックへのシーク命令を送信する。ヘッドコントローラ
回路１７は図示してはいないがアクチュエータを駆動し
て、磁気ヘッド１６をテストトラックへ移動する。そし
て、（６０２）マイコン１５は磁気ディスクコントロー
ラ回路１４に対してテストデータの記録命令を送信す
る。磁気ディスクコントローラ回路１４は記録制御回路
１９、Ｒ／Ｗアンプ２、磁気ヘッド１６を介してテスト
データを磁気記録媒体１のテストトラックへ記録する。
ン１５はヘッドコントローラ回路１７に対してテストト
ラックへのシーク命令を送信する。ヘッドコントローラ
回路１７は図示してはいないがアクチュエータを駆動し
て、磁気ヘッド１６をテストトラックへ移動する。そし
て、（６０２）マイコン１５は磁気ディスクコントロー
ラ回路１４に対してテストデータの記録命令を送信す
る。磁気ディスクコントローラ回路１４は記録制御回路
１９、Ｒ／Ｗアンプ２、磁気ヘッド１６を介してテスト
データを磁気記録媒体１のテストトラックへ記録する。
【００７５】次に、（６０３）マイコン１５は磁気ディ
スクコントローラ回路１４に対してＥＣＣの誤り訂正能
力をＯＦＦ状態にする命令を送信し、復号時に発生した
エラーが正しく検出できるような状態にする。そして、
（６０４）マイコン１５は、オフセットカウンタに“−
７”を設定する。
スクコントローラ回路１４に対してＥＣＣの誤り訂正能
力をＯＦＦ状態にする命令を送信し、復号時に発生した
エラーが正しく検出できるような状態にする。そして、
（６０４）マイコン１５は、オフセットカウンタに“−
７”を設定する。
【００７６】（６０５）マイコン１５は、ＤＡ回路８内
のオフセット調整手段５２に対してオフセットカウンタ
値と等しい値を制御信号１１５から出力し、オフセット
カウンタ値に応じたオフセット電流を設定する。
のオフセット調整手段５２に対してオフセットカウンタ
値と等しい値を制御信号１１５から出力し、オフセット
カウンタ値に応じたオフセット電流を設定する。
【００７７】（６０６）マイコン１５は、磁気ディスク
コントローラ回路１４に対して、テストトラックの再生
命令を送信する。磁気ディスクコントローラ回路１４
は、磁気記録媒体１からの再生データを取り込み、再生
検出回路８０において、再生エラーの有無を判定する。
コントローラ回路１４に対して、テストトラックの再生
命令を送信する。磁気ディスクコントローラ回路１４
は、磁気記録媒体１からの再生データを取り込み、再生
検出回路８０において、再生エラーの有無を判定する。
【００７８】次に、（６０７）マイコン１５は、繰返し
回数カウンタに“０”を設定し、（６０８）繰返し回数
カウンタに“１”を加える。そして、（６０９）マイコ
ン１５は、磁気ディスクコントローラ回路１４から再生
エラーの有無を読み取り内部メモリに記憶する。
回数カウンタに“０”を設定し、（６０８）繰返し回数
カウンタに“１”を加える。そして、（６０９）マイコ
ン１５は、磁気ディスクコントローラ回路１４から再生
エラーの有無を読み取り内部メモリに記憶する。
【００７９】次に、（６１０）マイコン１５は、繰返し
回数カウンタの値が“ｎ”に達したか否かを判定し達し
ていれば（６１１）に遷移する。“ｎ”に達していない
ときには（６０８）からの処理を繰り返す。すなわち、
１種類のオフセット電流設定に対してｎ回エラー判定が
実行される。これは、エラー判定結果は回数が多いほど
その信頼性が向上することを考慮したものである。
回数カウンタの値が“ｎ”に達したか否かを判定し達し
ていれば（６１１）に遷移する。“ｎ”に達していない
ときには（６０８）からの処理を繰り返す。すなわち、
１種類のオフセット電流設定に対してｎ回エラー判定が
実行される。これは、エラー判定結果は回数が多いほど
その信頼性が向上することを考慮したものである。
【００８０】次に、（６１１）で、マイコン１５は、オ
フセットカウンタに“１”を加える。そして、（６１
２）本実施例のＤＡ回路８のオフセット調整手段５２は
前記した様に１５通りのオフセット電流設定ができるの
で、各オフセット電流値について処理が終了したか否を
判定するために、−７から始めたオフセットカウンタの
値が“＋７”に達したか否かを判定し、達していれば
（６１３）に遷移する。“＋７”に達していないときに
は（６０５）からの処理を繰り返す。結果、−７から＋
７の各値について、ｎ回づつエラ−判定が実行されるこ
とになる。
フセットカウンタに“１”を加える。そして、（６１
２）本実施例のＤＡ回路８のオフセット調整手段５２は
前記した様に１５通りのオフセット電流設定ができるの
で、各オフセット電流値について処理が終了したか否を
判定するために、−７から始めたオフセットカウンタの
値が“＋７”に達したか否かを判定し、達していれば
（６１３）に遷移する。“＋７”に達していないときに
は（６０５）からの処理を繰り返す。結果、−７から＋
７の各値について、ｎ回づつエラ−判定が実行されるこ
とになる。
【００８１】次に、（６１３）では、マイコン１５は、
メモリに記憶した再生エラーの有無と電流オフセットと
の関係から、最も再生エラーが生じにくいオフセット値
を計算し、ＤＡ回路８内のオフセット調整手段５２に対
して設定する。
メモリに記憶した再生エラーの有無と電流オフセットと
の関係から、最も再生エラーが生じにくいオフセット値
を計算し、ＤＡ回路８内のオフセット調整手段５２に対
して設定する。
【００８２】最も再生エラーが生じにくいオフセット値
は、たとえば次のようにして求める。
は、たとえば次のようにして求める。
【００８３】いま、図６（６０１）〜（６１２）の処理
が終了した時点での、マイコン１５のメモリに記憶され
た再生エラーの有無と電流オフセットとの関係をグラフ
にすると、図７のようになったものとする。図７は、縦
軸が再生エラーの頻度を、横軸がオフセットカウンタ値
を示してる。
が終了した時点での、マイコン１５のメモリに記憶され
た再生エラーの有無と電流オフセットとの関係をグラフ
にすると、図７のようになったものとする。図７は、縦
軸が再生エラーの頻度を、横軸がオフセットカウンタ値
を示してる。
【００８４】さて、このグラフに対してＬ１およびＬ２
のラインを引く。この、Ｌ１およびＬ２の直線は最小自
乗法で求めても構わないし、さらには直線でなく２次曲
線で近似しても構わない。そして、Ｌ１およびＬ２と横
軸との接点の値（ａおよびｂ）から、最適オフセットデ
ータを〔（ａ＋ｂ）／２〕の計算式で求め、これを最も
再生エラーが生じにくいオフセット値とする。そして、
ＤＡ回路８内のオフセット調整手段５２に対してその最
適オフセット値を設定する。図７の例では、ａ＝-２、
ｂ＝４なので前記計算式より求めると、最適オフセット
データは“（-２＋４）／２〕＝１”となる。したが
い、この場合、マイコン１５はオフセット調整手段５２
に対して“１”を設定する。
のラインを引く。この、Ｌ１およびＬ２の直線は最小自
乗法で求めても構わないし、さらには直線でなく２次曲
線で近似しても構わない。そして、Ｌ１およびＬ２と横
軸との接点の値（ａおよびｂ）から、最適オフセットデ
ータを〔（ａ＋ｂ）／２〕の計算式で求め、これを最も
再生エラーが生じにくいオフセット値とする。そして、
ＤＡ回路８内のオフセット調整手段５２に対してその最
適オフセット値を設定する。図７の例では、ａ＝-２、
ｂ＝４なので前記計算式より求めると、最適オフセット
データは“（-２＋４）／２〕＝１”となる。したが
い、この場合、マイコン１５はオフセット調整手段５２
に対して“１”を設定する。
【００８５】以上、本発明の第１実施例について説明し
た。
た。
【００８６】なお、図６に示した調整動作で用いるテス
トデータとしては、たとえば、図１９の（１９０１）に
示した記録電流パタンを生成するテストデータを用いる
ことができる。この記録電流パタンでテストパタンを記
録すれば、前記した〔１−Ｄ〕の特性によって再生時に
はＥＱ回路出力１０５には｛ 0、 1、 0、-1、 0、 1、
0、-1、 0、 1、 0、-1…｝の信号が再生される。ま
た、テストパターンはホストコントローラから磁気ディ
スクコントローラ１４へ転送するようにしてもよいし、
記録再生装置外に専用のテストパタン発生装置を用いて
磁気ディスクコントローラ１４へ転送するようにしても
よいし、記録再生装置内に信号源（専用データメモリ）
を内蔵し、発生するようにしてもよい。
トデータとしては、たとえば、図１９の（１９０１）に
示した記録電流パタンを生成するテストデータを用いる
ことができる。この記録電流パタンでテストパタンを記
録すれば、前記した〔１−Ｄ〕の特性によって再生時に
はＥＱ回路出力１０５には｛ 0、 1、 0、-1、 0、 1、
0、-1、 0、 1、 0、-1…｝の信号が再生される。ま
た、テストパターンはホストコントローラから磁気ディ
スクコントローラ１４へ転送するようにしてもよいし、
記録再生装置外に専用のテストパタン発生装置を用いて
磁気ディスクコントローラ１４へ転送するようにしても
よいし、記録再生装置内に信号源（専用データメモリ）
を内蔵し、発生するようにしてもよい。
【００８７】また、磁気ディスクコントローラ回路１４
とホストコンピュータとのインターフェイスとしては、
たとえばＳＣＳＩ（Small Computer System Interfac
e）等が知られている。この、ＳＣＳＩインターフェイ
スによれば、ライトアンドベリファイ（記録後に再生
し、再生データと記録データを比較）というコマンドを
サポートしている。すなわち、ＳＣＳＩインターフェイ
スをサポ−トする磁気ディスクコントローラは、前述し
た再生データが誤っているか否の判定機能を既に備えて
いるので、再生検出回路を別途設ける必要はない。
とホストコンピュータとのインターフェイスとしては、
たとえばＳＣＳＩ（Small Computer System Interfac
e）等が知られている。この、ＳＣＳＩインターフェイ
スによれば、ライトアンドベリファイ（記録後に再生
し、再生データと記録データを比較）というコマンドを
サポートしている。すなわち、ＳＣＳＩインターフェイ
スをサポ−トする磁気ディスクコントローラは、前述し
た再生データが誤っているか否の判定機能を既に備えて
いるので、再生検出回路を別途設ける必要はない。
【００８８】なお、以上では、調整動作時、マイコン１
５が磁気ディスクコントローラ回路１４のＥＣＣの誤り
訂正能力をＯＦＦ状態にしたが、ＥＣＣの誤り訂正能力
がＯＮ状態のまま行なうようにしてもよい。また、調整
動作時に、エラーが発生し易くなるように、ヘッドコン
トローラ回路１７のトラッキング性能を低下させて前記
調整動作を行なうようにしてもよい。
５が磁気ディスクコントローラ回路１４のＥＣＣの誤り
訂正能力をＯＦＦ状態にしたが、ＥＣＣの誤り訂正能力
がＯＮ状態のまま行なうようにしてもよい。また、調整
動作時に、エラーが発生し易くなるように、ヘッドコン
トローラ回路１７のトラッキング性能を低下させて前記
調整動作を行なうようにしてもよい。
【００８９】以上のように、本第１実施例によれば、Ｄ
Ａ回路８のオフセットを補正することにより再生信号の
ジッタに対する系のマージンが最大になるように調整す
ることができる。
Ａ回路８のオフセットを補正することにより再生信号の
ジッタに対する系のマージンが最大になるように調整す
ることができる。
【００９０】以下、本発明の第２の実施例について説明
する。
する。
【００９１】図８に、本第２実施例に係る記録再生装置
の構成を示す。
の構成を示す。
【００９２】図示するように、本第２実施例に係る記録
再生装置は、前述した第１実施例に係る記録再生装置
（図１参照）において、再生エラ−検出手段８１を、さ
らに設けた構成を有している。
再生装置は、前述した第１実施例に係る記録再生装置
（図１参照）において、再生エラ−検出手段８１を、さ
らに設けた構成を有している。
【００９３】このような構成において、本第２実施例で
は、磁気記録媒体１に既に記録されたテストデータ再生
する際に、バッファＲＡＭ回路２８に格納されている記
録データが磁気ディスクコントローラ回路１４を介して
変調回路８３に与えられ、変調回路８３で変調された
後、変調された記録データ１８３として再生エラー検出
回路８１に取り込まれる。一方、磁気記録媒体より再生
されビタビ弁別された再生データ１１１は、タイミング
クロック１０９に同期したタイミングで再生エラー検出
回路８１に取り込まれる。再生エラー検出回路８１で
は、変調された記録データ１８３とビタビ弁別された再
生データ１１１とを比較することで、再生エラーが生じ
たか否かを検出する。
は、磁気記録媒体１に既に記録されたテストデータ再生
する際に、バッファＲＡＭ回路２８に格納されている記
録データが磁気ディスクコントローラ回路１４を介して
変調回路８３に与えられ、変調回路８３で変調された
後、変調された記録データ１８３として再生エラー検出
回路８１に取り込まれる。一方、磁気記録媒体より再生
されビタビ弁別された再生データ１１１は、タイミング
クロック１０９に同期したタイミングで再生エラー検出
回路８１に取り込まれる。再生エラー検出回路８１で
は、変調された記録データ１８３とビタビ弁別された再
生データ１１１とを比較することで、再生エラーが生じ
たか否かを検出する。
【００９４】以下、調整動作時のマイコンの動作を図９
を用いて説明する。
を用いて説明する。
【００９５】（９０１）まず、マイコン１５はヘッドコ
ントローラ回路１７に対して、所定のテストトラックへ
のシーク命令を送信する。ヘッドコントローラ回路１７
は所定のアクチュエータ（図示を省略している）を駆動
して、磁気ヘッド１６をテストトラックへ移動する。次
に、（９０２）マイコン１５は磁気ディスクコントロー
ラ回路１４に対してテストデータの記録命令を送信す
る。磁気ディスクコントローラ回路１４は記録制御回路
１９、Ｒ／Ｗアンプ２、磁気ヘッド１６を介してテスト
データを磁気記録媒体１のテストトラックへ記録する。
ントローラ回路１７に対して、所定のテストトラックへ
のシーク命令を送信する。ヘッドコントローラ回路１７
は所定のアクチュエータ（図示を省略している）を駆動
して、磁気ヘッド１６をテストトラックへ移動する。次
に、（９０２）マイコン１５は磁気ディスクコントロー
ラ回路１４に対してテストデータの記録命令を送信す
る。磁気ディスクコントローラ回路１４は記録制御回路
１９、Ｒ／Ｗアンプ２、磁気ヘッド１６を介してテスト
データを磁気記録媒体１のテストトラックへ記録する。
【００９６】次に、（９０３）マイコン１５は、オフセ
ットカウンタに“−７”を設定する。そして、（９０
４）マイコン１５は、ＤＡ回路８内のオフセット調整手
段５２に対してオフセットカウンタ値と等しい値を制御
信号１１５から出力し、オフセットカウンタ値に応じた
オフセット電流を設定する。
ットカウンタに“−７”を設定する。そして、（９０
４）マイコン１５は、ＤＡ回路８内のオフセット調整手
段５２に対してオフセットカウンタ値と等しい値を制御
信号１１５から出力し、オフセットカウンタ値に応じた
オフセット電流を設定する。
【００９７】そして、（９０５）マイコン１５は、磁気
ディスクコントローラ回路１４に対して、テストトラッ
クの再生命令を送信する。再生エラー検出回路８１は、
変調回路２８から変調された記録データ１８３を入力
し、またビタビ弁別回路１２から再生データ１８２を入
力し、データ１８３とデータ１８２とを比較することで
再生エラーが生じたか否かを検出する。
ディスクコントローラ回路１４に対して、テストトラッ
クの再生命令を送信する。再生エラー検出回路８１は、
変調回路２８から変調された記録データ１８３を入力
し、またビタビ弁別回路１２から再生データ１８２を入
力し、データ１８３とデータ１８２とを比較することで
再生エラーが生じたか否かを検出する。
【００９８】次に、（９０６）マイコン１５は、繰返し
回数カウンタに“０”を設定し、（９０７）繰返し回数
カウンタに“１”を加える。そして、（９０８）マイコ
ン１５は、磁気ディスクコントローラ回路１４から再生
エラーの有無を読み取り内部メモリに記憶する。
回数カウンタに“０”を設定し、（９０７）繰返し回数
カウンタに“１”を加える。そして、（９０８）マイコ
ン１５は、磁気ディスクコントローラ回路１４から再生
エラーの有無を読み取り内部メモリに記憶する。
【００９９】次に、（９０９）マイコン１５は、繰返し
回数カウンタの値が“ｎ”に達したか否を判定し達して
いれば（９１０）に遷移する。“ｎ”に達していないと
きには（９０７）からの処理を繰り返す。すなわち、１
種類のオフセット電流設定に対してｎ回エラー判定が実
行される。これは、エラー判定結果は回数が多いほどそ
の信頼性が向上することを考慮したものである。
回数カウンタの値が“ｎ”に達したか否を判定し達して
いれば（９１０）に遷移する。“ｎ”に達していないと
きには（９０７）からの処理を繰り返す。すなわち、１
種類のオフセット電流設定に対してｎ回エラー判定が実
行される。これは、エラー判定結果は回数が多いほどそ
の信頼性が向上することを考慮したものである。
【０１００】次に、（９１０）では、マイコン１５は、
オフセットカウンタに“１”を加える。そして、（９１
１）本実施例のＤＡ回路８のオフセット調整手段５２は
前記した様に１５通りのオフセット電流設定ができるの
で、各オフセット電流値について処理が終了したか否か
を判定するために、−７から始めたオフセットカウンタ
の値が“＋７”に達したか否かを判定し、達していれば
（９１２）に遷移する。“＋７”に達していないときに
は（９０４）からの処理を繰り返す。結果、−７から＋
７の各値について、ｎ回づつエラ−判定が実行されるこ
とになる。
オフセットカウンタに“１”を加える。そして、（９１
１）本実施例のＤＡ回路８のオフセット調整手段５２は
前記した様に１５通りのオフセット電流設定ができるの
で、各オフセット電流値について処理が終了したか否か
を判定するために、−７から始めたオフセットカウンタ
の値が“＋７”に達したか否かを判定し、達していれば
（９１２）に遷移する。“＋７”に達していないときに
は（９０４）からの処理を繰り返す。結果、−７から＋
７の各値について、ｎ回づつエラ−判定が実行されるこ
とになる。
【０１０１】次に、（９１２）では、マイコン１５は、
メモリに記憶した再生エラーの有無と電流オフセットと
の関係から、最も再生エラーが生じにくいオフセット値
を計算し、ＤＡ回路８内のオフセット調整手段５２に対
して設定する。
メモリに記憶した再生エラーの有無と電流オフセットと
の関係から、最も再生エラーが生じにくいオフセット値
を計算し、ＤＡ回路８内のオフセット調整手段５２に対
して設定する。
【０１０２】最も再生エラーが生じにくいオフセット値
の計算方法は、前記第１実施例と同様にして行なう。
の計算方法は、前記第１実施例と同様にして行なう。
【０１０３】以上説明した本第２実施例によっても、前
記第１実施例と同等の効果を得ることができる。
記第１実施例と同等の効果を得ることができる。
【０１０４】以下、本発明の第３の実施例について説明
する。
する。
【０１０５】図１０に、本第３実施例に係る記録再生装
置の構成を示す。
置の構成を示す。
【０１０６】図示するように、本第３実施例に係る記録
再生装置は前述した第１実施例に係る記録再生装置（図
１参照）において、サンプル値検出手段８２を、さらに
設けた構成を有している。
再生装置は前述した第１実施例に係る記録再生装置（図
１参照）において、サンプル値検出手段８２を、さらに
設けた構成を有している。
【０１０７】サンプル値検出手段８２は、４分周回路と
ＡＮＤ論理演算回路とラッチ回路とを備えている。そし
て、４分周回路でＶＣＯ回路出力１０９を４分周し、４
分周した信号と、マイコン１５から与えられる検出信号
との間でＡＮＤ論理演算回路でＡＮＤ論理演算を行ない
ラッチ信号を生成し、このラッチ信号でＡＤ回路出力１
０９をラッチ回路で取り込む。
ＡＮＤ論理演算回路とラッチ回路とを備えている。そし
て、４分周回路でＶＣＯ回路出力１０９を４分周し、４
分周した信号と、マイコン１５から与えられる検出信号
との間でＡＮＤ論理演算回路でＡＮＤ論理演算を行ない
ラッチ信号を生成し、このラッチ信号でＡＤ回路出力１
０９をラッチ回路で取り込む。
【０１０８】この動作を、図１１に示す。
【０１０９】図１１において、（１１０１）はサンプル
値検出回路８２に取り込まれるＶＣＯ回路出力１０９で
あり、（１１０２）はそれを４分周した信号である。
（１１０３）はマイコン１５から入力する検出信号１９
０であり、検出信号１９０の“Ｈ”レベル期間にＡＤ回
路出力１０４のサンプル値が取り込まれる。（１１０
４）はラッチ信号であり、（１１０２）と（１１０３）
とでＡＮＤ論理演算を行ったものである。（１１０５）
はＡＤ回路出力１０４、（１１０６）はラッチデータで
ありラッチ信号（１１０４）の立上がりでＡＤ回路出力
（１１０５）の値をラッチしたものであり、その後マイ
コン１５によって読み取られる。（１１０５）は再生信
号とタイミングクロックとの位相が同期している場合の
例であり、ラッチデータ値（１１０６）は“０”となっ
ている。
値検出回路８２に取り込まれるＶＣＯ回路出力１０９で
あり、（１１０２）はそれを４分周した信号である。
（１１０３）はマイコン１５から入力する検出信号１９
０であり、検出信号１９０の“Ｈ”レベル期間にＡＤ回
路出力１０４のサンプル値が取り込まれる。（１１０
４）はラッチ信号であり、（１１０２）と（１１０３）
とでＡＮＤ論理演算を行ったものである。（１１０５）
はＡＤ回路出力１０４、（１１０６）はラッチデータで
ありラッチ信号（１１０４）の立上がりでＡＤ回路出力
（１１０５）の値をラッチしたものであり、その後マイ
コン１５によって読み取られる。（１１０５）は再生信
号とタイミングクロックとの位相が同期している場合の
例であり、ラッチデータ値（１１０６）は“０”となっ
ている。
【０１１０】一方、（１１０７）は再生信号とタイミン
グクロック１０９との位相同期が狂っている場合のＡＤ
回路出力１０４であり、ラッチデータ値（１１０８）は
“４”となっている。つまり、再生信号とタイミングク
ロックとの位相が同期している場合にはラッチデータが
“０”となるが、位相同期が狂っている場合にはラッチ
データが正負いずれかの値を有する。
グクロック１０９との位相同期が狂っている場合のＡＤ
回路出力１０４であり、ラッチデータ値（１１０８）は
“４”となっている。つまり、再生信号とタイミングク
ロックとの位相が同期している場合にはラッチデータが
“０”となるが、位相同期が狂っている場合にはラッチ
データが正負いずれかの値を有する。
【０１１１】以下、本第３実施例におけるマイコン１５
の調整動作を、図１２を用いて説明する。
の調整動作を、図１２を用いて説明する。
【０１１２】図示するように、（１２０１）まず、マイ
コン１５はヘッドコントローラ回路１７に対してテスト
トラックへのシーク命令を送信する。ヘッドコントロー
ラ回路１７はアクチュエータを駆動して、磁気ヘッド１
６をテストトラックへ移動する。次に、（１２０２）マ
イコン１５は磁気ディスクコントローラ回路１４に対し
てテストデータの記録命令を送信する。磁気ディスクコ
ントローラ回路１４は記録制御回路１９、Ｒ／Ｗアンプ
２、磁気ヘッド１６を介してテストデータを磁気記録媒
体１のテストトラックへ記録する。
コン１５はヘッドコントローラ回路１７に対してテスト
トラックへのシーク命令を送信する。ヘッドコントロー
ラ回路１７はアクチュエータを駆動して、磁気ヘッド１
６をテストトラックへ移動する。次に、（１２０２）マ
イコン１５は磁気ディスクコントローラ回路１４に対し
てテストデータの記録命令を送信する。磁気ディスクコ
ントローラ回路１４は記録制御回路１９、Ｒ／Ｗアンプ
２、磁気ヘッド１６を介してテストデータを磁気記録媒
体１のテストトラックへ記録する。
【０１１３】その後、（１２０３）マイコン１５は、オ
フセットカウンタに“−７”を設定する。次に、（１２
０４）マイコン１５は、ＤＡ回路８内のオフセット調整
手段５２に対してオフセットカウンタ値と等しい値を制
御信号１１５から出力し、オフセットカウンタ値に応じ
たオフセット電流を設定する。
フセットカウンタに“−７”を設定する。次に、（１２
０４）マイコン１５は、ＤＡ回路８内のオフセット調整
手段５２に対してオフセットカウンタ値と等しい値を制
御信号１１５から出力し、オフセットカウンタ値に応じ
たオフセット電流を設定する。
【０１１４】そして、（１２０５）マイコン１５は、磁
気ディスクコントローラ回路１４に対して、テストデー
タを記録したトラックの再生命令を送信する。
気ディスクコントローラ回路１４に対して、テストデー
タを記録したトラックの再生命令を送信する。
【０１１５】次に、（１２０６）マイコン１５は、繰返
し回数カウンタに“０”を設定し、（１２０７）繰返し
回数カウンタに“１”を加える。
し回数カウンタに“０”を設定し、（１２０７）繰返し
回数カウンタに“１”を加える。
【０１１６】その後、（１２０８）マイコン１５は検出
信号１９０から“Ｈ”レベルを出力し、ＡＤ回路出力１
０４のサンプル値をサンプル値検出回路８２に取り込
み、マイコン１５はサンプル値検出回路８２からラッチ
データを読み取り、内部メモリに記憶する。
信号１９０から“Ｈ”レベルを出力し、ＡＤ回路出力１
０４のサンプル値をサンプル値検出回路８２に取り込
み、マイコン１５はサンプル値検出回路８２からラッチ
データを読み取り、内部メモリに記憶する。
【０１１７】次に、（１２０９）マイコン１５は、繰返
し回数カウンタの値が“ｎ”に達したか否かを判定し達
していれば（１２１０）に遷移する。“ｎ”に達してい
ないときには（１２０７）からの処理を繰り返す。すな
わち、１種類のオフセット電流設定に対してｎ回エラー
判定が実行される。これは、ラッチデ−タは、クロック
パルス１０９のジッタなどを考慮すると必ずしも位相同
期の狂いを正確に示すものではないので、ラッチデータ
の複数サンプルから、その平均値を求めるために行な
う。
し回数カウンタの値が“ｎ”に達したか否かを判定し達
していれば（１２１０）に遷移する。“ｎ”に達してい
ないときには（１２０７）からの処理を繰り返す。すな
わち、１種類のオフセット電流設定に対してｎ回エラー
判定が実行される。これは、ラッチデ−タは、クロック
パルス１０９のジッタなどを考慮すると必ずしも位相同
期の狂いを正確に示すものではないので、ラッチデータ
の複数サンプルから、その平均値を求めるために行な
う。
【０１１８】次に、（１２１０）では、マイコン１５
は、オフセットカウンタに“１”を加える。そして、
（１２１１）本実施例のＤＡ回路８のオフセット調整手
段５２は前記した様に１５通りのオフセット電流設定が
できるので、各オフセット電流値について処理が終了し
たか否かを判定するために、−７から始めたオフセット
カウンタの値が“＋７”に達したか否かを判定し、達し
ていれば（１２１２）に遷移する。“＋７”に達してい
ないときには（１２０４）からの処理を繰り返す。結
果、−７から＋７の各値について、ｎ回づつエラ−判定
が実行されることになる。
は、オフセットカウンタに“１”を加える。そして、
（１２１１）本実施例のＤＡ回路８のオフセット調整手
段５２は前記した様に１５通りのオフセット電流設定が
できるので、各オフセット電流値について処理が終了し
たか否かを判定するために、−７から始めたオフセット
カウンタの値が“＋７”に達したか否かを判定し、達し
ていれば（１２１２）に遷移する。“＋７”に達してい
ないときには（１２０４）からの処理を繰り返す。結
果、−７から＋７の各値について、ｎ回づつエラ−判定
が実行されることになる。
【０１１９】次に、（１２１２）では、マイコン１５
は、メモリに記憶した出力データ振幅値の平均値が最も
“０”に近い値を示したときの電流オフセット値を、Ｄ
Ａ回路８内のオフセット調整手段５２に対して設定す
る。
は、メモリに記憶した出力データ振幅値の平均値が最も
“０”に近い値を示したときの電流オフセット値を、Ｄ
Ａ回路８内のオフセット調整手段５２に対して設定す
る。
【０１２０】ここで、出力データ振幅値の平均値が最も
小さくなるようなオフセット値の計算方法の一例を図１
３を用いて説明する。図１３は、横軸がオフセットカウ
ンタ値を、縦軸がｎ回の出力データ振幅測定結果の平均
値を、それぞれ示している。図１２の手順（１２０１）
〜（１２１１）が終了した時点での、マイコン１５のメ
モリに記憶された出力データ振幅と出力データ振幅測定
結果ｎ回の平均値との関係をグラフにすると、図１３の
ようになる。このグラフに対してＬ１のラインを引く。
この、Ｌ１の直線は最小自乗法で求めても構わないし、
さらには直線でなくサイン曲線等で近似しても構わな
い。そして、このようにして求めたＬ１と横軸との接点
の値が最適オフセットデータとし、ＤＡ回路８内のオフ
セット調整手段５２に対してその最適オフセット値を設
定する。図１５の例では、Ｌ１と横軸との接点の値は
“-１”となるので、マイコン１５はオフセット調整手
段５２に対して“-１”を設定すればよい。
小さくなるようなオフセット値の計算方法の一例を図１
３を用いて説明する。図１３は、横軸がオフセットカウ
ンタ値を、縦軸がｎ回の出力データ振幅測定結果の平均
値を、それぞれ示している。図１２の手順（１２０１）
〜（１２１１）が終了した時点での、マイコン１５のメ
モリに記憶された出力データ振幅と出力データ振幅測定
結果ｎ回の平均値との関係をグラフにすると、図１３の
ようになる。このグラフに対してＬ１のラインを引く。
この、Ｌ１の直線は最小自乗法で求めても構わないし、
さらには直線でなくサイン曲線等で近似しても構わな
い。そして、このようにして求めたＬ１と横軸との接点
の値が最適オフセットデータとし、ＤＡ回路８内のオフ
セット調整手段５２に対してその最適オフセット値を設
定する。図１５の例では、Ｌ１と横軸との接点の値は
“-１”となるので、マイコン１５はオフセット調整手
段５２に対して“-１”を設定すればよい。
【０１２１】以上説明した本第３実施例によっても、前
記第１実施例と同等の効果を得ることができる。
記第１実施例と同等の効果を得ることができる。
【０１２２】ところで、前記第１〜第３実施例では、Ｄ
Ａ変換器出力電流１５２に対して、オフセット調整手段
５２の出力電流１５１を加え合わせることで電流オフセ
ットを調整するＤＡ回路８を用いた。しかし、ＤＡ回路
８としては、図１４に示す構成の回路を用いるようにし
てもよい。
Ａ変換器出力電流１５２に対して、オフセット調整手段
５２の出力電流１５１を加え合わせることで電流オフセ
ットを調整するＤＡ回路８を用いた。しかし、ＤＡ回路
８としては、図１４に示す構成の回路を用いるようにし
てもよい。
【０１２３】すなわち、マイコン１５からの制御信号１
１５によってディジタルオフセットデータを設定するラ
ッチ回路９１と、入力データ１０６に対してラッチ回路
９１が出力するディジタルオフセットデータを加え合わ
せる加算回路９０と、加算回路９０の出力データをアナ
ログの電流値に変換するＤＡ変換器５１とでＤＡ回路８
を構成するようにしてもよい。
１５によってディジタルオフセットデータを設定するラ
ッチ回路９１と、入力データ１０６に対してラッチ回路
９１が出力するディジタルオフセットデータを加え合わ
せる加算回路９０と、加算回路９０の出力データをアナ
ログの電流値に変換するＤＡ変換器５１とでＤＡ回路８
を構成するようにしてもよい。
【０１２４】このような図１４に示す構成のＤＡ回路で
も、図２に示したＤＡ回路８と同等にオフセットの調整
を行なうことができる。
も、図２に示したＤＡ回路８と同等にオフセットの調整
を行なうことができる。
【０１２５】また、前記した様に、マイコン１５は制御
信号１１４によってＥＱ回路６のトランスバーサルフィ
ルタの定数を設定するが、その場合にはＡＤ回路出力デ
ータのナイキスト条件からの外れを合わせ込むように、
ＥＱ回路６のトランスバーサルフィルタの定数を調整す
る。このＥＱ回路６のトランスバーサルフィルタの定数
の調整は次のように行なうのがよい。
信号１１４によってＥＱ回路６のトランスバーサルフィ
ルタの定数を設定するが、その場合にはＡＤ回路出力デ
ータのナイキスト条件からの外れを合わせ込むように、
ＥＱ回路６のトランスバーサルフィルタの定数を調整す
る。このＥＱ回路６のトランスバーサルフィルタの定数
の調整は次のように行なうのがよい。
【０１２６】すなわち、前記第１〜第３実施例で示した
調整動作を行う前は、ＡＤ回路出力データのナイキスト
条件からの外れが大きいため、ＥＱ回路６の特性を調整
してもナイキスト条件を完全に満足するトランスバーサ
ルフィルタの定数が得られない場合があることを考慮
し、調整動作を行った後に、ＥＱ回路６のトランスバー
サルフィルタの定数設定を従来と同様に行なうようにす
る。なお、この際、図１９に示した位相同期パタンと同
じパタンを実現するテストデータを用いれば、このパタ
ンは、ＥＱ回路６の不等化の影響を受けないので、ＥＱ
回路６のトランスバーサルフィルタの定数設定を行う前
に調整を行うことによる不具合は生じない。
調整動作を行う前は、ＡＤ回路出力データのナイキスト
条件からの外れが大きいため、ＥＱ回路６の特性を調整
してもナイキスト条件を完全に満足するトランスバーサ
ルフィルタの定数が得られない場合があることを考慮
し、調整動作を行った後に、ＥＱ回路６のトランスバー
サルフィルタの定数設定を従来と同様に行なうようにす
る。なお、この際、図１９に示した位相同期パタンと同
じパタンを実現するテストデータを用いれば、このパタ
ンは、ＥＱ回路６の不等化の影響を受けないので、ＥＱ
回路６のトランスバーサルフィルタの定数設定を行う前
に調整を行うことによる不具合は生じない。
【０１２７】なお、図１９に示した位相同期パタンは、
磁気記録媒体のフォ−マット時に磁気記録媒体にセクタ
毎に記録されるので、これを前記第１〜第３実施例に係
る調整動作に共用するようにすれば、テストデータを記
録する過程が省けるために、サンプリングタイミングの
調整がより容易となる。
磁気記録媒体のフォ−マット時に磁気記録媒体にセクタ
毎に記録されるので、これを前記第１〜第３実施例に係
る調整動作に共用するようにすれば、テストデータを記
録する過程が省けるために、サンプリングタイミングの
調整がより容易となる。
【０１２８】また、前記上記した第一〜三の実施例の位
相同期回路の調整は、電源投入の度に行うようにしても
よく、出荷前に一度だけ行うようにしてもよい。電源投
入の度に行う場合は、前記各実施例で説明した方法でマ
イコン１５がオフセット調整手段５２に対して適正値を
設定すれば、その値が電源をＯＦＦするまで保存される
ので問題ない。しかし、出荷前に一度だけ調整を行う場
合は、オフセット調整手段５２に対しての適正な設定値
を、所定の不揮発性の記憶手段に記憶して用いるように
する。この際の記憶手段としては、磁気記録媒体１を使
用しても構わないし、電気的に書き込み可能なＲＯＭ
（Read Only Memory）を用いるようにしてもよい。そし
て、電源投入の際には、マイコン１５が前期した記憶手
段から値を読み込み、オフセット調整手段５２に対して
設定するようにする。
相同期回路の調整は、電源投入の度に行うようにしても
よく、出荷前に一度だけ行うようにしてもよい。電源投
入の度に行う場合は、前記各実施例で説明した方法でマ
イコン１５がオフセット調整手段５２に対して適正値を
設定すれば、その値が電源をＯＦＦするまで保存される
ので問題ない。しかし、出荷前に一度だけ調整を行う場
合は、オフセット調整手段５２に対しての適正な設定値
を、所定の不揮発性の記憶手段に記憶して用いるように
する。この際の記憶手段としては、磁気記録媒体１を使
用しても構わないし、電気的に書き込み可能なＲＯＭ
（Read Only Memory）を用いるようにしてもよい。そし
て、電源投入の際には、マイコン１５が前期した記憶手
段から値を読み込み、オフセット調整手段５２に対して
設定するようにする。
【０１２９】また、以上では、ＰＲを用いた位相同期回
路について説明したが、前記各実施例は、同様にしてデ
ジタル信号処理により入力信号に位相同期したクロック
信号を生成する位相同期回路一般について適用すること
ができる。
路について説明したが、前記各実施例は、同様にしてデ
ジタル信号処理により入力信号に位相同期したクロック
信号を生成する位相同期回路一般について適用すること
ができる。
【０１３０】また、磁気記録媒体を用いる記録再生装置
に限らず、光記録媒体、光磁気記録媒体等の他の記録媒
体を用いる記録再生装置における位相同期回路にも同様
に適用することができる他、通信／伝送装置における受
信データの再生のために用いられる位相同期回路につい
ても同様に適用することができる。通信／伝送装置に適
用する場合は、調整時に前記テストデータを受信データ
として外部より与えるようにする。
に限らず、光記録媒体、光磁気記録媒体等の他の記録媒
体を用いる記録再生装置における位相同期回路にも同様
に適用することができる他、通信／伝送装置における受
信データの再生のために用いられる位相同期回路につい
ても同様に適用することができる。通信／伝送装置に適
用する場合は、調整時に前記テストデータを受信データ
として外部より与えるようにする。
【０１３１】以上説明してきたように、本発明の各実施
例によれば、ＰＲを用いた磁気記録再生装置の位相同期
回路において、ディスク、磁気ヘッド、Ｒ／Ｗアンプ等
で発生するノイズもしくはピークシフト現象等による再
生信号のジッタに対するマージンを最大にするように事
前調整できる。その結果、再生信号のサンプリングタイ
ミングが適切な範囲に管理されるため、エラーのない信
号再生が実現できる。
例によれば、ＰＲを用いた磁気記録再生装置の位相同期
回路において、ディスク、磁気ヘッド、Ｒ／Ｗアンプ等
で発生するノイズもしくはピークシフト現象等による再
生信号のジッタに対するマージンを最大にするように事
前調整できる。その結果、再生信号のサンプリングタイ
ミングが適切な範囲に管理されるため、エラーのない信
号再生が実現できる。
【０１３２】
【発明の効果】以上のように、本発明によれば、デジタ
ル信号処理により入力信号に位相同期したクロック信号
を生成する位相同期回路のオフセットを容易に事前補正
することのできる位相同期回路、および、このような位
相同期回路を備えた記録再生装置を提供することができ
る。
ル信号処理により入力信号に位相同期したクロック信号
を生成する位相同期回路のオフセットを容易に事前補正
することのできる位相同期回路、および、このような位
相同期回路を備えた記録再生装置を提供することができ
る。
【図１】本発明の第１実施例に係る記録再生装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第１実施例に係るＤＡ回路の構成を示
すブロック図である。
すブロック図である。
【図３】本発明の第１実施例に係るＤＡ回路の入出力特
性を示す図である。
性を示す図である。
【図４】本発明の第１実施例に係るＥＱ回路の構成を示
すブロック図である。
すブロック図である。
【図５】本発明の第１実施例に係る位相同期回路の動作
タイミングを示すタイミングチャ−トである。
タイミングを示すタイミングチャ−トである。
【図６】本発明の第１実施例に係るマイコンの動作を示
すフローチャートである。
すフローチャートである。
【図７】本発明の第１実施例において行なう最適オフセ
ット値の求め方を示す図である。
ット値の求め方を示す図である。
【図８】本発明の第２実施例に係る記録再生装置の構成
を示すブロック図である。
を示すブロック図である。
【図９】本発明の第２実施例に係るマイコンの動作を示
すフローチャートである。
すフローチャートである。
【図１０】本発明の第３実施例に係る記録再生装置の構
成を示すブロック図である。
成を示すブロック図である。
【図１１】本発明の第３実施例に係るサンプル値検出手
段の動作タイミングを示すタイミングチャ−トである。
段の動作タイミングを示すタイミングチャ−トである。
【図１２】本発明の第３実施例に係るマイコンの動作を
示すフローチャートである。
示すフローチャートである。
【図１３】本発明の第３実施例において行なう最適オフ
セット値の求め方を示す図である。
セット値の求め方を示す図である。
【図１４】本発明の実施例に係るＤＡ回路の他の構成例
を示すブロック図である。
を示すブロック図である。
【図１５】従来の記録再生装置の構成を示すブロック図
である。
である。
【図１６】従来の弁別回路の動作を示すタイミングチャ
ートである。
ートである。
【図１７】従来の位相同期回路の構成を示すブロック図
である。
である。
【図１８】従来の位相同期回路の動作タイミングを示す
フロ−チャ−トである。
フロ−チャ−トである。
【図１９】位相同期パタンと、位相同期パタンの再生信
号パタンを示すタイミングチャ−トである。
号パタンを示すタイミングチャ−トである。
１…磁気記録媒体 ２…Ｒ／Ｗアンプ ３…ＡＧＣ回路 ４…フィルタ回路 ５…ＡＤ回路 ６…ＥＱ回路 ７…ＰＬＬコントローラ回路 ８…ＤＡ回路 ９…積分回路 １０…ＶＣＯ回路 １１…位相同期回路 １２…ビタビ弁別回路 １３…復調回路 １４…磁気ディスクコントローラ回路 １５…マイコン １６…磁気ヘッド １７…ヘッドコントローラ回路 １８…［１＋Ｄ］回路 １９…記録制御回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/10 Ｂ 1/12 Ｃ Ｈ０４Ｌ 7/033 Ｈ０４Ｌ 7/02 Ｂ (72)発明者 鈴村 伸太郎 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 宮沢 章一 神奈川県川崎市麻生区王禅寺1099 株式会 社日立製作所システム開発研究所内 (72)発明者 高師 輝実 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
Claims (10)
- 【請求項１】入力する電圧制御信号に応じた周波数のク
ロック信号を生成する電圧制御発振器と、前記クロック
信号で被位相同期信号をサンプリングしデジタルデータ
に変換するＡＤ変換回路と、変換されたデジタルデータ
列の値に応じた値の制御データを生成する位相同期制御
回路と、制御データをアナログ信号に変換した信号を前
記電圧制御信号として前記電圧制御発振器に出力するＤ
Ａ変換回路とを備えた位相同期回路であって、 前記ＤＡ変換回路は、前記制御データをアナログ信号に
変換するＤＡ変換器と、当該制御データもしくはアナロ
グ信号に、設定されたレベルのオフセットを与えるオフ
セット調整回路とを有し、 前記位相同期回路は、オフセット調整回路に順次異なる
レベルのオフセットを設定し、各レベルにおいて前記Ａ
Ｄ変換回路が変換したデジタルデータの値に応じて最適
なオフセットのレベルを決定し、前記オフセット調整回
路に設定する手段を有することを特徴とする位相同期回
路。 - 【請求項２】記録媒体と、記録するデータを変調して記
録用データを生成する変調手段と、生成された記録デー
タに応じた記録信号を前記記録媒体に書き込み、記録媒
体に書き込まれている記録信号を読みだす書き込み／読
み出し手段と、読みだした記録信号に位相同期したクロ
ックを生成する位相同期回路と、記録媒体より前記書き
込み／読み出し手段が読みだした記録信号の示す記録用
データを前記クロックを用いて復調してデータを再生す
る復調手段とを有する記録再生装置であって、 前記位相同期回路は、入力する電圧制御信号に応じた周
波数のクロック信号を生成する電圧制御発振器と、前記
クロック信号で前記書き込み／読み出し手段が読みだし
た記録信号をサンプリングしデジタルデータに変換する
ＡＤ変換回路と、変換されたデジタルデータ列の値に応
じた値の制御データを生成する位相同期制御回路と、制
御データをアナログ信号に変換した信号を前記電圧制御
信号として前記電圧制御発振器に出力する、変換特性を
調整可能なＤＡ変換回路とを備え、 前記記録再生装置は、前記記録媒体に書き込まれている
所定のテストパターンデータに従った記録信号を前記書
き込み／読み出し手段に読みださせ、前記復調手段は読
みだした記録信号の示す記録用データを再生したデータ
と、前記所定のテストパタ−ンデータとを比較すること
で、データの再生内容が誤っているか否かを判定し、判
定結果と、前記記録媒体に書き込まれている所定のテス
トパターンデータに従った記録信号の読み出し時の前記
ＤＡ変換回路の変換特性とに基づいて前記ＤＡ変換回路
の前記変換特性を調整する制御手段を有することを特徴
とする記録再生装置。 - 【請求項３】記録媒体と、記録するデータを変調して記
録用データを生成する変調手段と、生成された記録デー
タに応じた記録信号を前記記録媒体に書き込み、記録媒
体に書き込まれている記録信号を読みだす書き込み／読
み出し手段と、読みだした記録信号に同期したクロック
を生成する位相同期回路と、記録媒体より前記書き込み
／読み出し手段が読みだした記録信号の示す記録用デー
タを前記クロックを用いて復調してデータを再生する復
調とを有する記録再生装置であって、 前記位相同期回路は、入力する電圧制御信号に応じた周
波数のクロック信号を生成する電圧制御発振器と、前記
クロック信号で前記書き込み／読み出し手段が読みだし
た記録信号をサンプリングしデジタルデータに変換する
ＡＤ変換回路と、変換されたデジタルデータ列の値に応
じた値の制御データを生成する位相同期制御回路と、制
御データをアナログ信号に変換した信号を前記電圧制御
信号として前記電圧制御発振器に出力する、変換特性を
調整可能なＤＡ変換回路とを備え、 前記記録再生装置は、前記記録媒体に書き込まれている
所定のテストパターンデータに従った記録信号を前記書
き込み／読み出し手段に読みださせる手段と、前記所定
のテストパタ−ンデータを前記変調手段に変調させ、変
調された記録用データと、記録媒体より前記書き込み／
読み出し手段が読みだした記録信号の示す記録用データ
とを比較することで、データの再生内容が誤っているか
否かを判定し、判定結果と、前記記録媒体に書き込まれ
ている所定のテストパターンデータに従った記録信号の
読み出し時の前記ＤＡ変換回路の変換特性とに基づいて
前記ＤＡ変換回路の前記変換特性を調整する制御手段を
有することを特徴とする記録再生装置。 - 【請求項４】記録媒体と、記録するデータを変調して記
録用データを生成する変調手段と、生成された記録デー
タに応じた記録信号を前記記録媒体に書き込み、記録媒
体に書き込まれている記録信号を読みだす書き込み／読
み出し手段と、読みだした記録信号に位相同期したクロ
ックを生成する位相同期回路と、記録媒体より前記書き
込み／読み出し手段が読みだした記録信号の示す記録用
データを前記クロックを用いて復調してデータを再生す
る復調手段とを有する記録再生装置であって、 前記位相同期回路は、入力する電圧制御信号に応じた周
波数のクロック信号を生成する電圧制御発振器と、前記
クロック信号で前記書き込み／読み出し手段が読みだし
た記録信号をサンプリングしデジタルデータに変換する
ＡＤ変換回路と、変換されたデジタルデータ列の値に応
じた値の制御データを生成する位相同期制御回路と、制
御データをアナログ信号に変換した信号を前記電圧制御
信号として前記電圧制御発振器に出力する、変換特性を
調整可能なＤＡ変換回路とを備え、 前記記録再生装置は、前記記録媒体に書き込まれている
所定のテストパターンデータに従った記録信号を前記書
き込み／読み出し手段に読みださせ、所定のタイミング
で前記位相変換回路の前記ＡＤ変換回路が読みだされた
記録信号を変換したデジタルデータを抽出して値を判定
し、判定結果と、前記記録媒体に書き込まれている所定
のテストパターンデータに従った記録信号の読み出し時
の前記ＤＡ変換回路の変換特性とに基づいて前記ＤＡ変
換回路の前記変換特性を調整する制御手段を有すること
を特徴とする記録再生装置。 - 【請求項５】請求項２、３または４記載の記録再生装置
であって、 前記制御手段は、前記ＤＡ変換回路の前記変換特性を順
次異なる特性に変化させ、各特性について、それぞれ、
前記記録媒体に書き込まれている所定のテストパターン
データに従った記録信号を前記書き込み／読み出し手段
に読み出させ、得られた各特性についての判定結果に基
づいて前記ＤＡ変換回路の最適な前記変換特性を決定
し、決定した変換特性に前記ＤＡ変換回路の変換特性を
調整することを特徴とする記録再生装置。 - 【請求項６】請求項２、３、４または５記載の記録再生
装置であって、 前記ＤＡ変換回路は、前記制御データをアナログ信号に
変換するＤＡ変換器と、変換したアナログ信号に、前記
制御手段の調整に応じたレベルのアナログオフセットを
与えるオフセット調整回路とを有することを特徴とする
記録再生装置。 - 【請求項７】請求項２、３、４または５記載の記録再生
装置であって、 前記ＤＡ変換回路は、前記制御データをアナログ信号に
変換するＤＡ変換器と、前記制御データに、前記制御手
段の調整に応じた値のデータを加算するオフセット調整
回路とを有することを特徴とする記録再生装置。 - 【請求項８】請求項２、３、４、５、６または７記載の
記録再生装置であって、 前記復調手段が、復調の対象とする、前記書き込み／読
み出し手段が読みだした記録信号の示す記録用データ
は、前記ＡＤ変換回路が変換したデジタルデータである
ことを特徴とする記録再生装置。 - 【請求項９】請求項２、３、４、５、６、７または８記
載の記録再生装置であって、 前記復調手段が、復調の対象とする、前記書き込み／読
み出し手段が読みだした記録信号の示す記録用データに
対して所定の波形等化を行う、前記制御手段によって特
性が調整される等化手段を備え、 前記制御手段は、前記ＤＡ変換回路の変換特性の調整を
行なった後の、前記データの再生特性に応じて、前記等
化手段の特性の調整を行なうことを特徴とする記録再生
装置。 - 【請求項１０】入力信号からデータを再生するために用
いるクロックを生成する位相同期回路であって、入力す
る電圧制御信号に応じた周波数のクロック信号を生成す
る電圧制御発振器と、前記クロック信号で前記入力信号
をサンプリングしデジタルデータに変換するＡＤ変換回
路と、変換されたデジタルデータ列の値に応じた値の制
御データを生成する位相同期制御回路と、制御データを
アナログ信号に変換した信号を前記電圧制御信号として
前記電圧制御発振器に出力するＤＡ変換回路とを備えた
位相同期回路の調整方法であって、 前記ＤＡ変換回路の変換特性を順次変化させ、各変換特
性について、正規の再生結果が既知である入力信号を、
位相同期回路に与えて、位相同期回路にクロックを生成
させ、生成されたクロックを用いて入力信号を再生した
データと既知である正規の再生結果を比較し、各変換特
性について得られた比較結果に応じてＤＡ変換回路の最
適な変換特性を決定して、ＤＡ変換回路の変換特性を調
整することを特徴とすると位相同期回路の調整方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6048903A JPH07264057A (ja) | 1994-03-18 | 1994-03-18 | 位相同期回路および記録再生装置 |
| US08/405,895 US5677802A (en) | 1994-03-18 | 1995-03-17 | Phase locked loop circuit with adjustable offset characteristic, method for adjustment and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6048903A JPH07264057A (ja) | 1994-03-18 | 1994-03-18 | 位相同期回路および記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264057A true JPH07264057A (ja) | 1995-10-13 |
Family
ID=12816234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6048903A Pending JPH07264057A (ja) | 1994-03-18 | 1994-03-18 | 位相同期回路および記録再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5677802A (ja) |
| JP (1) | JPH07264057A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482352B1 (ko) * | 1997-12-29 | 2005-07-29 | 삼성전자주식회사 | 하드디스크드라이브의성능테스트방법 |
| JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0863893A (ja) * | 1994-08-25 | 1996-03-08 | Canon Inc | クロック発生装置 |
| JPH1027348A (ja) * | 1996-07-09 | 1998-01-27 | Pioneer Electron Corp | 記録情報再生装置 |
| JPH1031869A (ja) * | 1996-07-16 | 1998-02-03 | Pioneer Electron Corp | 再生装置 |
| US5857002A (en) * | 1996-08-16 | 1999-01-05 | International Business Machines Corporation | PRML channel with EPR4 equalization and clocking |
| JP3698836B2 (ja) * | 1996-10-11 | 2005-09-21 | パイオニア株式会社 | ディジタル信号再生装置 |
| US5872664A (en) * | 1996-12-06 | 1999-02-16 | Phase Metrics, Inc. | Distortion of an isolated pulse |
| US6327108B1 (en) * | 1997-08-28 | 2001-12-04 | Seagate Technology Llc | Filter calibration method in a disc drive and apparatus |
| US6581046B1 (en) | 1997-10-10 | 2003-06-17 | Yeda Research And Development Co. Ltd. | Neuronal phase-locked loops |
| JPH11317018A (ja) * | 1998-04-30 | 1999-11-16 | Toshiba Corp | ディスク再生装置及びｒｆアンプ制御回路 |
| JP2000182330A (ja) | 1998-12-16 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 情報再生方法及び情報再生装置 |
| ID26232A (id) * | 1998-12-17 | 2000-12-07 | Matsushita Electric Ind Co Ltd | Sirkuit kontrol frekuensi dan kunci fase |
| US6445662B1 (en) * | 1998-12-24 | 2002-09-03 | Victor Company Of Japan, Ltd. | Reproducing apparatus |
| JP3512156B2 (ja) * | 1999-02-17 | 2004-03-29 | 松下電器産業株式会社 | オフセットコントロール回路及びオフセットコントロール方法 |
| US6556933B1 (en) | 1999-10-28 | 2003-04-29 | Seagate Technology Llc | Transducer instability detection in a digital channel |
| JP3836313B2 (ja) * | 1999-11-15 | 2006-10-25 | シャープ株式会社 | 光記録方法及び光記録装置 |
| JP2001184795A (ja) * | 1999-12-24 | 2001-07-06 | Nec Corp | 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置 |
| US6618337B2 (en) * | 2000-01-28 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Information recording and reproduction apparatus |
| US20010042230A1 (en) * | 2000-05-10 | 2001-11-15 | Seagate Technology Llc | Sector validation for use in ECC engine validation |
| JP3786343B2 (ja) * | 2000-05-12 | 2006-06-14 | 日本ビクター株式会社 | 光ディスク再生装置 |
| US6636467B1 (en) * | 2000-06-30 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for accurately calibrating the timing of a write onto storage media |
| JP3584967B2 (ja) * | 2000-08-04 | 2004-11-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データの再生装置及び再生方法 |
| JP2002175673A (ja) * | 2000-12-07 | 2002-06-21 | Nec Corp | Ｐｌｌ回路、データ検出回路及びディスク装置 |
| US7751138B1 (en) * | 2001-12-28 | 2010-07-06 | Marvell International Ltd. | Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder |
| US6961197B1 (en) | 2001-12-28 | 2005-11-01 | Marvell International Ltd. | Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder |
| US7085666B2 (en) * | 2002-10-01 | 2006-08-01 | Fujitsu Limited | Magnetic head testing apparatus |
| JP2004158121A (ja) * | 2002-11-06 | 2004-06-03 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置、その補正機構及びデータ読み出し制御方法 |
| JP4665597B2 (ja) * | 2005-05-10 | 2011-04-06 | ソニー株式会社 | 位相同期装置および方法、データ再生装置および方法、並びに、プログラム |
| US7782726B2 (en) * | 2006-03-07 | 2010-08-24 | Marvell World Trade Ltd. | Write splice for optical recording channels |
| KR20230062172A (ko) * | 2021-10-29 | 2023-05-09 | 삼성전자주식회사 | 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 컨트롤러의 동작 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940011436B1 (ko) * | 1989-04-19 | 1994-12-15 | 가부시끼가이샤 히다찌세이사꾸쇼 | 자기디스크 기억장치 |
| US5341249A (en) * | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
| KR100287493B1 (ko) * | 1993-02-12 | 2001-04-16 | 이데이 노부유끼 | 디스크구동장치 |
-
1994
- 1994-03-18 JP JP6048903A patent/JPH07264057A/ja active Pending
-
1995
- 1995-03-17 US US08/405,895 patent/US5677802A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482352B1 (ko) * | 1997-12-29 | 2005-07-29 | 삼성전자주식회사 | 하드디스크드라이브의성능테스트방법 |
| JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5677802A (en) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07264057A (ja) | 位相同期回路および記録再生装置 | |
| US6807134B2 (en) | Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus | |
| US5363352A (en) | Magneto-optic disk apparatus | |
| US20020071194A1 (en) | PLL circuit, data detection circuit and disk apparatus | |
| US6215751B1 (en) | Data demodulating method and optical disk device using the method | |
| JP4433438B2 (ja) | 情報再生装置および位相同期制御装置 | |
| US6618338B1 (en) | Data reproduction control method and apparatus, and optical disk unit | |
| JP3597433B2 (ja) | データ再生システムにおけるクロック調整装置及び光ディスク装置 | |
| JPH0773598A (ja) | タイミング抽出回路とこれを用いた記録再生装置 | |
| US6922384B2 (en) | Information reproducing apparatus | |
| JP3572047B2 (ja) | 光ディスク装置と光ディスク再生方法 | |
| KR19990039109A (ko) | 광 디스크 재생 시스템의 데이타 복원장치 및 방법 | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 | |
| JP3395734B2 (ja) | 再生装置 | |
| US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
| JP2001250341A (ja) | アシンメトリー検出装置、ジッタ検出装置および記録再生装置 | |
| US6597295B1 (en) | Decoding apparatus and decoding method | |
| US6721256B2 (en) | Phase detection using sampled data | |
| US20010005405A1 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| US6266378B1 (en) | Data detector and data detection method which measure and correct for phase differences between a sampling point and an optimal detection point | |
| JP3411711B2 (ja) | ディジタルデータ再生装置 | |
| JPH0896516A (ja) | クロック発生装置 | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JPH0877503A (ja) | ピーク検出回路およびそれを使用した記録媒体再生装置 |