JP3481121B2 - レベルシフト回路 - Google Patents

レベルシフト回路

Info

Publication number
JP3481121B2
JP3481121B2 JP07266898A JP7266898A JP3481121B2 JP 3481121 B2 JP3481121 B2 JP 3481121B2 JP 07266898 A JP07266898 A JP 07266898A JP 7266898 A JP7266898 A JP 7266898A JP 3481121 B2 JP3481121 B2 JP 3481121B2
Authority
JP
Japan
Prior art keywords
signal
level
power supply
input terminal
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07266898A
Other languages
English (en)
Other versions
JPH11274912A (ja
Inventor
勝治 里見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP07266898A priority Critical patent/JP3481121B2/ja
Priority to US09/273,010 priority patent/US6255888B1/en
Publication of JPH11274912A publication Critical patent/JPH11274912A/ja
Priority to US09/738,712 priority patent/US6359493B2/en
Application granted granted Critical
Publication of JP3481121B2 publication Critical patent/JP3481121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、異なる電源電圧で
動作する２つの回路間で信号を伝達するために、低電圧
の信号を高電圧の信号にレベル変換するレベルシフト回
路の改良に関するものである。
【０００２】
【従来の技術】近年、電子機器の低消費電力化の要求に
伴い、ＬＳＩ内部回路の電源電圧が３Ｖや２．５Ｖ、又
はそれ以下の低い電圧になってきている。それに伴い、
内部回路の電源電圧が３Ｖ以下であるのに対して、外部
のＬＳＩが５Ｖ動作品であるために５Ｖ振幅を出力する
ことを要求される場合等が生じ、３Ｖや２．５Ｖ又はそ
れ以下の振幅を５Ｖ振幅に変換するレベルシフト回路が
必要となってきている。
【０００３】図１０は、従来のレベルシフト回路の一例
を示す。同図において、３０１は信号入力端子であっ
て、低電圧（例えば３Ｖ）で動作するインバータ（外部
回路）２０から低電圧（３Ｖ）の信号を受ける。３０２
は出力信号端子であって、高電圧（例えば５Ｖ）で動作
する動作回路（図示せず）へ高電圧（５Ｖ）の信号を出
力する。
【０００４】４０１は低電圧電源（例えば３Ｖの電源）
に接続される第１電源端子であり、４０２は高電圧電源
（例えば５Ｖの電源）に接続される第２電源端子であ
る。３０４はＮチャネルＭＯＳトランジスタ（以下、Ｎ
ｃｈトランジスタという）であり、一端が信号入力端子
３０１に接続され、ゲートが第１電源端子４０１に接続
されている。３０３はインバータ回路であって、Ｎｃｈ
トランジスタ３０６及びＰチャネルＭＯＳトランジスタ
３０７（以下、Ｐｃｈトランジスタという）から構成さ
れ、動作電圧は第２電源端子４０２より供給されてお
り、入力はＮｃｈトランジスタ３０４の他端に接続さ
れ、出力は出力信号端子３０２へ接続されている。３０
５はＰｃｈトランジスタであって、ドレインはインバー
タ回路３０３の入力へ、ソースは第２電源端子４０２
へ、ゲートはインバータ回路３０３の出力へ各々接続さ
れている。また、４０３はＮｃｈトランジスタ３０４と
インバータ回路３０３との間の中間ノードである。
【０００５】以上のように構成されたレベルシフト回路
の動作を、以下、図１１（ａ）に基づいて説明する。
【０００６】信号入力端子３０１にＬレベル（０Ｖ）か
らＨレベル（３Ｖ）に変化する信号が入力されると、オ
ン状態にあるＮｃｈトランジスタ３０４を介して中間ノ
ード４０３は、Ｎｃｈトランジスタ３０４のしきい値電
圧をＶｔｎとすると、電圧（３−Ｖｔｎ）まで引き上げ
られる。インバータ回路３０３のスイッチィング電圧Ｖ
ｏを電圧（３−Ｖｔｎ）より低く設定しておくことによ
り、信号反転動作により出力信号端子３０２は高電圧
（５Ｖ）のＨレベルからＬレベル（０Ｖ）へ向かって低
下していく。
【０００７】Ｐｃｈトランジスタ３０５はゲート電位の
低下によりオフ状態よりオン状態となり、中間ノード４
０３は高電圧のＨレベル（５Ｖ）まで引き上げられる。
従って、出力信号端子３０２は一層低電位となり、最終
的にＬレベル（０Ｖ）に到達する。また、Ｎｃｈトラン
ジスタ３０４のゲート電位はソース及びドレインの電位
と同等又はそれ以下となるため、オフ状態に移行する。
従って、高電圧電源から低電圧電源への電流パスがなく
なり、定常状態ではＤＣ電流を遮断した状態で電圧レベ
ル変換が可能となる。
【０００８】次に、信号入力端子３０１にＨレベル（３
Ｖ）からＬレベル（０Ｖ）に変化する信号が入力される
と、Ｎｃｈトランジスタ３０４は、そのゲート電位が相
対的に高くなるために、オン状態に移行する。中間ノー
ド４０３は高電圧のＨレベル（５Ｖ）からＬレベル（０
Ｖ）へ向かって低下していく。Ｐｃｈトランジスタ３０
５はオン状態にあり、中間ノード４０３の電位レベル
は、Ｐｃｈトランジスタ３０５のオン抵抗に対するＮｃ
ｈトランジスタ３０４のオン抵抗と信号入力端子３０１
を駆動する外部回路２０のオン抵抗との和の大きさによ
って決まる。具体的には、Ｐｃｈトランジスタ３０５の
オン抵抗が相対的に大きい程、中間ノード４０３の電位
レベルは低下する。従って、Ｐｃｈトランジスタのオン
抵抗をＮｃｈトランジスタ３０４のオン抵抗と信号入力
端子３０１を駆動する外部回路２０のオン抵抗との和よ
りも十分大きく設定しておくことにより、中間ノード４
０３はインバータ回路３０３のスイッチィング電圧Ｖｏ
以下となり、信号反転動作により出力信号端子３０２は
Ｌレベル（０Ｖ）からＨレベル（５Ｖ）へ向かって上昇
していく。
【０００９】この動作により、Ｐｃｈトランジスタ３０
５のゲート電位が上昇していき、オン抵抗は更に大きく
なる。このため、中間ノード４０３は一層低電位となっ
て出力信号端子の電圧は上昇し、最終的には、Ｐｃｈト
ランジスタ３０５はオフ状態となり、中間ノード４０３
はＬレベル（０Ｖ）に、出力信号端子はＨレベル（５
Ｖ）に到達する。この場合も、高電圧電源から低電圧電
源への電流パスがなくなり、定常状態ではＤＣ電流を遮
断した状態で電圧レベル変換が可能となる。
【００１０】以上のような動作により、出力信号端子３
０２には信号入力端子３０１の反転信号が現れ、この反
転信号の振幅は５Ｖとなる。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来のレベルシフト回路では、ＬＳＩの低消費電力の要求
から低電圧電源の電圧レベルが更に低下した場合には、
動作スピードの劣化や誤動作を生じる可能性が大きくな
るという問題がある。
【００１２】即ち、信号入力端子３０１の電圧がＬレベ
ルからＨレベルに変化する場合に、低電圧電源の電圧レ
ベルの低下は、信号入力端子３０１を駆動する外部回路
２０のドライブ能力の低下と、オン状態にあるＮｃｈト
ランジスタ３０４のゲート電位が低くなることから、ド
レイン電流が減少して、中間ノード４０３の電位を引き
上げるスピードの低下を招く。
【００１３】また、中間ノード４０３の到達電位もほぼ
低電圧電源の電圧レベルの低下分下がってしまう。この
到達電位が、図１１（ｂ）に示すように、インバータ回
路３０３のスイッチィングＶｏ電圧以上にならない場合
は、信号反転動作が行われず、出力信号端子３０２はＨ
レベルのままとなり、動作不良となる。こうした動作不
良を防ぐためには、スイッチング電圧を下げるために、
インバータ回路を構成するＮｃｈトランジスタ３０６の
ゲート幅をＰｃｈトランジスタ３０７に対して相対的に
大きく設定すればよいが、Ｐｃｈトランジスタ３０７も
ある程度のドライブ能力（ゲート幅）を維持する必要が
あり、スイッチィング電位の低減はＬＳＩパターン面積
の急激な増大に結び付くため、採用できない。
【００１４】更にＮｃｈトランジスタ３０６のゲート幅
の増大はゲート容量負荷が増えることになり、やはり動
作スピードの劣化の要因となってくる。
【００１５】一方、信号入力端子３０１の電圧がＨレベ
ルからＬレベルに変化する場合の低電圧電源の電圧レベ
ルの低下は、やはり信号入力端子３０１を駆動する外部
回路２０と、Ｎｃｈトランジスタ３０４のドライブ能力
の低下とにより、動作スピードを鈍らせる。
【００１６】また、Ｐｃｈトランジスタ３０５のオン抵
抗に対して、Ｎｃｈトランジスタ３０４のオン抵抗と信
号入力端子３０１を駆動する外部回路２０のオン抵抗と
の和は大きくなるため、中間ノード４０３を低いレベル
に下げ難くなる。従って、この場合には、インバータ回
路３０３の信号反転動作を確実にするために、スイッチ
ィング電圧レベルを高く設定することが要求される。こ
れは、信号入力端子３０１がＬレベルからＨレベルにな
る場合とは相反する要求であり、このことは、低電圧電
源の電圧レベルの低下が全体的な動作マージンの減少に
なることを示している。
【００１７】本発明は上記の問題点を解決するためにな
されたものであり、その目的は、低電圧の信号を高電圧
レベルの信号にシフトするレベルシフト回路において、
低電圧側電源の電圧レベルが高電圧側電源の電圧レベル
に比べて従来よりも低い場合においても、動作スピード
の大きな劣化を生じずに安定してシフト動作させること
にある。
【００１８】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明のレベルシフト回路は、信号入力端子の電
圧がＬレベルからＨレベルに変化した時に、電圧レベル
を変換する出力段インバータ回路の入力の電圧レベルを
低電圧電源の電圧レベル以上に引き上げるための昇圧回
路を付加する。
【００１９】また、本発明のレベルシフト回路は、信号
入力端子の電圧がＨレベルからＬレベルに変化した時
に、出力段インバータ回路の入力の電圧レベルを十分に
引き下げるためのＮｃｈトタンジスタ、又はこれを駆動
する昇圧回路を付加する構成とする。
【００２０】具体的に、請求項１記載の発明のレベルシ
フト回路は、第１の電源の電圧レベルを持つ信号が入力
される信号入力端子と、上記第１の電源の電圧レベルよ
りも高い電圧レベルを有する第２の電源に接続され且つ
上記信号入力端子からの信号を反転するインバータ回路
とを有し、上記信号入力端子に入力される信号の電圧レ
ベルを上記第２の電源の電圧レベルにシフトするレベル
シフト部と、上記信号入力端子に入力される信号と上記
第１の電源とにより動作し、上記信号入力端子の信号が
ＬレベルからＨレベルに変化するタイミングで、上記第
１の電源の電圧レベルよりも高い電圧レベルの信号を発
生し、この信号を上記インバータ回路に出力する第１の
昇圧回路とを備え、上記レベルシフト部は、更に、一端
がグランド電源に接続されると共に他端が上記インバー
タ回路の入力に接続され且つゲートに上記信号入力端子
の信号と逆相の信号が入力される第１のＮチャネルＭＯ
Ｓトランジスタと、上記インバータ回路の入力と上記第
２の電源との間に介設され、ゲートが上記インバータ回
路の出力に接続された第１のＰチャネルＭＯＳトランジ
スタとを備え、一端がグランド電源に接続され、ゲート
が上記信号入力端子に接続された第３のＮｃｈＭＯＳト
ランジスタを備え、上記レベルシフト部の第１のＮｃｈ
ＭＯＳトランジスタは、そのゲートへの逆相信号の入力
に代えて、そのゲートが上記第３のＮｃｈＭＯＳトラン
ジスタの他端に接続され、更に、出力が上記第１のＮｃ
ｈＭＯＳトランジスタのゲートに接続された第２の昇圧
回路とを備え、上記第２の昇圧回路は、上記信号入力端
子の信号と上記第１の電源により動作し、上記信号入力
端子の信号がＨレベルからＬレベルに変化するタイミン
グで、上記第１の電源の電圧レベルよりも高い電圧レベ
ルの信号を発生し、この信号を上記第１のＮｃｈＭＯＳ
トランジスタのゲートに出力することを特徴とする。
【００２１】請求項２記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力 される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、一端が上記第１の電源
に接続された第１のダイオード機能素子と、一端に上記
信号入力端子の信号と同相の信号が入力され、他端が上
記第１のダイオード機能素子に接続された第１のコンデ
ンサ機能素子と、上記第１のダイオード機能素子と上記
第１のコンデンサ機能素子との接続部と上記レベルシフ
ト部のインバータ回路の入力との間に介設され、ゲート
に上記信号入力端子の逆相の信号が入力される第２のＰ
チャネルＭＯＳトランジスタとを備え、一端がグランド
電源に接続され、ゲートが上記信号入力端子に接続され
た第３のＮチャネルＭＯＳトランジスタを備え、上記レ
ベルシフト部の第１のＮチャネルＭＯＳトランジスタ
は、そのゲートへの逆相信号の入力に代えて、そのゲー
トが上記第３のＮチャネルＭＯＳトランジスタの他端に
接続され、出力が上記第１のＮチャネルＭＯＳトランジ
スタのゲートに接続された第２の昇圧回路とを備え、上
記第２の昇圧回路は、上記信号入力端子の信号と上記第
１の電源により動作し、上記信号入力端子の信号がＨレ
ベルからＬレベルに変化するタイミングで、上記第１の
電源の電圧レベルよりも高い電圧レベルの信号を発生
し、この信号を上記第１のＮチャネルＭＯＳトランジス
タのゲートに出力することを特徴とする。
【００２２】請求項３記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、更に、発生した信号の
電圧レベルを更に昇圧するポンプ回路を備え、一端がグ
ランド電源に接続され、ゲートが上記信号入力端子に接
続された第３のＮチャネルＭＯＳトランジスタを備え、
上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
スタは、そのゲートへの逆相信号の入力に代えて、その
ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
端に接続され、出力が上記第１のＮチャネルＭＯＳトラ
ンジスタのゲートに接続された第２の昇圧回路とを備
え、上記第２の昇圧回路は、上記信号入力端子の信号と
上記第１の電源により動作し、上記信号入力端子の信号
がＨレベルからＬレベルに変化するタイミングで、上記
第１の電源の電圧レベルよりも高い電圧レベルの信号を
発生し、この信号を上記第１のＮチャネルＭＯＳトラン
ジスタのゲートに出力することを特徴とするレベルシフ
ト回路。
【００２３】請求項４記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力 される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、一端が上記第１の電源
に接続された第１のダイオード機能素子と、一端に上記
信号入力端子の信号と同相の信号が入力され、他端が上
記第１のダイオード機能素子に接続された第１のコンデ
ンサ機能素子と、上記第１のダイオード機能素子と上記
第１のコンデンサ機能素子との接続部と上記レベルシフ
ト部のインバータ回路の入力との間に介設され、ゲート
に上記信号入力端子の逆相の信号が入力される第２のＰ
チャネルＭＯＳトランジスタと、発生した信号の電圧レ
ベルを更に昇圧するポンプ回路を備え、一端がグランド
電源に接続され、ゲートが上記信号入力端子に接続され
た第３のＮチャネルＭＯＳトランジスタを備え、上記レ
ベルシフト部の第１のＮチャネルＭＯＳトランジスタ
は、そのゲートへの逆相信号の入力に代えて、そのゲー
トが上記第３のＮチャネルＭＯＳトランジスタの他端に
接続され、出力が上記第１のＮチャネルＭＯＳトランジ
スタのゲートに接続された第２の昇圧回路とを備え、上
記第２の昇圧回路は、上記信号入力端子の信号と上記第
１の電源により動作し、上記信号入力端子の信号がＨレ
ベルからＬレベルに変化するタイミングで、上記第１の
電源の電圧レベルよりも高い電圧レベルの信号を発生
し、この信号を上記第１のＮチャネルＭＯＳトランジス
タのゲートに出力することを特徴とする。
【００２４】請求項５記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、更に、発生した信号の
電圧レベルを更に昇圧するポンプ回路を有し、上記ポン
プ回路は、上記第２のＰチャネルＭＯＳトランジスタの
出力とグランド電源との間に介設され、ゲートに上記信
号入力端子の逆相の信号が入力される第２のＮチャネル
ＭＯＳトランジスタと、一端が上記第１の電源に接続さ
れる第２のダイオード機能素子と、一端が上記第２のＰ
チャネルＭＯＳトランジスタの出力に接続され、他端が
上記第２のダイオード機能素子に接続される第２のコン
デンサ機能素子と、上記第２のダイオード機能素子と上
記第２のコンデンサ機能素子との接続部と上記レベルシ
フト部のインバータ回路の入力との間に介設され、ゲー
トに上記信号入力端子の逆相の信号が入力される第３の
ＰチャネルＭＯＳトランジスタとを備え、一端がグラン
ド電源に接続され、ゲートが上記信号入力端子に接続さ
れた第３のＮチャネルＭＯＳトランジスタを備え、上記
レベルシフト部の第１のＮチャネルＭＯＳトランジスタ
は、そのゲートへの逆相信号の入力に代えて、そのゲー
トが上記第３のＮチャネルＭＯＳトランジスタの他端に
接続され、出力が上記第１のＮチャネ ルＭＯＳトランジ
スタのゲートに接続された第２の昇圧回路とを備え、上
記第２の昇圧回路は、上記信号入力端子の信号と上記第
１の電源により動作し、上記信号入力端子の信号がＨレ
ベルからＬレベルに変化するタイミングで、上記第１の
電源の電圧レベルよりも高い電圧レベルの信号を発生
し、この信号を上記第１のＮチャネルＭＯＳトランジス
タのゲートに出力することを特徴とする。
【００２５】請求項６記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、一端が上記第１の電源
に接続された第１のダイオード機能素子と、一端に上記
信号入力端子の信号と同相の信号が入力され、他端が上
記第１のダイオード機能素子に接続された第１のコンデ
ンサ機能素子と、上記第１のダイオード機能素子と上記
第１のコンデンサ機能素子との接続部と上記レベルシフ
ト部のインバータ回路の入力との間に介設され、ゲート
に上記信号入力端子の逆相の信号が入力される第２のＰ
チャネルＭＯＳトランジスタと、発生した信号の電圧レ
ベルを更に昇圧するポンプ回路を有し、上記ポンプ回路
は、上記第２のＰチャネルＭＯＳトランジスタの出力と
グランド電源との間に介設され、ゲートに上記信号入力
端子の逆相の信号が入力される第２のＮチャネルＭＯＳ
トランジスタと、一端が上記第１の電源に接続される第
２のダイオード機能素子と、一端が上記第２のＰチャネ
ルＭＯＳトランジスタの出力に接続され、他端が上記第
２のダイオード機能素子に接続される第２のコンデンサ
機能素子と、上記第２のダイオード機能素子と上記第２
のコンデンサ機能素子との接続部と上記レベルシフト部
のインバータ回路の入力との間に介設され、ゲートに上
記信号入力端子の逆相の信号が入力される第３のＰチャ
ネルＭＯＳトランジスタとを備え、一端がグランド電源
に接続され、ゲートが上記信号入力端子に接続された第
３のＮチャネルＭＯＳトランジスタを備え、上記レベル
シフト部の第１のＮチャネルＭＯＳトランジスタは、そ
のゲートへの逆相信号の入力に代えて、そのゲートが上
記第３のＮチャネルＭＯＳトランジスタの他端に接続さ
れ、出力が上記第１のＮチャネルＭＯＳトランジスタの
ゲートに接続された第２の昇圧回路とを備え、上記第２
の昇圧回路は、上記信号入力端子の信号と上記第１の電
源により動作し、上記信号入力端子の信号がＨレベルか
らＬレベルに変化するタイミングで、上記第１の電源の
電圧レベルよりも高い電圧レベルの信号を発生し、この
信号を上記第１のＮチャネルＭＯＳトランジスタのゲー
トに出力することを特徴とする。
【００２６】請求項７記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信 号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、更に、発生した信号の
電圧レベルを更に昇圧するポンプ回路を備え、上記ポン
プ回路は、複数個備えられ、これ等複数個のポンプ回路
が直列に接続されて、発生した信号の電圧レベルを複数
回昇圧し、一端がグランド電源に接続され、ゲートが上
記信号入力端子に接続された第３のＮチャネルＭＯＳト
ランジスタを備え、上記レベルシフト部の第１のＮチャ
ネルＭＯＳトランジスタは、そのゲートへの逆相信号の
入力に代えて、そのゲートが上記第３のＮチャネルＭＯ
Ｓトランジスタの他端に接続され、出力が上記第１のＮ
チャネルＭＯＳトランジスタのゲートに接続された第２
の昇圧回路とを備え、上記第２の昇圧回路は、上記信号
入力端子の信号と上記第１の電源により動作し、上記信
号入力端子の信号がＨレベルからＬレベルに変化するタ
イミングで、上記第１の電源の電圧レベルよりも高い電
圧レベルの信号を発生し、この信号を上記第１のＮチャ
ネルＭＯＳトランジスタのゲートに出力することを特徴
とする。
【００２７】請求項８記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、一端が上記第１の電源
に接続された第１のダイオード機能素子と、一端に上記
信号入力端子の信号と同相の信号が入力され、他端が上
記第１のダイオード機能素子に接続された第１のコンデ
ンサ機能素子と、上記第１のダイオード機能素子と上記
第１のコンデンサ機能素子との接続部と上記レベルシフ
ト部のインバータ回路の入力との間に介設され、ゲート
に上記信号入力端子の逆相の信号が入力される第２のＰ
チャネルＭＯＳトランジスタと、発生した信号の電圧レ
ベルを更に昇圧するポンプ回路を備え、上記ポンプ回路
は、複数個備えられ、これ等複数個のポンプ回路が直列
に接続されて、発生した信号の電圧レベルを複数回昇圧
し、一端がグランド電源に接続され、ゲートが上記信号
入力端子に接続された第３のＮチャネルＭＯＳトランジ
スタを備え、上記レベルシフト部の第１のＮチャネルＭ
ＯＳトランジスタは、そのゲートへの逆相信号の入力に
代えて、そのゲートが上記第３のＮチャネルＭＯＳトラ
ンジスタの他端に接続され、出力が上記第１のＮチャネ
ルＭＯＳトランジスタのゲートに接続された第２の昇圧
回路とを備え、上記第２の昇圧回路は、上記信号入力端
子の信号と上記第１の電源により動作し、上記信号入力
端子の信号がＨレベルからＬレベルに変化するタイミン
グで、上記第１の電源の電圧レベルよりも高い電圧レベ
ルの信号を発生し、この信号を上記第１のＮチャネルＭ
ＯＳトランジスタのゲートに出力することを特徴とす
る。
【００２８】請求項９記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第 １の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、更に、発生した信号の
電圧レベルを更に昇圧するポンプ回路を備え、上記ポン
プ回路は、上記第２のＰチャネルＭＯＳトランジスタの
出力とグランド電源との間に介設され、ゲートに上記信
号入力端子の逆相の信号が入力される第２のＮチャネル
ＭＯＳトランジスタと、一端が上記第１の電源に接続さ
れる第２のダイオード機能素子と、一端が上記第２のＰ
チャネルＭＯＳトランジスタの出力に接続され、他端が
上記第２のダイオード機能素子に接続される第２のコン
デンサ機能素子と、上記第２のダイオード機能素子と上
記第２のコンデンサ機能素子との接続部と上記レベルシ
フト部のインバータ回路の入力との間に介設され、ゲー
トに上記信号入力端子の逆相の信号が入力される第３の
ＰチャネルＭＯＳトランジスタとを備え、さらに、上記
ポンプ回路は、複数個備えられ、これ等複数個のポンプ
回路が直列に接続されて、発生した信号の電圧レベルを
複数回昇圧し、一端がグランド電源に接続され、ゲート
が上記信号入力端子に接続された第３のＮチャネルＭＯ
Ｓトランジスタを備え、上記レベルシフト部の第１のＮ
チャネルＭＯＳトランジスタは、そのゲートへの逆相信
号の入力に代えて、そのゲートが上記第３のＮチャネル
ＭＯＳトランジスタの他端に接続され、出力が上記第１
のＮチャネルＭＯＳトランジスタのゲートに接続された
第２の昇圧回路とを備え、上記第２の昇圧回路は、上記
信号入力端子の信号と上記第１の電源により動作し、上
記信号入力端子の信号がＨレベルからＬレベルに変化す
るタイミングで、上記第１の電源の電圧レベルよりも高
い電圧レベルの信号を発生し、この信号を上記第１のＮ
チャネルＭＯＳトランジスタのゲートに出力することを
特徴とする。
【００２９】請求項１０記載の発明のレベルシフト回路
は、第１の電源の電圧レベルを持つ信号が入力される信
号入力端子と、上記第１の電源の電圧レベルよりも高い
電圧レベルを有する第２の電源に接続され且つ上記信号
入力端子からの信号を反転するインバータ回路とを有
し、上記信号入力端子に入力される信号の電圧レベルを
上記第２の電源の電圧レベルにシフトするレベルシフト
部と、上記信号入力端子に入力される信号と上記第１の
電源とにより動作し、上記信号入力端子の信号がＬレベ
ルからＨレベルに変化するタイミングで、上記第１の電
源の電圧レベルよりも高い電圧レベルの信号を発生し、
この信号を上記インバータ回路に出力する第１の昇圧回
路とを備え、上記レベルシフト部は、更に、一端がグラ
ンド電源に接続されると共に他端が上記インバータ回路
の入力に接続され且つゲートに上記信号入力端子の信号
と逆相の信号が入力される第１のＮチャネルＭＯＳトラ
ンジスタと、上記インバータ回路の入力と上記第２の電
源との間に介設され、ゲートが上記インバータ回路の出
力に接続された第１のＰチャネルＭＯＳトランジスタと
を備え、上記第１の昇圧回路は、一端が上記第１の電源
に接続された第１のダイオード機能素子と、一端に上記
信号入力端子の信号と同相の信号が入力され、他端が上
記第１のダイオード機能素子に接続された第１のコンデ
ンサ機能素子と、上記第１のダイオード機能素子と上記
第１のコンデンサ機能素子との接続部と上記レベルシフ
ト部のインバータ回路の入力との間に介設され、ゲート
に上記信号入力端子の逆相の信号が入力される第２のＰ
チャネルＭＯＳトランジスタと、発生した信号の電圧レ
ベルを更に昇圧するポンプ回路を有し、上記ポンプ回路
は、上記第２のＰチャネルＭＯＳトランジスタの出力と
グランド電源との間に介設され、ゲートに上記信号入力
端子の逆相の信号が入力される第２のＮチャネルＭＯＳ
トランジスタと、一端が上記第１の電源に接続される第
２のダイオード機能素子と、一端が上記第２のＰチャネ
ルＭＯＳトランジスタの出力に接続され、他端が上記第
２のダイオード機能素子に接続される第２のコンデンサ
機能素子と、上記第２のダイオード機能素子と上記第２
のコンデンサ機能素子との接続部と上記レベルシフト部
のインバータ回路の入力との間に介設され、ゲートに上
記信号入力端子の逆相の信号が入力される第３のＰチャ
ネルＭＯＳト ランジスタとを備え、さらに、上記ポンプ
回路は、複数個備えられ、これ等複数個のポンプ回路が
直列に接続されて、発生した信号の電圧レベルを複数回
昇圧し、一端がグランド電源に接続され、ゲートが上記
信号入力端子に接続された第３のＮチャネルＭＯＳトラ
ンジスタを備え、上記レベルシフト部の第１のＮチャネ
ルＭＯＳトランジスタは、そのゲートへの逆相信号の入
力に代えて、そのゲートが上記第３のＮチャネルＭＯＳ
トランジスタの他端に接続され、出力が上記第１のＮチ
ャネルＭＯＳトランジスタのゲートに接続された第２の
昇圧回路とを備え、上記第２の昇圧回路は、上記信号入
力端子の信号と上記第１の電源により動作し、上記信号
入力端子の信号がＨレベルからＬレベルに変化するタイ
ミングで、上記第１の電源の電圧レベルよりも高い電圧
レベルの信号を発生し、この信号を上記第１のＮチャネ
ルＭＯＳトランジスタのゲートに出力することを特徴と
する。
【００３０】請求項１１記載の発明は、上記請求項１、
２、３、４、５、６、７、８、９又は１０記載のレベル
シフト回路において、上記第２の昇圧回路は、一端が上
記第１の電源に接続された第３のダイオード機能素子
と、一端に上記信号入力端子と逆相の信号が入力され、
他端が上記第３のダイオード機能素子に接続された第３
のコンデンサ機能素子と、上記第３のダイオード機能素
子と上記第３のコンデンサ機能素子との接続部と上記第
１のＮｃｈＭＯＳトランジスタのゲートとの間に介設さ
れ、ゲートに上記信号入力端子と同相の信号が入力され
る第４のＰｃｈＭＯＳトランジスタを備えたことを特徴
とする。
【００３１】請求項１２記載の発明は、上記請求項１、
２、３、４、５、６、７、８、９、１０又は１１記載の
レベルシフト回路において、上記第２の昇圧回路は、更
に、発生した信号の電圧レベルを更に昇圧するポンプ回
路を有することを特徴とする。
【００３２】請求項１３記載の発明は、上記請求項１２
記載のレベルシフト回路において、上記ポンプ回路は、
上記第４のＰｃｈＭＯＳトランジスタの出力とグランド
電源との間に介設され、ゲートに上記信号入力端子と同
相の信号が入力される第４のＮｃｈＭＯＳトランジスタ
と、一端が上記第１の電源に接続された第４のダイオー
ド機能素子と、一端が上記第４のＰｃｈＭＯＳトランジ
スタの出力に接続され、他端が上記第４のダイオード機
能素子に接続された第４のコンデンサ機能素子と、上記
第４のダイオード機能素子と上記第４のコンデンサ機能
素子との接続部と上記レベルシフト部の第１のＮｃｈＭ
ＯＳトランジスタのゲートとの間に介設され、ゲートに
上記信号入力端子と同相の信号が入力される第５のＰｃ
ｈＭＯＳトランジスタとを備えたことを特徴とする。
【００３３】請求項１４記載の発明は、上記請求項１２
又は１３記載のレベルシフト回路において、上記ポンプ
回路は、複数個備えられ、これ等複数個のポンプ回路が
直列に接続されて、発生した信号の電圧レベルを複数回
昇圧することを特徴としている。
【００３４】以上の構成により、請求項１ないし請求項
１４記載の発明では、信号入力端子に入力される信号の
Ｈレベルが従来よりも低い電圧（例えば２Ｖ）であって
も、このＨレベルの信号が入力されると、この電圧レベ
ルが第１の昇圧回路により昇圧されるので、この昇圧さ
れた電圧レベルは、レベルシフト部のインバータ回路又
はクロスラッチ回路のスイッチングレベル以上に高くな
る。従って、この昇圧された電圧レベルの信号がレベル
シフト部のインバータ回路又はクロスラッチ回路に入力
されると、インバータ回路又はクロスラッチ回路は確実
にＨレベルからＬレベルへの反転動作を行って、所期の
動作が確保される。
【００３５】また、請求項１ないし請求項１４記載の発
明では、信号入力端子からＬレベルの信号が入力される
と、第１のＮｃｈトランジスタは、その逆相信号の入力
によりオン状態となって、インバータ回路の入力をグラ
ンド電源に接続し、その電位をＬレベルへ向かって引き
下げる。ここで、インバータ回路の入力のＬレベルへの
引き下げは、外部回路を経ずに行われて、信号入力端子
を駆動する外部回路のオン抵抗の影響を受けないので、
インバータ回路の入力は、従来のレベルシフト回路の場
合以上に引き下げられる。従って、第１の電源が従来よ
りも低い電圧レベルであっても、インバータ回路は、Ｌ
レベルからＨレベルへの信号反転動作を確実に行うこと
が可能となる。
【００３６】その際、信号入力端子にＬレベルの信号が
入力されると、第３のＮｃｈトランジスタがオフ状態と
なると共に、第１のＮｃｈトランジスタのゲート電位が
第２の昇圧回路により少なくとも第１の電源の電圧レベ
ル以上に昇圧されて、この第１のＮｃｈトランジスタの
オン抵抗が小さくなるので、レベルシフト部のインバー
タ回路の入力は、この第１のＮｃｈトランジスタの小さ
いオン抵抗を介してグランド電源に接続され、その電位
はより一層引き下げられる。従って、インバータ回路
は、ＬレベルからＨレベルへの信号反転動作をより一層
確実に且つ素早く行うことが可能となる。
【００３７】加えて、請求項１２及び１３記載の発明で
は、第２の昇圧回路で昇圧する電圧がポンプ回路により
一層高電圧となるので、第１のＮｃｈトランジスタのオ
ン抵抗をより一層小さくでき、インバータ回路のＬレベ
ルからＨレベルへの信号反転動作をより一層確実に且つ
素早く行うことが可能となる。
【００３８】更に加えて、請求項１４記載の発明では、
第２の昇圧回路に複数個のポンプ回路を備えるので、イ
ンバータ回路の信号反転動作をより一層確実に且つ素早
く行うことが可能となる。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００４０】（第１の実施の形態） 図１は、本発明の第１の実施の形態のレベルシフト回路
を示す。同図において、１０１は信号入力端子であっ
て、低電圧（例えば２Ｖ）で動作するインバータ回路
（外部回路）２０から低電圧（２Ｖ）の信号を受ける。
１０２は出力信号端子であって、高電圧（例えば５Ｖ）
で動作する動作回路（図示せず）へ高電圧（５Ｖ）の信
号を出力する。
【００４１】２０１は低電圧（例えば２Ｖ）の電源（第
１の電源）（図示せず）に接続される第１電源端子、２
０２は高電圧（例えば５Ｖ）の電源（第２の電源）（図
示せず）に接続される第２電源端子である。１０４はＮ
ｃｈＭＯＳトランジスタ（第１のＮｃｈＭＯＳトランジ
スタ）であって、一端が信号入力端子１０１に接続さ
れ、ゲートが第１電源端子２０１に接続されている。１
０３はインバータ回路であり、Ｎｃｈトランジスタ１０
６及びＰｃｈトランジスタ１０７から構成され、動作電
圧は第２電源端子２０２から供給されており、入力側は
Ｎｃｈトランジスタ１０４の他端に接続され、出力側は
出力信号端子１０２に接続されている。１０５はＰｃｈ
ＭＯＳトランジスタ（第１のＰｃｈＭＯＳトランジス
タ）であって、そのドレインはインバータ回路１０３の
入力に、ソースは第２電源端子２０２に、ゲートはイン
バータ回路１０３の出力に各々接続されている。また、
２０３はＮｃｈトランジスタ１０４とインバータ回路１
０３との間の中間ノードである。
【００４２】以上の構成により、上記信号入力端子１０
１に入力される信号の電圧レベル（２Ｖ）を上記第２の
電源の電圧レベル（５Ｖ）にシフトするレベルシフト部
１０を構成する。
【００４３】また、１０８は昇圧回路（第１の昇圧回
路）であって、次の回路構成を持つ。即ち、昇圧回路１
０８において、１０９はインバータ回路であり、Ｎｃｈ
トランジスタ１１０及びＰｃｈトランジスタ１１１から
構成され、動作電圧は第１電源端子２０１より供給され
ており、その入力は信号入力端子１０１に接続されてい
る。１１２はダイオード機能素子（第１のダイオード機
能素子）であって、その正電極ノードは第１電源端子２
０１に接続されている。このダイオード機能素子１１２
は、トランジスタにより構成可能であり、このことは以
下の説明でも同様である。１１３はコンデンサ機能素子
（第１のコンデンサ機能素子）であって、信号入力端子
１０１とダイオード機能素子１１２の負電極ノードとの
間に介設されている。２０４はダイオード機能素子１１
２とコンデンサ機能素子１１３との間の中間ノードであ
る。１１４はＰｃｈＭＯＳトランジスタ（第２のＰｃｈ
ＭＯＳトランジスタ）であって、中間ノード２０４と中
間ノード２０３との間に介設されており、そのゲートは
インバータ回路１０９出力に接続されている。
【００４４】以上のように構成されたレベルシフト回路
について、以下、その動作を図２に基づいて説明する。
【００４５】先ず、初期状態として、信号入力端子にＬ
レベル（０Ｖ）が入力されている場合について説明す
る。このとき、中間ノード２０３の電圧はＮｃｈトラン
ジスタ１０４を介してＬレベルとなり、出力信号端子１
０２からはインバータ回路１０３によって第２電源の電
圧レベルであるＨレベル（５Ｖ）が出力されている。Ｐ
ｃｈトランジスタ１０５はゲートがＨレベルのため、オ
フ状態にある。
【００４６】また、コンデンサ機能素子１１３は、一端
はＬレベルにあって、ダイオード機能素子１１２を介し
て第１電源の電圧レベルからダイオード機能素子１１２
のオン電圧分降下したレベルまで充電されている。第１
電源の電圧をＶＬ、ダイオード機能素子１１２のオン電
圧をＶｏｎとすると、コンデンサ機能素子１１３に充電
される電圧Ｖｃ１はＶｃ１＝ＶＬ−Ｖｏｎとなる。Ｐｃ
ｈトランジスタ１１４は、そのゲートがインバータ回路
１０９によって第１電源の電圧レベルであるＨレベル
（２Ｖ）になっているので、オフ状態にある。
【００４７】次に、信号入力端子１０１の電圧がＨレベ
ルに変化した場合、コンデンサ機能素子１１３の電位は
電圧ＶＬ分だけ持ち上げられ、中間ノード２０４の電位
も同じだけ持ち上げられて、ダイオード機能素子１１２
はオフ状態となる。この時の中間ノード２０４の電位は
コンデンサ機能素子１１３の充電電圧に電圧ＶＬを加え
た電圧（２ＶＬ−Ｖｏｎ）となる。同時に、Ｐｃｈトラ
ンジスタ１１４はインバータ回路１０９の出力がＬレベ
ルとなることでオン状態になり、中間ノード２０４の電
位は中間ノード２０３に伝達される。コンデンサ機能素
子１１３の容量値を中間ノード２０３の寄生容量より大
きく設定することで、中間ノード２０３の電位レベルも
ほぼ電圧（２ＶＬ−Ｖｏｎ）となる。
【００４８】中間ノード２０３が引き上げられて、イン
バータ回路１０３のスイッチィング電圧Ｖｏ以上になる
と、反転動作により出力信号端子１０２はＬレベルへ移
行し始める。この動作により、Ｐｃｈトランジスタ１０
５はオン状態となり、中間ノード２０３を第２電源の電
圧レベルまで引き上げ、出力信号端子１０３の電圧はＬ
レベルに到達する。同時にＮｃｈトランジスタ１０３
は、そのゲート電位がソース及びドレインの電位と同等
又はそれ以下となるため、オフ状態に移行する。従っ
て、第２電源から第１電源への電流パスがなくなり、定
常状態ではＤＣ電流を遮断した状態で電圧レベル変換が
可能となる。
【００４９】従来のレベルシフト回路では、Ｎｃｈトラ
ンジスタ３０４によって中間ノードが電圧（ＶＬ−Ｖｔ
ｎ）に引き上げられるのに対して、本発明によれば、電
圧（２ＶＬ−Ｖｏｎ）まで引き上げられることになる。
ＭＯＳトランジスタのしきい値は製造プロセスによって
異なるが、仮にＶｔｎ＝０．５Ｖとし、また基盤バイア
スの効果で大きくなる分も無視して変動しないこととし
て、インバータ回路のスイッチィング電圧を２．３Ｖと
すると、従来回路ではＶＬ＝２．８Ｖが動作限界の電圧
となる。一方、本構成のレベルシフト回路では、ダイオ
ードオン電圧Ｖｏｎ＝０．７Ｖ程度であり、ＶＬ＝１．
５Ｖまで動作が可能となる。
【００５０】信号入力端子１０１がＨレベルからＬレベ
ルに変化した場合は、Ｎｃｈトランジスタ１０４はオン
状態に移行し、中間ノード２０３の電位は第２電源のＨ
レベル（５Ｖ）からＬレベル（０Ｖ）へ向かって低下し
ていく。Ｐｃｈトランジスタ１１４のゲート電位はイン
バータ回路１０９の出力によりＨレベル（２Ｖ）となっ
ており、中間ノード２０３が下がってくることによって
オフ状態となり、昇圧回路１０８の内部は初期状態に戻
る。中間ノード２０３の電位がインバータ回路１０３の
スイッチィング電圧Ｖｏ以下になると、信号反転動作に
より出力信号端子１０２にＨレベル（５Ｖ）が出力さ
れ、Ｐｃｈトランジスタ１０５はオフ状態となる。
【００５１】以上のような動作により、出力信号端子１
０２には信号入力端子１０１の反転信号が現れ、この反
転信号の振幅は５Ｖとなる。
【００５２】（第２の実施の形態） 次に、本発明の第２の実施の形態について、図３のレベ
ルシフト回路を参照しながら説明する。
【００５３】本実施の形態のレベルシフト回路では、上
記図１に示す第１の実施の形態の昇圧回路の構成とは異
なり、Ｐｃｈトランジスタ１１４は中間ノード２０３か
ら切り離され、その後段に、更に昇圧レベルを引き上げ
るためのポンプ回路１１５を設けている。
【００５４】上記ポンプ回路１１５において、１１６は
ＮｃｈＭＯＳトランジスタ（第２のＮｃｈＭＯＳトラン
ジスタ）であって、グランド電源とＰｃｈトランジスタ
１１４との間に介設され、そのゲートはインバータ回路
１０９の出力に接続されている。２０５はＰｃｈトラン
ジスタ１１４とＮｃｈトランジスタ１１６との間の中間
ノードである。１１８はダイオード機能素子（第２のダ
イオード機能素子）であって、その正電極ノードは第１
電源端子２０１に接続されている。１１７はコンデンサ
機能素子（第２のコンデンサ機能素子）であって、中間
ノード２０５とダイオード機能素子１１８の負電極ノー
ドとの間に介設されている。２０６はダイオード機能素
子１１８とコンデンサ機能素子１１７との間の中間ノー
ドである。１１９はＰｃｈＭＯＳトランジスタ（第３の
ＰｃｈＭＯＳトランジスタ）であって、中間ノード２０
６と中間ノード２０３との間に介設されており、そのゲ
ートはインバータ回路１０９出力に接続されている。
【００５５】その他の構成は、図１に示すレベルシフト
回路の構成と同様であり、図１と同様の機能を有する部
分に同一の符号を付けて、その詳細な説明を省略する。
【００５６】以上のように構成されたレベルシフト回路
について、以下、図３を参照しながらその動作を説明す
る。
【００５７】先ず、初期状態として、信号入力端子にＬ
レベル（０Ｖ）が入力されている場合について説明す
る。Ｎｃｈトランジスタ１１６は、そのゲート電位がイ
ンバータ回路１０９によってＨレベル（２Ｖ）になって
いるので、オン状態にある。このため、コンデンサ機能
素子１１７の一端はＬレベルとなり、その他端はダイオ
ード機能素子１１８を介して第１電源の電圧レベルから
ダイオード機能素子１１８のオン電圧分降下したレベル
まで充電されている。第１電源の電圧をＶＬ、ダイオー
ド機能素子１１８のオン電圧をＶｏｎとすると、コンデ
ンサ機能素子１１７に充電される電圧Ｖｃ１はＶｃ１＝
ＶＬ−Ｖｏｎとなる。Ｐｃｈトランジスタ１１９は、そ
のゲート電位がインバータ回路１０９によってＨレベル
（２Ｖ）になっているので、オフ状態にある。その他の
回路部分の動作については図１に示した第１の実施の形
態と同様である。
【００５８】次に、信号入力端子１０１がＨレベルに変
化した場合、インバータ回路１０９の出力がＬレベルに
なり、Ｎｃｈトランジスタ１１６がオフ状態、Ｐｃｈト
ランジスタ１１４、１１９がオン状態となる。このた
め、図１の実施の形態と同様に、中間ノード２０５は電
圧（２ＶＬ−Ｖｏｎ）まで引き上げられる。コンデンサ
機能素子１１８には電圧（ＶＬ−Ｖｏｎ）の電圧が充電
されており、中間ノード２０６は電圧（３ＶＬ−２Ｖｏ
ｎ）まで引き上げられ、これと導通した中間ノード２０
３もほぼ同レベルまで引き上げられる。このように、本
実施の形態によれば、図１の実施の形態以上に中間ノー
ド２０３のレベルを引き上げることが可能となり、より
低い第１電源の電圧レベルでレベルシフト動作が行え
る。
【００５９】信号入力端子１０１がＨレベルからＬレベ
ルに変化する場合については、図１に示した第１の実施
の形態と同様である。
【００６０】（第３の実施の形態） 次に、第３の実施の形態について、図４のレベルシフト
回路を参照しながら説明する。
【００６１】本実施の形態のレベルシフト回路では、上
記図３に示す第２の実施の形態の昇圧回路の構成とは異
なり、第１の実施の形態に対して、Ｐｃｈトランジスタ
１１４は中間ノード２０３から切り離され、その後段
に、更に昇圧レベルを引き上げるためのポンプ回路１１
５を複数段設けている。
【００６２】その他の構成は、図３に示すレベルシフト
回路の構成と同様であり、図３と同様の機能を有する部
分に同一の符号を付けて、その詳細な説明を省略する。
【００６３】信号入力端子１０１がＬレベルからＨレベ
ルに変化した場合、複数段のポンプ回路１１５は、上記
第２の実施の形態のポンプ回路１１５と同様の動作を行
う。従って、信号入力端子１０１の電圧がＬレベルから
Ｈレベルに変化した場合、中間ノード２０３は、ポンプ
回路の個数をｎとすると、電圧［（２＋ｎ）ＶＬ−（１
＋ｎ）Ｖｏｎ］まで引き上げられる。本実施の形態によ
れば、備えるポンプ回路１１５の個数を増やすことによ
り、中間ノード２０３の電圧レベルを上げていき、レベ
ルシフト回路の動作マージンを大きくとることが可能と
なる。
【００６４】（第４の実施の形態） 次に、第４の実施の形態について、図５のレベルシフト
回路を参照しながら説明する。
【００６５】本実施の形態のレベルシフト回路では、上
記図１に示す第１の実施の形態のレベルシフト回路の構
成とは異なり、Ｎｃｈトランジスタ１０４は信号入力端
子１０１と接続されていた端子が切り離されてグランド
電源に接続され、代わりにゲートが第１電源２０１から
切り離されて、インバータ回路１０９の出力に接続され
ている。
【００６６】その他の構成は、図１に示すレベルシフト
回路の構成と同様であり、図１と同様の機能を有する部
分に同一の符号を付けて、その詳細な説明を省略する。
【００６７】以上のように構成されたレベルシフト回路
において、信号入力端子１０１がＬレベルからＨレベル
に変化する場合の動作は図１の第１の実施の形態と同様
である。従って、ここでは、信号入力端子１０１の電圧
がＨレベルからＬレベルに変化する場合について、以
下、図６を参照しながら、その動作を説明する。
【００６８】信号入力端子１０１の電圧がＬレベルにな
ると、インバータ回路１０９の出力がＨレベル（２Ｖ）
になり、Ｎｃｈトランジスタ１０４はオン状態に移行す
る。中間ノード２０３の電位は第２電源のＨレベル（５
Ｖ）からＬレベル（０Ｖ）へ向かって低下していく。Ｐ
ｃｈトランジスタ１０５はオン状態にあり、中間ノード
２０３の電位レベルは、Ｎｃｈトランジスタ１０４が直
接グランド電源に接続されるので、Ｐｃｈトランジスタ
１０５のオン抵抗に対するＮｃｈトランジスタ１０４の
オン抵抗の大きさによって決まり、低電圧（２Ｖ）の外
部回路２０の抵抗値に影響されない。具体的には、Ｐｃ
ｈトランジスタ１０５のオン抵抗が相対的に大きい程、
中間ノード２０３の電位レベルは低下する。従って、Ｐ
ｃｈトランジスタ１０５のオン抵抗をＮｃｈトランジス
タ１０４のオン抵抗よりも十分大きく設定しておくこと
により、中間ノード２０３の電位はインバータ回路１０
３のスイッチィング電圧Ｖｏ以下となり、出力信号端子
１０２は信号反転動作によりＬレベル（０Ｖ）からＨレ
ベル（５Ｖ）へ向かって上昇していく。
【００６９】この動作により、Ｐｃｈトランジスタ１０
５のゲート電位が上昇していき、オン抵抗は更に大きく
なる。このため、中間ノード２０３の電圧は一層低電位
となって出力信号端子の電圧は上昇し、最終的にはＰｃ
ｈトランジスタ１０５はオフ状態となり、中間ノード２
０３の電位はＬレベル（０Ｖ）に、出力信号端子の電位
はＨレベル（５Ｖ）に到達する。この場合も、高電圧電
源から低電圧電源への電流パスがなくなり、定常状態で
はＤＣ電流を遮断した状態で電圧レベル変換が可能とな
る。
【００７０】以上の説明から判るように、従来回路では
中間ノード４０３の引き下げられるレベルが、Ｐｃｈト
ランジスタ３０５のオン抵抗に対するＮｃｈトランジス
タ３０４のオン抵抗と信号入力端子３０１を駆動する外
部回路２０のオン抵抗との和の大きさによって決まって
いたのに対して、本実施の形態では、Ｎｃｈトランジス
タ１０４のオン抵抗のみによって決まり、外部回路２０
のオン抵抗の影響を受けない。従って、中間ノード２０
３をより低い電圧レベルに引き下げて、インバータ回路
１０３の動作マージンを大きくとることができる。ま
た、この動作マージンの分Ｎｃｈトランジスタ１０４の
ゲート電位を下げることができ、より低い第１電源の電
圧レベルで所期のレベルシフト動作が行えることにな
る。
【００７１】（第５の実施の形態） 次に、第５の実施の形態について、図７のレベルシフト
回路を参照しながら説明する。
【００７２】本実施の形態のレベルシフト回路では、上
記図５に示す第４の実施の形態のレベルシフト回路の構
成とは異なり、新たに回路が追加されている。
【００７３】即ち、１２０はＮｃｈＭＯＳトランジスタ
（第３のＮｃｈＭＯＳトランジスタ）であって、上記Ｎ
ｃｈトランジスタ１０４のゲートとグランド電源との間
に介設され、そのゲートは信号入力端子１０１に接続さ
れている。尚、Ｎｃｈトランジスタ１０４のゲートはイ
ンバータ回路１０９の出力からは切り離されている。２
０７は２個のＮｃｈトランジスタ１０４、１２０間の中
間ノードである。
【００７４】更に、１２１は昇圧回路（第２の昇圧回
路）であって、内部構成は上記昇圧回路１０８と同じ構
成であり、ダイオード機能素子（第３のダイオード機能
素子）１２２、コンデンサ機能素子（第３のコンデンサ
機能素子）１２３、及びＰｃｈＭＯＳトランジスタ（第
４のＰｃｈＭＯＳトランジスタ）１２４から構成されて
いる。但し、昇圧回路１０８に対してコンデンサ機能素
子１２３の一端はインバータ回路１０９に接続され、Ｐ
ｃｈトランジスタ１２４のゲートは信号入力端子１０１
に接続されている点が異なる。昇圧回路１２１の出力
は、中間ノード２０７に接続されている。
【００７５】その他の構成は、図５に示すレベルシフト
回路の構成と同様であり、図５と同様の機能を有する部
分に同一の符号を付けて、その詳細な説明を省略する。
【００７６】以上のように構成されたレベルシフト回路
について、以下図７を参照しながらその動作を説明す
る。
【００７７】先ず、信号入力端子の電圧がＬレベル（０
Ｖ）からＨレベル（２Ｖ）に変化する場合は、図１の実
施の形態と同様に中間ノード２０３の電位が昇圧回路１
０８によって引き上げられ、インバータ回路１０３の反
転動作により、信号出力端子１０２はＬレベル（０Ｖ）
を出力する。このとき、Ｐｃｈトランジスタ１２４はオ
フ状態になり、Ｎｃｈトランジスタ１２０がオン状態と
なって、Ｎｃｈトランジスタ１０４は、そのゲートがＬ
レベルになるため、オフ状態となっている。
【００７８】昇圧回路１２１の内部では、コンデンサ機
能素子１２３の一端がインバータ回路１０９の出力のＬ
レベルであるために、図１の実施の形態と同様にダイオ
ード機能素子１２２を介して電圧（ＶＬ−Ｖｏｎ）が充
電されている。
【００７９】信号入力端子１０１の電圧がＨレベル（２
Ｖ）からＬレベル（０Ｖ）に変化する場合は、Ｎｃｈト
ランジスタ１２０がオフ状態となり、Ｐｃｈトランジス
タ１２４がオン状態となって、昇圧回路１２１がＮｃｈ
トランジスタ１０４のゲート電位を電圧（２ＶＬ−Ｖｏ
ｎ）まで引き上げる。これにより、Ｎｃｈトランジスタ
１０４のオン抵抗は、図５の実施の形態の場合よりも小
さくなる。中間ノード２０３の電圧はより引き下げら
れ、インバータ回路１０３のＨレベル（５Ｖ）出力の動
作マージンを大きくとることができる。また、この動作
マージンの分、より低い第１電源の電圧レベルで所期の
レベルシフト動作が行えることになる。
【００８０】（第６の実施の形態） 図８は本発明の第６の実施の形態を示す。同図は、上記
図７の第５の実施の形態のレベルシフト回路において、
昇圧回路１２１を、ポンプ回路１２５内蔵の昇圧回路１
２１’としたものである。上記ポンプ回路１２５は、昇
圧回路で昇圧した電圧レベルを更に引き上げる回路であ
り、その内部構成は、上記第２の実施の形態で説明した
図３のポンプ回路１１５と同一構成であって、ＮｃｈＭ
ＯＳトランジスタ（第４のＮｃｈＭＯＳトランジスタ）
１２６と、ダイオード機能素子（第４のダイオード機能
素子）１２７と、コンデンサ機能素子（第４のコンデン
サ機能素子）１２８と、ＰｃｈＭＯＳトランジスタ（第
５のＰｃｈＭＯＳトランジスタ）１２６とを備える。
【００８１】従って、本実施の形態では、中間ノード２
０７の電圧レベルを上記第５の実施の形態よりも一層引
き上げることが可能であり、第１の電源の電圧レベルが
より一層に低い電圧であっても、所期通りのレベルシフ
ト動作を確保できる効果を奏する。
【００８２】（第７の実施の形態） 図９は本発明の第７の実施の形態を示す。同図は、上記
図８の第６の実施の形態のポンプ回路１２５を昇圧回路
１２１´´内に複数個直列に設けて、昇圧した電圧レベ
ルを繰り返し昇圧するようにしたものである。その他の
構成は、上記第６の実施の形態の図８のレベルシフト回
路と同様であるので、同一部分に同一符号を付して、そ
の説明を省略する。
【００８３】従って、本実施の形態では、信号入力端子
１０１に入力された信号がＬレベルからＨレベルに変化
した場合に、中間ノード２０７の電圧レベルを上記第６
の実施の形態よりも一層引き上げることが可能であるの
で、第１の電源の電圧レベルがより一層に低い電圧であ
っても、所期通りのレベルシフト動作を確保できる効果
を奏する。
【００８４】（第８の実施の形態） 図１２は本発明の第８の実施の形態を示す。本実施の形
態は、差動型レベルシフト回略に適用した例である。
【００８５】同図において、５５０はクロスラッチ回
路、５０１は上記クロスラッチ回路５５０に信号を入力
するための信号入力端子、５０２は上記クロスラッチ回
路５５０の出力信号を出力するための信号出力端子、５
０９、５５１及び５５２はインバータ回路である。上記
インバータ回路５５１は、上記信号入力端子５０１に入
力された入力信号を反転し、上記入力信号と逆相の信号
を上記クロスラッチ回路５５０に入力する。上記インバ
ータ回路５０９は、上記信号入力端子５０１に入力され
た入力信号を反転する。上記インバータ回路５５２は、
上記インバータ回路５０９で反転された信号を更に反転
し、信号入力端子５０１に入力された信号と同相の信号
を上記クロスラッチ回路５５０に入力する。上記クロス
ラッチ回路５５０及び２個のインバータ回路５５１、５
５２によりレベルシフト部を構成する。
【００８６】５５３は昇圧回路（第１の昇圧回路）であ
って、この昇圧回路５５３は、上記インバータ回路５０
９と、２個のダイオード機能素子５１３、５１５と、２
個のコンデンサ機能素子５１２、５１４とを有する。上
記２個のダイオード機能素子５１３、５１５は、その一
端が第１の電源端子５０３に接続される。上記コンデン
サ機能素子（第１のコンデンサ機能素子）５１４は、一
端に上記信号入力端子５０１の信号と同相の信号が入力
され、他端が上記ダイオード機能素子（第１のダイオー
ド機能素子）５１５に接続される。また、上記コンデン
サ機能素子（第２のコンデンサ機能素子）５１２は、一
端に上記信号入力端子５０１の信号をインバータ回路５
０９で反転した逆相の信号が入力され、他端が上記ダイ
オード機能素子（第２のダイオード機能素子）５１３に
接続される。上記ダイオード機能素子５１５と上記コン
デンサ機能素子５１４との接続部の電圧は、インバータ
回路５５２のＰｃｈＭＯＳトランジスタ５２５を経てク
ロスラッチ回路５５０のＮｃｈＭＯＳトランジスタ５０
６のゲート端子に入力される。また、上記ダイオード機
能素子５１３と上記コンデンサ機能素子５１２との接続
部の電圧は、インバータ回路５５１のＰｃｈＭＯＳトラ
ンジスタ５２３を経てクロスラッチ回路５５０のＮｃｈ
ＭＯＳトランジスタ５０５のゲート端子に入力される。
【００８７】次に、本実施の形態の動作を説明する。信
号入力端子５０１にＬレベルからＨレベルへ変化する信
号が入力された湯合について説明する。
【００８８】先ず、入力信号のレベルがＬレベルの状態
では、インバータ回路５０９により中間ノード５１８は
Ｈレベルであり、ダイオード５１３によってコンデンサ
機能素子５１２に充電された電圧分、中間ノード５２１
は高いレベルのＨ状態となっている。また、Ｐチャネル
トランジスタ５２３はＯＮ状態であり、中間ノード５１
９も同じレベルのＨ状態となる。一方、Ｎチャネルトラ
ンジスタ５２６はＯＮ状態であり、中間ノード５２０は
Ｌレベルとなっている、Ｐチャネルトランジスタ５２５
はＯＦＦ状態であり、中間ノード５２２は、コンデンサ
機能素子５１４の他端が信号入力端子５０１に接続され
てＬレベルにあるため、コンデンサ機能素子５１４はダ
イオード機能素子５１５を介して第１の電源端子５０３
（この電源端子５０３は、例えぱ２Ｖの電圧ＶＬを持
つ）により充電され、電圧（ＶＬ−Ｖｏｎ）（Ｖｏｎは
ダイオード機能素子５１５のオン電圧である）のレベル
まで充電されている。
【００８９】この時、中間ノード５１９はＨレベルであ
るため、Ｎチャネルトランジスタ５０５はＯＮ状態であ
り、中間ノード５１６はＬレベルになる。また、中間ノ
ード５２０はＬレベルであるため、Ｎチャネルトランジ
スタ５０６はＯＦＦ状態となり、中間ノード５１７はＨ
レベルとなる。Ｐチャネルトランジスタ５０７は、中間
ノード５１７がＨレベルのため、ＯＦＦ状態であり、Ｐ
チャネルトランジスタ５０８は中間ノード５１６がＬレ
ベルのためＯＮ状態である。従って、中間ノード５１７
のＨレベルは第２の電源５０４の電圧レベルＶＨ（例え
ぱ５Ｖ）まで引き上げられ、この電圧が信号出力端子５
０２に出力されている。
【００９０】この状態から、信号入力端子５０１がＨレ
ベル（２Ｖ）に移行すると、Ｎチャネルトランジスタ５
２４はＯＮ状態、Ｐチャネルトランジスタ５２３はＯＦ
Ｆ状態に移行して、中間ノード５１９はＬレベルとな
る。中間ノード５１８はＬレベルになり、コンデンサ機
能素子５１２はダイオード機能素子５１３を介して第１
の電源端子５０３により充電され、中間ノード５２１は
ＶＬ−Ｖｏｎの電圧レベルとなる。この電圧レベルは、
信号入力端子５０１がＬレベルの時の中間ノード５２２
の電圧レベルと同一である。一方、Ｎチャネルトランジ
スタ５２６はＯＦＦ状態へ移行し、Ｐチャネルトランジ
スタ５２５はＯＮ状態となるが、この時、信号人力端子
５０１がＨレベルに移行することから、中間ノード５２
２は、コンデンサ機能素子５１４によって中間ノード５
２２は電圧ＶＬ分だけ持ち上げられて、２ＶＬ−Ｖｏｎ
となる。また、中間ノード５２０も同じ電位レベルとな
る。中間ノード５１９がＬレベルヘ移行し、中間ノード
５２０がＨレベルヘ移行することにより、Ｎチャネルト
ランジスタ５０５はＯＦＦ状態へ移行し、Ｎチャネルト
ランジスタ５０６はＯＮ状態へ移行する。中間ノード５
１７はＮチャネルトランジスタ５０６がＯＮすることに
より、ＨレベルからＬレベルヘ移行する。このことによ
り、Ｐチャネルトランジスタ５０７はゲート電位が次第
に下がって、ＯＮ状態へ移行し、中間ノード５１６の電
位レベルを持ち上げる。一方、Ｐチャネルトランジスタ
５０８はゲート電位が次第に上がって、ＯＦＦ状態へ移
行し、更に、このことが中間ノード５１７の電位レベル
の低下を加速する。これ等の一連の動作は、Ｐチャネル
トランジスタ５０７，５０８と中間ノード５１６，５１
７の状態変化を加速して、中間ノード５１６は、遂には
第２の電源端子５０４の電圧レベルＶＨヘ、中間ノード
５１７はＬレベルに到達し、信号出力端子５０２はＬレ
ベルとなる。このとき、第２の電源端子５０４からグラ
ンドへのパスは、Ｎチャネルトランジスタ５０５及びＰ
チャネルトランジスタ５０８がＯＦＦ状態となるため
に、遮断された状態となり、定常状態では、ＤＣ電流を
遮断した状態で電圧レベル変換が可能となる。
【００９１】以上、信号入力端子５０１がＬレベルから
Ｈレベルに変化する揚合について説明したが、逆に、信
号入力端子５０１がＨレベルからＬレベルに変化する揚
合は、対称になっている回路の動作が、上記Ｌレベルか
らＨレベルへの変化の場合と入れ替わるだけであって、
同様であるので、その説明を省略する。
【００９２】信号入力端子５０１がＬレベルからＨレベ
ルに変化する場合で考えると、中間ノード５２０がＨレ
ベルに変化して、Ｎチャネルトランジスタ５０６がＯＮ
状態に移行した際に、このＮチャネルトランジスタ５０
６と、ＯＮ状態であるＰチャネルトランジスタ５０８と
の両者のＯＮ抵抗の比によって中間ノード５１７の引き
下げレベルが決定される。中間ノード５１７のレベルが
第２の電源端子５０４の電圧レベルＶＨからＰチャネル
トランジスタ５０７のしきい値電圧Ｖｔ以上に下がらな
いと、Ｐチャネルトランジスタ５０７はＯＮ状態になら
ず、出力の反転動作に非常に時間を要する結果となる。
【００９３】従来の回路では、Ｐチャネルトランジスタ
５０８のソース―ゲート間電圧はＶＨであるのに対し
て、Ｎチャネルトランジスタ５０６のゲート―ソース間
電圧はＶＬであるために、第１の電源の電圧ＶＬが第２
の電源の電圧ＶＨよりも低くなれぱなるほと（電圧ＶＬ
が小さくなれぱなるほど）、Ｎチャネルトランジスタ５
０６のＯＮ抵抗は大きくなり、中間ノード５１７の電圧
レベルは下がり難くなる。ＭＯＳトランジスタの飽和電
流は（Ｖｇ―Ｖｔ）２にほぼ比例するため（本回路では
Ｖｇ＝ＶＬとなる）、電圧ＶＬがＮチャネルトランジス
タ５０６のしきい値電圧Ｖｔに近づくと、Ｎチャネルト
ランジスタ５０６の能力は急激に落ち、動作し難くな
る。中間ノード５１７を引き下げるには、Ｎチャネルト
ランジスタ５０６のトランジスタサイズを大きく取れば
よいが、電圧ＶＬがしきい値電圧Ｖｔ近傍の値になって
くると、非常に犬きなサイズにする必要が生じる。本実
施の形態によれぱ、中間ノード５２０は昇圧回路５５３
によって第１の電源電圧ＶＬ以上に持ち上げられるの
で、確実に動作する。
【００９４】尚、図示しないが、本実施の形態で説明し
た差動型レベルシフト回路は、図示しないが、上記第２
及び第３の実施の形態と同様に、１個又は複数個のポン
プ回路を付加しても良いのは勿論である。
【００９５】
【発明の効果】以上説明したように、請求項１ないし請
求項１４記載の発明のレベルシフト回路によれば、信号
入力端子に入力される信号がＬレベルからＨレベルに変
化する際、即ち、出力信号端子から出力する信号がＨレ
ベルからＬレベルに変化する際に、その信号入力端子に
入力される信号のレベルがより一層低い入力電圧レベル
であっても、インバータ回路又はクロスラッチ回路の入
力電圧を昇圧回路により昇圧して、そのスイッチングレ
ベル以上に高めることができるので、インバータ回路又
はクロスラッチ回路のＨレベルからＬレベルへの信号反
転動作を所期通り確実に且つ安定して行うことが可能で
ある効果を奏する。
【００９６】更に、上記請求項１ないし請求項１４記載
の発明のレベルシフト回路によれば、上記効果に加え
て、信号入力端子に入力される信号がＨレベルからＬレ
ベルに変化する際に、インバータ回路の入力電圧をより
低抵抗でグランド電源に接続して、レベルシフト部のイ
ンバータ回路の入力をより一層低い電圧レベルに引き下
げることができ、インバータ回路のＬレベルからＨレベ
ルへの信号反転動作を所期通り確実に且つ安定して行う
ことが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のレベルシフト回路
の構成を示す回路図である。
【図２】同実施の形態の動作を説明するタイミングチャ
ート図である。
【図３】本発明の第２の実施の形態のレベルシフト回路
の構成を示す回路図である。
【図４】本発明の第３の実施の形態のレベルシフト回路
の構成を示す回路図である。
【図５】本発明の第４の実施の形態のレベルシフト回路
の構成を示す回路図である。
【図６】同実施の形態の動作を説明するタイミングチャ
ート図である。
【図７】本発明の第５の実施の形態のレベルシフト回路
の構成を示す回路図である。
【図８】本発明の第６の実施の形態のレベルシフト回路
の構成を示す回路図である。
【図９】本発明の第７の実施の形態のレベルシフト回路
の構成を示す回路図である。
【図１０】従来のレベルシフト回路の構成を示す回路図
である。
【図１１】従来のレベルシフト回路の動作を説明するタ
イミングチャート図である。
【図１２】本発明の第８の実施の形態のレベルシフト回
路の構成を示す回路図である。
【符号の説明】
１０ レベルシフト部 ２０ 外部回路 １０１、５０１ 信号入力端子 １０２、５０２ 出力信号端子 １０３ インバータ回路 １０４ 第１のＮｃｈＭＯＳト
ランジスタ １０５ 第１のＰｃｈＭＯＳト
ランジスタ １０８、１０８’、１０８´´ 第１の昇圧回路 １０９ インバータ回路 １１２ 第１のダイオード機能
素子 １１３ 第１のコンデンサ機能
素子 １１４ 第２のＰｃｈＭＯＳト
ランジスタ １１５ ポンプ回路 １１６ 第２のＮｃｈＭＯＳト
ランジスタ １１７ 第２のコンデンサ機能
素子 １１８ 第２のダイオード機能
素子 １１９ 第３のＰｃｈＭＯＳト
ランジスタ １２０ 第３のＮｃｈＭＯＳト
ランジスタ １２１、１２１’、１２１´´ 第２の昇圧回路 １２２ 第３のダイオード機能
素子 １２３ 第３のコンデンサ機能
素子 １２４ 第４のＮｃｈＭＯＳト
ランジスタ １２５ ポンプ回路 １２６ 第４のＮｃｈＭＯＳト
ランジスタ １２７ 第４のダイオード機能
素子 １２８ 第４のコンデンサ機能
素子 １２９ 第５のＰｃｈＭＯＳト
ランジスタ ２０１、５０３ 第１電源端子 ２０２、５０４ 第２電源端子 ５５０ クロスラッチ回路 ５１２、５１４ コンデンサ機能素子 ５１３、５１５ ダイオード機能素子 ５５３ 昇圧回路（第１の昇圧
回路）
フロントページの続き (56)参考文献 特開 平８−97706（ＪＰ，Ａ) 特開 平７−321638（ＪＰ，Ａ) 特開 平９−326687（ＪＰ，Ａ) 特開 平４−232690（ＪＰ，Ａ) 特開 平７−194098（ＪＰ，Ａ) 特開 平８−181600（ＪＰ，Ａ) 特開 昭59−216329（ＪＰ，Ａ) 特開 平11−27137（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/0185 H03K 5/02

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  2. 【請求項２】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、一端が上記第１の電源に接続さ
    れた第１のダイオード機能素子と、一端に上記信号入力
    端子の信号と同相の信号が入力され、他端が上記第１の
    ダイオード機能素子に接続された第１のコンデンサ機能
    素子と、上記第１のダイオード機能素子と上記第１のコ
    ンデンサ機能素子との接続部と上記レベルシフト部のイ
    ンバータ回路の入力との間に介設され、ゲートに上記信
    号入力端子の逆相の信号が入力される第２のＰチャネル
    ＭＯＳトランジスタとを備え、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信 号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  3. 【請求項３】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、更に、発生した信号の電圧レベ
    ルを更に昇圧するポンプ回路を備え、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  4. 【請求項４】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、一端が上記第１の電源に接続さ
    れた第１のダイオード機能素子 と、一端に上記信号入力
    端子の信号と同相の信号が入力され、他端が上記第１の
    ダイオード機能素子に接続された第１のコンデンサ機能
    素子と、上記第１のダイオード機能素子と上記第１のコ
    ンデンサ機能素子との接続部と上記レベルシフト部のイ
    ンバータ回路の入力との間に介設され、ゲートに上記信
    号入力端子の逆相の信号が入力される第２のＰチャネル
    ＭＯＳトランジスタと、発生した信号の電圧レベルを更
    に昇圧するポンプ回路を備え、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  5. 【請求項５】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、更に、発生した信号の電圧レベ
    ルを更に昇圧するポンプ回路を有し、 上記ポンプ回路は、上記第２のＰチャネルＭＯＳトラン
    ジスタの出力とグランド電源との間に介設され、ゲート
    に上記信号入力端子の逆相の信号が入力される第２のＮ
    チャネルＭＯＳトランジスタと、一端が上記第１の電源
    に接続される第２のダイオード機能素子と、一端が上記
    第２のＰチャネルＭＯＳトランジスタの出力に接続さ
    れ、他端が上記第２のダイオード機能素子に接続される
    第２のコンデンサ機能素子と、上記第２のダイオード機
    能素子と上記第２のコンデンサ機能素子との接続部と上
    記レベルシフト部のインバータ回路の入力との間に介設
    され、ゲートに上記信号入力端子の逆相の信号が入力さ
    れる第３のＰチャネルＭＯＳトランジスタとを備え、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯ Ｓトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  6. 【請求項６】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、一端が上記第１の電源に接続さ
    れた第１のダイオード機能素子と、一端に上記信号入力
    端子の信号と同相の信号が入力され、他端が上記第１の
    ダイオード機能素子に接続された第１のコンデンサ機能
    素子と、上記第１のダイオード機能素子と上記第１のコ
    ンデンサ機能素子との接続部と上記レベルシフト部のイ
    ンバータ回路の入力との間に介設され、ゲートに上記信
    号入力端子の逆相の信号が入力される第２のＰチャネル
    ＭＯＳトランジスタと、発生した信号の電圧レベルを更
    に昇圧するポンプ回路を有し、 上記ポンプ回路は、上記第２のＰチャネルＭＯＳトラン
    ジスタの出力とグランド電源との間に介設され、ゲート
    に上記信号入力端子の逆相の信号が入力される第２のＮ
    チャネルＭＯＳトランジスタと、一端が上記第１の電源
    に接続される第２のダイオード機能素子と、一端が上記
    第２のＰチャネルＭＯＳトランジスタの出力に接続さ
    れ、他端が上記第２のダイオード機能素子に接続される
    第２のコンデンサ機能素子と、上記第２のダイオード機
    能素子と上記第２のコンデンサ機能素子との接続部と上
    記レベルシフト部のインバータ回路の入力との間に介設
    され、ゲートに上記信号入力端子の逆相の信号が入力さ
    れる第３のＰチャネルＭＯＳトランジスタとを備え、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  7. 【請求項７】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記イン バータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、更に、発生した信号の電圧レベ
    ルを更に昇圧するポンプ回路を備え、 上記ポンプ回路は、複数個備えられ、これ等複数個のポ
    ンプ回路が直列に接続されて、発生した信号の電圧レベ
    ルを複数回昇圧し、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  8. 【請求項８】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、一端が上記第１の電源に接続さ
    れた第１のダイオード機能素子と、一端に上記信号入力
    端子の信号と同相の信号が入力され、他端が上記第１の
    ダイオード機能素子に接続された第１のコンデンサ機能
    素子と、上記第１のダイオード機能素子と上記第１のコ
    ンデンサ機能素子との接続部と上記レベルシフト部のイ
    ンバータ回路の入力との間に介設され、ゲートに上記信
    号入力端子の逆相の信号が入力される第２のＰチャネル
    ＭＯＳトランジスタと、発生した信号の電圧レベルを更
    に昇圧するポンプ回路を備え、 上記ポンプ回路は、複数個備えられ、これ等複数個のポ
    ンプ回路が直列に接続されて、発生した信号の電圧レベ
    ルを複数回昇圧し、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の 電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  9. 【請求項９】 第１の電源の電圧レベルを持つ信号が入
    力される信号入力端子と、上記第１の電源の電圧レベル
    よりも高い電圧レベルを有する第２の電源に接続され且
    つ上記信号入力端子からの信号を反転するインバータ回
    路とを有し、上記信号入力端子に入力される信号の電圧
    レベルを上記第２の電源の電圧レベルにシフトするレベ
    ルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力される第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、更に、発生した信号の電圧レベ
    ルを更に昇圧するポンプ回路を備え、 上記ポンプ回路は、上記第２のＰチャネルＭＯＳトラン
    ジスタの出力とグランド電源との間に介設され、ゲート
    に上記信号入力端子の逆相の信号が入力される第２のＮ
    チャネルＭＯＳトランジスタと、一端が上記第１の電源
    に接続される第２のダイオード機能素子と、一端が上記
    第２のＰチャネルＭＯＳトランジスタの出力に接続さ
    れ、他端が上記第２のダイオード機能素子に接続される
    第２のコンデンサ機能素子と、上記第２のダイオード機
    能素子と上記第２のコンデンサ機能素子との接続部と上
    記レベルシフト部のインバータ回路の入力との間に介設
    され、ゲートに上記信号入力端子の逆相の信号が入力さ
    れる第３のＰチャネルＭＯＳトランジスタとを備え、 さらに、上記ポンプ回路は、複数個備えられ、これ等複
    数個のポンプ回路が直列に接続されて、発生した信号の
    電圧レベルを複数回昇圧し、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  10. 【請求項１０】 第１の電源の電圧レベルを持つ信号が
    入力される信号入力端子と、上記第１の電源の電圧レベ
    ルよりも高い電圧レベルを有する第２の電源に接続され
    且つ上記信号入力端子からの信号を反転するインバータ
    回路とを有し、上記信号入力端子に入力される信号の電
    圧レベルを上記第２の電源の電圧レベルにシフトするレ
    ベルシフト部と、 上記信号入力端子に入力される信号と上記第１の電源と
    により動作し、上記信号入力端子の信号がＬレベルから
    Ｈレベルに変化するタイミングで、上記第１の電源の電
    圧レベルよりも高い電圧レベルの信号を発生し、この信
    号を上記インバータ回路に出力する第１の昇圧回路とを
    備え、 上記レベルシフト部は、更に、一端がグランド電源に接
    続されると共に他端が上記インバータ回路の入力に接続
    され且つゲートに上記信号入力端子の信号と逆相の信号
    が入力さ れる第１のＮチャネルＭＯＳトランジスタと、
    上記インバータ回路の入力と上記第２の電源との間に介
    設され、ゲートが上記インバータ回路の出力に接続され
    た第１のＰチャネルＭＯＳトランジスタとを備え、 上記第１の昇圧回路は、一端が上記第１の電源に接続さ
    れた第１のダイオード機能素子と、一端に上記信号入力
    端子の信号と同相の信号が入力され、他端が上記第１の
    ダイオード機能素子に接続された第１のコンデンサ機能
    素子と、上記第１のダイオード機能素子と上記第１のコ
    ンデンサ機能素子との接続部と上記レベルシフト部のイ
    ンバータ回路の入力との間に介設され、ゲートに上記信
    号入力端子の逆相の信号が入力される第２のＰチャネル
    ＭＯＳトランジスタと、発生した信号の電圧レベルを更
    に昇圧するポンプ回路を有し、 上記ポンプ回路は、上記第２のＰチャネルＭＯＳトラン
    ジスタの出力とグランド電源との間に介設され、ゲート
    に上記信号入力端子の逆相の信号が入力される第２のＮ
    チャネルＭＯＳトランジスタと、一端が上記第１の電源
    に接続される第２のダイオード機能素子と、一端が上記
    第２のＰチャネルＭＯＳトランジスタの出力に接続さ
    れ、他端が上記第２のダイオード機能素子に接続される
    第２のコンデンサ機能素子と、上記第２のダイオード機
    能素子と上記第２のコンデンサ機能素子との接続部と上
    記レベルシフト部のインバータ回路の入力との間に介設
    され、ゲートに上記信号入力端子の逆相の信号が入力さ
    れる第３のＰチャネルＭＯＳトランジスタとを備え、 さらに、上記ポンプ回路は、複数個備えられ、これ等複
    数個のポンプ回路が直列に接続されて、発生した信号の
    電圧レベルを複数回昇圧し、 一端がグランド電源に接続され、ゲートが上記信号入力
    端子に接続された第３のＮチャネルＭＯＳトランジスタ
    を備え、 上記レベルシフト部の第１のＮチャネルＭＯＳトランジ
    スタは、そのゲートへの逆相信号の入力に代えて、その
    ゲートが上記第３のＮチャネルＭＯＳトランジスタの他
    端に接続され、 出力が上記第１のＮチャネルＭＯＳトランジスタのゲー
    トに接続された第２の昇圧回路とを備え、 上記第２の昇圧回路は、上記信号入力端子の信号と上記
    第１の電源により動作し、上記信号入力端子の信号がＨ
    レベルからＬレベルに変化するタイミングで、上記第１
    の電源の電圧レベルよりも高い電圧レベルの信号を発生
    し、この信号を上記第１のＮチャネルＭＯＳトランジス
    タのゲートに出力することを特徴とするレベルシフト回
    路。
  11. 【請求項１１】 上記第２の昇圧回路は、 一端が上記第１の電源に接続された第３のダイオード機
    能素子と、 一端に上記信号入力端子と逆相の信号が入力され、他端
    が上記第３のダイオード機能素子に接続された第３のコ
    ンデンサ機能素子と、 上記第３のダイオード機能素子と上記第３のコンデンサ
    機能素子との接続部と上記第１のＮチャネルＭＯＳトラ
    ンジスタのゲートとの間に介設され、ゲートに上記信号
    入力端子と同相の信号が入力される第４のＰチャネルＭ
    ＯＳトランジスタを備えたことを特徴とする請求項１、
    ２、３、４、５、６、７、８、９又は１０記載のレベル
    シフト回路。
  12. 【請求項１２】 上記第２の昇圧回路は、更に、 発生した信号の電圧レベルを更に昇圧するポンプ回路を
    有することを特徴とする請求項１、２、３、４、５、
    ６、７、８、９、１０又は１１記載のレベルシフト回
    路。
  13. 【請求項１３】 上記ポンプ回路は、 上記第４のＰチャネルＭＯＳトランジスタの出力とグラ
    ンド電源との間に介設され、ゲートに上記信号入力端子
    と同相の信号が入力される第４のＮチャネルＭＯＳトラ
    ンジスタと、 一端が上記第１の電源に接続された第４のダイオード機
    能素子と、 一端が上記第４のＰチャネルＭＯＳトランジスタの出力
    に接続され、他端が上記第４のダイオード機能素子に接
    続された第４のコンデンサ機能素子と、 上記第４のダイオード機能素子と上記第４のコンデンサ
    機能素子との接続部と上記レベルシフト部の第１のＮチ
    ャネルＭＯＳトランジスタのゲートとの間に介設され、
    ゲートに上記信号入力端子と同相の信号が入力される第
    ５のＰチャネルＭＯＳトランジスタとを備えたことを特
    徴とする請求項１２記載のレベルシフト回路。
  14. 【請求項１４】 上記ポンプ回路は、複数個備えられ、
    これ等複数個のポンプ回路が直列に接続されて、 発生した信号の電圧レベルを複数回昇圧することを特徴
    とする請求項１２又は１３記載のレベルシフト回路。
JP07266898A 1998-03-20 1998-03-20 レベルシフト回路 Expired - Fee Related JP3481121B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP07266898A JP3481121B2 (ja) 1998-03-20 1998-03-20 レベルシフト回路
US09/273,010 US6255888B1 (en) 1998-03-20 1999-03-19 Level shift circuit
US09/738,712 US6359493B2 (en) 1998-03-20 2000-12-15 Level shift circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07266898A JP3481121B2 (ja) 1998-03-20 1998-03-20 レベルシフト回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003300550A Division JP2004007831A (ja) 2003-08-25 2003-08-25 レベルシフト回路

Publications (2)

Publication Number Publication Date
JPH11274912A JPH11274912A (ja) 1999-10-08
JP3481121B2 true JP3481121B2 (ja) 2003-12-22

Family

ID=13495984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07266898A Expired - Fee Related JP3481121B2 (ja) 1998-03-20 1998-03-20 レベルシフト回路

Country Status (2)

Country Link
US (2) US6255888B1 (ja)
JP (1) JP3481121B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583108B1 (ko) * 1999-11-22 2006-05-24 주식회사 하이닉스반도체 레벨 시프터 회로
JP3987262B2 (ja) * 2000-03-01 2007-10-03 富士通株式会社 レベルコンバータ回路
JP2001356741A (ja) * 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
JP2002197881A (ja) * 2000-12-27 2002-07-12 Toshiba Corp レベルシフタ及びレベルシフタを備えた半導体記憶装置
US6504413B1 (en) * 2001-03-21 2003-01-07 Cypress Semiconductor Corp. Buffer improvement
US6545521B2 (en) * 2001-06-29 2003-04-08 International Business Machines Corporation Low skew, power sequence independent CMOS receiver device
KR100762841B1 (ko) * 2001-09-13 2007-10-08 매그나칩 반도체 유한회사 저전압구동레벨쉬프터
JP3916931B2 (ja) * 2001-11-19 2007-05-23 富士通株式会社 電圧発生回路、レベルシフト回路及び半導体装置
US6677798B2 (en) * 2002-02-07 2004-01-13 Faraday Technology Corp. High speed voltage level shifter
CN1258878C (zh) * 2002-02-26 2006-06-07 三菱电机株式会社 振幅变换电路
US6980194B2 (en) * 2002-03-11 2005-12-27 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude
US20030169224A1 (en) * 2002-03-11 2003-09-11 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit
JP4020680B2 (ja) * 2002-04-12 2007-12-12 株式会社ルネサステクノロジ 半導体集積回路
JP2004048377A (ja) * 2002-07-11 2004-02-12 Renesas Technology Corp レベルシフタ回路
US6995598B2 (en) * 2003-02-13 2006-02-07 Texas Instruments Incorporated Level shifter circuit including a set/reset circuit
US6833747B2 (en) * 2003-03-25 2004-12-21 Anthony Correale, Jr. Level translator circuit for use between circuits having distinct power supplies
FR2856855A1 (fr) * 2003-06-27 2004-12-31 St Microelectronics Sa Dispositif de commande d'un commutateur commande en tension
TW200525867A (en) * 2004-01-21 2005-08-01 Renesas Tech Corp Voltage clamp circuit, switching power supply apparatus, semiconductor IC device, and voltage level converting circuit
TW200525869A (en) 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US7002373B2 (en) * 2004-04-08 2006-02-21 Winbond Electronics Corporation TFT LCD gate driver circuit with two-transistion output level shifter
US7791397B2 (en) * 2004-07-28 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. High speed digital level shifter
KR100724559B1 (ko) 2004-12-15 2007-06-04 삼성전자주식회사 레벨 쉬프터
US7230454B2 (en) * 2005-02-18 2007-06-12 Cirrus Logic, Inc. Serial audio output driver circuits and methods
KR100629520B1 (ko) * 2005-02-22 2006-09-28 삼성전자주식회사 초저전력 전압 변환 회로
US7834661B2 (en) * 2005-02-22 2010-11-16 Samsung Electronics Co., Ltd. Ultra-low-power level shifter, voltage transform circuit and RFID tag including the same
US7212060B1 (en) 2005-08-23 2007-05-01 Xilinx, Inc. Ground bounce protection circuit for a test mode pin
US7288981B2 (en) * 2006-01-12 2007-10-30 International Business Machines Corporation Voltage translator circuits using capacitive techniques
KR101223917B1 (ko) * 2006-04-17 2013-01-18 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 신호 레벨 번역기 형성 방법 및 그것을 위한 구조
KR101281926B1 (ko) * 2006-06-29 2013-07-03 엘지디스플레이 주식회사 액정표시장치
KR100800482B1 (ko) * 2006-08-25 2008-02-04 삼성전자주식회사 부스팅 회로를 구비하는 레벨 쉬프터
US20080088353A1 (en) * 2006-10-13 2008-04-17 Chun-Hung Kuo Level shifter circuit with capacitive coupling
US8223137B2 (en) * 2006-12-14 2012-07-17 Lg Display Co., Ltd. Liquid crystal display device and method for driving the same
US7737755B2 (en) * 2007-06-21 2010-06-15 Infineon Technologies Ag Level shifting
KR101155853B1 (ko) * 2010-04-30 2012-06-20 주식회사엘디티 고 전압의 레벨 시프팅을 구현하는 레벨 시프터
US9270276B1 (en) 2014-07-30 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifting apparatus and method of using the same
JP6565162B2 (ja) * 2014-10-28 2019-08-28 セイコーエプソン株式会社 回路装置及び電子機器
JP7184480B2 (ja) * 2018-07-19 2022-12-06 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51122721A (en) * 1975-04-21 1976-10-27 Hitachi Ltd Boosting circuit
US4080539A (en) * 1976-11-10 1978-03-21 Rca Corporation Level shift circuit
US4656373A (en) * 1984-11-26 1987-04-07 Rca Corporation High-speed voltage level shift circuit
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
FR2690748A1 (fr) * 1992-04-30 1993-11-05 Sgs Thomson Microelectronics Circuit de détection de seuil de tension à très faible consommation.
JP3540401B2 (ja) 1994-12-27 2004-07-07 松下電器産業株式会社 レベルシフト回路
KR0172373B1 (ko) * 1995-09-14 1999-03-30 김광호 반도체 메모리 장치의 데이타 출력버퍼
KR0172850B1 (ko) * 1995-11-23 1999-03-30 문정환 고효율 전하 펌프회로
US5894230A (en) * 1997-02-20 1999-04-13 International Business Machines Corporation Modified keeper half-latch receiver circuit
DE19814675A1 (de) * 1997-04-03 1998-10-08 Fuji Electric Co Ltd Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung

Also Published As

Publication number Publication date
US6255888B1 (en) 2001-07-03
US20010000425A1 (en) 2001-04-26
JPH11274912A (ja) 1999-10-08
US6359493B2 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
JP3481121B2 (ja) レベルシフト回路
KR100405814B1 (ko) 출력회로
KR950004745B1 (ko) 반도체 디지탈 회로
CN111917408B (zh) 高压电平转换电路及高压电平转换***
US6850090B2 (en) Level shifter
US6917239B2 (en) Level shift circuit and semiconductor device
US7034571B2 (en) Level converting circuit efficiently increasing an amplitude of a small-amplitude signal
JP3657243B2 (ja) レベルシフタ、半導体集積回路及び情報処理システム
EP0810732B1 (en) Differential signal generating circuit having current spike suppressing circuit
US6980034B2 (en) Adaptive, self-calibrating, low noise output driver
JP5389762B2 (ja) レベルシフト回路
US11894843B2 (en) Level shift circuit
JP3652793B2 (ja) 半導体装置の電圧変換回路
GB2248988A (en) Interface circuits
JPH06204850A (ja) レベルシフタ回路
US8736311B2 (en) Semiconductor integrated circuit
JPH10209852A (ja) レベルシフター
US20090015313A1 (en) Level Shift Circuit and Semiconductor Integrated Circuit Including the Same
JP2004007831A (ja) レベルシフト回路
JPH08181600A (ja) レベルシフト回路
KR100324320B1 (ko) 레벨시프트 회로
US11626864B1 (en) Level shift circuit
JPH024010A (ja) 出力回路
JPH05110419A (ja) Ｃｍｏｓインバータ回路
JPH1127137A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030924

LAPS Cancellation because of no payment of annual fees