JP3916931B2 - 電圧発生回路、レベルシフト回路及び半導体装置 - Google Patents
電圧発生回路、レベルシフト回路及び半導体装置 Download PDFInfo
- Publication number
- JP3916931B2 JP3916931B2 JP2001353576A JP2001353576A JP3916931B2 JP 3916931 B2 JP3916931 B2 JP 3916931B2 JP 2001353576 A JP2001353576 A JP 2001353576A JP 2001353576 A JP2001353576 A JP 2001353576A JP 3916931 B2 JP3916931 B2 JP 3916931B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel mos
- side power
- level
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、異なる電源電圧間で信号を伝達するレベルシフト回路に関するものである。
【0002】
近年、半導体集積回路装置の多機能化にともない、電源電圧の低電圧化あるいは複数電源化が進んでいる。このような半導体集積回路装置において、異なる電源電圧で動作する回路間にインターフェース回路としてレベルシフト回路が使用される。そして、低電源電圧でも安定して動作するレベルシフト回路が必要となっている。
【0003】
【従来の技術】
図6は、レベルシフト回路の従来例を示す。入力信号INが入力されるインバータ回路1には高電位側電源として例えば1Vの電源VD2が供給され、低電位側電源としてグランドGND電位が供給される。
【0004】
前記インバータ回路1の出力端子は、NチャネルMOSトランジスタTr1のゲートに入力され、そのトランジスタTr1のドレインはPチャネルMOSトランジスタTr2のドレインに接続され、ソースはグランドGNDに接続される。そして、トランジスタTr1,Tr2のドレインから出力信号OUTが出力される。
【0005】
前記入力信号INは、NチャネルMOSトランジスタTr3のゲートに入力され、そのトランジスタTr3のドレインはPチャネルMOSトランジスタTr4のドレインに接続され、ソースはグランドGNDに接続される。
【0006】
前記トランジスタTr2,Tr4のソースには、例えば3Vの電源VD1が供給され、トランジスタTr2のゲートがトランジスタTr4のドレインに接続されるとともに、トランジスタTr4のゲートがトランジスタTr2のドレインに接続されている。
【0007】
このようなレベルシフト回路では、入力信号INがHレベル、すなわち約1Vとなると、インバータ回路1の出力信号はLレベルとなってほぼグランドGNDレベルとなり、トランジスタTr1はオフされて、トランジスタTr4がオフされる。また、トランジスタTr3はオンされて、トランジスタTr2がオンされる。
【0008】
この結果、出力信号OUTはHレベル、すなわちほぼ電源VD1レベルとなる。
入力信号INがLレベル、すなわちほぼグランドGNDレベルとなると、インバータ回路1の出力信号はHレベルとなってほぼ電源VD2レベルとなり、トランジスタTr1がオンされて、トランジスタTr4がオンされる。また、トランジスタTr3がオフされて、トランジスタTr2がオフされる。
【0009】
この結果、出力信号OUTはLレベル、すなわちグランドGNDレベルとなる。
従って、電源VD2とグランドGNDレベルとの間で変化する入力信号INに基づいて、電源VD1とグランドGNDとの間で変化する出力信号OUTが出力され、このような回路は、電源VD1で動作する回路と、電源VD2で動作する回路との間に介在されるインターフェース回路として使用される。
【0010】
【発明が解決しようとする課題】
上記のようなレベルシフト回路では、トランジスタTr1がオフされるとき、トランジスタTr2はオンされて、トランジスタTr1のドレイン・ソース間電圧は約3Vとなる。
【0011】
同様に、トランジスタTr3がオフされるとき、トランジスタTr4はオンされて、トランジスタTr3のドレイン・ソース間電圧は約3Vとなる。
従って、トランジスタTr1,Tr3は、3Vのドレイン・ソース間電圧に耐え得る高耐圧トランジスタで構成され、これに対しインバータ回路1を構成するトランジスタは約1Vの耐圧を備えた低耐圧トランジスタで構成される。
【0012】
ところが、図7に示すように、上記のような高耐圧トランジスタは低耐圧トランジスタに比べて、より高いゲート・ソース間電圧でオン動作が開始される。
従って、電源VD2が低電圧化されると、入力信号INがHレベルとなっても、トランジスタTr3を十分にオンさせ得ない場合、あるいはインバータ回路1のHレベルの出力信号でトランジスタTr1を十分にオンさせ得ない場合が生じ、このような場合には出力信号OUTを確実に反転させることができなくなる。
【0013】
一方、トランジスタTr1,Tr3を低耐圧トランジスタで構成すれば、入力信号IN及びインバータ回路1の出力信号に基づいて、トランジスタTr1,Tr3を確実にオン・オフさせることができる。
【0014】
ところが、トランジスタTr1,Tr3がオフされるとき、そのドレイン・ソース間には電源VD1とグランドGNDとの電位差が印加されるため、その電位差がトランジスタTr1,Tr3の耐圧を越えると、トランジスタTr1,Tr3が破壊されるおそれがある。
【0015】
この発明の目的は、入力側の高電位側電源電圧が低電圧化されても、出力側の高耐圧素子を確実に駆動可能として、安定して動作するレベルシフト回路及びそのレベルシフト回路を構成する電圧発生回路を提供することにある。
【0016】
【課題を解決するための手段】
図1に示す電圧発生回路は、高電位側電源と低電位側電源との間に接続され、前記高電位側電源と前記低電位側電源との間の少なくとも一つの中間電圧を生成する電圧発生回路であり、前記高電位側電源と前記低電位側電源との間に直列に接続され、前記高電位側電源と前記低電位側電源との電位差を分圧して前記中間電圧を生成する複数のPチャネルMOSトランジスタを備え、前記複数のPチャネルMOSトランジスタは、ゲート端子に供給されるゲート電圧に応答して前記中間電圧を変化させる第1のPチャネルMOSトランジスタと、ゲート端子がドレイン端子に接続される第2のPチャネルMOSトランジスタとを含み、前記中間電圧は前記複数のPチャネルMOSトランジスタの接続ノードに生成される。
【0017】
また、図1に示すレベルシフト回路は、入力信号が入力される入力段インバータ回路と、前記入力段インバータ回路に供給される第二の高電位側電源電圧とは異なる第一の高電位側電源電圧で動作する出力段インバータ回路と、前記入力段インバータ回路と前記出力段インバータ回路との間に介在されて、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備える。前記レベルシフト部は、前記入力段インバータ回路の出力信号に基づいて、前記第一の高電位側電源電圧を分圧した中間電圧を出力する電圧発生回路と、前記電圧発生回路の中間電圧を電源として動作して、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成される。
【0018】
【発明の実施の形態】
(第一の実施の形態)
図1は、この発明を具体化したレベルシフト回路の第一の実施の形態を示す。入力信号INは、インバータ回路2を構成するPチャネルMOSトランジスタTr5及びNチャネルMOSトランジスタTr6のゲートに入力される。前記トランジスタTr5のソースには、第二の高電位側電源として例えば1.5Vの電源VD2が供給され、トランジスタTr6のソースはグランドGNDに接続される。
【0019】
前記トランジスタTr5,Tr6は、耐圧約1.5Vの低耐圧トランジスタで構成され、トランジスタTr5のバックゲートには前記電源VD2が供給され、トランジスタTr6のバックゲートにはグランドGNDが供給される。
【0020】
このように構成されたインバータ回路2では、入力信号INがHレベルとなると、LレベルすなわちほぼグランドGNDレベルの出力信号Vaを出力し、入力信号INがLレベルとなると、Hレベルすなわちほぼ電源VD2レベルの出力信号Vaを出力する。
【0021】
前記インバータ回路2の出力信号VaはPチャネルMOSトランジスタTr7のゲートに入力され、そのトランジスタTr7のドレインはグランドGNDに接続される。
【0022】
前記トランジスタTr7のソースは、PチャネルMOSトランジスタTr8のドレイン及びゲートに接続され、そのトランジスタTr8のソースには第一の高電位側電源である例えば3Vの電源VD1が供給される。
【0023】
前記トランジスタTr8のバックゲートには電源VD1が供給され、前記トランジスタTr7のバックゲートは同トランジスタTr7のソースに接続される。そして、前記トランジスタTr7,Tr8は耐圧約3Vの高耐圧トランジスタで構成される。
【0024】
前記トランジスタTr7,Tr8は、インバータ回路2の出力信号Vaに基づいて、トランジスタTr7のソースから所定の出力電圧Vbを出力する電圧発生回路3aとして動作する。
【0025】
すなわち、前記インバータ回路2の出力信号VaがLレベルとなると、トランジスタTr7のゲート及びドレインがほぼ同電位となり、トランジスタTr7がオンされる。
【0026】
すると、トランジスタTr7,Tr8は同条件でオンされる状態となり、電圧発生回路3aの出力電圧Vbは第一の高電位側電源VD1の電圧を2等分した分圧電圧、すなわち第二の高電位側電源VD2とほぼ等しい1.5Vを出力する。
【0027】
また、インバータ回路2の出力信号VaがHレベルとなると、トランジスタTr7のゲート・ドレイン間電圧がほぼ1.5Vとなるため、トランジスタTr8に対しトランジスタTr7のオン抵抗が増大する。
【0028】
すなわち、図3に示すように、高電位側電源VDがソースに供給され、低電位側電源としてグランドGNDがドレインに供給されたPチャネルMOSトランジスタTrpは、図4に示すように、ゲート電圧Vgが高電位側電源VDに近づくにつれて、ソース・ドレイン間のオン抵抗が増大する。
【0029】
従って、インバータ回路2の出力信号VaがHレベルとなると、トランジスタTr8のオン抵抗に対し、トランジスタTr7のオン抵抗が増大して、電圧発生回路3aの出力電圧Vbは高電位側電源VD1と低電位側電源VD2のほぼ中間レベルとなるように設定されている。
【0030】
前記入力信号INは、レベルシフト用のインバータ回路4aに入力される。前記インバータ回路4aは、PチャネルMOSトランジスタTr9とNチャネルMOSトランジスタTr10とで構成され、前記トランジスタTr9のソースに前記電圧発生回路3aの出力電圧Vbが高電位側電源として供給される。
【0031】
トランジスタTr10のソースはグランドGNDに接続され、トランジスタTr9,Tr10のゲートに前記入力信号INが入力される。また、トランジスタTr9のバックゲートには第一の高電位側電源VD1が供給され、トランジスタTr10のバックゲートにはグランドGND電位が供給される。前記トランジスタTr9,Tr10は、高耐圧トランジスタで構成される。
【0032】
このように構成されたインバータ回路4aでは、入力信号INがHレベルとなると、出力信号VcはLレベル、すなわちグランドGNDレベルとなり、入力信号INがLレベルとなると、出力信号VcはHレベル、すなわち電圧発生回路3aの出力電圧Vbレベルとなる。
【0033】
前記インバータ回路4aの出力信号Vcは、出力段のインバータ回路4bに入力される。前記インバータ回路4bは、PチャネルMOSトランジスタTr11とNチャネルMOSトランジスタTr12とで構成され、前記トランジスタTr11のソースに第一の高電位側電源VD1が供給される。
【0034】
トランジスタTr12のソースはグランドGNDに接続され、トランジスタTr11,Tr12のゲートに前記インバータ回路4aの出力信号Vcが入力される。また、トランジスタTr11のバックゲートには第一の高電位側電源VD1が供給され、トランジスタTr12のバックゲートにはグランドGND電位が供給される。前記トランジスタTr11,Tr12は、高耐圧トランジスタで構成される。
【0035】
このように構成されたインバータ回路4bでは、入力信号VcがHレベルとなると、出力信号OUTはLレベル、すなわちグランドGNDレベルとなり、入力信号VcがHレベルとなると、出力信号OUTはHレベル、すなわち第一の高電位側電源VD1レベルとなる。
【0036】
前記インバータ回路4a,4bは、高電位側電源電圧の1/2の電圧レベルをしきい値として出力信号を反転させるように設定されている。
次に、上記のように構成されたレベルシフト回路の動作を図2に従って説明する。
【0037】
入力信号INがHレベルとなると、インバータ回路2の出力信号VaはLレベル、すなわちグランドGNDレベルとなる。すると、電圧発生回路3aの出力電圧Vbは、第一の高電位側電源VD1の1/2の電圧レベル、すなわちほぼ第二の高電位側電源VD2レベルとなる。
【0038】
また、Hレベルの入力信号INに基づいて、インバータ回路4aの出力信号VcはLレベル、すなわちグランドGNDレベルとなり、その出力信号Vcに基づいてインバータ回路4bの出力信号OUTはHレベル、すなわち第一の高電位側電源VD1レベルとなる。
【0039】
入力信号INがLレベルとなると、インバータ回路2の出力信号VaはHレベル、すなわち第二の高電位側電源VD2レベルとなる。すると、電圧発生回路3aの出力電圧Vbは、第一の高電位側電源VD1と第二の高電位側電源VD2の中間レベルとなる。
【0040】
また、Lレベルの入力信号INに基づいて、インバータ回路4aの出力信号Vcは電圧発生回路3aの出力電圧Vbレベルとなり、その出力信号Vcに基づいてインバータ回路4bの出力信号OUTはLレベル、すなわちグランドGNDレベルとなる。
【0041】
上記のように構成されたレベルシフト回路では、次に示す作用効果を得ることができる。
(1)第二の高電位側電源VD2とグランドGNDとの間で反転する入力信号INを、第一の高電位側電源VD1とグランドGNDとの間で反転する出力信号OUTにレベルシフトして出力することができる。
(2)第一の高電位側電源VD1が供給されるトランジスタTr8〜Tr12は高耐圧トランジスタで構成されるので、第一の高電位側電源VD1の印加による破壊を防止することができる。
(3)インバータ回路2の出力信号Vaの反転により、電圧発生回路3aの出力電圧Vbを、第一の高電位側電源VD1の1/2の電圧レベル、すなわち第二の高電位側電源VD2の電圧レベルと、第一の高電位側電源VD1と第二の高電位側電源VD2の中間レベルとのいずれかに切換えて出力することができる。
(4)入力信号INがHレベル、すなわち第二の高電位側電源VD2レベルとなるとき、インバータ回路4aには、第一の高電位側電源VD1の1/2の電圧レベルとなる電圧発生回路3aの出力電圧Vbが高電位側電源として供給される。従って、インバータ回路4aは入力信号INを確実にHレベルと判定して、LレベルすなわちグランドGNDレベルの出力信号Vcを出力することができる。
(5)入力信号INがLレベル、すなわちグランドGNDレベルとなったとき、インバータ回路4aの出力信号VcはHレベル、すなわち電圧発生回路3aの出力電圧Vbレベルとなる。このとき、電圧発生回路3aの出力電圧Vbは第一の高電位側電源VD1と第二の高電位側電源VD2との中間レベルであるので、インバータ回路4bはインバータ回路4aのHレベルの出力信号Vcを確実にHレベルと判定して、LレベルすなわちグランドGNDレベルの出力信号OUTを出力することができる。従って、入力信号INと電圧発生回路3aの出力電圧Vbに基づいて、インバータ回路4a,4bを確実に動作させて、入力信号INをレベルシフトした出力信号OUTを出力することができる。
(第二の実施の形態)
図5は、第二の実施の形態を示す。インバータ回路5a,5bには1Vの第二の高電位側電源VD2が供給されるとともに、低電位側電源としてグランドGNDが供給される。そして、インバータ回路5a,5bは、第二の高電位側電源VD2とグランドGNDレベルの中間電位をしきい値として出力信号を反転させる。
【0042】
入力信号INは、インバータ回路5aに入力され、インバータ回路5aの出力信号Vdがインバータ回路5bに入力される。従って、入力信号INがHレベルとなると、インバータ回路5aの出力信号VdはLレベル、すなわちグランドGNDレベルとなり、インバータ回路5bの出力信号VeはHレベル、すなわち電源VD2レベルとなる。
【0043】
また、入力信号INがLレベルとなると、インバータ回路5aの出力信号VdはHレベル、すなわち電源VD2レベルとなり、インバータ回路5bの出力信号VeはLレベル、すなわちグランドGNDレベルとなる。
【0044】
前記インバータ回路5a,5bを構成するトランジスタは、耐圧1Vの低耐圧トランジスタで構成される。
電圧発生回路3bは、耐圧3Vの高耐圧トランジスタで構成されるPチャネルMOSトランジスタTr13〜Tr15が第一の高電位側電源VD1とグランドGNDとの間で直列に接続され、トランジスタTr13,Tr14のゲートは各ドレインに接続され、トランジスタTr15のゲートには前記インバータ回路5bの出力信号Veが入力される。
【0045】
また、各トランジスタTr13〜Tr15のバックゲートには、それぞれそのソース電位が供給される。そして、トランジスタTr14のソースから第一の出力電圧Vref1が出力され、トランジスタTr15のソースから第二の出力電圧Vref2が出力される。
【0046】
このような電圧発生回路3bは、インバータ回路5bの出力信号VeがLレベルとなると、トランジスタTr13〜Tr15は同条件でオンされる状態となり、第一及び第二の出力電圧Vref1,Vref2は、第一の高電位側電源VD1の電圧を3等分した分圧電圧となる。従って、第一の出力電圧Vref1は2V、第二の出力電圧Vref2は1Vとなる。
【0047】
また、インバータ回路5bの出力信号VeがHレベルとなると、トランジスタTr15のオン抵抗が増大する。このとき、第二の出力電圧Vref2は1.6Vとなるように設定され、第一の出力電圧Vref1は第一の高電位側電源VD1と1.6Vとの中間レベルである2.3Vとなる。
【0048】
直列に接続されたインバータ回路6a〜6eは、耐圧3Vの高耐圧用トランジスタで構成され、インバータ回路6a〜6dはレベルシフト用として動作し、インバータ回路6eは出力段インバータ回路として動作する。
【0049】
インバータ回路6aには、高電位側電源として前記電圧発生回路3bの第二の出力電圧Vref2が入力され、低電位側電源としてグランドGNDが供給され、前記インバータ回路5aの出力信号Vdが入力される。
【0050】
従って、入力信号INがHレベルとなると、インバータ回路6aの入力信号VdはLレベルとなり、電圧発生回路3bの第二の出力電圧Vref2は1.6Vとなる。すると、インバータ回路6aはHレベル、すなわち1.6Vの出力信号Vfをインバータ回路6bに出力する。
【0051】
また、入力信号INがLレベルとなると、インバータ回路6aの入力信号VdはHレベルとなり、電圧発生回路3bの第二の出力電圧Vref2は1Vとなる。すると、インバータ回路6aは入力信号Vdを確実にHレベルと判定して、Lレベル、すなわちグランドGNDレベルの出力信号Vfをインバータ回路6bに出力する。
【0052】
前記インバータ回路6b,6cには、高電位側電源として電圧発生回路3bの第一の出力電圧Vref1が供給され、低電位側電源としてグランドGNDが供給される。
【0053】
そして、インバータ回路6bの入力信号VfがHレベル、すなわち1.6Vとなったとき、高電位側電源として入力される第一の出力電圧Vref1は2.3Vとなるため、インバータ回路6bは1.6Vの入力信号Vfを確実にHレベルと判定して、LレベルすなわちグランドGNDレベルの出力信号Vgをインバータ回路6cに出力する。
【0054】
また、インバータ回路6bの入力信号VfがLレベルとなるとき、高電位側電源として入力される第一の出力電圧Vref1は2Vとなるため、インバータ回路6bはHレベル、すなわち2Vの出力信号Vgをインバータ回路6cに出力する。
【0055】
インバータ回路6cは、入力信号VgがHレベルとなると、高電位側電源として入力される第一の出力電圧Vref1は2Vとなるため、入力信号Vgを確実にHレベルと判定して、LレベルすなわちグランドGNDレベルの出力信号Vhをインバータ回路6dに出力する。
【0056】
また、入力信号VgがLレベルとなると、高電位側電源として入力される第一の出力電圧Vref1は2.3Vとなるため、Hレベルすなわち2.3Vの出力信号Vhをインバータ回路6dに出力する。
【0057】
インバータ回路6d,6eには、高電位側電源として第一の高電位側電源VD1が供給され、低電位側電源としてグランドGNDが供給される。
インバータ回路6dの入力信号VhがHレベル、すなわち2.3Vとなると、その入力信号Vhは第一の高電位側電源VD1とグランドGNDとの中間レベルより高電位であるので、インバータ回路6dは入力信号Vhを確実にHレベルと判定して、LレベルすなわちグランドGNDレベルの出力信号Viをインバータ回路6eに出力する。
【0058】
また、入力信号VhがLレベル、すなわちグランドGNDレベルとなると、インバータ回路6dはHレベル、すなわち第一の高電位側電源VD1レベルの出力信号Viをインバータ回路6eに出力する。
【0059】
インバータ回路6eは、入力信号Viを反転させて、出力信号OUTとして出力する。
このような動作により、入力信号INは6段のインバータ回路5a,6a〜6eを介して出力信号OUTとして出力されるため、入力信号INと出力信号OUTは同相の信号となる。
【0060】
上記のように構成されたレベルシフト回路では、次に示す作用効果を得ることができる。
(1)第二の高電位側電源VD2とグランドGNDとの間で反転する入力信号INを、第一の高電位側電源VD1とグランドGNDとの間で反転する出力信号OUTにレベルシフトして出力することができる。
(2)第一の高電位側電源VD1が供給されるトランジスタTr13〜Tr15及びインバータ回路6a〜6eは高耐圧トランジスタで構成されるので、第一の高電位側電源VD1の印加による破壊を防止することができる。
(3)インバータ回路5bの出力信号Veの反転により、電圧発生回路3bの第一及び第二の出力電圧Vref1,Vref2を、第一の高電位側電源VD1とグランドGNDとの電位差を3等分した電圧レベルと、それより高電位側にシフトした電圧レベルとのいずれかに切換えて出力することができる。
(4)入力信号INがLレベルとなって、インバータ回路5aの出力信号VdがHレベル、すなわち第二の高電位側電源VD2レベルである1Vとなるとき、インバータ回路6aには、電圧発生回路3bから第一の高電位側電源VD1の1/3の電圧レベル、すなわち1Vの出力電圧Vref2が高電位側電源として供給される。従って、インバータ回路6aは入力信号Vdを確実にHレベルと判定して、Lレベル、すなわちグランドGNDレベルの出力信号Vfを出力することができる。
(5)入力信号INがHレベルとなって、インバータ回路5aの出力信号VdがグランドGNDレベルとなったとき、インバータ回路6aには電圧発生回路3bから1.6Vの第二の出力電圧Vref2が高電位側電源として入力され、インバータ回路6bには2.3Vの第一の出力電圧Vref1が高電位側電源として入力される。すると、インバータ回路6aから出力されるHレベルの出力信号Vfは、1,6Vとなり第一の出力信号Vref1の中間レベルより高電位となるので、インバータ回路6bでは入力信号Vfを確実にHレベルと判定して、Lレベルの出力信号Vgを出力することができる。
(6)インバータ回路6bがLレベルの出力信号Vgを出力するとき、インバータ回路6cの出力信号VhはHレベル、すなわち2.3Vとなる。すると、インバータ回路6dでは、入力信号Vhは第一の高電位側電源VD1の中間レベルより高電位であるので、入力信号Vhを確実にHレベルと判定して、Lレベルの出力信号Viを出力することができる。
(7)電圧発生回路3bで第一の高電位側電源VD1を分圧して、インバータ回路6a〜6eを3段階の電源で駆動することができる。従って、前記第一の実施の形態に比して、第一の高電位側電源VD1と、第二の高電位側電源VD2との電位差が大きくなっても、すなわち第二の高電位側電源VD2が低電圧化されても、高耐圧トランジスタで構成されるインバータ回路6a〜6dを確実に動作させることができる。
(8)入力段インバータ回路の出力信号は、電圧発生回路及びレベルシフト用インバータ回路を構成するトランジスタのゲートにのみ入力される。従って、電圧発生回路及びレベルシフト用インバータ回路の動作に基づいて、低耐圧トランジスタで構成される入力段インバータ回路が破壊されることはない。
【0061】
上記実施の形態は、次に示すように変更することもできる。
・電圧発生回路は、さらに多数のPチャネルMOSトランジスタを直列に接続して、さらに多種類の出力電圧を生成するようにしてもよい。
・電圧発生回路は、PチャネルMOSトランジスタに代えて、NチャネルMOSトランジスタで構成してもよい。この場合には、最も高電位側のトランジスタのゲート電圧を制御し、他のトランジスタのゲートをドレインに接続する。
・前記電圧生成回路を構成するトランジスタのうち、ゲートをドレインに接続したトランジスタを固定抵抗に置換してもよい。
(付記1)高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたMOSトランジスタで構成して、該MOSトランジスタのオン抵抗を制御することにより前記出力電圧レベルを昇降可能としたことを特徴とする電圧発生回路。
(付記2)高電位側電源と低電位側電源との間に複数のMOSトランジスタを直列に接続し、前記MOSトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、少なくとも一つのMOSトランジスタのゲート電圧を制御することにより、前記出力電圧レベルを昇降可能としたことを特徴とする電圧発生回路。
(付記3)前記MOSトランジスタは、PチャネルMOSトランジスタで構成し、低電位側に接続されたPチャネルMOSトランジスタのゲート電圧の制御に基づいてオン抵抗を制御することを特徴とする付記2記載の電圧発生回路。
(付記4)高電位側電源と低電位側電源との間に3つのPチャネルMOSトランジスタを直列に接続し、最も低電位側に接続されたPチャネルMOSトランジスタのゲート電圧を制御するとともに、低電位側に接続された2つのPチャネルMOSトランジスタのソースから出力電圧を出力することを特徴とする付記2記載の電圧発生回路。
(付記5)前記分圧素子は、固定抵抗素子で形成したことを特徴とする付記1記載の電圧発生回路。
(付記6)入力信号が入力される入力段インバータ回路と、出力段インバータ回路と、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備えたレベルシフト回路であって、前記レベルシフト部は、前記入力段インバータ回路の出力信号に基づいて、前記第一の高電位側電源電圧を分圧した出力電圧を出力する電圧発生回路と、前記電圧発生回路の出力電圧を電源として動作して、前記入力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成したことを特徴とするレベルシフト回路。
(付記7)前記電圧発生回路は、第一の高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、第一の高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたMOSトランジスタで構成して、該MOSトランジスタのオン抵抗を制御することにより前記出力電圧レベルを昇降可能としたことを特徴とする付記6記載のレベルシフト回路。
(付記8)前記電圧発生回路は、第一の高電位側電源と低電位側電源との間に複数のMOSトランジスタを直列に接続し、前記MOSトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記第一の高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、少なくとも一つのMOSトランジスタのゲート電圧を制御することにより、前記出力電圧レベルを昇降可能としたことを特徴とする付記6記載のレベルシフト回路。
(付記9)前記ゲート電圧と、前記レベルシフト用インバータ回路に入力される電圧とを逆相としたことを特徴とする付記7または8記載のレベルシフト回路。
(付記10)前記MOSトランジスタは、PチャネルMOSトランジスタで構成し、最も低電位側に接続されたPチャネルMOSトランジスタのゲート電圧の制御に基づいてオン抵抗を制御することを特徴とする付記7記載のレベルシフト回路。
(付記11)前記レベルシフト用インバータ回路は、直列に接続された複数のインバータ回路で構成し、前記各インバータ回路は前記電圧発生回路の複数の出力電圧のいずれかをそれぞれ電源として動作することを特徴とする付記6乃至9のいずれかに記載のレベルシフト回路。
(付記12)前記電圧発生回路の同一レベルの出力電圧を電源として動作する複数のレベルシフト用インバータ回路のうち、最終段のインバータ回路の入力信号は、前記レベルシフト用インバータ回路の初段の入力信号と同相としたことを特徴とする付記11記載のレベルシフト回路。
(付記13)前記入力段インバータ回路は、低耐圧トランジスタで構成し、前記電圧発生回路及びレベルシフト用インバータ回路は、高耐圧トランジスタで構成したことを特徴とする付記6乃至12のいずれかに記載のレベルシフト回路。
(付記14)前記入力段インバータ回路は、その出力信号を前記電圧発生回路及びレベルシフト用インバータ回路を構成するトランジスタのゲートに出力して、該電圧発生回路及びレベルシフト用インバータ回路を制御することを特徴とする付記6乃至13のいずれかに記載のレベルシフト回路。
(付記15)異なる電源電圧で動作する内部回路間に付記6乃至15のいずれかに記載のレベルシフト回路を搭載したことを特徴とする半導体装置。
【0062】
【発明の効果】
以上詳述したように、この発明は入力側の低電位側電源電圧が低電圧化されても、出力側の高耐圧素子を確実に駆動可能として、安定して動作するレベルシフト回路及びそのレベルシフト回路を構成する電圧発生回路を提供することができる。
【図面の簡単な説明】
【図1】 第一の実施の形態を示す回路図である。
【図2】 第一の実施の形態の動作を示すタイミング波形図である。
【図3】 PチャネルMOSトランジスタを示す回路図である。
【図4】 PチャネルMOSトランジスタの特性を示す説明図である。
【図5】 第二の実施の形態を示す回路図である。
【図6】 従来例を示す回路図である。
【図7】 低耐圧トランジスタ及び高耐圧トランジスタの特性を示す説明図である。
【符号の説明】
2,5a 入力段インバータ回路
3a,3b 電圧発生回路
4a,6a〜6d レベルシフト用インバータ回路
4b,6e 出力段インバータ回路
VD1 第一の高電位側電源
VD2 第二の高電位側電源
Claims (11)
- 高電位側電源と低電位側電源との間に接続され、前記高電位側電源と前記低電位側電源との間の少なくとも一つの中間電圧を生成する電圧発生回路であって、
前記高電位側電源と前記低電位側電源との間に直列に接続され、前記高電位側電源と前記低電位側電源との電位差を分圧して前記中間電圧を生成する複数のPチャネルMOSトランジスタを備え、
前記複数のPチャネルMOSトランジスタは、ゲート端子に供給されるゲート電圧に応答して前記中間電圧を変化させる第1のPチャネルMOSトランジスタと、ゲート端子がドレイン端子に接続される第2のPチャネルMOSトランジスタと含み、
前記中間電圧は前記第2のPチャネルMOSトランジスタの接続ノードに生成されることを特徴とする電圧発生回路。 - 高電位側電源と低電位側電源との間に接続され、前記高電位側電源と前記低電位側電源との間の少なくとも一つの中間電圧を生成する電圧発生回路であって、
前記高電位側電源と前記低電位側電源との間に直列に接続され、前記高電位側電源と前記低電位側電源との電位差を分圧して前記中間電圧を生成する複数のPチャネルMOSトランジスタと、
前記高電位電源よりも低電位の電圧源により駆動される第1のインバータと、
前記中間電圧と前記低電位側電源との間に接続され、前記第1のインバータへの入力信号により制御される第2のインバータとを備え、
前記複数のPチャネルMOSトランジスタは、ゲート端子に供給されるゲート電圧に応答して前記中間電圧を変化させる第1のPチャネルMOSトランジスタと、ゲート端子がドレイン端子に接続される第2のPチャネルMOSトランジスタとを含み、
前記中間電圧は前記第2のPチャネルMOSトランジスタの接続ノードに生成されることを特徴とする電圧発生回路。 - 前記第1のPチャネルMOSトランジスタを前記複数のPチャネルMOSトランジスタの中で低電位側に接続し、前記第1のPチャネルMOSトランジスタのゲート電圧の制御に基づいて該第1のPチャネルMOSトランジスタのオン抵抗を制御することを特徴とする請求項1または2記載の電圧発生回路。
- 前記高電位側電源と前記低電位側電源との間に、第1及び第2のPチャネルMOSトランジスタを含む3つのPチャネルMOSトランジスタを直列に接続し、最も低電位側に前記第1のPチャネルMOSトランジスタを接続して該第1のPチャネルMOSトランジスタのゲート電圧を制御するとともに、低電位側に接続された2つのPチャネルMOSトランジスタのソースから前記中間電圧を出力電圧として出力することを特徴とする請求項1または2記載の電圧発生回路。
- 第1の電圧と、第1の電圧よりも低電位の第2の電圧との間に接続され、前記第1の電圧と前記第2の電圧との間の少なくとも1つの中間電圧を生成する電圧発生回路であって、
前記第2の電圧と前記中間電圧との間に接続される第1のPチャネルMOSトランジスタと、
前記中間電圧と前記第1の電圧との間に接続され、且つ、そのドレイン端子が前記第1のPチャネルMOSトランジスタのソース端子と接続される第2のPチャネルMOSトランジスタと、
前記第1の電圧と異なる電圧により駆動され、前記第1のPチャネルMOSトランジスタのゲート端子にゲート電圧を供給する第1のインバータと、
前記中間電圧と前記第2の電圧との間に接続され、前記第1のインバータへの入力信号により制御される第2のインバータとを備え、
前記第2のPチャネルMOSトランジスタのゲート端子とドレイン端子とを接続し、前記ゲート端子とドレイン端子とが接続された接続ノードに前記中間電圧が生成され、
前記第1のPチャネルMOSトランジスタは、そのゲート端子に前記第1のインバータから供給される前記ゲート電圧に応答して前記中間電圧を変化させることを特徴とする電 圧発生回路。 - 入力信号が入力される入力段インバータ回路と、
出力段インバータ回路と、
前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備えたレベルシフト回路であって、
前記レベルシフト部は、
第一の高電位側電源電圧を分圧した中間電圧を、前記入力段インバータ回路の出力信号に基づいて該中間電圧の電圧値を変動させて出力する電圧発生回路と、前記電圧発生回路の中間電圧を電源として動作して、前記入力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成されることを特徴とするレベルシフト回路。 - 前記電圧発生回路は、前記第一の高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、前記第一の高電位側電源と前記低電位側電源との電位差を分圧した前記中間電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたMOSトランジスタで構成して、該MOSトランジスタのオン抵抗を制御することにより前記中間電圧レベルを昇降可能としたことを特徴とする請求項6記載のレベルシフト回路。
- 前記電圧発生回路は、前記第一の高電位側電源と低電位側電源との間に複数のMOSトランジスタを直列に接続し、前記MOSトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記第一の高電位側電源と前記低電位側電源との電位差を分圧した前記中間電圧を出力可能とし、少なくとも一つのMOSトランジスタのゲート電圧を制御することにより、前記中間電圧レベルを昇降可能としたことを特徴とする請求項6記載のレベルシフト回路。
- 前記ゲート電圧と、前記レベルシフト用インバータ回路に入力される電圧とを逆相としたことを特徴とする請求項7または8記載のレベルシフト回路。
- 前記レベルシフト用インバータ回路は、直列に接続された複数のインバータ回路で構成し、前記各インバータ回路は前記電圧発生回路の複数の中間電圧のいずれかをそれぞれ電源として動作することを特徴とする請求項6乃至9のいずれかに記載のレベルシフト回路。
- 異なる電源電圧で動作する内部回路間に請求項6乃至10のいずれかに記載のレベルシフト回路を搭載したことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001353576A JP3916931B2 (ja) | 2001-11-19 | 2001-11-19 | 電圧発生回路、レベルシフト回路及び半導体装置 |
US10/103,761 US6621322B2 (en) | 2001-11-19 | 2002-03-25 | Voltage generating circuit, level shift circuit and semiconductor device |
KR1020020021124A KR100812878B1 (ko) | 2001-11-19 | 2002-04-18 | 전압 발생 회로, 레벨 시프트 회로 및 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001353576A JP3916931B2 (ja) | 2001-11-19 | 2001-11-19 | 電圧発生回路、レベルシフト回路及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003152525A JP2003152525A (ja) | 2003-05-23 |
JP2003152525A5 JP2003152525A5 (ja) | 2005-07-14 |
JP3916931B2 true JP3916931B2 (ja) | 2007-05-23 |
Family
ID=19165572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001353576A Expired - Fee Related JP3916931B2 (ja) | 2001-11-19 | 2001-11-19 | 電圧発生回路、レベルシフト回路及び半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6621322B2 (ja) |
JP (1) | JP3916931B2 (ja) |
KR (1) | KR100812878B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4487559B2 (ja) * | 2003-12-18 | 2010-06-23 | 株式会社ニコン | レベルシフト回路、並びに、これを用いたアクチュエータ装置及び光スイッチシステム |
US8736304B2 (en) * | 2005-06-30 | 2014-05-27 | International Business Machines Corporation | Self-biased high speed level shifter circuit |
JP4955254B2 (ja) | 2005-10-31 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | Pdp駆動装置及び表示装置 |
KR100801031B1 (ko) * | 2006-08-11 | 2008-02-04 | 삼성전자주식회사 | 레벨 쉬프팅 회로 및 레벨 쉬프팅 방법 |
US7589560B2 (en) * | 2006-10-19 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | Apparatus for configuring I/O signal levels of interfacing logic circuits |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6422107A (en) * | 1987-07-17 | 1989-01-25 | Oki Electric Ind Co Ltd | Voltage level detecting circuit |
JPH0537344A (ja) * | 1991-06-26 | 1993-02-12 | Nec Kyushu Ltd | レベル変換回路 |
EP0882265A1 (en) * | 1996-02-20 | 1998-12-09 | Intergraph Corporation | Apparatus and method for signal handling on gtl-type buses |
KR100261179B1 (ko) * | 1997-12-26 | 2000-07-01 | 김영환 | 씨모스 전압 레벨 쉬프트 회로 |
JP3481121B2 (ja) * | 1998-03-20 | 2003-12-22 | 松下電器産業株式会社 | レベルシフト回路 |
US6127848A (en) * | 1998-07-20 | 2000-10-03 | National Semiconductor Corporation | Voltage translator with gate oxide breakdown protection |
US6194944B1 (en) * | 1999-04-29 | 2001-02-27 | National Semiconductor Corporation | Input structure for I/O device |
JP3556533B2 (ja) * | 1999-07-27 | 2004-08-18 | シャープ株式会社 | レベルシフタ回路 |
KR100324336B1 (ko) * | 2000-02-10 | 2002-02-16 | 박종섭 | 메모리 소자의 레벨 시프트 초기화 회로 |
US6462602B1 (en) * | 2001-02-01 | 2002-10-08 | Lattice Semiconductor Corporation | Voltage level translator systems and methods |
-
2001
- 2001-11-19 JP JP2001353576A patent/JP3916931B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,761 patent/US6621322B2/en not_active Expired - Lifetime
- 2002-04-18 KR KR1020020021124A patent/KR100812878B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100812878B1 (ko) | 2008-03-11 |
US20030094988A1 (en) | 2003-05-22 |
KR20030041755A (ko) | 2003-05-27 |
US6621322B2 (en) | 2003-09-16 |
JP2003152525A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4836469B2 (ja) | 階調電圧発生回路 | |
JP2993462B2 (ja) | 出力バッファ回路 | |
JP3981539B2 (ja) | 半導体集積回路装置 | |
JP4253720B2 (ja) | パワーオンリセット回路 | |
JPH11274912A (ja) | レベルシフト回路 | |
JPH1188147A (ja) | レベルシフト回路 | |
JPH10336007A (ja) | レベルコンバータ、出力回路及び入出力回路 | |
US6741230B2 (en) | Level shift circuit and image display device | |
US5237212A (en) | Level converting circuit | |
JP3916931B2 (ja) | 電圧発生回路、レベルシフト回路及び半導体装置 | |
JP4425620B2 (ja) | 出力回路 | |
US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
US20050057553A1 (en) | Scan driver and scan driving system with low input voltage, and their level shift voltage circuit | |
KR19980050807A (ko) | 고출력 전압 생성용 반도체 회로 | |
JP2014003541A (ja) | 半導体集積回路、および、スイッチ装置 | |
JP2011135150A (ja) | D/aコンバータ回路及びその電圧供給制御方法 | |
JP4641660B2 (ja) | レベルシフト回路 | |
JP4362973B2 (ja) | 電圧レベル変換回路 | |
US20030222701A1 (en) | Level shifter having plurality of outputs | |
JP2006025085A (ja) | Cmos駆動回路 | |
JP2004128162A (ja) | 半導体装置 | |
JP5169348B2 (ja) | 駆動装置 | |
JPH07105709B2 (ja) | 電圧変換回路 | |
KR100324320B1 (ko) | 레벨시프트 회로 | |
US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |