JP3916931B2 - 電圧発生回路、レベルシフト回路及び半導体装置 - Google Patents
電圧発生回路、レベルシフト回路及び半導体装置 Download PDFInfo
- Publication number
- JP3916931B2 JP3916931B2 JP2001353576A JP2001353576A JP3916931B2 JP 3916931 B2 JP3916931 B2 JP 3916931B2 JP 2001353576 A JP2001353576 A JP 2001353576A JP 2001353576 A JP2001353576 A JP 2001353576A JP 3916931 B2 JP3916931 B2 JP 3916931B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel mos
- side power
- level
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、異なる電源電圧間で信号を伝達するレベルシフト回路に関するものである。
【０００２】
近年、半導体集積回路装置の多機能化にともない、電源電圧の低電圧化あるいは複数電源化が進んでいる。このような半導体集積回路装置において、異なる電源電圧で動作する回路間にインターフェース回路としてレベルシフト回路が使用される。そして、低電源電圧でも安定して動作するレベルシフト回路が必要となっている。
【０００３】
【従来の技術】
図６は、レベルシフト回路の従来例を示す。入力信号ＩＮが入力されるインバータ回路１には高電位側電源として例えば１Ｖの電源ＶＤ２が供給され、低電位側電源としてグランドＧＮＤ電位が供給される。
【０００４】
前記インバータ回路１の出力端子は、ＮチャネルＭＯＳトランジスタＴr1のゲートに入力され、そのトランジスタＴr1のドレインはＰチャネルＭＯＳトランジスタＴr2のドレインに接続され、ソースはグランドＧＮＤに接続される。そして、トランジスタＴr1，Ｔr2のドレインから出力信号ＯＵＴが出力される。
【０００５】
前記入力信号ＩＮは、ＮチャネルＭＯＳトランジスタＴr3のゲートに入力され、そのトランジスタＴr3のドレインはＰチャネルＭＯＳトランジスタＴr4のドレインに接続され、ソースはグランドＧＮＤに接続される。
【０００６】
前記トランジスタＴr2，Ｔr4のソースには、例えば３Ｖの電源ＶＤ１が供給され、トランジスタＴr2のゲートがトランジスタＴr4のドレインに接続されるとともに、トランジスタＴr4のゲートがトランジスタＴr2のドレインに接続されている。
【０００７】
このようなレベルシフト回路では、入力信号ＩＮがＨレベル、すなわち約１Ｖとなると、インバータ回路１の出力信号はＬレベルとなってほぼグランドＧＮＤレベルとなり、トランジスタＴr1はオフされて、トランジスタＴr4がオフされる。また、トランジスタＴr3はオンされて、トランジスタＴr2がオンされる。
【０００８】
この結果、出力信号ＯＵＴはＨレベル、すなわちほぼ電源ＶＤ１レベルとなる。
入力信号ＩＮがＬレベル、すなわちほぼグランドＧＮＤレベルとなると、インバータ回路１の出力信号はＨレベルとなってほぼ電源ＶＤ２レベルとなり、トランジスタＴr1がオンされて、トランジスタＴr4がオンされる。また、トランジスタＴr3がオフされて、トランジスタＴr2がオフされる。
【０００９】
この結果、出力信号ＯＵＴはＬレベル、すなわちグランドＧＮＤレベルとなる。
従って、電源ＶＤ２とグランドＧＮＤレベルとの間で変化する入力信号ＩＮに基づいて、電源ＶＤ１とグランドＧＮＤとの間で変化する出力信号ＯＵＴが出力され、このような回路は、電源ＶＤ１で動作する回路と、電源ＶＤ２で動作する回路との間に介在されるインターフェース回路として使用される。
【００１０】
【発明が解決しようとする課題】
上記のようなレベルシフト回路では、トランジスタＴr1がオフされるとき、トランジスタＴr2はオンされて、トランジスタＴr1のドレイン・ソース間電圧は約３Ｖとなる。
【００１１】
同様に、トランジスタＴr3がオフされるとき、トランジスタＴr4はオンされて、トランジスタＴr3のドレイン・ソース間電圧は約３Ｖとなる。
従って、トランジスタＴr1，Ｔr3は、３Ｖのドレイン・ソース間電圧に耐え得る高耐圧トランジスタで構成され、これに対しインバータ回路１を構成するトランジスタは約１Ｖの耐圧を備えた低耐圧トランジスタで構成される。
【００１２】
ところが、図７に示すように、上記のような高耐圧トランジスタは低耐圧トランジスタに比べて、より高いゲート・ソース間電圧でオン動作が開始される。
従って、電源ＶＤ２が低電圧化されると、入力信号ＩＮがＨレベルとなっても、トランジスタＴr3を十分にオンさせ得ない場合、あるいはインバータ回路１のＨレベルの出力信号でトランジスタＴr1を十分にオンさせ得ない場合が生じ、このような場合には出力信号ＯＵＴを確実に反転させることができなくなる。
【００１３】
一方、トランジスタＴr1，Ｔr3を低耐圧トランジスタで構成すれば、入力信号ＩＮ及びインバータ回路１の出力信号に基づいて、トランジスタＴr1，Ｔr3を確実にオン・オフさせることができる。
【００１４】
ところが、トランジスタＴr1，Ｔr3がオフされるとき、そのドレイン・ソース間には電源ＶＤ１とグランドＧＮＤとの電位差が印加されるため、その電位差がトランジスタＴr1，Ｔr3の耐圧を越えると、トランジスタＴr1，Ｔr3が破壊されるおそれがある。
【００１５】
この発明の目的は、入力側の高電位側電源電圧が低電圧化されても、出力側の高耐圧素子を確実に駆動可能として、安定して動作するレベルシフト回路及びそのレベルシフト回路を構成する電圧発生回路を提供することにある。
【００１６】
【課題を解決するための手段】
図１に示す電圧発生回路は、高電位側電源と低電位側電源との間に接続され、前記高電位側電源と前記低電位側電源との間の少なくとも一つの中間電圧を生成する電圧発生回路であり、前記高電位側電源と前記低電位側電源との間に直列に接続され、前記高電位側電源と前記低電位側電源との電位差を分圧して前記中間電圧を生成する複数のＰチャネルＭＯＳトランジスタを備え、前記複数のＰチャネルＭＯＳトランジスタは、ゲート端子に供給されるゲート電圧に応答して前記中間電圧を変化させる第１のＰチャネルＭＯＳトランジスタと、ゲート端子がドレイン端子に接続される第２のＰチャネルＭＯＳトランジスタとを含み、前記中間電圧は前記複数のＰチャネルＭＯＳトランジスタの接続ノードに生成される。
【００１７】
また、図１に示すレベルシフト回路は、入力信号が入力される入力段インバータ回路と、前記入力段インバータ回路に供給される第二の高電位側電源電圧とは異なる第一の高電位側電源電圧で動作する出力段インバータ回路と、前記入力段インバータ回路と前記出力段インバータ回路との間に介在されて、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備える。前記レベルシフト部は、前記入力段インバータ回路の出力信号に基づいて、前記第一の高電位側電源電圧を分圧した中間電圧を出力する電圧発生回路と、前記電圧発生回路の中間電圧を電源として動作して、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成される。
【００１８】
【発明の実施の形態】
（第一の実施の形態）
図１は、この発明を具体化したレベルシフト回路の第一の実施の形態を示す。入力信号ＩＮは、インバータ回路２を構成するＰチャネルＭＯＳトランジスタＴr5及びＮチャネルＭＯＳトランジスタＴr6のゲートに入力される。前記トランジスタＴr5のソースには、第二の高電位側電源として例えば１．５Ｖの電源ＶＤ２が供給され、トランジスタＴr6のソースはグランドＧＮＤに接続される。
【００１９】
前記トランジスタＴr5，Ｔr6は、耐圧約１．５Ｖの低耐圧トランジスタで構成され、トランジスタＴr5のバックゲートには前記電源ＶＤ２が供給され、トランジスタＴr6のバックゲートにはグランドＧＮＤが供給される。
【００２０】
このように構成されたインバータ回路２では、入力信号ＩＮがＨレベルとなると、ＬレベルすなわちほぼグランドＧＮＤレベルの出力信号Ｖａを出力し、入力信号ＩＮがＬレベルとなると、Ｈレベルすなわちほぼ電源ＶＤ２レベルの出力信号Ｖａを出力する。
【００２１】
前記インバータ回路２の出力信号ＶａはＰチャネルＭＯＳトランジスタＴr7のゲートに入力され、そのトランジスタＴr7のドレインはグランドＧＮＤに接続される。
【００２２】
前記トランジスタＴr7のソースは、ＰチャネルＭＯＳトランジスタＴr8のドレイン及びゲートに接続され、そのトランジスタＴr8のソースには第一の高電位側電源である例えば３Ｖの電源ＶＤ１が供給される。
【００２３】
前記トランジスタＴr8のバックゲートには電源ＶＤ１が供給され、前記トランジスタＴr7のバックゲートは同トランジスタＴr7のソースに接続される。そして、前記トランジスタＴr7，Ｔr8は耐圧約３Ｖの高耐圧トランジスタで構成される。
【００２４】
前記トランジスタＴr7，Ｔr8は、インバータ回路２の出力信号Ｖａに基づいて、トランジスタＴr7のソースから所定の出力電圧Ｖｂを出力する電圧発生回路３ａとして動作する。
【００２５】
すなわち、前記インバータ回路２の出力信号ＶａがＬレベルとなると、トランジスタＴr7のゲート及びドレインがほぼ同電位となり、トランジスタＴr7がオンされる。
【００２６】
すると、トランジスタＴr7，Ｔr8は同条件でオンされる状態となり、電圧発生回路３ａの出力電圧Ｖｂは第一の高電位側電源ＶＤ1の電圧を２等分した分圧電圧、すなわち第二の高電位側電源ＶＤ２とほぼ等しい１．５Ｖを出力する。
【００２７】
また、インバータ回路２の出力信号ＶａがＨレベルとなると、トランジスタＴr7のゲート・ドレイン間電圧がほぼ１．５Ｖとなるため、トランジスタＴr8に対しトランジスタＴr7のオン抵抗が増大する。
【００２８】
すなわち、図３に示すように、高電位側電源ＶＤがソースに供給され、低電位側電源としてグランドＧＮＤがドレインに供給されたＰチャネルＭＯＳトランジスタＴrpは、図４に示すように、ゲート電圧Ｖｇが高電位側電源ＶＤに近づくにつれて、ソース・ドレイン間のオン抵抗が増大する。
【００２９】
従って、インバータ回路２の出力信号ＶａがＨレベルとなると、トランジスタＴr8のオン抵抗に対し、トランジスタＴr7のオン抵抗が増大して、電圧発生回路３ａの出力電圧Ｖｂは高電位側電源ＶＤ１と低電位側電源ＶＤ２のほぼ中間レベルとなるように設定されている。
【００３０】
前記入力信号ＩＮは、レベルシフト用のインバータ回路４ａに入力される。前記インバータ回路４ａは、ＰチャネルＭＯＳトランジスタＴr9とＮチャネルＭＯＳトランジスタＴr10とで構成され、前記トランジスタＴr9のソースに前記電圧発生回路３ａの出力電圧Ｖｂが高電位側電源として供給される。
【００３１】
トランジスタＴr10のソースはグランドＧＮＤに接続され、トランジスタＴr9，Ｔr10のゲートに前記入力信号ＩＮが入力される。また、トランジスタＴr9のバックゲートには第一の高電位側電源ＶＤ１が供給され、トランジスタＴr10のバックゲートにはグランドＧＮＤ電位が供給される。前記トランジスタＴr9，Ｔr10は、高耐圧トランジスタで構成される。
【００３２】
このように構成されたインバータ回路４ａでは、入力信号ＩＮがＨレベルとなると、出力信号ＶｃはＬレベル、すなわちグランドＧＮＤレベルとなり、入力信号ＩＮがＬレベルとなると、出力信号ＶｃはＨレベル、すなわち電圧発生回路３ａの出力電圧Ｖｂレベルとなる。
【００３３】
前記インバータ回路４ａの出力信号Ｖｃは、出力段のインバータ回路４ｂに入力される。前記インバータ回路４ｂは、ＰチャネルＭＯＳトランジスタＴr11とＮチャネルＭＯＳトランジスタＴr12とで構成され、前記トランジスタＴr11のソースに第一の高電位側電源ＶＤ１が供給される。
【００３４】
トランジスタＴr12のソースはグランドＧＮＤに接続され、トランジスタＴr11，Ｔr12のゲートに前記インバータ回路４ａの出力信号Ｖｃが入力される。また、トランジスタＴr11のバックゲートには第一の高電位側電源ＶＤ１が供給され、トランジスタＴr12のバックゲートにはグランドＧＮＤ電位が供給される。前記トランジスタＴr11，Ｔr12は、高耐圧トランジスタで構成される。
【００３５】
このように構成されたインバータ回路４ｂでは、入力信号ＶｃがＨレベルとなると、出力信号ＯＵＴはＬレベル、すなわちグランドＧＮＤレベルとなり、入力信号ＶｃがＨレベルとなると、出力信号ＯＵＴはＨレベル、すなわち第一の高電位側電源ＶＤ１レベルとなる。
【００３６】
前記インバータ回路４ａ，４ｂは、高電位側電源電圧の１／２の電圧レベルをしきい値として出力信号を反転させるように設定されている。
次に、上記のように構成されたレベルシフト回路の動作を図２に従って説明する。
【００３７】
入力信号ＩＮがＨレベルとなると、インバータ回路２の出力信号ＶａはＬレベル、すなわちグランドＧＮＤレベルとなる。すると、電圧発生回路３ａの出力電圧Ｖｂは、第一の高電位側電源ＶＤ１の１／２の電圧レベル、すなわちほぼ第二の高電位側電源ＶＤ２レベルとなる。
【００３８】
また、Ｈレベルの入力信号ＩＮに基づいて、インバータ回路４ａの出力信号ＶｃはＬレベル、すなわちグランドＧＮＤレベルとなり、その出力信号Ｖｃに基づいてインバータ回路４ｂの出力信号ＯＵＴはＨレベル、すなわち第一の高電位側電源ＶＤ１レベルとなる。
【００３９】
入力信号ＩＮがＬレベルとなると、インバータ回路２の出力信号ＶａはＨレベル、すなわち第二の高電位側電源ＶＤ２レベルとなる。すると、電圧発生回路３ａの出力電圧Ｖｂは、第一の高電位側電源ＶＤ１と第二の高電位側電源ＶＤ２の中間レベルとなる。
【００４０】
また、Ｌレベルの入力信号ＩＮに基づいて、インバータ回路４ａの出力信号Ｖｃは電圧発生回路３ａの出力電圧Ｖｂレベルとなり、その出力信号Ｖｃに基づいてインバータ回路４ｂの出力信号ＯＵＴはＬレベル、すなわちグランドＧＮＤレベルとなる。
【００４１】
上記のように構成されたレベルシフト回路では、次に示す作用効果を得ることができる。
（１）第二の高電位側電源ＶＤ２とグランドＧＮＤとの間で反転する入力信号ＩＮを、第一の高電位側電源ＶＤ１とグランドＧＮＤとの間で反転する出力信号ＯＵＴにレベルシフトして出力することができる。
（２）第一の高電位側電源ＶＤ１が供給されるトランジスタＴr8〜Ｔr12は高耐圧トランジスタで構成されるので、第一の高電位側電源ＶＤ１の印加による破壊を防止することができる。
（３）インバータ回路２の出力信号Ｖａの反転により、電圧発生回路３ａの出力電圧Ｖｂを、第一の高電位側電源ＶＤ１の１／２の電圧レベル、すなわち第二の高電位側電源ＶＤ２の電圧レベルと、第一の高電位側電源ＶＤ１と第二の高電位側電源ＶＤ２の中間レベルとのいずれかに切換えて出力することができる。
（４）入力信号ＩＮがＨレベル、すなわち第二の高電位側電源ＶＤ２レベルとなるとき、インバータ回路４ａには、第一の高電位側電源ＶＤ１の１／２の電圧レベルとなる電圧発生回路３ａの出力電圧Ｖｂが高電位側電源として供給される。従って、インバータ回路４ａは入力信号ＩＮを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｃを出力することができる。
（５）入力信号ＩＮがＬレベル、すなわちグランドＧＮＤレベルとなったとき、インバータ回路４ａの出力信号ＶｃはＨレベル、すなわち電圧発生回路３ａの出力電圧Ｖｂレベルとなる。このとき、電圧発生回路３ａの出力電圧Ｖｂは第一の高電位側電源ＶＤ１と第二の高電位側電源ＶＤ２との中間レベルであるので、インバータ回路４ｂはインバータ回路４ａのＨレベルの出力信号Ｖｃを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号ＯＵＴを出力することができる。従って、入力信号ＩＮと電圧発生回路３ａの出力電圧Ｖｂに基づいて、インバータ回路４ａ，４ｂを確実に動作させて、入力信号ＩＮをレベルシフトした出力信号ＯＵＴを出力することができる。
（第二の実施の形態）
図５は、第二の実施の形態を示す。インバータ回路５ａ，５ｂには１Ｖの第二の高電位側電源ＶＤ２が供給されるとともに、低電位側電源としてグランドＧＮＤが供給される。そして、インバータ回路５ａ，５ｂは、第二の高電位側電源ＶＤ２とグランドＧＮＤレベルの中間電位をしきい値として出力信号を反転させる。
【００４２】
入力信号ＩＮは、インバータ回路５ａに入力され、インバータ回路５ａの出力信号Ｖｄがインバータ回路５ｂに入力される。従って、入力信号ＩＮがＨレベルとなると、インバータ回路５ａの出力信号ＶｄはＬレベル、すなわちグランドＧＮＤレベルとなり、インバータ回路５ｂの出力信号ＶｅはＨレベル、すなわち電源ＶＤ２レベルとなる。
【００４３】
また、入力信号ＩＮがＬレベルとなると、インバータ回路５ａの出力信号ＶｄはＨレベル、すなわち電源ＶＤ２レベルとなり、インバータ回路５ｂの出力信号ＶｅはＬレベル、すなわちグランドＧＮＤレベルとなる。
【００４４】
前記インバータ回路５ａ，５ｂを構成するトランジスタは、耐圧１Ｖの低耐圧トランジスタで構成される。
電圧発生回路３ｂは、耐圧３Ｖの高耐圧トランジスタで構成されるＰチャネルＭＯＳトランジスタＴr13〜Ｔr15が第一の高電位側電源ＶＤ１とグランドＧＮＤとの間で直列に接続され、トランジスタＴr13，Ｔr14のゲートは各ドレインに接続され、トランジスタＴr15のゲートには前記インバータ回路５ｂの出力信号Ｖｅが入力される。
【００４５】
また、各トランジスタＴr13〜Ｔr15のバックゲートには、それぞれそのソース電位が供給される。そして、トランジスタＴr14のソースから第一の出力電圧Ｖref1が出力され、トランジスタＴr15のソースから第二の出力電圧Ｖref2が出力される。
【００４６】
このような電圧発生回路３ｂは、インバータ回路５ｂの出力信号ＶｅがＬレベルとなると、トランジスタＴr13〜Ｔr15は同条件でオンされる状態となり、第一及び第二の出力電圧Ｖref1，Ｖref2は、第一の高電位側電源ＶＤ１の電圧を３等分した分圧電圧となる。従って、第一の出力電圧Ｖref1は２Ｖ、第二の出力電圧Ｖref2は１Ｖとなる。
【００４７】
また、インバータ回路５ｂの出力信号ＶｅがＨレベルとなると、トランジスタＴr15のオン抵抗が増大する。このとき、第二の出力電圧Ｖref2は１．６Ｖとなるように設定され、第一の出力電圧Ｖref1は第一の高電位側電源ＶＤ１と１．６Ｖとの中間レベルである２．３Ｖとなる。
【００４８】
直列に接続されたインバータ回路６ａ〜６ｅは、耐圧３Ｖの高耐圧用トランジスタで構成され、インバータ回路６ａ〜６ｄはレベルシフト用として動作し、インバータ回路６ｅは出力段インバータ回路として動作する。
【００４９】
インバータ回路６ａには、高電位側電源として前記電圧発生回路３ｂの第二の出力電圧Ｖref2が入力され、低電位側電源としてグランドＧＮＤが供給され、前記インバータ回路５ａの出力信号Ｖｄが入力される。
【００５０】
従って、入力信号ＩＮがＨレベルとなると、インバータ回路６ａの入力信号ＶｄはＬレベルとなり、電圧発生回路３ｂの第二の出力電圧Ｖref2は１．６Ｖとなる。すると、インバータ回路６ａはＨレベル、すなわち１．６Ｖの出力信号Ｖｆをインバータ回路６ｂに出力する。
【００５１】
また、入力信号ＩＮがＬレベルとなると、インバータ回路６ａの入力信号ＶｄはＨレベルとなり、電圧発生回路３ｂの第二の出力電圧Ｖref2は１Ｖとなる。すると、インバータ回路６ａは入力信号Ｖｄを確実にＨレベルと判定して、Ｌレベル、すなわちグランドＧＮＤレベルの出力信号Ｖｆをインバータ回路６ｂに出力する。
【００５２】
前記インバータ回路６ｂ，６ｃには、高電位側電源として電圧発生回路３ｂの第一の出力電圧Ｖref1が供給され、低電位側電源としてグランドＧＮＤが供給される。
【００５３】
そして、インバータ回路６ｂの入力信号ＶｆがＨレベル、すなわち１．６Ｖとなったとき、高電位側電源として入力される第一の出力電圧Ｖref1は２．３Ｖとなるため、インバータ回路６ｂは１．６Ｖの入力信号Ｖｆを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｇをインバータ回路６ｃに出力する。
【００５４】
また、インバータ回路６ｂの入力信号ＶｆがＬレベルとなるとき、高電位側電源として入力される第一の出力電圧Ｖref1は２Ｖとなるため、インバータ回路６ｂはＨレベル、すなわち２Ｖの出力信号Ｖｇをインバータ回路６ｃに出力する。
【００５５】
インバータ回路６ｃは、入力信号ＶｇがＨレベルとなると、高電位側電源として入力される第一の出力電圧Ｖref1は２Ｖとなるため、入力信号Ｖｇを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｈをインバータ回路６ｄに出力する。
【００５６】
また、入力信号ＶｇがＬレベルとなると、高電位側電源として入力される第一の出力電圧Ｖref1は２．３Ｖとなるため、Ｈレベルすなわち２．３Ｖの出力信号Ｖｈをインバータ回路６ｄに出力する。
【００５７】
インバータ回路６ｄ，６ｅには、高電位側電源として第一の高電位側電源ＶＤ１が供給され、低電位側電源としてグランドＧＮＤが供給される。
インバータ回路６ｄの入力信号ＶｈがＨレベル、すなわち２．３Ｖとなると、その入力信号Ｖｈは第一の高電位側電源ＶＤ１とグランドＧＮＤとの中間レベルより高電位であるので、インバータ回路６ｄは入力信号Ｖｈを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｉをインバータ回路６ｅに出力する。
【００５８】
また、入力信号ＶｈがＬレベル、すなわちグランドＧＮＤレベルとなると、インバータ回路６ｄはＨレベル、すなわち第一の高電位側電源ＶＤ１レベルの出力信号Ｖｉをインバータ回路６ｅに出力する。
【００５９】
インバータ回路６ｅは、入力信号Ｖｉを反転させて、出力信号ＯＵＴとして出力する。
このような動作により、入力信号ＩＮは６段のインバータ回路５ａ，６ａ〜６ｅを介して出力信号ＯＵＴとして出力されるため、入力信号ＩＮと出力信号ＯＵＴは同相の信号となる。
【００６０】
上記のように構成されたレベルシフト回路では、次に示す作用効果を得ることができる。
（１）第二の高電位側電源ＶＤ２とグランドＧＮＤとの間で反転する入力信号ＩＮを、第一の高電位側電源ＶＤ１とグランドＧＮＤとの間で反転する出力信号ＯＵＴにレベルシフトして出力することができる。
（２）第一の高電位側電源ＶＤ１が供給されるトランジスタＴr13〜Ｔr15及びインバータ回路６ａ〜６ｅは高耐圧トランジスタで構成されるので、第一の高電位側電源ＶＤ１の印加による破壊を防止することができる。
（３）インバータ回路５ｂの出力信号Ｖｅの反転により、電圧発生回路３ｂの第一及び第二の出力電圧Ｖref1，Ｖref2を、第一の高電位側電源ＶＤ１とグランドＧＮＤとの電位差を３等分した電圧レベルと、それより高電位側にシフトした電圧レベルとのいずれかに切換えて出力することができる。
（４）入力信号ＩＮがＬレベルとなって、インバータ回路５ａの出力信号ＶｄがＨレベル、すなわち第二の高電位側電源ＶＤ２レベルである１Ｖとなるとき、インバータ回路６ａには、電圧発生回路３ｂから第一の高電位側電源ＶＤ１の１／３の電圧レベル、すなわち１Ｖの出力電圧Ｖref2が高電位側電源として供給される。従って、インバータ回路６ａは入力信号Ｖｄを確実にＨレベルと判定して、Ｌレベル、すなわちグランドＧＮＤレベルの出力信号Ｖｆを出力することができる。
（５）入力信号ＩＮがＨレベルとなって、インバータ回路５ａの出力信号ＶｄがグランドＧＮＤレベルとなったとき、インバータ回路６ａには電圧発生回路３ｂから１．６Ｖの第二の出力電圧Ｖref2が高電位側電源として入力され、インバータ回路６ｂには２．３Ｖの第一の出力電圧Ｖref1が高電位側電源として入力される。すると、インバータ回路６ａから出力されるＨレベルの出力信号Ｖｆは、１，６Ｖとなり第一の出力信号Ｖref1の中間レベルより高電位となるので、インバータ回路６ｂでは入力信号Ｖｆを確実にＨレベルと判定して、Ｌレベルの出力信号Ｖｇを出力することができる。
（６）インバータ回路６ｂがＬレベルの出力信号Ｖｇを出力するとき、インバータ回路６ｃの出力信号ＶｈはＨレベル、すなわち２．３Ｖとなる。すると、インバータ回路６ｄでは、入力信号Ｖｈは第一の高電位側電源ＶＤ１の中間レベルより高電位であるので、入力信号Ｖｈを確実にＨレベルと判定して、Ｌレベルの出力信号Ｖｉを出力することができる。
（７）電圧発生回路３ｂで第一の高電位側電源ＶＤ１を分圧して、インバータ回路６ａ〜６ｅを３段階の電源で駆動することができる。従って、前記第一の実施の形態に比して、第一の高電位側電源ＶＤ１と、第二の高電位側電源ＶＤ２との電位差が大きくなっても、すなわち第二の高電位側電源ＶＤ２が低電圧化されても、高耐圧トランジスタで構成されるインバータ回路６ａ〜６ｄを確実に動作させることができる。
（８）入力段インバータ回路の出力信号は、電圧発生回路及びレベルシフト用インバータ回路を構成するトランジスタのゲートにのみ入力される。従って、電圧発生回路及びレベルシフト用インバータ回路の動作に基づいて、低耐圧トランジスタで構成される入力段インバータ回路が破壊されることはない。
【００６１】
上記実施の形態は、次に示すように変更することもできる。
・電圧発生回路は、さらに多数のＰチャネルＭＯＳトランジスタを直列に接続して、さらに多種類の出力電圧を生成するようにしてもよい。
・電圧発生回路は、ＰチャネルＭＯＳトランジスタに代えて、ＮチャネルＭＯＳトランジスタで構成してもよい。この場合には、最も高電位側のトランジスタのゲート電圧を制御し、他のトランジスタのゲートをドレインに接続する。
・前記電圧生成回路を構成するトランジスタのうち、ゲートをドレインに接続したトランジスタを固定抵抗に置換してもよい。
（付記１）高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたＭＯＳトランジスタで構成して、該ＭＯＳトランジスタのオン抵抗を制御することにより前記出力電圧レベルを昇降可能としたことを特徴とする電圧発生回路。
（付記２）高電位側電源と低電位側電源との間に複数のＭＯＳトランジスタを直列に接続し、前記ＭＯＳトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、少なくとも一つのＭＯＳトランジスタのゲート電圧を制御することにより、前記出力電圧レベルを昇降可能としたことを特徴とする電圧発生回路。
（付記３）前記ＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタで構成し、低電位側に接続されたＰチャネルＭＯＳトランジスタのゲート電圧の制御に基づいてオン抵抗を制御することを特徴とする付記２記載の電圧発生回路。
（付記４）高電位側電源と低電位側電源との間に３つのＰチャネルＭＯＳトランジスタを直列に接続し、最も低電位側に接続されたＰチャネルＭＯＳトランジスタのゲート電圧を制御するとともに、低電位側に接続された２つのＰチャネルＭＯＳトランジスタのソースから出力電圧を出力することを特徴とする付記２記載の電圧発生回路。
（付記５）前記分圧素子は、固定抵抗素子で形成したことを特徴とする付記１記載の電圧発生回路。
（付記６）入力信号が入力される入力段インバータ回路と、出力段インバータ回路と、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備えたレベルシフト回路であって、前記レベルシフト部は、前記入力段インバータ回路の出力信号に基づいて、前記第一の高電位側電源電圧を分圧した出力電圧を出力する電圧発生回路と、前記電圧発生回路の出力電圧を電源として動作して、前記入力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成したことを特徴とするレベルシフト回路。
（付記７）前記電圧発生回路は、第一の高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、第一の高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたＭＯＳトランジスタで構成して、該ＭＯＳトランジスタのオン抵抗を制御することにより前記出力電圧レベルを昇降可能としたことを特徴とする付記６記載のレベルシフト回路。
（付記８）前記電圧発生回路は、第一の高電位側電源と低電位側電源との間に複数のＭＯＳトランジスタを直列に接続し、前記ＭＯＳトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記第一の高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、少なくとも一つのＭＯＳトランジスタのゲート電圧を制御することにより、前記出力電圧レベルを昇降可能としたことを特徴とする付記６記載のレベルシフト回路。
（付記９）前記ゲート電圧と、前記レベルシフト用インバータ回路に入力される電圧とを逆相としたことを特徴とする付記７または８記載のレベルシフト回路。
（付記１０）前記ＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタで構成し、最も低電位側に接続されたＰチャネルＭＯＳトランジスタのゲート電圧の制御に基づいてオン抵抗を制御することを特徴とする付記７記載のレベルシフト回路。
（付記１１）前記レベルシフト用インバータ回路は、直列に接続された複数のインバータ回路で構成し、前記各インバータ回路は前記電圧発生回路の複数の出力電圧のいずれかをそれぞれ電源として動作することを特徴とする付記６乃至９のいずれかに記載のレベルシフト回路。
（付記１２）前記電圧発生回路の同一レベルの出力電圧を電源として動作する複数のレベルシフト用インバータ回路のうち、最終段のインバータ回路の入力信号は、前記レベルシフト用インバータ回路の初段の入力信号と同相としたことを特徴とする付記１１記載のレベルシフト回路。
（付記１３）前記入力段インバータ回路は、低耐圧トランジスタで構成し、前記電圧発生回路及びレベルシフト用インバータ回路は、高耐圧トランジスタで構成したことを特徴とする付記６乃至１２のいずれかに記載のレベルシフト回路。
（付記１４）前記入力段インバータ回路は、その出力信号を前記電圧発生回路及びレベルシフト用インバータ回路を構成するトランジスタのゲートに出力して、該電圧発生回路及びレベルシフト用インバータ回路を制御することを特徴とする付記６乃至１３のいずれかに記載のレベルシフト回路。
（付記１５）異なる電源電圧で動作する内部回路間に付記６乃至１５のいずれかに記載のレベルシフト回路を搭載したことを特徴とする半導体装置。
【００６２】
【発明の効果】
以上詳述したように、この発明は入力側の低電位側電源電圧が低電圧化されても、出力側の高耐圧素子を確実に駆動可能として、安定して動作するレベルシフト回路及びそのレベルシフト回路を構成する電圧発生回路を提供することができる。
【図面の簡単な説明】
【図１】 第一の実施の形態を示す回路図である。
【図２】 第一の実施の形態の動作を示すタイミング波形図である。
【図３】 ＰチャネルＭＯＳトランジスタを示す回路図である。
【図４】 ＰチャネルＭＯＳトランジスタの特性を示す説明図である。
【図５】 第二の実施の形態を示す回路図である。
【図６】 従来例を示す回路図である。
【図７】 低耐圧トランジスタ及び高耐圧トランジスタの特性を示す説明図である。
【符号の説明】
２，５ａ 入力段インバータ回路
３ａ，３ｂ 電圧発生回路
４ａ，６ａ〜６ｄ レベルシフト用インバータ回路
４ｂ，６ｅ 出力段インバータ回路
ＶＤ１ 第一の高電位側電源
ＶＤ２ 第二の高電位側電源
【発明の属する技術分野】
この発明は、異なる電源電圧間で信号を伝達するレベルシフト回路に関するものである。
【０００２】
近年、半導体集積回路装置の多機能化にともない、電源電圧の低電圧化あるいは複数電源化が進んでいる。このような半導体集積回路装置において、異なる電源電圧で動作する回路間にインターフェース回路としてレベルシフト回路が使用される。そして、低電源電圧でも安定して動作するレベルシフト回路が必要となっている。
【０００３】
【従来の技術】
図６は、レベルシフト回路の従来例を示す。入力信号ＩＮが入力されるインバータ回路１には高電位側電源として例えば１Ｖの電源ＶＤ２が供給され、低電位側電源としてグランドＧＮＤ電位が供給される。
【０００４】
前記インバータ回路１の出力端子は、ＮチャネルＭＯＳトランジスタＴr1のゲートに入力され、そのトランジスタＴr1のドレインはＰチャネルＭＯＳトランジスタＴr2のドレインに接続され、ソースはグランドＧＮＤに接続される。そして、トランジスタＴr1，Ｔr2のドレインから出力信号ＯＵＴが出力される。
【０００５】
前記入力信号ＩＮは、ＮチャネルＭＯＳトランジスタＴr3のゲートに入力され、そのトランジスタＴr3のドレインはＰチャネルＭＯＳトランジスタＴr4のドレインに接続され、ソースはグランドＧＮＤに接続される。
【０００６】
前記トランジスタＴr2，Ｔr4のソースには、例えば３Ｖの電源ＶＤ１が供給され、トランジスタＴr2のゲートがトランジスタＴr4のドレインに接続されるとともに、トランジスタＴr4のゲートがトランジスタＴr2のドレインに接続されている。
【０００７】
このようなレベルシフト回路では、入力信号ＩＮがＨレベル、すなわち約１Ｖとなると、インバータ回路１の出力信号はＬレベルとなってほぼグランドＧＮＤレベルとなり、トランジスタＴr1はオフされて、トランジスタＴr4がオフされる。また、トランジスタＴr3はオンされて、トランジスタＴr2がオンされる。
【０００８】
この結果、出力信号ＯＵＴはＨレベル、すなわちほぼ電源ＶＤ１レベルとなる。
入力信号ＩＮがＬレベル、すなわちほぼグランドＧＮＤレベルとなると、インバータ回路１の出力信号はＨレベルとなってほぼ電源ＶＤ２レベルとなり、トランジスタＴr1がオンされて、トランジスタＴr4がオンされる。また、トランジスタＴr3がオフされて、トランジスタＴr2がオフされる。
【０００９】
この結果、出力信号ＯＵＴはＬレベル、すなわちグランドＧＮＤレベルとなる。
従って、電源ＶＤ２とグランドＧＮＤレベルとの間で変化する入力信号ＩＮに基づいて、電源ＶＤ１とグランドＧＮＤとの間で変化する出力信号ＯＵＴが出力され、このような回路は、電源ＶＤ１で動作する回路と、電源ＶＤ２で動作する回路との間に介在されるインターフェース回路として使用される。
【００１０】
【発明が解決しようとする課題】
上記のようなレベルシフト回路では、トランジスタＴr1がオフされるとき、トランジスタＴr2はオンされて、トランジスタＴr1のドレイン・ソース間電圧は約３Ｖとなる。
【００１１】
同様に、トランジスタＴr3がオフされるとき、トランジスタＴr4はオンされて、トランジスタＴr3のドレイン・ソース間電圧は約３Ｖとなる。
従って、トランジスタＴr1，Ｔr3は、３Ｖのドレイン・ソース間電圧に耐え得る高耐圧トランジスタで構成され、これに対しインバータ回路１を構成するトランジスタは約１Ｖの耐圧を備えた低耐圧トランジスタで構成される。
【００１２】
ところが、図７に示すように、上記のような高耐圧トランジスタは低耐圧トランジスタに比べて、より高いゲート・ソース間電圧でオン動作が開始される。
従って、電源ＶＤ２が低電圧化されると、入力信号ＩＮがＨレベルとなっても、トランジスタＴr3を十分にオンさせ得ない場合、あるいはインバータ回路１のＨレベルの出力信号でトランジスタＴr1を十分にオンさせ得ない場合が生じ、このような場合には出力信号ＯＵＴを確実に反転させることができなくなる。
【００１３】
一方、トランジスタＴr1，Ｔr3を低耐圧トランジスタで構成すれば、入力信号ＩＮ及びインバータ回路１の出力信号に基づいて、トランジスタＴr1，Ｔr3を確実にオン・オフさせることができる。
【００１４】
ところが、トランジスタＴr1，Ｔr3がオフされるとき、そのドレイン・ソース間には電源ＶＤ１とグランドＧＮＤとの電位差が印加されるため、その電位差がトランジスタＴr1，Ｔr3の耐圧を越えると、トランジスタＴr1，Ｔr3が破壊されるおそれがある。
【００１５】
この発明の目的は、入力側の高電位側電源電圧が低電圧化されても、出力側の高耐圧素子を確実に駆動可能として、安定して動作するレベルシフト回路及びそのレベルシフト回路を構成する電圧発生回路を提供することにある。
【００１６】
【課題を解決するための手段】
図１に示す電圧発生回路は、高電位側電源と低電位側電源との間に接続され、前記高電位側電源と前記低電位側電源との間の少なくとも一つの中間電圧を生成する電圧発生回路であり、前記高電位側電源と前記低電位側電源との間に直列に接続され、前記高電位側電源と前記低電位側電源との電位差を分圧して前記中間電圧を生成する複数のＰチャネルＭＯＳトランジスタを備え、前記複数のＰチャネルＭＯＳトランジスタは、ゲート端子に供給されるゲート電圧に応答して前記中間電圧を変化させる第１のＰチャネルＭＯＳトランジスタと、ゲート端子がドレイン端子に接続される第２のＰチャネルＭＯＳトランジスタとを含み、前記中間電圧は前記複数のＰチャネルＭＯＳトランジスタの接続ノードに生成される。
【００１７】
また、図１に示すレベルシフト回路は、入力信号が入力される入力段インバータ回路と、前記入力段インバータ回路に供給される第二の高電位側電源電圧とは異なる第一の高電位側電源電圧で動作する出力段インバータ回路と、前記入力段インバータ回路と前記出力段インバータ回路との間に介在されて、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備える。前記レベルシフト部は、前記入力段インバータ回路の出力信号に基づいて、前記第一の高電位側電源電圧を分圧した中間電圧を出力する電圧発生回路と、前記電圧発生回路の中間電圧を電源として動作して、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成される。
【００１８】
【発明の実施の形態】
（第一の実施の形態）
図１は、この発明を具体化したレベルシフト回路の第一の実施の形態を示す。入力信号ＩＮは、インバータ回路２を構成するＰチャネルＭＯＳトランジスタＴr5及びＮチャネルＭＯＳトランジスタＴr6のゲートに入力される。前記トランジスタＴr5のソースには、第二の高電位側電源として例えば１．５Ｖの電源ＶＤ２が供給され、トランジスタＴr6のソースはグランドＧＮＤに接続される。
【００１９】
前記トランジスタＴr5，Ｔr6は、耐圧約１．５Ｖの低耐圧トランジスタで構成され、トランジスタＴr5のバックゲートには前記電源ＶＤ２が供給され、トランジスタＴr6のバックゲートにはグランドＧＮＤが供給される。
【００２０】
このように構成されたインバータ回路２では、入力信号ＩＮがＨレベルとなると、ＬレベルすなわちほぼグランドＧＮＤレベルの出力信号Ｖａを出力し、入力信号ＩＮがＬレベルとなると、Ｈレベルすなわちほぼ電源ＶＤ２レベルの出力信号Ｖａを出力する。
【００２１】
前記インバータ回路２の出力信号ＶａはＰチャネルＭＯＳトランジスタＴr7のゲートに入力され、そのトランジスタＴr7のドレインはグランドＧＮＤに接続される。
【００２２】
前記トランジスタＴr7のソースは、ＰチャネルＭＯＳトランジスタＴr8のドレイン及びゲートに接続され、そのトランジスタＴr8のソースには第一の高電位側電源である例えば３Ｖの電源ＶＤ１が供給される。
【００２３】
前記トランジスタＴr8のバックゲートには電源ＶＤ１が供給され、前記トランジスタＴr7のバックゲートは同トランジスタＴr7のソースに接続される。そして、前記トランジスタＴr7，Ｔr8は耐圧約３Ｖの高耐圧トランジスタで構成される。
【００２４】
前記トランジスタＴr7，Ｔr8は、インバータ回路２の出力信号Ｖａに基づいて、トランジスタＴr7のソースから所定の出力電圧Ｖｂを出力する電圧発生回路３ａとして動作する。
【００２５】
すなわち、前記インバータ回路２の出力信号ＶａがＬレベルとなると、トランジスタＴr7のゲート及びドレインがほぼ同電位となり、トランジスタＴr7がオンされる。
【００２６】
すると、トランジスタＴr7，Ｔr8は同条件でオンされる状態となり、電圧発生回路３ａの出力電圧Ｖｂは第一の高電位側電源ＶＤ1の電圧を２等分した分圧電圧、すなわち第二の高電位側電源ＶＤ２とほぼ等しい１．５Ｖを出力する。
【００２７】
また、インバータ回路２の出力信号ＶａがＨレベルとなると、トランジスタＴr7のゲート・ドレイン間電圧がほぼ１．５Ｖとなるため、トランジスタＴr8に対しトランジスタＴr7のオン抵抗が増大する。
【００２８】
すなわち、図３に示すように、高電位側電源ＶＤがソースに供給され、低電位側電源としてグランドＧＮＤがドレインに供給されたＰチャネルＭＯＳトランジスタＴrpは、図４に示すように、ゲート電圧Ｖｇが高電位側電源ＶＤに近づくにつれて、ソース・ドレイン間のオン抵抗が増大する。
【００２９】
従って、インバータ回路２の出力信号ＶａがＨレベルとなると、トランジスタＴr8のオン抵抗に対し、トランジスタＴr7のオン抵抗が増大して、電圧発生回路３ａの出力電圧Ｖｂは高電位側電源ＶＤ１と低電位側電源ＶＤ２のほぼ中間レベルとなるように設定されている。
【００３０】
前記入力信号ＩＮは、レベルシフト用のインバータ回路４ａに入力される。前記インバータ回路４ａは、ＰチャネルＭＯＳトランジスタＴr9とＮチャネルＭＯＳトランジスタＴr10とで構成され、前記トランジスタＴr9のソースに前記電圧発生回路３ａの出力電圧Ｖｂが高電位側電源として供給される。
【００３１】
トランジスタＴr10のソースはグランドＧＮＤに接続され、トランジスタＴr9，Ｔr10のゲートに前記入力信号ＩＮが入力される。また、トランジスタＴr9のバックゲートには第一の高電位側電源ＶＤ１が供給され、トランジスタＴr10のバックゲートにはグランドＧＮＤ電位が供給される。前記トランジスタＴr9，Ｔr10は、高耐圧トランジスタで構成される。
【００３２】
このように構成されたインバータ回路４ａでは、入力信号ＩＮがＨレベルとなると、出力信号ＶｃはＬレベル、すなわちグランドＧＮＤレベルとなり、入力信号ＩＮがＬレベルとなると、出力信号ＶｃはＨレベル、すなわち電圧発生回路３ａの出力電圧Ｖｂレベルとなる。
【００３３】
前記インバータ回路４ａの出力信号Ｖｃは、出力段のインバータ回路４ｂに入力される。前記インバータ回路４ｂは、ＰチャネルＭＯＳトランジスタＴr11とＮチャネルＭＯＳトランジスタＴr12とで構成され、前記トランジスタＴr11のソースに第一の高電位側電源ＶＤ１が供給される。
【００３４】
トランジスタＴr12のソースはグランドＧＮＤに接続され、トランジスタＴr11，Ｔr12のゲートに前記インバータ回路４ａの出力信号Ｖｃが入力される。また、トランジスタＴr11のバックゲートには第一の高電位側電源ＶＤ１が供給され、トランジスタＴr12のバックゲートにはグランドＧＮＤ電位が供給される。前記トランジスタＴr11，Ｔr12は、高耐圧トランジスタで構成される。
【００３５】
このように構成されたインバータ回路４ｂでは、入力信号ＶｃがＨレベルとなると、出力信号ＯＵＴはＬレベル、すなわちグランドＧＮＤレベルとなり、入力信号ＶｃがＨレベルとなると、出力信号ＯＵＴはＨレベル、すなわち第一の高電位側電源ＶＤ１レベルとなる。
【００３６】
前記インバータ回路４ａ，４ｂは、高電位側電源電圧の１／２の電圧レベルをしきい値として出力信号を反転させるように設定されている。
次に、上記のように構成されたレベルシフト回路の動作を図２に従って説明する。
【００３７】
入力信号ＩＮがＨレベルとなると、インバータ回路２の出力信号ＶａはＬレベル、すなわちグランドＧＮＤレベルとなる。すると、電圧発生回路３ａの出力電圧Ｖｂは、第一の高電位側電源ＶＤ１の１／２の電圧レベル、すなわちほぼ第二の高電位側電源ＶＤ２レベルとなる。
【００３８】
また、Ｈレベルの入力信号ＩＮに基づいて、インバータ回路４ａの出力信号ＶｃはＬレベル、すなわちグランドＧＮＤレベルとなり、その出力信号Ｖｃに基づいてインバータ回路４ｂの出力信号ＯＵＴはＨレベル、すなわち第一の高電位側電源ＶＤ１レベルとなる。
【００３９】
入力信号ＩＮがＬレベルとなると、インバータ回路２の出力信号ＶａはＨレベル、すなわち第二の高電位側電源ＶＤ２レベルとなる。すると、電圧発生回路３ａの出力電圧Ｖｂは、第一の高電位側電源ＶＤ１と第二の高電位側電源ＶＤ２の中間レベルとなる。
【００４０】
また、Ｌレベルの入力信号ＩＮに基づいて、インバータ回路４ａの出力信号Ｖｃは電圧発生回路３ａの出力電圧Ｖｂレベルとなり、その出力信号Ｖｃに基づいてインバータ回路４ｂの出力信号ＯＵＴはＬレベル、すなわちグランドＧＮＤレベルとなる。
【００４１】
上記のように構成されたレベルシフト回路では、次に示す作用効果を得ることができる。
（１）第二の高電位側電源ＶＤ２とグランドＧＮＤとの間で反転する入力信号ＩＮを、第一の高電位側電源ＶＤ１とグランドＧＮＤとの間で反転する出力信号ＯＵＴにレベルシフトして出力することができる。
（２）第一の高電位側電源ＶＤ１が供給されるトランジスタＴr8〜Ｔr12は高耐圧トランジスタで構成されるので、第一の高電位側電源ＶＤ１の印加による破壊を防止することができる。
（３）インバータ回路２の出力信号Ｖａの反転により、電圧発生回路３ａの出力電圧Ｖｂを、第一の高電位側電源ＶＤ１の１／２の電圧レベル、すなわち第二の高電位側電源ＶＤ２の電圧レベルと、第一の高電位側電源ＶＤ１と第二の高電位側電源ＶＤ２の中間レベルとのいずれかに切換えて出力することができる。
（４）入力信号ＩＮがＨレベル、すなわち第二の高電位側電源ＶＤ２レベルとなるとき、インバータ回路４ａには、第一の高電位側電源ＶＤ１の１／２の電圧レベルとなる電圧発生回路３ａの出力電圧Ｖｂが高電位側電源として供給される。従って、インバータ回路４ａは入力信号ＩＮを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｃを出力することができる。
（５）入力信号ＩＮがＬレベル、すなわちグランドＧＮＤレベルとなったとき、インバータ回路４ａの出力信号ＶｃはＨレベル、すなわち電圧発生回路３ａの出力電圧Ｖｂレベルとなる。このとき、電圧発生回路３ａの出力電圧Ｖｂは第一の高電位側電源ＶＤ１と第二の高電位側電源ＶＤ２との中間レベルであるので、インバータ回路４ｂはインバータ回路４ａのＨレベルの出力信号Ｖｃを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号ＯＵＴを出力することができる。従って、入力信号ＩＮと電圧発生回路３ａの出力電圧Ｖｂに基づいて、インバータ回路４ａ，４ｂを確実に動作させて、入力信号ＩＮをレベルシフトした出力信号ＯＵＴを出力することができる。
（第二の実施の形態）
図５は、第二の実施の形態を示す。インバータ回路５ａ，５ｂには１Ｖの第二の高電位側電源ＶＤ２が供給されるとともに、低電位側電源としてグランドＧＮＤが供給される。そして、インバータ回路５ａ，５ｂは、第二の高電位側電源ＶＤ２とグランドＧＮＤレベルの中間電位をしきい値として出力信号を反転させる。
【００４２】
入力信号ＩＮは、インバータ回路５ａに入力され、インバータ回路５ａの出力信号Ｖｄがインバータ回路５ｂに入力される。従って、入力信号ＩＮがＨレベルとなると、インバータ回路５ａの出力信号ＶｄはＬレベル、すなわちグランドＧＮＤレベルとなり、インバータ回路５ｂの出力信号ＶｅはＨレベル、すなわち電源ＶＤ２レベルとなる。
【００４３】
また、入力信号ＩＮがＬレベルとなると、インバータ回路５ａの出力信号ＶｄはＨレベル、すなわち電源ＶＤ２レベルとなり、インバータ回路５ｂの出力信号ＶｅはＬレベル、すなわちグランドＧＮＤレベルとなる。
【００４４】
前記インバータ回路５ａ，５ｂを構成するトランジスタは、耐圧１Ｖの低耐圧トランジスタで構成される。
電圧発生回路３ｂは、耐圧３Ｖの高耐圧トランジスタで構成されるＰチャネルＭＯＳトランジスタＴr13〜Ｔr15が第一の高電位側電源ＶＤ１とグランドＧＮＤとの間で直列に接続され、トランジスタＴr13，Ｔr14のゲートは各ドレインに接続され、トランジスタＴr15のゲートには前記インバータ回路５ｂの出力信号Ｖｅが入力される。
【００４５】
また、各トランジスタＴr13〜Ｔr15のバックゲートには、それぞれそのソース電位が供給される。そして、トランジスタＴr14のソースから第一の出力電圧Ｖref1が出力され、トランジスタＴr15のソースから第二の出力電圧Ｖref2が出力される。
【００４６】
このような電圧発生回路３ｂは、インバータ回路５ｂの出力信号ＶｅがＬレベルとなると、トランジスタＴr13〜Ｔr15は同条件でオンされる状態となり、第一及び第二の出力電圧Ｖref1，Ｖref2は、第一の高電位側電源ＶＤ１の電圧を３等分した分圧電圧となる。従って、第一の出力電圧Ｖref1は２Ｖ、第二の出力電圧Ｖref2は１Ｖとなる。
【００４７】
また、インバータ回路５ｂの出力信号ＶｅがＨレベルとなると、トランジスタＴr15のオン抵抗が増大する。このとき、第二の出力電圧Ｖref2は１．６Ｖとなるように設定され、第一の出力電圧Ｖref1は第一の高電位側電源ＶＤ１と１．６Ｖとの中間レベルである２．３Ｖとなる。
【００４８】
直列に接続されたインバータ回路６ａ〜６ｅは、耐圧３Ｖの高耐圧用トランジスタで構成され、インバータ回路６ａ〜６ｄはレベルシフト用として動作し、インバータ回路６ｅは出力段インバータ回路として動作する。
【００４９】
インバータ回路６ａには、高電位側電源として前記電圧発生回路３ｂの第二の出力電圧Ｖref2が入力され、低電位側電源としてグランドＧＮＤが供給され、前記インバータ回路５ａの出力信号Ｖｄが入力される。
【００５０】
従って、入力信号ＩＮがＨレベルとなると、インバータ回路６ａの入力信号ＶｄはＬレベルとなり、電圧発生回路３ｂの第二の出力電圧Ｖref2は１．６Ｖとなる。すると、インバータ回路６ａはＨレベル、すなわち１．６Ｖの出力信号Ｖｆをインバータ回路６ｂに出力する。
【００５１】
また、入力信号ＩＮがＬレベルとなると、インバータ回路６ａの入力信号ＶｄはＨレベルとなり、電圧発生回路３ｂの第二の出力電圧Ｖref2は１Ｖとなる。すると、インバータ回路６ａは入力信号Ｖｄを確実にＨレベルと判定して、Ｌレベル、すなわちグランドＧＮＤレベルの出力信号Ｖｆをインバータ回路６ｂに出力する。
【００５２】
前記インバータ回路６ｂ，６ｃには、高電位側電源として電圧発生回路３ｂの第一の出力電圧Ｖref1が供給され、低電位側電源としてグランドＧＮＤが供給される。
【００５３】
そして、インバータ回路６ｂの入力信号ＶｆがＨレベル、すなわち１．６Ｖとなったとき、高電位側電源として入力される第一の出力電圧Ｖref1は２．３Ｖとなるため、インバータ回路６ｂは１．６Ｖの入力信号Ｖｆを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｇをインバータ回路６ｃに出力する。
【００５４】
また、インバータ回路６ｂの入力信号ＶｆがＬレベルとなるとき、高電位側電源として入力される第一の出力電圧Ｖref1は２Ｖとなるため、インバータ回路６ｂはＨレベル、すなわち２Ｖの出力信号Ｖｇをインバータ回路６ｃに出力する。
【００５５】
インバータ回路６ｃは、入力信号ＶｇがＨレベルとなると、高電位側電源として入力される第一の出力電圧Ｖref1は２Ｖとなるため、入力信号Ｖｇを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｈをインバータ回路６ｄに出力する。
【００５６】
また、入力信号ＶｇがＬレベルとなると、高電位側電源として入力される第一の出力電圧Ｖref1は２．３Ｖとなるため、Ｈレベルすなわち２．３Ｖの出力信号Ｖｈをインバータ回路６ｄに出力する。
【００５７】
インバータ回路６ｄ，６ｅには、高電位側電源として第一の高電位側電源ＶＤ１が供給され、低電位側電源としてグランドＧＮＤが供給される。
インバータ回路６ｄの入力信号ＶｈがＨレベル、すなわち２．３Ｖとなると、その入力信号Ｖｈは第一の高電位側電源ＶＤ１とグランドＧＮＤとの中間レベルより高電位であるので、インバータ回路６ｄは入力信号Ｖｈを確実にＨレベルと判定して、ＬレベルすなわちグランドＧＮＤレベルの出力信号Ｖｉをインバータ回路６ｅに出力する。
【００５８】
また、入力信号ＶｈがＬレベル、すなわちグランドＧＮＤレベルとなると、インバータ回路６ｄはＨレベル、すなわち第一の高電位側電源ＶＤ１レベルの出力信号Ｖｉをインバータ回路６ｅに出力する。
【００５９】
インバータ回路６ｅは、入力信号Ｖｉを反転させて、出力信号ＯＵＴとして出力する。
このような動作により、入力信号ＩＮは６段のインバータ回路５ａ，６ａ〜６ｅを介して出力信号ＯＵＴとして出力されるため、入力信号ＩＮと出力信号ＯＵＴは同相の信号となる。
【００６０】
上記のように構成されたレベルシフト回路では、次に示す作用効果を得ることができる。
（１）第二の高電位側電源ＶＤ２とグランドＧＮＤとの間で反転する入力信号ＩＮを、第一の高電位側電源ＶＤ１とグランドＧＮＤとの間で反転する出力信号ＯＵＴにレベルシフトして出力することができる。
（２）第一の高電位側電源ＶＤ１が供給されるトランジスタＴr13〜Ｔr15及びインバータ回路６ａ〜６ｅは高耐圧トランジスタで構成されるので、第一の高電位側電源ＶＤ１の印加による破壊を防止することができる。
（３）インバータ回路５ｂの出力信号Ｖｅの反転により、電圧発生回路３ｂの第一及び第二の出力電圧Ｖref1，Ｖref2を、第一の高電位側電源ＶＤ１とグランドＧＮＤとの電位差を３等分した電圧レベルと、それより高電位側にシフトした電圧レベルとのいずれかに切換えて出力することができる。
（４）入力信号ＩＮがＬレベルとなって、インバータ回路５ａの出力信号ＶｄがＨレベル、すなわち第二の高電位側電源ＶＤ２レベルである１Ｖとなるとき、インバータ回路６ａには、電圧発生回路３ｂから第一の高電位側電源ＶＤ１の１／３の電圧レベル、すなわち１Ｖの出力電圧Ｖref2が高電位側電源として供給される。従って、インバータ回路６ａは入力信号Ｖｄを確実にＨレベルと判定して、Ｌレベル、すなわちグランドＧＮＤレベルの出力信号Ｖｆを出力することができる。
（５）入力信号ＩＮがＨレベルとなって、インバータ回路５ａの出力信号ＶｄがグランドＧＮＤレベルとなったとき、インバータ回路６ａには電圧発生回路３ｂから１．６Ｖの第二の出力電圧Ｖref2が高電位側電源として入力され、インバータ回路６ｂには２．３Ｖの第一の出力電圧Ｖref1が高電位側電源として入力される。すると、インバータ回路６ａから出力されるＨレベルの出力信号Ｖｆは、１，６Ｖとなり第一の出力信号Ｖref1の中間レベルより高電位となるので、インバータ回路６ｂでは入力信号Ｖｆを確実にＨレベルと判定して、Ｌレベルの出力信号Ｖｇを出力することができる。
（６）インバータ回路６ｂがＬレベルの出力信号Ｖｇを出力するとき、インバータ回路６ｃの出力信号ＶｈはＨレベル、すなわち２．３Ｖとなる。すると、インバータ回路６ｄでは、入力信号Ｖｈは第一の高電位側電源ＶＤ１の中間レベルより高電位であるので、入力信号Ｖｈを確実にＨレベルと判定して、Ｌレベルの出力信号Ｖｉを出力することができる。
（７）電圧発生回路３ｂで第一の高電位側電源ＶＤ１を分圧して、インバータ回路６ａ〜６ｅを３段階の電源で駆動することができる。従って、前記第一の実施の形態に比して、第一の高電位側電源ＶＤ１と、第二の高電位側電源ＶＤ２との電位差が大きくなっても、すなわち第二の高電位側電源ＶＤ２が低電圧化されても、高耐圧トランジスタで構成されるインバータ回路６ａ〜６ｄを確実に動作させることができる。
（８）入力段インバータ回路の出力信号は、電圧発生回路及びレベルシフト用インバータ回路を構成するトランジスタのゲートにのみ入力される。従って、電圧発生回路及びレベルシフト用インバータ回路の動作に基づいて、低耐圧トランジスタで構成される入力段インバータ回路が破壊されることはない。
【００６１】
上記実施の形態は、次に示すように変更することもできる。
・電圧発生回路は、さらに多数のＰチャネルＭＯＳトランジスタを直列に接続して、さらに多種類の出力電圧を生成するようにしてもよい。
・電圧発生回路は、ＰチャネルＭＯＳトランジスタに代えて、ＮチャネルＭＯＳトランジスタで構成してもよい。この場合には、最も高電位側のトランジスタのゲート電圧を制御し、他のトランジスタのゲートをドレインに接続する。
・前記電圧生成回路を構成するトランジスタのうち、ゲートをドレインに接続したトランジスタを固定抵抗に置換してもよい。
（付記１）高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたＭＯＳトランジスタで構成して、該ＭＯＳトランジスタのオン抵抗を制御することにより前記出力電圧レベルを昇降可能としたことを特徴とする電圧発生回路。
（付記２）高電位側電源と低電位側電源との間に複数のＭＯＳトランジスタを直列に接続し、前記ＭＯＳトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、少なくとも一つのＭＯＳトランジスタのゲート電圧を制御することにより、前記出力電圧レベルを昇降可能としたことを特徴とする電圧発生回路。
（付記３）前記ＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタで構成し、低電位側に接続されたＰチャネルＭＯＳトランジスタのゲート電圧の制御に基づいてオン抵抗を制御することを特徴とする付記２記載の電圧発生回路。
（付記４）高電位側電源と低電位側電源との間に３つのＰチャネルＭＯＳトランジスタを直列に接続し、最も低電位側に接続されたＰチャネルＭＯＳトランジスタのゲート電圧を制御するとともに、低電位側に接続された２つのＰチャネルＭＯＳトランジスタのソースから出力電圧を出力することを特徴とする付記２記載の電圧発生回路。
（付記５）前記分圧素子は、固定抵抗素子で形成したことを特徴とする付記１記載の電圧発生回路。
（付記６）入力信号が入力される入力段インバータ回路と、出力段インバータ回路と、前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備えたレベルシフト回路であって、前記レベルシフト部は、前記入力段インバータ回路の出力信号に基づいて、前記第一の高電位側電源電圧を分圧した出力電圧を出力する電圧発生回路と、前記電圧発生回路の出力電圧を電源として動作して、前記入力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成したことを特徴とするレベルシフト回路。
（付記７）前記電圧発生回路は、第一の高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、第一の高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたＭＯＳトランジスタで構成して、該ＭＯＳトランジスタのオン抵抗を制御することにより前記出力電圧レベルを昇降可能としたことを特徴とする付記６記載のレベルシフト回路。
（付記８）前記電圧発生回路は、第一の高電位側電源と低電位側電源との間に複数のＭＯＳトランジスタを直列に接続し、前記ＭＯＳトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記第一の高電位側電源と低電位側電源との電位差を分圧した出力電圧を出力可能とし、少なくとも一つのＭＯＳトランジスタのゲート電圧を制御することにより、前記出力電圧レベルを昇降可能としたことを特徴とする付記６記載のレベルシフト回路。
（付記９）前記ゲート電圧と、前記レベルシフト用インバータ回路に入力される電圧とを逆相としたことを特徴とする付記７または８記載のレベルシフト回路。
（付記１０）前記ＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタで構成し、最も低電位側に接続されたＰチャネルＭＯＳトランジスタのゲート電圧の制御に基づいてオン抵抗を制御することを特徴とする付記７記載のレベルシフト回路。
（付記１１）前記レベルシフト用インバータ回路は、直列に接続された複数のインバータ回路で構成し、前記各インバータ回路は前記電圧発生回路の複数の出力電圧のいずれかをそれぞれ電源として動作することを特徴とする付記６乃至９のいずれかに記載のレベルシフト回路。
（付記１２）前記電圧発生回路の同一レベルの出力電圧を電源として動作する複数のレベルシフト用インバータ回路のうち、最終段のインバータ回路の入力信号は、前記レベルシフト用インバータ回路の初段の入力信号と同相としたことを特徴とする付記１１記載のレベルシフト回路。
（付記１３）前記入力段インバータ回路は、低耐圧トランジスタで構成し、前記電圧発生回路及びレベルシフト用インバータ回路は、高耐圧トランジスタで構成したことを特徴とする付記６乃至１２のいずれかに記載のレベルシフト回路。
（付記１４）前記入力段インバータ回路は、その出力信号を前記電圧発生回路及びレベルシフト用インバータ回路を構成するトランジスタのゲートに出力して、該電圧発生回路及びレベルシフト用インバータ回路を制御することを特徴とする付記６乃至１３のいずれかに記載のレベルシフト回路。
（付記１５）異なる電源電圧で動作する内部回路間に付記６乃至１５のいずれかに記載のレベルシフト回路を搭載したことを特徴とする半導体装置。
【００６２】
【発明の効果】
以上詳述したように、この発明は入力側の低電位側電源電圧が低電圧化されても、出力側の高耐圧素子を確実に駆動可能として、安定して動作するレベルシフト回路及びそのレベルシフト回路を構成する電圧発生回路を提供することができる。
【図面の簡単な説明】
【図１】 第一の実施の形態を示す回路図である。
【図２】 第一の実施の形態の動作を示すタイミング波形図である。
【図３】 ＰチャネルＭＯＳトランジスタを示す回路図である。
【図４】 ＰチャネルＭＯＳトランジスタの特性を示す説明図である。
【図５】 第二の実施の形態を示す回路図である。
【図６】 従来例を示す回路図である。
【図７】 低耐圧トランジスタ及び高耐圧トランジスタの特性を示す説明図である。
【符号の説明】
２，５ａ 入力段インバータ回路
３ａ，３ｂ 電圧発生回路
４ａ，６ａ〜６ｄ レベルシフト用インバータ回路
４ｂ，６ｅ 出力段インバータ回路
ＶＤ１ 第一の高電位側電源
ＶＤ２ 第二の高電位側電源
Claims (11)
- 高電位側電源と低電位側電源との間に接続され、前記高電位側電源と前記低電位側電源との間の少なくとも一つの中間電圧を生成する電圧発生回路であって、
前記高電位側電源と前記低電位側電源との間に直列に接続され、前記高電位側電源と前記低電位側電源との電位差を分圧して前記中間電圧を生成する複数のＰチャネルＭＯＳトランジスタを備え、
前記複数のＰチャネルＭＯＳトランジスタは、ゲート端子に供給されるゲート電圧に応答して前記中間電圧を変化させる第１のＰチャネルＭＯＳトランジスタと、ゲート端子がドレイン端子に接続される第２のＰチャネルＭＯＳトランジスタと含み、
前記中間電圧は前記第２のＰチャネルＭＯＳトランジスタの接続ノードに生成されることを特徴とする電圧発生回路。 - 高電位側電源と低電位側電源との間に接続され、前記高電位側電源と前記低電位側電源との間の少なくとも一つの中間電圧を生成する電圧発生回路であって、
前記高電位側電源と前記低電位側電源との間に直列に接続され、前記高電位側電源と前記低電位側電源との電位差を分圧して前記中間電圧を生成する複数のＰチャネルＭＯＳトランジスタと、
前記高電位電源よりも低電位の電圧源により駆動される第１のインバータと、
前記中間電圧と前記低電位側電源との間に接続され、前記第１のインバータへの入力信号により制御される第２のインバータとを備え、
前記複数のＰチャネルＭＯＳトランジスタは、ゲート端子に供給されるゲート電圧に応答して前記中間電圧を変化させる第１のＰチャネルＭＯＳトランジスタと、ゲート端子がドレイン端子に接続される第２のＰチャネルＭＯＳトランジスタとを含み、
前記中間電圧は前記第２のＰチャネルＭＯＳトランジスタの接続ノードに生成されることを特徴とする電圧発生回路。 - 前記第１のＰチャネルＭＯＳトランジスタを前記複数のＰチャネルＭＯＳトランジスタの中で低電位側に接続し、前記第１のＰチャネルＭＯＳトランジスタのゲート電圧の制御に基づいて該第１のＰチャネルＭＯＳトランジスタのオン抵抗を制御することを特徴とする請求項１または２記載の電圧発生回路。
- 前記高電位側電源と前記低電位側電源との間に、第１及び第２のＰチャネルＭＯＳトランジスタを含む３つのＰチャネルＭＯＳトランジスタを直列に接続し、最も低電位側に前記第１のＰチャネルＭＯＳトランジスタを接続して該第１のＰチャネルＭＯＳトランジスタのゲート電圧を制御するとともに、低電位側に接続された２つのＰチャネルＭＯＳトランジスタのソースから前記中間電圧を出力電圧として出力することを特徴とする請求項１または２記載の電圧発生回路。
- 第１の電圧と、第１の電圧よりも低電位の第２の電圧との間に接続され、前記第１の電圧と前記第２の電圧との間の少なくとも１つの中間電圧を生成する電圧発生回路であって、
前記第２の電圧と前記中間電圧との間に接続される第１のＰチャネルＭＯＳトランジスタと、
前記中間電圧と前記第１の電圧との間に接続され、且つ、そのドレイン端子が前記第１のＰチャネルＭＯＳトランジスタのソース端子と接続される第２のＰチャネルＭＯＳトランジスタと、
前記第１の電圧と異なる電圧により駆動され、前記第１のＰチャネルＭＯＳトランジスタのゲート端子にゲート電圧を供給する第１のインバータと、
前記中間電圧と前記第２の電圧との間に接続され、前記第１のインバータへの入力信号により制御される第２のインバータとを備え、
前記第２のＰチャネルＭＯＳトランジスタのゲート端子とドレイン端子とを接続し、前記ゲート端子とドレイン端子とが接続された接続ノードに前記中間電圧が生成され、
前記第１のＰチャネルＭＯＳトランジスタは、そのゲート端子に前記第１のインバータから供給される前記ゲート電圧に応答して前記中間電圧を変化させることを特徴とする電 圧発生回路。 - 入力信号が入力される入力段インバータ回路と、
出力段インバータ回路と、
前記入力段インバータ回路の出力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト部とを備えたレベルシフト回路であって、
前記レベルシフト部は、
第一の高電位側電源電圧を分圧した中間電圧を、前記入力段インバータ回路の出力信号に基づいて該中間電圧の電圧値を変動させて出力する電圧発生回路と、前記電圧発生回路の中間電圧を電源として動作して、前記入力信号に基づいて前記出力段インバータ回路を駆動するレベルシフト用インバータ回路とから構成されることを特徴とするレベルシフト回路。 - 前記電圧発生回路は、前記第一の高電位側電源と低電位側電源との間に複数の分圧素子を直列に接続して、前記第一の高電位側電源と前記低電位側電源との電位差を分圧した前記中間電圧を出力可能とし、前記分圧素子の少なくとも一つは、ゲート電圧の制御に基づいてオン抵抗を制御可能としたＭＯＳトランジスタで構成して、該ＭＯＳトランジスタのオン抵抗を制御することにより前記中間電圧レベルを昇降可能としたことを特徴とする請求項６記載のレベルシフト回路。
- 前記電圧発生回路は、前記第一の高電位側電源と低電位側電源との間に複数のＭＯＳトランジスタを直列に接続し、前記ＭＯＳトランジスタはゲート端子とドレイン端子とを短絡することにより、前記各トランジスタのドレインから前記第一の高電位側電源と前記低電位側電源との電位差を分圧した前記中間電圧を出力可能とし、少なくとも一つのＭＯＳトランジスタのゲート電圧を制御することにより、前記中間電圧レベルを昇降可能としたことを特徴とする請求項６記載のレベルシフト回路。
- 前記ゲート電圧と、前記レベルシフト用インバータ回路に入力される電圧とを逆相としたことを特徴とする請求項７または８記載のレベルシフト回路。
- 前記レベルシフト用インバータ回路は、直列に接続された複数のインバータ回路で構成し、前記各インバータ回路は前記電圧発生回路の複数の中間電圧のいずれかをそれぞれ電源として動作することを特徴とする請求項６乃至９のいずれかに記載のレベルシフト回路。
- 異なる電源電圧で動作する内部回路間に請求項６乃至１０のいずれかに記載のレベルシフト回路を搭載したことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353576A JP3916931B2 (ja) | 2001-11-19 | 2001-11-19 | 電圧発生回路、レベルシフト回路及び半導体装置 |
| US10/103,761 US6621322B2 (en) | 2001-11-19 | 2002-03-25 | Voltage generating circuit, level shift circuit and semiconductor device |
| KR1020020021124A KR100812878B1 (ko) | 2001-11-19 | 2002-04-18 | 전압 발생 회로, 레벨 시프트 회로 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353576A JP3916931B2 (ja) | 2001-11-19 | 2001-11-19 | 電圧発生回路、レベルシフト回路及び半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003152525A JP2003152525A (ja) | 2003-05-23 |
| JP2003152525A5 JP2003152525A5 (ja) | 2005-07-14 |
| JP3916931B2 true JP3916931B2 (ja) | 2007-05-23 |
Family
ID=19165572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001353576A Expired - Fee Related JP3916931B2 (ja) | 2001-11-19 | 2001-11-19 | 電圧発生回路、レベルシフト回路及び半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6621322B2 (ja) |
| JP (1) | JP3916931B2 (ja) |
| KR (1) | KR100812878B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4487559B2 (ja) * | 2003-12-18 | 2010-06-23 | 株式会社ニコン | レベルシフト回路、並びに、これを用いたアクチュエータ装置及び光スイッチシステム |
| US8736304B2 (en) * | 2005-06-30 | 2014-05-27 | International Business Machines Corporation | Self-biased high speed level shifter circuit |
| JP4955254B2 (ja) | 2005-10-31 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | Ｐｄｐ駆動装置及び表示装置 |
| KR100801031B1 (ko) * | 2006-08-11 | 2008-02-04 | 삼성전자주식회사 | 레벨 쉬프팅 회로 및 레벨 쉬프팅 방법 |
| US7589560B2 (en) * | 2006-10-19 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | Apparatus for configuring I/O signal levels of interfacing logic circuits |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422107A (en) * | 1987-07-17 | 1989-01-25 | Oki Electric Ind Co Ltd | Voltage level detecting circuit |
| JPH0537344A (ja) * | 1991-06-26 | 1993-02-12 | Nec Kyushu Ltd | レベル変換回路 |
| EP0882265A1 (en) * | 1996-02-20 | 1998-12-09 | Intergraph Corporation | Apparatus and method for signal handling on gtl-type buses |
| KR100261179B1 (ko) * | 1997-12-26 | 2000-07-01 | 김영환 | 씨모스 전압 레벨 쉬프트 회로 |
| JP3481121B2 (ja) * | 1998-03-20 | 2003-12-22 | 松下電器産業株式会社 | レベルシフト回路 |
| US6127848A (en) * | 1998-07-20 | 2000-10-03 | National Semiconductor Corporation | Voltage translator with gate oxide breakdown protection |
| US6194944B1 (en) * | 1999-04-29 | 2001-02-27 | National Semiconductor Corporation | Input structure for I/O device |
| JP3556533B2 (ja) * | 1999-07-27 | 2004-08-18 | シャープ株式会社 | レベルシフタ回路 |
| KR100324336B1 (ko) * | 2000-02-10 | 2002-02-16 | 박종섭 | 메모리 소자의 레벨 시프트 초기화 회로 |
| US6462602B1 (en) * | 2001-02-01 | 2002-10-08 | Lattice Semiconductor Corporation | Voltage level translator systems and methods |
-
2001
- 2001-11-19 JP JP2001353576A patent/JP3916931B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,761 patent/US6621322B2/en not_active Expired - Lifetime
- 2002-04-18 KR KR1020020021124A patent/KR100812878B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100812878B1 (ko) | 2008-03-11 |
| US20030094988A1 (en) | 2003-05-22 |
| KR20030041755A (ko) | 2003-05-27 |
| US6621322B2 (en) | 2003-09-16 |
| JP2003152525A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4836469B2 (ja) | 階調電圧発生回路 | |
| JP2993462B2 (ja) | 出力バッファ回路 | |
| JP3981539B2 (ja) | 半導体集積回路装置 | |
| JP4253720B2 (ja) | パワーオンリセット回路 | |
| JPH11274912A (ja) | レベルシフト回路 | |
| JPH1188147A (ja) | レベルシフト回路 | |
| JPH10336007A (ja) | レベルコンバータ、出力回路及び入出力回路 | |
| US6741230B2 (en) | Level shift circuit and image display device | |
| US5237212A (en) | Level converting circuit | |
| JP3916931B2 (ja) | 電圧発生回路、レベルシフト回路及び半導体装置 | |
| JP4425620B2 (ja) | 出力回路 | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| US20050057553A1 (en) | Scan driver and scan driving system with low input voltage, and their level shift voltage circuit | |
| KR19980050807A (ko) | 고출력 전압 생성용 반도체 회로 | |
| JP2014003541A (ja) | 半導体集積回路、および、スイッチ装置 | |
| JP2011135150A (ja) | Ｄ／ａコンバータ回路及びその電圧供給制御方法 | |
| JP4641660B2 (ja) | レベルシフト回路 | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JP2006025085A (ja) | Ｃｍｏｓ駆動回路 | |
| JP2004128162A (ja) | 半導体装置 | |
| JP5169348B2 (ja) | 駆動装置 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| KR100324320B1 (ko) | 레벨시프트 회로 | |
| US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |