JP3477715B2 - 液晶表示素子、その製造方法及び電子機器 - Google Patents
液晶表示素子、その製造方法及び電子機器Info
- Publication number
- JP3477715B2 JP3477715B2 JP53019896A JP53019896A JP3477715B2 JP 3477715 B2 JP3477715 B2 JP 3477715B2 JP 53019896 A JP53019896 A JP 53019896A JP 53019896 A JP53019896 A JP 53019896A JP 3477715 B2 JP3477715 B2 JP 3477715B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- insulating film
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明は、画素電極が複数に分割された液晶表示素
子、その製造方法及び電子機器に関する。
子、その製造方法及び電子機器に関する。
［背景技術］
例えばフラット・パネルディスプレイ1994「大型への
飛躍に必須の広視野角技術TFTの量産パネルに適用始ま
る」（1993年12月10日、日経BP社出版、P166）に記載さ
れているように、液晶パネルの広視野角技術として種々
の手法が試みられている。代表的なものとしては（１）
ラビング処理等の工夫により液晶配向を制御する手法、
（２）制御コンデンサを用いて液晶分子に印加する電圧
を制御する等の手法が知られている。
飛躍に必須の広視野角技術TFTの量産パネルに適用始ま
る」（1993年12月10日、日経BP社出版、P166）に記載さ
れているように、液晶パネルの広視野角技術として種々
の手法が試みられている。代表的なものとしては（１）
ラビング処理等の工夫により液晶配向を制御する手法、
（２）制御コンデンサを用いて液晶分子に印加する電圧
を制御する等の手法が知られている。
上記（１）の手法は、同一方向にそろっている液晶分
子の向きを全方向に均等化しようとするものである。し
かしながらこの手法には、工程が複雑になる・再現性が
良くない等の種々の問題がある。
子の向きを全方向に均等化しようとするものである。し
かしながらこの手法には、工程が複雑になる・再現性が
良くない等の種々の問題がある。
一方、上記（２）の手法としては、例えば特開平４−
348323、特開平５−107556、特開平３−122621等の背景
技術が知られている。しかしながらこれらの背景技術に
は、制御コンデンサ（制御容量）、付加コンデンサを形
成するために、特別な電極形成工程、誘電体膜（絶縁
層）形成工程等を付加する必要があり、工程が長くなる
等の問題があった。
348323、特開平５−107556、特開平３−122621等の背景
技術が知られている。しかしながらこれらの背景技術に
は、制御コンデンサ（制御容量）、付加コンデンサを形
成するために、特別な電極形成工程、誘電体膜（絶縁
層）形成工程等を付加する必要があり、工程が長くなる
等の問題があった。
同様に上記（２）の手法として、例えば特開平６−10
2537、特開平５−341318、特開平６−95144、特開平５
−289108等の背景技術が知られている。これらの背景技
術では、ゲート絶縁膜、遮光層上の誘電体膜等を用いて
制御コンデンサを形成しており、これらのゲート絶縁
膜、誘電体膜にピンホールが生じると画素欠陥、線欠陥
等をひきおこす。このためこれらの膜厚を厚くする必要
があり、この結果、制御コンデンサの単位面積当たりの
容量が小さくなる。単位面積当たりの容量が小さいと、
必要とされる容量を得るためには、制御コンデンサの形
成面積を大きくする必要があり、これにより液晶パネル
の開口率（光透過特性）等が悪化する。また制御コンデ
ンサの形成面積が大きいと、欠陥等も生じやすくなる。
2537、特開平５−341318、特開平６−95144、特開平５
−289108等の背景技術が知られている。これらの背景技
術では、ゲート絶縁膜、遮光層上の誘電体膜等を用いて
制御コンデンサを形成しており、これらのゲート絶縁
膜、誘電体膜にピンホールが生じると画素欠陥、線欠陥
等をひきおこす。このためこれらの膜厚を厚くする必要
があり、この結果、制御コンデンサの単位面積当たりの
容量が小さくなる。単位面積当たりの容量が小さいと、
必要とされる容量を得るためには、制御コンデンサの形
成面積を大きくする必要があり、これにより液晶パネル
の開口率（光透過特性）等が悪化する。また制御コンデ
ンサの形成面積が大きいと、欠陥等も生じやすくなる。
更に、液晶パネルにおいては、画素電極に蓄えられる
電荷を保持するための保持コンデンサ（保持容量）が必
要であり、上記（２）の手法に如何にしてこの保持コン
デンサ形成技術を組み合わせるかについても大きな技術
的課題となる。
電荷を保持するための保持コンデンサ（保持容量）が必
要であり、上記（２）の手法に如何にしてこの保持コン
デンサ形成技術を組み合わせるかについても大きな技術
的課題となる。
本発明は以上述べた技術的課題を解決するためになさ
れたものであり、その目的とするところは、簡易なプロ
セスで液晶パネルの視角特性等を改善できる液晶表示素
子、その製造方法及び電子機器を提供することにある。
れたものであり、その目的とするところは、簡易なプロ
セスで液晶パネルの視角特性等を改善できる液晶表示素
子、その製造方法及び電子機器を提供することにある。
［発明の開示］
上記課題を解決するために本発明は、薄膜トランジス
タと、該薄膜トランジスタに接続され、対向電極との間
に封入される液晶層を駆動する画素電極とを少なくとも
含む液晶表示素子であって、前記画素電極を分割した第
１〜第Ｎ（Ｎは２以上の整数）の副画素電極と、前記薄
膜トランジスタのソース電極を保護するための保護絶縁
膜の下方に設けられる第１〜第Ｌ（Ｌは整数）の制御容
量電極と、前記保護絶縁膜を介して、第（Ｍ−１）（Ｍ
は整数であり、１＜Ｍ≦Ｎ）の副画素電極と、第Ｋ（Ｋ
は整数であり、１≦Ｋ≦Ｌ）の制御容量電極とにより形
成される第（Ｉ−１）（Ｉは２以上の整数）の制御容量
と、前記保護絶縁膜を介して、第Ｍの副画素電極と、第
Ｋの制御容量電極とにより形成される第Ｉの制御容量と
を含むことを特徴とする。
タと、該薄膜トランジスタに接続され、対向電極との間
に封入される液晶層を駆動する画素電極とを少なくとも
含む液晶表示素子であって、前記画素電極を分割した第
１〜第Ｎ（Ｎは２以上の整数）の副画素電極と、前記薄
膜トランジスタのソース電極を保護するための保護絶縁
膜の下方に設けられる第１〜第Ｌ（Ｌは整数）の制御容
量電極と、前記保護絶縁膜を介して、第（Ｍ−１）（Ｍ
は整数であり、１＜Ｍ≦Ｎ）の副画素電極と、第Ｋ（Ｋ
は整数であり、１≦Ｋ≦Ｌ）の制御容量電極とにより形
成される第（Ｉ−１）（Ｉは２以上の整数）の制御容量
と、前記保護絶縁膜を介して、第Ｍの副画素電極と、第
Ｋの制御容量電極とにより形成される第Ｉの制御容量と
を含むことを特徴とする。
また本発明は、薄膜トランジスタと、該薄膜トランジ
スタに接続され、対向電極との間に封入される液晶層を
駆動する画素電極とを少なくとも含む液晶表示素子の製
造方法であって、（Ａ）第１〜第Ｌ（Ｌは整数）の制御
容量電極を形成する工程と、（Ｂ）該第１〜第Ｌの制御
容量電極の上方に、前記薄膜トランジスタのソース電極
を保護するための保護絶縁膜を形成する工程と、（Ｃ）
前記画素電極を分割した第１〜第Ｎ（Ｎは２以上の整
数）の副画素電極を形成する工程とを含み、前記工程
（Ａ）〜（Ｃ）により、前記保護絶縁膜を介して、第
（Ｍ−１）（Ｍは整数であり、１＜Ｍ≦Ｎ）の副画素電
極と、第Ｋ（Ｋは整数であり、１≦Ｋ≦Ｌ）の制御容量
電極とにより形成される第（Ｉ−１）（Ｉは２以上の整
数）の制御容量を形成すると共に、前記保護絶縁膜を介
して、第Ｍの副画素電極と、第Ｋの制御容量電極とによ
り形成される第Ｉの制御容量を形成することを特徴とす
る。
スタに接続され、対向電極との間に封入される液晶層を
駆動する画素電極とを少なくとも含む液晶表示素子の製
造方法であって、（Ａ）第１〜第Ｌ（Ｌは整数）の制御
容量電極を形成する工程と、（Ｂ）該第１〜第Ｌの制御
容量電極の上方に、前記薄膜トランジスタのソース電極
を保護するための保護絶縁膜を形成する工程と、（Ｃ）
前記画素電極を分割した第１〜第Ｎ（Ｎは２以上の整
数）の副画素電極を形成する工程とを含み、前記工程
（Ａ）〜（Ｃ）により、前記保護絶縁膜を介して、第
（Ｍ−１）（Ｍは整数であり、１＜Ｍ≦Ｎ）の副画素電
極と、第Ｋ（Ｋは整数であり、１≦Ｋ≦Ｌ）の制御容量
電極とにより形成される第（Ｉ−１）（Ｉは２以上の整
数）の制御容量を形成すると共に、前記保護絶縁膜を介
して、第Ｍの副画素電極と、第Ｋの制御容量電極とによ
り形成される第Ｉの制御容量を形成することを特徴とす
る。
本発明によれば、第（Ｍ−１）、第Ｍの副画素電極
と、第Ｋの制御容量電極との間に、第（Ｉ−１）、第Ｉ
の制御容量が形成される。これにより第（Ｍ−１）の副
画素電極に印加される電圧と、第Ｍの副画素電極に印加
される電圧とを異なるものとすることができる。これに
より、第（Ｍ−１）、第Ｍの副画素電極の領域にある液
晶層の視角特性を異ならせることができる。この結果、
これらの異なる視角特性が互いに補間し合うことで、１
画素全体の視角特性を向上できる。また本発明では、保
護絶縁膜を誘電体として第（Ｉ−１）、第Ｉの制御容量
が形成される。そしてゲート絶縁膜を誘電体とする場合
に比較して、保護絶縁膜を誘電体とする場合にはこの保
護絶縁膜の膜厚を薄くできる。この結果、単位面積当た
りの容量を大きくすることができ、制御容量電極を小面
積化できる。この結果、開口率の向上等を図ることが可
能となる。
と、第Ｋの制御容量電極との間に、第（Ｉ−１）、第Ｉ
の制御容量が形成される。これにより第（Ｍ−１）の副
画素電極に印加される電圧と、第Ｍの副画素電極に印加
される電圧とを異なるものとすることができる。これに
より、第（Ｍ−１）、第Ｍの副画素電極の領域にある液
晶層の視角特性を異ならせることができる。この結果、
これらの異なる視角特性が互いに補間し合うことで、１
画素全体の視角特性を向上できる。また本発明では、保
護絶縁膜を誘電体として第（Ｉ−１）、第Ｉの制御容量
が形成される。そしてゲート絶縁膜を誘電体とする場合
に比較して、保護絶縁膜を誘電体とする場合にはこの保
護絶縁膜の膜厚を薄くできる。この結果、単位面積当た
りの容量を大きくすることができ、制御容量電極を小面
積化できる。この結果、開口率の向上等を図ることが可
能となる。
この場合、前記第１〜第Ｌの制御容量電極を、前記ソ
ース電極と同一材料により形成することが望ましく、ま
た前記第１〜第Ｌの制御容量電極を、前記ソース電極と
同一工程により形成することが望ましい。これにより制
御容量電極形成のための新たな工程を付加する必要が無
くなり、製造コストの軽減、信頼性の向上等を図れる。
ース電極と同一材料により形成することが望ましく、ま
た前記第１〜第Ｌの制御容量電極を、前記ソース電極と
同一工程により形成することが望ましい。これにより制
御容量電極形成のための新たな工程を付加する必要が無
くなり、製造コストの軽減、信頼性の向上等を図れる。
また前記保護絶縁膜の膜厚は、前記薄膜トランジスタ
のゲート電極の上方に設けられたゲート絶縁膜よりも薄
いことが望ましく、前記工程（Ｂ）において、前記保護
絶縁膜の膜厚を、前記薄膜トランジスタのゲート電極の
上方に形成されるゲート絶縁膜よりも薄く形成すること
が望ましい。これにより制御容量電極を小面積化でき、
開口率の向上等を図れる。
のゲート電極の上方に設けられたゲート絶縁膜よりも薄
いことが望ましく、前記工程（Ｂ）において、前記保護
絶縁膜の膜厚を、前記薄膜トランジスタのゲート電極の
上方に形成されるゲート絶縁膜よりも薄く形成すること
が望ましい。これにより制御容量電極を小面積化でき、
開口率の向上等を図れる。
また、本発明では、前記第１〜第Ｌの制御容量電極
を、遮光層となるブラックマトリクスの一部としてもよ
い。制御容量電極が遮光性の材料より形成される場合に
は、これをブラックマトリクスとして用いることによ
り、コントラストの向上等を図ることができる。
を、遮光層となるブラックマトリクスの一部としてもよ
い。制御容量電極が遮光性の材料より形成される場合に
は、これをブラックマトリクスとして用いることによ
り、コントラストの向上等を図ることができる。
また、本発明では、前記第（Ｍ−１）の副画素電極と
前記第Ｍの副画素電極との間の隙間領域の一部を覆うよ
うに、且つ、前記第Ｋの制御容量電極と同一層に形成さ
れる電極との距離を離して前記第Ｋの制御容量電極を形
成してもよい。このようにすれば、開口率等の更なる向
上を図れると共に、ゴミの付着等を原因とする製造不良
の発生等を防止できる。
前記第Ｍの副画素電極との間の隙間領域の一部を覆うよ
うに、且つ、前記第Ｋの制御容量電極と同一層に形成さ
れる電極との距離を離して前記第Ｋの制御容量電極を形
成してもよい。このようにすれば、開口率等の更なる向
上を図れると共に、ゴミの付着等を原因とする製造不良
の発生等を防止できる。
また、前記第１〜第Ｎの副画素電極の少なくとも１つ
と、所与の保持容量電極とにより形成される第１〜第Ｊ
（Ｊは整数）の保持容量を含むようにしてもよい。この
ように保持容量を形成することで、薄膜トランジスタの
オフ時のリーク電流等に起因する電圧低下の問題を解決
できる。
と、所与の保持容量電極とにより形成される第１〜第Ｊ
（Ｊは整数）の保持容量を含むようにしてもよい。この
ように保持容量を形成することで、薄膜トランジスタの
オフ時のリーク電流等に起因する電圧低下の問題を解決
できる。
この場合、前記薄膜トランジスタのソース電極に接続
される前記第１の副画素電極と、所与の保持容量電極と
により形成される前記第１の保持容量のみを含むように
ようにしてもよい。薄膜トランジスタに直接接続される
第１の副画素電極に保持容量を形成することが、表示特
性の向上に特に効果が大きいからである。
される前記第１の副画素電極と、所与の保持容量電極と
により形成される前記第１の保持容量のみを含むように
ようにしてもよい。薄膜トランジスタに直接接続される
第１の副画素電極に保持容量を形成することが、表示特
性の向上に特に効果が大きいからである。
またこの場合、２以上の副画素電極に対して前記保持
容量を形成してもよい。このようにすれば、２以上の副
画素電極の各々に対応した保持容量を形成でき、保持容
量が形成されたこれらの副画素電極の印加電圧保持特性
を向上できる。
容量を形成してもよい。このようにすれば、２以上の副
画素電極の各々に対応した保持容量を形成でき、保持容
量が形成されたこれらの副画素電極の印加電圧保持特性
を向上できる。
なお、この場合、表示特性の向上等のため、前記保持
容量電極が、隣接する薄膜トランジスタに接続される走
査線であることが望ましい。
容量電極が、隣接する薄膜トランジスタに接続される走
査線であることが望ましい。
また、本発明では、前記第（Ｉ−１）の制御容量の少
なくとも１つを、前記薄膜トランジスタのゲート電極の
上方に設けられたゲート絶縁膜を介して、第（Ｍ−１）
の副画素電極と、前記ゲート絶縁膜の下方に設けられた
制御容量電極により形成し、前記第Ｉの制御容量の少な
くとも１つを、前記ゲート絶縁膜を介して、第Ｍの副画
素電極と、前記ゲート絶縁膜の下方に設けられた前記制
御容量電極とにより形成してもよい。これにより保護絶
縁膜の下方に設けられた制御容量電極と、ゲート絶縁膜
の下方に設けられた制御容量電極とを異なった層に形成
できる。これによりゴミの付着等を原因とした製造不良
の発生を低減できる。
なくとも１つを、前記薄膜トランジスタのゲート電極の
上方に設けられたゲート絶縁膜を介して、第（Ｍ−１）
の副画素電極と、前記ゲート絶縁膜の下方に設けられた
制御容量電極により形成し、前記第Ｉの制御容量の少な
くとも１つを、前記ゲート絶縁膜を介して、第Ｍの副画
素電極と、前記ゲート絶縁膜の下方に設けられた前記制
御容量電極とにより形成してもよい。これにより保護絶
縁膜の下方に設けられた制御容量電極と、ゲート絶縁膜
の下方に設けられた制御容量電極とを異なった層に形成
できる。これによりゴミの付着等を原因とした製造不良
の発生を低減できる。
また本発明に係る電子機器は、上記のいずれかの液晶
表示素子を有する液晶装置を含むことを特徴とする。こ
のようにすることで、リモートコントローラ、電卓、携
帯電話、携帯型情報機器、プロジェクタ、パーソナルコ
ンピュータ等の電子機器に使用する液晶装置の、開口率
の向上、視覚特性の向上、低コスト化等を図ることが可
能となる。
表示素子を有する液晶装置を含むことを特徴とする。こ
のようにすることで、リモートコントローラ、電卓、携
帯電話、携帯型情報機器、プロジェクタ、パーソナルコ
ンピュータ等の電子機器に使用する液晶装置の、開口率
の向上、視覚特性の向上、低コスト化等を図ることが可
能となる。
［図面の簡単な説明］
第１図は、第１の実施例の平面的構成を示す図であ
る。
る。
第２図は、第１図のＡ−Ｂ断面を示す図である。
第３図は、第１の実施例の等価回路図である。
図４図は、背景例の断面図の一部である。
第5A図〜第5E図は、第１の実施例の製造プロセスを説
明するための工程断面図である。
明するための工程断面図である。
第6A図〜第6B図はブラックマトリクスを形成する場合
の例について説明するための図である。
の例について説明するための図である。
第７図は、制御コンデンサ電極の配置について説明す
るための図である。
るための図である。
第８図は、第２の実施例の平面的構成を示す図であ
る。
る。
第９図は、第８図のＡ−Ｂ断面を示す図である。
第10図は、第２の実施例の等価回路図である。
第11図は、第３の実施例の平面的構成を示す図であ
る。
る。
第12図は、第11図のＡ−Ｂ断面を示す図である。
第13図は、第３の実施例の等価回路図である。
第14図は、第２の実施例と第３の実施例の組み合わせ
を示すための図である。
を示すための図である。
第15図は、第１、第２の副画素電極の両方に保持容量
を形成する場合の例を示す図である。
を形成する場合の例を示す図である。
第16図は、第15図の等価回路図である。
第17図は、第１の副画素電極のみに保持容量を形成す
る場合の例を示す図である。
る場合の例を示す図である。
第18図は、第17図の等価回路図である。
第19図は、第４の実施例の平面的構成を示す図であ
る。
る。
第20図は、第19図のＡ−Ｂ断面を示す図である。
第21図は、電子機器の１つであるリモートコントロー
ラの一例を示す図である。
ラの一例を示す図である。
第22図は、電子機器の１つである電卓の一例を示す図
である。
である。
第23図は、電子機器の１つである携帯電話機の一例を
示す図である。
示す図である。
第24図は、電子機器に内蔵される液晶装置の制御回路
の全体構成例を示す図である。
の全体構成例を示す図である。
第25図は、電子機器の１つである個人用携帯型情報機
器の一例を示す図である。
器の一例を示す図である。
第26A図〜第26C図は、電子機器の１つである液晶プロ
ジェクタの一例を示す図である。
ジェクタの一例を示す図である。
［発明を実施するための最良の形態］
以下本発明の実施例について図面を用いて詳しく説明
する。
する。
1.第１の実施例
図１は、第１の実施例に係る液晶表示素子の平面的構
成を示す図であり、図２は、図１のＡ−Ｂ断面を示す図
である。
成を示す図であり、図２は、図１のＡ−Ｂ断面を示す図
である。
図１、図２に示すように、この液晶表示素子は、薄膜
トランジスタ（以下、TFTと呼ぶ）56と、第１、第２の
副画素電極10、12に分割された画素電極とを含み、この
画素電極により、対向電極66との間に封入される液晶層
76を駆動する。TFT56は、ゲート電極51、ソース電極5
3、ドレイン電極55、真性シリコン膜70、ｎ型シリコン
膜（オーミック層）72、73を含む。第１の副画素電極10
は、コンタクト54を介してソース電極53に接続され、ゲ
ート電極51、ドレイン電極55は、各々、走査線50、信号
線52に接続される。複数のこれらの走査線50、信号線52
をマトリクス状に交差して配置すると共に、交差位置に
TFTを配置することで、液晶パネル（液晶装置）が構成
される。
トランジスタ（以下、TFTと呼ぶ）56と、第１、第２の
副画素電極10、12に分割された画素電極とを含み、この
画素電極により、対向電極66との間に封入される液晶層
76を駆動する。TFT56は、ゲート電極51、ソース電極5
3、ドレイン電極55、真性シリコン膜70、ｎ型シリコン
膜（オーミック層）72、73を含む。第１の副画素電極10
は、コンタクト54を介してソース電極53に接続され、ゲ
ート電極51、ドレイン電極55は、各々、走査線50、信号
線52に接続される。複数のこれらの走査線50、信号線52
をマトリクス状に交差して配置すると共に、交差位置に
TFTを配置することで、液晶パネル（液晶装置）が構成
される。
図２に示すように、ソース電極53等の保護膜となる保
護絶縁膜60の下方には第１の制御コンデンサ電極20が設
けられている。本実施例では、この第１の制御コンデン
サ電極20を、ソース電極53と同一材料により形成してい
る。従って第１の制御コンデンサ電極20の形成のための
新たな工程を付加する必要が無く、この結果、製造工程
の煩雑化の防止・製造コストの低減を図れる。但し、第
１の制御コンデンサ電極20を、ソース電極53と異なる材
料により形成することも可能である。
護絶縁膜60の下方には第１の制御コンデンサ電極20が設
けられている。本実施例では、この第１の制御コンデン
サ電極20を、ソース電極53と同一材料により形成してい
る。従って第１の制御コンデンサ電極20の形成のための
新たな工程を付加する必要が無く、この結果、製造工程
の煩雑化の防止・製造コストの低減を図れる。但し、第
１の制御コンデンサ電極20を、ソース電極53と異なる材
料により形成することも可能である。
保護絶縁膜60を誘電体とし、第１の副画素電極10を上
側電極、第１の制御コンデンサ電極20を下側電極とし
て、制御コンデンサ（制御容量）C1が形成される。同様
に、保護絶縁膜60と、第２の副画素電極12と、第１の制
御コンデンサ電極20とにより制御コンデンサC2が形成さ
れる。一方、第１の副画素電極10と、対向電極66とによ
り、液晶層76を誘電体とした液晶コンデンサCLC1が形成
され、第２の副画素電極12と、対向電極66とにより液晶
コンデンサCLC2が形成される。
側電極、第１の制御コンデンサ電極20を下側電極とし
て、制御コンデンサ（制御容量）C1が形成される。同様
に、保護絶縁膜60と、第２の副画素電極12と、第１の制
御コンデンサ電極20とにより制御コンデンサC2が形成さ
れる。一方、第１の副画素電極10と、対向電極66とによ
り、液晶層76を誘電体とした液晶コンデンサCLC1が形成
され、第２の副画素電極12と、対向電極66とにより液晶
コンデンサCLC2が形成される。
図３に、本実施例の等価回路図を示す。TFT56のソー
ス電極である端子Ｅには液晶コンデンサCLC1が接続され
る。更に端子Ｅには、制御コンデンサC1、C2及び液晶コ
ンデンサCLC2が直列接続される。走査線50が選択されTF
T56がオンした場合の端子Ｅの電圧をＶEとした場合、CL
C1にはこのＶEがそのまま印加される。一方、端子Ｆの
電圧は、C1、C2、CLC2により容量分割されるため、CLC2
にはＶF＝ＶE×（C1＋C2）／（C1＋C2＋CLC2）の電圧が
印加される。このようにCLC1に印加される電圧ＶEと、C
LC2に印加されるＶFとを異ならすことで、CLC1、CLC2の
領域にある液晶層の光透過率を異ならすことが可能とな
る。これによりこれらの液晶層の視角特性を異ならせる
ことができ、これらの異なる視角特性が互いに補間し合
うことで、１画素全体（あるいは液晶パネル全体）の視
角特性を向上できる。
ス電極である端子Ｅには液晶コンデンサCLC1が接続され
る。更に端子Ｅには、制御コンデンサC1、C2及び液晶コ
ンデンサCLC2が直列接続される。走査線50が選択されTF
T56がオンした場合の端子Ｅの電圧をＶEとした場合、CL
C1にはこのＶEがそのまま印加される。一方、端子Ｆの
電圧は、C1、C2、CLC2により容量分割されるため、CLC2
にはＶF＝ＶE×（C1＋C2）／（C1＋C2＋CLC2）の電圧が
印加される。このようにCLC1に印加される電圧ＶEと、C
LC2に印加されるＶFとを異ならすことで、CLC1、CLC2の
領域にある液晶層の光透過率を異ならすことが可能とな
る。これによりこれらの液晶層の視角特性を異ならせる
ことができ、これらの異なる視角特性が互いに補間し合
うことで、１画素全体（あるいは液晶パネル全体）の視
角特性を向上できる。
本実施例の特徴は、保護絶縁膜60を誘電体として制御
コンデンサC1、C2を形成した点にある。これに対して、
例えば特開平６−102537等では、図４に示すように、ゲ
ート絶縁膜249を誘電体として制御コンデンサC2を形成
している。ゲート絶縁膜249にピンホール等が生じると
画素欠陥等が生じるため、ゲート絶縁膜249は通常厚く
する必要がある。膜厚が厚くなると、単位面積当たりの
容量が小さくなるため、制御コンデンサ電極221の面積
（第２副画素電極212との重なり面積）を大きくする必
要が生じ、これにより開口率等が悪化する。これに対
し、本実施例では保護絶縁膜60を誘電体として使用して
おり、この保護絶縁膜60はゲート絶縁膜よりも膜厚を薄
くできる。従って、単位面積当たりの容量を大きくで
き、制御コンデンサ電極20の面積を小さくできる。これ
により開口率（光透過特性）等を向上できる。
コンデンサC1、C2を形成した点にある。これに対して、
例えば特開平６−102537等では、図４に示すように、ゲ
ート絶縁膜249を誘電体として制御コンデンサC2を形成
している。ゲート絶縁膜249にピンホール等が生じると
画素欠陥等が生じるため、ゲート絶縁膜249は通常厚く
する必要がある。膜厚が厚くなると、単位面積当たりの
容量が小さくなるため、制御コンデンサ電極221の面積
（第２副画素電極212との重なり面積）を大きくする必
要が生じ、これにより開口率等が悪化する。これに対
し、本実施例では保護絶縁膜60を誘電体として使用して
おり、この保護絶縁膜60はゲート絶縁膜よりも膜厚を薄
くできる。従って、単位面積当たりの容量を大きくで
き、制御コンデンサ電極20の面積を小さくできる。これ
により開口率（光透過特性）等を向上できる。
なお保護絶縁膜は、ゲート絶縁膜よりも膜厚を薄くで
きる理由は以下の通りである。即ちゲート電極とシリコ
ン層とのショートを防ぐためには、ゲート絶縁膜にピン
ホールが存在してはならない。このため、これを防止す
るために、ゲート絶縁膜を厚くする、あるいはゲート絶
縁膜を２層構造にする必要があり、いずれにしてもゲー
ト絶縁膜は厚くなる。一方、保護絶縁膜は、液晶層から
の水分等の進入を防ぐ等のために形成されており、通常
はゲート絶縁膜よりも薄くてよい。
きる理由は以下の通りである。即ちゲート電極とシリコ
ン層とのショートを防ぐためには、ゲート絶縁膜にピン
ホールが存在してはならない。このため、これを防止す
るために、ゲート絶縁膜を厚くする、あるいはゲート絶
縁膜を２層構造にする必要があり、いずれにしてもゲー
ト絶縁膜は厚くなる。一方、保護絶縁膜は、液晶層から
の水分等の進入を防ぐ等のために形成されており、通常
はゲート絶縁膜よりも薄くてよい。
次に、図5A〜図5Eに示す工程断面図を用いて本実施例
の液晶表示素子の製造プロセスの一例について説明す
る。まずガラス基板（無アルカリ基板）68上に、スパッ
タリング及びフォトエッチングにより、例えば1300オン
グストローム程度の厚さのCr（クロム）等から成るゲー
ト電極51を形成する（図5A）。
の液晶表示素子の製造プロセスの一例について説明す
る。まずガラス基板（無アルカリ基板）68上に、スパッ
タリング及びフォトエッチングにより、例えば1300オン
グストローム程度の厚さのCr（クロム）等から成るゲー
ト電極51を形成する（図5A）。
次に、例えばプラズマCVD法により、シリコン窒化膜S
iN X等から成るゲート絶縁膜49、真性シリコン膜70、ｎ
型シリコン膜（オーミック層）71を連続的に生成し、フ
ォトエッチングによりアイランド化する（図5B）。この
場合、ゲート絶縁膜49、真性シリコン膜70、ｎ型シリコ
ン膜71の厚さは、各々、例えば3000オングストローム、
3000オングストローム、500オングストローム程度とな
る。またゲート絶縁膜49は、シリコン窒化膜SiN Xの下
に例えば1000オングストローム程度の厚さのシリコン酸
化膜SiOxを設ける構成としてもよい。
iN X等から成るゲート絶縁膜49、真性シリコン膜70、ｎ
型シリコン膜（オーミック層）71を連続的に生成し、フ
ォトエッチングによりアイランド化する（図5B）。この
場合、ゲート絶縁膜49、真性シリコン膜70、ｎ型シリコ
ン膜71の厚さは、各々、例えば3000オングストローム、
3000オングストローム、500オングストローム程度とな
る。またゲート絶縁膜49は、シリコン窒化膜SiN Xの下
に例えば1000オングストローム程度の厚さのシリコン酸
化膜SiOxを設ける構成としてもよい。
次に、例えばCr等から成る1300オングストローム程度
のソース電極53、ドレイン電極55、第１の制御コンデン
サ電極20を、スパッタリング及びフォトエッチングで形
成し、更にｎ型シリコン膜72、73を分離しソース・ドレ
イン分離を行う（図5C）。このように本実施例では、ソ
ース電極53等と、第１の制御コンデンサ電極20とを同一
材料で形成している。従って制御コンデンサを生成する
ための新たな製造工程を追加する必要がなく、低コスト
化が図れる。なおソース・ドレインの分離領域にエッチ
ストッパー（ES）を設ける手法を採用してもよい。
のソース電極53、ドレイン電極55、第１の制御コンデン
サ電極20を、スパッタリング及びフォトエッチングで形
成し、更にｎ型シリコン膜72、73を分離しソース・ドレ
イン分離を行う（図5C）。このように本実施例では、ソ
ース電極53等と、第１の制御コンデンサ電極20とを同一
材料で形成している。従って制御コンデンサを生成する
ための新たな製造工程を追加する必要がなく、低コスト
化が図れる。なおソース・ドレインの分離領域にエッチ
ストッパー（ES）を設ける手法を採用してもよい。
次にソース電極53等の保護膜となる保護絶縁膜60を形
成する（図5D）。この保護絶縁膜60は、例えば2000オン
グストローム程度のシリコン窒化膜SiN X等で形成され
る。このように保護絶縁膜60の膜厚は、ゲート絶縁膜49
よりも薄くできるため、制御コンデンサC1、C2（図２参
照）の単位面積当たりの容量を大きくでき、これにより
開口率等の向上が図れる。次に、コンタクト54を開口
し、例えばITO（酸化インジウム膜）等から成る500オン
グストローム程度の厚さの第１、第２の副画素電極10、
12を、スパッタリング及びフォトエッチングにより形成
する（図5E）。その後、図２に示すように、配向膜60を
形成する。そして、このように形成されたTFT側基板
と、ガラス基板69、対向電極66、配向膜64等から成る対
向基板とで、液晶層76を封入し、液晶パネルを完成す
る。
成する（図5D）。この保護絶縁膜60は、例えば2000オン
グストローム程度のシリコン窒化膜SiN X等で形成され
る。このように保護絶縁膜60の膜厚は、ゲート絶縁膜49
よりも薄くできるため、制御コンデンサC1、C2（図２参
照）の単位面積当たりの容量を大きくでき、これにより
開口率等の向上が図れる。次に、コンタクト54を開口
し、例えばITO（酸化インジウム膜）等から成る500オン
グストローム程度の厚さの第１、第２の副画素電極10、
12を、スパッタリング及びフォトエッチングにより形成
する（図5E）。その後、図２に示すように、配向膜60を
形成する。そして、このように形成されたTFT側基板
と、ガラス基板69、対向電極66、配向膜64等から成る対
向基板とで、液晶層76を封入し、液晶パネルを完成す
る。
本実施例によれば、制御コンデンサ電極20を、遮光層
となるブラックマトリクスの一部とすることができる。
図6Aでは、例えば対向基板に設けられたブラックマトリ
クス17、18と、Cr等から成る制御コンデンサ電極20とに
より、光漏れを防止し、コントラストの向上を図ってい
る。本実施例によれば、上記したように単位面積当たり
の制御コンデンサの容量を大きくできるため、第１、第
２の副画素電極10、12と制御コンデンサ電極20との間の
オーバラップを小さくできる。従ってこの場合において
も、本実施例によれば開口率等の向上が図れる。なお、
図6Bに示すように、制御コンデンサ電極20を完全に覆う
ようにブラックマトリクス19を設けてもよいし、ブラッ
クマトリクスをTFT側基板に設ける構成としても構わな
い。
となるブラックマトリクスの一部とすることができる。
図6Aでは、例えば対向基板に設けられたブラックマトリ
クス17、18と、Cr等から成る制御コンデンサ電極20とに
より、光漏れを防止し、コントラストの向上を図ってい
る。本実施例によれば、上記したように単位面積当たり
の制御コンデンサの容量を大きくできるため、第１、第
２の副画素電極10、12と制御コンデンサ電極20との間の
オーバラップを小さくできる。従ってこの場合において
も、本実施例によれば開口率等の向上が図れる。なお、
図6Bに示すように、制御コンデンサ電極20を完全に覆う
ようにブラックマトリクス19を設けてもよいし、ブラッ
クマトリクスをTFT側基板に設ける構成としても構わな
い。
また本実施例によれば、単位面積当たりの制御コンデ
ンサの容量を大きくでき、第１の制御コンデンサ電極20
の面積を小さくできる。このため、図７に示すように、
第１、第２の副画素電極10、12間の隙間領域の一部を覆
うように、小さい面積の第１の制御コンデンサ電極20を
設けることも可能となる。そしてこのように構成する
と、図７のＣに示す距離、即ち第１の制御コンデンサ電
極20と信号線52との間の距離を離すことができる。第１
の制御コンデンサ20と信号線52とは、本実施例において
は同一材料で同一層に形成されている。従って、距離Ｃ
を十分大きくできれば、ゴミの付着等を原因とした製造
不良の発生を低減できる。即ち本実施例によれば、第１
の制御コンデンサ電極20の面積を小さくできるため、距
離Ｃを大きくでき、ゴミ等の付着を原因とする製造不良
を低減できる。なお、図４に示すように、第１の制御コ
ンデンサ電極が走査線と同一材料で同一層に形成される
場合には、図７の距離Ｄを十分大きくすることで、上記
製造不良を低減できる。
ンサの容量を大きくでき、第１の制御コンデンサ電極20
の面積を小さくできる。このため、図７に示すように、
第１、第２の副画素電極10、12間の隙間領域の一部を覆
うように、小さい面積の第１の制御コンデンサ電極20を
設けることも可能となる。そしてこのように構成する
と、図７のＣに示す距離、即ち第１の制御コンデンサ電
極20と信号線52との間の距離を離すことができる。第１
の制御コンデンサ20と信号線52とは、本実施例において
は同一材料で同一層に形成されている。従って、距離Ｃ
を十分大きくできれば、ゴミの付着等を原因とした製造
不良の発生を低減できる。即ち本実施例によれば、第１
の制御コンデンサ電極20の面積を小さくできるため、距
離Ｃを大きくでき、ゴミ等の付着を原因とする製造不良
を低減できる。なお、図４に示すように、第１の制御コ
ンデンサ電極が走査線と同一材料で同一層に形成される
場合には、図７の距離Ｄを十分大きくすることで、上記
製造不良を低減できる。
2.第２の実施例
図８は、第２の実施例に係る液晶表示素子の平面的構
成を示す図であり、図９は、図８のＡ−Ｂ断面を示す図
である。
成を示す図であり、図９は、図８のＡ−Ｂ断面を示す図
である。
第１の実施例と異なるのは、第２の制御コンデンサ電
極22、第３の副画素電極14が設けられ、制御コンデンサ
C3、C4が形成される点である。これにより第２の実施例
の等価回路は図10に示すようになる。端子Ｅの電圧はＶ
Eとすると、このＶEと、端子Ｆの電圧ＶFと、端子Ｇの
電圧ＶGとを異ならせることができる。これによりCLC
1、CLC2、CLC3の領域にある液晶層の光透過率を異なら
すことができ、これらの液晶層の視覚特性を異ならせる
ことができる。そして、これらの異なる視角特性が互い
に補間し合うことで、１画素全体（あるいは液晶パネル
全体）の視角特性を、第１の実施例に比べて更に向上で
きる。
極22、第３の副画素電極14が設けられ、制御コンデンサ
C3、C4が形成される点である。これにより第２の実施例
の等価回路は図10に示すようになる。端子Ｅの電圧はＶ
Eとすると、このＶEと、端子Ｆの電圧ＶFと、端子Ｇの
電圧ＶGとを異ならせることができる。これによりCLC
1、CLC2、CLC3の領域にある液晶層の光透過率を異なら
すことができ、これらの液晶層の視覚特性を異ならせる
ことができる。そして、これらの異なる視角特性が互い
に補間し合うことで、１画素全体（あるいは液晶パネル
全体）の視角特性を、第１の実施例に比べて更に向上で
きる。
ここで図８には、画素電極を３分割する場合の例が示
されるが、４分割以上することも可能である。即ち、本
実施例によれば、画素電極を第１〜第Ｎ（Ｎは２以上の
整数）の副画素電極に分割し、第１〜第Ｌ（Ｌは整数）
の制御コンデンサ電極を設けることができる。
されるが、４分割以上することも可能である。即ち、本
実施例によれば、画素電極を第１〜第Ｎ（Ｎは２以上の
整数）の副画素電極に分割し、第１〜第Ｌ（Ｌは整数）
の制御コンデンサ電極を設けることができる。
特に、本実施例では、制御コンデンサ電極の面積を小
さくできるため、このように画素電極を多数に分割して
も開口率等が、従来に比べてそれほど悪化しない。従っ
て本実施例によれば、開口率等をそれほど悪化させず
に、画素電極を多数に分割することで更なる視角特性の
向上を図ることが可能となる。
さくできるため、このように画素電極を多数に分割して
も開口率等が、従来に比べてそれほど悪化しない。従っ
て本実施例によれば、開口率等をそれほど悪化させず
に、画素電極を多数に分割することで更なる視角特性の
向上を図ることが可能となる。
なお第２の実施例においても、当然に、第１、第２の
制御コンデンサ電極20、22を、図6A、図6Bに示すように
ブラックマトリクスの一部としたり、また第１、第２の
制御コンデンサ電極20、22等を図７に示すようなパター
ン形状とすることができる。
制御コンデンサ電極20、22を、図6A、図6Bに示すように
ブラックマトリクスの一部としたり、また第１、第２の
制御コンデンサ電極20、22等を図７に示すようなパター
ン形状とすることができる。
3.第３の実施例
図11は、第３の実施例に係る液晶表示素子の平面的構
成を示す図であり、図12は、図11のＡ−Ｂ断面を示す図
である。
成を示す図であり、図12は、図11のＡ−Ｂ断面を示す図
である。
第１の実施例と異なるのは、隣のTFT46に接続される
走査線40と、第２の副画素電極12との間に保持容量CSが
形成されている点である。保持容量CSを形成すること
で、図13の等価回路図から明らかなように、TFT56のオ
フ時のリーク電流に起因する電圧低下の問題を解決でき
る。この場合、第２の副画素電極12をオーバーラップさ
せる走査線40は、１つ手前に選択される走査線であるこ
とが望ましい。即ち、図11を例にとれば、走査線40、50
の順で選択電圧が印加される。このようにすれば走査線
40への選択電圧印加に起因する副画素電極12等の電圧変
動を防止でき、表示特性を向上できる。もちろん、副画
素電極にオーバラップさせる保持容量電極は走査線に限
られるものではなく、例えば保持容量線を別に形成し、
この保持容量線にオーバラップさせても構わない。
走査線40と、第２の副画素電極12との間に保持容量CSが
形成されている点である。保持容量CSを形成すること
で、図13の等価回路図から明らかなように、TFT56のオ
フ時のリーク電流に起因する電圧低下の問題を解決でき
る。この場合、第２の副画素電極12をオーバーラップさ
せる走査線40は、１つ手前に選択される走査線であるこ
とが望ましい。即ち、図11を例にとれば、走査線40、50
の順で選択電圧が印加される。このようにすれば走査線
40への選択電圧印加に起因する副画素電極12等の電圧変
動を防止でき、表示特性を向上できる。もちろん、副画
素電極にオーバラップさせる保持容量電極は走査線に限
られるものではなく、例えば保持容量線を別に形成し、
この保持容量線にオーバラップさせても構わない。
第２の実施例のように、画素電極を更に多数に分割す
る場合には、例えば図14に示すようにして、第３の副画
素電極14と走査線40とをオーバーラップさせ、保持容量
を形成する。
る場合には、例えば図14に示すようにして、第３の副画
素電極14と走査線40とをオーバーラップさせ、保持容量
を形成する。
また第１、第２の副画素電極10の両方に保持容量を形
成する場合には、例えば図15に示すようなパターン形状
にする。これにより、図16の等価回路に示すように保持
容量CS1、CS2を形成でき、CLC2のみならずCLC1に印加さ
れる電圧の保持特性も向上できる。画素電極を３分割以
上する場合にも、図15と同様にして、それぞれの副画素
電極に対応した保持容量を形成できる。
成する場合には、例えば図15に示すようなパターン形状
にする。これにより、図16の等価回路に示すように保持
容量CS1、CS2を形成でき、CLC2のみならずCLC1に印加さ
れる電圧の保持特性も向上できる。画素電極を３分割以
上する場合にも、図15と同様にして、それぞれの副画素
電極に対応した保持容量を形成できる。
また図17に示すように、第１の副画素電極10のみを例
えば走査線40（あるいは保持容量線）にオーバラップさ
せ、第１副画素電極10にのみ保持容量を形成してもよ
い。これにより図18の等価回路に示すように保持容量CS
1を形成でき、CLC1に印加される電圧の保持特性を特に
向上できる。第１の副画素電極10は、TFTのソース電極
に直接結合されており、この第１の副画素電極10に保持
容量を設けることが、表示特性の向上に対して効果が大
きい。
えば走査線40（あるいは保持容量線）にオーバラップさ
せ、第１副画素電極10にのみ保持容量を形成してもよ
い。これにより図18の等価回路に示すように保持容量CS
1を形成でき、CLC1に印加される電圧の保持特性を特に
向上できる。第１の副画素電極10は、TFTのソース電極
に直接結合されており、この第１の副画素電極10に保持
容量を設けることが、表示特性の向上に対して効果が大
きい。
このように本実施例によれば、第１〜第Ｎの副画素電
極の少なくとも１つと、所与の保持容量電極とにより、
第１〜第Ｊ（Ｊは整数）の保持容量を形成できる。そし
て２以上の副画素電極と保持容量電極との間で保持容量
を形成すれば、上記のように保持容量が形成された全て
の副画素電極の印加電圧保持特性を向上できる。
極の少なくとも１つと、所与の保持容量電極とにより、
第１〜第Ｊ（Ｊは整数）の保持容量を形成できる。そし
て２以上の副画素電極と保持容量電極との間で保持容量
を形成すれば、上記のように保持容量が形成された全て
の副画素電極の印加電圧保持特性を向上できる。
4.第４の実施例
図19は、第４の実施例に係る液晶表示素子の平面的構
成を示す図であり、図20は、図19のＡ−Ｂ断面を示す図
である。
成を示す図であり、図20は、図19のＡ−Ｂ断面を示す図
である。
第４の実施例では、第２の実施例（図９参照）と異な
り、第１の制御コンデンサ電極21がゲート絶縁膜49の下
方に設けられている。即ち、ゲート絶縁膜49等を誘電体
とし、第１、第２の副画素電極10、12を上側電極、第１
の制御コンデンサ電極21を下側電極として、制御コンデ
ンサC1、C2が形成される。なお第１の制御コンデンサ電
極21は走査線50と同一の工程で形成できる。
り、第１の制御コンデンサ電極21がゲート絶縁膜49の下
方に設けられている。即ち、ゲート絶縁膜49等を誘電体
とし、第１、第２の副画素電極10、12を上側電極、第１
の制御コンデンサ電極21を下側電極として、制御コンデ
ンサC1、C2が形成される。なお第１の制御コンデンサ電
極21は走査線50と同一の工程で形成できる。
本実施例によれば、第１の制御コンデンサ電極21と第
２の制御コンデンサ電極22とを異なった層に形成でき
る。このため、ゴミの付着等を原因とした製造不良の発
生を低減できる。また制御コンデンサC1、C2の誘電体の
厚さと、C3、C4の誘電体の厚さとを異なったものにでき
る。即ち副画素電極と制御コンデンサ電極のオーバラッ
プ面積を同じにしながら、制御コンデンサの容量を異な
ったものにできる。これにより例えば制御コンデンサの
容量を小さくして構わないものはゲート絶縁膜等を誘電
体として制御コンデンサを形成し、制御コンデンサの容
量を大きくする必要があるものは保護絶縁膜を誘電体と
して制御コンデンサを形成できる。
２の制御コンデンサ電極22とを異なった層に形成でき
る。このため、ゴミの付着等を原因とした製造不良の発
生を低減できる。また制御コンデンサC1、C2の誘電体の
厚さと、C3、C4の誘電体の厚さとを異なったものにでき
る。即ち副画素電極と制御コンデンサ電極のオーバラッ
プ面積を同じにしながら、制御コンデンサの容量を異な
ったものにできる。これにより例えば制御コンデンサの
容量を小さくして構わないものはゲート絶縁膜等を誘電
体として制御コンデンサを形成し、制御コンデンサの容
量を大きくする必要があるものは保護絶縁膜を誘電体と
して制御コンデンサを形成できる。
なお図20ではゲート絶縁膜等を誘電体とする制御コン
デンサはC1、C2となっているが、C3、C4をゲート絶縁膜
等を誘電体とする制御コンデンサとしてもよい。即ち、
本実施例では、複数ある制御コンデンサの組Ｃ2K-1、Ｃ
2K（Ｋは整数）の少なくとも１つが、ゲート絶縁膜等を
誘電体とする制御コンデンサであればよい。
デンサはC1、C2となっているが、C3、C4をゲート絶縁膜
等を誘電体とする制御コンデンサとしてもよい。即ち、
本実施例では、複数ある制御コンデンサの組Ｃ2K-1、Ｃ
2K（Ｋは整数）の少なくとも１つが、ゲート絶縁膜等を
誘電体とする制御コンデンサであればよい。
5.第５の実施例
第５の実施例は、実施例１〜４で説明した液晶表示素
子を有する液晶装置を含む電子機器に関する実施例であ
る。
子を有する液晶装置を含む電子機器に関する実施例であ
る。
各種の電子機器について、図21〜図26Cを用いて説明
する。
する。
図21では、マイクロコンピュータが、エアコンのリモ
ートコントローラ9100に内蔵されている。このコントロ
ーラ9100は、エアコン9000を制御するもので、種々の画
像を映し出すことができる液晶装置（液晶パネル）9200
に、エアコンの動作状態等が表示される。
ートコントローラ9100に内蔵されている。このコントロ
ーラ9100は、エアコン9000を制御するもので、種々の画
像を映し出すことができる液晶装置（液晶パネル）9200
に、エアコンの動作状態等が表示される。
図22では、上述したマイクロコンピュータが、電卓93
00に内蔵されている。この電卓9300は、入力キー9410お
よび液晶装置9400を有している。
00に内蔵されている。この電卓9300は、入力キー9410お
よび液晶装置9400を有している。
図23では、マイクロコンピュータは、携帯電話機9500
に内蔵されている。この携帯電話機9500は、入力キー94
20および液晶装置9600を有している。
に内蔵されている。この携帯電話機9500は、入力キー94
20および液晶装置9600を有している。
上述の電子機器は、例えば、電池（太陽電池を含む）
を用いた携帯用の電子機器である。このような電子機器
に内蔵されている液晶装置の制御回路の全体構成の概要
を図24に示す。
を用いた携帯用の電子機器である。このような電子機器
に内蔵されている液晶装置の制御回路の全体構成の概要
を図24に示す。
図24のマイクロコンピュータ9720は、図21に示される
エアコンのコントローラに内蔵されるものであるが、図
22、図23等の電子機器にも適用できるものである。
エアコンのコントローラに内蔵されるものであるが、図
22、図23等の電子機器にも適用できるものである。
図24に示されるマイクロコンピュータ9720は、CPU10
1,定電圧回路102,発振回路106,分周回路110,タイマー11
1,入力回路9640,出力回路9690,ROM9670,RAM9680,液晶パ
ネル駆動回路9700,赤外線出力コントローラ9710等を含
む。
1,定電圧回路102,発振回路106,分周回路110,タイマー11
1,入力回路9640,出力回路9690,ROM9670,RAM9680,液晶パ
ネル駆動回路9700,赤外線出力コントローラ9710等を含
む。
入力回路9640や出力回路9690は、例えば、入力キー94
10等との間の通信インタフェース回路である。また、液
晶パネル駆動回路9700は、液晶装置9200等を駆動して時
計表示や各種の状態表示を行わせる回路である。また、
赤外線出力コントローラ9710は、スイッチングトランジ
スタQ100を介して、赤外発光ダイオードD1をオン／オフ
駆動する回路である。
10等との間の通信インタフェース回路である。また、液
晶パネル駆動回路9700は、液晶装置9200等を駆動して時
計表示や各種の状態表示を行わせる回路である。また、
赤外線出力コントローラ9710は、スイッチングトランジ
スタQ100を介して、赤外発光ダイオードD1をオン／オフ
駆動する回路である。
また実施例１〜４で説明した液晶表示素子を有する液
晶装置は、図25に示すような、電子機器の１つである個
人用携帯型情報機器（Personal Digital Assistanc
e）1000にも使用可能である。
晶装置は、図25に示すような、電子機器の１つである個
人用携帯型情報機器（Personal Digital Assistanc
e）1000にも使用可能である。
この情報機器1000は、ICカード1100、同時通訳システ
ム1200、手書用スクリーン1300、テレビ会議システム14
00a,1400b、地図情報システム1500、液晶表示画面1660
を有する。さらに、情報機器1000は、入出力インタフェ
ースユニット1600において、ビデオカメラ1610,スピー
カ1620,マイクロホン1630,入力用ペン1640,イヤホン165
0を有する。
ム1200、手書用スクリーン1300、テレビ会議システム14
00a,1400b、地図情報システム1500、液晶表示画面1660
を有する。さらに、情報機器1000は、入出力インタフェ
ースユニット1600において、ビデオカメラ1610,スピー
カ1620,マイクロホン1630,入力用ペン1640,イヤホン165
0を有する。
また実施例１〜４で説明した液晶表示素子を有する液
晶装置は、図26A〜図26Cに示すような、電子機器の１つ
である液晶プロジェクタ1010にも適用可能である。図26
Aには、投射口1012から、任意の表示エリア、例えばス
クリーン1016上に所与の画像を投射している様子が示さ
れている。リモートコントローラ1020の先端には赤外線
発光部1036が設けられ、操作信号を液晶プロジェクタ10
10に向け送信する。図26B、図26Cに示すように、前面及
び背面には、赤外線受光部1014a、1014bが設けられてい
るため、操作者は前方、後方のどちらからでも液晶プロ
ジェクタ1010を遠隔操作できる。
晶装置は、図26A〜図26Cに示すような、電子機器の１つ
である液晶プロジェクタ1010にも適用可能である。図26
Aには、投射口1012から、任意の表示エリア、例えばス
クリーン1016上に所与の画像を投射している様子が示さ
れている。リモートコントローラ1020の先端には赤外線
発光部1036が設けられ、操作信号を液晶プロジェクタ10
10に向け送信する。図26B、図26Cに示すように、前面及
び背面には、赤外線受光部1014a、1014bが設けられてい
るため、操作者は前方、後方のどちらからでも液晶プロ
ジェクタ1010を遠隔操作できる。
なお、本発明は上記実施例１〜５に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形実施が可能
である。
はなく、本発明の要旨の範囲内で種々の変形実施が可能
である。
例えば薄膜トランジスタの構造は上記実施例で説明し
たものに限らず、アモルファス（非晶質）シリコン薄膜
トランジスタにおける全ての逆スガタ構造、あるいは正
スガタ型構造、ポリ（多結晶）シリコン薄膜トランジス
タにおけるプレーナ型、正スガタ型の構造等、種々のも
のを採用できる。
たものに限らず、アモルファス（非晶質）シリコン薄膜
トランジスタにおける全ての逆スガタ構造、あるいは正
スガタ型構造、ポリ（多結晶）シリコン薄膜トランジス
タにおけるプレーナ型、正スガタ型の構造等、種々のも
のを採用できる。
また液晶表示素子の製造プロセスも上記実施例で説明
したものに限らず、陽極酸化を用いる等の種々の手法を
採用できる。
したものに限らず、陽極酸化を用いる等の種々の手法を
採用できる。
またカラーフィルター、ブラックマトリクス等をTFT
側基板に形成する構成も本発明の範囲に含まれる。
側基板に形成する構成も本発明の範囲に含まれる。
本発明によれば、視角特性の向上を図りながらも、製
造プロセスを簡易にでき、また開口率等の向上を図るこ
とが可能となる。これにより、高性能で低コストの液晶
表示素子を提供できる。またゴミの付着等を原因とする
製造不良の発生等を防止でき、信頼性・歩留まりの向上
等を図ることができる。また副画素電極の保持電圧の低
下を防止でき、表示特性の向上が図れる。
造プロセスを簡易にでき、また開口率等の向上を図るこ
とが可能となる。これにより、高性能で低コストの液晶
表示素子を提供できる。またゴミの付着等を原因とする
製造不良の発生等を防止でき、信頼性・歩留まりの向上
等を図ることができる。また副画素電極の保持電圧の低
下を防止でき、表示特性の向上が図れる。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
G02F 1/1343
Claims (14)
- 【請求項１】薄膜トランジスタと、該薄膜トランジスタ
に接続され、対向電極との間に封入される液晶層を駆動
する画素電極とを少なくとも含む液晶表示素子であっ
て、 前記画素電極を分割した第１〜第Ｎ（Ｎは２以上の整
数）の副画素電極と、 前記薄膜トランジスタのソース電極を保護するための保
護絶縁膜の下方に設けられる第１〜第Ｌ（Ｌは整数）の
制御容量電極と、 前記保護絶縁膜を介して、第（Ｍ−１）（Ｍは整数であ
り、１＜Ｍ≦Ｎ）の副画素電極と、第Ｋ（Ｋは整数であ
り、１≦Ｋ≦Ｌ）の制御容量電極とにより形成される第
（Ｉ−１）（Ｉは２以上の整数）の制御容量と、 前記保護絶縁膜を介して、第Ｍの副画素電極と、第Ｋの
制御容量電極とにより形成される第Ｉの制御容量とを含
むことを特徴とする液晶表示素子。 - 【請求項２】請求項１において、 前記第１〜第Ｌの制御容量電極が、前記ソース電極と同
一材料により形成されていることを特徴とする液晶表示
素子。 - 【請求項３】請求項１において、 前記保護絶縁膜の膜厚が、前記薄膜トランジスタのゲー
ト電極の上方に設けられたゲート絶縁膜よりも薄いこと
を特徴とする液晶表示素子。 - 【請求項４】請求項１において、 前記第１〜第Ｌの制御容量電極が、遮光層となるブラッ
クマトリクスの一部となることを特徴とする液晶表示素
子。 - 【請求項５】請求項１において、 前記第（Ｍ−１）の副画素電極と前記第Ｍの副画素電極
との間の隙間領域の一部を覆うように、且つ、前記第Ｋ
の制御容量電極と同一層に形成される電極との距離を離
して前記第Ｋの制御容量電極が形成されていることを特
徴とする液晶表示素子。 - 【請求項６】請求項１において、 前記第１〜第Ｎの副画素電極の少なくとも１つと、所与
の保持容量電極とにより形成される第１〜第Ｊ（Ｊは整
数）の保持容量を含むことを特徴とする液晶表示素子。 - 【請求項７】請求項６において、 前記薄膜トランジスタのソース電極に接続される前記第
１の副画素電極と、所与の保持容量電極とにより形成さ
れる前記第１の保持容量のみを含むことを特徴とする液
晶表示素子。 - 【請求項８】請求項６において、 ２以上の副画素電極に対して前記保持容量が形成されて
いることを特徴とする液晶表示素子。 - 【請求項９】請求項６において、 前記保持容量電極が、隣接する薄膜トランジスタに接続
される走査線であることを特徴とする液晶表示素子。 - 【請求項１０】請求項１において、 前記第（Ｉ−１）の制御容量の少なくとも１つが、 前記薄膜トランジスタのゲート電極の上方に設けられた
ゲート絶縁膜を介して、第（Ｍ−１）の副画素電極と、
前記ゲート絶縁膜の下方に設けられた制御容量電極とに
より形成され、 前記第Ｉの制御容量の少なくとも１つが、 前記ゲート絶縁膜を介して、第Ｍの副画素電極と、前記
ゲート絶縁膜の下方に設けられた前記制御容量電極とに
より形成されることを特徴とする液晶表示素子。 - 【請求項１１】請求項１乃至10のいずれかの液晶表示素
子を有する液晶装置を含むことを特徴とする電子機器。 - 【請求項１２】薄膜トランジスタと、該薄膜トランジス
タに接続され、対向電極との間に封入される液晶層を駆
動する画素電極とを少なくとも含む液晶表示素子の製造
方法であって、 （Ａ）第１〜第Ｌ（Ｌは整数）の制御容量電極を形成す
る工程と、 （Ｂ）該第１〜第Ｌの制御容量電極の上方に、前記薄膜
トランジスタのソース電極を保護するための保護絶縁膜
を形成する工程と、 （Ｃ）前記画素電極を分割した第１〜第Ｎ（Ｎは２以上
の整数）の副画素電極を形成する工程とを含み、 前記工程（Ａ）〜（Ｃ）により、 前記保護絶縁膜を介して、第（Ｍ−１）（Ｍは整数であ
り、１＜Ｍ≦Ｎ）の副画素電極と、第Ｋ（Ｋは整数であ
り、１≦Ｋ≦Ｌ）の制御容量電極とにより形成される第
（Ｉ−１）（Ｉは２以上の整数）の制御容量を形成する
と共に、 前記保護絶縁膜を介して、第Ｍの副画素電極と、第Ｋの
制御容量電極とにより形成される第Ｉの制御容量を形成
することを特徴とする液晶表示素子の製造方法。 - 【請求項１３】請求項12において、 前記第１〜第Ｌの制御容量電極を、前記ソース電極と同
一工程により形成することを特徴とする液晶表示素子の
製造方法。 - 【請求項１４】請求項12において、 前記工程（Ｂ）において、前記保護絶縁膜の膜厚を、前
記薄膜トランジスタのゲート電極の上方に形成されるゲ
ート絶縁膜よりも薄く形成することを特徴とする液晶表
示素子の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-174200 | 1995-06-16 | ||
| JP17420095 | 1995-06-16 | ||
| PCT/JP1996/001652 WO1997000463A1 (fr) | 1995-06-16 | 1996-06-17 | Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3477715B2 true JP3477715B2 (ja) | 2003-12-10 |
Family
ID=15974481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53019896A Expired - Lifetime JP3477715B2 (ja) | 1995-06-16 | 1996-06-17 | 液晶表示素子、その製造方法及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6078367A (ja) |
| JP (1) | JP3477715B2 (ja) |
| KR (1) | KR100261934B1 (ja) |
| WO (1) | WO1997000463A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| JP2006330633A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 表示装置用基板及びそれを備えた液晶表示装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580387B1 (ko) * | 1998-09-24 | 2007-03-02 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100379287B1 (ko) * | 1999-06-25 | 2003-04-10 | 닛뽄덴끼 가부시끼가이샤 | 멀티 도메인 액정 표시장치 |
| US6624856B2 (en) * | 2000-07-07 | 2003-09-23 | Casio Computer Co., Ltd. | Liquid crystal display device having thin film transistors for reducing leak current |
| FR2826766B1 (fr) * | 2001-06-29 | 2003-10-31 | Thales Avionics Lcd | Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation |
| KR100870005B1 (ko) * | 2002-03-07 | 2008-11-21 | 삼성전자주식회사 | 액정 표시 장치 |
| CN101308270B (zh) * | 2002-06-06 | 2010-12-08 | 夏普株式会社 | 液晶显示装置 |
| TW544942B (en) * | 2002-09-30 | 2003-08-01 | Hannstar Display Corp | Thin film transistor array substrate |
| JP3767607B2 (ja) * | 2003-05-02 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101189267B1 (ko) * | 2004-12-03 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
| KR20060028536A (ko) * | 2004-09-24 | 2006-03-30 | 삼성전자주식회사 | 색필터 표시판 및 그를 포함하는 액정 표시 장치 |
| US8810606B2 (en) * | 2004-11-12 | 2014-08-19 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| JP4829501B2 (ja) * | 2005-01-06 | 2011-12-07 | シャープ株式会社 | 液晶表示装置 |
| KR101133760B1 (ko) * | 2005-01-17 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| US7936407B2 (en) | 2005-02-24 | 2011-05-03 | Samsung Electronics Co., Ltd. | Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same |
| JP4440150B2 (ja) * | 2005-03-16 | 2010-03-24 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| US20060250533A1 (en) * | 2005-05-03 | 2006-11-09 | Po-Sheng Shih | Pixel structure with improved viewing angle |
| JP3892882B2 (ja) * | 2005-06-13 | 2007-03-14 | 三菱電機株式会社 | 半透過型液晶表示装置 |
| TW200702853A (en) * | 2005-07-07 | 2007-01-16 | Au Optronics Corp | Liquid crystal display devices |
| JP4248591B2 (ja) * | 2005-09-15 | 2009-04-02 | シャープ株式会社 | 表示パネル |
| JP2007183629A (ja) * | 2005-12-29 | 2007-07-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示基板及びその製造方法 |
| WO2007108181A1 (ja) | 2006-03-15 | 2007-09-27 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| KR100853228B1 (ko) | 2008-04-23 | 2008-08-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| KR101544847B1 (ko) * | 2008-07-03 | 2015-08-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101499241B1 (ko) * | 2008-07-04 | 2015-03-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101778009B1 (ko) * | 2010-08-19 | 2017-09-27 | 삼성디스플레이 주식회사 | 표시 기판 및 그 제조 방법 |
| US9424950B2 (en) * | 2013-07-10 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20150138169A1 (en) * | 2013-11-21 | 2015-05-21 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Display panel, pixel structure therein and driving method thereof |
| KR20200048694A (ko) * | 2018-10-30 | 2020-05-08 | 엘지디스플레이 주식회사 | 전계 발광 표시 장치 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3725420A (en) * | 1970-09-28 | 1973-04-03 | Warner Lambert Co | Pyridyl-{62 -hydroxysulfoxides and sulfones and derivatives |
| US5191452A (en) * | 1989-09-20 | 1993-03-02 | Honeywell Inc. | Active matrix liquid crystal display fabrication for grayscale |
| US5245450A (en) * | 1990-07-23 | 1993-09-14 | Hosiden Corporation | Liquid crystal display device with control capacitors for gray-scale |
| US5126865A (en) * | 1990-12-31 | 1992-06-30 | Honeywell Inc. | Liquid crystal display with sub-pixels |
| JP2764770B2 (ja) * | 1991-07-12 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | 液晶表示素子 |
| JPH05107556A (ja) * | 1991-10-14 | 1993-04-30 | Hosiden Corp | 液晶表示素子画素 |
| JPH05142570A (ja) * | 1991-11-20 | 1993-06-11 | Sharp Corp | アクテイブマトリクス基板 |
| JP3081357B2 (ja) * | 1992-04-15 | 2000-08-28 | 富士通株式会社 | 液晶表示装置及びその製造方法 |
| JPH0695144A (ja) * | 1992-09-10 | 1994-04-08 | Hosiden Corp | 液晶表示素子 |
| JPH06102537A (ja) * | 1992-09-22 | 1994-04-15 | Toshiba Corp | アクティブマトリクス型液晶表示素子 |
| JPH06148681A (ja) * | 1992-11-10 | 1994-05-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2590693B2 (ja) * | 1993-07-14 | 1997-03-12 | 日本電気株式会社 | 液晶表示装置 |
| JP3049588B2 (ja) * | 1994-05-31 | 2000-06-05 | 松下電器産業株式会社 | 薄膜トランジスタ液晶表示装置 |
| KR0169386B1 (ko) * | 1995-05-31 | 1999-03-20 | 김광호 | 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 기판 |
-
1996
- 1996-06-17 JP JP53019896A patent/JP3477715B2/ja not_active Expired - Lifetime
- 1996-06-17 US US08/793,089 patent/US6078367A/en not_active Expired - Lifetime
- 1996-06-17 KR KR1019960706927A patent/KR100261934B1/ko not_active IP Right Cessation
- 1996-06-17 WO PCT/JP1996/001652 patent/WO1997000463A1/ja active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| JP2006330633A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 表示装置用基板及びそれを備えた液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970703545A (ko) | 1997-07-03 |
| US6078367A (en) | 2000-06-20 |
| KR100261934B1 (ko) | 2000-07-15 |
| WO1997000463A1 (fr) | 1997-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477715B2 (ja) | 液晶表示素子、その製造方法及び電子機器 | |
| US6839106B2 (en) | Liquid crystal display device and method of making same | |
| KR100661850B1 (ko) | 반도체장치 제작방법 | |
| US7499114B2 (en) | Liquid crystal display device having touch screen function and method of fabricating the same | |
| EP0661581B1 (en) | Active matrix type liquid crystal display apparatus | |
| CN108761941B (zh) | Coa型液晶显示面板结构及coa型液晶显示面板的制作方法 | |
| CN106483728B (zh) | 像素结构、阵列基板和显示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| GB2275809A (en) | Liquid crystal display | |
| JP2003167270A (ja) | 反射型液晶表示装置及びその製造方法 | |
| US20010045995A1 (en) | Liquid crystal display and manufacturing method therfor | |
| US7206033B2 (en) | Liquid crystal display and fabricating method | |
| JP3240620B2 (ja) | 表示装置、電子機器及び表示装置の製造方法 | |
| US5327268A (en) | Reflective type liquid crystal display with reversely staggered TFT structures | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| US6275278B1 (en) | Liquid crystal display device and method of making same | |
| CN112965307A (zh) | 双面反射显示面板 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JPH0258030A (ja) | 液晶表示装置 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JP4167796B2 (ja) | 液晶装置およびその製造方法ならびに電子機器 | |
| JP3062525B2 (ja) | 液晶表示装置 | |
| JPH08320503A (ja) | アクティブマトリクス液晶表示パネル | |
| JPH03293639A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |