JPH0695144A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH0695144A JPH0695144A JP24212592A JP24212592A JPH0695144A JP H0695144 A JPH0695144 A JP H0695144A JP 24212592 A JP24212592 A JP 24212592A JP 24212592 A JP24212592 A JP 24212592A JP H0695144 A JPH0695144 A JP H0695144A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- insulating film
- capacitor electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 制御コンデンサ電極の容量と蓄積容量コンデ
ンサ電極の容量の比が製造プロセスのバラツキに起因し
て変動することの少ない液晶表示素子画素を提供する。 【構成】 上面に絶縁膜２４が形成された透明基板１
と、下面に共通電極６が形成された第２の基板５と、共
通電極６と絶縁膜２４との間に封入された液晶７と、複
数の副画素電極４と、制御コンデンサ電極２と、蓄積容
量コンデンサ電極１２と、画素をオン、オフ制御するＴ
ＦＴ８とより成る液晶表示素子画素において、制御コン
デンサ電極２と蓄積容量コンデンサ電極１２とを互いに
同一の共通する面である絶縁膜２４上面或は下面に形成
し、これら制御コンデンサ電極２および蓄積容量コンデ
ンサ電極１２は絶縁膜２４を介して対向配置された副画
素電極４との間にそれぞれ制御コンデンサ容量或は蓄積
容量を形成するものである液晶表示素子。
ンサ電極の容量の比が製造プロセスのバラツキに起因し
て変動することの少ない液晶表示素子画素を提供する。 【構成】 上面に絶縁膜２４が形成された透明基板１
と、下面に共通電極６が形成された第２の基板５と、共
通電極６と絶縁膜２４との間に封入された液晶７と、複
数の副画素電極４と、制御コンデンサ電極２と、蓄積容
量コンデンサ電極１２と、画素をオン、オフ制御するＴ
ＦＴ８とより成る液晶表示素子画素において、制御コン
デンサ電極２と蓄積容量コンデンサ電極１２とを互いに
同一の共通する面である絶縁膜２４上面或は下面に形成
し、これら制御コンデンサ電極２および蓄積容量コンデ
ンサ電極１２は絶縁膜２４を介して対向配置された副画
素電極４との間にそれぞれ制御コンデンサ容量或は蓄積
容量を形成するものである液晶表示素子。
Description
【０００１】
【産業上の利用分野】この発明は、複数の副画素より成
る多階調表示可能な液晶表示素子に関する。
る多階調表示可能な液晶表示素子に関する。
【０００２】
【従来の技術】複数の副画素より成る多階調表示可能な
液晶表示素子の先行技術を図７を参照して説明する。図
７（ａ）は板状の液晶表示素子から垂直に切出して示し
た１個の画素の平面を示す図であり、（ｂ）は（ａ）に
おける直線ｂ−ｂで示されるところの断面を矢印方向に
見た図であり、（ｃ）は（ａ）における直線ｃ−ｃで示
されるところの断面を矢印方向に見た図である。
液晶表示素子の先行技術を図７を参照して説明する。図
７（ａ）は板状の液晶表示素子から垂直に切出して示し
た１個の画素の平面を示す図であり、（ｂ）は（ａ）に
おける直線ｂ−ｂで示されるところの断面を矢印方向に
見た図であり、（ｃ）は（ａ）における直線ｃ−ｃで示
されるところの断面を矢印方向に見た図である。
【０００３】図７において、１は例えば透明ガラスより
成る透明基板であり、その内面には制御コンデンサ電極
２が形成され、制御コンデンサ電極２の上面には画素全
面に亘り絶縁膜１５が形成されている。この絶縁膜１５
上面にはその右下隅に正方形の副画素電極４1 と、正方
形の右下隅から小さな正方形を切除したほぼ正方形状の
画素全面に亘る副画素電極４2 とが形成されると共に、
ＴＦＴ８のソースとドレインが形成される。ＴＦＴ８の
ドレインは副画素電極４1 に接触形成されている。これ
らの上面には画素全面に亘り絶縁膜２４が形成される。
この絶縁膜２４上面には蓄積容量コンデンサ電極１２が
形成されると共に、ＴＦＴ８のソースとドレインに対応
するところにゲート電極が形成されている。
成る透明基板であり、その内面には制御コンデンサ電極
２が形成され、制御コンデンサ電極２の上面には画素全
面に亘り絶縁膜１５が形成されている。この絶縁膜１５
上面にはその右下隅に正方形の副画素電極４1 と、正方
形の右下隅から小さな正方形を切除したほぼ正方形状の
画素全面に亘る副画素電極４2 とが形成されると共に、
ＴＦＴ８のソースとドレインが形成される。ＴＦＴ８の
ドレインは副画素電極４1 に接触形成されている。これ
らの上面には画素全面に亘り絶縁膜２４が形成される。
この絶縁膜２４上面には蓄積容量コンデンサ電極１２が
形成されると共に、ＴＦＴ８のソースとドレインに対応
するところにゲート電極が形成されている。
【０００４】上述の如くに構成された液晶表示素子の先
行技術において、先ず副画素電極４ 1 と共通電極６との
間には液晶コンデンサＣLC1 が形成され、副画素電極４
2 と共通電極６との間には液晶コンデンサＣLC3 が形成
される。副画素電極４1 、４ 2 と制御コンデンサ電極２
との間には、それぞれ、制御コンデンサＣC2、ＣC3が形
成される。この先行技術においては、上述した通り、副
画素電極４1 と副画素電極４2 との間に形成されるＬ字
状のギャップを介して制御コンデンサ電極２と共通電極
６との間にもコンデンサＣLC2 が形成されるに到る。制
御コンデンサ電極２は等価的に副画素電極でもあるとい
うことである。また、蓄積容量コンデンサ電極１２と副
画素電極４2 との間には蓄積容量ＣS3が形成される。
行技術において、先ず副画素電極４ 1 と共通電極６との
間には液晶コンデンサＣLC1 が形成され、副画素電極４
2 と共通電極６との間には液晶コンデンサＣLC3 が形成
される。副画素電極４1 、４ 2 と制御コンデンサ電極２
との間には、それぞれ、制御コンデンサＣC2、ＣC3が形
成される。この先行技術においては、上述した通り、副
画素電極４1 と副画素電極４2 との間に形成されるＬ字
状のギャップを介して制御コンデンサ電極２と共通電極
６との間にもコンデンサＣLC2 が形成されるに到る。制
御コンデンサ電極２は等価的に副画素電極でもあるとい
うことである。また、蓄積容量コンデンサ電極１２と副
画素電極４2 との間には蓄積容量ＣS3が形成される。
【０００５】
【発明が解決しようとする課題】ところで、この先行技
術は、蓄積容量コンデンサ電極１２とゲート電極とは同
一の絶縁層２４に形成されている。そして、制御コンデ
ンサ電極２は副画素電極４の下層に形成されると共に、
ＴＦＴ８は副画素電極４1 に接続する構成を採用するも
のである。即ち、副画素電極４1 は薄膜トランジスタ８
のドレインに直接接続していて所定の電圧Ｖa が印加さ
れる。図７に示される画素の等価回路は、この副画素電
極４1 から共通電極６に到るコンデンサの経路を順次に
たどれば、図８に示される通りのものとなる。この等価
回路において、各副画素電極に印加される電圧Ｖａは、
副画素電極容量ＣLCと蓄積容量ＣS の和と副画素電極容
量Ｃ LCに直列に接続される容量である制御コンデンサ容
量ＣC との間の容量比により決定される。上述の先行技
術においては、蓄積容量コンデンサ電極１２と制御コン
デンサ電極２とを各別の絶縁膜に形成していたので、製
造プロセスのバラツキに起因してこれら電極により決定
される容量は変動し、この容量比は液晶表示素子の製造
プロセスのバラツキにより変動することになる。従っ
て、製造プロセスのバラツキに起因して各副画素電極４
に印加される電圧は変動する。
術は、蓄積容量コンデンサ電極１２とゲート電極とは同
一の絶縁層２４に形成されている。そして、制御コンデ
ンサ電極２は副画素電極４の下層に形成されると共に、
ＴＦＴ８は副画素電極４1 に接続する構成を採用するも
のである。即ち、副画素電極４1 は薄膜トランジスタ８
のドレインに直接接続していて所定の電圧Ｖa が印加さ
れる。図７に示される画素の等価回路は、この副画素電
極４1 から共通電極６に到るコンデンサの経路を順次に
たどれば、図８に示される通りのものとなる。この等価
回路において、各副画素電極に印加される電圧Ｖａは、
副画素電極容量ＣLCと蓄積容量ＣS の和と副画素電極容
量Ｃ LCに直列に接続される容量である制御コンデンサ容
量ＣC との間の容量比により決定される。上述の先行技
術においては、蓄積容量コンデンサ電極１２と制御コン
デンサ電極２とを各別の絶縁膜に形成していたので、製
造プロセスのバラツキに起因してこれら電極により決定
される容量は変動し、この容量比は液晶表示素子の製造
プロセスのバラツキにより変動することになる。従っ
て、製造プロセスのバラツキに起因して各副画素電極４
に印加される電圧は変動する。
【０００６】この先行技術は、また、図７に示される如
く、絶縁膜を絶縁膜１５と絶縁膜２４の２枚も有してお
り、これは液晶表示素子の製造プロセス上有利なことで
はないのでこれを少なくしたい。この発明は、上述の通
りの問題を解消した液晶表示素子を提供する。
く、絶縁膜を絶縁膜１５と絶縁膜２４の２枚も有してお
り、これは液晶表示素子の製造プロセス上有利なことで
はないのでこれを少なくしたい。この発明は、上述の通
りの問題を解消した液晶表示素子を提供する。
【０００７】
【課題を解決するための手段】上面に絶縁膜２４が形成
された透明基板１と、下面に共通電極６が形成された第
２の基板５と、共通電極６と絶縁膜２４との間に封入さ
れた液晶７と、複数の副画素電極４と、制御コンデンサ
電極２と、蓄積容量コンデンサ電極１２と、画素をオ
ン、オフ制御するＴＦＴ８とより成る液晶表示素子にお
いて、制御コンデンサ電極２と蓄積容量コンデンサ電極
１２とを互いに同一の共通する面である絶縁膜２４上面
或は下面に形成し、これら制御コンデンサ電極２および
蓄積容量コンデンサ電極１２は絶縁膜２４を介して対向
配置された副画素電極４との間にそれぞれ制御コンデン
サ容量或は蓄積容量を形成するものであることを特徴と
する液晶表示素子を構成した。
された透明基板１と、下面に共通電極６が形成された第
２の基板５と、共通電極６と絶縁膜２４との間に封入さ
れた液晶７と、複数の副画素電極４と、制御コンデンサ
電極２と、蓄積容量コンデンサ電極１２と、画素をオ
ン、オフ制御するＴＦＴ８とより成る液晶表示素子にお
いて、制御コンデンサ電極２と蓄積容量コンデンサ電極
１２とを互いに同一の共通する面である絶縁膜２４上面
或は下面に形成し、これら制御コンデンサ電極２および
蓄積容量コンデンサ電極１２は絶縁膜２４を介して対向
配置された副画素電極４との間にそれぞれ制御コンデン
サ容量或は蓄積容量を形成するものであることを特徴と
する液晶表示素子を構成した。
【０００８】
【実施例】この発明の液晶表示素子の第１の実施例を図
１を参照して説明する。図１（ａ）は板状の液晶表示素
子から垂直に切出して示した１個の画素の平面を示す図
であり、（ｂ）は（ａ）における直線ｂ−ｂで示される
ところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
１を参照して説明する。図１（ａ）は板状の液晶表示素
子から垂直に切出して示した１個の画素の平面を示す図
であり、（ｂ）は（ａ）における直線ｂ−ｂで示される
ところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
【０００９】図１において、１は例えば透明ガラスより
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２と、ＴＦＴ８のソースとドレインおよび蓄積
容量コンデンサ電極１２が形成される。ＴＦＴ８のドレ
インは制御コンデンサ電極２に接触形成されている。こ
れらの上面には画素全面に亘り絶縁膜２４が形成され
る。この絶縁膜２４上面には副画素電極４2 が形成され
ると共に、ＴＦＴ８のソースとドレインに対応するとこ
ろにゲート電極が形成される。５は第２の透明基板であ
り、その内面には透明な共通電極６が形成されている。
そして、共通電極６と絶縁膜２４との間に液晶７が封入
される。制御コンデンサ電極２の内の副画素電極４2 に
より覆われていない部分が等価的に第１の副画素電極４
1 を構成する。なお、この第１の実施例の等価回路は図
９に示される如くになる。
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２と、ＴＦＴ８のソースとドレインおよび蓄積
容量コンデンサ電極１２が形成される。ＴＦＴ８のドレ
インは制御コンデンサ電極２に接触形成されている。こ
れらの上面には画素全面に亘り絶縁膜２４が形成され
る。この絶縁膜２４上面には副画素電極４2 が形成され
ると共に、ＴＦＴ８のソースとドレインに対応するとこ
ろにゲート電極が形成される。５は第２の透明基板であ
り、その内面には透明な共通電極６が形成されている。
そして、共通電極６と絶縁膜２４との間に液晶７が封入
される。制御コンデンサ電極２の内の副画素電極４2 に
より覆われていない部分が等価的に第１の副画素電極４
1 を構成する。なお、この第１の実施例の等価回路は図
９に示される如くになる。
【００１０】この第１の実施例においては、蓄積容量コ
ンデンサ電極１２と制御コンデンサ電極２とは互いに同
一の共通する面である絶縁膜２４の上面或は下面に形成
されている。両電極を同一の層上に形成することによ
り、液晶表示素子の製造プロセスにバラツキが生じて
も、蓄積容量コンデンサの容量および制御コンデンサの
容量比のバラツキは少なくなる。そして、制御コンデン
サ電極２は絶縁膜２４を誘電体として形成されるもので
あることから、上述の先行技術と比較して、形成すべき
絶縁膜１５を１枚省略することができる。また、副画素
電極４2 とその上方に形成されている共通電極６との間
に絶縁膜は存在しないので、絶縁膜と配向膜との間の界
面における電荷の蓄積の問題は生じない。従って、この
液晶表示素子は焼き付き現象を抑制する効果をも奏する
ものである。即ち、液晶表示素子は、直流を印加して駆
動することによりパターン表示をすると、別のパターン
を表示したときに直前のパターンの残像が認められるよ
うになる。液晶表示素子は残像を防止するために交流に
より駆動するのであるが、この駆動中に絶縁膜に電荷が
トラップされるに到り、液晶に対して直流成分が印加さ
れるようになる。この第１の実施例は副画素電極４2 上
方に絶縁膜は存在しないので、焼き付き現象は抑制され
る。
ンデンサ電極１２と制御コンデンサ電極２とは互いに同
一の共通する面である絶縁膜２４の上面或は下面に形成
されている。両電極を同一の層上に形成することによ
り、液晶表示素子の製造プロセスにバラツキが生じて
も、蓄積容量コンデンサの容量および制御コンデンサの
容量比のバラツキは少なくなる。そして、制御コンデン
サ電極２は絶縁膜２４を誘電体として形成されるもので
あることから、上述の先行技術と比較して、形成すべき
絶縁膜１５を１枚省略することができる。また、副画素
電極４2 とその上方に形成されている共通電極６との間
に絶縁膜は存在しないので、絶縁膜と配向膜との間の界
面における電荷の蓄積の問題は生じない。従って、この
液晶表示素子は焼き付き現象を抑制する効果をも奏する
ものである。即ち、液晶表示素子は、直流を印加して駆
動することによりパターン表示をすると、別のパターン
を表示したときに直前のパターンの残像が認められるよ
うになる。液晶表示素子は残像を防止するために交流に
より駆動するのであるが、この駆動中に絶縁膜に電荷が
トラップされるに到り、液晶に対して直流成分が印加さ
れるようになる。この第１の実施例は副画素電極４2 上
方に絶縁膜は存在しないので、焼き付き現象は抑制され
る。
【００１１】この発明の液晶表示素子の第２の実施例を
図２を参照して説明する。図２（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
図２を参照して説明する。図２（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
【００１２】図２において、１は例えば透明ガラスより
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２、ＴＦＴ８のソースとドレインおよび蓄積容
量コンデンサ１２が形成される。ＴＦＴ８のドレインは
制御コンデンサ電極２に接触形成されている。これらの
上面には画素全面に亘り絶縁膜２４が形成される。この
絶縁膜２４上面には副画素電極４1 と副画素電極４2 が
形成されると共に、ＴＦＴ８のソースとドレインに対応
するところにゲート電極が形成される。この場合、副画
素電極４1 および副画素電極４2 を形成するに先だっ
て、絶縁膜２４の副画素電極４1 が後に形成されるとこ
ろに制御コンデンサ電極２にまで達する開孔１５Ｈを穿
設しておき、副画素電極４1 を形成する際に副画素電極
４1 が制御コンデンサ電極２に接触形成され様にする。
５は第２の透明基板であり、その内面には透明な共通電
極６が形成される。そして、共通電極６と絶縁膜２４と
の間には液晶７が封入される。なお、制御コンデンサ電
極２の内の副画素電極４1 と副画素電極４2 との間のＬ
字状ギャップに対向する部分が等価的に第１の副画素電
極４1 の一部を構成する。この第２の実施例の等価回路
は図９に示される如くになる。
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２、ＴＦＴ８のソースとドレインおよび蓄積容
量コンデンサ１２が形成される。ＴＦＴ８のドレインは
制御コンデンサ電極２に接触形成されている。これらの
上面には画素全面に亘り絶縁膜２４が形成される。この
絶縁膜２４上面には副画素電極４1 と副画素電極４2 が
形成されると共に、ＴＦＴ８のソースとドレインに対応
するところにゲート電極が形成される。この場合、副画
素電極４1 および副画素電極４2 を形成するに先だっ
て、絶縁膜２４の副画素電極４1 が後に形成されるとこ
ろに制御コンデンサ電極２にまで達する開孔１５Ｈを穿
設しておき、副画素電極４1 を形成する際に副画素電極
４1 が制御コンデンサ電極２に接触形成され様にする。
５は第２の透明基板であり、その内面には透明な共通電
極６が形成される。そして、共通電極６と絶縁膜２４と
の間には液晶７が封入される。なお、制御コンデンサ電
極２の内の副画素電極４1 と副画素電極４2 との間のＬ
字状ギャップに対向する部分が等価的に第１の副画素電
極４1 の一部を構成する。この第２の実施例の等価回路
は図９に示される如くになる。
【００１３】第２の実施例は互いに同一の層である絶縁
膜２４上面に副画素電極４1 と副画素電極４2 とを形成
し、この副画素電極４1 と制御コンデンサ電極２とを開
孔１５Ｈを介して電気的に接続したものである。第２の
実施例は液晶７に電圧を印加する極板である制御コンデ
ンサ電極２の一部、副画素電極４1 および副画素電極４
2 の上方には絶縁膜が殆ど存在しないに等しいので、絶
縁膜と配向膜との間の界面における電荷の蓄積は第１の
実施例と比較して更に抑制される。蓄積容量コンデンサ
電極１２と制御コンデンサ電極２とは互いに同一の共通
する面である透明基板１と絶縁膜２４との間の界面に形
成されていること、および制御コンデンサ電極２は絶縁
膜２４を誘電体として形成されるものであること、につ
いては第１の実施例と同様である。また、副画素電極４
1 および４2 とその上方に形成されている共通電極６と
の間に絶縁膜は存在しないので、絶縁膜と配向膜との間
の界面における電荷の蓄積の問題は生じない。従って、
この液晶表示素子は焼き付き現象を抑制する効果をも奏
するものである。
膜２４上面に副画素電極４1 と副画素電極４2 とを形成
し、この副画素電極４1 と制御コンデンサ電極２とを開
孔１５Ｈを介して電気的に接続したものである。第２の
実施例は液晶７に電圧を印加する極板である制御コンデ
ンサ電極２の一部、副画素電極４1 および副画素電極４
2 の上方には絶縁膜が殆ど存在しないに等しいので、絶
縁膜と配向膜との間の界面における電荷の蓄積は第１の
実施例と比較して更に抑制される。蓄積容量コンデンサ
電極１２と制御コンデンサ電極２とは互いに同一の共通
する面である透明基板１と絶縁膜２４との間の界面に形
成されていること、および制御コンデンサ電極２は絶縁
膜２４を誘電体として形成されるものであること、につ
いては第１の実施例と同様である。また、副画素電極４
1 および４2 とその上方に形成されている共通電極６と
の間に絶縁膜は存在しないので、絶縁膜と配向膜との間
の界面における電荷の蓄積の問題は生じない。従って、
この液晶表示素子は焼き付き現象を抑制する効果をも奏
するものである。
【００１４】この発明の液晶表示素子の第３の実施例を
図３を参照して説明する。図３（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
図３を参照して説明する。図３（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
【００１５】図３において、１は例えば透明ガラスより
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２、ＴＦＴ８のソースとドレインおよび蓄積容
量コンデンサ１２が形成される。ＴＦＴ８のドレインは
制御コンデンサ電極２に接触形成されている。これらの
上面には画素全面に亘り絶縁膜２４が形成される。この
絶縁膜２４上面には副画素電極４1 および副画素電極４
2 が形成されると共に、ＴＦＴ８のソースとドレインに
対応するところにゲート電極が形成される。５は第２の
透明基板であり、その内面には透明な共通電極６が形成
されている。そして、共通電極６と絶縁膜２４との間に
液晶７が封入される。なお、制御コンデンサ電極２の内
の副画素電極４1 と副画素電極４2 との間のＬ字状ギャ
ップに対向する部分が等価的に第１の副画素電極４1 の
一部を構成する。
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２、ＴＦＴ８のソースとドレインおよび蓄積容
量コンデンサ１２が形成される。ＴＦＴ８のドレインは
制御コンデンサ電極２に接触形成されている。これらの
上面には画素全面に亘り絶縁膜２４が形成される。この
絶縁膜２４上面には副画素電極４1 および副画素電極４
2 が形成されると共に、ＴＦＴ８のソースとドレインに
対応するところにゲート電極が形成される。５は第２の
透明基板であり、その内面には透明な共通電極６が形成
されている。そして、共通電極６と絶縁膜２４との間に
液晶７が封入される。なお、制御コンデンサ電極２の内
の副画素電極４1 と副画素電極４2 との間のＬ字状ギャ
ップに対向する部分が等価的に第１の副画素電極４1 の
一部を構成する。
【００１６】第３の実施例は、第２の実施例において副
画素電極４1 と制御コンデンサ電極２とを開孔１５Ｈを
介して電気的に接続することを省略し、副画素電極４1
と制御コンデンサ電極２の重なりを副画素電極４1 の面
積と同程度として副画素電極４1 と制御コンデンサ電極
２との間に制御容量ＣC1を形成するものである。動作原
理は図２に示されるものと同様であり、光学的特性は図
３に示されるものと同様である。この第３の実施例の等
価回路は図９に示される如くになる。
画素電極４1 と制御コンデンサ電極２とを開孔１５Ｈを
介して電気的に接続することを省略し、副画素電極４1
と制御コンデンサ電極２の重なりを副画素電極４1 の面
積と同程度として副画素電極４1 と制御コンデンサ電極
２との間に制御容量ＣC1を形成するものである。動作原
理は図２に示されるものと同様であり、光学的特性は図
３に示されるものと同様である。この第３の実施例の等
価回路は図９に示される如くになる。
【００１７】この発明の液晶表示素子の第４の実施例を
図４を参照して説明する。図４（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
図４を参照して説明する。図４（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
【００１８】図４において、１は例えば透明ガラスより
成る透明基板である。透明基板１の内面には、副画素電
極４1 および副画素電極４2 が形成されると共に、ＴＦ
Ｔ８のソースとドレインが形成される。ＴＦＴ８のドレ
インは制御コンデンサ電極２に接触形成されている。こ
れらの上面には画素全面に亘り絶縁膜２４が形成され
る。この絶縁膜２４上面には制御コンデンサ電極２が形
成されると共に、蓄積容量コンデンサ電極１２が形成さ
れ、更にＴＦＴ８のソースとドレインに対応するところ
にゲート電極が形成される。５は第２の透明基板であ
り、その内面には透明な共通電極６が形成されている。
そして、共通電極６と絶縁膜２４との間に液晶７が封入
される。なお、制御コンデンサ電極２は等価的に副画素
電極４３をも構成する。この第４の実施例の等価回路は
図８に示される如くになる。
成る透明基板である。透明基板１の内面には、副画素電
極４1 および副画素電極４2 が形成されると共に、ＴＦ
Ｔ８のソースとドレインが形成される。ＴＦＴ８のドレ
インは制御コンデンサ電極２に接触形成されている。こ
れらの上面には画素全面に亘り絶縁膜２４が形成され
る。この絶縁膜２４上面には制御コンデンサ電極２が形
成されると共に、蓄積容量コンデンサ電極１２が形成さ
れ、更にＴＦＴ８のソースとドレインに対応するところ
にゲート電極が形成される。５は第２の透明基板であ
り、その内面には透明な共通電極６が形成されている。
そして、共通電極６と絶縁膜２４との間に液晶７が封入
される。なお、制御コンデンサ電極２は等価的に副画素
電極４３をも構成する。この第４の実施例の等価回路は
図８に示される如くになる。
【００１９】図４に示される第４の実施例は制御コンデ
ンサ電極２が副画素電極４の上方に形成されたものであ
り、図３に示される第３の実施例と比較すると、制御コ
ンデンサ電極２と副画素電極４の位置関係が上下逆転し
ている。この場合、蓄積容量コンデンサ電極１２をゲー
ト電極と同時に形成することができる。そして、ゲート
電極に低抵抗材料を使用することができることから、蓄
積容量コンデンサ電極バスを低抵抗に形成することがで
きる。
ンサ電極２が副画素電極４の上方に形成されたものであ
り、図３に示される第３の実施例と比較すると、制御コ
ンデンサ電極２と副画素電極４の位置関係が上下逆転し
ている。この場合、蓄積容量コンデンサ電極１２をゲー
ト電極と同時に形成することができる。そして、ゲート
電極に低抵抗材料を使用することができることから、蓄
積容量コンデンサ電極バスを低抵抗に形成することがで
きる。
【００２０】この発明の液晶表示素子の第５の実施例を
図５を参照して説明する。図５（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
図５を参照して説明する。図５（ａ）は板状の液晶表示
素子から垂直に切出して示した１個の画素の平面を示す
図であり、（ｂ）は（ａ）における直線ｂ−ｂで示され
るところの断面を矢印方向に見た図であり、（ｃ）は
（ａ）における直線ｃ−ｃで示されるところの断面を矢
印方向に見た図である。
【００２１】図５において、１は例えば透明ガラスより
成る透明基板である。透明基板１の内面には副画素電極
４1 と副画素電極４2 が形成されると共に、ＴＦＴ８の
ソースとドレインが形成される。ＴＦＴ８のドレインは
副画素電極４1 に接触形成されている。これらの上面に
は画素全面に亘り絶縁膜２４が形成される。この絶縁膜
２４上面には制御コンデンサ電極２、蓄積容量コンデン
サ１２が形成されると共に、ＴＦＴ８のソースとドレイ
ンに対応するところにゲート電極が形成される。この場
合、制御コンデンサ電極２、蓄積容量コンデンサ１２お
よびゲート電極が形成されるに先だって、絶縁膜２４の
制御コンデンサ電極２が後に形成されるところに副画素
電極４1 にまで達する開孔１５Ｈを穿設しておき、制御
コンデンサ電極２を形成する際に制御コンデンサ電極２
が副画素電極４1 に接触形成され様にする。５は第２の
透明基板であり、その内面には透明な共通電極６が形成
される。そして、共通電極６と絶縁膜２４との間には液
晶７が封入される。なお、この第５の実施例の等価回路
は図９に示される如くになる。
成る透明基板である。透明基板１の内面には副画素電極
４1 と副画素電極４2 が形成されると共に、ＴＦＴ８の
ソースとドレインが形成される。ＴＦＴ８のドレインは
副画素電極４1 に接触形成されている。これらの上面に
は画素全面に亘り絶縁膜２４が形成される。この絶縁膜
２４上面には制御コンデンサ電極２、蓄積容量コンデン
サ１２が形成されると共に、ＴＦＴ８のソースとドレイ
ンに対応するところにゲート電極が形成される。この場
合、制御コンデンサ電極２、蓄積容量コンデンサ１２お
よびゲート電極が形成されるに先だって、絶縁膜２４の
制御コンデンサ電極２が後に形成されるところに副画素
電極４1 にまで達する開孔１５Ｈを穿設しておき、制御
コンデンサ電極２を形成する際に制御コンデンサ電極２
が副画素電極４1 に接触形成され様にする。５は第２の
透明基板であり、その内面には透明な共通電極６が形成
される。そして、共通電極６と絶縁膜２４との間には液
晶７が封入される。なお、この第５の実施例の等価回路
は図９に示される如くになる。
【００２２】図５に示される第５の実施例は図４に示さ
れる第４の実施例において制御コンデンサ電極２を副画
素電極４1 に接触形成することにより制御コンデンサ容
量Ｃ C2を無限大にしたものに相当する。制御コンデンサ
容量ＣC3の方を無限大にする構成も採用することができ
る。この発明の液晶表示素子の第６の実施例を図６を参
照して説明する。図６（ａ）は板状の液晶表示素子から
垂直に切出して示した１個の画素の平面を示す図であ
り、（ｂ）は（ａ）における直線ｂ−ｂで示されるとこ
ろの断面を矢印方向に見た図であり、（ｃ）は（ａ）に
おける直線ｃ−ｃで示されるところの断面を矢印方向に
見た図である。
れる第４の実施例において制御コンデンサ電極２を副画
素電極４1 に接触形成することにより制御コンデンサ容
量Ｃ C2を無限大にしたものに相当する。制御コンデンサ
容量ＣC3の方を無限大にする構成も採用することができ
る。この発明の液晶表示素子の第６の実施例を図６を参
照して説明する。図６（ａ）は板状の液晶表示素子から
垂直に切出して示した１個の画素の平面を示す図であ
り、（ｂ）は（ａ）における直線ｂ−ｂで示されるとこ
ろの断面を矢印方向に見た図であり、（ｃ）は（ａ）に
おける直線ｃ−ｃで示されるところの断面を矢印方向に
見た図である。
【００２３】図６において、１は例えば透明ガラスより
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２、ＴＦＴ８のボトムゲート電極および蓄積容
量コンデンサ１２が形成される。これらの上面には画素
全面に亘り絶縁膜２４が形成される。この絶縁膜２４上
面には副画素電極４1 および副画素電極４2 が形成され
ると共に、ＴＦＴ８のソースとドレインが形成される。
ここで、ＴＦＴ８のドレインは副画素電極４1 に接触形
成されている。５は第２の透明基板であり、その内面に
は透明な共通電極６が形成されている。そして、共通電
極６と絶縁膜２４との間に液晶７が封入される。なお、
制御コンデンサ電極２の内の副画素電極４1 と副画素電
極４2 との間のＬ字状ギャップに対向する部分が等価的
に副画素電極４1 の一部を構成する。この第６の実施例
の等価回路は図８に示される如くになる。
成る透明基板である。透明基板１の内面には制御コンデ
ンサ電極２、ＴＦＴ８のボトムゲート電極および蓄積容
量コンデンサ１２が形成される。これらの上面には画素
全面に亘り絶縁膜２４が形成される。この絶縁膜２４上
面には副画素電極４1 および副画素電極４2 が形成され
ると共に、ＴＦＴ８のソースとドレインが形成される。
ここで、ＴＦＴ８のドレインは副画素電極４1 に接触形
成されている。５は第２の透明基板であり、その内面に
は透明な共通電極６が形成されている。そして、共通電
極６と絶縁膜２４との間に液晶７が封入される。なお、
制御コンデンサ電極２の内の副画素電極４1 と副画素電
極４2 との間のＬ字状ギャップに対向する部分が等価的
に副画素電極４1 の一部を構成する。この第６の実施例
の等価回路は図８に示される如くになる。
【００２４】この第６の実施例の場合、制御コンデンサ
電極２、蓄積容量コンデンサ１２およびボトムゲート電
極の三者を互いに同一の材料により同時に形成すること
ができ、製造プロセス上好都合である。また、副画素電
極４1 および４2 とその上方に形成されている共通電極
６との間に絶縁膜は存在しないので、絶縁膜と配向膜と
の間の界面における電荷の蓄積の問題は生じない。従っ
て、この液晶表示素子は焼き付き現象を抑制する効果を
も奏するものである。
電極２、蓄積容量コンデンサ１２およびボトムゲート電
極の三者を互いに同一の材料により同時に形成すること
ができ、製造プロセス上好都合である。また、副画素電
極４1 および４2 とその上方に形成されている共通電極
６との間に絶縁膜は存在しないので、絶縁膜と配向膜と
の間の界面における電荷の蓄積の問題は生じない。従っ
て、この液晶表示素子は焼き付き現象を抑制する効果を
も奏するものである。
【００２５】ところで、図１から図５に到るこの発明の
実施例において、ＴＦＴ８の構造は何れもトップゲート
構造のものを採用していた。しかし、ＴＦＴ８の構造は
何もこれのみに限定される訳ではない。トップゲート構
造のものを採用する場合も、図１０（ａ）に示されるス
タガー構造のもの、図１０（ｂ）に示されるコプラナー
構造のものの何れでも差し支えない。また、ボトムゲー
ト構造のものを採用する場合も、図１０（ｃ）に示され
る逆スタガー構造のもの、図１０（ｄ）に示される逆コ
プラナー構造のものの何れでも差し支えない。これらＴ
ＦＴ構造を実現する手法は各種開発されているが、これ
らについてはこの発明の要旨と直接的な関係はないので
詳述しない。
実施例において、ＴＦＴ８の構造は何れもトップゲート
構造のものを採用していた。しかし、ＴＦＴ８の構造は
何もこれのみに限定される訳ではない。トップゲート構
造のものを採用する場合も、図１０（ａ）に示されるス
タガー構造のもの、図１０（ｂ）に示されるコプラナー
構造のものの何れでも差し支えない。また、ボトムゲー
ト構造のものを採用する場合も、図１０（ｃ）に示され
る逆スタガー構造のもの、図１０（ｄ）に示される逆コ
プラナー構造のものの何れでも差し支えない。これらＴ
ＦＴ構造を実現する手法は各種開発されているが、これ
らについてはこの発明の要旨と直接的な関係はないので
詳述しない。
【００２６】
【発明の効果】以上の通りであって、この発明の液晶表
示素子は、制御コンデンサ電極２と蓄積容量コンデンサ
電極１２とを互いに同一の共通する面である絶縁膜２４
上面或は下面に形成したことにより、液晶表示素子の製
造プロセスにバラツキが生じても、蓄積容量コンデンサ
１２の容量および制御コンデンサ電極の容量比のバラツ
キは少なくなる。その結果、製造プロセスのバラツキに
起因して各副画素電極４に印加される電圧が変動するこ
とは少なくなる。その上に、図７に示される液晶表示素
子の従来例と比較して形成されるべき絶縁膜の層を１層
省略することができる。
示素子は、制御コンデンサ電極２と蓄積容量コンデンサ
電極１２とを互いに同一の共通する面である絶縁膜２４
上面或は下面に形成したことにより、液晶表示素子の製
造プロセスにバラツキが生じても、蓄積容量コンデンサ
１２の容量および制御コンデンサ電極の容量比のバラツ
キは少なくなる。その結果、製造プロセスのバラツキに
起因して各副画素電極４に印加される電圧が変動するこ
とは少なくなる。その上に、図７に示される液晶表示素
子の従来例と比較して形成されるべき絶縁膜の層を１層
省略することができる。
【図１】この発明の液晶表示素子の第１の実施例を説明
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
【図２】この発明の液晶表示素子の第２の実施例を説明
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
【図３】この発明の液晶表示素子の第３の実施例を説明
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
【図４】この発明の液晶表示素子の第４の実施例を説明
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
【図５】この発明の液晶表示素子の第５の実施例を説明
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
【図６】この発明の液晶表示素子の第６の実施例を説明
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
する図であり、（ａ）は板状の液晶表示素子から垂直に
切出して示した１個の画素の平面を示す図、（ｂ）は
（ａ）における直線ｂ−ｂで示されるところの断面を矢
印方向に見た図、（ｃ）は（ａ）における直線ｃ−ｃで
示されるところの断面を矢印方向に見た図である。
【図７】液晶表示素子の従来例を説明する図であり、
（ａ）は板状の液晶表示素子から垂直に切出して示した
１個の画素の平面を示す図、（ｂ）は（ａ）における直
線ｂ−ｂで示されるところの断面を矢印方向に見た図、
（ｃ）は（ａ）における直線ｃ−ｃで示されるところの
断面を矢印方向に見た図である。
（ａ）は板状の液晶表示素子から垂直に切出して示した
１個の画素の平面を示す図、（ｂ）は（ａ）における直
線ｂ−ｂで示されるところの断面を矢印方向に見た図、
（ｃ）は（ａ）における直線ｃ−ｃで示されるところの
断面を矢印方向に見た図である。
【図８】液晶表示素子の等価回路である。
【図９】液晶表示素子の他の等価回路である。
【図１０】ＴＦＴ構造を示す図であり（ａ）はスタガー
構造のもの、（ｂ）はコプラナー構造のもの、（ｃ）は
逆スタガー構造のもの、（ｄ）は逆コプラナー構造のも
のを示す。
構造のもの、（ｂ）はコプラナー構造のもの、（ｃ）は
逆スタガー構造のもの、（ｄ）は逆コプラナー構造のも
のを示す。
１ 透明基板 ２ 制御コンデンサ電極 ４1 副画素電極 ４2 副画素電極 ５ 第２の基板 ６ 共通電極 ７ 液晶 ８ ＴＦＴ １２ 蓄積容量コンデンサ電極 ２４ 絶縁膜
Claims (1)
- 【請求項１】 上面に絶縁膜が形成された透明基板と、
下面に共通電極が形成された第２の基板と、共通電極と
絶縁膜との間に封入された液晶と、複数の副画素電極
と、制御コンデンサ電極と、蓄積容量コンデンサ電極
と、画素をオン、オフ制御するＴＦＴとより成る液晶表
示素子において、制御コンデンサ電極と蓄積容量コンデ
ンサ電極とを互いに同一の共通する面である絶縁膜上面
或は下面に形成し、これら制御コンデンサ電極および蓄
積容量コンデンサ電極は絶縁膜を介して対向配置された
副画素電極との間にそれぞれ制御コンデンサ容量或は蓄
積容量を形成するものであることを特徴とする液晶表示
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24212592A JPH0695144A (ja) | 1992-09-10 | 1992-09-10 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24212592A JPH0695144A (ja) | 1992-09-10 | 1992-09-10 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0695144A true JPH0695144A (ja) | 1994-04-08 |
Family
ID=17084676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24212592A Pending JPH0695144A (ja) | 1992-09-10 | 1992-09-10 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695144A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997000463A1 (fr) * | 1995-06-16 | 1997-01-03 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique |
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| JP2003167533A (ja) * | 2001-12-04 | 2003-06-13 | Toshiba Corp | 表示装置 |
| JP2005301226A (ja) * | 2004-04-08 | 2005-10-27 | Samsung Electronics Co Ltd | 液晶表示装置及びこれに使用する表示板 |
| US6999149B2 (en) | 2002-01-11 | 2006-02-14 | Sanyo Electric Co., Ltd. | Active matrix display device with electrode between adjacent pixels |
| JP2011118432A (ja) * | 1999-06-25 | 2011-06-16 | Nec Corp | マルチドメイン液晶表示装置 |
| JP2013210649A (ja) * | 2013-05-14 | 2013-10-10 | Nlt Technologies Ltd | 液晶表示素子及びそれを用いた画像表示装置 |
| JP2014149524A (ja) * | 2013-01-30 | 2014-08-21 | Samsung Display Co Ltd | 液晶表示装置 |
-
1992
- 1992-09-10 JP JP24212592A patent/JPH0695144A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997000463A1 (fr) * | 1995-06-16 | 1997-01-03 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique |
| US6078367A (en) * | 1995-06-16 | 2000-06-20 | Seiko Epson Corporation | Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors |
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| JP2011118432A (ja) * | 1999-06-25 | 2011-06-16 | Nec Corp | マルチドメイン液晶表示装置 |
| JP2003167533A (ja) * | 2001-12-04 | 2003-06-13 | Toshiba Corp | 表示装置 |
| US6999149B2 (en) | 2002-01-11 | 2006-02-14 | Sanyo Electric Co., Ltd. | Active matrix display device with electrode between adjacent pixels |
| US7248322B2 (en) | 2002-01-11 | 2007-07-24 | Sanyo Electric Co., Ltd. | Active matrix display device with floating electrode between adjacent pixels |
| JP2005301226A (ja) * | 2004-04-08 | 2005-10-27 | Samsung Electronics Co Ltd | 液晶表示装置及びこれに使用する表示板 |
| JP2014149524A (ja) * | 2013-01-30 | 2014-08-21 | Samsung Display Co Ltd | 液晶表示装置 |
| JP2013210649A (ja) * | 2013-05-14 | 2013-10-10 | Nlt Technologies Ltd | 液晶表示素子及びそれを用いた画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209281B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| EP0464579B1 (en) | Thin film field effect transistor array for use in active matrix liquid crystal display | |
| JP4589595B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JP4393043B2 (ja) | 液晶表示装置 | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| JP2949487B2 (ja) | 液晶表示素子 | |
| EP0276001A2 (en) | Active color liquid crystal display element | |
| KR101702105B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR19990003530A (ko) | 액정 표시 소자 | |
| US6982775B2 (en) | Liquid crystal display having reduced flicker | |
| KR950019865A (ko) | 액정표시장치 및 그 제조방법 | |
| EP0562120B1 (en) | Gradational liquid crystal display panel | |
| US20070024770A1 (en) | Liquid crystal display device and method of fabricating the same | |
| US6927807B2 (en) | Liquid crystal display device | |
| JP2589820B2 (ja) | アクティブマトリクス表示装置 | |
| JP2001147448A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0695144A (ja) | 液晶表示素子 | |
| JP2000310956A (ja) | 薄膜トランジスタアレイ | |
| US5886756A (en) | LIquid crystal display device | |
| JP2541446B2 (ja) | アクティブマトリックスパネル | |
| KR100569271B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JP3332038B2 (ja) | 液晶表示装置 | |
| KR940008220B1 (ko) | 박막트랜지스터 | |
| JPH0748563B2 (ja) | 薄膜トランジスタ装置 |