JP3475643B2 - 降圧チョッパ回路による過電圧防止方法 - Google Patents
降圧チョッパ回路による過電圧防止方法Info
- Publication number
- JP3475643B2 JP3475643B2 JP05432996A JP5432996A JP3475643B2 JP 3475643 B2 JP3475643 B2 JP 3475643B2 JP 05432996 A JP05432996 A JP 05432996A JP 5432996 A JP5432996 A JP 5432996A JP 3475643 B2 JP3475643 B2 JP 3475643B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- load
- circuit
- chopper circuit
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、降圧チョッパ回路
に係り、例えば誘導加熱分野に適用される高周波電源装
置においてその電圧又は電力制御部を受け持つ降圧チョ
ッパ回路の負荷（インバータ等）の過電圧保護に用いて
有効な降圧チョッパ回路による負荷の過電圧防止方法に
関する。
に係り、例えば誘導加熱分野に適用される高周波電源装
置においてその電圧又は電力制御部を受け持つ降圧チョ
ッパ回路の負荷（インバータ等）の過電圧保護に用いて
有効な降圧チョッパ回路による負荷の過電圧防止方法に
関する。
【０００２】
【従来の技術】通常、降圧チョッパ回路は図３に示す回
路で構成される。すなわち、図３において１は直流コン
デンサ、２は直流リアクトル、３は平滑コンデンサ、４
は負荷、５はスイッチ素子、６は還流ダイオードであっ
て、スイッチ素子５はトランジスタやＩＧＢＴ等の半導
体素子からなる。
路で構成される。すなわち、図３において１は直流コン
デンサ、２は直流リアクトル、３は平滑コンデンサ、４
は負荷、５はスイッチ素子、６は還流ダイオードであっ
て、スイッチ素子５はトランジスタやＩＧＢＴ等の半導
体素子からなる。
【０００３】図３の降圧チョッパ回路において、スイッ
チ素子５のオン，オフ時間を制御し、Ｖｏ＝｛ＴON／
（ＴON＋ＴOFF）｝×Ｖｉの出力電圧を得る。ここで、
Ｖｉは入力電圧、Ｖｏは出力電圧、ＴONはオン時間、Ｔ
OFFはオフ時間である。
チ素子５のオン，オフ時間を制御し、Ｖｏ＝｛ＴON／
（ＴON＋ＴOFF）｝×Ｖｉの出力電圧を得る。ここで、
Ｖｉは入力電圧、Ｖｏは出力電圧、ＴONはオン時間、Ｔ
OFFはオフ時間である。
【０００４】この場合、オン，オフ制御を行うスイッチ
素子５がショートモードで破損すると、降圧チョッパ回
路の入力電圧Ｖｉがそのまま出力電圧Ｖｏとなり、負荷
回路（インバータ等）へ印加される。
素子５がショートモードで破損すると、降圧チョッパ回
路の入力電圧Ｖｉがそのまま出力電圧Ｖｏとなり、負荷
回路（インバータ等）へ印加される。
【０００５】
【発明が解決しようとする課題】１００ＫＨｚを越える
周波数を必要とする高周波電源装置においては、降圧チ
ョッパ回路の負荷回路（インバータ）としてＭＯＳＦＥ
Ｔが使用される場合が多く、降圧チョッパ回路の入力電
圧が、通常運転中にそのままインバータへ印加されると
スイッチ素子の破損につながる。したがって、印加され
ても問題のない高耐圧素子を選定する必要がある。
周波数を必要とする高周波電源装置においては、降圧チ
ョッパ回路の負荷回路（インバータ）としてＭＯＳＦＥ
Ｔが使用される場合が多く、降圧チョッパ回路の入力電
圧が、通常運転中にそのままインバータへ印加されると
スイッチ素子の破損につながる。したがって、印加され
ても問題のない高耐圧素子を選定する必要がある。
【０００６】本発明は上述の問題点に鑑みてなされたも
ので、その目的とするところは、負荷回路に過電圧が印
加される時間を最小にできる降圧チョッパ回路による過
電圧防止方法を提供することである。
ので、その目的とするところは、負荷回路に過電圧が印
加される時間を最小にできる降圧チョッパ回路による過
電圧防止方法を提供することである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、直流電源に第１のスイッチ素子及び直流リアクト
ルと平滑コンデンサよりなる平滑回路を介して負荷を接
続し、且つ、第１のスイッチ素子と直流リアクトルとの
接続点と負荷の負極間に還流ダイオードを逆並列に接続
した第２のスイッチング素子を有するチョッパ回路にお
いて、前記第１のスイッチング素子と第２のスイッチン
グ素子の動作を相反してオン，オフ制御させると共に、
第２のスイッチング素子のオン時間を第１のスイッチン
グ素子のオフ時間より短くし、第１のスイッチング素子
のショート事故時に第２のスイッチング素子を介して電
流を流すことを特徴としたものである。
めに、直流電源に第１のスイッチ素子及び直流リアクト
ルと平滑コンデンサよりなる平滑回路を介して負荷を接
続し、且つ、第１のスイッチ素子と直流リアクトルとの
接続点と負荷の負極間に還流ダイオードを逆並列に接続
した第２のスイッチング素子を有するチョッパ回路にお
いて、前記第１のスイッチング素子と第２のスイッチン
グ素子の動作を相反してオン，オフ制御させると共に、
第２のスイッチング素子のオン時間を第１のスイッチン
グ素子のオフ時間より短くし、第１のスイッチング素子
のショート事故時に第２のスイッチング素子を介して電
流を流すことを特徴としたものである。
【０００８】また、第１のスイッチ素子と直列に保護ヒ
ューズを設けて構成したことを特徴としたものである。
ューズを設けて構成したことを特徴としたものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態につい
て図１と図２を参照しながら説明する。
て図１と図２を参照しながら説明する。
【００１０】図１は本発明の実施の形態を示す降圧チョ
ッパ回路を示すもので、直流コンデンサ１には保護ヒュ
ーズ７を介してスイッチ素子５が接続されているととも
に、保護ヒューズ７，スイッチ素子５および直流リアク
トル２を介して平滑コンデンサ３が並列に接続されてい
る。平滑コンデンサ３には負荷４が並列に接続される。
また、還流素子である還流ダイオード６に第２のスイッ
チ素子８を並列接続して並列回路９を形成し、この並列
回路９は保護ヒューズ７と第１のスイッチ素子５を介し
て直流コンデンサ１に並列接続されている。
ッパ回路を示すもので、直流コンデンサ１には保護ヒュ
ーズ７を介してスイッチ素子５が接続されているととも
に、保護ヒューズ７，スイッチ素子５および直流リアク
トル２を介して平滑コンデンサ３が並列に接続されてい
る。平滑コンデンサ３には負荷４が並列に接続される。
また、還流素子である還流ダイオード６に第２のスイッ
チ素子８を並列接続して並列回路９を形成し、この並列
回路９は保護ヒューズ７と第１のスイッチ素子５を介し
て直流コンデンサ１に並列接続されている。
【００１１】図１のチョッパ回路において、スイッチ素
子５をオン，オフ制御することにより負荷に供給する直
流電力を制御する。すなわち、スイッチ素子５をオンに
すると、該スイッチ素子５，直流リアクトル２を通して
負荷４に電流が流れ、スイッチ素子５をオフにすると負
荷側から還流ダイオードを通して電流が流れる。
子５をオン，オフ制御することにより負荷に供給する直
流電力を制御する。すなわち、スイッチ素子５をオンに
すると、該スイッチ素子５，直流リアクトル２を通して
負荷４に電流が流れ、スイッチ素子５をオフにすると負
荷側から還流ダイオードを通して電流が流れる。
【００１２】第１のスイッチ素子５と第２のスイッチ素
子８は図２に示すタイミングでオン，オフ動作させる。
図２において波形Ｌ1は第１のスイッチ素子５の動作タ
イムチャート、波形Ｌ2は第２のスイッチ素子８の動作
タイムチャートであり、ｔｄはデッドタイムである。
子８は図２に示すタイミングでオン，オフ動作させる。
図２において波形Ｌ1は第１のスイッチ素子５の動作タ
イムチャート、波形Ｌ2は第２のスイッチ素子８の動作
タイムチャートであり、ｔｄはデッドタイムである。
【００１３】通常は、第１のスイッチ素子５のオン，オ
フ動作と並列回路９の動作に応じて負荷４に直流電力が
供給される。ここで、第１のスイッチ素子５のみがショ
ートすると、チョッパ回路の入力電圧Ｖｉが負荷４に印
加されるが第２のスイッチ素子８のオン動作により保護
ヒューズ７，スイッチ素子５および第２のスイッチ素子
８により短絡ループが形成され、保護ヒューズ７の溶断
により短絡ループが開になる。これにより負荷４に流れ
る電流がしゃ断される。
フ動作と並列回路９の動作に応じて負荷４に直流電力が
供給される。ここで、第１のスイッチ素子５のみがショ
ートすると、チョッパ回路の入力電圧Ｖｉが負荷４に印
加されるが第２のスイッチ素子８のオン動作により保護
ヒューズ７，スイッチ素子５および第２のスイッチ素子
８により短絡ループが形成され、保護ヒューズ７の溶断
により短絡ループが開になる。これにより負荷４に流れ
る電流がしゃ断される。
【００１４】第２のスイッチ素子８のみがショート破損
されると、並列回路９は双方向導通状態となり、第１の
スイッチ素子５がオンになると保護ヒューズ７，第１の
スイッチ素子５および第２のスイッチ素子８からなる短
絡ループが形成され、保護ヒューズ７が溶断して負荷４
が保護される。また、第１の保護スイッチ５と第２のス
イッチ素子の双方がショート破損した場合も同様であ
る。
されると、並列回路９は双方向導通状態となり、第１の
スイッチ素子５がオンになると保護ヒューズ７，第１の
スイッチ素子５および第２のスイッチ素子８からなる短
絡ループが形成され、保護ヒューズ７が溶断して負荷４
が保護される。また、第１の保護スイッチ５と第２のス
イッチ素子の双方がショート破損した場合も同様であ
る。
【００１５】すなわち、通常は、還流ダイオード６が動
作してチョッパ回路の動作となるが、第１のスイッチ素
子５又は第１のスイッチ素子８のいずれかがショート破
損した場合、図２に示すように第１のスイッチ素子５と
第２のスイッチ素子８を相反してオン，オフ動作させる
ことにより、最悪の場合でも半サイクル後には直流短絡
モードとなり、健全素子も破損させ、保護ヒューズ７に
より負荷保護と火災防止協調をとっている。
作してチョッパ回路の動作となるが、第１のスイッチ素
子５又は第１のスイッチ素子８のいずれかがショート破
損した場合、図２に示すように第１のスイッチ素子５と
第２のスイッチ素子８を相反してオン，オフ動作させる
ことにより、最悪の場合でも半サイクル後には直流短絡
モードとなり、健全素子も破損させ、保護ヒューズ７に
より負荷保護と火災防止協調をとっている。
【００１６】
【発明の効果】本発明は、以上の如くであって、チョッ
パ回路の負荷となるインバータ等の負荷回路に過電圧が
印加される時間を最小限にでき、負荷回路の破損を防止
できるとともに、負荷回路において経済的な回路素子の
選定が可能になる。
パ回路の負荷となるインバータ等の負荷回路に過電圧が
印加される時間を最小限にでき、負荷回路の破損を防止
できるとともに、負荷回路において経済的な回路素子の
選定が可能になる。
【図１】本発明の実施例による降圧チョッパ回路の模式
図。
図。
【図２】図１の降圧チョッパ回路におけるスイッチ素子
のオン，オフ波形図。
のオン，オフ波形図。
【図３】従来の降圧チョッパ回路の模式図。
【符号の説明】
１…直流コンデンサ
２…直流リアクトル
３…平滑コンデンサ
４…負荷
５…第１のスイッチ素子
６…還流ダイオード
７…保護ヒューズ
８…第２のスイッチ素子
９…並列回路
Claims (2)
- 【請求項１】 直流電源に第１のスイッチ素子及び直流
リアクトルと平滑コンデンサよりなる平滑回路を介して
負荷を接続し、且つ、第１のスイッチ素子と直流リアク
トルとの接続点と負荷の負極間に還流ダイオードを逆並
列に接続した第２のスイッチング素子を有するチョッパ
回路において、 前記第１のスイッチング素子と第２のスイッチング素子
の動作を相反してオン，オフ制御させると共に、第２の
スイッチング素子のオン時間を第１のスイッチング素子
のオフ時間より短くし、第１のスイッチング素子のショ
ート事故時に第２のスイッチング素子を介して電流を流
すことを特徴とした降圧チョッパ回路による負荷の過電
圧防止方法 。 - 【請求項２】 前記第１のスイッチ素子と直列に保護ヒ
ューズを設けて構成したことを特徴とした請求項１に記
載の降圧チョッパ回路による負荷の過電圧防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05432996A JP3475643B2 (ja) | 1996-03-12 | 1996-03-12 | 降圧チョッパ回路による過電圧防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05432996A JP3475643B2 (ja) | 1996-03-12 | 1996-03-12 | 降圧チョッパ回路による過電圧防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247927A JPH09247927A (ja) | 1997-09-19 |
| JP3475643B2 true JP3475643B2 (ja) | 2003-12-08 |
Family
ID=12967562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05432996A Expired - Fee Related JP3475643B2 (ja) | 1996-03-12 | 1996-03-12 | 降圧チョッパ回路による過電圧防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475643B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19842444A1 (de) * | 1998-09-16 | 2000-03-30 | Siemens Nixdorf Inf Syst | Überspannungsabschaltung |
| KR100434148B1 (ko) * | 2002-03-05 | 2004-06-04 | 엘지산전 주식회사 | 입력 과전압 보호 기능이 있는 전력변환시스템의 정류회로 |
| JP5743913B2 (ja) * | 2012-01-18 | 2015-07-01 | 三菱電機株式会社 | 電力変換装置 |
| JP5958067B2 (ja) * | 2012-05-11 | 2016-07-27 | ソニー株式会社 | 電源装置、電源制御方法および電動車両 |
-
1996
- 1996-03-12 JP JP05432996A patent/JP3475643B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09247927A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1056205B1 (en) | Semiconductor apparatus | |
| JPH05336732A (ja) | Ｉｇｂｔゲート回路 | |
| US5451845A (en) | Device for protecting a ballast circuit from excess voltage | |
| EP0556379B1 (en) | Motor controller | |
| JP3475643B2 (ja) | 降圧チョッパ回路による過電圧防止方法 | |
| JPH05130730A (ja) | Ｄｃ−ｄｃコンバータの保護回路 | |
| JPH0624393U (ja) | Ｉｇｂｔインバータ回路 | |
| JPH09121553A (ja) | インバータ駆動装置 | |
| JP3286875B2 (ja) | 電源装置の過電流保護回路 | |
| JPH07107751A (ja) | インバータ回路 | |
| JPH01136562A (ja) | インバータ装置の保護回路 | |
| JPH01286777A (ja) | 交流直流変換装置の保護装置 | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JPH08228473A (ja) | スイッチング電源の保護回路 | |
| JPH0419858Y2 (ja) | ||
| JPH08116681A (ja) | 電圧形インバータ | |
| JPH022387B2 (ja) | ||
| JPH0613591Y2 (ja) | 瞬時電圧低下補償装置 | |
| JPH04334970A (ja) | スイッチング電源 | |
| JPH07107747A (ja) | コンバータ装置 | |
| JPH10127044A (ja) | ゲート駆動回路及び電気車の制御装置 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JPS6347071B2 (ja) | ||
| JPS6124898B2 (ja) | ||
| JPH01295662A (ja) | 半導体スイッチ素子の過電流保護方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |