JP2925094B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2925094B2 JP2925094B2 JP3005966A JP596691A JP2925094B2 JP 2925094 B2 JP2925094 B2 JP 2925094B2 JP 3005966 A JP3005966 A JP 3005966A JP 596691 A JP596691 A JP 596691A JP 2925094 B2 JP2925094 B2 JP 2925094B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring
- contact
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】この発明は、一般に、半導体装置
の製造方法に関するものであり、より特定的には、アス
ペクト比の高いコンタクトホールの側壁部において断線
が生じないように改良された、半導体装置の製造方法に
関する。
の製造方法に関するものであり、より特定的には、アス
ペクト比の高いコンタクトホールの側壁部において断線
が生じないように改良された、半導体装置の製造方法に
関する。
【0002】
【従来の技術】近年、LSIの高密度化、高集積化に伴
ない、配線の多層化が進み、コンタクトホールのアスペ
クト比も異なるものが生じ、またコンタクトホールの径
も小さくなってきている。このような状況下において、
アスペクト比が高いコンタクトホールに対して、Al配
線を施すために、選択W法等の埋込技術が用いられよう
としている。以下、従来より行なわれている、選択W法
を用いたコンタクトホールの埋込方法およびAl配線の
形成方法について説明する。
ない、配線の多層化が進み、コンタクトホールのアスペ
クト比も異なるものが生じ、またコンタクトホールの径
も小さくなってきている。このような状況下において、
アスペクト比が高いコンタクトホールに対して、Al配
線を施すために、選択W法等の埋込技術が用いられよう
としている。以下、従来より行なわれている、選択W法
を用いたコンタクトホールの埋込方法およびAl配線の
形成方法について説明する。
【0003】図3は、従来より行なわれている、選択W
法を用いた、Al配線の形成方法の工程を断面図で示し
たものである。
法を用いた、Al配線の形成方法の工程を断面図で示し
たものである。
【0004】図3(a)を参照して、シリコン基板1の
上方に、絶縁膜3aを介して、ポリシリコン等の配線2
が形成されている。配線2を覆うように、シリコン基板
1の上に、層間絶縁膜3が形成されている。
上方に、絶縁膜3aを介して、ポリシリコン等の配線2
が形成されている。配線2を覆うように、シリコン基板
1の上に、層間絶縁膜3が形成されている。
【0005】層間絶縁膜3中に、配線2の接続部2aを
露出させるための第1のコンタクトホール9aと、シリ
コン基板1の接続部1aを露出させるための第2のコン
タクトホール9bを、ドライエッチングにより開口す
る。
露出させるための第1のコンタクトホール9aと、シリ
コン基板1の接続部1aを露出させるための第2のコン
タクトホール9bを、ドライエッチングにより開口す
る。
【0006】図3(b)を参照して、選択W法を用い
て、第1のコンタクトホール9a内にWが埋め込まれ
て、これが満たされるまで、W10aを成長させる。こ
のとき、第1のコンタクトホール9aよりもアスペクト
比の高い第2のコンタクトホール9bにおいては、W1
0bが第2のコンタクトホール9b内の途中まで埋め込
まれる。
て、第1のコンタクトホール9a内にWが埋め込まれ
て、これが満たされるまで、W10aを成長させる。こ
のとき、第1のコンタクトホール9aよりもアスペクト
比の高い第2のコンタクトホール9bにおいては、W1
0bが第2のコンタクトホール9b内の途中まで埋め込
まれる。
【0007】図3(c)を参照して、W10aとW10
bと接触するように、バリヤメタルとしてのTiN層7
とAl配線8を順次、形成する。
bと接触するように、バリヤメタルとしてのTiN層7
とAl配線8を順次、形成する。
【0008】
【発明が解決しようとする課題】以上が、従来の、選択
W法を用いるAl配線の形成方法である。
W法を用いるAl配線の形成方法である。
【0009】しかしながら、アスペクト比の異なる、少
なくとも2種のコンタクトホールを有する場合におい
て、選択W法を用いて、これらのコンタクトホール中
に、Wの埋込を行なうと、以下の問題点が生じた。すな
わち、図3(c)を参照して、アスペクト比の低い第1
のコンタクトホール9aをちょうど埋め込むようにW1
0aを埋め込むと、アスペクト比の高い第2のコンタク
トホール9b中では、途中までしかW10bが埋め込ま
れない。その結果、これらW10a,10bと接触する
ように形成されるTiN層7とAl配線8は、第2のコ
ンタクトホール9b中では、アスペクト比がまだ高いた
めに、コンタクトホールの側壁部11において、断線が
生じるという問題点があった。
なくとも2種のコンタクトホールを有する場合におい
て、選択W法を用いて、これらのコンタクトホール中
に、Wの埋込を行なうと、以下の問題点が生じた。すな
わち、図3(c)を参照して、アスペクト比の低い第1
のコンタクトホール9aをちょうど埋め込むようにW1
0aを埋め込むと、アスペクト比の高い第2のコンタク
トホール9b中では、途中までしかW10bが埋め込ま
れない。その結果、これらW10a,10bと接触する
ように形成されるTiN層7とAl配線8は、第2のコ
ンタクトホール9b中では、アスペクト比がまだ高いた
めに、コンタクトホールの側壁部11において、断線が
生じるという問題点があった。
【0010】この発明は、上記のような問題点を解決す
るためになされたもので、多層配線構造を有し、かつ、
アスペクト比の異なる少なくとも2種のコンタクトホー
ルを有する半導体装置の製造方法において、アスペクト
比の高いコンタクトホールの側壁部において断線が生じ
ないようにし、かつアスペクト比の低いコンタクトホー
ルにおいても、最下層のAl配線と良好な接続を確保す
ることができるように改良された半導体装置の製造方法
を提供することを目的とする。
るためになされたもので、多層配線構造を有し、かつ、
アスペクト比の異なる少なくとも2種のコンタクトホー
ルを有する半導体装置の製造方法において、アスペクト
比の高いコンタクトホールの側壁部において断線が生じ
ないようにし、かつアスペクト比の低いコンタクトホー
ルにおいても、最下層のAl配線と良好な接続を確保す
ることができるように改良された半導体装置の製造方法
を提供することを目的とする。
【0011】
【0012】
【0013】
【課題を解決するための手段】 この発明に従う方法は、
多層配線構造を有し、かつ、アスペクト比の異なる少な
くとも2種のコンタクトホールを有する、半導体装置の
製造方法に係るものである。まず、その上に絶縁膜を介
在させて設けられた、ポリシリコンで形成された第1の
接続部と、その表面に形成された第2の接続部とを有す
る半導体基板を準備する。上記第1および第2の接続部
を覆うように、上記半導体基板の上に層間絶縁膜を形成
する。上記層間絶縁膜中に上記第2の接続部を露出させ
るための第2のコンタクトホールを形成する。上記第2
のコンタクトホール内に導電部材を埋め込む。上記層間
絶縁膜中に上記第1の接続部を露出させるための、上記
第2のコンタクトホールよりもアスペクト比の低い、そ
の上方にテーパが付けられた第1のコンタクトホールを
形成する。上記導電部材の上表面に接触するように、か
つ上記第1のコンタクトホールの内壁面を被覆し、さら
に上記第1の接続部に接触するように、上記半導体基板
の上に最下層のAl配線を形成する。
多層配線構造を有し、かつ、アスペクト比の異なる少な
くとも2種のコンタクトホールを有する、半導体装置の
製造方法に係るものである。まず、その上に絶縁膜を介
在させて設けられた、ポリシリコンで形成された第1の
接続部と、その表面に形成された第2の接続部とを有す
る半導体基板を準備する。上記第1および第2の接続部
を覆うように、上記半導体基板の上に層間絶縁膜を形成
する。上記層間絶縁膜中に上記第2の接続部を露出させ
るための第2のコンタクトホールを形成する。上記第2
のコンタクトホール内に導電部材を埋め込む。上記層間
絶縁膜中に上記第1の接続部を露出させるための、上記
第2のコンタクトホールよりもアスペクト比の低い、そ
の上方にテーパが付けられた第1のコンタクトホールを
形成する。上記導電部材の上表面に接触するように、か
つ上記第1のコンタクトホールの内壁面を被覆し、さら
に上記第1の接続部に接触するように、上記半導体基板
の上に最下層のAl配線を形成する。
【0014】
【0015】
【作用】 この発明に係る、半導体装置の製造方法によれ
ば、アスペクト比の高い第2のコンタクトホール内に導
電部材を埋込み、その後、該導電部材の表面に接触する
ように最下層のAl配線を形成するので、アスペクト比
の高い第2のコンタクトホールの側壁部において、配線
が断線するということはない。また、第1のコンタクト
ホールの上方にテーパを付けているので、第1のコンタ
クトホールの内壁面がAl配線で被覆されやすくなり、
ひいては第1のコンタクトホールの部分でも、最下層の
Al配線を断線させることはない。
ば、アスペクト比の高い第2のコンタクトホール内に導
電部材を埋込み、その後、該導電部材の表面に接触する
ように最下層のAl配線を形成するので、アスペクト比
の高い第2のコンタクトホールの側壁部において、配線
が断線するということはない。また、第1のコンタクト
ホールの上方にテーパを付けているので、第1のコンタ
クトホールの内壁面がAl配線で被覆されやすくなり、
ひいては第1のコンタクトホールの部分でも、最下層の
Al配線を断線させることはない。
【0016】
【実施例】以下、この発明の一実施例を図について説明
する。
する。
【0017】図1は、この発明の一実施例に係る半導体
装置の断面図である。図1を参照して、シリコン基板1
の上方に、絶縁膜3aを介して、ポリシリコン等の配線
2が形成されている。配線2を覆うように、シリコン基
板1の上に層間絶縁膜3が形成されている。層間絶縁膜
3中に、配線2の接続部2aを露出させるための第1の
コンタクトホール9aが形成されている。層間絶縁膜3
中にはまた、シリコン基板1の接続部1aを露出させる
ための、第2のコンタクトホール9bが形成されてい
る。第2のコンタクトホール9bのアスペクト比は、第
1のコンタクトホール9aのそれよりも高く形成されて
いる。
装置の断面図である。図1を参照して、シリコン基板1
の上方に、絶縁膜3aを介して、ポリシリコン等の配線
2が形成されている。配線2を覆うように、シリコン基
板1の上に層間絶縁膜3が形成されている。層間絶縁膜
3中に、配線2の接続部2aを露出させるための第1の
コンタクトホール9aが形成されている。層間絶縁膜3
中にはまた、シリコン基板1の接続部1aを露出させる
ための、第2のコンタクトホール9bが形成されてい
る。第2のコンタクトホール9bのアスペクト比は、第
1のコンタクトホール9aのそれよりも高く形成されて
いる。
【0018】アスペクト比の高い第2のコンタクトホー
ル9b内には、第2のコンタクトホール9b内を完全に
満たすように、W、ポリシリコンまたはシリコン等の導
電部材が、シリコン基板の接続部1aと接触するように
埋め込まれている。
ル9b内には、第2のコンタクトホール9b内を完全に
満たすように、W、ポリシリコンまたはシリコン等の導
電部材が、シリコン基板の接続部1aと接触するように
埋め込まれている。
【0019】配線の接続部2a、導電部材であるW10
の表面の双方に接触するように、かつ、第1のコンタク
トホール9aの側壁面を被覆するように、バリヤメタル
であるTiN層7が、シリコン基板1の上に形成されて
いる。TiN層7の上に、Al配線8が形成されてい
る。
の表面の双方に接触するように、かつ、第1のコンタク
トホール9aの側壁面を被覆するように、バリヤメタル
であるTiN層7が、シリコン基板1の上に形成されて
いる。TiN層7の上に、Al配線8が形成されてい
る。
【0020】実施例に係る装置によれば、アスペクト比
の高い第2のコンタクトホール9b内に、予め導電部材
であるW10を埋込み、該導電部材であるW10の表面
に接触するように、TiN層7を含むAl配線8を形成
しているので、アスペクト比の高い第2のコンタクトホ
ール9bの側壁部において、Al配線8が断線するとい
うことはない。その結果、Al配線8と第2の接続部1
aとが、良好な状態で、電気的接続された半導体装置と
なる。
の高い第2のコンタクトホール9b内に、予め導電部材
であるW10を埋込み、該導電部材であるW10の表面
に接触するように、TiN層7を含むAl配線8を形成
しているので、アスペクト比の高い第2のコンタクトホ
ール9bの側壁部において、Al配線8が断線するとい
うことはない。その結果、Al配線8と第2の接続部1
aとが、良好な状態で、電気的接続された半導体装置と
なる。
【0021】次に、図1に係る半導体装置の製造方法に
ついて説明する。図2は、図1に係る半導体装置の製造
工程を断面図で示したものである。
ついて説明する。図2は、図1に係る半導体装置の製造
工程を断面図で示したものである。
【0022】図2(a)を参照して、シリコン基板1の
上に絶縁膜3aを形成し、絶縁膜3aの上にポリシリコ
ン等の配線2を形成する。配線2を覆うように、シリコ
ン半導体基板1の上に層間絶縁膜3を形成する。その
後、シリコン基板1の接続部1aを露出させるための、
後述する第1のコンタクトホールよりもアスペクト比の
高い、第2のコンタクトホール9bをドライエッチング
により開口する。
上に絶縁膜3aを形成し、絶縁膜3aの上にポリシリコ
ン等の配線2を形成する。配線2を覆うように、シリコ
ン半導体基板1の上に層間絶縁膜3を形成する。その
後、シリコン基板1の接続部1aを露出させるための、
後述する第1のコンタクトホールよりもアスペクト比の
高い、第2のコンタクトホール9bをドライエッチング
により開口する。
【0023】図2(b)を参照して、選択W法を用い
て、第2のコンタクトホール9b内に、Wを第2のコン
タクトホール9bを完全に埋めるように、埋め込む。
て、第2のコンタクトホール9b内に、Wを第2のコン
タクトホール9bを完全に埋めるように、埋め込む。
【0024】図2(c)を参照して、層間絶縁膜3中
に、配線2の接続部2aを露出させるための第1のコン
タクトホール9aを形成する。第1のコンタクトホール
9aのアスペクト比は、第2のコンタクトホール9bの
それよりも低いものである。第1のコンタクトホール9
aの上方には、テーパが付けられている。このようなテ
ーパは、ウェットエッチングとドライエッチングの併用
によって形成することができる。
に、配線2の接続部2aを露出させるための第1のコン
タクトホール9aを形成する。第1のコンタクトホール
9aのアスペクト比は、第2のコンタクトホール9bの
それよりも低いものである。第1のコンタクトホール9
aの上方には、テーパが付けられている。このようなテ
ーパは、ウェットエッチングとドライエッチングの併用
によって形成することができる。
【0025】図2(d)を参照して、W10の表面と配
線2の接続部2aの双方に接触するように、かつ、第1
のコンタクトホール9aの側壁面を被覆するように、T
iN層7を形成する。TiN層7の上に、最下層のAl
配線8を、スパッタリング法により形成する。このと
き、第1のコンタクトホール9aの上方にテーパが付け
られているので、第1のコンタクトホール9aの内壁面
が最下層のAl配線8で被覆されやすくなる。その後、
これらをパターンニングすることによって、最下層のA
l配線を形成する。
線2の接続部2aの双方に接触するように、かつ、第1
のコンタクトホール9aの側壁面を被覆するように、T
iN層7を形成する。TiN層7の上に、最下層のAl
配線8を、スパッタリング法により形成する。このと
き、第1のコンタクトホール9aの上方にテーパが付け
られているので、第1のコンタクトホール9aの内壁面
が最下層のAl配線8で被覆されやすくなる。その後、
これらをパターンニングすることによって、最下層のA
l配線を形成する。
【0026】実施例に係る製造方法によれば、アスペク
ト比の高い第2のコンタクトホール9b内に予めW10
を埋込み、その後、このW10の表面に接触するよう
に、TiN層7を含むAl配線8を形成するので、アス
ペクト比の高い第2のコンタクトホール9bの側壁部に
おいて、配線が断線するということはない。その結果、
Al配線8とシリコン基板1の接続部1aとが良好な状
態で電気的接続された半導体装置が得られる。
ト比の高い第2のコンタクトホール9b内に予めW10
を埋込み、その後、このW10の表面に接触するよう
に、TiN層7を含むAl配線8を形成するので、アス
ペクト比の高い第2のコンタクトホール9bの側壁部に
おいて、配線が断線するということはない。その結果、
Al配線8とシリコン基板1の接続部1aとが良好な状
態で電気的接続された半導体装置が得られる。
【0027】なお、上記実施例では、接続部として、シ
リコン基板1の接続部1aと配線2の接続部2aを例示
したが、この発明はこれに限られるものでなく、その他
の部分における接続部であってもよい。
リコン基板1の接続部1aと配線2の接続部2aを例示
したが、この発明はこれに限られるものでなく、その他
の部分における接続部であってもよい。
【0028】また、上記実施例では、アスペクト比の高
いコンタクトホール内に埋め込まれる導電部材として、
選択W法によって得たWを例示したが、この発明はこれ
に限られるものでなく、ブランケットW法によるWでも
よく、また、選択ポリSi、Siであってもよい。
いコンタクトホール内に埋め込まれる導電部材として、
選択W法によって得たWを例示したが、この発明はこれ
に限られるものでなく、ブランケットW法によるWでも
よく、また、選択ポリSi、Siであってもよい。
【0029】また、アスペクト比の低い第1のコンタク
トホール9aの開口において、ウェットエッチングを併
用する場合を例示したが、この発明はこれに限られるも
のでなく、ドライエッチングのみを使用して、このコン
タクトホールを開口してもよい。
トホール9aの開口において、ウェットエッチングを併
用する場合を例示したが、この発明はこれに限られるも
のでなく、ドライエッチングのみを使用して、このコン
タクトホールを開口してもよい。
【0030】
【0031】
【発明の効果】 この発明に係る、半導体装置の製造方法
によれば、アスペクト比の高い第2のコンタクトホール
内に導電部材を埋込み、その後、該導電部材の表面に接
触するように最下層のAl配線を形成するので、アスペ
クト比の高い第2のコンタクトホールの側壁部におい
て、配線が断線するということはない。また、第1のコ
ンタクトホールの上方にテーパを付けているので、第1
のコンタクトホールの内壁面がAl配線で被覆されやす
くなり、ひいては第1のコンタクトホールの部分でも、
最下層のAl配線を断線させることはない。
によれば、アスペクト比の高い第2のコンタクトホール
内に導電部材を埋込み、その後、該導電部材の表面に接
触するように最下層のAl配線を形成するので、アスペ
クト比の高い第2のコンタクトホールの側壁部におい
て、配線が断線するということはない。また、第1のコ
ンタクトホールの上方にテーパを付けているので、第1
のコンタクトホールの内壁面がAl配線で被覆されやす
くなり、ひいては第1のコンタクトホールの部分でも、
最下層のAl配線を断線させることはない。
【図1】この発明の一実施例に係る半導体装置の断面図
である。
である。
【図2】この発明の一実施例に係る、半導体装置の製造
工程を断面図で示したものである。
工程を断面図で示したものである。
【図3】従来の、半導体装置の製造方法を断面図で示し
たものである。
たものである。
1 シリコン基板 2 配線 3 層間絶縁膜 7 TiN層 8 Al配線 10 W 1a シリコン基板の接続部 2a 配線の接続部 9a 第1のコンタクトホール 9b 第2のコンタクトホール
フロントページの続き (56)参考文献 特開 昭61−283145(JP,A) 特開 平2−151034(JP,A) 特開 平2−306623(JP,A) 特開 昭59−182541(JP,A) 特開 昭60−250648(JP,A) 特開 昭62−39011(JP,A)
Claims (1)
- 【請求項1】 多層配線構造を有し、かつ、アスペクト
比の異なる少なくとも2種のコンタクトホールを有す
る、半導体装置の製造方法であって、 その上に絶縁膜を介在させて設けられた、ポリシリコン
で形成された第1の接続部と、その表面に形成された第
2の接続部とを有する半導体基板を準備する工程と、 前記第1および第2の接続部を覆うように、前記半導体
基板の上に層間絶縁膜を形成する工程と、 前記層間絶縁膜中に前記第2の接続部を露出させるため
の第2のコンタクトホールを形成する工程と、 前記第2のコンタクトホール内に導電部材を埋め込む工
程と、 前記層間絶縁膜中に前記第1の接続部を露出させるため
の、前記第2のコンタクトホールよりもアスペクト比の
低い、その上方にテーパが付けられた第1のコンタクト
ホールを形成する工程と、 前記導電部材の上表面に接触するように、かつ前記第1
のコンタクトホールの内壁面を被覆し、さらに前記第1
の接続部に接触するように、前記半導体基板の上に最下
層のAl配線を形成する工程と、を備えた、半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3005966A JP2925094B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3005966A JP2925094B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04237150A JPH04237150A (ja) | 1992-08-25 |
JP2925094B2 true JP2925094B2 (ja) | 1999-07-26 |
Family
ID=11625618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3005966A Expired - Fee Related JP2925094B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2925094B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5945873B2 (ja) * | 2015-02-17 | 2016-07-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置とその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283145A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体装置及びその製造方法 |
JPH02151034A (ja) * | 1988-12-01 | 1990-06-11 | Toshiba Corp | 半導体装置の製造方法 |
JPH02306623A (ja) * | 1989-05-22 | 1990-12-20 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-01-22 JP JP3005966A patent/JP2925094B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04237150A (ja) | 1992-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
JPH0645329A (ja) | 高集積半導体装置およびその製造方法 | |
JPH11233627A (ja) | 半導体装置の製造方法 | |
EP0566253A1 (en) | Method for forming contact structures in integrated circuits | |
JP2925094B2 (ja) | 半導体装置の製造方法 | |
JP3463961B2 (ja) | 半導体装置 | |
KR100295054B1 (ko) | 다층금속배선을갖는반도체소자및그제조방법 | |
US6770557B2 (en) | Semiconductor device and method of fabricating the same | |
US5536682A (en) | Method for manufacturing a semiconductor device | |
JPH05291408A (ja) | 半導体装置およびその製造方法 | |
JPH04355951A (ja) | 半導体装置及びその製造方法 | |
JP3618974B2 (ja) | 半導体装置の製造方法 | |
KR100226727B1 (ko) | 배선 형성 방법 | |
KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
JP3301466B2 (ja) | 半導体装置の製造方法 | |
JP3246035B2 (ja) | 金属膜の形成方法 | |
JPH04370955A (ja) | 集積回路の配線法 | |
KR100214851B1 (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
JPH05343531A (ja) | 半導体装置及びその製造方法 | |
JPH05144768A (ja) | 半導体装置の製造方法 | |
JPH0837235A (ja) | 金属配線形成方法 | |
JPH05335306A (ja) | 半導体装置 | |
JP2000077416A (ja) | 埋め込み配線の形成方法 | |
JPH08203899A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970513 |
|
LAPS | Cancellation because of no payment of annual fees |