JP3458457B2 - 車速検出装置 - Google Patents
車速検出装置Info
- Publication number
- JP3458457B2 JP3458457B2 JP13693094A JP13693094A JP3458457B2 JP 3458457 B2 JP3458457 B2 JP 3458457B2 JP 13693094 A JP13693094 A JP 13693094A JP 13693094 A JP13693094 A JP 13693094A JP 3458457 B2 JP3458457 B2 JP 3458457B2
- Authority
- JP
- Japan
- Prior art keywords
- vehicle speed
- pulse signal
- dividing
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、車両の走行速度を検出
する車速検出装置に関し、特に車速に応じて周期が変化
する車速パルス信号を任意の分周比で分周して所望の周
期の車速パルス信号を得るようにしたものに関する。
する車速検出装置に関し、特に車速に応じて周期が変化
する車速パルス信号を任意の分周比で分周して所望の周
期の車速パルス信号を得るようにしたものに関する。
【０００２】
【従来の技術】従来、スピードメータ用の車速検出装置
（車速センサ）では、トランスミッションの内部に、ス
ピードメータ駆動用のギヤを設けるとともに磁石回転用
のギヤを設け、この磁石の回転を検出して車速パルス信
号を得るようにしていた。この場合、スピードメータ駆
動用のギヤと磁石回転用のギヤのギヤ比を、車種毎等に
対応して設定することにより、磁石の回転数を調整し、
規格化された周期の車速パルス信号を得るようにしてい
る。
（車速センサ）では、トランスミッションの内部に、ス
ピードメータ駆動用のギヤを設けるとともに磁石回転用
のギヤを設け、この磁石の回転を検出して車速パルス信
号を得るようにしていた。この場合、スピードメータ駆
動用のギヤと磁石回転用のギヤのギヤ比を、車種毎等に
対応して設定することにより、磁石の回転数を調整し、
規格化された周期の車速パルス信号を得るようにしてい
る。
【０００３】これに対し、近年、上記の磁石回転型の車
速センサに代わり、ギヤの回転を直接検出するギヤ近接
型車速センサの開発が進められている。例えば、ＭＲＥ
（磁気抵抗素子）等を用い、ギヤの回転を直接検出する
ようにしたものである。このギヤ近接型車速センサで
は、上記のスピードメータ駆動用の駆動ギヤと磁石回転
用のギヤが存在しないため、ギヤ比を変更して車種毎等
に対応させることができない。
速センサに代わり、ギヤの回転を直接検出するギヤ近接
型車速センサの開発が進められている。例えば、ＭＲＥ
（磁気抵抗素子）等を用い、ギヤの回転を直接検出する
ようにしたものである。このギヤ近接型車速センサで
は、上記のスピードメータ駆動用の駆動ギヤと磁石回転
用のギヤが存在しないため、ギヤ比を変更して車種毎等
に対応させることができない。
【０００４】従って、同一トランスミッションに対して
車種毎等に検出用のギヤの歯車を変更する必要がある
が、ギヤの歯車は自然数であり分数で表される分周比が
必要となる場合には対応できない。従って、ギヤ近接型
車速センサでは分周比を変換する回路が必要となってく
る。従来、任意の分周比に設定可能な分周回路は種々提
案されている。例えば、特開平４ー１９８７５６号公報
には、任意の分周比に設定可能にするようにした車速検
出装置が開示されている。
車種毎等に検出用のギヤの歯車を変更する必要がある
が、ギヤの歯車は自然数であり分数で表される分周比が
必要となる場合には対応できない。従って、ギヤ近接型
車速センサでは分周比を変換する回路が必要となってく
る。従来、任意の分周比に設定可能な分周回路は種々提
案されている。例えば、特開平４ー１９８７５６号公報
には、任意の分周比に設定可能にするようにした車速検
出装置が開示されている。
【０００５】しかしながら、このものは、単に分周比１
／ｎで分周するものであり、任意の分周比Ｍ／Ｄ（但
し、Ｍ，Ｄは自然数）で分周するといったような分周を
行うことはできない。また、特開昭６４ー６８６１６号
公報には、車両の走行距離計において、分周比Ｍ／Ｄで
分周するようにしたものが開示されている。
／ｎで分周するものであり、任意の分周比Ｍ／Ｄ（但
し、Ｍ，Ｄは自然数）で分周するといったような分周を
行うことはできない。また、特開昭６４ー６８６１６号
公報には、車両の走行距離計において、分周比Ｍ／Ｄで
分周するようにしたものが開示されている。
【０００６】しかしながら、このものは、分周比をある
周期で切換えることにより任意の分周比を得るようにし
たものである。従って、このように途中で分周比を切り
換えるて任意の分周比を作成しようとすると、分周比を
切り換えるタイミングで出力パルス信号の周期が変動し
てしまうことになる。従って、このものは走行距離計に
は適用できても、スピードメータのように反応の早いメ
ータにおいては針振れが生じるため、このものをスピー
ドメータに適用することはできない。
周期で切換えることにより任意の分周比を得るようにし
たものである。従って、このように途中で分周比を切り
換えるて任意の分周比を作成しようとすると、分周比を
切り換えるタイミングで出力パルス信号の周期が変動し
てしまうことになる。従って、このものは走行距離計に
は適用できても、スピードメータのように反応の早いメ
ータにおいては針振れが生じるため、このものをスピー
ドメータに適用することはできない。
【０００７】
【発明が解決しようとする課題】本発明は上記問題に鑑
みてなされたもので、分周比Ｍ／Ｄ（但し、Ｍ，Ｄは自
然数）で分周するといったような分周が可能で、しかも
その分周に際して出力パルス信号の周期の変動をきたさ
ないようにすることを目的とする。
みてなされたもので、分周比Ｍ／Ｄ（但し、Ｍ，Ｄは自
然数）で分周するといったような分周が可能で、しかも
その分周に際して出力パルス信号の周期の変動をきたさ
ないようにすることを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため、請求項１に記載の発明においては、車両の走
行により回転する回転軸に設けられたギヤ（１）の回転
に比例した周期の車速パルス信号を出力する車速パルス
出力手段（２，３）と、この車速パルス信号を分周して
出力する分周手段（４〜９）とを備えた車速検出装置に
おいて、前記分周手段（４〜９）は、前記車速パルス信
号の周期を検出する周期検出手段（４，５）と、この検
出された周期に所定の乗数を乗算する乗算手段（６，
７）と、この乗算結果に対し、所定の除数で除算する除
算手段（８，９）とを有し、この除算結果の周期を有す
るパルス信号を前記分周した車速パルス信号として出力
するようにしたことを特徴としている。
するため、請求項１に記載の発明においては、車両の走
行により回転する回転軸に設けられたギヤ（１）の回転
に比例した周期の車速パルス信号を出力する車速パルス
出力手段（２，３）と、この車速パルス信号を分周して
出力する分周手段（４〜９）とを備えた車速検出装置に
おいて、前記分周手段（４〜９）は、前記車速パルス信
号の周期を検出する周期検出手段（４，５）と、この検
出された周期に所定の乗数を乗算する乗算手段（６，
７）と、この乗算結果に対し、所定の除数で除算する除
算手段（８，９）とを有し、この除算結果の周期を有す
るパルス信号を前記分周した車速パルス信号として出力
するようにしたことを特徴としている。
【０００９】請求項２に記載の発明においては、車両の
走行により回転する回転軸に設けられたギヤ（１）の回
転に比例した周期の車速パルス信号を出力する車速パル
ス出力手段（２，３）と、この車速パルス信号を分周し
て出力する分周手段（４〜９）とを備えた車速検出装置
において、前記分周手段（４〜９）は、一定周波数のク
ロック信号を出力するクロック信号発生手段（５）と、
前記車速パルス信号の周期をその間に発生する前記クロ
ック信号のクロック数として検出する周期検出手段
（４）と、分周比が設定された分周比設定手段（７，
９）と、前記検出されたクロック数に前記設定された分
周比および前記クロック信号の周期を掛け合わせて得ら
れた周期のパルス信号を作成するパルス信号作成手段
（６，８）とを有し、この作成したパルス信号を前記分
周した車速パルス信号として出力するようにしたことを
特徴としている。
走行により回転する回転軸に設けられたギヤ（１）の回
転に比例した周期の車速パルス信号を出力する車速パル
ス出力手段（２，３）と、この車速パルス信号を分周し
て出力する分周手段（４〜９）とを備えた車速検出装置
において、前記分周手段（４〜９）は、一定周波数のク
ロック信号を出力するクロック信号発生手段（５）と、
前記車速パルス信号の周期をその間に発生する前記クロ
ック信号のクロック数として検出する周期検出手段
（４）と、分周比が設定された分周比設定手段（７，
９）と、前記検出されたクロック数に前記設定された分
周比および前記クロック信号の周期を掛け合わせて得ら
れた周期のパルス信号を作成するパルス信号作成手段
（６，８）とを有し、この作成したパルス信号を前記分
周した車速パルス信号として出力するようにしたことを
特徴としている。
【００１０】請求項３に記載の発明においては、車両の
走行により回転する回転軸に設けられたギヤ（１）の回
転に比例した周期の車速パルス信号を出力する車速パル
ス出力手段（２，３）と、この車速パルス信号を分周し
て出力する分周手段（４〜９）とを備えた車速検出装置
において、前記分周手段（４〜９）は、一定周波数のク
ロック信号を出力するクロック信号発生手段（５）と、
前記車速パルス信号の周期をその間に発生する前記クロ
ック信号のクロック数として検出する周期検出手段
（４）と、所定の乗数データが設定された乗数設定手段
（７）と、所定の除数データが設定された除数設定手段
（９）と、前記検出されたクロック数に前記乗数データ
による乗算を行う乗算手段（６）と、前記乗算手段によ
る乗算の結果に対し前記除数データで割りかつ前記クロ
ック信号の周期を掛け合わせて得られた周期のパルス信
号を作成し、この作成したパルス信号を前記分周した車
速パルス信号として出力する除算・パルス化手段（８）
とを有することを特徴としている。
走行により回転する回転軸に設けられたギヤ（１）の回
転に比例した周期の車速パルス信号を出力する車速パル
ス出力手段（２，３）と、この車速パルス信号を分周し
て出力する分周手段（４〜９）とを備えた車速検出装置
において、前記分周手段（４〜９）は、一定周波数のク
ロック信号を出力するクロック信号発生手段（５）と、
前記車速パルス信号の周期をその間に発生する前記クロ
ック信号のクロック数として検出する周期検出手段
（４）と、所定の乗数データが設定された乗数設定手段
（７）と、所定の除数データが設定された除数設定手段
（９）と、前記検出されたクロック数に前記乗数データ
による乗算を行う乗算手段（６）と、前記乗算手段によ
る乗算の結果に対し前記除数データで割りかつ前記クロ
ック信号の周期を掛け合わせて得られた周期のパルス信
号を作成し、この作成したパルス信号を前記分周した車
速パルス信号として出力する除算・パルス化手段（８）
とを有することを特徴としている。
【００１１】請求項４に記載の発明では、請求項３に記
載の発明において、前記除算・パルス化手段は、前記乗
算の結果に対し所定の値で割った値をラッチするラッチ
手段（８１）と、このラッチされた値から前記クロック
信号の発生タイミングにて前記除数データを繰り返し減
算することにより前記ラッチされた値に対し前記除数デ
ータで割りかつ前記クロック信号の周期を掛け合わせて
得られた周期のパルス信号を作成する手段（８２〜８
４）と、この手段にて作成されたパルス信号を前記所定
の値に分周して、所定のデューティ比の前記分周した車
速パルス信号を出力する出力手段（８５）とを有するこ
とを特徴としている。請求項５に記載の発明では、請求
項３に記載の発明において、前記除算・パルス化手段
は、前記乗算の結果に対し所定の値で割った値をラッチ
するラッチ手段（８１）と、このラッチされた値に対し
前記除数データによる除算を行う手段（８９）と、この
除算により得られた数がプリセットされ、このプリセッ
トされた数だけ前記クロック信号によりダウンカウント
することにより前記ラッチされた値に対し前記除数デー
タで割りかつ前記クロック信号の周期を掛け合わせて得
られた周期のパルス信号を作成する手段（９０）と、こ
の手段にて作成されたパルス信号を前記所定の値に分周
して、所定のデューティ比の前記分周した車速パルス信
号を出力する出力手段（８５）とを有することを特徴と
している。
載の発明において、前記除算・パルス化手段は、前記乗
算の結果に対し所定の値で割った値をラッチするラッチ
手段（８１）と、このラッチされた値から前記クロック
信号の発生タイミングにて前記除数データを繰り返し減
算することにより前記ラッチされた値に対し前記除数デ
ータで割りかつ前記クロック信号の周期を掛け合わせて
得られた周期のパルス信号を作成する手段（８２〜８
４）と、この手段にて作成されたパルス信号を前記所定
の値に分周して、所定のデューティ比の前記分周した車
速パルス信号を出力する出力手段（８５）とを有するこ
とを特徴としている。請求項５に記載の発明では、請求
項３に記載の発明において、前記除算・パルス化手段
は、前記乗算の結果に対し所定の値で割った値をラッチ
するラッチ手段（８１）と、このラッチされた値に対し
前記除数データによる除算を行う手段（８９）と、この
除算により得られた数がプリセットされ、このプリセッ
トされた数だけ前記クロック信号によりダウンカウント
することにより前記ラッチされた値に対し前記除数デー
タで割りかつ前記クロック信号の周期を掛け合わせて得
られた周期のパルス信号を作成する手段（９０）と、こ
の手段にて作成されたパルス信号を前記所定の値に分周
して、所定のデューティ比の前記分周した車速パルス信
号を出力する出力手段（８５）とを有することを特徴と
している。
【００１２】請求項６に記載の発明では、請求項３に記
載の発明において、前記除算・パルス化手段は、前記乗
算の結果に対し所定の値で割った値をラッチするラッチ
手段（８１）と、このラッチされた値に対し前記除数デ
ータによる除算を行う手段（８９）と、前記クロック信
号をアップカウントし、そのカウント値と前記除算によ
り得られた数とが一致したことにより前記ラッチされた
値に対し前記除数データで割りかつ前記クロック信号の
周期を掛け合わせて得られた周期のパルス信号を作成す
る手段と、この手段にて作成されたパルス信号を前記所
定の値に分周して、所定のデューティ比の前記分周した
車速パルス信号を出力する出力手段（８５）とを有する
ことを特徴としている。
載の発明において、前記除算・パルス化手段は、前記乗
算の結果に対し所定の値で割った値をラッチするラッチ
手段（８１）と、このラッチされた値に対し前記除数デ
ータによる除算を行う手段（８９）と、前記クロック信
号をアップカウントし、そのカウント値と前記除算によ
り得られた数とが一致したことにより前記ラッチされた
値に対し前記除数データで割りかつ前記クロック信号の
周期を掛け合わせて得られた周期のパルス信号を作成す
る手段と、この手段にて作成されたパルス信号を前記所
定の値に分周して、所定のデューティ比の前記分周した
車速パルス信号を出力する出力手段（８５）とを有する
ことを特徴としている。
【００１３】なお、上記各手段のカッコ内の符号は、後
述する実施例記載の具体的手段との対応関係を示すもの
である。
述する実施例記載の具体的手段との対応関係を示すもの
である。
【００１４】
【発明の作用効果】請求項１に記載の発明においては、
車両の走行により回転する回転軸に設けられたギヤの回
転に比例した周期の車速パルス信号が出力され、この車
速パルス信号が分周手段により分周されて出力される。
この分周手段において、まず車速パルス信号の周期が検
出され、この検出された周期に所定の乗数が乗算される
とともに、その乗算結果が所定の除数で除算される。こ
の除算結果の周期を有するパルス信号が前記分周した車
速パルス信号として出力される。
車両の走行により回転する回転軸に設けられたギヤの回
転に比例した周期の車速パルス信号が出力され、この車
速パルス信号が分周手段により分周されて出力される。
この分周手段において、まず車速パルス信号の周期が検
出され、この検出された周期に所定の乗数が乗算される
とともに、その乗算結果が所定の除数で除算される。こ
の除算結果の周期を有するパルス信号が前記分周した車
速パルス信号として出力される。
【００１５】従って、従来のものように単に分周比１／
ｎによる分周では大雑把な分周しかできないのに対し、
この発明においてはさらに所定の乗数が乗算されるよう
にしているため、車種毎等の設定に応じた細かい分周を
行うことができる。請求項２に記載の発明においては、
分周手段において、まず車速パルス信号の周期がその間
に発生するクロック信号のクロック数として検出され
る。この検出されたクロック数に対し、設定された分周
比およびクロック信号の周期を掛け合わせて得られた周
期のパルス信号が作成される。この作成されたパルス信
号が前記分周した車速パルス信号として出力される。
ｎによる分周では大雑把な分周しかできないのに対し、
この発明においてはさらに所定の乗数が乗算されるよう
にしているため、車種毎等の設定に応じた細かい分周を
行うことができる。請求項２に記載の発明においては、
分周手段において、まず車速パルス信号の周期がその間
に発生するクロック信号のクロック数として検出され
る。この検出されたクロック数に対し、設定された分周
比およびクロック信号の周期を掛け合わせて得られた周
期のパルス信号が作成される。この作成されたパルス信
号が前記分周した車速パルス信号として出力される。
【００１６】従って、クロック信号を用いた周期検出お
よびその周期検出に基づく分周作動により、クロック信
号を用いた分解能の高い分周車速パルス信号を出力する
ことができる。また、上記の分周は、請求項３に記載の
発明のように、前記検出されたクロック数に乗算データ
による乗算を行い、この乗算の結果に対し除数データで
割りかつクロック信号の周期を掛け合わせて得られた周
期のパルス信号を作成することにより行うことができ
る。
よびその周期検出に基づく分周作動により、クロック信
号を用いた分解能の高い分周車速パルス信号を出力する
ことができる。また、上記の分周は、請求項３に記載の
発明のように、前記検出されたクロック数に乗算データ
による乗算を行い、この乗算の結果に対し除数データで
割りかつクロック信号の周期を掛け合わせて得られた周
期のパルス信号を作成することにより行うことができ
る。
【００１７】すなわち、車速パルス信号の周期をＴ、ク
ロック信号の周期をｔ、乗数データをＭ、除数データＤ
とすると、出力される分周車速パルス信号の周期ＴＯＵ
Ｔは、（Ｔ／ｔ）×Ｍ／Ｄ×ｔとして得られる。
ロック信号の周期をｔ、乗数データをＭ、除数データＤ
とすると、出力される分周車速パルス信号の周期ＴＯＵ
Ｔは、（Ｔ／ｔ）×Ｍ／Ｄ×ｔとして得られる。
【００１８】
【００１９】
【００２０】この場合、請求項４乃至６の記載の発明の
ように、前記乗算の結果に対し所定の値で割った値をラ
ッチし、このラッチされた値に対し前記除数データで割
りかつ前記クロック信号の周期を掛け合わせて得られた
周期のパルス信号を作成し、この作成されたパルス信号
を前記所定の値に分周して、所定のデューティ比の前記
分周した車速パルス信号を出力するようにすれば、上記
所定の値として例えば２としたとき、周期ＴＯＵＴは、
（Ｔ／ｔ）×Ｍ×（１／２）×（１／Ｄ）×ｔ×２によ
り得られ、最終的な所定の値の分周により所望のデュー
ティ比の分周車速パルス信号を出力することができる。
この出力された分周車速パルス信号を、例えばＦ／Ｖ変
換してスピードメータを駆動する場合には、上記のデュ
ーティ比信号によりそのＦ／Ｖ変換を正確に行うことが
できる。
ように、前記乗算の結果に対し所定の値で割った値をラ
ッチし、このラッチされた値に対し前記除数データで割
りかつ前記クロック信号の周期を掛け合わせて得られた
周期のパルス信号を作成し、この作成されたパルス信号
を前記所定の値に分周して、所定のデューティ比の前記
分周した車速パルス信号を出力するようにすれば、上記
所定の値として例えば２としたとき、周期ＴＯＵＴは、
（Ｔ／ｔ）×Ｍ×（１／２）×（１／Ｄ）×ｔ×２によ
り得られ、最終的な所定の値の分周により所望のデュー
ティ比の分周車速パルス信号を出力することができる。
この出力された分周車速パルス信号を、例えばＦ／Ｖ変
換してスピードメータを駆動する場合には、上記のデュ
ーティ比信号によりそのＦ／Ｖ変換を正確に行うことが
できる。
【００２１】
【実施例】以下、本発明を図に示す実施例について説明
する。図１は本発明の一実施例を示すブロック図であ
る。この図１において、トランスミッション内の車速検
知用のギヤ１の回転は、ＭＲＥ（磁気抵抗素子）やコイ
ルを用いた検出素子２により電気信号に変換され、この
電気信号は波形整形回路３により波形整形され車速パル
ス信号（ＳＰＩＮ）となる。この車速パルス信号は、ギ
ヤ１の歯車と同じ数だけ発生され、ギヤ１の回転に比例
した周期を有する。
する。図１は本発明の一実施例を示すブロック図であ
る。この図１において、トランスミッション内の車速検
知用のギヤ１の回転は、ＭＲＥ（磁気抵抗素子）やコイ
ルを用いた検出素子２により電気信号に変換され、この
電気信号は波形整形回路３により波形整形され車速パル
ス信号（ＳＰＩＮ）となる。この車速パルス信号は、ギ
ヤ１の歯車と同じ数だけ発生され、ギヤ１の回転に比例
した周期を有する。
【００２２】この車速パルス信号の周期Ｔは、サンプリ
ング回路４によりデジタル値に変換され、この後、乗算
回路６によりＭ倍されるとともに、除算・パルス化回路
８により１／Ｄ倍される。その結果、Ｔ×Ｍ／Ｄの周期
を有し、かつ所定のデューティ比の車速パルス信号が出
力される。この出力された車速パルス信号により、図示
しないスピードメータ駆動回路においてＦ／Ｖ変換等の
処理がなされ、スピードメータの駆動が行われる。な
お、上記のＭ、Ｄは乗数設定回路７、除数設定回路９に
よりデジタルデータとして設定されており、これらのデ
ータを車種毎等に対応して設定することにより所望の周
期を有する車速パルス信号を得ることができる。
ング回路４によりデジタル値に変換され、この後、乗算
回路６によりＭ倍されるとともに、除算・パルス化回路
８により１／Ｄ倍される。その結果、Ｔ×Ｍ／Ｄの周期
を有し、かつ所定のデューティ比の車速パルス信号が出
力される。この出力された車速パルス信号により、図示
しないスピードメータ駆動回路においてＦ／Ｖ変換等の
処理がなされ、スピードメータの駆動が行われる。な
お、上記のＭ、Ｄは乗数設定回路７、除数設定回路９に
よりデジタルデータとして設定されており、これらのデ
ータを車種毎等に対応して設定することにより所望の周
期を有する車速パルス信号を得ることができる。
【００２３】以下、上記回路の具体的な構成について説
明する。まず、波形整形回路３により波形整形された車
速パルス信号は、サンプリング回路４において、発振回
路５からの基準発振信号（ＣＬＫ、以下クロック信号と
いう）を用いてデジタルデータ化される。このサンプリ
ング回路４の詳細構成を図２に示す。この図２におい
て、ワンショット回路４１は、車速パルス信号の立ち上
がりエッジを検出してラッチ信号とリセット信号を順次
出力する。ラッチ信号によりラッチ回路４３は、カウン
タ４２のカウント値をラッチする。また、このラッチ後
に出力されるリセット信号を受けてカウンタ４２はリセ
ットされ、発振回路５からのクロック信号の立ち下がり
エッジによるカウント動作を行う。
明する。まず、波形整形回路３により波形整形された車
速パルス信号は、サンプリング回路４において、発振回
路５からの基準発振信号（ＣＬＫ、以下クロック信号と
いう）を用いてデジタルデータ化される。このサンプリ
ング回路４の詳細構成を図２に示す。この図２におい
て、ワンショット回路４１は、車速パルス信号の立ち上
がりエッジを検出してラッチ信号とリセット信号を順次
出力する。ラッチ信号によりラッチ回路４３は、カウン
タ４２のカウント値をラッチする。また、このラッチ後
に出力されるリセット信号を受けてカウンタ４２はリセ
ットされ、発振回路５からのクロック信号の立ち下がり
エッジによるカウント動作を行う。
【００２４】これらの回路の各部信号波形のタイミング
を図５に示す。このタイミングチャートに示すように、
ワンショット回路４１からラッチ信号が発生されると、
カウンタ４２のカウント値がラッチ回路４３にラッチさ
れ、この後のクロック信号のタイミングで発生されるリ
セット信号によりカウンタ４２がリセットされて次の計
測期間に対するカウント動作を行う。
を図５に示す。このタイミングチャートに示すように、
ワンショット回路４１からラッチ信号が発生されると、
カウンタ４２のカウント値がラッチ回路４３にラッチさ
れ、この後のクロック信号のタイミングで発生されるリ
セット信号によりカウンタ４２がリセットされて次の計
測期間に対するカウント動作を行う。
【００２５】上記の動作を繰り返すことにより車速パル
ス信号の立ち上がりエッジの間隔をデジタル数値化する
ことができる。なお、ラッチ回路４３にラッチされたカ
ウント値は、図５のタイミングチャートに示すように、
ラッチとリセットのタイミングの関係から実際のクロッ
ク信号数より２だけ少ない数となっている。このため、
デジタル加算器（アダー）４４により、ラッチ回路４３
にラッチされたカウント値に２を加えるようにしてい
る。ここまでの処理で車速パルス信号をデジタルデータ
化する動作が完了する。
ス信号の立ち上がりエッジの間隔をデジタル数値化する
ことができる。なお、ラッチ回路４３にラッチされたカ
ウント値は、図５のタイミングチャートに示すように、
ラッチとリセットのタイミングの関係から実際のクロッ
ク信号数より２だけ少ない数となっている。このため、
デジタル加算器（アダー）４４により、ラッチ回路４３
にラッチされたカウント値に２を加えるようにしてい
る。ここまでの処理で車速パルス信号をデジタルデータ
化する動作が完了する。
【００２６】ここで、車速パルス信号の周期をＴ、クロ
ック信号の発振周期をｔとすると、得られたデジタル値
ＤＡＴＡは、次の数式にて表される。
ック信号の発振周期をｔとすると、得られたデジタル値
ＤＡＴＡは、次の数式にて表される。
【００２７】
【数１】ＤＡＴＡ＝Ｔ／ｔ
なお、このサンプリング回路４における最低入力周波数
は、カウンタ４２の段数で決定され、カウンタ４２の段
数を増やせば最低入力周波数を低くすることができる。
は、カウンタ４２の段数で決定され、カウンタ４２の段
数を増やせば最低入力周波数を低くすることができる。
【００２８】また、車速パルス信号の周期が短く、ラッ
チ回路４３にラッチされたデータが所定値以下、すなわ
ち実際にはあり得ない車速以上の値の場合には、高速リ
ミッタ回路４５にてその旨検出され高速リミット信号が
出力される。また、車速パルス信号の周期が長く、カウ
ンタ４２がオーバーフローした場合には、カウンタ４２
よりオーバーフロー信号が出力される。これらの高速リ
ミット信号、オーバーフロー信号はＯＲ回路４６に入力
され、リセット信号として出力される。
チ回路４３にラッチされたデータが所定値以下、すなわ
ち実際にはあり得ない車速以上の値の場合には、高速リ
ミッタ回路４５にてその旨検出され高速リミット信号が
出力される。また、車速パルス信号の周期が長く、カウ
ンタ４２がオーバーフローした場合には、カウンタ４２
よりオーバーフロー信号が出力される。これらの高速リ
ミット信号、オーバーフロー信号はＯＲ回路４６に入力
され、リセット信号として出力される。
【００２９】このサンプリング回路４からの各種信号は
乗算回路６に入力され、サンプリング回路４からの上記
データＤＡＴＡと乗数設定回路７からの２進数の乗算設
定データＭ（７ビットのデータ）とのデジタル乗算が行
われる。乗数設定回路７は、ＥＰＲＯＭ等の書き込み可
能なメモリで構成されている。このような書き込み可能
なメモリを用いることにより、種々の車種に対応したデ
ータを設定することができる。このメモリとしてはＥＰ
ＲＯＭのみならずＥＥＰＲＯＭや、内部配線に電流を流
すことにより溶断させるヒューズＲＯＭ等を用いること
ができる。さらに、乗算設定データＭを外部から入力す
るようにすることも可能である。
乗算回路６に入力され、サンプリング回路４からの上記
データＤＡＴＡと乗数設定回路７からの２進数の乗算設
定データＭ（７ビットのデータ）とのデジタル乗算が行
われる。乗数設定回路７は、ＥＰＲＯＭ等の書き込み可
能なメモリで構成されている。このような書き込み可能
なメモリを用いることにより、種々の車種に対応したデ
ータを設定することができる。このメモリとしてはＥＰ
ＲＯＭのみならずＥＥＰＲＯＭや、内部配線に電流を流
すことにより溶断させるヒューズＲＯＭ等を用いること
ができる。さらに、乗算設定データＭを外部から入力す
るようにすることも可能である。
【００３０】上記乗算回路６の詳細構成を図３に示す。
本実施例では、データＤＡＴＡの桁上げをしながら、乗
算設定データＭのビットデータに応じて加算する方式を
用いてデジタル乗算を行うようにしている。サンプリン
グ回路４におけるワンショット回路４１からラッチ信号
が発生すると、タイミング回路６１は、発振回路５から
のクロック信号により、図５に示すタイミングにてハイ
レベルのパラレル／シリアル（Ｐ／Ｓ）信号を出力す
る。また、タイミング回路６１はＰ／Ｓ信号の発生時点
から図５に示す乗算期間において乗算処理を行う。具体
的には、その乗算期間において、７ビットの乗算設定デ
ータＭに対応して１回目から７回目までの乗算を行うた
めの７つのクロック信号を出力する。
本実施例では、データＤＡＴＡの桁上げをしながら、乗
算設定データＭのビットデータに応じて加算する方式を
用いてデジタル乗算を行うようにしている。サンプリン
グ回路４におけるワンショット回路４１からラッチ信号
が発生すると、タイミング回路６１は、発振回路５から
のクロック信号により、図５に示すタイミングにてハイ
レベルのパラレル／シリアル（Ｐ／Ｓ）信号を出力す
る。また、タイミング回路６１はＰ／Ｓ信号の発生時点
から図５に示す乗算期間において乗算処理を行う。具体
的には、その乗算期間において、７ビットの乗算設定デ
ータＭに対応して１回目から７回目までの乗算を行うた
めの７つのクロック信号を出力する。
【００３１】Ｐ／Ｓ信号がハイレベルとなっている時
に、タイミング回路６１から１回目のクロック信号が発
生すると、左方シフトレジスタ６２はデータＤＡＴＡを
読み込み、右方シフトレジスタ６３は乗数設定回路７か
ら乗算設定データＭを読み込む。この後、上記読み込ま
れたデータにより乗算が行われる。以下、この乗算の作
動について説明する。
に、タイミング回路６１から１回目のクロック信号が発
生すると、左方シフトレジスタ６２はデータＤＡＴＡを
読み込み、右方シフトレジスタ６３は乗数設定回路７か
ら乗算設定データＭを読み込む。この後、上記読み込ま
れたデータにより乗算が行われる。以下、この乗算の作
動について説明する。
【００３２】マルチプレクサ６４は、右方シフトレジス
タ６３の最下位ビット（ＬＳＢ）の状態により入力端子
Ｓ１、Ｓ２のいずれかを選択する。この選択された入力
に対し、アダー６５はラッチ回路６６にラッチされてい
るデータとの加算を行う。このラッチ回路６６は上記Ｐ
／Ｓ信号によりリセットされているため、最初はマルチ
プレクサ６４の出力そのものがアダー６５より出力され
る。
タ６３の最下位ビット（ＬＳＢ）の状態により入力端子
Ｓ１、Ｓ２のいずれかを選択する。この選択された入力
に対し、アダー６５はラッチ回路６６にラッチされてい
るデータとの加算を行う。このラッチ回路６６は上記Ｐ
／Ｓ信号によりリセットされているため、最初はマルチ
プレクサ６４の出力そのものがアダー６５より出力され
る。
【００３３】この後、タイミング回路６１より１回目計
算のためのクロック信号が出力されると、左方シフトレ
ジスタ６２は読み込み記憶したデータを左方に１ビット
シフトし、右方シフトレジスタ６３は読み込み記憶した
データを右方に１ビットシフトする。そして、この右方
シフトレジスタ６３の最下位ビットデータによりマルチ
プレクサ６４は入力端子Ｓ１、Ｓ２のいずれかを選択
し、その選択選択された入力に対し、アダー６５はラッ
チ回路６６にラッチされているデータとの加算を行う。
ここで、ラッチ回路６６には、タイミング回路６１から
の１回目計算のためのクロック信号により先の加算デー
タをラッチしている。従って、アダー６５は先のデータ
と今回のデータの加算を行う。
算のためのクロック信号が出力されると、左方シフトレ
ジスタ６２は読み込み記憶したデータを左方に１ビット
シフトし、右方シフトレジスタ６３は読み込み記憶した
データを右方に１ビットシフトする。そして、この右方
シフトレジスタ６３の最下位ビットデータによりマルチ
プレクサ６４は入力端子Ｓ１、Ｓ２のいずれかを選択
し、その選択選択された入力に対し、アダー６５はラッ
チ回路６６にラッチされているデータとの加算を行う。
ここで、ラッチ回路６６には、タイミング回路６１から
の１回目計算のためのクロック信号により先の加算デー
タをラッチしている。従って、アダー６５は先のデータ
と今回のデータの加算を行う。
【００３４】以後、同様にしてタイミング回路６１から
のクロック信号に同期して７回目までの乗算まで行う。
この７回の乗算が終了した後、タイミング回路６１から
図５に示す乗算終了パルスが出力され、それにより、そ
の時のアダー６５の出力データがラッチ回路６７に記憶
され、データＤＡＴＡＭとして出力される。図６にこの
乗算の一例を示す。乗算設定データＭとしては図に示す
ように、”０１０１１０１”の７ビットのデータが設定
されているとする。この場合、最初のＬＳＢは”１”と
なっているため、マルチプレクサ６２は、左方シフトレ
ジスタ６２のデータをアダー６５に出力する。
のクロック信号に同期して７回目までの乗算まで行う。
この７回の乗算が終了した後、タイミング回路６１から
図５に示す乗算終了パルスが出力され、それにより、そ
の時のアダー６５の出力データがラッチ回路６７に記憶
され、データＤＡＴＡＭとして出力される。図６にこの
乗算の一例を示す。乗算設定データＭとしては図に示す
ように、”０１０１１０１”の７ビットのデータが設定
されているとする。この場合、最初のＬＳＢは”１”と
なっているため、マルチプレクサ６２は、左方シフトレ
ジスタ６２のデータをアダー６５に出力する。
【００３５】タイミング回路６１から次のクロック信号
が発生すると、左方シフトレジスタ６２のデータは１ビ
ット左方へシフトし、右方シフトレジスタ６３のデータ
は１ビット右方へシフトする。その結果、右方シフトレ
ジスタ６３のＬＳＢは”０”となる。従って、マルチプ
レクサ６４は、各ビットが０のデータをアダー６５に出
力する。
が発生すると、左方シフトレジスタ６２のデータは１ビ
ット左方へシフトし、右方シフトレジスタ６３のデータ
は１ビット右方へシフトする。その結果、右方シフトレ
ジスタ６３のＬＳＢは”０”となる。従って、マルチプ
レクサ６４は、各ビットが０のデータをアダー６５に出
力する。
【００３６】以後、上記と同様にして、左方シフトレジ
スタ６２、右方シフトレジスタ６３のデータをタイミン
グ回路６１からのクロック信号によりシフトし、アダー
６５およびラッチ回路６６の作動により、マルチプレク
サ６４から順次出力される図６に示すデータが加算され
ることになる。そして、図６に示す全てのデータを加算
したものが乗算結果として出力される。
スタ６２、右方シフトレジスタ６３のデータをタイミン
グ回路６１からのクロック信号によりシフトし、アダー
６５およびラッチ回路６６の作動により、マルチプレク
サ６４から順次出力される図６に示すデータが加算され
ることになる。そして、図６に示す全てのデータを加算
したものが乗算結果として出力される。
【００３７】上記の乗算により、乗算回路６の出力デー
タＤＡＴＡＭは次式で表される。
タＤＡＴＡＭは次式で表される。
【００３８】
【数２】ＤＡＴＡＭ＝（Ｔ／ｔ）×Ｍ
なお、高速リミット信号あるいは、オーバーフロー信号
によりＯＲ回路４６からリセット信号が発生している場
合には、ラッチ回路６７がリセット状態となっているた
め、データ異常として上記データＤＡＴＡＭは出力され
ない。
によりＯＲ回路４６からリセット信号が発生している場
合には、ラッチ回路６７がリセット状態となっているた
め、データ異常として上記データＤＡＴＡＭは出力され
ない。
【００３９】この乗算回路６からの出力データＤＡＴＡ
Ｍは、除算・パルス化回路８に入力され、除数設定回路
７に設定された除算設定２進数データＤで除算され、さ
らにパルス化される。除数設定回路９は、乗数設定回路
７と同様ＥＰＲＯＭ等の書き込み可能なメモリで構成さ
れている。この除算・パルス化回路８の詳細構成を図４
に示す。
Ｍは、除算・パルス化回路８に入力され、除数設定回路
７に設定された除算設定２進数データＤで除算され、さ
らにパルス化される。除数設定回路９は、乗数設定回路
７と同様ＥＰＲＯＭ等の書き込み可能なメモリで構成さ
れている。この除算・パルス化回路８の詳細構成を図４
に示す。
【００４０】まず、ラッチ回路８１にて、入力されたデ
ータＤＡＴＡＭを２で除算する。この動作は後述するカ
ウンタ８５を用いたデューテイ比５０％のパルスを形成
するために行う。実際の除算は、データＤＡＴＡＭのＬ
ＳＢを切り捨て全体のビット数を１減らすことにより行
う。このラッチ回路８１にラッチされたＤＡＴＡＭ／２
のデータを基に、以後の除算が行われる。
ータＤＡＴＡＭを２で除算する。この動作は後述するカ
ウンタ８５を用いたデューテイ比５０％のパルスを形成
するために行う。実際の除算は、データＤＡＴＡＭのＬ
ＳＢを切り捨て全体のビット数を１減らすことにより行
う。このラッチ回路８１にラッチされたＤＡＴＡＭ／２
のデータを基に、以後の除算が行われる。
【００４１】まず、マルチプレクサ８２は、後述するキ
ャリーアウト（ＣＯ）信号により端子Ｓ１とＳ２の選択
出力を行う。最初はＣＯ信号が”１”になっているた
め、端子Ｓ１に入力されたラッチ回路８２のＤＡＴＡＭ
／２のデータを出力する。アダー８３は、そのデータか
ら除数設定回路９にて設定された除算設定データＤ（マ
イナスの値）の加算、すなわち除算設定データＤの絶対
値の減算を行う。この減算結果は、発振回路５からのク
ロック信号のタイミングでラッチ回路８４にラッチされ
る。
ャリーアウト（ＣＯ）信号により端子Ｓ１とＳ２の選択
出力を行う。最初はＣＯ信号が”１”になっているた
め、端子Ｓ１に入力されたラッチ回路８２のＤＡＴＡＭ
／２のデータを出力する。アダー８３は、そのデータか
ら除数設定回路９にて設定された除算設定データＤ（マ
イナスの値）の加算、すなわち除算設定データＤの絶対
値の減算を行う。この減算結果は、発振回路５からのク
ロック信号のタイミングでラッチ回路８４にラッチされ
る。
【００４２】この後、ＣＯ信号が”０”になると、マル
チプレクサ８２は、ラッチ回路８４にラッチされたデー
タを出力し、アダー８３はそのデータに対する減算処理
を行い、ラッチ回路８４は発振回路５からのクロック信
号によりその減算結果をラッチする。以後、発振回路５
からのクロック信号により、上記減算処理を繰り返して
除算を行う。
チプレクサ８２は、ラッチ回路８４にラッチされたデー
タを出力し、アダー８３はそのデータに対する減算処理
を行い、ラッチ回路８４は発振回路５からのクロック信
号によりその減算結果をラッチする。以後、発振回路５
からのクロック信号により、上記減算処理を繰り返して
除算を行う。
【００４３】除算が終了するとアダー８３のＣＯ端子
が”０”となり、ラッチ回路８４にラッチされる。この
ラッチ回路８４にラッチされた”０”信号により、イン
バータ８６の出力は”１”になり、この”１”信号と発
振回路５からのクロック信号をインバータ８７で反転し
た信号とのＡＮＤ論理によりＡＮＤ回路８８から出力さ
れる信号にてラッチ回路８１は次のデータＤＡＴＡＭの
読み込みを行う。
が”０”となり、ラッチ回路８４にラッチされる。この
ラッチ回路８４にラッチされた”０”信号により、イン
バータ８６の出力は”１”になり、この”１”信号と発
振回路５からのクロック信号をインバータ８７で反転し
た信号とのＡＮＤ論理によりＡＮＤ回路８８から出力さ
れる信号にてラッチ回路８１は次のデータＤＡＴＡＭの
読み込みを行う。
【００４４】また、インバータ８６の”１”出力により
マルチプレクサ８２は上述したように端子Ｓ１よりラッ
チ回路８１のデータをアダー８３に出力する。従って、
アダー８３のＣＯ端子は”１”になる。従って、そのＣ
Ｏ端子”１”により、ラッチ回路８４を介して、インバ
ータ８６の出力は”０”に反転する。このことにより、
マルチプレクサ８２は、端子Ｓ２を選択し、上記した減
算処理が行われる。
マルチプレクサ８２は上述したように端子Ｓ１よりラッ
チ回路８１のデータをアダー８３に出力する。従って、
アダー８３のＣＯ端子は”１”になる。従って、そのＣ
Ｏ端子”１”により、ラッチ回路８４を介して、インバ
ータ８６の出力は”０”に反転する。このことにより、
マルチプレクサ８２は、端子Ｓ２を選択し、上記した減
算処理が行われる。
【００４５】すなわち、アダー８３のＣＯ端子が”０”
になった時に、論理回路８６〜８８により構成されるタ
イミング回路の作動にて、次のデータＤＡＴＡＭの読み
込みを行うとともに、そのデータをマルチプレクサ８
２、アダー８３を介してラッチ回路８４にラッチさせ、
この後にアダー８３のＣＯ端子が”１”になると、上記
ラッチしたデータにより減算処理が行われる。
になった時に、論理回路８６〜８８により構成されるタ
イミング回路の作動にて、次のデータＤＡＴＡＭの読み
込みを行うとともに、そのデータをマルチプレクサ８
２、アダー８３を介してラッチ回路８４にラッチさせ、
この後にアダー８３のＣＯ端子が”１”になると、上記
ラッチしたデータにより減算処理が行われる。
【００４６】なお、アダー８３のＣＯ端子が”０”とな
るパルスの周期は、先にラッチ回路８１にてデータＤＡ
ＴＡＭを２で除算しているため、求める周期の１／２と
なっている。そこで、その”０”となるパルスを、ラッ
チ回路８４を介し、１段のカウンタ８５に入力し、この
カウンタ８５にて２分周することにより求める周期のパ
ルス信号としている。すなわち、このカウンタ８５は、
入力するパルスの立ち下がり毎に出力が反転するもの
で、上記”０”となるパルスが発生する毎に、出力を反
転させて２分周したデューティ比５０％の出力パルスを
形成する。この出力パルスの周期ＴＯＵＴは次式で表さ
れる。
るパルスの周期は、先にラッチ回路８１にてデータＤＡ
ＴＡＭを２で除算しているため、求める周期の１／２と
なっている。そこで、その”０”となるパルスを、ラッ
チ回路８４を介し、１段のカウンタ８５に入力し、この
カウンタ８５にて２分周することにより求める周期のパ
ルス信号としている。すなわち、このカウンタ８５は、
入力するパルスの立ち下がり毎に出力が反転するもの
で、上記”０”となるパルスが発生する毎に、出力を反
転させて２分周したデューティ比５０％の出力パルスを
形成する。この出力パルスの周期ＴＯＵＴは次式で表さ
れる。
【００４７】
【数３】
ＴＯＵＴ＝（Ｔ／ｔ）×Ｍ×（１／２）×（１／Ｄ）×ｔ×２
＝Ｔ×（Ｍ／Ｄ）
従って、車速パルス信号の周期Ｔを、任意の分周比Ｍ／
Ｄ（但し、Ｍ，Ｄは自然数）で分周した出力を得ること
ができる。
Ｄ（但し、Ｍ，Ｄは自然数）で分周した出力を得ること
ができる。
【００４８】すなわち、車速パルス信号の周期Ｔ、クロ
ック信号の発振周期ｔにより得られたＤＡＴＡに対し、
最終的に同一のクロック信号の発振周期ｔにより除算す
ることにより、車速パルス信号の周期Ｔを時間的に分周
した値として得ることができる。なお、上記実施例にお
ける種々の回路は集積回路として構成されている。
ック信号の発振周期ｔにより得られたＤＡＴＡに対し、
最終的に同一のクロック信号の発振周期ｔにより除算す
ることにより、車速パルス信号の周期Ｔを時間的に分周
した値として得ることができる。なお、上記実施例にお
ける種々の回路は集積回路として構成されている。
【００４９】なお、上記実施例では、発振回路５からの
クロック信号のタイミングにて除算を行うようにするも
のを示したが、先に除算を行い、その後発振回路５から
のクロック信号を用いて出力パルスＴＯＵＴを得るよう
にしてもよい。すなわち、図７に示すように、ラッチ回
路８１にラッチされたＤＡＴＡＭ／２のデータを、除算
回路８９にて、除算設定データＤによる除算を行う。こ
の除算結果をプリセットカウンタ９０に設定し、発振回
路５からのクロック信号を用いてダウンカウントする。
このカウントが終了した時のカウント終了信号（上記ア
ダー８３の”０”ＣＯ端子出力に対応）により、カウン
タ８５にて２分周したデューティ比５０％の出力パルス
ＴＯＵＴを形成する。
クロック信号のタイミングにて除算を行うようにするも
のを示したが、先に除算を行い、その後発振回路５から
のクロック信号を用いて出力パルスＴＯＵＴを得るよう
にしてもよい。すなわち、図７に示すように、ラッチ回
路８１にラッチされたＤＡＴＡＭ／２のデータを、除算
回路８９にて、除算設定データＤによる除算を行う。こ
の除算結果をプリセットカウンタ９０に設定し、発振回
路５からのクロック信号を用いてダウンカウントする。
このカウントが終了した時のカウント終了信号（上記ア
ダー８３の”０”ＣＯ端子出力に対応）により、カウン
タ８５にて２分周したデューティ比５０％の出力パルス
ＴＯＵＴを形成する。
【００５０】また、この図７に示す回路では、プリセッ
トカウンタ９０によりダウンカウントするものを示した
が、発振回路５からのクロック信号をアップカウントす
るカウンタを用い、そのカウント値と除算回路８９の除
算結果とをデジタルコンパレータにより比較して、両者
が一致した時にカウント終了信号を出力するようにして
もよい。
トカウンタ９０によりダウンカウントするものを示した
が、発振回路５からのクロック信号をアップカウントす
るカウンタを用い、そのカウント値と除算回路８９の除
算結果とをデジタルコンパレータにより比較して、両者
が一致した時にカウント終了信号を出力するようにして
もよい。
【００５１】さらに、上記実施例においては、除算・パ
ルス化回路８において、データＤＡＴＡＭを２で除算
し、カウンタ８５を用いてデューテイ比５０％のパルス
を形成するようにしたが、データＤＡＴＡＭを４で除算
し、最後にデューテイ比２５％のパルスを作成するよう
にすることも可能であり、またそのようなデューテイ比
とする必要がないのであれば、データＤＡＴＡＭを先に
割るような処理をしなくてもよい。
ルス化回路８において、データＤＡＴＡＭを２で除算
し、カウンタ８５を用いてデューテイ比５０％のパルス
を形成するようにしたが、データＤＡＴＡＭを４で除算
し、最後にデューテイ比２５％のパルスを作成するよう
にすることも可能であり、またそのようなデューテイ比
とする必要がないのであれば、データＤＡＴＡＭを先に
割るような処理をしなくてもよい。
【００５２】さらに、上記の各回路構成はマイクロコン
ピュータを用いて行うようにしてもよく、また上記の回
路はそれぞれの機能を実現する手段として構成されるも
のである。
ピュータを用いて行うようにしてもよく、また上記の回
路はそれぞれの機能を実現する手段として構成されるも
のである。
【図１】本発明の一実施例の全体構成を示すブロック図
である。
である。
【図２】図１中のサンプリング回路４の詳細構成を示す
回路図である。
回路図である。
【図３】図１中の乗算回路６の詳細構成を示す回路図で
ある。
ある。
【図４】図１中の除算・パルス化回路８の詳細構成を示
す回路図である。
す回路図である。
【図５】各部信号波形のタイミングを示すタイミングチ
ャートである。
ャートである。
【図６】乗算回路６の乗算処理を示す説明図である。
【図７】サンプリング回路４の他の実施例を示す回路図
である。
である。
１ 車速検知用のギヤ
２ ＭＲＥ等を用いた検出素子
３ 波形整形回路
４ サンプリング回路
５ 発振回路
６ 乗算回路
７ 乗数設定回路
８ 除算・パルス化回路
９ 除数設定回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭56−29170（ＪＰ，Ａ)
特開 平３−191874（ＪＰ，Ａ)
特開 昭57−57263（ＪＰ，Ａ)
特開 平７−244062（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01P 3/481
G01D 3/00
G01P 3/489
G01R 23/10
Claims (6)
- 【請求項１】 車両の走行により回転する回転軸に設け
られたギヤの回転に比例した周期の車速パルス信号を出
力する車速パルス出力手段と、この車速パルス信号を分
周し、分周した車速パルス信号を出力する分周手段とを
備えた車速検出装置において、 前記分周手段は、 前記車速パルス信号の周期を検出する周期検出手段と、 この検出された周期に所定の乗数を乗算する乗算手段
と、 この乗算結果に対し、所定の除数で除算する除算手段と
を有し、 この除算結果の周期を有するパルス信号を前記分周した
車速パルス信号として出力するようにしたことを特徴と
する車速検出装置。 - 【請求項２】 車両の走行により回転する回転軸に設け
られたギヤの回転に比例した周期の車速パルス信号を出
力する車速パルス出力手段と、この車速パルス信号を分
周し、分周した車速パルス信号を出力する分周手段とを
備えた車速検出装置において、 前記分周手段は、 一定周波数のクロック信号を出力するクロック信号発生
手段と、 前記車速パルス信号の周期をその間に発生する前記クロ
ック信号のクロック数として検出する周期検出手段と、 分周比が設定された分周比設定手段と、 前記検出されたクロック数に前記設定された分周比およ
び前記クロック信号の周期を掛け合わせて得られた周期
のパルス信号を作成するパルス信号作成手段とを有し、 この作成したパルス信号を前記分周した車速パルス信号
として出力するようにしたことを特徴とする車速検出装
置。 - 【請求項３】 車両の走行により回転する回転軸に設け
られたギヤの回転に比例した周期の車速パルス信号を出
力する車速パルス出力手段と、この車速パルス信号を分
周し、分周した車速パルス信号を出力する分周手段とを
備えた車速検出装置において、 前記分周手段は、 一定周波数のクロック信号を出力するクロック信号発生
手段と、 前記車速パルス信号の周期をその間に発生する前記クロ
ック信号のクロック数として検出する周期検出手段と、 所定の乗数データが設定された乗数設定手段と、 所定の除数データが設定された除数設定手段と、 前記検出されたクロック数に前記乗数データによる乗算
を行う乗算手段と、 前記乗算手段による乗算の結果に対し前記除数データで
割りかつ前記クロック信号の周期を掛け合わせて得られ
た周期のパルス信号を作成し、この作成したパルス信号
を前記分周した車速パルス信号として出力する除算・パ
ルス化手段とを有することを特徴とする車速検出装置。 - 【請求項４】 前記除算・パルス化手段は、前記乗算の
結果に対し所定の値で割った値をラッチするラッチ手段
と、このラッチされた値から前記クロック信号の発生タ
イミングにて前記除数データを繰り返し減算することに
より前記ラッチされた値に対し前記除数データで割りか
つ前記クロック信号の周期を掛け合わせて得られた周期
のパルス信号を作成する手段と、この手段にて作成され
たパルス信号を前記所定の値に分周して、所定のデュー
ティ比の前記分周した車速パルス信号を出力する出力手
段とを有することを特徴とする請求項３に記載の車速検
出装置。 - 【請求項５】 前記除算・パルス化手段は、前記乗算の
結果に対し所定の値で割った値をラッチするラッチ手段
と、このラッチされた値に対し前記除数データによる除
算を行う手段と、この除算により得られた数がプリセッ
トされ、このプリセットされた数だけ前記クロック信号
によりダウンカウントすることにより前記ラッチされた
値に対し前記除数データで割りかつ前記クロック信号の
周期を掛け合わせて得られた周期のパルス信号を作成す
る手段と、この手段にて作成されたパルス信号を前記所
定の値に分周して、所定のデューティ比の前記分周した
車速パルス信号を出力する出力手段とを有することを特
徴とする請求項３に記載の車速検出装置。 - 【請求項６】 前記除算・パルス化手段は、前記乗算の
結果に対し所定の値 で割った値をラッチするラッチ手段
と、このラッチされた値に対し前記除数データによる除
算を行う手段と、前記クロック信号をアップカウント
し、そのカウント値と前記除算により得られた数とが一
致したことにより前記ラッチされた値に対し前記除数デ
ータで割りかつ前記クロック信号の周期を掛け合わせて
得られた周期のパルス信号を作成する手段と、この手段
にて作成されたパルス信号を前記所定の値に分周して、
所定のデューティ比の前記分周した車速パルス信号を出
力する出力手段とを有することを特徴とする請求項３に
記載の車速検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693094A JP3458457B2 (ja) | 1994-06-20 | 1994-06-20 | 車速検出装置 |
| US08/491,733 US5644288A (en) | 1994-06-20 | 1995-06-19 | Vehicle speed detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693094A JP3458457B2 (ja) | 1994-06-20 | 1994-06-20 | 車速検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH085646A JPH085646A (ja) | 1996-01-12 |
| JP3458457B2 true JP3458457B2 (ja) | 2003-10-20 |
Family
ID=15186887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13693094A Expired - Lifetime JP3458457B2 (ja) | 1994-06-20 | 1994-06-20 | 車速検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5644288A (ja) |
| JP (1) | JP3458457B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108287070A (zh) * | 2017-12-27 | 2018-07-17 | 华中科技大学 | 一种用于旋转机械的转速与键相一体化检测*** |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219624B1 (en) * | 1998-08-03 | 2001-04-17 | Visteon Global Technologies, Inc. | Synchronous timer vehicle speed measurement |
| KR100456964B1 (ko) * | 2001-10-19 | 2004-11-10 | 기아자동차주식회사 | 차속신호 변환방법 |
| WO2007097132A1 (ja) * | 2006-02-20 | 2007-08-30 | Pioneer Corporation | 移動状況算出装置、その方法、そのプログラム及びその記録媒体 |
| WO2008129794A1 (ja) * | 2007-03-29 | 2008-10-30 | Ntn Corporation | 回転検出装置および回転検出装置付き軸受 |
| US7719411B2 (en) * | 2007-06-12 | 2010-05-18 | Robert Bosch Gmbh | Method and system of transmitting a plurality of movement parameters of a vehicle via a two-wire interface |
| KR100974595B1 (ko) * | 2007-11-13 | 2010-08-06 | 현대자동차주식회사 | 차속 신호 생성장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109361A (en) * | 1978-02-15 | 1979-08-27 | Yokogawa Hokushin Electric Corp | Variable-ratio-frequency multiplier circuit |
| JPS59193361A (ja) * | 1983-04-18 | 1984-11-01 | Mitsubishi Electric Corp | 車輪回転速度計測装置 |
| JPS6020703A (ja) * | 1983-07-13 | 1985-02-02 | Toyo Electric Mfg Co Ltd | 電気車制御装置 |
| US4922197A (en) * | 1988-08-01 | 1990-05-01 | Eaton Corporation | High resolution proximity detector employing magnetoresistive sensor disposed within a pressure resistant enclosure |
| JPH04198756A (ja) * | 1990-11-28 | 1992-07-20 | Toyoda Gosei Co Ltd | 車速検出装置 |
| JP3052013B2 (ja) * | 1991-10-16 | 2000-06-12 | 本田技研工業株式会社 | ハイドロプレーニング検出装置 |
-
1994
- 1994-06-20 JP JP13693094A patent/JP3458457B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-19 US US08/491,733 patent/US5644288A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108287070A (zh) * | 2017-12-27 | 2018-07-17 | 华中科技大学 | 一种用于旋转机械的转速与键相一体化检测*** |
Also Published As
| Publication number | Publication date |
|---|---|
| US5644288A (en) | 1997-07-01 |
| JPH085646A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051434A (en) | Digital frequency measuring circuitry | |
| US3909714A (en) | Frequency measuring circuit | |
| JP3458457B2 (ja) | 車速検出装置 | |
| JP2793524B2 (ja) | 時間測定システムおよびその測定方法 | |
| JP3123931B2 (ja) | 時間測定システム及びその時間測定方法 | |
| JP3173174B2 (ja) | 速度検出装置 | |
| JP3203909B2 (ja) | Ａ／ｄ変換装置 | |
| JP3346017B2 (ja) | 物理量検出装置 | |
| JP3278525B2 (ja) | 周波数データ変換装置およびメータ装置 | |
| RU2260830C1 (ru) | Устройство для измерения интервала времени | |
| US5448163A (en) | Meter drive including a timer for generating update cycles at a frequency larger than the input clock pulses and digital filtering | |
| JP3473165B2 (ja) | 周波数ー電圧変換装置 | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JP3248143B2 (ja) | デジタルａｃサーボ装置 | |
| JP2771910B2 (ja) | 計測回路 | |
| JPH06104740A (ja) | 入力信号のエッジ時刻測定回路及びディジタルｐｌｌ装置 | |
| JP3194533B2 (ja) | 指示計器の計測回路 | |
| JP2908080B2 (ja) | 可変分周回路 | |
| JP3143267B2 (ja) | 回転検出パルスの入力制御回路 | |
| JP2710853B2 (ja) | パルスジェネレータ | |
| JPH0333013Y2 (ja) | ||
| JP3514532B2 (ja) | クロック信号生成装置 | |
| JP3341544B2 (ja) | 信号周期計測装置 | |
| JPH06273431A (ja) | 速度検出用回路 | |
| JPH0690582A (ja) | モータ速度判定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |