JP3457870B2 - タイムドメインフィルター - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一定時間以下の間
隔をもって入力される不要信号を除去するタイムドメイ
ンフィルターに関する。

【０００２】

【従来の技術】タイムドメインフィルターは、入力信号
の変化に対して一定時間の後にその入力信号を後段に出
力するとともに、この一定時間内に入力された不要な信
号を阻止する機能を有するものであり、例えば、フロッ
ピーディスク駆動装置におけるデータ読み出し処理等に
おいて用いられている。この種のタイムドメインフィル
ターについて図６及び図７を用いて説明する。

【０００３】タイムドメインフィルターの構成を示す図
６において、タイムドメインフィルター１の入力端子Ｐ
は論理回路２に接続され、その論理回路２の出力はＰチ
ャネルのＦＥＴ３のゲートに接続されている。この論理
回路２は、入力信号ＤＩＮと後述する出力信号ＤＯＵＴ
１、ＤＯＵＴ２とからＦＥＴ３の制御信号を生成するよ
うになっている。

【０００４】一定時間をつくるために電荷が充放電され
るコンデンサ４は、一端が電圧Ｖccを有する電源線５に
接続され、他端がコンデンサ４を充電するための定電流
源６を介してグランド端子に接続されている。このコン
デンサ４には放電路を形成するための前記ＦＥＴ３が並
列に接続されている。また、比較器７の反転入力端子
は、このコンデンサ４と定電流源６との共通接続点（以
下、Ａ点と称す）に接続され、非反転入力端子は一定の
基準電圧Ｖa を有する直流電源８を介して電源線５に接
続されている。

【０００５】Ｄタイプのフリップフロップ９は、クロッ
ク入力端子ＣＫが比較器７の出力に接続され、データ入
力端子Ｄがタイムドメインフィルター１の入力端子Ｐに
接続されている。そして、フリップフロッップ９に取り
込まれた入力信号ＤＩＮは、出力端子Ｑから出力信号Ｄ
ＯＵＴ１として出力され、出力端子／Ｑからその反転信
号である出力信号ＤＯＵＴ２として出力される。

【０００６】さて、上記構成を有する従来のタイムドメ
インフィルター１の動作について、各部のタイミングチ
ャートを示す図７を参照して説明する。初期状態におい
て、入力信号ＤＩＮがＨレベル、出力信号ＤＯＵＴ１が
Ｈレベル、図示しない出力信号ＤＯＵＴ２がＬレベルで
ある場合、ＦＥＴ３のゲートは論理回路２によってＬレ
ベルになりＦＥＴ３はオンした状態にある。これによ
り、コンデンサ４の電荷は略全て放電されて、Ａ点の電
圧は略電源電圧Ｖccに等しくなり、比較器７の出力はＬ
レベルとなっている。なお、比較器７は、非反転入力端
子電圧が反転入力端子電圧よりも低いときに出力がＬレ
ベルになり、非反転入力端子電圧が反転入力端子電圧よ
りも高いときに出力がＨレベルになるように動作する。

【０００７】この状態において、時刻ｔ１に入力信号Ｄ
ＩＮがＨレベルからＬレベルに変化すると、論理回路２
によってＦＥＴ３のゲートがＨレベルとなりＦＥＴ３が
オフするので、コンデンサ４は定電流源６によって充電
が開始され、Ａ点の電圧が直線的に低下し始める。そし
て、Ａ点の電圧が基準電圧Ｖa だけ低下した時刻ｔ２に
おいて、比較器７の反転入力端子電圧が非反転入力端子
電圧よりも低くなると、比較器７の出力がＬレベルから
Ｈレベルへと変化する。この比較器７の出力である取り
込み信号の立上りエッジによって、そのときの入力信号
（Ｌレベル）がフリップフロップ９に取り込まれ、出力
信号ＤＯＵＴ１がＨレベルからＬレベルへ変化し、出力
信号ＤＯＵＴ２がＬレベルからＨレベルへ変化する。つ
まり、タイムドメインフィルター１は、入力信号ＤＩＮ
のレベルが時刻ｔ１で変化した後、コンデンサ４の静電
容量、定電流源６の電流値、及び基準電圧Ｖa で決まる
一定時間Ｔが経過した後、時刻ｔ２に出力信号ＤＯＵＴ
１、ＤＯＵＴ２が変化するように動作する。

【０００８】このようにして出力が変化した後は、論理
回路２の出力であるＦＥＴ３のゲート電圧が再びＨレベ
ルからＬレベルへと反転するので、ＦＥＴ３の動作時間
等の若干の遅れ時間の後、ＦＥＴ３がオンしてコンデン
サ４に充電された電荷を放電し始める。これにより、電
源電圧Ｖccに対し基準電圧Ｖa だけ低下したＡ点の電圧
は急峻な傾きをもって増加し、やがて電源電圧Ｖccに略
等しくなった時刻ｔ３において初期状態に戻る。

【０００９】上記動作によれば、入力信号ＤＩＮのレベ
ル変化（エッジ）発生間隔が時間Ｔ以下となり、コンデ
ンサ４への充電期間中、すなわち時刻ｔ１から時刻ｔ２
までの間に入力信号ＤＩＮの次のエッジが発生するよう
な場合には、コンデンサ４の充電は中止され、その時点
からコンデンサ４の放電が開始されるので、出力信号Ｄ
ＯＵＴ１、ＤＯＵＴ２が出力されることなく初期状態に
戻る。つまり、一定時間Ｔ内における入力信号ＤＩＮの
変化は受け付けられず、タイムドメインフィルターとし
て正常に機能する。

【００１０】

【発明が解決しようとする課題】ところが、入力信号Ｄ
ＩＮにノイズ等が混入することにより、入力信号ＤＩＮ
の１つのエッジから次のエッジが発生する時間間隔が上
記一定時間Ｔと略等しくなると、コンデンサ４の放電期
間中、すなわち時刻ｔ２（正確には時刻ｔ２１）から時
刻ｔ３までの間に入力信号ＤＩＮのレベルが変化する場
合が発生する。この場合、例えば時刻ｔ２２において入
力信号ＤＩＮが図に一点鎖線で示すようにＬレベルから
Ｈレベルに変化したとすると、コンデンサ４の放電が完
全になされておらず、従ってＡ点の電圧が電源電圧Ｖcc
と（Ｖcc−Ｖa ）との間にある状態から再びコンデンサ
４への充電が開始されてしまう。その結果、Ａ点の電圧
は、正常動作時の一定時間Ｔよりも短い時間Ｔ’で（Ｖ
cc−Ｖa ）の電圧レベルよりも低くなり、時刻ｔ３１に
おいて出力信号ＤＯＵＴ１が一点鎖線で示すように出力
される。つまり、コンデンサ４の放電期間中にタイムド
メインフィルター１に（本来阻止すべき）信号が入力さ
れると、その信号を受け付けてしまうとともに、一定時
間Ｔよりも短い時間で出力信号ＤＯＵＴ１、ＤＯＵＴ２
が出力されてしまうという不具合が発生する。

【００１１】本発明は、上記事情に鑑みてなされたもの
であり、その目的は、入力信号が一定時間よりも短い間
隔で入力されたとき、これを確実に阻止することができ
るタイムドメインフィルターを提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明のタイムドメインフィルターは、コンデンサ
を有しこのコンデンサを初期状態からの充電時定数若し
くは放電時定数によって第１の時間帯信号を生成する遅
延手段と、入力データの切替わりに応答して予め定めら
れた第２の時間帯信号を生成するマスク時間生成手段
と、この第２の時間帯内に前記遅延手段のコンデンサを
初期状態に復帰させる復帰手段と、この復帰手段により
前記コンデンサが実質的に初期状態に復帰した後に前記
遅延手段に遅延動作を開始させるスタート手段と、第１
及び第２の時間帯の間、入力データが後段に伝送される
ことを阻止する阻止手段とからなる（請求項１）。

【００１３】斯様に構成すれば、マスク時間生成手段に
よって生成される第２の時間帯信号が有効となっている
間に、復帰手段によって遅延手段のコンデンサを初期状
態に復帰させ、そのコンデンサが実質的に初期状態に復
帰した後に遅延動作を開始させることができるので、コ
ンデンサの電荷状態が復帰している途中で遅延動作が開
始されることがない。従って、常に、一定時間以上の間
隔で到来する入力信号のみを出力信号として得ることが
できる。

【００１４】この場合、マスク時間生成手段は、入力デ
ータとその入力データを遅延させたデータとに基づいて
第２の時間帯信号を生成するように構成すると良い（請
求項２）。斯様に構成すれば、入力データとその入力デ
ータを遅延させたデータとの論理が異なる期間に対応し
た第２の時間帯信号を簡単な論理回路によって生成する
ことができる。

【００１５】また、マスク時間生成手段は、コンデンサ
を有しこのコンデンサを初期状態からの充電時定数若し
くは放電時定数によって第２の時間帯信号を生成するの
が好ましい（請求項３）。斯様に構成すれば、コンデン
サと抵抗、又はコンデンサと定電流源等の組み合わせに
よる充電時定数若しくは放電時定数に応じた第２の時間
帯信号を高精度且つ容易に生成することができる。

【００１６】

【発明の実施の形態】以下、本発明の第１実施例につい
て、図１及び図２を参照して説明する。図１は、タイム
ドメインフィルター１１の構成を示している。この図１
において、入力端子Ｐは、第２の時間帯信号を生成する
マスク時間生成手段としてのマスク時間生成回路１２に
接続されている。このマスク時間生成回路１２におい
て、入力端子ＰはＥｘＮＯＲ（排他的論理和）回路１３
の一方の入力端子に接続されるとともに、ＩＮＶ（イン
バータ）回路１４とＩＮＶ回路１５の直列回路を介して
ＥｘＮＯＲ回路１３の他方の入力端子に接続されてい
る。このＩＮＶ回路１４とＩＮＶ回路１５の共通接続点
とグランド端子との間には、入力信号を遅延させるため
のコンデンサ１６が挿入されている。そして、マスク時
間生成回路１２の出力であるＥｘＮＯＲ回路１３の出力
端子は、ＦＥＴ１７のゲートに接続されている。

【００１７】復帰手段及びスタート手段として機能する
スイッチ回路としてのＰチャネルのＦＥＴ１７は、遅延
回路１８を構成するコンデンサ１９と並列にドレイン及
びソースが接続され、コンデンサ１９の電荷の放電路を
形成している。

【００１８】その遅延回路１８は、第１の時間帯信号を
生成する遅延手段として動作するもので、次のように構
成されている。すなわち、一定時間を生成するために充
放電されるコンデンサ１９の一端が電源線２１に接続さ
れ、その他端とグランド端子との間にコンデンサ１９を
充電するための定電流源２０が接続されている。このコ
ンデンサ１９と定電流源２０との共通接続点（以下、Ａ
点と称す）は、前記ＦＥＴ１７のドレインに接続される
とともに、比較器２２の反転入力端子に接続されてい
る。比較器２２の非反転入力端子は、基準電圧Ｖa を有
する直流電源２３を図示の向きに介して電源線２１に接
続されている。これにより、比較器２２の非反転入力端
子は電源電圧Ｖccに対して基準電圧Ｖa だけ低い電圧に
保たれている。なお、比較器２２は、非反転入力端子電
圧が反転入力端子電圧よりも低いときに出力がＬレベル
になり、非反転入力端子電圧が反転入力端子電圧よりも
高いときに出力がＨレベルになるように動作する。

【００１９】阻止手段としてのデータラッチ回路である
フリップフロップ２４は、そのクロック入力端子ＣＫが
比較器２２の出力端子に接続され、そのデータ入力端子
Ｄがタイムドメインフィルター１１の入力端子Ｐに接続
されている。そして、クロック入力端子ＣＫに立上りエ
ッジが入力されると、そのときのデータ入力端子Ｄのデ
ータを取り込み、そのデータを出力端子Ｑから出力信号
ＤＯＵＴ１として出力するとともに、その反転データを
出力端子／Ｑから出力信号ＤＯＵＴ２として出力する。

【００２０】次に、上記構成の作用について各部のタイ
ミングチャートを示す図２も参照して説明する。今、初
期状態において、入力データとしての入力信号ＤＩＮが
Ｈレベル、出力信号ＤＯＵＴ１がＨレベル、図示しない
出力信号ＤＯＵＴ２がＬレベルである場合を考える。こ
のとき、マスク時間生成回路１２において、ＩＮＶ回路
１４の出力がＬレベル、ＩＮＶ回路１５の出力がＨレベ
ルであるので、ＥｘＮＯＲ回路１３の入力は共にＨレベ
ルとなり、ＥｘＮＯＲ回路１３の出力、すなわちＦＥＴ
１７のゲートはＨレベルとなっている。従って、Ｐチャ
ネルのＦＥＴ１７はオフした状態にあり、コンデンサ１
９は定電流源２０によって十分に充電された結果、Ａ点
の電圧、すなわち比較器２２の反転入力端子の電圧は電
圧Ｖc まで低下した状態にある。この電圧Ｖc は、定電
流源２０の最小動作電圧により定まる電圧で、比較器２
２の非反転入力端子の電圧である（Ｖcc−Ｖa ）よりも
低い値をもつので、比較器２２の出力はＨレベルになっ
ている。

【００２１】この状態において、時刻ｔ１に入力信号Ｄ
ＩＮがＨレベルからＬレベルに変化すると、マスク時間
生成回路１２におけるＩＮＶ回路１４の出力は、コンデ
ンサ１６が挿入されていることにより立上りが遅れ、Ｉ
ＮＶ回路１５の出力は図に示すように入力信号ＤＩＮの
立下りから一定時間Ｔ２だけ遅れて立ち下がる。この時
間Ｔ２はコンデンサ１６の静電容量やＩＮＶ回路１４の
駆動能力等に依存し、例えば１００［ｎｓｅｃ］程度の
時間となる。その結果、ＥｘＮＯＲ回路１３の出力は、
時刻ｔ１から時刻ｔ３までの一定時間Ｔ２の間、すなわ
ち第２の時間帯の間だけＬレベルとなる。

【００２２】このＬレベルの第２の時間帯信号がＦＥＴ
１７のゲートに印加されると、ＦＥＴ１７がオンしてコ
ンデンサ１９の電荷の放電路を形成し、コンデンサ１９
の放電（電荷の初期状態への復帰動作）が行われる。こ
の放電は、Ａ点の電圧が電源電圧Ｖccに略等しくなるま
で続き、その間、Ａ点の電圧は電圧Ｖc から急峻な傾き
をもって増加する。また、その途中の時刻ｔ２におい
て、Ａ点の電圧が（Ｖcc−Ｖa ）よりも高くなると比較
器２２の出力はＨレベルからＬレベルへと反転する。

【００２３】さて、コンデンサ１９の電荷が十分に放電
された後の時刻ｔ３において、第２の時間帯が終了し、
スタート手段としてのＦＥＴ１７のゲートがＨレベルに
戻ると、遅延回路１８において、定電流源２０によって
一定の電流でコンデンサ１９の充電（遅延動作）が開始
され、Ａ点の電圧が直線的に低下し始める。そして、時
刻ｔ４において、Ａ点の電圧が電源電圧Ｖccよりも基準
電圧Ｖa だけ低下すると、比較器２２の出力がＬレベル
からＨレベルへと変化する。この時刻ｔ３から時刻ｔ４
に至るまでの時間Ｔ１が、遅延回路１８により生成され
る第１の時間帯に相当し、コンデンサ１９の静電容量を
Ｃ1 、定電流源２０の電流をＩ1 として、（１）式のよ
うに求められる。 Ｔ１＝Ｖa ×Ｃ1 ／Ｉ1 …（１）

【００２４】このとき、比較器２２の出力である取り込
み信号に立上りエッジが発生するので、そのときの入力
信号（Ｌレベル）がフリップフロップ２４に取り込ま
れ、出力信号ＤＯＵＴ１がＨレベルからＬレベルへ変化
し、図示しない出力信号ＤＯＵＴ２がＬレベルからＨレ
ベルへ変化する。その後、Ａ点の電圧が、電圧Ｖc にま
で低下してコンデンサ１９の充電が完了した時点におい
て、タイムドメインフィルター１１の動作状態は再び初
期状態に戻る。

【００２５】従って、タイムドメインフィルター１１の
入力信号ＤＩＮにレベルの切替わり（エッジ）が発生す
ると、それに応答してマスク時間生成回路１２によって
一定時間幅Ｔ２を有する第２の時間帯が生成され、続い
て遅延回路１８によって一定の時間幅Ｔ１を有する第１
の時間帯が生成される。そして、入力信号ＤＩＮの変化
から、これら各時間帯の加算である一定時間Ｔ（＝Ｔ２
＋Ｔ１）が経過した後に入力信号に一致した出力信号Ｄ
ＯＵＴ１、ＤＯＵＴ２が出力されるように動作する。

【００２６】次に、本実施例において、入力信号ＤＩＮ
の周期が一時的に短くなった場合のタイムドメインフィ
ルター１１の動作について、図２における一点鎖線で示
すタイミングチャートを用いて説明する。

【００２７】入力信号ＤＩＮの１つのエッジから次のエ
ッジが発生する時間間隔が短くなり、そのエッジ間隔が
上記一定時間Ｔ（例えば１．５［μｓｅｃ］程度）より
も短くなると、コンデンサ１９の充電期間中（第１の時
間帯の途中）、すなわち時刻ｔ３から時刻ｔ４の間にお
いて入力信号ＤＩＮが図に一点鎖線で示すように変化す
る（時刻ｔ３１）。この場合、入力信号ＤＩＮの変化と
同時にマスク時間生成回路１２によって一定の時間幅Ｔ
２が生成され、同時にコンデンサ１９の放電（電荷の初
期状態への復帰動作）が開始される。この放電は時間Ｔ
２以内に確実に完了し、Ａ点の電圧は電源電圧Ｖccに略
等しくなる。その後（Ｔ２経過後）は、上述した通り、
遅延回路１８によってコンデンサ１９の充電が開始され
（時刻ｔ３２）、第１の時間帯である時間Ｔ１が経過す
る時刻ｔ４１においてフリップフロップ２４に入力信号
ＤＩＮが取り込まれる。このとき、入力信号ＤＩＮは初
期状態と同じＨレベルに戻っているので、出力信号ＤＯ
ＵＴ１、ＤＯＵＴ２が変化することはない。このよう
に、入力信号ＤＩＮの変化がコンデンサ１９の充電期間
中に発生した場合、入力信号ＤＩＮの変化は受け付けら
れず、出力信号ＤＯＵＴ１、ＤＯＵＴ２が出力されるこ
とはない。

【００２８】以上述べたように、本実施例によれば、タ
イムドメインフィルター１１の入力信号ＤＩＮのレベル
変化に応答して、マスク時間生成回路１２によって一定
の時間幅Ｔ２を有する第２の時間帯信号を生成し、その
間、復帰手段としてのＦＥＴ１７のゲートをその信号で
マスクするとともに、コンデンサ１９を放電させて確実
に初期状態（電荷のない状態）に戻すように構成する。
従って、その後遅延回路１８によるコンデンサ１９の充
電時間に基づいて生成される一定の時間幅Ｔ１を有する
第１の時間帯と併せて、一定時間Ｔだけ遅延された出力
信号を得ることができる。また、本実施例では、入力信
号ＤＩＮのエッジ間隔が短い誤信号を入力した場合であ
っても、その誤信号の発生確率が低い入力信号ＤＩＮの
レベル変化の直後に、第２の時間帯を生成するように構
成しているので、コンデンサ１９の初期状態への復帰動
作中にその誤信号を正規の入力信号として取り込んでし
まうことを防止できる。

【００２９】次に、本発明の第２実施例について、図３
及び図４を参照して説明する。なお、図３において図１
と同一構成部分には同一符号を付して説明を省略し、以
下異なる構成をもつ部分についてのみ説明する。図３
は、タイムドメインフィルター１１の構成を示してお
り、図１に示すタイムドメインフィルター１１のマスク
時間生成回路１２をマスク時間生成回路２５で置き換え
た構成を有する。このマスク時間生成回路２５は次のよ
うに構成されている。

【００３０】タイムドメインフィルター１１の入力端子
Ｐは、ＥｘＯＲ回路２６の一方の入力端子に接続される
とともに、ＩＮＶ回路２７とＩＮＶ回路２８の直列回路
を介してＥｘＯＲ回路２６の他方の入力端子に接続され
ている。このＩＮＶ回路２７とＩＮＶ回路２８の共通接
続点とグランド端子との間には、入力信号を遅延させる
ためのコンデンサ２９が挿入されている。

【００３１】Ｄタイプのフリップフロップ３０のクロッ
ク入力端子ＣＫは、上記のＥｘＯＲ回路２６の出力端子
に接続され、データ入力端子Ｄは電源線２１に接続され
ている。また、出力端子ＱはＰチャネルのＦＥＴ３１の
ゲートに接続され、出力端子／ＱはＦＥＴ１７のゲート
に接続されている。

【００３２】電源線２１とグランド端子との間には、充
電回路を形成するコンデンサ３２と抵抗３３とが直列に
接続されており、前記ＦＥＴ３１のソースは電源線２１
に接続され、ドレインはこれらコンデンサ３２と抵抗３
３との共通接続点（以下、Ｂ点と称す）に接続されてい
る。これにより、ＦＥＴ３１はコンデンサ３２と並列に
接続されてコンデンサ３２の電荷の放電路を形成する。

【００３３】比較器３４の非反転入力端子は上記Ｂ点に
接続され、反転入力端子は基準電圧Ｖb を有する直流電
源３５を図示の向きに介して電源線２１に接続されてい
る。これにより、比較器３４の反転入力端子は、電源電
圧Ｖccに対し基準電圧Ｖb だけ低い電圧に保たれてい
る。また、比較器３４の出力端子はフリップフロップ３
０のクリア端子ＣＬに接続されている。比較器３４は比
較器２２と同様に、非反転入力端子電圧が反転入力端子
電圧よりも低いときに出力がＬレベルになり、非反転入
力端子電圧が反転入力端子電圧よりも高いときに出力が
Ｈレベルになるように動作する。

【００３４】次に、上記構成の作用について各部のタイ
ミングチャートを示す図４も参照して説明する。なお、
マスク時間生成回路２５の動作を除いては、図２に示し
た第１実施例の動作と同様であるので、以下このマスク
時間生成回路２５の動作について詳述する。

【００３５】今、初期状態において、入力信号ＤＩＮが
Ｈレベルにあるとき、ＩＮＶ２７の出力がＬレベル、Ｉ
ＮＶ回路２８の出力がＨレベルであるので、ＥｘＯＲ回
路２６の入力は共にＨレベルとなり、ＥｘＯＲ回路２６
の出力、すなわちフリップフロップ３０のクロック入力
端子ＣＫはＬレベルとなっている。また、フリップフロ
ップ３０の出力端子ＱすなわちＦＥＴ３１のゲートはＬ
レベル、出力端子／ＱすなわちＦＥＴ１７のゲートはＨ
レベルにある。ＦＥＴ３１はゲートがＬレベルのためオ
ンした状態にあり、コンデンサ３２の電荷が十分に放電
されてＢ点の電圧が略電源電圧Ｖccに等しくなってい
る。これにより、比較器３４の出力はＨレベルとなり、
フリップフロップ３０のクリア入力は無効状態となって
いる。

【００３６】この状態において、時刻ｔ１に、入力信号
ＤＩＮがＨレベルからＬレベルに変化すると、ＩＮＶ回
路２７の出力は、コンデンサ２９が挿入されていること
により立上りが遅れ、ＩＮＶ回路２８の出力は入力信号
ＤＩＮの立下りから一定時間Ｔｄだけ遅れて立ち下が
る。この時間Ｔｄはコンデンサ２９の静電容量やＩＮＶ
回路２７の駆動能力等に依存し、例えば１０［ｎｓｅ
ｃ］程度の極短い時間である。その結果、ＥｘＯＲ回路
２６の出力には、時刻ｔ１から一定時間Ｔｄの間だけＨ
レベルとなるパルスが生成される。

【００３７】このＥｘＯＲ回路２６から出力されるパル
スの立上りエッジによって、フリップフロップ３０はデ
ータ入力端子ＤからＨレベルを取り込み、ＦＥＴ３１の
ゲートはＬレベルからＨレベルに変化し、ＦＥＴ１７の
ゲートはＨレベルからＬレベルに変化する。これによ
り、ＦＥＴ３１はオフするので、電源線２１からコンデ
ンサ３２、抵抗３３を介してグランド端子に至る充電回
路によって、コンデンサ３２の充電が開始される。充電
中のＢ点電圧は、初期状態の電圧である電源電圧Ｖccか
ら、コンデンサ３２の静電容量と抵抗３３の抵抗値で決
まる時定数に従って減少する。

【００３８】やがて、時刻ｔ１から時間Ｔ２が経過した
時刻ｔ３において、Ｂ点の電圧が電源電圧Ｖccに対して
基準電圧Ｖb だけ小さくなると、比較器３４の出力がＨ
レベルからＬレベルへと反転し、フリップフロップ３０
をクリアする。その結果、ＦＥＴ３１のゲートがＬレベ
ル、ＦＥＴ１７のゲートがＨレベルになり、再びＦＥＴ
３１がオンするので、コンデンサ３２に充電された電荷
はＦＥＴ３１を通して急速に放電される。マスク時間生
成回路２５の動作は、この放電が完了した時点において
初期状態に戻る。

【００３９】つまり、本マスク時間生成回路２５を用い
れば、マスク時間生成回路１２と同様に、入力信号ＤＩ
Ｎのレベルの切替わりの発生と同時に一定時間幅Ｔ２を
有する第２の時間帯信号が生成されて、ＦＥＴ１７のゲ
ートをマスクする。そして、タイムドメインフィルター
１１においては、この第２の時間帯におけるコンデンサ
１９の放電動作、及び第１の時間帯を生成するためのコ
ンデンサ１９の充電動作は、前述した第１実施例と同様
となる。その結果、入力信号ＤＩＮのレベルの切替わり
から、一定時間Ｔ、すなわち時間幅Ｔ２を有する第２の
時間帯、及び時間幅Ｔ１を有する第１の時間帯を経過し
た後に、入力信号ＤＩＮに対応した出力信号ＤＯＵＴ
１、ＤＯＵＴ２が出力される。

【００４０】次に、入力信号ＤＩＮの１つのエッジから
次のエッジが発生する時間間隔が狭まり、そのエッジ間
隔が上記一定時間Ｔよりも短くなった場合を考える。こ
の場合、入力信号ＤＩＮの変化がコンデンサ１９の充電
期間中（遅延動作中）、つまり時刻ｔ３から時刻ｔ４の
間に発生したときの動作については第１実施例と同様と
なる。そこで、さらにエッジ間隔が狭まり、入力信号Ｄ
ＩＮの変化がマスク期間（第２の時間帯）中つまりコン
デンサ１９の初期状態への復帰動作中である時刻ｔ１か
ら時刻ｔ３の間に発生したときの動作を考える。

【００４１】このとき、マスク時間生成回路２５では、
入力信号ＤＩＮの変化によりＴｄの幅を有する幅狭のパ
ルスが生成され、データ取り込み信号としてフリップフ
ロップ３０に与えられる。しかし、フリップフロップ３
０のデータ入力端子Ｄは電源電圧Ｖccに接続されている
ので、既に時刻ｔ１において設定されたフリップフロッ
プ３０の出力状態は変化せず、ＦＥＴ３１のゲートはＨ
レベルに、ＦＥＴ１７のゲートはＬレベルに夫々保持さ
れる。すなわち、フリップフロップ３０は、入力信号Ｄ
ＩＮの変化から一定時間Ｔ２が経過して比較器３４から
のクリア信号が入力されるまで、次の入力信号ＤＩＮの
変化を受け付けないように作用する。

【００４２】従って、本タイムドメインフィルター１１
によれば、入力信号ＤＩＮの変化が時間Ｔ２以内に続け
て発生した場合であっても、ＦＥＴ１７のゲートをマス
クする第２の時間帯信号の時間幅は常に一定値Ｔ２とな
るので、この間に遅延回路１８のコンデンサ１９を完全
に放電させることができる。その結果、コンデンサ１９
の放電途中から、第１の時間帯信号を生成するためのコ
ンデンサ１９の充電動作が開始されるという不具合の発
生がなくなる。

【００４３】以上述べたように、本実施例によれば、コ
ンデンサ３２と抵抗３３からなる充電回路と比較器３４
とによって一定時間Ｔ２を生成し、フリップフロップ３
０によってこの一定時間Ｔ２内における入力信号ＤＩＮ
の変化を受け付けない構成のマスク時間生成回路２５を
用いる。従って、第１実施例と同様の効果が得られる
他、コンデンサ１９の放電動作中（第２の時間帯）に入
力された誤信号も確実に阻止することができる。

【００４４】次に、本発明の第３実施例について、図５
を参照して説明する。なお、図５において図３と同一構
成部分には同一符号を付して説明を省略し、以下異なる
構成をもつ部分についてのみ説明する。図５は、タイム
ドメインフィルター１１の構成を示しており、図３に示
すタイムドメインフィルター１１のマスク時間生成回路
２５をマスク時間生成回路３６で置き替えた構成を有す
る。このマスク時間生成回路３６は、マスク時間生成回
路２５に対して充電回路を異にし、Ｂ点とグランド端子
との間に抵抗３３に替えて定電流源３７を接続してあ
る。

【００４５】上記構成によれば、マスク時間生成回路３
６において、ＦＥＴ３１がオフして第２の時間帯信号が
生成されている間、定電流源３７がコンデンサ３２を充
電する。このとき、Ｂ点の電圧は電源電圧Ｖccから基準
電圧Ｖb だけ低下する間直線的に低下し、その充電動作
に要する時間、すなわち第２の時間帯は、コンデンサ３
２の静電容量をＣ2 、定電流源３７の電流をＩ2 とし
て、（２）式のよう計算することができる。 Ｔ２＝Ｖb ×Ｃ2 ／Ｉ2 …（２） タイムドメインフィルター１１のその他の動作について
は、図４を用いて説明した第２実施例と同様である。

【００４６】従って、本実施例によれば、前述した第２
実施例と同様の効果が得られる他、マスク時間生成回路
３６の充電回路に定電流源３７を用いたので、電源電圧
Ｖccの変動の影響を受けず、より精度の高いマスク信号
（第２の時間帯信号）を生成することができる。

【００４７】なお、上述した各実施例において、遅延回
路１８は、コンデンサ１９を放電させることにより第１
の時間帯信号をつくるように構成しても良い。この場
合、放電前に復帰手段によってコンデンサ１９を一定電
圧まで急速に充電させるように構成する。

【００４８】

【発明の効果】本発明のタイムドメインフィルターは、
コンデンサを初期状態から充電又は放電させることによ
り第１の時間帯信号を生成する遅延手段を設け、入力デ
ータの切替わりに応答してマスク時間生成手段により一
定時間幅の第２の時間帯信号をつくるとともに、この信
号により、前記コンデンサを初期状態に復帰させる復帰
手段の制御入力をマスクするように構成したので、コン
デンサを確実に初期状態に復帰させることができ、常に
初期状態から充電又は放電が行われて一定時間幅の第１
の時間帯信号が得られる。従って、入力データの切替わ
りから一定時間の第１及び第２の時間帯を経て出力信号
を得ることができるとともに、入力データの切替わり間
隔が上記一定時間よりも短くなった場合には、確実にそ
の信号を阻止することができる。また、マスク時間生成
手段は簡単且つ精度良く構成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すタイムドメインフィ
ルターの電気回路図

【図２】各部のタイミングチャートを示す図

【図３】本発明の第２実施例を示す図１相当図

【図４】図２相当図

【図５】本発明の第３実施例を示す図１相当図

【図６】従来例を示す図１相当図

【図７】図２相当図

【符号の説明】 １、１１はタイムドメインフィルター、１２、２５、３
６はマスク時間生成回路（マスク時間生成手段）、１７
はＦＥＴ（復帰手段、スタート手段）、１８は遅延回路
（遅延手段）、２４はフリップフロップ（阻止手段）で
ある。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 直樹 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平６−119608（ＪＰ，Ａ) 特開 平１−246915（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 5/1252 G11B 5/09

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 コンデンサを有しこのコンデンサを初期
   状態からの充電時定数若しくは放電時定数によって第１
   の時間帯信号を生成する遅延手段と、入力データの切替
   わりに応答して予め定められた第２の時間帯信号を生成
   するマスク時間生成手段と、この第２の時間帯内に前記
   遅延手段のコンデンサを初期状態に復帰させる復帰手段
   と、この復帰手段により前記コンデンサが実質的に初期
   状態に復帰した後に前記遅延手段に遅延動作を開始させ
   るスタート手段と、第１及び第２の時間帯の間、入力デ
   ータが後段に伝送されることを阻止する阻止手段とから
   なるタイムドメインフィルター。
2. 【請求項２】 マスク時間生成手段は、入力データとそ
   の入力データを遅延させたデータとに基づいて第２の時
   間帯信号を生成することを特徴とする請求項１記載のタ
   イムドメインフィルター。
3. 【請求項３】 マスク時間生成手段は、コンデンサを有
   しこのコンデンサを初期状態からの充電時定数若しくは
   放電時定数によって第２の時間帯信号を生成することを
   特徴とする請求項１記載のタイムドメインフィルター。