JP3449796B2 - Method for manufacturing resin-encapsulated semiconductor device - Google Patents
Method for manufacturing resin-encapsulated semiconductor deviceInfo
- Publication number
- JP3449796B2 JP3449796B2 JP21523994A JP21523994A JP3449796B2 JP 3449796 B2 JP3449796 B2 JP 3449796B2 JP 21523994 A JP21523994 A JP 21523994A JP 21523994 A JP21523994 A JP 21523994A JP 3449796 B2 JP3449796 B2 JP 3449796B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor
- semiconductor device
- chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Description
【０００１】[0001]
【産業上の利用分野】この発明は、電子回路が集積、形
成された半導体チップ（以下、ＩＣチップという）をト
ランスファーモールド法により樹脂で封止した樹脂封止
型半導体装置の製造方法に関する。具体的にいえば、こ
の発明は、薄型パッケージやＢＧＡに係り、特に、ＩＣ
カードやメモリカード用パッケージ等に最適な樹脂封止
型半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a resin-sealed semiconductor device in which a semiconductor chip (hereinafter referred to as an IC chip) on which electronic circuits are integrated and formed is sealed with a resin by a transfer molding method. More specifically, the present invention relates to thin packages and BGAs, and more particularly to ICs.
The present invention relates to a method of manufacturing a resin-encapsulated semiconductor device which is most suitable for a card or memory card package.
【０００２】[0002]
【従来の技術】近年、樹脂封止型半導体装置のパッケー
ジは軽薄短小化の傾向にある。その中でも、特に薄型半
導体パッケージは、今後、メモリカードの高容量化のた
めに、需要の増加が見込まれている。このような現在の
パッケージとメモリカードの傾向を図で説明する。2. Description of the Related Art In recent years, packages of resin-sealed semiconductor devices have tended to be lighter, thinner, shorter and smaller. Among them, in particular, thin semiconductor packages are expected to increase in demand in the future in order to increase the capacity of memory cards. The current trends of packages and memory cards will be described with reference to the drawings.
【０００３】図１７は、薄型半導体パッケージの厚さ
と、ＪＥＩＤＡの規格のＩＣメモリカードの厚さとの関
係を示す図である。FIG. 17 is a diagram showing the relationship between the thickness of a thin semiconductor package and the thickness of a JEIDA standard IC memory card.
【０００４】この図１７に示すように、現在のＩＣメモ
リカードの厚さは、ＪＥＩＤＡの規格によリ、３．３ｍ
ｍとなっている。その一方で、現在の薄型半導体パッケ
ージは、１．０ｍｍ厚のものが主流であり、上述の厚さ
３．３ｍｍのメモリカードの場合には、両面実装をする
ことが可能である（図１７の左上の欄）。As shown in FIG. 17, the thickness of the current IC memory card is 3.3 m according to the JEIDA standard.
It has become m. On the other hand, the current thin semiconductor packages are mainly 1.0 mm thick, and in the case of the memory card having a thickness of 3.3 mm described above, double-sided mounting is possible (see FIG. 17). (Upper left column).
【０００５】これを現在開発中の厚さ０．５ｍｍの半導
体パッケージに置き換えると、４段実装まで可能とな
り、メモリー容量的にも、厚さ１．０ｍｍのパッケージ
の場合に比較して、２倍に拡大することができる（図１
７の右上の欄）。また、メモリカードの場合には、上述
の高容量化のほかに、カードそれ自体を薄型化する傾向
にある。If this is replaced with a 0.5 mm-thick semiconductor package currently under development, it is possible to mount up to 4 stages, and the memory capacity is double that of a 1.0 mm-thick package. Can be expanded to (Fig. 1
(Upper right column of 7). Further, in the case of a memory card, in addition to the above-mentioned increase in capacity, the card itself tends to be thin.
【０００６】例えば、次の段階のカードの規格として、
ＪＥＩＤＡによって厚さ２．２ｍｍのカードが定められ
ている（図１７の下の欄）。この厚さのメモリカードの
場合、厚さ１．０ｍｍの半導体パッケージは、片面実装
しかできないが（図１７の左下の欄）、厚さ０．５ｍｍ
以下のパッケージになると、２段以上の多段実装が可能
となる（図１７の右下の欄）。For example, as the standard of the next stage card,
A card with a thickness of 2.2 mm is defined by JEIDA (lower column of FIG. 17). In the case of a memory card of this thickness, a semiconductor package with a thickness of 1.0 mm can only be mounted on one side (lower left column in FIG. 17), but with a thickness of 0.5 mm.
With the following packages, it is possible to mount two or more stages (lower right column in FIG. 17).
【０００７】さらに、薄型化メモリカードは、ＩＳＯ規
格の厚さ０．７６ｍｍ（クレジットカードと同じ厚さ）
のスマートカードとして応用することも考えられる。ス
マートカードの側面を、次の図に示す。Furthermore, the thinned memory card has an ISO standard thickness of 0.76 mm (same thickness as a credit card).
It is also possible to apply it as a smart card. The side view of the smart card is shown in the following figure.
【０００８】図１８は、超薄型ＩＣパッケージについ
て、ＩＳＯ規格のスマートカードヘのモジュールの応用
例を示す側面図である。FIG. 18 is a side view showing an example of application of a module to an ISO standard smart card for an ultra-thin IC package.
【０００９】この図１８に示すように、スマートカード
の厚さが０．７６ｍｍになると、現在の厚さ１．０ｍｍ
のパッケージでは、もはや搭載不可能となる。そのた
め、厚さ０．５ｍｍ以下の半導体装置（半導体パッケー
ジ）が必要となる。As shown in FIG. 18, when the smart card has a thickness of 0.76 mm, the current thickness is 1.0 mm.
With this package, it can no longer be installed. Therefore, a semiconductor device (semiconductor package) having a thickness of 0.5 mm or less is required.
【００１０】このような要求に応じて、厚さ０．７６ｍ
ｍのスマートカードと同等のサイズのメモリカードに実
装するために、ＣＯＢ（チップ・オン・ボード）方式や
テープキャリア方式なども提案されている。その実装形
態を、次の図１９と図２０で説明する。In accordance with such requirements, a thickness of 0.76 m
A COB (chip on board) system, a tape carrier system, and the like have also been proposed for mounting on a memory card of a size equivalent to the m smart card. The mounting form will be described with reference to FIGS. 19 and 20 below.
【００１１】図１９は、ＣＯＢ方式のＩＣパッケージに
ついて、その実装形態の一例を示す側面図である。図に
おいて、５１は半導体チップ、５２は基板、５３は接着
剤、５４はＡｕ線、５５は電極パッド、５６は基板パッ
ドを示す。FIG. 19 is a side view showing an example of the mounting form of a COB type IC package. In the figure, 51 is a semiconductor chip, 52 is a substrate, 53 is an adhesive, 54 is an Au wire, 55 is an electrode pad, and 56 is a substrate pad.
【００１２】この図１９に示すように、ＣＯＢ方式で
は、半導体チップ５１を直接基板５２の上に搭載し、チ
ップ５１上の電極パッド５５から基板５２のメッキ上な
どにワイヤボンドを行う方法が採用されている。As shown in FIG. 19, the COB method employs a method in which the semiconductor chip 51 is directly mounted on the substrate 52 and wire bonding is performed from the electrode pad 55 on the chip 51 to the plating of the substrate 52. Has been done.
【００１３】図２０は、テープキャリア方式のＩＣパッ
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図１９と同様であり、５７はテー
プ、５８はバンプを示す。FIG. 20 is a side view showing an example of a mounting form of a tape carrier type IC package. Reference numerals in the drawing are the same as those in FIG. 19, and 57 is a tape and 58 is a bump.
【００１４】テープキャリア方式では、この図２０に示
すように、半導体チップ５１の電極パッド５５をテープ
５７にバンプ５８で接続して、基板５２等に実装する方
法が用いられている。しかしながら、これらの図１９や
図２０に示した従来方式でも、次のような問題点があ
る。例えば、図１９のＣＯＢ方式においては、モジュー
ルの不良率が高い。In the tape carrier method, as shown in FIG. 20, a method is used in which the electrode pads 55 of the semiconductor chip 51 are connected to the tapes 57 by the bumps 58 and mounted on the substrate 52 or the like. However, even the conventional methods shown in FIGS. 19 and 20 have the following problems. For example, in the COB method of FIG. 19, the module defective rate is high.
【００１５】また、図２０のテープキャリア方式におい
ては、コストが極めて高価な上、実装の自動化が困難で
ある、という問題点がある。さらに、以上に述べたリー
ドを有する半導体装置を実装する方式や、ＣＯＢ方式、
テープキャリア方式などでは、チップの周囲に配置され
たリードや、基板上のメッキ部分にワイヤボンディング
を行ったり、テープで電極パッドに接続しなければなら
ないので、基本的に電極パッドをチップの周辺部に配置
する必要がある。Further, the tape carrier system of FIG. 20 has the problems that the cost is extremely high and the automation of mounting is difficult. Furthermore, a method of mounting the semiconductor device having the above-mentioned leads, a COB method,
In the tape carrier method, since it is necessary to wire-bond the leads arranged around the chip, the plated part on the substrate, and connect to the electrode pad with tape, the electrode pad is basically connected to the peripheral part of the chip. Need to be placed.
【００１６】そのため、チップ内の配線を無理に引き回
さなければならず、結果的に、半導体デバイスの高集積
化やチップサイズの縮小化への大きな妨げとなってい
る。また、従来から、以上のような問題点を解決するた
めに、ワイヤやテープを有しないフリップチップ方式な
ども実施されている。Therefore, it is necessary to forcibly lay out the wiring in the chip, and as a result, it is a great obstacle to high integration of the semiconductor device and reduction of the chip size. Further, conventionally, in order to solve the above-mentioned problems, a flip chip method or the like having no wire or tape has been implemented.
【００１７】図２１は、フリップチップ方式のＩＣパッ
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図１９および図２０と同様であ
る。FIG. 21 is a side view showing an example of a mounting form of a flip-chip type IC package. Reference numerals in the drawings are the same as those in FIGS. 19 and 20.
【００１８】このフリップチップ方式は、図２１に示す
ように、半導体チップ５１の電極パッド５５上にバンプ
５８を予め形成し、このバンプ５８で直接基板５２に接
着固定する方式である。このような方式を用いれば、実
装面積やチップサイズの縮小化が可能となり、カードの
高容量化を実現することができる。As shown in FIG. 21, the flip-chip method is a method in which bumps 58 are formed in advance on the electrode pads 55 of the semiconductor chip 51 and the bumps 58 are directly bonded and fixed to the substrate 52. If such a method is used, the mounting area and the chip size can be reduced, and the high capacity of the card can be realized.
【００１９】しかしながら、従来のＣＯＢ方式、テープ
キャリア方式あるいはフリップチップ方式などのよう
に、樹脂封止型半導体装置以外の方式では、半導体チッ
プがモールド樹脂で覆われていない構造が多いため、チ
ップ表面が外力によってダメージを受けることも多い。
さらに、これらの方式においては、半導体チップの表面
の保護のためにポッティング樹脂を滴下して封止を行う
場合もあるが、トランスファーモールドによる樹脂封止
の方式と比較して、樹脂の厚さの制御が困難である。However, in a method other than the resin-sealed semiconductor device, such as the conventional COB method, tape carrier method, or flip-chip method, the semiconductor chip is often not covered with the mold resin, so that the chip surface is not covered. Is often damaged by external force.
Further, in these methods, potting resin may be dropped for sealing to protect the surface of the semiconductor chip, but as compared with the method of resin sealing by transfer molding, the thickness of the resin may be reduced. It is difficult to control.
【００２０】その上、封止工程では、ほとんど加圧しな
いで行うため、封止する樹脂そのものがポーラスであ
り、その分だけ水分などを透過しやすく、耐湿性等、半
導体装置の信頼性の面で劣る、などの問題がある。以上
のように、従来の各種方式の半導体装置には、いずれも
一長一短があり、現在求められているチップサイズで、
かつ、パッケージの薄型化とチップの高集積化とが可能
な半導体装置は、存在していない、という問題があっ
た。In addition, since the sealing step is performed with almost no pressure applied, the resin to be sealed itself is porous, so that moisture and the like can easily pass therethrough, and the reliability of the semiconductor device such as moisture resistance can be improved. There is a problem such as being inferior. As described above, each of the conventional semiconductor devices of various methods has advantages and disadvantages, and at the chip size currently required,
In addition, there is a problem that there is no semiconductor device capable of thinning the package and highly integrating the chip.
【００２１】[0021]
【発明が解決しようとする課題】この発明では、従来の
各種方式の半導体装置がもっている多くの不都合を解決
し、チップサイズの半導体パッケージを提供すると共
に、パッケージの薄型化とチップの高集積化とを可能に
した樹脂封止型半導体装置の製造方法を提供することを
目的とする。SUMMARY OF THE INVENTION The present invention solves many inconveniences of conventional semiconductor devices of various types, provides a chip-sized semiconductor package, and makes the package thinner and the chip highly integrated. It is an object of the present invention to provide a method for manufacturing a resin-sealed semiconductor device capable of achieving the above.
【００２２】[0022]
【課題を解決するための手段】この発明は、第１に、表
面上に半導体素子が形成された半導体ウェーハに対し
て、半導体素子の電極上にバンプまたはＡｕボールを形
成して、トランスファーモールド成形により半導体ウェ
ーハの表面および裏面を樹脂で封止することを特徴とす
る樹脂封止型半導体装置の製造方法である。According to the present invention, first, a bump or an Au ball is formed on an electrode of a semiconductor element on a semiconductor wafer having a semiconductor element formed on the surface thereof, and transfer molding is performed. Is a method for manufacturing a resin-sealed semiconductor device, wherein the front and back surfaces of the semiconductor wafer are sealed with a resin.
【００２３】第２に、上記第１の製造方法により得られ
た樹脂封止された半導体ウェーハにおいて、 ダイシング
を施して、半導体素子を半導体チップ単体に分割する製
造方法である。 Second, it is obtained by the first manufacturing method described above.
Dicing of resin-sealed semiconductor wafers
To divide the semiconductor element into individual semiconductor chips.
It is a manufacturing method.
【００２４】第３に、上記第１の製造方法において、樹
脂の表面を研削して、バンプまたはＡｕボールを樹脂の
表面に露出させる製造方法である。 Thirdly, in the first manufacturing method,
Grind the surface of the oil to remove bumps or Au balls from the resin.
This is a manufacturing method in which it is exposed on the surface.
【００２５】第４に、上記第３の製造方法において、露
出されたバンプまたはＡｕボールの上にメッキ層を形成
する製造方法である。 Fourth, in the third manufacturing method, the dew
Form a plating layer on the bump or Au ball
It is a manufacturing method.
【００２６】第５に、上記第１の製造方法において、半
導体ウェーハを金型内に挟持し、バンプまたはＡｕボー
ルを金型の内面に圧接させて、半導体ウェーハを樹脂で
封止する製造方法である。 Fifth, in the first manufacturing method,
The conductor wafer is clamped in the mold and bumps or Au bows are held.
The semiconductor wafer with resin by pressing it against the inner surface of the mold.
It is a manufacturing method of sealing.
【００２７】第６に、上記第１の製造方法において、樹
脂封止された半導体ウェーハの裏面を研削する製造方法
である。 Sixth, in the first manufacturing method,
Manufacturing method for grinding backside of oil-sealed semiconductor wafer
Is.
【００２８】[0028]
【作用】この発明では、電極パッドの上にバンプまたは
金（Ａｕ）ボールを形成した半導体チップの表面および
裏面を、樹脂で封止し、樹脂の表面または裏面からバン
プまたはＡｕボールを露出させれば、外部との電気的接
続が可能になる、という点に着目して、チップサイズの
半導体パッケージを実現すると共に、パッケージの薄型
化、チップの高集積化を可能としている。According to the present invention, the surface of a semiconductor chip having bumps or gold (Au) balls formed on electrode pads and
Seal the back side with resin and bang from the front or back of the resin.
It is possible to realize a chip-sized semiconductor package, and also to make the package thinner and the chip highly integrated, paying attention to the point that the electrical connection with the outside becomes possible if the bump or Au ball is exposed. I am trying.
【００２９】具体的にいえば、この発明の製造方法によ
って得られる樹脂封止型半導体装置では、メモリカード
などの実装基板回路中の半導体素子を改良して、モール
ド樹脂保護における電気特性の保証や品質信頼性等を維
持すると共に、フリップチップ素子等と同等の面実装密
度を達成し、高集積の実装を可能にしている。 Specifically, according to the manufacturing method of the present invention,
In the resin-encapsulated semiconductor device obtained as described above, semiconductor elements in a mounting substrate circuit such as a memory card are improved to maintain the guarantee of electric characteristics and quality reliability in the protection of the mold resin, and the flip-chip element, etc. It achieves the same surface mounting density as the above, and enables highly integrated mounting.
【００３０】[0030]
【実施例１】次に、この発明の樹脂封止型半導体装置の
製造方法について、図面を参照しながら、その実施例を
詳細に説明する。 [Embodiment 1] Next, the resin-encapsulated semiconductor device of the present invention will be described .
About the manufacturing method , referring to the drawings, the embodiment
The details will be described.
【００３１】すでに述べたように、この発明の製造方法
により得られる半導体装置（ＩＣ）は、半導体チップの
電極上にバンプまたはＡｕボールを形成し、電極をモー
ルド樹脂の片側の表面に露出させた超薄型の構成であ
る。この実施例では、半導体装置の両面をモールド樹脂
で封止した場合である。まず、この発明の製造方法によ
り得られる半導体装置について、斜視図でその構成を説
明する。As already mentioned, the manufacturing method of the present invention.
The semiconductor device (IC) obtained by the above has an ultrathin structure in which bumps or Au balls are formed on the electrodes of the semiconductor chip and the electrodes are exposed on the surface of one side of the mold resin. In this embodiment, both sides of the semiconductor device are sealed with mold resin. First, according to the manufacturing method of the present invention,
The structure of the obtained semiconductor device will be described with reference to a perspective view.
【００３２】図１は、この発明の製造方法により得られ
る半導体装置について、一実施例を示す斜視図である。
図において、１はこの発明の半導体装置（ＩＣ）、２は
半導体チップ、３はモールド樹脂で、３ａは表側のモー
ルド樹脂、３ｂは裏側のモールド樹脂、２０は外部電極
（メッキ層）を示す。FIG. 1 is obtained by the manufacturing method of the present invention.
A semiconductor device that is a perspective view showing an embodiment.
In the figure, 1 is a semiconductor device (IC) of the present invention, 2 is a semiconductor chip, 3 is a mold resin, 3a is a front mold resin, 3b is a back mold resin, and 20 is an external electrode (plating layer).
【００３３】この図１に示すように、この発明の製造方
法により得られる半導体装置１は、中央の半導体ウェー
ハ２の両面がモールド樹脂３で覆われており、外部電極
（メッキ層）２０が、その片面の表側のモールド樹脂３
ａから露出されている。このように構成することによ
り、パッケージの薄型化が可能となり、同時にメモリカ
ードなどの高容量化も実現される。As shown in FIG. 1, the manufacturing method of the present invention
The semiconductor device 1 obtained by the law, the center of the semiconductor-way
Both surfaces of the c 2 are covered with the mold resin 3, and the external electrode (plating layer) 20 has the mold resin 3 on the front side of one surface thereof.
It is exposed from a. With such a configuration, the package can be made thin, and at the same time, high capacity of the memory card or the like can be realized.
【００３４】また、リードを有しないチップと同サイズ
の樹脂封止型半導体パッケージが得られるので、実装面
積を小さくすることができる。しかも、回路構成上も極
めて強固であるから、信頼性の高い高密度実装が可能に
なる。次に、図１に示したこの発明の製造方法により得
られる半導体装置１の製造工程を、図２から図１１を用
いて説明する。Further, since the resin-sealed semiconductor package having the same size as the chip having no lead can be obtained, the mounting area can be reduced. Moreover, since the circuit configuration is extremely strong, highly reliable high-density mounting is possible. Next, obtained by the manufacturing method of the present invention shown in FIG.
Is a process of manufacturing the semiconductor device 1 will be described with reference to FIG. 11 from FIG.
【００３５】図２は、この発明の製造方法により得られ
る半導体装置１を得るための半導体ウェーハの一例を示
す斜視図である。図において、１１は半導体ウェーハ、
１２はオリフラを示す。FIG. 2 is obtained by the manufacturing method of the present invention.
Is a perspective view showing an example of a semiconductor wafer to obtain a semiconductor device 1 that. In the figure, 11 is a semiconductor wafer ,
12 indicates an orientation flat.
【００３６】図３は、図２に示した半導体ウェーハ１１
の中に形成されている１素子を示す概略図である。図に
おいて、４は電極パッド、１３はチップ、１４はスクラ
イブラインを示す。FIG. 3 shows the semiconductor wafer 11 shown in FIG.
It is a schematic diagram showing one element formed in. In the figure, 4 is an electrode pad, 13 is a chip, and 14 is a scribe line.
【００３７】この図３に示すように、半導体ウェーハ１
１は複数のチップ１３から構成されている。各チップ１
３は、その後、通常はウェーハ状態で裏面研削を施した
後、ダイシングの工程において個々に分割される。各チ
ップ１３には、それぞれ回路パターンが形成され、ま
た、主としてチップ１３の周囲部に、外部との電気的な
接続を行うための電極パッド４が形成されている。As shown in FIG. 3, the semiconductor wafer 1
1 is composed of a plurality of chips 13. Each chip 1
Thereafter, the wafer 3 is usually ground in the wafer state and then individually divided in the dicing process. A circuit pattern is formed on each chip 13, and electrode pads 4 for making electrical connection to the outside are formed mainly on the periphery of the chip 13.
【００３８】図４は、図２に示した半導体ウェーハ１１
について、電極パッド４が形成されたチップ１３周囲部
の要部断面図である。図における符号は図２および図３
と同様である。FIG. 4 shows the semiconductor wafer 11 shown in FIG.
3 is a cross-sectional view of a main part of a peripheral portion of the chip 13 on which the electrode pad 4 is formed. Reference numerals in the figures are those in FIGS.
Is the same as.
【００３９】図５は、図４に示した半導体ウェーハ１１
において、その電極パッド４の上にバンプを形成した状
態を示す要部断面図である。図における符号は図２およ
び図３と同様であり、１５はバンプを示す。FIG. 5 shows the semiconductor wafer 11 shown in FIG.
9 is a cross-sectional view of relevant parts showing a state in which bumps are formed on the electrode pads 4 in FIG. Reference numerals in the drawings are the same as those in FIGS. 2 and 3, and 15 indicates a bump.
【００４０】図４に示した半導体ウェーハ１１の電極パ
ッド４の上に、従来から行われている方法によって、バ
ンプ１５を形成する。このような処理によって、図５に
示したように、電極パッド４の上にバンプ１５が形成さ
れる。Bumps 15 are formed on the electrode pads 4 of the semiconductor wafer 11 shown in FIG. 4 by a conventional method. By such processing, the bumps 15 are formed on the electrode pads 4 as shown in FIG.
【００４１】図６は、通常のワイヤボンディング方式に
よって、電極パッド４上にＡｕボールを形成した状態を
示す要部断面図である。図における符号は図２および図
３と同様であり、１６はＡｕボール、１７はＡｕ線、１
８はキャピラリを示す。FIG. 6 is a cross-sectional view of an essential part showing a state where Au balls are formed on the electrode pads 4 by the normal wire bonding method. The reference numerals in the figure are the same as those in FIGS. 2 and 3, 16 is an Au ball, 17 is an Au line, and 1
Reference numeral 8 indicates a capillary.
【００４２】また、バンプ１５の代りに、図６に示すよ
うに、電極パッド４の上にＡｕボール１６を形成しても
よい。以上の工程によって、半導体ウェーハ１１の電極
パッド４上に、バンプ１５またはＡｕボール１６を形成
した後、樹脂封止を行う。Further, instead of the bumps 15, Au balls 16 may be formed on the electrode pads 4 as shown in FIG. Through the above steps, the bumps 15 or Au balls 16 are formed on the electrode pads 4 of the semiconductor wafer 11, and then resin sealing is performed.
【００４３】図７は、半導体ウェーハ１１の樹脂封止工
程を説明する図で、モールド金型に挾み込んだ状態を示
す概略断面図である。図における符号は図６と同様であ
り、２１はモールド金型で、２１Ａはその上金型、２１
Ｂは下金型、２２Ａは上キャビティ、２２Ｂは下キャビ
ティ、２３Ａは上ランナー、２３Ｂは下ランナー、２４
Ａは上ゲート、２４Ｂは下ゲートを示す。FIG. 7 is a view for explaining the resin sealing process of the semiconductor wafer 11, and is a schematic cross-sectional view showing a state where the semiconductor wafer 11 is sandwiched in the mold. The reference numerals in the figure are the same as those in FIG. 6, 21 is a molding die, 21A is an upper die, 21
B is a lower mold, 22A is an upper cavity, 22B is a lower cavity, 23A is an upper runner, 23B is a lower runner, 24
A indicates an upper gate and 24B indicates a lower gate.
【００４４】先の図６で説明した工程が終了したチップ
１３は、この図７に示すように、モールド金型２１に入
れられて、樹脂封止される。すなわち、半導体ウェーハ
１１を上金型２１Ａと下金型２１Ｂとで上下から挾み込
み、半導体ウェーハ１１の表側と裏側をモールド樹脂３
で成形する。As shown in FIG. 7, the chip 13 on which the steps described in FIG. 6 have been completed is put in a molding die 21 and resin-sealed. That is, the semiconductor wafer 11 is sandwiched between the upper mold 21A and the lower mold 21B from above and below, and the front and back sides of the semiconductor wafer 11 are covered with the mold resin 3
Mold with.
【００４５】この場合に、半導体ウェーハ１１の両面の
樹脂３は、薄く広い範囲にモールドする必要があるの
で、モールド樹脂３の硬化温度や粘度特性、さらにモー
ルド金型２１の成形温度、射出圧力、射出時間、予熱時
間などのモールド条件を最適化して行う。その後、従来
のウェーハの裏面研削と同様の工程で、表側および裏側
のモールド樹脂３ａ，３ｂの薄膜を研削し、後出の図１
０に示すように、バンプ１５またはＡｕボール１６をモ
ールド樹脂３ａの表面に露出させる。In this case, since the resin 3 on both sides of the semiconductor wafer 11 needs to be molded in a thin and wide range, the curing temperature and viscosity characteristics of the molding resin 3, the molding temperature of the molding die 21, the injection pressure, Optimize the molding conditions such as injection time and preheating time. Thereafter, the thin film of the mold resin 3a, 3b on the front side and the back side is ground by the same process as the back surface grinding of the conventional wafer , and the process shown in FIG.
As shown in 0, the bump 15 or the Au ball 16 is exposed on the surface of the mold resin 3a.
【００４６】このとき、バンプ１５またはＡｕボール１
６の露出面積がほぼ均一になるように、予めバンプ１５
の面積もしくはＡｕボール１６の大きさを調整してお
く。なお、先の図７に示した実施例では、バンプ１５も
しくはＡｕボール１６はモールド樹脂３ａに完全に覆わ
れており、外部との接続を行うために、モールド樹脂３
ａの研削の工程が必要となる。At this time, the bump 15 or the Au ball 1
In order to make the exposed area of 6 almost uniform,
Or the size of the Au ball 16 is adjusted. In the embodiment shown in FIG. 7, the bump 15 or the Au ball 16 is completely covered with the mold resin 3a, and the mold resin 3a is used to connect to the outside.
The step of grinding a is required.
【００４７】図８は、図６の半導体ウェーハ１１をモー
ルド金型２１に挾み込み、Ａｕボール１６が上金型２１
Ａに接した状態を示す概略断面図である。図における符
号は図６および図７と同様である。In FIG. 8, the semiconductor wafer 11 of FIG. 6 is sandwiched in the molding die 21 and the Au balls 16 are placed in the upper die 21.
It is a schematic sectional drawing which shows the state in contact with A. Reference numerals in the figure are the same as those in FIGS. 6 and 7.
【００４８】この図８に示すように、予めバンプ１５も
しくはＡｕボール１６を高めに形成しておき、モールド
金型２１で挾み込んだときに、上型２１Ａの内面にこれ
らのバンプ１５もしくはＡｕボール１６の先端が当たる
ようにしておく。この方法によれば、成形後に、すでに
バンプ１５もしくはＡｕボール１６の一部がモールド樹
脂表面上に露出されているので、図７のような研削の工
程を省くことができる。As shown in FIG. 8, the bumps 15 or Au balls 16 are previously formed to be higher, and when the bumps 15 or Au balls 16 are sandwiched by the molding die 21, the bumps 15 or Au balls are formed on the inner surface of the upper die 21A. Make sure that the tip of the ball 16 hits. According to this method, part of the bump 15 or the Au ball 16 is already exposed on the surface of the mold resin after molding, so that the grinding step as shown in FIG. 7 can be omitted.
【００４９】図９は、半導体ウェーハ１１を図７または
図８に示したモールド金型２１で成形した後の状態を示
す概略斜視図である。図における符号は図２と同様であ
り、１９はモールド樹脂で、１９ａは表側モールド樹
脂、１９ｂは裏側モールド樹脂を示す。FIG. 9 is a schematic perspective view showing a state after the semiconductor wafer 11 is molded by the molding die 21 shown in FIG. 7 or 8. Reference numerals in the drawing are the same as those in FIG. 2, 19 is a molding resin, 19a is a front molding resin, and 19b is a back molding resin.
【００５０】図１０は、モールド成形済みの半導体ウェ
ーハ１１のモールド樹脂１９を研削し、表面にＡｕボー
ル１６を露出させた状態を示す概略断面図である。[0050] Figure 10 is molded previously semiconductor weblog
Grinding the molding resin 19 in Doha 11 is a schematic sectional view showing a state of exposing the Au ball 16 on the surface.
【００５１】図１１は、表側モールド樹脂１９ａの表面
に露出させたＡｕボール１６の上にメッキを施した後の
状態を示す断面図である。図において、２０はメッキ層
を示す。FIG. 11 is a sectional view showing a state after the Au balls 16 exposed on the surface of the front mold resin 19a are plated. In the figure, 20 indicates a plating layer.
【００５２】図７や図８で説明したように、半導体ウェ
ーハ１１をモールド金型２１を使用してモールド成形を
行うと、図９に示すように、両面がモールド樹脂１９
ａ，１９ｂで覆われた半導体ウェーハ１１が得られる。
このようにして得られた半導体ウェーハ１１に、図１０
に示すように、両面のモールド樹脂１９を研削して、表
側モールド樹脂１９ａの表面にＡｕボール１６を露出さ
せる。[0052] As described in FIGS. 7 and 8, semiconductor weblog
When the wafer 11 is molded using the molding die 21, as shown in FIG.
a, semiconductor wafer 11 is obtained, which we covered in 19b.
The semiconductor wafer 11 thus obtained has the structure shown in FIG.
As shown in FIG. 3, the mold resin 19 on both sides is ground to expose the Au balls 16 on the surface of the front mold resin 19a.
【００５３】その後、図１１に示すように、露出したバ
ンプ１５もしくはＡｕボール１６の上に半田メッキ等の
処理を行って、メッキ層２０を形成する。以上の図２か
ら図１１のような処理工程が行われ、モールド済みウェ
ーハ１１にダイシングを施して個々の単体にすれば、図
１に示したような基板実装が可能な形態の半導体装置
（ＩＣ）１が得られる。Thereafter, as shown in FIG. 11, the exposed bumps 15 or Au balls 16 are subjected to a process such as solder plating to form a plated layer 20. Process as shown in FIG. 11 is carried out from FIG. 2 described above, the mold already web
When the wafer 11 is diced into individual units, the semiconductor device (IC) 1 having a form capable of substrate mounting as shown in FIG. 1 is obtained.
【００５４】この第１実施例で説明した半導体装置（半
導体パッケージ）では、半導体のチップ１３の表面がモ
ールド樹脂３ａ，３ｂに覆われているので、チップ表面
がダメージを受けることがなく、また耐湿性も確保する
ことが可能である。その上、リードを有しないチップと
同サイズの樹脂封止型半導体パッケージが得られるの
で、実装面積も小さくすることができる。In the semiconductor device (semiconductor package) described in the first embodiment, since the surface of the semiconductor chip 13 is covered with the mold resins 3a and 3b, the chip surface is not damaged and the moisture resistance is high. It is also possible to secure the property. Moreover, since a resin-sealed semiconductor package having the same size as the chip having no lead can be obtained, the mounting area can be reduced.
【００５５】[0055]
【実施例２】先の第１の実施例では、半導体装置１の両
面をモールド樹脂３ａ，３ｂで封止した場合を説明した
が、この第２の実施例では、半導体装置１の片面だけを
モールド樹脂で封止する点に特徴を有している。最初
に、この第２の実施例の半導体装置を斜視図で説明す
る。Second Embodiment In the first embodiment, the case where both surfaces of the semiconductor device 1 are sealed with the mold resins 3a and 3b has been described. However, in the second embodiment, only one surface of the semiconductor device 1 is sealed. It is characterized in that it is sealed with a mold resin. First, the semiconductor device of the second embodiment will be described with reference to a perspective view.
【００５６】図１２は、この発明の半導体装置の第２の
実施例を示す斜視図である。図における符号は図１と同
様であり、３１はこの発明の半導体装置を示す。FIG. 12 is a perspective view showing a second embodiment of the semiconductor device of the present invention. Reference numerals in the drawing are the same as those in FIG. 1, and 31 indicates a semiconductor device of the present invention.
【００５７】この図１２に示す半導体装置３１は、その
上面（表側）のみにモールド樹脂３ａが形成されている
点を除けば、先の第１の実施例で説明した図１の半導体
装置１と基本的に同様の構成である。次に、図１２に示
す半導体装置３１の製造工程を、図１３と図１４を用い
て説明する。The semiconductor device 31 shown in FIG. 12 is the same as the semiconductor device 1 of FIG. 1 described in the first embodiment except that the molding resin 3a is formed only on the upper surface (front side). The configuration is basically the same. Next, a manufacturing process of the semiconductor device 31 shown in FIG. 12 will be described with reference to FIGS. 13 and 14.
【００５８】図１３は、この発明の第２の実施例におい
て、半導体ウェーハ１１の樹脂封止工程を説明する図
で、モールド金型に挾み込んだ状態を示す概略断面図で
ある。図における符号は図６と同様であり、３２はモー
ルド成形用上金型、３２Ａはそのキャビティ、３２Ｂは
ランナー、３２Ｃはゲート、３３は下金型を示す。FIG. 13 is a view for explaining the resin sealing process for the semiconductor wafer 11 in the second embodiment of the present invention, and is a schematic sectional view showing the state of being sandwiched in the molding die. Reference numerals in the drawing are the same as those in FIG. 6, 32 is an upper mold for molding, 32A is its cavity, 32B is a runner, 32C is a gate, and 33 is a lower mold.
【００５９】この第２の実施例でも、図２から図６まで
の工程は共通しており、半導体ウェーハ１１の電極パッ
ド４上にＡｕボール１６を形成した状態で、その上面に
モールド成形を行う。このモールド成形工程では、図１
３に示すように、半導体ウェーハ１１の表側のみにモー
ルド樹脂３ａを成形する。Also in this second embodiment, the steps from FIG. 2 to FIG. 6 are common, and the Au ball 16 is formed on the electrode pad 4 of the semiconductor wafer 11 and the upper surface thereof is molded. . In this molding process,
As shown in FIG. 3, the molding resin 3 a is molded only on the front side of the semiconductor wafer 11.
【００６０】このように半導体ウェーハ１１の片側だけ
にモールド樹脂３ａの薄膜を形成させると、熱線膨張率
の違いから、ウェーハ１１に反りが生じることがある。
そこで、この場合には、モールド樹脂３ａの熱線膨張係
数が、半導体ウェーハ１１のそれに近い値の材料を選択
するのが好ましい。[0060] When forming a thin film of only the molding resin 3a side of such a semiconductor wafer 11, from the coefficient of linear thermal expansion differences, there is a warpage occurs in the wafer 11.
Therefore, in this case, it is preferable to select a material having a coefficient of linear thermal expansion of the mold resin 3a close to that of the semiconductor wafer 11.
【００６１】図１４は、図１３でモールド成形された半
導体ウェーハ１１を上下研削し、露出したＡｕボール１
６の上にメッキを施した状態を示す断面図である。図に
おける符号は図１１および図１３と同様である。FIG. 14 shows the exposed Au ball 1 obtained by vertically grinding the semiconductor wafer 11 molded in FIG.
6 is a cross-sectional view showing a state in which 6 is plated. Reference numerals in the figure are the same as those in FIGS. 11 and 13.
【００６２】このような工程が終了した後、モールド樹
脂３ａの表面、また必要に応じて半導体ウェーハ１１の
裏面を、先の第１の実施例で述べたのと同様な方法で研
削する。さらに、露出したＡｕボール１６（もしくはバ
ンプ１５）の上に半田メッキ等の処理を行って、メッキ
層２０を形成する。After the above steps are completed, the front surface of the mold resin 3a and, if necessary, the back surface of the semiconductor wafer 11 are ground by the same method as described in the first embodiment. Further, the exposed Au ball 16 (or bump 15) is subjected to a treatment such as solder plating to form a plated layer 20.
【００６３】なお、半導体ウェーハ１１の裏面を研削す
る理由は、原理的には半導体ウェーハ１１の表層数十μ
ｍのアクティブ層を残していれば、デバイスとしては正
常に機能し得るが、全体の厚さが１００μｍ程度までの
半導体装置３１を得るためには、その裏面も研削すれ
ば、超薄型パッケージを実現することが可能になるから
である。その後、図１３と図１４の工程を行った半導体
ウェーハ１１を個々の単体に分割すれば、先の図１２に
示したような半導体装置３１が得られる。[0063] The reason for grinding the back surface of the semiconductor wafer 11, the surface number of the semiconductor wafer 11 in principle tens μ
If the active layer of m is left, it can function normally as a device, but in order to obtain the semiconductor device 31 having a total thickness of up to about 100 μm, the back surface of the semiconductor device 31 can be ground to form an ultrathin package. This is because it can be realized. Then, a semiconductor obtained by performing the steps of FIGS.
If the wafer 11 is divided into individual units, the semiconductor device 31 as shown in FIG. 12 can be obtained.
【００６４】[0064]
【実施例３】第１と第２の実施例では、両面をモールド
樹脂３ａ，３ｂで封止した半導体装置１や、片面をモー
ルド樹脂３ａで封止した半導体装置３１を製造する場合
に、図２に示したような半導体ウェーハ１１を使用する
場合を述べた。この第３の実施例では、半導体ウェーハ
１１を予め個々のチップ単体に分割しておき、その後
に、第１の実施例で述べたのと同様な方法で、電極パッ
ド４の上にバンプ１５もしくはＡｕボール１６を形成す
る点に特徴を有している。Third Embodiment In the first and second embodiments, when manufacturing the semiconductor device 1 whose both surfaces are sealed with the molding resins 3a and 3b or the semiconductor device 31 whose one surface is sealed with the molding resin 3a, The case of using the semiconductor wafer 11 as shown in FIG. 2 has been described. In the third embodiment, the semiconductor wafer 11 is divided into individual chips in advance, and then the bumps 15 or the bumps 15 are formed on the electrode pads 4 by the same method as that described in the first embodiment. The feature is that the Au ball 16 is formed.
【００６５】したがって、得られる半導体装置１，３１
は、先の第１や第２の実施例と同様である。この第３の
実施例について、図１５と図１６を用いて説明する。Therefore, the obtained semiconductor devices 1 and 31 are obtained.
Is similar to the first and second embodiments. The third embodiment will be described with reference to FIGS. 15 and 16.
【００６６】図１５は、半導体ウェーハ１１から個々に
分割されたチップ単体を示す斜視図である。図における
符号は図３と同様であり、４１はチップ単体を示す。FIG. 15 is a perspective view showing a single chip divided into individual pieces from the semiconductor wafer 11. The reference numerals in the figure are the same as those in FIG. 3, and 41 indicates a single chip.
【００６７】図１６は、この発明の第３の実施例におい
て、半導体チップ単体４１の樹脂封止工程を説明する図
で、モールド成形用金型に挾み込んだ状態を示す概略断
面図である。図における符号は図１３および図１５と同
様である。FIG. 16 is a view for explaining a resin sealing step of the semiconductor chip single body 41 in the third embodiment of the present invention, and is a schematic sectional view showing a state where it is sandwiched in a mold for molding. . Reference numerals in the figure are the same as those in FIGS. 13 and 15.
【００６８】基本的な処理工程は、先に述べた第１や第
２の実施例と同様であり、図２に示したような半導体ウ
ェーハ１１を、予め図１５に示すようなチップ単体４１
に分割する。この図１５に示した状態で、第１の実施例
で述べたのと同様な方法によって、電極パッド４の上に
Ａｕボール１６（もしくはバンプ１５）を形成し、図１
６に示すように、各チップ４１ごとに用意されたモール
ド成形用上金型３２内のキャビティ３２Ａにチップ単体
４１を配置する。[0068] The basic processing steps are the same as the first or second embodiment described above, a semiconductor window as shown in FIG. 2
The wafer 11 is replaced with a chip unit 41 as shown in FIG.
Split into. In the state shown in FIG. 15, Au balls 16 (or bumps 15) are formed on the electrode pads 4 by the same method as that described in the first embodiment.
As shown in FIG. 6, the single chip 41 is placed in the cavity 32A in the upper mold 32 for molding prepared for each chip 41.
【００６９】そして、チップ単体４１の表側（またはそ
の裏側にも）にモールド樹脂３の薄膜を成形する。その
後、モールド樹脂３ａ（もしくはチップ単体４１の裏
面）を研削し、所要の半導体装置１，３１を製造する。
これらの工程は、第１や第２の実施例で述べたのと同様
である。Then, a thin film of the molding resin 3 is formed on the front side (or the back side thereof) of the single chip 41. After that, the mold resin 3a (or the back surface of the chip single body 41) is ground to manufacture the required semiconductor devices 1 and 31.
These steps are similar to those described in the first and second embodiments.
【００７０】[0070]
【発明の効果】本発明の樹脂封止型半導体装置の製造方
法によれば、パッケージの厚さを、従来の各種方式に比
べて薄くすることができる。したがって、第１に、メモ
リカードなどへの多段実装、ＩＳＯ規格のカードヘの実
装が可能となる。EFFECT OF THE INVENTION Manufacturing Method of Resin-Encapsulated Semiconductor Device of the Present Invention
According to the method , the thickness of the package can be reduced as compared with various conventional methods. Therefore, firstly, multi-stage mounting on a memory card or the like, or mounting on an ISO standard card becomes possible.
【００７１】第２に、パッケージサイズをチップと同サ
イズとすることができるので、実装面積を小さくするこ
とができ、高密度実装が可能になる。第３に、リードヘ
のワイヤボンディングが不要となるので、電極パッドの
配置が比較的自由にできる。Secondly, since the package size can be made the same as that of the chip, the mounting area can be reduced and high density mounting can be realized. Thirdly, since the wire bonding to the lead is unnecessary, the electrode pads can be arranged relatively freely.
【００７２】その結果、回路の無駄な引き回しをする必
要がなくなり、半導体チップのよリ一層の高集積化も実
現される。第４に、半導体チップがモールド樹脂で保護
されるので、チップ面へのダメージが低減し、また耐湿
性も向上する。As a result, there is no need to uselessly route circuits, and higher integration of semiconductor chips can be realized. Fourth, since the semiconductor chip is protected by the mold resin, damage to the chip surface is reduced and moisture resistance is also improved.
【００７３】第５に、リードフレームを有しないので、
ダイボンディングやリード加工などの工程が不要とな
り、また、リード曲がりやコプラナリティーといったリ
ードフレームに起因する不良も解消される。Fifth, since it has no lead frame,
Processes such as die bonding and lead processing are unnecessary, and defects such as lead bending and coplanarity caused by the lead frame are eliminated.
【００７４】また、本発明の製造方法によれば、以上の
ように優れた樹脂封止型半導体装置が得られると共に、
歩留りも向上されるので、結果的に低コストの製造が可
能になる。Further, according to the manufacturing method of the present invention , an excellent resin-encapsulated semiconductor device as described above can be obtained, and
The yield is also improved, resulting in low cost manufacturing.
【図１】この発明の製造方法により得られる半導体装置
について、一実施例を示す斜視図である。FIG. 1 is a perspective view showing an embodiment of a semiconductor device obtained by the manufacturing method of the present invention.
【図２】この発明の製造方法により得られる半導体装置
１を得るための半導体ウェーハの一例を示す斜視図であ
る。FIG. 2 is a perspective view showing an example of a semiconductor wafer for obtaining a semiconductor device 1 obtained by the manufacturing method of the present invention.
【図３】図２に示した半導体ウェーハ１１の中に形成さ
れている１素子を示す概略図である。FIG. 3 is a schematic view showing one element formed in the semiconductor wafer 11 shown in FIG.
【図４】図２に示した半導体ウェーハ１１について、電
極パッド４が形成されたチップ１３周囲部の要部断面図
である。FIG. 4 is a cross-sectional view of a main part of the semiconductor wafer 11 shown in FIG. 2 around a chip 13 on which an electrode pad 4 is formed.
【図５】図４に示した半導体ウェーハ１１において、そ
の電極パッド４の上にバンプを形成した状態を示す要部
断面図である。5 is a main-portion cross-sectional view showing a state in which bumps are formed on the electrode pads 4 of the semiconductor wafer 11 shown in FIG.
【図６】通常のワイヤボンディング方式によって、電極
パッド４上にＡｕボールを形成した状態を示す要部断面
図である。FIG. 6 is a cross-sectional view of essential parts showing a state where Au balls are formed on electrode pads 4 by a normal wire bonding method.
【図７】半導体ウェーハ１１の樹脂封止工程を説明する
図で、モールド金型に挾み込んだ状態を示す概略断面図
である。FIG. 7 is a diagram illustrating a resin sealing process of the semiconductor wafer 11, and is a schematic cross-sectional view showing a state of being sandwiched in a molding die.
【図８】図６の半導体ウェーハ１１をモールド金型２１
に挾み込み、Ａｕボール１６が上金型２１Ａに接した状
態を示す概略断面図である。FIG. 8 is a mold 21 for molding the semiconductor wafer 11 of FIG.
FIG. 7 is a schematic cross-sectional view showing a state in which the Au ball 16 is in contact with the upper mold 21A by being sandwiched in the upper mold 21A.
【図９】半導体ウェーハ１１を図７または図８に示した
モールド金型２１で成形した後の状態を示す概略斜視図
である。9 is a schematic perspective view showing a state after the semiconductor wafer 11 is molded by the molding die 21 shown in FIG. 7 or FIG.
【図１０】モールド成形済みの半導体ウェーハ１１のモ
ールド樹脂１９を研削し、表面にＡｕボール１６を露出
させた状態を示す概略断面図である。FIG. 10 is a schematic cross-sectional view showing a state in which the mold resin 19 of the molded semiconductor wafer 11 is ground to expose the Au balls 16 on the surface.
【図１１】表側モールド樹脂１９ａの表面に露出させた
Ａｕボール１６の上にメッキを施した後の状態を示す断
面図である。FIG. 11 is a sectional view showing a state after plating is applied on the Au ball 16 exposed on the surface of the front side mold resin 19a.
【図１２】この発明の半導体装置の第２の実施例を示す
斜視図である。FIG. 12 is a perspective view showing a second embodiment of the semiconductor device of the present invention.
【図１３】この発明の第２の実施例において、半導体ウ
ェーハ１１の樹脂封止工程を説明する図で、モールド金
型に挾み込んだ状態を示す概略断面図である。[13] In the second embodiment of the present invention, a semiconductor window
It is a figure explaining the resin sealing process of the wafer 11, and is a schematic sectional drawing which shows the state which was inserted in the molding die.
【図１４】図１３でモールド成形された半導体ウェーハ
１１を上下研削し、露出したＡｕボール１６の上にメッ
キを施した状態を示す断面図である。14 is a cross-sectional view showing a state in which the semiconductor wafer 11 molded in FIG. 13 is ground up and down, and the exposed Au balls 16 are plated.
【図１５】半導体ウェーハ１１から個々に分割されたチ
ップ単体を示す斜視図である。FIG. 15 is a perspective view showing a single chip divided into individual pieces from the semiconductor wafer 11;
【図１６】この発明の第３の実施例において、半導体チ
ップ単体４１の樹脂封止工程を説明する図で、モールド
成形用金型に挾み込んだ状態を示す概略断面図である。FIG. 16 is a view for explaining a resin sealing step of the semiconductor chip single body 41 in the third embodiment of the invention, and is a schematic cross-sectional view showing a state of being sandwiched in a mold for molding.
【図１７】薄型半導体パッケージの厚さと、ＪＥＩＤＡ
の規格のＩＣメモリカードの厚さとの関係を示す図であ
る。FIG. 17: Thin semiconductor package thickness and JEIDA
3 is a diagram showing a relationship with the thickness of an IC memory card of the standard of FIG.
【図１８】超薄型１Ｃパッケージについて、ＩＳＯ規格
のスマートカードヘのモジュールの応用例を示す側面図
である。FIG. 18 is a side view showing an application example of a module to an ISO standard smart card for an ultra-thin 1C package.
【図１９】ＣＯＢ方式について、その実装形態の一例を
示す側面図である。FIG. 19 is a side view showing an example of the mounting form of the COB method.
【図２０】テープキャリア方式について、その実装形態
の一例を示す側面図である。FIG. 20 is a side view showing an example of a mounting form of the tape carrier system.
【図２１】フリップチップ方式について、その実装形態
の一例を示す側面図である。FIG. 21 is a side view showing an example of a mounting form of the flip chip method.
１ この発明の半導体装置 ２ 半導体チップ ３ モールド樹脂 ４ 電極パッド １１ 半導体ウェーハ １２ オリフラ １３ チップ １５ バンプ １６ Ａｕボール １７ Ａｕ線 １８ キャピラリ １９ モールド樹脂 ２０ メッキ層 ３１ この発明の半導体装置 ４１ チップ単体DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 of this invention 2 Semiconductor chip 3 Mold resin 4 Electrode pad 11 Semiconductor wafer 12 Orientation flat 13 Chip 15 Bump 16 Au ball 17 Au wire 18 Capillary 19 Mold resin 20 Plating layer 31 Semiconductor device 41 of this invention Single chip
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 明 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Akira Kojima 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Knee Co., Ltd.
Claims (6)
ウェーハに対して、前記半導体素子の電極上にバンプま
たはＡｕボールを形成して、トランスファーモールド成形により 前記半導体ウェーハ
の表面および裏面を樹脂で封止することを特徴とする樹
脂封止型半導体装置の製造方法。1. A semiconductor wafer having a semiconductor element formed on the front surface thereof, bumps or Au balls are formed on the electrodes of the semiconductor element, and the front surface and the back surface of the semiconductor wafer are made of resin by transfer molding. A method of manufacturing a resin-encapsulated semiconductor device, which comprises encapsulating.
イシングを施して、前記半導体素子を半導体チップ単体
に分割する請求項１記載の樹脂封止型半導体装置の製造
方法。2. The method of manufacturing a resin-encapsulated semiconductor device according to claim 1, wherein the resin-sealed semiconductor wafer is diced to divide the semiconductor element into individual semiconductor chips.
または前記Ａｕボールを前記樹脂の表面に露出させる請
求項１記載の樹脂封止型半導体装置の製造方法。3. The method for manufacturing a resin-encapsulated semiconductor device according to claim 1, wherein the surface of the resin is ground to expose the bumps or the Au balls to the surface of the resin.
ールの上にメッキ層を形成する請求項３記載の樹脂封止
型半導体装置の製造方法。4. The method of manufacturing a resin-sealed semiconductor device according to claim 3, wherein a plating layer is formed on the exposed bumps or the Au balls.
内に挟持し、前記バンプまたは前記Ａｕボールを前記金
型の内面に圧接させて行う請求項１記載の樹脂封止型半
導体装置の製造方法。5. The resin-sealed semiconductor device according to claim 1, wherein the sealing is performed by sandwiching the semiconductor wafer in a mold and pressing the bumps or the Au balls against the inner surface of the mold. Production method.
面を研削する請求項１記載の樹脂封止型半導体装置の製
造方法。6. The method of manufacturing a resin-sealed semiconductor device according to claim 1, wherein the back surface of the resin-sealed semiconductor wafer is ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21523994A JP3449796B2 (en) | 1994-08-18 | 1994-08-18 | Method for manufacturing resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21523994A JP3449796B2 (en) | 1994-08-18 | 1994-08-18 | Method for manufacturing resin-encapsulated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864725A JPH0864725A (en) | 1996-03-08 |
| JP3449796B2 true JP3449796B2 (en) | 2003-09-22 |
Family
ID=16669027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21523994A Expired - Lifetime JP3449796B2 (en) | 1994-08-18 | 1994-08-18 | Method for manufacturing resin-encapsulated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449796B2 (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
| JP3417292B2 (en) * | 1998-04-08 | 2003-06-16 | 松下電器産業株式会社 | Semiconductor device |
| JP4110303B2 (en) | 1998-06-02 | 2008-07-02 | 沖電気工業株式会社 | Manufacturing method of resin-encapsulated semiconductor device |
| JP3727172B2 (en) | 1998-06-09 | 2005-12-14 | 沖電気工業株式会社 | Semiconductor device |
| JP4573368B2 (en) * | 1998-09-25 | 2010-11-04 | 旭化成エレクトロニクス株式会社 | Manufacturing method of small magnetoelectric transducer for face-down connection |
| JP4598905B2 (en) * | 1999-01-29 | 2010-12-15 | フリースケール セミコンダクター インコーポレイテッド | Manufacturing method of semiconductor device |
| JP3446825B2 (en) | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | Semiconductor device and manufacturing method thereof |
| JP2001094005A (en) | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | Semiconductor device and method for producing it |
| JP2001144197A (en) | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | Semiconductor device, manufacturing method therefor, and testing method |
| JP3409759B2 (en) | 1999-12-09 | 2003-05-26 | カシオ計算機株式会社 | Manufacturing method of semiconductor device |
| JP3784597B2 (en) | 1999-12-27 | 2006-06-14 | 沖電気工業株式会社 | Sealing resin and resin-sealed semiconductor device |
| DE10023539B4 (en) * | 2000-05-13 | 2009-04-09 | Micronas Gmbh | Method for producing a component |
| JP3859457B2 (en) | 2001-03-27 | 2006-12-20 | 沖電気工業株式会社 | Manufacturing method of semiconductor device |
| KR20020076838A (en) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and its manufacturing method |
| KR100546372B1 (en) * | 2003-08-28 | 2006-01-26 | 삼성전자주식회사 | Method for fabricating wafer level chip size package |
| JP2008205518A (en) * | 2008-06-02 | 2008-09-04 | Sharp Corp | Method for manufacturing semiconductor device |
| JP2010086991A (en) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | Circuit arrangement and manufacturing method thereof |
-
1994
- 1994-08-18 JP JP21523994A patent/JP3449796B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0864725A (en) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449796B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| US7012325B2 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
| US6548376B2 (en) | Methods of thinning microelectronic workpieces | |
| US6518655B2 (en) | Multi-chip package-type semiconductor device | |
| US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
| JP3619773B2 (en) | Manufacturing method of semiconductor device | |
| US8927332B2 (en) | Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice | |
| JP2891692B1 (en) | Semiconductor device | |
| US20090026593A1 (en) | Thin semiconductor die packages and associated systems and methods | |
| KR20060101385A (en) | A semiconductor device and a manufacturing method of the same | |
| US20100102438A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| JP3683696B2 (en) | Manufacturing method of semiconductor device | |
| US6927485B2 (en) | Substrate for semiconductor package | |
| US6339253B1 (en) | Semiconductor package | |
| US7008826B2 (en) | Lead-frame-based semiconductor package and fabrication method thereof | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| US6772510B1 (en) | Mapable tape apply for LOC and BOC packages | |
| US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3789633B2 (en) | Semiconductor device | |
| JP3964850B2 (en) | Semiconductor device | |
| KR100876876B1 (en) | Chip stack package | |
| KR19980022527A (en) | Chip Scale Package with Clip Leads | |
| KR960000220B1 (en) | Cob type package and manufacture method | |
| JPH08181165A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |