JP3449614B2 - 集積回路チップ構造及びその製造方法 - Google Patents

集積回路チップ構造及びその製造方法

Info

Publication number
JP3449614B2
JP3449614B2 JP2000245862A JP2000245862A JP3449614B2 JP 3449614 B2 JP3449614 B2 JP 3449614B2 JP 2000245862 A JP2000245862 A JP 2000245862A JP 2000245862 A JP2000245862 A JP 2000245862A JP 3449614 B2 JP3449614 B2 JP 3449614B2
Authority
JP
Japan
Prior art keywords
layer
hard mask
diamond
integrated circuit
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000245862A
Other languages
English (en)
Other versions
JP2001102453A (ja
Inventor
ローレンス・エイ・クレヴェンジャー
ルイス・エル・シュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001102453A publication Critical patent/JP2001102453A/ja
Application granted granted Critical
Publication of JP3449614B2 publication Critical patent/JP3449614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、高密度集積回路
（ＩＣ）デバイスに関する。さらに詳しくは、この発明
は、マルチチップ・モジュールなどのキャリヤ上に取り
付けるのに適する、気体誘電媒体に埋め込まれた交互の
バイア層および配線層から成る、超高密度多層相互接続
電子構造およびそのような構造の製造方法に関する。
【０００２】
【従来の技術】メモリ及びロジックに対する厳しい要求
条件の増大によって、ＩＣチップ内の構成部品の寸法の
縮小ならびにチップ内の構成部品の個数および密度の増
加への継続的な推進が図られている。より小さいチップ
の特徴は、より高いビット密度、より低い動作電圧、よ
り低いエネルギー消費、およびより速いデバイス速度を
もたらす。高度のＩＣの小型化、およびそれに伴う回路
機能構成相互のいっそうの近接性に関連した、短絡、干
渉、および容量結合の危険性を含む問題も増加する。将
来の高密度集積回路は、なおいっそう狭くかつ長い導
線、より細いピッチのバイア配線、および特に配線層に
おける絶縁媒体のより低い誘電率値を要求することであ
ろう。すなわち、絶縁媒体の誘電率が低ければ低いほ
ど、回路速度は速くなる。
【０００３】特にＣＭＯＳ ＩＣの設計需要がいっそう
強まるにつれて、絶縁媒体の誘電率を空気の理想値１．
０により近い値に低下する必要性が必然になってきた。
空気を気泡またはミクロスフェア（microsphere）の形
で固体誘電マトリックスに組み込む試みが、当該技術分
野で記載されている。もっと最近になって、空気だけま
たは何らかの他の気体を少なくとも１つの層の誘電媒体
として使用する可能性が、注目されるようになった。
【０００４】１９９８年８月１３日出願の米国特許出願
０９／１３３，５３７は、誘電媒体として空気を組む込
むことを記載している。この出願は、シリコン含有暫定
誘電体を除去するために、フッ素含有有機溶剤を使用す
ることを記載している。シリコン含有誘電体を除去する
と、空気が充満したギャップが残り、永久誘電媒体とし
て機能する。
【０００５】米国特許第５，７８９，５５９号は、液体
エッチング剤の緩衝フッ化水素酸（ＢＨＦ）によって暫
定固体誘電体を除去することにより、メタライズ層間に
空気誘電体を形成することを記載している。
【０００６】IBM Journal of Research and Developmen
t第４２巻第５号１９９８年９月の５７５〜５８５頁の
S. Krongelb、J.A. Tomello、およびL.T. Romankiw共著
の論文「Electrochemical processes for advanced pac
kage fabrication」は、ポリイミドが暫定誘電体として
機能する多層相互接続ＩＣについての記述を含む。ポリ
イミドは、酸素含有プラズマ中でのアッシングによって
除去された。ＩＣチップはまた、めっきされた銅配線を
も含む。
【０００７】Electrochemical Society, Inc.発行の学
術雑誌Electrochemical and Solid State Letters 1
(I), 1998の４９〜５１頁のPaul L. Kohl、Qiang Zha
o、KaushalPatel、Douglas Schmidt、Sue Ann Bidstrup
-Allen、Robert Shick、およびS.Jayaraman共著の論文
「Air Gaps for Electrical Interconnections」は、封
入されたチップ内の熱分解による犠牲ポリマの除去を記
述している。副生成物は、封入材を通して拡散すること
によって逃げる。
【０００８】学術雑誌Semiconductor Internationalの
１９９９年３月号の３８頁のTechnology News欄で、編
集長Peter Singerは、東芝のＩＣの配線層における二酸
化炭素の使用を記述している。二酸化炭素は、スパッタ
された炭素の層が酸素雰囲気で４５０℃に加熱されたと
きに形成され、加熱の結果酸素が炭素に拡散し、そこで
それらが結合してＣＯ２が形成される。
【０００９】学術雑誌Solid State Technologyの１９９
９年２月号の５１、５２、５４、５７および５８頁のBe
n Shieh、Krishna Saraswat、Mike Deal、およびJim Mc
Vittio共著の論文「Air gaps lower k of interconnect
dielectric」は、様々なアルミニウム導線寸法を持つ
構造における空気誘電体の彼らのモデリングの結果を記
述している。彼らのシミュレーションは、空気誘電体に
よるキャパシタンスの４０％〜５０％の低下を予測して
いる。
【００１０】本発明では、湿式処理を、従来、問題を生
じることなく且つＩＣ構造を汚染することなく使用され
ている、レジスト除去などのフォトリソグラフィ工程に
限定することができる。侵食的（aggressive）溶剤を使
用して暫定的な犠牲誘電体を除去するのではなく、等方
性酸素エッチングを使用して、犠牲誘電体が清浄に除去
される。本発明では、配線および相互接続バイアのため
に銅および金などの金属を堆積するために電気めっきを
使用することができるが、金属のシリコンへのエレクト
ロマイグレーションに対するバリアの確立に係わるステ
ップなどの余分なステップを必要とせず、かつ一部の有
用な金属および合金がめっき加工の影響を受けないた
め、乾式堆積(dry deposition)が好まれる。幅広い様々
な誘電性気体を、本発明のＩＣチップに保護的に組み込
むことができる。高温分解技術の出番はなく、また基板
層上などにパッシベーション層を製造する必要もない。
本発明は、暫定犠牲誘電体層材料として、例えばポリマ
または酸化シリコンではなく、好ましくはＣＶＤによっ
て堆積したダイヤモンド様炭素またはダイヤモンドを使
用するのが独特である。ＣＶＤダイヤモンドはポリイミ
ドまたはその他の誘電性ポリマより強い材料であるの
で、本発明におけるＣＶＤダイヤモンドの使用は、化学
機械研磨（ＣＭＰ）による平坦化を促進する。ＣＶＤダ
イヤモンドはさらなる利点、つまり、特に、製造された
構造内に限定量のＣＶＤダイヤモンドが残されたとき
に、それが囲んでいるＩＣチップから熱を運び去る優れ
た能力を有する。
【００１１】本発明は、気体エッチング剤中の犠牲ＣＶ
Ｄダイヤモンドを除去して、例えばＣＭＯＳ ＩＣの永
久誘電媒体として機能するガス充満ギャップを残すこ
と、つまり当該技術分野で記述されていない手順を含
む。本発明のプロセスは、ＩＣ構造の要素への攻撃また
は汚染を回避し、ゲート層の基板をパッシベーションに
よって保護する必要性を不必要にし、ゲート層で低誘電
性気体媒体の利点を利用し、パッシベーションのステッ
プを回避する。さらに、本発明は、当該技術分野に無か
った、気体誘電体を封入する手段および封入されたＣＭ
ＯＳ ＩＣについて記述する。封入材は、封入された構
造への湿気または不純物の拡散を無くし、気体を内部に
閉じ込める。代替的永久誘電媒体として、幾つかの異な
る気体を使用することができる。これらおよびその他の
利点および特徴は、以下でいっそう明らかになるであろ
う。
【００１２】
【発明が解決しようとする課題】したがって、本発明の
目的は、誘電率が空気の理想値に近いか等しい気体絶縁
媒体を有する多層相互接続ＣＭＯＳ ＩＣチップを提供
することである。
【００１３】本発明のさらなる目的は、ＣＶＤダイヤモ
ンド犠牲誘電体を使用し、併せて等方性酸素エッチング
により犠牲誘電体を除去して、非常に低いｋのＩＣチッ
プを製造することである。
【００１４】本発明のさらなる目的は、外部環境との物
質の交換を防止し、かつそこから熱が容易に運び去られ
る気体絶縁媒体を有する封入された多層相互接続ＣＭＯ
ＳＩＣチップを提供することである。
【００１５】本発明の代替的形態におけるさらなる目的
は、追加的な構造支持力および熱伝導性を提供するため
に、チップの選択されたクリティカルでない領域にＣＶ
Ｄダイヤモンドを残存させることである。
【００１６】本発明の代替的形態におけるさらなる目的
は、後のステップで密封することができる封入された構
造を形成する工程で、戦略的に配置された支持構造をピ
ラーまたはスタッドの形で提供することである。
【００１７】
【課題を解決するための手段】これらおよびその他の目
的は、標準フォトリソグラフィのステップを除いては乾
式処理ステップで、層間および層内に気体誘電媒体を含
む高密度ＣＭＯＳ ＩＣを製造する、本発明に従って達
成される。このＩＣの製造は、最初にダイヤモンド様炭
素（ＤＬＣ）、ダイヤモンド、または好ましくはＣＶＤ
ダイヤモンドを犠牲誘電体として含めることを含む。チ
ップの完成後、最終封入材を堆積する前に、等方性酸素
エッチングを使用して、ハード・マスク上部被覆部の開
口から無害にかつ選択的に、犠牲誘電体を除去する。チ
ップ構造の電気的または機械的な完全性を損なうことな
く、暫定犠牲誘電体を除去した後に、永久気体誘電媒体
が充満している領域が構造に残る。犠牲誘電媒体の全て
を特定のＩＣ構成から除去しなければならない、または
除去すべきであるというわけでは必ずしもないので、こ
の犠牲誘電媒体をこの明細書では半犠牲誘電媒体(semi-
sacrificial dielectric medium)とも呼ぶ。
【００１８】本発明の実施形態では、高密度ＣＭＯＳ
ＩＣは、封入材によって環境から封鎖される。この封鎖
により、空気、ＣＯ２、窒素などの気体、アルゴン、ヘ
リウム、またはその他などの不活性ガス、およびそれら
の混合物を含む安定した気体誘電性環境が確保される。
封止材はまた、追加的な機械的支持のために構造内の選
択された誘電体領域に制御可能に堆積し、残りの誘電体
領域を空気またはその他の気体で占有させることもでき
る。
【００１９】
【発明の実施の形態】本発明の理解を促進するために、
図面に関連して言及する、以下の詳細な説明を参考にさ
れたい。
【００２０】図１ないし図８は、本発明の一実施形態を
示す。
【００２１】図１ないし図９は、本発明の第２の実施形
態を示す。
【００２２】図１ないし図８および図１０は、本発明の
第３の実施形態を示す。
【００２３】本発明の１つの例示的実施形態では、ＣＭ
ＯＳ ＩＣチップ構造の電気的に相互接続された層の暫
定犠牲誘電媒体として、ＣＶＤダイヤモンドを堆積す
る。ＣＶＤダイヤモンドは、構造を製造しているときに
は構造に安定性を与えるが、構造が完成するともはや必
要なくなる。したがってそれは、フォトリソグラフィに
よって画定された窒化物ハード・マスクのオーバレイヤ
の開口を通して、等方性酸素エッチングによって、構造
全体から除去される。ハード・マスクは安定性のために
定位置に残される。
【００２４】図１は、ＣＭＯＳチップに適用する場合の
本発明の開始点の１例を示す。基板（０）の材料はシリ
コン、酸化シリコン、シリコン／ゲルマニウム、ガリウ
ムヒ素、またはいずれかのそのような半導体とすること
ができる。基板（０）の下に酸化物アイソレーション領
域（１）が示され、基板（０）の上にゲート（２）が示
されている。図示されていないが、基板（０）の上には
潜在的に、配線などのメタライゼーションおよび追加デ
バイスも配置される。
【００２５】図２では、ＣＶＤダイヤモンドつまり暫定
犠牲誘電媒体（３）が、化学気相成長（ＣＶＤ）によっ
て図１の構造上に堆積され、平坦化される。ＣＶＤダイ
ヤモンドの堆積後に平坦化が必要か否かは、集積方式の
要求によって決まる。平坦化はエッチバックまたはＣＭ
Ｐによって実行することができる。平坦化されたＣＶＤ
ダイヤモンド（３）の上にハード・マスク（４）を堆積
する。ハード・マスク（４）は、スパッタリングまたは
ＣＶＤによって堆積することができる酸化シリコン、窒
化シリコン、または類似物で構成することができる。こ
の場合、ハード・マスク（４）は窒化物である。
【００２６】図３に示すバイア（５）とも呼ばれる導電
性スタッドを形成するために金属を堆積するための開口
を設けるために、図示しないステップで、標準フォトリ
ソグラフィが続いて行われ、ＣＶＤダイヤモンド（３）
まで等方的に酸素エッチングされたハード・マスク
（４）の開口が露光される。
【００２７】図４に示すように、バイア（５）は導体で
充填され、ハード・マスク（４）はエッチングで完全に
除去され、第２層の犠牲ＣＶＤダイヤモンド（６）が堆
積され、ハード・マスク（図示せず）で被覆される。ハ
ード・マスク（図示せず）には、標準フォトリソグラフ
ィ技術を用いて開口が設けられ、その後開口およびその
下にあるＣＶＤダイヤモンドの酸素エッチングが続く。
開口が導体で満たされて、選択されたゲートおよび他の
バイアに接続するバイア（７）が形成され、残りのハー
ド・マスク（図示せず）は酸素エッチングで除去され
る。第２のダマシン・プロセスは、同一の誘電層（６）
を使用して局所相互接続（８）を形成するように実行で
きる。
【００２８】図４に示す構造の製造と図５に示すものと
の間に、図示しない幾つかのステップが行われた。しか
し、手順は上の図２ないし図４に関連して述べたものと
実質的に同一であり、ＣＶＤダイヤモンド層（９）がバ
イア（７）および局所相互接続（８）の上に堆積され、
ハード・マスク（図示せず）が堆積され、次いでフォト
リソグラならびにマスク（図示せず）の開口および下の
ＣＶＤダイヤモンド（図示せず）の酸素エッチングが行
われ、バイア（１０）を形成するために導体が堆積さ
れ、残りのエッチ・マスク（図示せず）が除去され、追
加のＣＶＤダイヤモンド（１６）が堆積される。再び、
ハード・マスク（図示せず）はフォトリソグラフィを受
け、開口が開口およびＣＶＤダイヤモンド層（１６）ま
で酸素エッチングされ、第１配線層（１１）が堆積され
る。
【００２９】同様の方法で、第２配線層（１３）の場合
と同様に、第２バイア層（１２）が製造される。図６
は、最終層を示す。最終ハード・マスク（１５）は除去
されず、犠牲ＣＶＤダイヤモンド誘電体が除去されたと
きに構造を支持するのに寄与するように残される。実
際、ハード・マスク（１５）は、製造される追加層が多
すぎなければ、十分な支持力を提供する。配線層（１
３）の完成時に、第１および第２バイア層ならびに第１
および第２配線層が完成しているときに、最終ハード・
マスク（１５）を塗布する前に、前と同様の方法で、追
加の代替配線およびバイア層を製造することができ、層
の数はチップを搭載するデバイスの要求事項によって決
まる。しかし、簡潔のために、追加層は図示しない。
【００３０】図７に示すように、フォトレジスト（１
８）が最終ハード・マスク（１５）に塗布されて硬化さ
れ、レジスト（１８）に開口（１７）が露光されて現像
され、ハード・マスク（１５）まで酸素エッチングされ
る。図８に示すように、フォトレジスト（１８）の非露
光領域は除去され、マスク（１５）の開口は、等方酸素
エッチングによって全ての犠牲誘電体を構造から除去す
るためのアクセスを提供する。
【００３１】上述の図１ないし図８は図９と組み合わせ
て、本発明の第２実施形態を示す。ステップ１〜８が完
了したときに、図９に示すように、ＣＶＤダイヤモンド
（１９）の永久キャップをチップ上に堆積する。キャッ
プ（１９）のＣＶＤダイヤモンドはまた、ハード・マス
ク（１５）の開口（１７）を通してチップ構造内へ堆積
され、下部の相互接続層をチップの外部環境から選択的
に封鎖する。図示されていないものは、レイアウトの選
択によって、チップの側面もまた封鎖されることであ
る。ＣＶＤダイヤモンド・キャップ（１９）をアルゴン
またはヘリウムなどの不活性ガスの雰囲気で堆積する
と、他のものではなく、その気体がチップ内に封鎖され
る。封鎖された構造により、外部からのほこりや湿気な
どの汚染物質の導入を防止することによって、一貫性が
いっそう高い誘電媒体が得られる。ＣＶＤダイヤモンド
・キャップ（１９）もまた、構造が複雑になり使用中に
発生する熱が増加するにつれてますます重要になる要素
である、熱伝導率が向上する。図８に示すハード・マス
ク（１５）の開口（１７）は、チップ内から全てのＣＶ
Ｄダイヤモンドを除去するための十分なアクセスを提供
するが、同開口（１７）にキャップ（１９）が堆積する
と柱（２０）が形成され、開口（１７）を閉塞し、チッ
プ内への炭素の進行が第１配線層（１１）によって制限
される。
【００３２】上述の図１ないし図８は図１０と組み合わ
せて、本発明の第３実施形態を示す。
【００３３】本発明の第３実施形態では、図１ないし図
８に示されるステップは完了している。図８に示すよう
に構造内の水平層から全てのＣＶＤを除去するのではな
く、ダイヤモンドをチップの下層から不完全にエッチン
グし、比較的低いパターン密度の領域では一部を残す。
図９には、ＣＶＤダイヤモンド層（９）、（１６）、お
よび第２バイア層（１２）に配置されたＣＶＤダイヤモ
ンドが不完全にエッチングされた状態が示されている。
部分的除去により、特に多くの層を有する構造では、図
１０に示すように、上層の比較的高いパターン密度の領
域では低誘電エア・ギャップの利点を維持しながら、機
械的安定性および熱伝導率が改善される。目的は、構造
に対しより大きい機械的支持力が必要なこれらの領域に
ダイヤモンドを持ち、超低誘電率が必要な領域では空気
誘電体を持つことである。
【００３４】本発明の説明の大部分は、ダイヤモンド、
特にＣＶＤダイヤモンドまたはＤＬＣを犠牲誘電体とし
てを使用することにより提示したが、上記実施例は網羅
的というより例証とすることを意図している。本発明を
３つの特定の実施形態に関連して説明したが、追加の実
施形態、変形形態、および応用形態が、当業者にとって
現在および将来明らかとなろう。
【００３５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３６】（１）誘電性封入材によってチップ内に閉
じ込められた気体誘電媒体を多層の少なくとも１つに含
む、多層相互集積回路チップ構造。 （２）前記誘電性封入材がダイヤモンドまたはＤＬＣを
含む、上記（１）に記載のチップ構造。 （３）前記気体誘電媒体がネオン、ヘリウム、空気、窒
素、二酸化炭素、およびそれらの混合物から成るグルー
プから選択される、上記（１）に記載のチップ構造。 （４）前記構造がＢＥＯＬ ＣＭＯＳチップ構造を含
む、上記（１）に記載のチップ構造。 （５）ａ．少なくとも１つのデバイスおよび少なくとも
１つの基板層導電性バイア相互接続を画定する基板層メ
タライゼーション層を支持する半導体基板と、 ｂ．少なくとも１つの基板層導電バイア相互接続および
少なくとも１つのデバイスのうち選択された１つと電気
的に連絡している第１導電性バイア層と、 ｃ．第１導電性バイア層の選択されたバイアと電気的に
連絡している局所相互接続配線層と、 ｄ．電気的に連絡している予め選択された数の追加的代
替導電性バイア層および配線層と、 ｅ．予め選択された最終層の上に配置した永久ハード・
マスクと、 ｆ．前記層の少なくとも１つの中の気体誘電媒体と を含む多層相互接続集積回路チップ構造。 （６）前記少なくとも１つのデバイスが少なくとも１つ
のゲートである、上記（５）に記載の多層相互接続集積
回路チップ構造。 （７）前記半導体基板がシリコン、ガリウムヒ素、シリ
コンオンオキサイド、およびシリコンゲルマニウムから
成るグループから選択される、上記（５）に記載の多層
相互接続集積回路チップ構造。 （８）前記導電性バイアおよび前記導電性配線がアルミ
ニウム、アルミニウム銅、銅、タングステン、およびド
ープされたポリシリコンから成るグループから選択され
る、上記（５）に記載の多層相互接続集積回路チップ構
造。 （９）前記ハード・マスクが酸化シリコンまたは窒化シ
リコンを含む、上記（５）に記載の多層相互接続集積回
路チップ構造。 （１０）前記気体誘電媒体が空気、二酸化炭素、窒素、
ヘリウム、アルゴン、およびこれらの混合物から成るグ
ループから選択される、上記（５）に記載の多層相互接
続集積回路チップ構造。 （１１）前記永久ハード・マスクの下に少なくとも１つ
の追加配線層と交互に配置される少なくとも１つの追加
バイア層を含む、上記（５）に記載の多層相互接続集積
回路チップ構造。 （１２）前記ハード・マスク層の上に配置され、前記ハ
ード・マスクの複数の開口を通して前記集積回路構造内
に柱上に伸長して、チップを外部環境から封鎖する封入
材をも含む、上記（５）に記載の多層相互接続集積回路
チップ構造。 （１３）前記封入材がダイヤモンドまたはＤＬＣを含
む、上記（１２）に記載の多層相互接続集積回路チップ
構造。 （１４）前記少なくとも１つのデバイスが少なくとも１
つのゲートを含む、上記（５）に記載の多層相互接続集
積回路チップ構造。 （１５）前記気体誘電体が少なくとも１つのゲートを含
む層に存在する、上記（１４）に記載の多層相互接続集
積回路チップ構造。 （１６）少なくとも１つの導電層をも含み、導電層中で
永久誘電媒体がダイヤモンドを含む、上記（５）に記載
の多層相互接続集積回路チップ構造。 （１７）多層相互接続集積回路チップ内に気体誘電媒体
を供給するための方法であって、 ａ．半犠牲誘電媒体含む多層相互接続集積回路チップお
よび予め選択された部位に複数の開口を含むハード・マ
スク最終層を形成するステップと、 ｂ．気体誘電媒体の等方性酸素含有ガス内でドライ・エ
ッチングによって前記ハード・マスク最終層の前記複数
の開口のいずれかを通して前記半犠牲誘電媒体を除去
し、それによって半犠牲誘電媒体と置換するステップと を含む方法。 （１８）前記ハード・マスク最終層の上に封入材を塗布
し、かつ前記ハード・マスク最終層の開口を通して多層
相互接続集積回路チップの全層より少ない層内に封入材
を柱状に塗布する追加ステップを含む、上記（１７）に
記載の方法。 （１９）前記半犠牲誘電媒体がＣＶＤダイヤモンドまた
はＤＬＣを含む、上記（１７）に記載の方法。 （２０）気体誘電体媒体を有する集積回路チップを作成
するための方法であって、 ａ．少なくとも１つのデバイスおよび少なくとも１つの
基板層導電性バイア相互接続を画定する基板層メタライ
ゼーション層を支持する半導体基板を提供するステップ
と、 ｂ．第１犠牲ＣＶＤダイヤモンド層を堆積して、前記基
板層メタライゼーション層を前記少なくとも１つのデバ
イスおよび少なくとも１つの基板層相互接続と同一高さ
に充填し、前記第１犠牲ＣＶＤダイヤモンド層上に第１
暫定ハード・マスクを作成するステップと、 ｃ．前記第１暫定ハード・マスクおよび前記第１犠牲Ｃ
ＶＤダイヤモンド層の予め選択された位置の予め選択さ
れた数の開口をエッチングし、前記開口に導電性材料を
充填して、前記基板メタライゼーション層と電気的に連
絡している第１バイア層を形成し、かつ残存している第
１暫定ハード・マスクを除去するステップと、 ｄ．第２犠牲ＣＶＤダイヤモンド層を前記第１犠牲ＣＶ
Ｄダイヤモンド層の上に堆積し、前記第２犠牲ＣＶＤダ
イヤモンド層の上に第２暫定ハード・マスクを作成する
ステップと、 ｅ．前記第２暫定ハード・マスクおよび前記第２犠牲Ｃ
ＶＤダイヤモンド層を通る予め選択された位置の予め選
択された数の開口をエッチングし、前記開口に導電性材
料を充填して、前記第１バイア層と電気的に連絡してい
る局所相互接続層を提供し、前記第２暫定ハード・マス
クを除去するステップと、 ｆ．所望の層数が作成され、最終永久ハード・マスクが
作成されるまで、ステップｂないしｅを繰り返すステッ
プと、 ｇ．前記最終ハード・マスクの予め選択された位置の予
め選択された数の開口をエッチングし、そこを通して前
記犠牲ＣＶＤダイヤモンド誘電体の少なくとも一部を除
去し、除去された犠牲ＣＶＤダイヤモンドの代わりに気
体誘電媒体を残すステップと を含む方法。 （２１）封入層を堆積して前記気体誘電体を外部環境か
ら封鎖する追加ステップを含む、上記（２０）に記載の
方法。 （２２）前記ハード・マスクを作成するステップが、ハ
ード・マスクをフォトレジストで被覆し、前記ハード・
マスクおよび前記犠牲ＣＶＤダイヤモンドでエッチング
すべき開口の予め選択された数および予め選択された位
置に対応する開口を前記レジストにフォトリソグラフィ
により露光して現像することを含む、上記（２０）に記
載の方法。 （２３）前記基板層メタライゼーション層に画定される
前記少なくとも１つのデバイスが少なくとも１つのゲー
トを含む、上記（２０）に記載の方法。 （２４）前記ハード・マスクが酸化シリコンまたは窒化
シリコンを含む、上記（２０）に記載の方法。 （２５）気体誘電媒体を残す前記ステップが、不活性ガ
ス、窒素、空気、二酸化炭素、およびそれらの混合物か
ら成るグループから選択された誘電媒体を残すことを含
む、上記（２０）に記載の方法。 （２６）開口に導電性材料を充填する前記ステップが、
アルミニウム、アルミニウム銅、銅、タングステン、お
よびドープされたポリシリコンから成るグループから選
択された導電性材料を開口に充填することを含む、上記
（２０）に記載の方法。 （２７）封入材を堆積する前記ステップが、ＣＶＤダイ
ヤモンドを含む封入材を堆積することを含む、上記（２
０）に記載の方法。 （２８）ダイヤモンドまたはダイヤモンド様炭素誘電体
を少なくとも１つの層に供給し、予め選択された数の複
数層の完成後に、最終ハード・マスク層の少なくとも１
つの開口を通して等方性酸素エッチング法でエッチング
することによって前記誘電体を除去し、チップ構造を封
入することを含む、多層相互接続集積回路チップ構造の
少なくとも１つの層に気体誘電媒体を形成する方法。
【図面の簡単な説明】
【図１】デバイスおよびアイソレーションが形成された
後のＣＭＯＳチップ構造の基板層の断面図である。
【図２】第１犠牲誘電体層がゲート間に堆積され、平坦
化され、第１ハード・マスクが全体に堆積された後の図
１に示す層を示した断面図である。
【図３】ハード・マスクに選択的に開口が設けられ、犠
牲誘電体が選択的にエッチングされ、導電性バイアを形
成するために充填され、ハード・マスクの残りが除去さ
れた後の図２に示した構造の断面図である。
【図４】第２犠牲誘電体層が堆積され、選択的にエッチ
ングされ、予め選択された位置に導電性バイアを形成す
るために充填された、図３に示した構造の断面図であ
る。
【図５】第３犠牲誘電体層が堆積され、選択的にエッチ
ングされ、図４で形成された選択された導電性バイアと
電気的に連絡している第１局所相互接続導電性配線層を
形成するために充填された、図４に示した構造の断面図
である。
【図６】前の図について述べた通り、最終導電性バイア
層、次いで第２配線層が犠牲誘電媒体中に形成され、最
終ハード・マスクが全体的に、かつ第２配線層が形成さ
れた後に堆積された、図５に示した構造の断面図であ
る。
【図７】最終ハード・マスクにフォトレジストが塗布さ
れ、開口がパターン形成された後の構造の断面図であ
る。
【図８】全ての犠牲誘電体が最終ハード・マスクにパタ
ーン形成された開口を通して構造から除去された状態の
断面図である。
【図９】ＣＶＤダイヤモンドが封入材として図８の構造
上に堆積され、下部相互接続層を外部環境から封鎖して
いる構造の断面図である。
【図１０】ＣＶＤダイヤモンドが、デバイス、線、また
はバイアのパッキング密度が高い領域からだけＣＶＤダ
イヤモンドを除去し、気体誘電体をこれらの特定の領域
のみに限定している構造の断面図である。
【符号の説明】
０ 基板 １ 酸化物アイソレーション領域 ２ ゲート ３ ＣＶＤダイヤモンド ４ ハード・マスク ５ バイア ６ 誘電体層 ８ 相互接続
フロントページの続き (72)発明者 ルイス・エル・シュ アメリカ合衆国12524 ニューヨーク州 フィッシュキル クロスビー・コート ９ (56)参考文献 特開 平８−250593（ＪＰ，Ａ) 特開 平11−67906（ＪＰ，Ａ) 特開 平８−64591（ＪＰ，Ａ) 特開 平11−126820（ＪＰ，Ａ) 特開 平10−294316（ＪＰ，Ａ) 特開 平10−199978（ＪＰ，Ａ) 特開 平９−237831（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/314

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】ａ. 半導体基板層であって、その上に少な
    くとも１つのMOSデバイス及び少なくとも１つの第１の
    ビアが形成されている半導体基板層と、ｂ.前記半導体基板層の上に形成された、選択された前
    記MOSのゲート又は第１のビアに接続された第２のビア
    及び前記第２のビア相互を接続する少なくとも１つの局
    所相互接続を含む層と 、ｃ.前記第２のビアを含む層の上に形成された、前記第
    ２のビア又は前記局所相互接続に接続された第３のビア
    を含む層と、 ｄ.前記第３のビアを含む層の上に形成された、前記第
    ３のビアに接続された配線を含む層 と、ｅ.前記配線を含む層の上に形成され且つ複数の開口を
    有するハード・マスク層とを有し、 前記各ビア、接続及び配線が気体誘電媒体に埋め込まれ
    た多層集積回路チップ構造において 、前記ハード・マスク層の上に堆積されたダイヤモンド層
    と、 前記ハード・マスク層の開口から、該開口の下方の前記
    配線まで略円錐状に堆積されたダイヤモンド堆積物とを
    さらに有することを特徴とする、多層集積回路チップ構
    造 。
  2. 【請求項２】前記気体誘電媒体がネオン、アルゴン、ヘ
    リウム、空気、窒素、二酸化炭素、およびそれらの混合
    物から成るグループから選択される、請求項１に記載の
    多層集積回路チップ構造。
  3. 【請求項３】前記半導体基板がシリコン、ガリウムヒ
    素、シリコンオンオキサイド、およびシリコンゲルマニ
    ウムから成るグループから選択される、請求項１または
    ２に記載の多層集積回路チップ構造。
  4. 【請求項４】前記ビアおよび前記配線がアルミニウム、
    アルミニウム銅、銅、タングステン、およびドープされ
    たポリシリコンから成るグループから選択される、請求
    項１〜３のいずれか１項に記載の多層集積回路チップ構
    造。
  5. 【請求項５】前記ハード・マスクが酸化シリコンまたは
    窒化シリコンを含む、請求項１〜４のいずれか１項に記
    載の多層集積回路チップ構造。
  6. 【請求項６】前記配線を含む層の上で且つ前記ハード・
    マスク層の下に、配線を含む層の少なくとも１つとビア
    を含む層の少なくとも１つとをさらに含み、該配線を含
    む層と該ビアを含む層とが交互に積層されている、請求
    項１〜５のいずれか１項記載の多層集積回路チップ。
  7. 【請求項７】気体誘電体媒体を有する集積回路チップを
    作成するための方法であって、 ａ．少なくとも１つのMOSデバイスが形成された半導体
    基板を提供するステップと、 ｂ．前記基板上に化学気相成長（ＣＶＤ）により第１の
    ダイヤモンド層を堆積して平坦化し、該第１のダイヤモ
    ンド層上に第１のハード・マスク層を作成するステップ
    と、 ｃ．前記第１のハード・マスク層及び前記第１のダイヤ
    モンド層を通る予め選択された位置の予め選択された数
    の開口をエッチングし、前記開口に導電性材料を充填し
    て第１のビア層を形成し、かつ残存している前記第１の
    ハード・マスク層を除去するステップと、 ｄ．第２のダイヤモンド層を前記第１のダイヤモンド層
    の上に堆積し、前記第２のダイヤモンド層の上に第２の
    ハード・マスク層を作成するステップと、 ｅ．前記第２のハード・マスク層および前記第２のダイ
    ヤモンド層を通る予め選択された位置の予め選択された
    数の開口をエッチングし、前記開口に導電性材料を充填
    して、第１のビア又は選択された前記MOSのゲートに接
    続される第２のビア及び第２のビア同士を接続する局所
    相互接続を形成し、前記第２のハード・マスク層を除去
    するステップと、 ｆ．所望の層数が作成されるまでステップｂないしｅを
    繰り返すステップであって、但し、残存する最上層のハ
    ード・マスク層は除去しない、ステップと、 ｇ．前記最上層のハード・マスク層の予め選択された位
    置の予め選択された数の開口をエッチングし、該開口を
    通して前記ダイヤモンド層の少なくとも一部を除去し、
    除去されたダイヤモンドの代わりに気体誘電媒体を残す
    ステップとを含む方法。
  8. 【請求項８】前記最上層のハード・マスク層の上にダイ
    ヤモンドを堆積するステップをさらに含む、請求項７に
    記載の方法。
  9. 【請求項９】前記ダイヤモンドを堆積するステップが、
    不活性ガス雰囲気下で行われ、該不活性ガスがチップ内
    に封入されることを特徴とする、請求項８に記載の方
    法。
  10. 【請求項１０】前記開口の形成が、フォトリソグラフィ
    により行われる、請求項７〜９のいずれか１項に記載の
    方法。
  11. 【請求項１１】前記ハード・マスク層が酸化シリコンま
    たは窒化シリコンを含む、請求項７〜１０のいずれか１
    項に記載の方法。
  12. 【請求項１２】気体誘電媒体が、不活性ガス、窒素、空
    気、二酸化炭素、およびそれらの混合物から成るグルー
    プから選択される、請求項７〜１１のいずれか１項に記
    載の方法。
  13. 【請求項１３】不活性ガスがアルゴンまたはヘリウムで
    ある、請求項１２に記載の方法。
  14. 【請求項１４】開口に導電性材料を充填する前記ステッ
    プが、アルミニウム、アルミニウム銅、銅、タングステ
    ン、およびドープされたポリシリコンから成るグループ
    から選択された導電性材料を開口に充填することを含
    む、請求項７〜１３のいずれか１項に記載の方法。
JP2000245862A 1999-08-14 2000-08-14 集積回路チップ構造及びその製造方法 Expired - Fee Related JP3449614B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/374839 1999-08-14
US09/374,839 US6255712B1 (en) 1999-08-14 1999-08-14 Semi-sacrificial diamond for air dielectric formation

Publications (2)

Publication Number Publication Date
JP2001102453A JP2001102453A (ja) 2001-04-13
JP3449614B2 true JP3449614B2 (ja) 2003-09-22

Family

ID=23478397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000245862A Expired - Fee Related JP3449614B2 (ja) 1999-08-14 2000-08-14 集積回路チップ構造及びその製造方法

Country Status (3)

Country Link
US (1) US6255712B1 (ja)
JP (1) JP3449614B2 (ja)
KR (1) KR100378771B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596624B1 (en) 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
US6413827B2 (en) 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6677209B2 (en) 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
US6463632B2 (en) * 2001-02-07 2002-10-15 Hans Oetiker Ag Maschinen-Und Apparatefabrik Guide arrangement for tightening tool emplacement in hose clamps provided with plastically deformable ears
JP2002289687A (ja) * 2001-03-27 2002-10-04 Sony Corp 半導体装置、及び、半導体装置における配線形成方法
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
US20050137882A1 (en) * 2003-12-17 2005-06-23 Cameron Don T. Method for authenticating goods
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7534696B2 (en) * 2006-05-08 2009-05-19 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
JP4978501B2 (ja) * 2008-02-14 2012-07-18 日本電気株式会社 熱型赤外線検出器及びその製造方法
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
FR2958640B1 (fr) * 2010-04-07 2012-05-04 Commissariat Energie Atomique Procede de fabrication d'un materiau poreux en diamant de synthese
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
KR102460075B1 (ko) 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
EP3506342A4 (en) * 2016-08-25 2019-08-28 Sony Semiconductor Solutions Corporation SEMICONDUCTOR COMPONENT, IMAGE RECORDING DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR CONSTRUCTION ELEMENT
CN117393536A (zh) * 2020-04-27 2024-01-12 联华电子股份有限公司 半导体元件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789559A (en) 1988-06-17 1998-08-04 Genelabs Technologies, Inc. DNA sequences of enterically transmitted non-A/non-B hepatitis viral agent
EP0550910A1 (en) * 1991-12-31 1993-07-14 Texas Instruments Incorporated Advanced low RC multi-level interconnect technology for high performance integrated circuits
JPH0722583A (ja) 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
US5413962A (en) 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
GB2330001B (en) * 1997-10-06 1999-09-01 United Microelectronics Corp Method of forming an integrated circuit device
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics

Also Published As

Publication number Publication date
KR100378771B1 (ko) 2003-04-07
JP2001102453A (ja) 2001-04-13
KR20010067071A (ko) 2001-07-12
US6255712B1 (en) 2001-07-03

Similar Documents

Publication Publication Date Title
JP3449614B2 (ja) 集積回路チップ構造及びその製造方法
US6495445B2 (en) Semi-sacrificial diamond for air dielectric formation
JP4690509B2 (ja) 改良二重ダマスク構造体
US6140238A (en) Self-aligned copper interconnect structure and method of manufacturing same
US4879257A (en) Planarization process
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US6984577B1 (en) Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US20040232552A1 (en) Air gap dual damascene process and structure
US6486557B1 (en) Hybrid dielectric structure for improving the stiffness of back end of the line structures
TW201705421A (zh) 有未著陸的通孔溶液的用於電容利益的由多立克（ｄｏｒｉｃ）柱支撐的無遮罩的空氣隙
US11101175B2 (en) Tall trenches for via chamferless and self forming barrier
TW201931444A (zh) 中段製程自對準直接圖案接觸窗
US20040084726A1 (en) Semiconductor device having heat release structure using soi substrate and fabrication method thereof
JP2004172620A (ja) エアギャップを有する集積回路及びその製作方法
US6465112B2 (en) Method for fabricating semiconductor device
US6413847B1 (en) Method of forming dummy metal pattern
JP3802002B2 (ja) 半導体装置の製造方法
US6835645B2 (en) Method for fabricating semiconductor device
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
JPH11186274A (ja) デュアル・ダマスク技術
JP3691982B2 (ja) 半導体装置の製造方法
US6097093A (en) Structure of a dual damascene
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
JP2002043433A (ja) 二重ダマシーン構造およびコンデンサを有する集積回路を製造するためのプロセス

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees