JP3435186B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3435186B2 JP3435186B2 JP08888093A JP8888093A JP3435186B2 JP 3435186 B2 JP3435186 B2 JP 3435186B2 JP 08888093 A JP08888093 A JP 08888093A JP 8888093 A JP8888093 A JP 8888093A JP 3435186 B2 JP3435186 B2 JP 3435186B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- wiring
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の絶縁膜の
改良に関し、特に、配線層間における絶縁膜の比誘電率
の低減及び防水性の向上を図るものである。
改良に関し、特に、配線層間における絶縁膜の比誘電率
の低減及び防水性の向上を図るものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の高密度集積回路にあっ
ては半導体素子同士やパッド電極等との接続を行うた
め、配線を２層以上にした多層配線が用いられる。この
多層配線における配線層間の絶縁のために層間絶縁膜が
形成され、層間絶縁膜にはシリコン酸化膜が用いられ
る。この場合のシリコン酸化膜は、例えば主原料ガスに
テトラエトキシランを用いてプラズマＣＶＤ法により作
成される。このプラズマＣＶＤ法で形成した不純物を含
まないシリコン酸化膜は比誘電率が４．１程度ある。最
も比誘電率の低いシリコン酸化膜は、熱酸化法によって
形成したシリコン酸化膜であり、３．９である。
ては半導体素子同士やパッド電極等との接続を行うた
め、配線を２層以上にした多層配線が用いられる。この
多層配線における配線層間の絶縁のために層間絶縁膜が
形成され、層間絶縁膜にはシリコン酸化膜が用いられ
る。この場合のシリコン酸化膜は、例えば主原料ガスに
テトラエトキシランを用いてプラズマＣＶＤ法により作
成される。このプラズマＣＶＤ法で形成した不純物を含
まないシリコン酸化膜は比誘電率が４．１程度ある。最
も比誘電率の低いシリコン酸化膜は、熱酸化法によって
形成したシリコン酸化膜であり、３．９である。
【０００３】
【発明が解決しようとする課題】ところで、半導体装置
にはより動作の高速化が求められており、このために
は、比誘電率の低い絶縁膜を形成して配線における容量
を低減することが有効である。
にはより動作の高速化が求められており、このために
は、比誘電率の低い絶縁膜を形成して配線における容量
を低減することが有効である。
【０００４】しかしながら、上記したように熱酸化法に
よってシリコン酸化膜を形成しても比誘電率が３．９が
限界である。また、プラズマＣＶＤ法によるシリコン酸
化膜の堆積では比誘電率が４．１よりも下がらない。ま
た、このシリコン酸化膜を大気中に放置しておくと大気
中の水分を吸収する。水分を吸収したシリコン酸化膜
は、比誘電率が更に高くなってＬＳＩの配線相互間の線
間容量が大きくなりＬＳＩの動作速度を低下させる。シ
リコン酸化膜が大気中の水分を吸収し、その水分がトラ
ンジスタ領域まで拡散すると、トランジスタ部分でホッ
トキャリアによる信頼性を劣化させてしまうという問題
も生ずる。よって、本発明は、誘電率がより小さく信頼
性の高い絶縁膜を備える半導体装置を提供することを目
的とする。
よってシリコン酸化膜を形成しても比誘電率が３．９が
限界である。また、プラズマＣＶＤ法によるシリコン酸
化膜の堆積では比誘電率が４．１よりも下がらない。ま
た、このシリコン酸化膜を大気中に放置しておくと大気
中の水分を吸収する。水分を吸収したシリコン酸化膜
は、比誘電率が更に高くなってＬＳＩの配線相互間の線
間容量が大きくなりＬＳＩの動作速度を低下させる。シ
リコン酸化膜が大気中の水分を吸収し、その水分がトラ
ンジスタ領域まで拡散すると、トランジスタ部分でホッ
トキャリアによる信頼性を劣化させてしまうという問題
も生ずる。よって、本発明は、誘電率がより小さく信頼
性の高い絶縁膜を備える半導体装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置は、複数の半導体素子が表
面に形成される半導体基板と、上記半導体基板上に形成
され、上記半導体素子を接続して電気回路を形成する複
数の配線膜と、上記配線膜上に形成され、窒素を含むシ
リコン酸化膜と、上記窒素を含むシリコン酸化膜上に形
成され、上記配線膜相互間を絶縁する、弗素を含むシリ
コン酸化膜と、上記弗素を含むシリコン酸化膜上に形成
され、窒素を含むシリコン酸化膜と、を備えていること
を特徴とする。上記各窒素を含むシリコン酸化膜中に
は、窒素−水素（Ｎ−Ｈ）結合が形成されているものと
するとよい。上記弗素を含むシリコン酸化膜は、上面が
平坦化されているものとするとよい。
め、本発明に係る半導体装置は、複数の半導体素子が表
面に形成される半導体基板と、上記半導体基板上に形成
され、上記半導体素子を接続して電気回路を形成する複
数の配線膜と、上記配線膜上に形成され、窒素を含むシ
リコン酸化膜と、上記窒素を含むシリコン酸化膜上に形
成され、上記配線膜相互間を絶縁する、弗素を含むシリ
コン酸化膜と、上記弗素を含むシリコン酸化膜上に形成
され、窒素を含むシリコン酸化膜と、を備えていること
を特徴とする。上記各窒素を含むシリコン酸化膜中に
は、窒素−水素（Ｎ−Ｈ）結合が形成されているものと
するとよい。上記弗素を含むシリコン酸化膜は、上面が
平坦化されているものとするとよい。
【０００６】
【作用】不純物として弗素を含ませて比誘電率を３．９
よりも小さくしたシリコン酸化膜と、不純物として、例
えば窒素を含ませて防水性を備えたシリコン酸化膜と、
を積層した複合構造のシリコン酸化膜を配線相互間の絶
縁膜として用いることにより、絶縁膜の比誘電率を小さ
くし、かつ、絶縁膜への大気中からの水分の吸収と透過
を防ぐことが可能となる。この結果、配線容量を低減し
て半導体装置の動作速度を向上することが可能となる。
よりも小さくしたシリコン酸化膜と、不純物として、例
えば窒素を含ませて防水性を備えたシリコン酸化膜と、
を積層した複合構造のシリコン酸化膜を配線相互間の絶
縁膜として用いることにより、絶縁膜の比誘電率を小さ
くし、かつ、絶縁膜への大気中からの水分の吸収と透過
を防ぐことが可能となる。この結果、配線容量を低減し
て半導体装置の動作速度を向上することが可能となる。
【０００７】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明を適用した半導体装置にお
ける層間絶縁膜構造の第１の参考例を示している。同図
において、知られている方法によってトランジスタ素子
等が表面に形成された半導体基板１上にアルミニウムや
銅等による金属配線２が形成されている。この半導体基
板１の表面及び金属配線２を覆うように、弗素を含むシ
リコン酸化膜３がプラズマＣＶＤ法によって堆積され
る。シリコン酸化膜３は、例えば、主原料ガスとしてテ
トラエトキシシランを用い、不純物として弗素を加え
る。ここで、弗素を加えるのは、シリコン酸化膜中に弗
素を微量加えると比誘電率が低下することを見出したか
らである。不純物として加える弗素の量を後述するよう
に適当に選定することによって、従来製法によるシリコ
ン酸化膜の比誘電率の限界値である、比誘電率３．９よ
りも容易に小さい値にすることができる。この不純物と
して弗素を含むシリコン酸化膜３の堆積に続いて、例え
ば、窒素を含むシリコン酸化膜４の堆積を行う。シリコ
ン酸化膜４の形成は、ＣＶＤ装置の真空を維持したま
ま、すなわち、シリコン酸化膜３を形成した基板が大気
に触れないようにして、シリコン酸化膜３の形成に引続
いて連続したプラズマＣＶＤ法によって行われる。シリ
コン酸化膜４を形成するプラズマＣＶＤ法では、例え
ば、主原料ガスとしてテトラエトキシシランを用い、不
純物として窒素を加える。窒素を含むシリコン酸化膜４
は、酸化膜中に、窒素−水素（Ｎ−Ｈ）結合が形成さ
れ、シリコン酸化膜３及び４中への水分の吸収、拡散を
防止する。このような工程によって図１に示すシリコン
酸化膜による層間絶縁膜構造が得られる。
て説明する。図１は、本発明を適用した半導体装置にお
ける層間絶縁膜構造の第１の参考例を示している。同図
において、知られている方法によってトランジスタ素子
等が表面に形成された半導体基板１上にアルミニウムや
銅等による金属配線２が形成されている。この半導体基
板１の表面及び金属配線２を覆うように、弗素を含むシ
リコン酸化膜３がプラズマＣＶＤ法によって堆積され
る。シリコン酸化膜３は、例えば、主原料ガスとしてテ
トラエトキシシランを用い、不純物として弗素を加え
る。ここで、弗素を加えるのは、シリコン酸化膜中に弗
素を微量加えると比誘電率が低下することを見出したか
らである。不純物として加える弗素の量を後述するよう
に適当に選定することによって、従来製法によるシリコ
ン酸化膜の比誘電率の限界値である、比誘電率３．９よ
りも容易に小さい値にすることができる。この不純物と
して弗素を含むシリコン酸化膜３の堆積に続いて、例え
ば、窒素を含むシリコン酸化膜４の堆積を行う。シリコ
ン酸化膜４の形成は、ＣＶＤ装置の真空を維持したま
ま、すなわち、シリコン酸化膜３を形成した基板が大気
に触れないようにして、シリコン酸化膜３の形成に引続
いて連続したプラズマＣＶＤ法によって行われる。シリ
コン酸化膜４を形成するプラズマＣＶＤ法では、例え
ば、主原料ガスとしてテトラエトキシシランを用い、不
純物として窒素を加える。窒素を含むシリコン酸化膜４
は、酸化膜中に、窒素−水素（Ｎ−Ｈ）結合が形成さ
れ、シリコン酸化膜３及び４中への水分の吸収、拡散を
防止する。このような工程によって図１に示すシリコン
酸化膜による層間絶縁膜構造が得られる。
【０００８】後述するように、防水を目的とするシリコ
ン酸化膜４は、低比誘電率のシリコン酸化膜３に水分が
侵入して比誘電率が増加することを防止できるように形
成されていれば良く、直接シリコン酸化膜３上に形成さ
れる場合の他、シリコン酸化膜３及び４間に他の薄膜が
介在する構造であっても良い。なお、窒素を含むシリコ
ン酸化膜４の主たる役割は水分の酸化膜への侵入防止で
あり、同じ機能を果たす、好ましくは比誘電率の低い別
種の絶縁膜を用いることができる。
ン酸化膜４は、低比誘電率のシリコン酸化膜３に水分が
侵入して比誘電率が増加することを防止できるように形
成されていれば良く、直接シリコン酸化膜３上に形成さ
れる場合の他、シリコン酸化膜３及び４間に他の薄膜が
介在する構造であっても良い。なお、窒素を含むシリコ
ン酸化膜４の主たる役割は水分の酸化膜への侵入防止で
あり、同じ機能を果たす、好ましくは比誘電率の低い別
種の絶縁膜を用いることができる。
【０００９】図６は、プラズマＣＶＤ法によるシリコン
酸化膜の形成において、弗素をシリコン酸化膜に加えた
ときの比誘電率の変化を示している。同図において、縦
軸は比誘電率、横軸はシリコン酸化膜中におけるシリコ
ン・弗素結合（Ｓｉ−Ｆ）とシリコン・酸素結合（Ｓｉ
−Ｏ）との比率を示している。この図に示される関係に
より、弗素をシリコン酸化膜中に微量含ませるだけで比
誘電率の低下が生じ、しかも、加えられる弗素量の増加
に応じて比誘電率が減少する。従って、単一のシリコン
酸化膜による絶縁膜、同種或いは異種の複数のシリコン
酸化膜を積層して形成される絶縁膜の比誘電率をある範
囲内で低い値に選定することが可能である。
酸化膜の形成において、弗素をシリコン酸化膜に加えた
ときの比誘電率の変化を示している。同図において、縦
軸は比誘電率、横軸はシリコン酸化膜中におけるシリコ
ン・弗素結合（Ｓｉ−Ｆ）とシリコン・酸素結合（Ｓｉ
−Ｏ）との比率を示している。この図に示される関係に
より、弗素をシリコン酸化膜中に微量含ませるだけで比
誘電率の低下が生じ、しかも、加えられる弗素量の増加
に応じて比誘電率が減少する。従って、単一のシリコン
酸化膜による絶縁膜、同種或いは異種の複数のシリコン
酸化膜を積層して形成される絶縁膜の比誘電率をある範
囲内で低い値に選定することが可能である。
【００１０】図７は、各種シリコン酸化膜の比誘電率の
比較を示している。従来のプラズマＣＶＤ法によるシリ
コン酸化膜の比誘電率は４．１程度である。熱酸化によ
って形成した最も低いシリコン酸化膜の誘電率は３．９
程度である。これに対し、本発明の弗素を含むシリコン
酸化膜３の比誘電率は約３．４６、窒素を含むシリコン
酸化膜４の比誘電率４は約３．９である。更に、シリコ
ン酸化膜３及び４による積層構造によって形成されるシ
リコン酸化膜の比誘電率は約３．５である。これは、同
図に示す従来のプラズマＣＶＤ法や熱酸化法によって形
成されるシリコン酸化膜に比べて十分に小さい値であ
る。このように積層構造の酸化膜の比誘電率が低いの
は、弗素を含むシリコン酸化膜の比誘電率が特に低いこ
と、弗素を含むシリコン酸化膜は配線間の絶縁を目的と
して厚く堆積され、窒素を含むシリコン酸化膜は薄く堆
積されるので、弗素を含むシリコン酸化膜の誘電率がよ
り大きく影響すること、窒素を含むシリコン酸化膜によ
って絶縁層の表面が被覆された結果、シリコン酸化膜中
への水分の侵入が遮断され、シリコン酸化膜中の水分が
極めて少ないために低い比誘電率が維持されるためであ
る。前述したように、図７に示される本発明の積層構造
のシリコン酸化膜における比誘電率３．５は、図６に示
すようにシリコン酸化膜中の弗素の含有量によって調整
可能である。
比較を示している。従来のプラズマＣＶＤ法によるシリ
コン酸化膜の比誘電率は４．１程度である。熱酸化によ
って形成した最も低いシリコン酸化膜の誘電率は３．９
程度である。これに対し、本発明の弗素を含むシリコン
酸化膜３の比誘電率は約３．４６、窒素を含むシリコン
酸化膜４の比誘電率４は約３．９である。更に、シリコ
ン酸化膜３及び４による積層構造によって形成されるシ
リコン酸化膜の比誘電率は約３．５である。これは、同
図に示す従来のプラズマＣＶＤ法や熱酸化法によって形
成されるシリコン酸化膜に比べて十分に小さい値であ
る。このように積層構造の酸化膜の比誘電率が低いの
は、弗素を含むシリコン酸化膜の比誘電率が特に低いこ
と、弗素を含むシリコン酸化膜は配線間の絶縁を目的と
して厚く堆積され、窒素を含むシリコン酸化膜は薄く堆
積されるので、弗素を含むシリコン酸化膜の誘電率がよ
り大きく影響すること、窒素を含むシリコン酸化膜によ
って絶縁層の表面が被覆された結果、シリコン酸化膜中
への水分の侵入が遮断され、シリコン酸化膜中の水分が
極めて少ないために低い比誘電率が維持されるためであ
る。前述したように、図７に示される本発明の積層構造
のシリコン酸化膜における比誘電率３．５は、図６に示
すようにシリコン酸化膜中の弗素の含有量によって調整
可能である。
【００１１】シリコン酸化膜における水分の吸収、拡散
を図８を参照して説明する。同図において、縦軸は水の
分子数に比例した相対的な目盛を、横軸はシリコン酸化
膜の種類を示している。従来のプラズマＣＶＤ法によっ
て形成した不純物を含まないシリコン酸化膜から放出さ
れる水分の量に比べて、本発明による窒素を含むシリコ
ン酸化膜４は水分の放出（吸収、拡散）が極めて少ない
ことが分かる。窒素を含むシリコン酸化膜４において
は、Ｎ−Ｈ結合とＳｉ−Ｏ結合との比（Ｎ−Ｈ）／（Ｓ
ｉ−Ｏ）が増加するにつれて水分の拡散に対するバリア
性は増加する。窒素が僅かに入っているだけでバリア性
は発揮され、例えばＮ−Ｈ結合が１．５％以上あれば良
い。同図に示すように、この窒素を含むシリコン酸化膜
を弗素を含むシリコン酸化膜上に形成して、シリコン酸
化膜中への水分の吸収、拡散の防止を図った本発明の積
層構造のシリコン酸化膜も水分の放出量が極めて少な
い。従って、表面が窒素を含むシリコン酸化膜４で被覆
された本発明の層間絶縁膜の構造によれば外部からの水
分の侵入による比誘電率の上昇を防止することが可能で
ある。このような構造を有するシリコン酸化膜を、例え
ば多層配線の層間絶縁膜としてＬＳＩに用いると、配線
に付随するキャパシタが減少してＬＳＩの動作速度はよ
り早くなる。例えば、配線膜間での層間絶縁膜の比誘電
率を３．５程度まで低減することができ、こうした場合
には、従来構造の絶縁膜を用いた場合に比して配線間容
量を約１３％低減することができる。この容量の低減に
よって配線部分が複雑でかつ配線量が多いＬＳＩを動作
させたときの伝送速度は、従来の酸化膜による従来膜構
造の場合に比して約１０％の向上が見られる。
を図８を参照して説明する。同図において、縦軸は水の
分子数に比例した相対的な目盛を、横軸はシリコン酸化
膜の種類を示している。従来のプラズマＣＶＤ法によっ
て形成した不純物を含まないシリコン酸化膜から放出さ
れる水分の量に比べて、本発明による窒素を含むシリコ
ン酸化膜４は水分の放出（吸収、拡散）が極めて少ない
ことが分かる。窒素を含むシリコン酸化膜４において
は、Ｎ−Ｈ結合とＳｉ−Ｏ結合との比（Ｎ−Ｈ）／（Ｓ
ｉ−Ｏ）が増加するにつれて水分の拡散に対するバリア
性は増加する。窒素が僅かに入っているだけでバリア性
は発揮され、例えばＮ−Ｈ結合が１．５％以上あれば良
い。同図に示すように、この窒素を含むシリコン酸化膜
を弗素を含むシリコン酸化膜上に形成して、シリコン酸
化膜中への水分の吸収、拡散の防止を図った本発明の積
層構造のシリコン酸化膜も水分の放出量が極めて少な
い。従って、表面が窒素を含むシリコン酸化膜４で被覆
された本発明の層間絶縁膜の構造によれば外部からの水
分の侵入による比誘電率の上昇を防止することが可能で
ある。このような構造を有するシリコン酸化膜を、例え
ば多層配線の層間絶縁膜としてＬＳＩに用いると、配線
に付随するキャパシタが減少してＬＳＩの動作速度はよ
り早くなる。例えば、配線膜間での層間絶縁膜の比誘電
率を３．５程度まで低減することができ、こうした場合
には、従来構造の絶縁膜を用いた場合に比して配線間容
量を約１３％低減することができる。この容量の低減に
よって配線部分が複雑でかつ配線量が多いＬＳＩを動作
させたときの伝送速度は、従来の酸化膜による従来膜構
造の場合に比して約１０％の向上が見られる。
【００１２】図２は、本発明の第１の実施例を示してい
る。同図において図１と対応する部分には同一符号を付
し、かかる部分の説明は省略する。この実施例では、半
導体基板１及び金属配線２の上に不純物として窒素を含
むシリコン酸化膜４1 をプラズマＣＶＤ法によって形成
する。その上に不純物として弗素を比誘電率が３．９よ
りも小さくなるような量で加えてシリコン酸化膜３をプ
ラズマＣＶＤ法によって形成する。更に、その上に窒素
を含むシリコン膜４2 をプラズマＣＶＤ法によって形成
している。これ等のプロセスは、プラズマＣＶＤ装置に
よって、大気に触れることなく、連続的に行うことが可
能である。
る。同図において図１と対応する部分には同一符号を付
し、かかる部分の説明は省略する。この実施例では、半
導体基板１及び金属配線２の上に不純物として窒素を含
むシリコン酸化膜４1 をプラズマＣＶＤ法によって形成
する。その上に不純物として弗素を比誘電率が３．９よ
りも小さくなるような量で加えてシリコン酸化膜３をプ
ラズマＣＶＤ法によって形成する。更に、その上に窒素
を含むシリコン膜４2 をプラズマＣＶＤ法によって形成
している。これ等のプロセスは、プラズマＣＶＤ装置に
よって、大気に触れることなく、連続的に行うことが可
能である。
【００１３】この弗素を含むシリコン酸化膜３を窒素を
含むシリコン酸化膜４1 及び４2 で挟む積層構造では、
次の利点がある。すなわち、図１に示すＬＳＩの製造工
程においてシリコン酸化膜３及び４にビア開孔し、金属
配線２にコンタクトをとるとき、ビアホール側壁からシ
リコン酸化膜３に水分が侵入してしまう。この水分の下
地トランジスタ部への拡散が、配線部及び下地トランジ
スタ部の上に形成された窒素を含むシリコン酸化膜４1
によって防止される。勿論、開孔部以外では第１の参考
例と同様に大気中に放置していても、最上層の窒素を含
むシリコン酸化膜４2 の効果により水分の侵入はない。
このためＬＳＩの信頼性を劣化させることはない。
含むシリコン酸化膜４1 及び４2 で挟む積層構造では、
次の利点がある。すなわち、図１に示すＬＳＩの製造工
程においてシリコン酸化膜３及び４にビア開孔し、金属
配線２にコンタクトをとるとき、ビアホール側壁からシ
リコン酸化膜３に水分が侵入してしまう。この水分の下
地トランジスタ部への拡散が、配線部及び下地トランジ
スタ部の上に形成された窒素を含むシリコン酸化膜４1
によって防止される。勿論、開孔部以外では第１の参考
例と同様に大気中に放置していても、最上層の窒素を含
むシリコン酸化膜４2 の効果により水分の侵入はない。
このためＬＳＩの信頼性を劣化させることはない。
【００１４】図３は、本願発明の第２の参考例を示して
いる。同図において図２と対応する不部には同一符号を
付し、かかる部分の説明は省略する。この参考例では、
低比誘電率のシリコン酸化膜及び防水性のシリコン酸化
膜を２組積層する構成としている。すなわち、半導体基
板１及び金属配線２の上に不純物として弗素を含むシリ
コン酸化膜３1 が形成され、その上に不純物として窒素
を含むシリコン酸化膜４1 が形成されている。その上に
不純物として弗素を含むシリコン酸化膜３2 が形成さ
れ、更に、その上に窒素を含むシリコン膜４2 が形成さ
れている。
いる。同図において図２と対応する不部には同一符号を
付し、かかる部分の説明は省略する。この参考例では、
低比誘電率のシリコン酸化膜及び防水性のシリコン酸化
膜を２組積層する構成としている。すなわち、半導体基
板１及び金属配線２の上に不純物として弗素を含むシリ
コン酸化膜３1 が形成され、その上に不純物として窒素
を含むシリコン酸化膜４1 が形成されている。その上に
不純物として弗素を含むシリコン酸化膜３2 が形成さ
れ、更に、その上に窒素を含むシリコン膜４2 が形成さ
れている。
【００１５】このような積層構造は、層間絶縁膜の形成
途中に、シリコン酸化膜３が比較的に長い時間大気にさ
らされるような場合、例えば、層間絶縁膜を平坦化する
工程が入るような場合に、水分の侵入を可及的に防止で
きる工程を実現できる利点がある。
途中に、シリコン酸化膜３が比較的に長い時間大気にさ
らされるような場合、例えば、層間絶縁膜を平坦化する
工程が入るような場合に、水分の侵入を可及的に防止で
きる工程を実現できる利点がある。
【００１６】例えば、ＬＳＩの多層配線製造工程におい
ては、信頼性の高い配線膜を形成することを目的として
層間絶縁膜の平坦化が行われる。この平坦化は、例え
ば、絶縁膜を厚く堆積した後、この上にフォトレジスト
層を塗布して平坦な表面を形成し、フォトレジスト及び
絶縁膜に対するエッチング速度が等しい溶液を用いて絶
縁膜中までエッチングを行って平坦な絶縁膜を得るレジ
ストエッチバック法、或いは物理的研磨によって絶縁膜
表面を平坦化する方法等によって行われる。このような
平坦化工程は一般的に長時間を要する。長い時間大気中
にさらされると、この間に大気中の水分が半導体基板表
面に形成されている膜から内部に侵入する。
ては、信頼性の高い配線膜を形成することを目的として
層間絶縁膜の平坦化が行われる。この平坦化は、例え
ば、絶縁膜を厚く堆積した後、この上にフォトレジスト
層を塗布して平坦な表面を形成し、フォトレジスト及び
絶縁膜に対するエッチング速度が等しい溶液を用いて絶
縁膜中までエッチングを行って平坦な絶縁膜を得るレジ
ストエッチバック法、或いは物理的研磨によって絶縁膜
表面を平坦化する方法等によって行われる。このような
平坦化工程は一般的に長時間を要する。長い時間大気中
にさらされると、この間に大気中の水分が半導体基板表
面に形成されている膜から内部に侵入する。
【００１７】このため、図３に示すように、半導体素子
が形成されている半導体基板１に金属配線膜２を形成し
た後、弗素を含むシリコン酸化膜３1 をプラズマＣＶＤ
法によって堆積し、この上に窒素を含むシリコン酸化膜
４1 をプラズマＣＶＤ法によって堆積して、低比誘電率
の酸化膜３1 及び防水性の酸化膜４1 を１組積層する。
更に、シリコン酸化膜４1 の上にプラズマＣＶＤ法によ
って弗素を含むシリコン酸化膜３2 を厚く堆積し、前述
した平坦化工程を行う。この平坦化工程では、窒素を含
む防水性のシリコン酸化膜４1 をエッチングしない、或
いは削り取らないようにする。平坦化されたシリコン酸
化膜３2 上に、プラズマＣＶＤ法によって、水分を含ま
ず、弗素を含むシリコン酸化膜３2 を更に堆積して必要
な膜厚にする。この酸化膜３2 の上にプラズマＣＶＤ法
によって窒素を含むシリコン酸化膜４2 を堆積する。
が形成されている半導体基板１に金属配線膜２を形成し
た後、弗素を含むシリコン酸化膜３1 をプラズマＣＶＤ
法によって堆積し、この上に窒素を含むシリコン酸化膜
４1 をプラズマＣＶＤ法によって堆積して、低比誘電率
の酸化膜３1 及び防水性の酸化膜４1 を１組積層する。
更に、シリコン酸化膜４1 の上にプラズマＣＶＤ法によ
って弗素を含むシリコン酸化膜３2 を厚く堆積し、前述
した平坦化工程を行う。この平坦化工程では、窒素を含
む防水性のシリコン酸化膜４1 をエッチングしない、或
いは削り取らないようにする。平坦化されたシリコン酸
化膜３2 上に、プラズマＣＶＤ法によって、水分を含ま
ず、弗素を含むシリコン酸化膜３2 を更に堆積して必要
な膜厚にする。この酸化膜３2 の上にプラズマＣＶＤ法
によって窒素を含むシリコン酸化膜４2 を堆積する。
【００１８】こうして、低比誘電率の酸化膜及び防水性
の酸化膜を２組積層する多層膜構造（３1 及び４1 、３
2 及び４2 ）、或いは製造工程であれば、層間絶縁膜形
成の途中に層間膜の平坦化工程のような水分の侵入しや
すい状態が介在する場合にも水分の侵入を可及的に防止
することが可能となる。
の酸化膜を２組積層する多層膜構造（３1 及び４1 、３
2 及び４2 ）、或いは製造工程であれば、層間絶縁膜形
成の途中に層間膜の平坦化工程のような水分の侵入しや
すい状態が介在する場合にも水分の侵入を可及的に防止
することが可能となる。
【００１９】図４は、本発明の第３の参考例を示してい
る。この参考例では、図１に示す多層酸化膜を形成した
状態から、更に、金属配線２上にシリコン酸化膜３及び
４をエッチングしてビアホールを開孔し、この後、窒素
を含むシリコン酸化膜４ｃをビアホールの側壁及びシリ
コン酸化膜４上に堆積している。
る。この参考例では、図１に示す多層酸化膜を形成した
状態から、更に、金属配線２上にシリコン酸化膜３及び
４をエッチングしてビアホールを開孔し、この後、窒素
を含むシリコン酸化膜４ｃをビアホールの側壁及びシリ
コン酸化膜４上に堆積している。
【００２０】こうすると、窒素を含むシリコン酸化膜４
ｃによって酸化膜に開口したビアホールの側壁から酸化
膜中への水分の侵入・透過を防止することができる。こ
れにより、例えば、側壁から侵入した水分に起因するビ
アホール部分での導通不良の発生を防止することが可能
となる。
ｃによって酸化膜に開口したビアホールの側壁から酸化
膜中への水分の侵入・透過を防止することができる。こ
れにより、例えば、側壁から侵入した水分に起因するビ
アホール部分での導通不良の発生を防止することが可能
となる。
【００２１】図５は、本発明の第２の実施例を示してい
る。この実施例では、図２に示すシリコン酸化膜の積層
構造を繰り返してアルミニウムや銅等の配線膜２1 〜２
3 が多層（３層）配線されている。
る。この実施例では、図２に示すシリコン酸化膜の積層
構造を繰り返してアルミニウムや銅等の配線膜２1 〜２
3 が多層（３層）配線されている。
【００２２】同図において、第１層の配線膜２1 の上
に、窒素を含むシリコン酸化膜４1 が形成される。この
上に弗素を含むシリコン酸化膜３1 及び窒素を含むシリ
コン酸化膜４2 が形成される。配線膜２1 上のシリコン
酸化膜４2 、３1 及び４1 にビアホールを開孔してタン
グステン６1 を堆積する。タングステン６1 及びシリコ
ン酸化膜４2 の一部に第２層の配線膜２2 を形成する。
この配線膜２2 及びシリコン酸化膜４2 上に、窒素を含
むシリコン酸化膜４3 、弗素を含むシリコン酸化膜３2
及び窒素を含むシリコン酸化膜４4 を形成する。配線膜
２2 上のシリコン酸化膜４4 、３2 及び４3 にビアホー
ルを開孔してタングステン６2 を堆積する。タングステ
ン６2 及びシリコン酸化膜４4 の一部に第３層の配線膜
２3 を形成する。配線膜２3 及びシリコン酸化膜４4 上
に、弗素を含むシリコン酸化膜３3及びシリコン窒化膜
７を形成する。
に、窒素を含むシリコン酸化膜４1 が形成される。この
上に弗素を含むシリコン酸化膜３1 及び窒素を含むシリ
コン酸化膜４2 が形成される。配線膜２1 上のシリコン
酸化膜４2 、３1 及び４1 にビアホールを開孔してタン
グステン６1 を堆積する。タングステン６1 及びシリコ
ン酸化膜４2 の一部に第２層の配線膜２2 を形成する。
この配線膜２2 及びシリコン酸化膜４2 上に、窒素を含
むシリコン酸化膜４3 、弗素を含むシリコン酸化膜３2
及び窒素を含むシリコン酸化膜４4 を形成する。配線膜
２2 上のシリコン酸化膜４4 、３2 及び４3 にビアホー
ルを開孔してタングステン６2 を堆積する。タングステ
ン６2 及びシリコン酸化膜４4 の一部に第３層の配線膜
２3 を形成する。配線膜２3 及びシリコン酸化膜４4 上
に、弗素を含むシリコン酸化膜３3及びシリコン窒化膜
７を形成する。
【００２３】この例では、最上層には表面保護膜として
防水性に優れるシリコン窒化膜７が使用されている。低
誘電率の弗素を含むシリコン酸化膜３1 〜３3 を配線膜
間に用いるために線間容量が少ない。また、シリコン酸
化膜３1 〜３3 の各々は防水性のシリコン酸化膜４1 〜
４4 、シリコン窒化膜７によって挟まれる構造であるた
め、水分が絶縁層に侵入し難く、絶縁層のシリコン酸化
膜間を水分が拡散することも防止される。
防水性に優れるシリコン窒化膜７が使用されている。低
誘電率の弗素を含むシリコン酸化膜３1 〜３3 を配線膜
間に用いるために線間容量が少ない。また、シリコン酸
化膜３1 〜３3 の各々は防水性のシリコン酸化膜４1 〜
４4 、シリコン窒化膜７によって挟まれる構造であるた
め、水分が絶縁層に侵入し難く、絶縁層のシリコン酸化
膜間を水分が拡散することも防止される。
【００２４】こうして、層間絶縁膜として本発明の弗素
を含むシリコン酸化膜を用いると、配線間の絶縁物の比
誘電率を低くすることが可能となるため、配線量の増大
に伴う配線容量の増大を減らすことが可能となる。
を含むシリコン酸化膜を用いると、配線間の絶縁物の比
誘電率を低くすることが可能となるため、配線量の増大
に伴う配線容量の増大を減らすことが可能となる。
【００２５】なお、必要な絶縁膜の特性、或いは積層構
造によっては、防水を目的とする窒素を含むシリコン酸
化膜４、４1 〜４4 を、シリコン酸化膜ＳｉＯ2 やその
他のシリコン酸化膜、他の防水膜で置換えることが可能
であり、また、場合によっては省略することも可能であ
る。また、実施例では金属配線膜を用いているが配線材
料として低抵抗のポリシリコンを用いることができる。
また、シリサイドやバリアメタルを用いることも可能で
ある。
造によっては、防水を目的とする窒素を含むシリコン酸
化膜４、４1 〜４4 を、シリコン酸化膜ＳｉＯ2 やその
他のシリコン酸化膜、他の防水膜で置換えることが可能
であり、また、場合によっては省略することも可能であ
る。また、実施例では金属配線膜を用いているが配線材
料として低抵抗のポリシリコンを用いることができる。
また、シリサイドやバリアメタルを用いることも可能で
ある。
【００２６】
【発明の効果】以上説明したように本発明の半導体装置
では、ＬＳＩの層間絶縁膜を、弗素を含むシリコン酸化
膜と窒素を含むシリコン酸化膜との積層構造を基本とし
て形成し、弗素を含むシリコン酸化膜で低い比誘電率を
確保し、かつこのシリコン酸化膜への大気中の水分の拡
散及び透過を窒素を含むシリコン酸化膜で防いでいるの
で、低い比誘電率を維持することが可能となる。例え
ば、配線膜間での層間絶縁膜の比誘電率を３．５程度ま
で低減することが可能であり、こうすると、従来構造の
絶縁膜を用いた場合に比して配線間容量を約１３％低減
することができる。この容量の低減によって配線部分が
複雑でかつ配線量が多いＬＳＩを動作させたときの伝送
速度は、従来の酸化膜による従来膜構造の場合に比して
約１０％の向上が見られる。また、信頼性の面でも、酸
化膜に吸収された水分がトランジスタ部に移動してホッ
トキャリアを発生させるという不具合が解消するので、
ＬＳＩの信頼性が向上する。
では、ＬＳＩの層間絶縁膜を、弗素を含むシリコン酸化
膜と窒素を含むシリコン酸化膜との積層構造を基本とし
て形成し、弗素を含むシリコン酸化膜で低い比誘電率を
確保し、かつこのシリコン酸化膜への大気中の水分の拡
散及び透過を窒素を含むシリコン酸化膜で防いでいるの
で、低い比誘電率を維持することが可能となる。例え
ば、配線膜間での層間絶縁膜の比誘電率を３．５程度ま
で低減することが可能であり、こうすると、従来構造の
絶縁膜を用いた場合に比して配線間容量を約１３％低減
することができる。この容量の低減によって配線部分が
複雑でかつ配線量が多いＬＳＩを動作させたときの伝送
速度は、従来の酸化膜による従来膜構造の場合に比して
約１０％の向上が見られる。また、信頼性の面でも、酸
化膜に吸収された水分がトランジスタ部に移動してホッ
トキャリアを発生させるという不具合が解消するので、
ＬＳＩの信頼性が向上する。
【図１】本発明の第１の参考例を示す断面図である。
【図２】本発明の第１の実施例を示す断面図である。
【図３】本発明の第２の参考例を示す断面図である。
【図４】本発明の第３の参考例を示す断面図である。
【図５】本発明の第２の実施例を示す断面図である。
【図６】シリコン酸化膜における、弗素の含有量と比誘
電率との関係を示すグラフである。
電率との関係を示すグラフである。
【図７】各種シリコン酸化膜の比誘電率を示すグラフで
ある。
ある。
【図８】各種シリコン酸化膜からの水分の放出量を相対
値で示すグラフである。
値で示すグラフである。
１ 半導体基板
２ 金属配線膜
３ 弗素を含むシリコン酸化膜
４ 窒素を含むシリコン酸化膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西 山 幸 男
神奈川県川崎市幸区小向東芝町１ 株式
会社東芝 研究開発センター内
(56)参考文献 特開 平５−90249（ＪＰ，Ａ)
特開 平６−333919（ＪＰ，Ａ)
特開 平５−198690（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/31 - 21/3213
H01L 21/768
Claims (3)
- 【請求項１】複数の半導体素子が表面に形成される半導
体基板と、 前記半導体基板上に形成され、前記半導体素子を接続し
て電気回路を形成する複数の配線膜と、 前記配線膜上に形成され、窒素を含むシリコン酸化膜
と、 前記窒素を含むシリコン酸化膜上に形成され、前記配線
膜相互間を絶縁する、弗素を含むシリコン酸化膜と、 前記弗素を含むシリコン酸化膜上に形成され、窒素を含
むシリコン酸化膜と、を備えていることを特徴とする半
導体装置。 - 【請求項２】前記各窒素を含むシリコン酸化膜中には、
窒素−水素（Ｎ−Ｈ）結合が形成されていることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】前記弗素を含むシリコン酸化膜は、上面が
平坦化されていることを特徴とする請求項１又は２に記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08888093A JP3435186B2 (ja) | 1993-04-15 | 1993-04-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08888093A JP3435186B2 (ja) | 1993-04-15 | 1993-04-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302704A JPH06302704A (ja) | 1994-10-28 |
| JP3435186B2 true JP3435186B2 (ja) | 2003-08-11 |
Family
ID=13955321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08888093A Expired - Fee Related JP3435186B2 (ja) | 1993-04-15 | 1993-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3435186B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917897B2 (ja) * | 1996-03-29 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6277730B1 (en) | 1998-02-17 | 2001-08-21 | Matsushita Electronics Corporation | Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers |
| JP2002329720A (ja) * | 2001-04-27 | 2002-11-15 | Samco International Inc | デバイス用保護膜及びその作製方法 |
| JP2003017490A (ja) * | 2001-07-02 | 2003-01-17 | Semiconductor Leading Edge Technologies Inc | 絶縁膜の形成方法および半導体装置 |
| JP3967567B2 (ja) | 2001-07-30 | 2007-08-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP5253853B2 (ja) * | 2008-03-21 | 2013-07-31 | シャープ株式会社 | 固体撮像装置、固体撮像装置の製造方法、および電子情報機器 |
| JP2010056156A (ja) | 2008-08-26 | 2010-03-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2012077330A1 (ja) * | 2010-12-06 | 2012-06-14 | シャープ株式会社 | 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器 |
| CN110129769B (zh) * | 2019-05-17 | 2021-05-14 | 江苏菲沃泰纳米科技股份有限公司 | 疏水性的低介电常数膜及其制备方法 |
| CN110158052B (zh) | 2019-05-17 | 2021-05-14 | 江苏菲沃泰纳米科技股份有限公司 | 低介电常数膜及其制备方法 |
-
1993
- 1993-04-15 JP JP08888093A patent/JP3435186B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302704A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100286126B1 (ko) | 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법 | |
| US7119441B2 (en) | Semiconductor interconnect structure | |
| JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
| KR100194912B1 (ko) | 반도체 장치의 제조방법 | |
| US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
| KR100447915B1 (ko) | 반도체장치의제조방법 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US7579277B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3696055B2 (ja) | 半導体装置の製造方法 | |
| JP3435186B2 (ja) | 半導体装置 | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| TW200308049A (en) | Integrated, active, moisture and oxygen getter layers | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH05218015A (ja) | 半導体装置 | |
| JP3186998B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3097839B2 (ja) | 半導体装置およびその製造方法 | |
| JP3113957B2 (ja) | 半導体装置 | |
| JP3123512B2 (ja) | 半導体装置及びその製造方法 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| JP2001144180A (ja) | 多層配線構造及びその製造方法 | |
| JP2001230254A (ja) | 半導体装置およびその製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| JP2810649B2 (ja) | 半導体装置 | |
| KR20070048820A (ko) | 반도체 장치의 배선 구조물 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |