JPH07335753A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07335753A JPH07335753A JP6124011A JP12401194A JPH07335753A JP H07335753 A JPH07335753 A JP H07335753A JP 6124011 A JP6124011 A JP 6124011A JP 12401194 A JP12401194 A JP 12401194A JP H07335753 A JPH07335753 A JP H07335753A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- wiring layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 多層配線のために配線層間の層間絶縁膜を平
坦化すること。 【構成】 第１配線層５を有する半導体基板１に、シリ
コン窒化膜４及び第１シリコン酸化膜７をこの順で成膜
する工程、該第１シリコン酸化膜７上にテトラエチルオ
ルソシリケート、シロキサン或いはジシラザンを原料と
して常圧ＣＶＤにより第２シリコン酸化膜１０を堆積す
る工程、該第２シリコン酸化膜１０上に第２配線層９を
形成する工程を含むことからなる半導体装置の製造方法
と、この製造方法により製造される半導体装置。
坦化すること。 【構成】 第１配線層５を有する半導体基板１に、シリ
コン窒化膜４及び第１シリコン酸化膜７をこの順で成膜
する工程、該第１シリコン酸化膜７上にテトラエチルオ
ルソシリケート、シロキサン或いはジシラザンを原料と
して常圧ＣＶＤにより第２シリコン酸化膜１０を堆積す
る工程、該第２シリコン酸化膜１０上に第２配線層９を
形成する工程を含むことからなる半導体装置の製造方法
と、この製造方法により製造される半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関する。特に、微細な素子構造や多層配線構造
を有する半導体装置及びその製造方法に関する。
造方法に関する。特に、微細な素子構造や多層配線構造
を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、各素子を
接続する配線の密度が増大し、配線を多層に配置する必
要が出てくる。このとき各素子や第１配線層の段差上で
断線しないように、第２配線層との間の層間絶縁膜を、
平坦に形成することが要求される。従来、有機又は無機
の塗布シリコン酸化膜が平坦化材料として広く用いられ
てきたが、パーティクルやクラックの発生、膜中の水分
の拡散によるトランジスタ特性の劣化等が問題となって
いる。
接続する配線の密度が増大し、配線を多層に配置する必
要が出てくる。このとき各素子や第１配線層の段差上で
断線しないように、第２配線層との間の層間絶縁膜を、
平坦に形成することが要求される。従来、有機又は無機
の塗布シリコン酸化膜が平坦化材料として広く用いられ
てきたが、パーティクルやクラックの発生、膜中の水分
の拡散によるトランジスタ特性の劣化等が問題となって
いる。
【０００３】そこで近年、Ｏ3 ／テトラエチルオルソシ
リケート（ＴＥＯＳ）を原料として用いる常圧ＣＶＤ法
により形成された膜（以下ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜
とする）は、４００℃以下の低温形成が可能であり、段
差被覆形状が堆積時にフロー形状を呈する自己平坦化機
能を有することから、微細パターンを有するＬＳＩの層
間膜として大いに注目されている。
リケート（ＴＥＯＳ）を原料として用いる常圧ＣＶＤ法
により形成された膜（以下ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜
とする）は、４００℃以下の低温形成が可能であり、段
差被覆形状が堆積時にフロー形状を呈する自己平坦化機
能を有することから、微細パターンを有するＬＳＩの層
間膜として大いに注目されている。
【０００４】しかしながら、この膜の堆積速度は、下地
依存性が強く下地の材質や形状により異なり、シリコン
上では大きく、ＳｉＯ2 膜等の絶縁膜上では小さい。更
に、Ｏ3 ／ＴＥＯＳの流量比によっても堆積速度は異な
る。一般的にＯ3 ／ＴＥＯＳ流量比の大きな条件下で堆
積した膜は、その比の小さな膜より、耐クラック性に優
れ、膜中の水分も減少し、段差被覆性も高く良好な膜質
が提供されるが、下地依存性が大きいという欠点があ
る。また、ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜は、膜中に水分
を含むので、該膜をＭＯＳデバイスに使用した場合ホッ
トキャリアに起因した信頼性の低下、配線の腐食等の課
題を有している。
依存性が強く下地の材質や形状により異なり、シリコン
上では大きく、ＳｉＯ2 膜等の絶縁膜上では小さい。更
に、Ｏ3 ／ＴＥＯＳの流量比によっても堆積速度は異な
る。一般的にＯ3 ／ＴＥＯＳ流量比の大きな条件下で堆
積した膜は、その比の小さな膜より、耐クラック性に優
れ、膜中の水分も減少し、段差被覆性も高く良好な膜質
が提供されるが、下地依存性が大きいという欠点があ
る。また、ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜は、膜中に水分
を含むので、該膜をＭＯＳデバイスに使用した場合ホッ
トキャリアに起因した信頼性の低下、配線の腐食等の課
題を有している。
【０００５】このような課題に対し、特開平２−２０９
７５３号公報では、層間膜の構成をプラズマＳｉＯ2 膜
／ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜／プラズマＳｉＯ2 膜の
３層構造とすることにより解決しようとしている。即
ち、図６に示すように、ゲート酸化膜２及びゲート電極
３が形成された半導体基板１上に、層間絶縁膜４を成膜
する。層間絶縁膜４上に第１配線層５を積層し、層間絶
縁膜４及び第１配線層５を覆うように第１シリコン酸化
膜７（プラズマＳｉＯ2 膜）を成膜し、次いで第１シリ
コン酸化膜７上にＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜８を成膜
する（図６（ａ）参照）。
７５３号公報では、層間膜の構成をプラズマＳｉＯ2 膜
／ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜／プラズマＳｉＯ2 膜の
３層構造とすることにより解決しようとしている。即
ち、図６に示すように、ゲート酸化膜２及びゲート電極
３が形成された半導体基板１上に、層間絶縁膜４を成膜
する。層間絶縁膜４上に第１配線層５を積層し、層間絶
縁膜４及び第１配線層５を覆うように第１シリコン酸化
膜７（プラズマＳｉＯ2 膜）を成膜し、次いで第１シリ
コン酸化膜７上にＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜８を成膜
する（図６（ａ）参照）。
【０００６】次に、ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜８にエ
ッチバックを施して、第２シリコン酸化膜１０を形成
し、第２シリコン酸化膜１０上に第３シリコン酸化膜１
１（プラズマＳｉＯ2 膜）を成膜する（図６（ｂ）参
照）。更に、第１配線層上の第１シリコン酸化膜、第２
シリコン酸化膜及び第３シリコン酸化膜をエッチング工
程に付して接続穴を開口し、この接続穴に第２配線層を
フォトレジスト工程により形成することにより半導体装
置を製造している（図５（ｃ）参照）。
ッチバックを施して、第２シリコン酸化膜１０を形成
し、第２シリコン酸化膜１０上に第３シリコン酸化膜１
１（プラズマＳｉＯ2 膜）を成膜する（図６（ｂ）参
照）。更に、第１配線層上の第１シリコン酸化膜、第２
シリコン酸化膜及び第３シリコン酸化膜をエッチング工
程に付して接続穴を開口し、この接続穴に第２配線層を
フォトレジスト工程により形成することにより半導体装
置を製造している（図５（ｃ）参照）。
【０００７】ここで、第１シリコン酸化膜７及び第３シ
リコン酸化膜１１（プラズマＳｉＯ 2 膜）は、ＴＥＯＳ
・Ｏ3 −ＳｉＯ2 膜８の形成時に発生する有機物の障壁
層としての働きをし、更に第１シリコン酸化膜７を層厚
２０００〜３０００Åにすることにより、ＴＥＯＳ・Ｏ
3 −ＳｉＯ2 膜の下地依存性を緩和させる働きもあると
考えられる。
リコン酸化膜１１（プラズマＳｉＯ 2 膜）は、ＴＥＯＳ
・Ｏ3 −ＳｉＯ2 膜８の形成時に発生する有機物の障壁
層としての働きをし、更に第１シリコン酸化膜７を層厚
２０００〜３０００Åにすることにより、ＴＥＯＳ・Ｏ
3 −ＳｉＯ2 膜の下地依存性を緩和させる働きもあると
考えられる。
【０００８】また、特開平５−４１４５９号公報では、
段差被覆形状を改善するために、低圧（ＬＰ）−ＣＶＤ
法又はプラズマＣＶＤ法によりシリコン窒化膜を形成
し、その上にＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜を形成する２
層構造としている 更に、特開昭６３−２０７１６８号公報では、ＴＥＯＳ
・Ｏ3 −ＳｉＯ2 膜ではないが、膜厚２００Åのプラズ
マＳｉＮ膜／ＣＶＤＳｉＯ2 膜／ＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）膜の３層構造とすることにより、プラ
ズマＳｉＮ膜に水分を通さない働きをさせている。
段差被覆形状を改善するために、低圧（ＬＰ）−ＣＶＤ
法又はプラズマＣＶＤ法によりシリコン窒化膜を形成
し、その上にＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜を形成する２
層構造としている 更に、特開昭６３−２０７１６８号公報では、ＴＥＯＳ
・Ｏ3 −ＳｉＯ2 膜ではないが、膜厚２００Åのプラズ
マＳｉＮ膜／ＣＶＤＳｉＯ2 膜／ＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）膜の３層構造とすることにより、プラ
ズマＳｉＮ膜に水分を通さない働きをさせている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来技術には以下に示す如き課題があった。 特開平２−２０９７５３号公報の場合 Ｏ3 ／ＴＥＯＳ（＝１）の流量比が小さい場合、図２
（ａ）から判るように、Ｓｉウエハー上とメタルパター
ン付きの平坦部（図４のＡ点）上での堆積速度はほぼ等
しいが、良好な膜質のＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜は得
られない。なお、図２（ａ）中○はＳｉウエハー上の堆
積速度を表し、●はメタルパターン付きの平坦部（図４
のＡ点）での堆積速度を表している。
来技術には以下に示す如き課題があった。 特開平２−２０９７５３号公報の場合 Ｏ3 ／ＴＥＯＳ（＝１）の流量比が小さい場合、図２
（ａ）から判るように、Ｓｉウエハー上とメタルパター
ン付きの平坦部（図４のＡ点）上での堆積速度はほぼ等
しいが、良好な膜質のＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜は得
られない。なお、図２（ａ）中○はＳｉウエハー上の堆
積速度を表し、●はメタルパターン付きの平坦部（図４
のＡ点）での堆積速度を表している。
【００１０】一方、良好な膜質のＴＥＯＳ・Ｏ3 −Ｓｉ
Ｏ2 膜が得られるＯ3 ／ＴＥＯＳ（＝７）の流量比が大
きい場合、図２（ｂ）から判るように、Ｓｉウエハー上
とメタルパターン付きの平坦部（図４のＡ点）上での堆
積速度は、全く異なり、平坦性が損なわれることとな
る。なお、図２（ｂ）中○はＳｉウエハー上の堆積速度
を表し、●はメタルパターン付きの平坦部（図４のＡ
点）での堆積速度を表している。このような、図４のＡ
点で堆積速度が遅いことはスループット性を悪くさせる
ことにつながる。また、ウエハー面内での膜厚のバラツ
キは図５に示すようにウエハー上のＡ点付近の膜厚も異
なり、層間絶縁膜の膜厚のばらつきを生じていた。な
お、図５中○はＳｉウエハー上の膜厚分布を表し、□は
ＳｉＯ2 膜上の膜厚分布を表している。図５からも判る
ように配線上でのばらつきも最大と最小で約２倍程度と
異なり、膜厚を均一にすることができない。
Ｏ2 膜が得られるＯ3 ／ＴＥＯＳ（＝７）の流量比が大
きい場合、図２（ｂ）から判るように、Ｓｉウエハー上
とメタルパターン付きの平坦部（図４のＡ点）上での堆
積速度は、全く異なり、平坦性が損なわれることとな
る。なお、図２（ｂ）中○はＳｉウエハー上の堆積速度
を表し、●はメタルパターン付きの平坦部（図４のＡ
点）での堆積速度を表している。このような、図４のＡ
点で堆積速度が遅いことはスループット性を悪くさせる
ことにつながる。また、ウエハー面内での膜厚のバラツ
キは図５に示すようにウエハー上のＡ点付近の膜厚も異
なり、層間絶縁膜の膜厚のばらつきを生じていた。な
お、図５中○はＳｉウエハー上の膜厚分布を表し、□は
ＳｉＯ2 膜上の膜厚分布を表している。図５からも判る
ように配線上でのばらつきも最大と最小で約２倍程度と
異なり、膜厚を均一にすることができない。
【００１１】別の課題として、ＴＥＯＳ・Ｏ3 −ＳｉＯ
2 膜に含まれる水分が、後の熱処理で下層のトランジス
タやフィールドトランジスタのゲート酸化膜に拡散し、
正の固定電荷として存在してしまい、ホットキャリア耐
性が約１桁劣化したり、フィールドトランジスタのフィ
ールド耐圧が減少したりする。 特開平５−４１４５９号公報の場合 図７に示すように、ＳｉＮ膜上のＴＥＯＳ・Ｏ3 −Ｓｉ
Ｏ2 膜は、段差部での傾斜角がＳｉＯ2 より大きいの
で、平坦性が悪く、素子の微細化に対応できないという
欠点がある。
2 膜に含まれる水分が、後の熱処理で下層のトランジス
タやフィールドトランジスタのゲート酸化膜に拡散し、
正の固定電荷として存在してしまい、ホットキャリア耐
性が約１桁劣化したり、フィールドトランジスタのフィ
ールド耐圧が減少したりする。 特開平５−４１４５９号公報の場合 図７に示すように、ＳｉＮ膜上のＴＥＯＳ・Ｏ3 −Ｓｉ
Ｏ2 膜は、段差部での傾斜角がＳｉＯ2 より大きいの
で、平坦性が悪く、素子の微細化に対応できないという
欠点がある。
【００１２】また、ＳｉＮ膜の膜厚が２００Åと薄いと
表面のモホロジーは改善されるが、Ａｌ配線上で使用す
る場合、段差被覆性を考えると、水分をバリアすること
ができないため、図８から明らかなように、トランジス
タ特性の安定化を達成することはできない。なお、図８
において相対的寿命が長いことは、ＴＥＯＳ・Ｏ3 −Ｓ
ｉＯ2 膜中の水分から受ける影響が少ないことを意味す
る。
表面のモホロジーは改善されるが、Ａｌ配線上で使用す
る場合、段差被覆性を考えると、水分をバリアすること
ができないため、図８から明らかなように、トランジス
タ特性の安定化を達成することはできない。なお、図８
において相対的寿命が長いことは、ＴＥＯＳ・Ｏ3 −Ｓ
ｉＯ2 膜中の水分から受ける影響が少ないことを意味す
る。
【００１３】特開昭６３−２０７１６８号公報の場合 ＬＳＩの配線構造が複雑になると、配線幅は細くなり、
配線抵抗の増大を避けるために必然的に配線の高さが高
くなり段差が大きくなる。このような大きい段差を平坦
化するためにＳＯＧ膜の厚膜化が必要であるが、厚膜化
が進むと、加熱の際に溶剤が蒸発することによりＳＯＧ
膜の体積が変化し、ＳＯＧ膜のエッジ部でクラックが生
じて膜質が劣化する。更に、パーティクルが発生すると
いう問題も生じることとなる。
配線抵抗の増大を避けるために必然的に配線の高さが高
くなり段差が大きくなる。このような大きい段差を平坦
化するためにＳＯＧ膜の厚膜化が必要であるが、厚膜化
が進むと、加熱の際に溶剤が蒸発することによりＳＯＧ
膜の体積が変化し、ＳＯＧ膜のエッジ部でクラックが生
じて膜質が劣化する。更に、パーティクルが発生すると
いう問題も生じることとなる。
【００１４】また、ＳＯＧ膜は、スピンコート法により
形成されるので、細く深い間隙は濡れ性に問題が生じや
すく微細な半導体装置には適応できなかった。更に、コ
ンタクト部に露出しているＳＯＧ膜からガスが発生し、
配線層の表面に化合物が形成されビアホール抵抗が高く
なってしまう。
形成されるので、細く深い間隙は濡れ性に問題が生じや
すく微細な半導体装置には適応できなかった。更に、コ
ンタクト部に露出しているＳＯＧ膜からガスが発生し、
配線層の表面に化合物が形成されビアホール抵抗が高く
なってしまう。
【００１５】
【課題を解決するための手段】かくして本発明によれ
ば、第１配線層を有する半導体基板上に、シリコン窒化
膜及び第１シリコン酸化膜をこの順で有し、該第１シリ
コン酸化膜上にテトラエチルオルソシリケート、シロキ
サン或いはジシラザンを原料とする常圧ＣＶＤにより形
成された第２シリコン酸化膜を有し、該第２シリコン酸
化膜上に第２配線層を有することを特徴とする半導体装
置が提供される。
ば、第１配線層を有する半導体基板上に、シリコン窒化
膜及び第１シリコン酸化膜をこの順で有し、該第１シリ
コン酸化膜上にテトラエチルオルソシリケート、シロキ
サン或いはジシラザンを原料とする常圧ＣＶＤにより形
成された第２シリコン酸化膜を有し、該第２シリコン酸
化膜上に第２配線層を有することを特徴とする半導体装
置が提供される。
【００１６】更に、本発明によれば、第１配線層を有す
る半導体基板に、シリコン窒化膜及び第１シリコン酸化
膜をこの順で成膜する工程、該第１シリコン酸化膜上に
テトラエチルオルソシリケート、シロキサン或いはジシ
ラザンを原料として常圧ＣＶＤにより第２シリコン酸化
膜を堆積する工程、該第２シリコン酸化膜上に第２配線
層を形成する工程を含むことを特徴とする半導体装置の
製造方法が提供される。
る半導体基板に、シリコン窒化膜及び第１シリコン酸化
膜をこの順で成膜する工程、該第１シリコン酸化膜上に
テトラエチルオルソシリケート、シロキサン或いはジシ
ラザンを原料として常圧ＣＶＤにより第２シリコン酸化
膜を堆積する工程、該第２シリコン酸化膜上に第２配線
層を形成する工程を含むことを特徴とする半導体装置の
製造方法が提供される。
【００１７】本発明に使用できる半導体基板としては、
特に限定されないが、シリコン基板が好ましい。更に、
この基板はｐ型或いはｎ型の導電型を有していてもよ
い。ｐ型の導電型を与える不純物は、ホウ素等が挙げら
れ、ｎ型の導電型を与える不純物は、リン、砒素等が挙
げられる。また、予めソース・ドレイン領域が基板中に
形成されていてもよい。
特に限定されないが、シリコン基板が好ましい。更に、
この基板はｐ型或いはｎ型の導電型を有していてもよ
い。ｐ型の導電型を与える不純物は、ホウ素等が挙げら
れ、ｎ型の導電型を与える不純物は、リン、砒素等が挙
げられる。また、予めソース・ドレイン領域が基板中に
形成されていてもよい。
【００１８】この基板には少なくとも第１配線層が形成
されている。この第１配線層には、ゲート酸化膜を介し
たゲート電極或いは層間絶縁膜上に形成された配線層も
含まれる。第１配線層がゲート電極である場合、ゲート
絶縁膜は膜厚５０〜３００Åのシリコン酸化膜等が使用
でき、ゲート電極は厚さ５００〜３０００Åのポリシリ
コン等が使用できるが、これに限定されず公知の材料を
種々の用途に応じて使用することができる。
されている。この第１配線層には、ゲート酸化膜を介し
たゲート電極或いは層間絶縁膜上に形成された配線層も
含まれる。第１配線層がゲート電極である場合、ゲート
絶縁膜は膜厚５０〜３００Åのシリコン酸化膜等が使用
でき、ゲート電極は厚さ５００〜３０００Åのポリシリ
コン等が使用できるが、これに限定されず公知の材料を
種々の用途に応じて使用することができる。
【００１９】第１配線層が配線層である場合、配線層は
層厚２０００〜８０００Åであり、配線層を構成する材
料としてＡｌ及びその合金等が挙げられ、合金の具体例
としては、ＡｌＣｕ、ＡｌＳｉ等が挙げられ、更にＴ
ｉ、ＴｉＮ、ＴｉＷ、Ｗ等の金属とＡｌ、ＡｌＣｕ、Ａ
ｌＳｉ、ＡｌＳｉＣｕ等のＡｌ合金との積層膜も使用す
ることができる。
層厚２０００〜８０００Åであり、配線層を構成する材
料としてＡｌ及びその合金等が挙げられ、合金の具体例
としては、ＡｌＣｕ、ＡｌＳｉ等が挙げられ、更にＴ
ｉ、ＴｉＮ、ＴｉＷ、Ｗ等の金属とＡｌ、ＡｌＣｕ、Ａ
ｌＳｉ、ＡｌＳｉＣｕ等のＡｌ合金との積層膜も使用す
ることができる。
【００２０】第１配線層上には、後に積層される第２シ
リコン酸化膜の良好な平坦化を実現するために、シリコ
ン窒化膜及び第１シリコン酸化膜がこの順で積層され
る。シリコン窒化膜の膜厚は、信頼性及び応力等の観点
から１００〜２０００Åが好ましい。また、第１シリコ
ン酸化膜の膜厚は、後に形成される第２配線層と第２シ
リコン酸化膜の下地依存性を軽減するために１００〜１
０００Åが好ましい。なお、１０００Åを超えるとカバ
レッジの観点から好ましくない。
リコン酸化膜の良好な平坦化を実現するために、シリコ
ン窒化膜及び第１シリコン酸化膜がこの順で積層され
る。シリコン窒化膜の膜厚は、信頼性及び応力等の観点
から１００〜２０００Åが好ましい。また、第１シリコ
ン酸化膜の膜厚は、後に形成される第２配線層と第２シ
リコン酸化膜の下地依存性を軽減するために１００〜１
０００Åが好ましい。なお、１０００Åを超えるとカバ
レッジの観点から好ましくない。
【００２１】更に、第１シリコン酸化膜上には第２シリ
コン酸化膜が積層される。この第２シリコン酸化膜は、
ＴＥＯＳ、シロキサン或いはジシラザンを原料とする常
圧ＣＶＤにより膜厚１０００〜２００００Åで形成され
る。ＴＥＯＳ・Ｏ3 −ＳｉＯ 2 膜を使用する場合、２〜
３μｍまでクラックを生じることなく成膜することがで
きるが、スループットの観点から１５０００Å以下が好
ましい。また、第２シリコン酸化膜はノンドープでもよ
く、或いはホウ素やリンがドープされていてもよい。
コン酸化膜が積層される。この第２シリコン酸化膜は、
ＴＥＯＳ、シロキサン或いはジシラザンを原料とする常
圧ＣＶＤにより膜厚１０００〜２００００Åで形成され
る。ＴＥＯＳ・Ｏ3 −ＳｉＯ 2 膜を使用する場合、２〜
３μｍまでクラックを生じることなく成膜することがで
きるが、スループットの観点から１５０００Å以下が好
ましい。また、第２シリコン酸化膜はノンドープでもよ
く、或いはホウ素やリンがドープされていてもよい。
【００２２】次に、そのＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜を
所望の膜厚にするために全面に異方性エッチングを行っ
たのち、第２シリコン酸化膜上に第２配線層が、膜厚１
０００〜１００００Åとなるようにする。第２配線層を
構成する材料は、特に限定されず、Ａｌ、ＡｌＳｉ、Ａ
ｌＣｕ等のＡｌ合金を使用することができ、更にＴｉ、
ＴｉＮ、ＴｉＷ、Ｗ等の合金との積層膜も使用すること
ができる。
所望の膜厚にするために全面に異方性エッチングを行っ
たのち、第２シリコン酸化膜上に第２配線層が、膜厚１
０００〜１００００Åとなるようにする。第２配線層を
構成する材料は、特に限定されず、Ａｌ、ＡｌＳｉ、Ａ
ｌＣｕ等のＡｌ合金を使用することができ、更にＴｉ、
ＴｉＮ、ＴｉＷ、Ｗ等の合金との積層膜も使用すること
ができる。
【００２３】ここで、第１及び第２配線層に使用される
材料が、Ａｌ同士である場合、シリコン窒化膜及び第１
シリコン酸化膜はプラズマＣＶＤ法により成膜されてい
ることが好ましい。これは、第２配線層の膜厚のばらつ
きを防ぐことができるとともに傾斜角を小さくすること
ができるからである。また第１配線層がＡｌではない場
合は、必ずしもシリコン窒化膜及び第１シリコン酸化膜
はプラズマＣＶＤ法により成膜する必要はなく、例えば
減圧ＣＶＤ法により形成された膜も使用することができ
る。
材料が、Ａｌ同士である場合、シリコン窒化膜及び第１
シリコン酸化膜はプラズマＣＶＤ法により成膜されてい
ることが好ましい。これは、第２配線層の膜厚のばらつ
きを防ぐことができるとともに傾斜角を小さくすること
ができるからである。また第１配線層がＡｌではない場
合は、必ずしもシリコン窒化膜及び第１シリコン酸化膜
はプラズマＣＶＤ法により成膜する必要はなく、例えば
減圧ＣＶＤ法により形成された膜も使用することができ
る。
【００２４】なお、第２シリコン酸化膜と第２配線層の
間には、第２シリコン酸化膜に含まれる水分により第２
配線層が腐食されることを防ぐために、第３シリコン酸
化膜を挟んでいてもよい。この第３シリコン酸化膜の膜
厚は、カバレッジ及びスループットの観点から、２００
０〜５０００Åが好ましい。更に、上記シリコン窒化
膜、第１シリコン酸化膜、第２シリコン酸化膜及び任意
に設けられる第３シリコン酸化膜の合計膜厚は、耐クラ
ック性を考慮すると０．７〜１．５μｍであることが好
ましい。なお、合計膜厚が薄すぎると、層間容量の増大
を引き起こし、デバイスの能力が低下する恐れがある。
間には、第２シリコン酸化膜に含まれる水分により第２
配線層が腐食されることを防ぐために、第３シリコン酸
化膜を挟んでいてもよい。この第３シリコン酸化膜の膜
厚は、カバレッジ及びスループットの観点から、２００
０〜５０００Åが好ましい。更に、上記シリコン窒化
膜、第１シリコン酸化膜、第２シリコン酸化膜及び任意
に設けられる第３シリコン酸化膜の合計膜厚は、耐クラ
ック性を考慮すると０．７〜１．５μｍであることが好
ましい。なお、合計膜厚が薄すぎると、層間容量の増大
を引き起こし、デバイスの能力が低下する恐れがある。
【００２５】次に、本発明の半導体装置の製造方法を説
明する。まず、第１配線層を半導体基板に形成する。こ
こで第１配線層がゲート電極である場合は、半導体基板
上に熱酸化等の公知の方法によりゲート絶縁膜を形成す
る。更に、ゲート電極の材料たるポリシリコン等を、Ｃ
ＶＤ法等の公知の方法により積層し、所望の形状にパタ
ーニングすることによりゲート電極を形成することがで
きる。また、第１配線層が配線層である場合は、半導体
基板或いは絶縁膜上に、ＣＶＤ法、スパッタリング法等
により積層し、公知のフォトエッチング工程により所望
の形状に形成することができる。
明する。まず、第１配線層を半導体基板に形成する。こ
こで第１配線層がゲート電極である場合は、半導体基板
上に熱酸化等の公知の方法によりゲート絶縁膜を形成す
る。更に、ゲート電極の材料たるポリシリコン等を、Ｃ
ＶＤ法等の公知の方法により積層し、所望の形状にパタ
ーニングすることによりゲート電極を形成することがで
きる。また、第１配線層が配線層である場合は、半導体
基板或いは絶縁膜上に、ＣＶＤ法、スパッタリング法等
により積層し、公知のフォトエッチング工程により所望
の形状に形成することができる。
【００２６】上記のように形成された第１配線層上に、
シリコン窒化膜を形成する。シリコン窒化膜の形成方法
としては、プラズマＣＶＤ法、減圧ＣＶＤ法等が挙げら
れる。ここで第１配線層がＡｌからなる場合は、プラズ
マＣＶＤ法によりシリコン窒化膜を形成することが低温
で形成できる点で好ましい。プラズマＣＶＤ法でのシリ
コン窒化膜の成膜条件は、ＲＦパワー５６０〜７００
Ｗ、圧力３．５〜５．０ｔｏｒｒ、温度３２０〜４００
℃とし、ＳｉＨ4 等のシリコン原料ガスの流量が２５０
〜３２０ｓｃｃｍ、ＮＨ3 等の窒素原料ガスの流量が８
０〜１２０ｓｃｃｍ、Ｎ2 等のキャリアガスの流量が４
０００ｓｃｃｍ程度である。
シリコン窒化膜を形成する。シリコン窒化膜の形成方法
としては、プラズマＣＶＤ法、減圧ＣＶＤ法等が挙げら
れる。ここで第１配線層がＡｌからなる場合は、プラズ
マＣＶＤ法によりシリコン窒化膜を形成することが低温
で形成できる点で好ましい。プラズマＣＶＤ法でのシリ
コン窒化膜の成膜条件は、ＲＦパワー５６０〜７００
Ｗ、圧力３．５〜５．０ｔｏｒｒ、温度３２０〜４００
℃とし、ＳｉＨ4 等のシリコン原料ガスの流量が２５０
〜３２０ｓｃｃｍ、ＮＨ3 等の窒素原料ガスの流量が８
０〜１２０ｓｃｃｍ、Ｎ2 等のキャリアガスの流量が４
０００ｓｃｃｍ程度である。
【００２７】次に、シリコン窒化膜上に第１シリコン酸
化膜が成膜される。第１シリコン酸化膜の形成方法とし
ては、プラズマＣＶＤ法、減圧ＣＶＤ法等が挙げられ
る。ここで第１配線層がＡｌからなる場合は、プラズマ
ＣＶＤ法により第１シリコン酸化膜を形成することが低
温形成できる点で好ましい。プラズマＣＶＤ法での第１
シリコン酸化膜の成膜条件は、ＲＦパワー６００〜９０
０Ｗ、圧力３〜１２ｔｏｒｒ、温度３６０〜４００℃と
し、シリコン原料ガスの流量が６〜２０ｓｃｃｍ、Ｏ2
等の酸素原料ガスの流量が３５０〜９５０ｓｃｃｍであ
る。シリコン原料ガスとして、例えば、液温約５０℃の
ＴＥＯＳをＮ2 でバブリングすることより生じるガスを
使用することができる。
化膜が成膜される。第１シリコン酸化膜の形成方法とし
ては、プラズマＣＶＤ法、減圧ＣＶＤ法等が挙げられ
る。ここで第１配線層がＡｌからなる場合は、プラズマ
ＣＶＤ法により第１シリコン酸化膜を形成することが低
温形成できる点で好ましい。プラズマＣＶＤ法での第１
シリコン酸化膜の成膜条件は、ＲＦパワー６００〜９０
０Ｗ、圧力３〜１２ｔｏｒｒ、温度３６０〜４００℃と
し、シリコン原料ガスの流量が６〜２０ｓｃｃｍ、Ｏ2
等の酸素原料ガスの流量が３５０〜９５０ｓｃｃｍであ
る。シリコン原料ガスとして、例えば、液温約５０℃の
ＴＥＯＳをＮ2 でバブリングすることより生じるガスを
使用することができる。
【００２８】次に、第１シリコン酸化膜上に第２シリコ
ン酸化膜を平坦性を高めるために膜厚５０００〜１５０
００Åで成膜する。成膜条件は、常圧下で、温度３５０
〜４５０℃とし、シリコン原料ガスの流量が１３〜７７
ｓｃｃｍ、Ｏ2 ガスの流量が５〜８．５ＳＬＭ、Ｏ3 ガ
スの流量が７０〜３８５ｓｃｃｍ、Ｎ2 ガスの流量が９
〜２７ＳＬＭである。シリコン原料ガスとしては、ＴＥ
ＯＳ、シロキサン或いはジシラザンから生じるガスを使
用できる。シロキサンとしてはヘキサメチルジシロキサ
ン等が挙げられ、ジシラザンとしてはヘキサメチルジシ
ラザン等が挙げられる。シリコン原料ガスは、例えば、
液温約５０℃でＮ2 でバブリングすることより生じるガ
スを使用することができる。また、第２シリコン酸化膜
にｐ型の不純物であるホウ素或いはｎ型の不純物である
リンをドーピングする場合、ホウ素のドーピングには、
トリメチルボレート（ＴＭＢ）等を、リンのドーピング
にはトリメチルホスフェート（ＴＭＰ）、トリエチルホ
スフェート（ＴＥＰ）等を、１０〜１００ｓｃｃｍで導
入することもできる。
ン酸化膜を平坦性を高めるために膜厚５０００〜１５０
００Åで成膜する。成膜条件は、常圧下で、温度３５０
〜４５０℃とし、シリコン原料ガスの流量が１３〜７７
ｓｃｃｍ、Ｏ2 ガスの流量が５〜８．５ＳＬＭ、Ｏ3 ガ
スの流量が７０〜３８５ｓｃｃｍ、Ｎ2 ガスの流量が９
〜２７ＳＬＭである。シリコン原料ガスとしては、ＴＥ
ＯＳ、シロキサン或いはジシラザンから生じるガスを使
用できる。シロキサンとしてはヘキサメチルジシロキサ
ン等が挙げられ、ジシラザンとしてはヘキサメチルジシ
ラザン等が挙げられる。シリコン原料ガスは、例えば、
液温約５０℃でＮ2 でバブリングすることより生じるガ
スを使用することができる。また、第２シリコン酸化膜
にｐ型の不純物であるホウ素或いはｎ型の不純物である
リンをドーピングする場合、ホウ素のドーピングには、
トリメチルボレート（ＴＭＢ）等を、リンのドーピング
にはトリメチルホスフェート（ＴＭＰ）、トリエチルホ
スフェート（ＴＥＰ）等を、１０〜１００ｓｃｃｍで導
入することもできる。
【００２９】次いで、必要に応じて、第２シリコン酸化
膜は所定の膜厚にするためにエッチバック処理に付され
る。エッチバックの方法としては、リアクティブイオン
エッチング等が挙げられる。なお、配線層の高さが３０
００〜１００００Åの場合は、第２シリコン酸化膜の膜
厚を２０００〜１５０００Åとし、後に形成する第３シ
リコン酸化膜の膜厚を１００〜１０００Åとすることに
より、エッチバック工程を省略することもできる。
膜は所定の膜厚にするためにエッチバック処理に付され
る。エッチバックの方法としては、リアクティブイオン
エッチング等が挙げられる。なお、配線層の高さが３０
００〜１００００Åの場合は、第２シリコン酸化膜の膜
厚を２０００〜１５０００Åとし、後に形成する第３シ
リコン酸化膜の膜厚を１００〜１０００Åとすることに
より、エッチバック工程を省略することもできる。
【００３０】ここで、窒素雰囲気中で、３５０〜４５０
℃の温度下で、１０〜１２０分間アニール処理を施せ
ば、吸湿された水分を除去できるので好ましい。次に、
必要に応じて第３シリコン酸化膜を第２シリコン酸化膜
上に形成する。形成方法は、特に限定されず、プラズマ
ＣＶＤ法、減圧ＣＶＤ法等を使用することができる。
℃の温度下で、１０〜１２０分間アニール処理を施せ
ば、吸湿された水分を除去できるので好ましい。次に、
必要に応じて第３シリコン酸化膜を第２シリコン酸化膜
上に形成する。形成方法は、特に限定されず、プラズマ
ＣＶＤ法、減圧ＣＶＤ法等を使用することができる。
【００３１】以上のように、シリコン窒化膜、第１シリ
コン酸化膜、第２シリコン酸化膜及び必要に応じて成膜
された第３シリコン酸化膜に第１配線層と後に形成され
る第２配線層を接続させるための接続穴を開口する。開
口方法としては、ウェットエッチングを最初に行い、次
いでドライエッチングを行うことが、接続穴の間口を広
げることができるので好ましい。
コン酸化膜、第２シリコン酸化膜及び必要に応じて成膜
された第３シリコン酸化膜に第１配線層と後に形成され
る第２配線層を接続させるための接続穴を開口する。開
口方法としては、ウェットエッチングを最初に行い、次
いでドライエッチングを行うことが、接続穴の間口を広
げることができるので好ましい。
【００３２】この後、第２配線層をＣＶＤ法、スパッタ
リング法等により積層し、公知のフォトエッチング工程
により所望の形状に形成することにより、半導体装置を
製造することができる。
リング法等により積層し、公知のフォトエッチング工程
により所望の形状に形成することにより、半導体装置を
製造することができる。
【００３３】
【作用】第１配線層上に、シリコン窒化膜、第１シリコ
ン酸化膜及び第２シリコン酸化膜を成膜することによ
り、本発明の半導体装置は以下の点が改善される。ま
ず、シリコン窒化膜により、第２シリコン酸化膜に含ま
れる水分或いは後の工程で吸湿する水分を、シリコン窒
化膜より下層へ拡散することが防がれる。
ン酸化膜及び第２シリコン酸化膜を成膜することによ
り、本発明の半導体装置は以下の点が改善される。ま
ず、シリコン窒化膜により、第２シリコン酸化膜に含ま
れる水分或いは後の工程で吸湿する水分を、シリコン窒
化膜より下層へ拡散することが防がれる。
【００３４】次に、直接シリコン窒化膜上に形成するよ
り、第１シリコン酸化膜上に形成するほうが、図３に示
すように第２シリコン酸化膜の傾斜角即ち平坦性を良好
にさせる。更に、シリコン窒化膜及び第１シリコン酸化
膜の２層構造にすることにより、Ｏ3 ／ＴＥＯＳの流量
比が異なっても、図２（ａ）及び図２（ｂ）から明らか
なように、第２シリコン酸化膜の堆積速度▲が、Ｓｉウ
エハ上の堆積速度○に近づき、下地依存性がなくなる。
従って、第２シリコン酸化膜の膜質が良好となるＯ 3 ／
ＴＥＯＳの比が高い条件でも形成できることとなる。ま
た、図５から明らかなように第２シリコン酸化膜の膜厚
▲は、ウエハー面内の各部において、Ｓｉウエハ上の膜
厚○とほぼ同程度であり、ウエハー面内のバラツキが改
善された。更に、流量比が変動しても下地に影響されな
いので安定に生産でき、幅の広い配線パターン上でも均
一に堆積することができる。
り、第１シリコン酸化膜上に形成するほうが、図３に示
すように第２シリコン酸化膜の傾斜角即ち平坦性を良好
にさせる。更に、シリコン窒化膜及び第１シリコン酸化
膜の２層構造にすることにより、Ｏ3 ／ＴＥＯＳの流量
比が異なっても、図２（ａ）及び図２（ｂ）から明らか
なように、第２シリコン酸化膜の堆積速度▲が、Ｓｉウ
エハ上の堆積速度○に近づき、下地依存性がなくなる。
従って、第２シリコン酸化膜の膜質が良好となるＯ 3 ／
ＴＥＯＳの比が高い条件でも形成できることとなる。ま
た、図５から明らかなように第２シリコン酸化膜の膜厚
▲は、ウエハー面内の各部において、Ｓｉウエハ上の膜
厚○とほぼ同程度であり、ウエハー面内のバラツキが改
善された。更に、流量比が変動しても下地に影響されな
いので安定に生産でき、幅の広い配線パターン上でも均
一に堆積することができる。
【００３５】
【実施例】以下の図１の実施例により本発明を更に詳細
に説明するが、本発明はこれらの実施例に限定されるも
のではない。 実施例１ ｐ型シリコン基板１上に、ゲート酸化膜２とゲート電極
３からなるＭＯＳトランジスタを作成した。次に、シリ
コン基板１及びゲート電極３を覆うように層間絶縁膜４
を成膜した。
に説明するが、本発明はこれらの実施例に限定されるも
のではない。 実施例１ ｐ型シリコン基板１上に、ゲート酸化膜２とゲート電極
３からなるＭＯＳトランジスタを作成した。次に、シリ
コン基板１及びゲート電極３を覆うように層間絶縁膜４
を成膜した。
【００３６】次に、層間絶縁膜４上にＴｉ−ＴｉＮ−Ａ
ｌ・Ｃｕ−Ｔｉの積層膜を使用した場合、それぞれの膜
厚を順に５００Å、１０００Å、４０００Å及び１００
０Åとなるようにスパッタ法により堆積させた後、通常
のフォトエッチング工程によって所望の位置に配置し、
第１配線層５を形成した。次に、第１配線層５及び層間
絶縁膜４を覆うように、膜厚１０００Åのシリコン窒化
膜６をプラズマＣＶＤ法により形成した。形成条件は、
ＲＦパワー６４０Ｗ、圧力４ｔｏｒｒ、ＳｉＨ4 ガス流
量２８０ｓｃｃｍ（ガス流量は１分間当たりの流量を意
味し、以下同じ意味で用いる）、ＮＨ3 ガス流量１００
ｓｃｃｍ、Ｎ2 ガス流量４０００ｓｃｃｍ、温度３６０
℃とした。
ｌ・Ｃｕ−Ｔｉの積層膜を使用した場合、それぞれの膜
厚を順に５００Å、１０００Å、４０００Å及び１００
０Åとなるようにスパッタ法により堆積させた後、通常
のフォトエッチング工程によって所望の位置に配置し、
第１配線層５を形成した。次に、第１配線層５及び層間
絶縁膜４を覆うように、膜厚１０００Åのシリコン窒化
膜６をプラズマＣＶＤ法により形成した。形成条件は、
ＲＦパワー６４０Ｗ、圧力４ｔｏｒｒ、ＳｉＨ4 ガス流
量２８０ｓｃｃｍ（ガス流量は１分間当たりの流量を意
味し、以下同じ意味で用いる）、ＮＨ3 ガス流量１００
ｓｃｃｍ、Ｎ2 ガス流量４０００ｓｃｃｍ、温度３６０
℃とした。
【００３７】次に、シリコン窒化膜６上に、第１シリコ
ン酸化膜７を膜厚１０００Åで、プラズマＣＶＤ法によ
り形成した。形成条件は、ＲＦパワー６３０Ｗ、圧力８
ｔｏｒｒ、ＴＥＯＳ（液温５０℃）中でのＮ2 のバブリ
ングガス流量８５０ｓｃｃｍ、Ｏ2 ガス流量６００ｓｃ
ｃｍ、温度３９０℃とした。次いで、常圧ＣＶＤ法によ
り平坦性を高めるため、膜厚１５０００ÅのＴＥＯＳ・
Ｏ3 −ＳｉＯ2 膜８を第１シリコン酸化膜７上に成膜し
た。成膜条件は、常圧下で、Ｏ3 ガス流量３８５ｓｃｃ
ｍ、ＴＥＯＳ（液温６５℃）中でのＮ2 のバブリングガ
ス流量２リットル／分、Ｎ2 ガス流量１８リットル、Ｏ
2 ガス流量７．５リットル／分、温度４００℃とした
（図１（ａ）参照）。
ン酸化膜７を膜厚１０００Åで、プラズマＣＶＤ法によ
り形成した。形成条件は、ＲＦパワー６３０Ｗ、圧力８
ｔｏｒｒ、ＴＥＯＳ（液温５０℃）中でのＮ2 のバブリ
ングガス流量８５０ｓｃｃｍ、Ｏ2 ガス流量６００ｓｃ
ｃｍ、温度３９０℃とした。次いで、常圧ＣＶＤ法によ
り平坦性を高めるため、膜厚１５０００ÅのＴＥＯＳ・
Ｏ3 −ＳｉＯ2 膜８を第１シリコン酸化膜７上に成膜し
た。成膜条件は、常圧下で、Ｏ3 ガス流量３８５ｓｃｃ
ｍ、ＴＥＯＳ（液温６５℃）中でのＮ2 のバブリングガ
ス流量２リットル／分、Ｎ2 ガス流量１８リットル、Ｏ
2 ガス流量７．５リットル／分、温度４００℃とした
（図１（ａ）参照）。
【００３８】次に、ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜８を所
定の膜厚の第２シリコン酸化膜１０を形成するために、
リアクティブイオンエッチングによりエッチバックを行
い、約１００００Å除去した。エッチバックの条件は、
ＲＦパワー１０００Ｗ、圧力２５０ｍｔｏｒｒとし、エ
ッチャントとしてＣＦ4 ガス（１１０ｓｃｃｍ）及びＡ
ｒガス（５５ｓｃｃｍ）を使用した。
定の膜厚の第２シリコン酸化膜１０を形成するために、
リアクティブイオンエッチングによりエッチバックを行
い、約１００００Å除去した。エッチバックの条件は、
ＲＦパワー１０００Ｗ、圧力２５０ｍｔｏｒｒとし、エ
ッチャントとしてＣＦ4 ガス（１１０ｓｃｃｍ）及びＡ
ｒガス（５５ｓｃｃｍ）を使用した。
【００３９】次に、第２シリコン酸化膜１０に吸湿され
た水分を除去するために、窒素雰囲気中で、４２０℃
で、３０分間アニール処理を施した。次いで、第２シリ
コン酸化膜１０上に上記第１シリコン酸化膜７の形成条
件と同様にして、膜厚５０００Åの第３シリコン酸化膜
１１を形成した（図１（ｂ）参照）。
た水分を除去するために、窒素雰囲気中で、４２０℃
で、３０分間アニール処理を施した。次いで、第２シリ
コン酸化膜１０上に上記第１シリコン酸化膜７の形成条
件と同様にして、膜厚５０００Åの第３シリコン酸化膜
１１を形成した（図１（ｂ）参照）。
【００４０】更に、第１配線層５上のシリコン窒化膜
４、第１シリコン酸化膜５、第２シリコン酸化膜１０及
び第３シリコン酸化膜１１をフォトレジスト工程により
接続穴を開口した。エッチングは始めにウエットエッチ
ング行い、次いでドライエッチングを行うことにより、
接続穴の間口を広げた形に加工した。次に、ＴｉＮとＡ
ｌ合金を積層し、通常のフォトレジスト工程により第２
配線層９を形成することにより、第１配線層と第２配線
層を接続した（図１（ｃ）参照）。
４、第１シリコン酸化膜５、第２シリコン酸化膜１０及
び第３シリコン酸化膜１１をフォトレジスト工程により
接続穴を開口した。エッチングは始めにウエットエッチ
ング行い、次いでドライエッチングを行うことにより、
接続穴の間口を広げた形に加工した。次に、ＴｉＮとＡ
ｌ合金を積層し、通常のフォトレジスト工程により第２
配線層９を形成することにより、第１配線層と第２配線
層を接続した（図１（ｃ）参照）。
【００４１】
【発明の効果】本発明によれば、テトラエチルオルソシ
リケート、シロキサン或いはジシラザンとＯ3 を原料と
する常圧ＣＶＤにより形成された第２シリコン酸化膜
が、低オゾン濃度から高オゾン濃度まで下地依存性なく
形成できるので、プロセスマージンの大きな層間絶縁膜
の形成が可能となり、半導体装置の歩留りが向上する。
リケート、シロキサン或いはジシラザンとＯ3 を原料と
する常圧ＣＶＤにより形成された第２シリコン酸化膜
が、低オゾン濃度から高オゾン濃度まで下地依存性なく
形成できるので、プロセスマージンの大きな層間絶縁膜
の形成が可能となり、半導体装置の歩留りが向上する。
【００４２】また、ウエハー全面において、下地依存性
がなく平坦かつ均一に第２シリコン酸化膜を形成できる
ので、微細な半導体装置を高い歩留りで製造することが
できる。更に、ウエハー全面で、堆積速度の大きいシリ
コン上と同じ速度で第２シリコン酸化膜を成膜できるの
で、製造工程においてスループットが向上する。
がなく平坦かつ均一に第２シリコン酸化膜を形成できる
ので、微細な半導体装置を高い歩留りで製造することが
できる。更に、ウエハー全面で、堆積速度の大きいシリ
コン上と同じ速度で第２シリコン酸化膜を成膜できるの
で、製造工程においてスループットが向上する。
【００４３】また、第２シリコン酸化膜の下にシリコン
窒化膜を設けているので、半導体基板上に形成されたト
ランジスタに与える影響が小さく、高い信頼性を有する
半導体装置を得ることができる。なお、水分により影響
を受けるホットキャリアー寿命（トランジスタのβが１
０％劣化する時間）はＳｉＮ膜が厚い程長くなる。以上
の効果により、本発明によれば、従来よりも微細化した
構造を有する高信頼性の半導体装置を得ることができ
る。
窒化膜を設けているので、半導体基板上に形成されたト
ランジスタに与える影響が小さく、高い信頼性を有する
半導体装置を得ることができる。なお、水分により影響
を受けるホットキャリアー寿命（トランジスタのβが１
０％劣化する時間）はＳｉＮ膜が厚い程長くなる。以上
の効果により、本発明によれば、従来よりも微細化した
構造を有する高信頼性の半導体装置を得ることができ
る。
【図１】本発明の半導体装置の製造工程を示す概略断面
図である。
図である。
【図２】ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜の膜形成速度の下
地依存性を示すグラフである。
地依存性を示すグラフである。
【図３】本発明の第２シリコン酸化膜の段差被覆性を示
す概略断面図である。
す概略断面図である。
【図４】従来の第２シリコン酸化膜の段差被覆性を示す
概略断面図である。
概略断面図である。
【図５】ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜の面内均一性を示
すグラフである。
すグラフである。
【図６】従来の半導体装置の製造工程を示す概略断面図
である。
である。
【図７】下地の種類による段差被覆性の比較データであ
る。
る。
【図８】下地の種類によるホットキャリアー耐性の比較
データである。
データである。
１ 半導体基板 ２ ゲート酸化膜 ３ ゲート電極 ４ 層間絶縁膜 ５ 第１配線層 ６ シリコン窒化膜 ７ 第１シリコン酸化膜 ８ ＴＥＯＳ・Ｏ3 −ＳｉＯ2 膜 ９ 第２配線層 １０ 第２シリコン酸化膜 １１ 第３シリコン酸化層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (4)
- 【請求項１】 第１配線層を有する半導体基板に、シリ
コン窒化膜及び第１シリコン酸化膜をこの順で有し、該
第１シリコン酸化膜上にテトラエチルオルソシリケー
ト、シロキサン或いはジシラザンを原料とする常圧ＣＶ
Ｄにより形成された第２シリコン酸化膜を有し、該第２
シリコン酸化膜上に第２配線層を有することを特徴とす
る半導体装置。 - 【請求項２】 第１配線層及び第２配線層がアルミニウ
ム又はその合金からなり、シリコン窒化膜及び第１シリ
コン酸化膜がプラズマＣＶＤ法により形成されてなる請
求項１記載の半導体装置。 - 【請求項３】 第２シリコン酸化膜上に、第３シリコン
酸化膜が積層されてなる請求項１記載の半導体装置。 - 【請求項４】 第１配線層を有する半導体基板に、シリ
コン窒化膜及び第１シリコン酸化膜をこの順で成膜する
工程、該第１シリコン酸化膜上にテトラエチルオルソシ
リケート、シロキサン或いはジシラザンを原料として常
圧ＣＶＤにより第２シリコン酸化膜を堆積する工程、該
第２シリコン酸化膜上に第２配線層を形成する工程を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6124011A JPH07335753A (ja) | 1994-06-06 | 1994-06-06 | 半導体装置及びその製造方法 |
| TW083111510A TW259890B (en) | 1994-06-06 | 1994-12-10 | Semiconductor device and process thereof |
| US08/432,521 US5990541A (en) | 1994-06-06 | 1995-05-01 | Semiconductor device and method of fabricating the same |
| KR1019950014577A KR100248572B1 (ko) | 1994-06-06 | 1995-06-02 | 반도체장치 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6124011A JPH07335753A (ja) | 1994-06-06 | 1994-06-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335753A true JPH07335753A (ja) | 1995-12-22 |
Family
ID=14874819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6124011A Pending JPH07335753A (ja) | 1994-06-06 | 1994-06-06 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5990541A (ja) |
| JP (1) | JPH07335753A (ja) |
| KR (1) | KR100248572B1 (ja) |
| TW (1) | TW259890B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346003B1 (ko) * | 1998-12-28 | 2002-07-26 | 닛본 덴기 가부시끼가이샤 | 반도체 장치의 제조 공정 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531679B2 (en) * | 2002-11-14 | 2009-05-12 | Advanced Technology Materials, Inc. | Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride |
| US7446217B2 (en) * | 2002-11-14 | 2008-11-04 | Advanced Technology Materials, Inc. | Composition and method for low temperature deposition of silicon-containing films |
| TW200531284A (en) * | 2003-07-29 | 2005-09-16 | Samsung Electronics Co Ltd | Thin film array panel and manufacturing method thereof |
| US7579496B2 (en) | 2003-10-10 | 2009-08-25 | Advanced Technology Materials, Inc. | Monosilane or disilane derivatives and method for low temperature deposition of silicon-containing films using the same |
| US7601860B2 (en) * | 2003-10-10 | 2009-10-13 | Advanced Technology Materials, Inc. | Composition and method for low temperature chemical vapor deposition of silicon-containing films including silicon carbonitride and silicon oxycarbonitride films |
| JP2005285659A (ja) * | 2004-03-30 | 2005-10-13 | Toyota Industries Corp | 有機ｅｌ装置及びその製造方法 |
| WO2013177326A1 (en) | 2012-05-25 | 2013-11-28 | Advanced Technology Materials, Inc. | Silicon precursors for low temperature ald of silicon-based thin-films |
| JP5947838B2 (ja) * | 2014-07-04 | 2016-07-06 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 攻撃検出装置、攻撃検出方法、および攻撃検出プログラム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62205645A (ja) * | 1986-03-06 | 1987-09-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63207168A (ja) * | 1987-02-24 | 1988-08-26 | Seiko Epson Corp | Ｍｏｓ型半導体集積回路装置 |
| US5055427A (en) * | 1987-12-02 | 1991-10-08 | Advanced Micro Devices, Inc. | Process of forming self-aligned interconnects for semiconductor devices |
| JPH02152255A (ja) * | 1988-12-02 | 1990-06-12 | Matsushita Electric Ind Co Ltd | 多層配線の形成方法 |
| JPH02209753A (ja) * | 1989-02-09 | 1990-08-21 | Kawasaki Steel Corp | 半導体装置の多層配線の形成方法 |
| US5258645A (en) * | 1990-03-09 | 1993-11-02 | Fujitsu Limited | Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
| JP3575807B2 (ja) * | 1991-08-05 | 2004-10-13 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US5424570A (en) * | 1992-01-31 | 1995-06-13 | Sgs-Thomson Microelectronics, Inc. | Contact structure for improving photoresist adhesion on a dielectric layer |
| EP0677869B1 (en) * | 1994-04-12 | 1999-03-17 | STMicroelectronics S.r.l. | Planarization process for the manufacturing of integrated circuits, particularly for non-volatile semiconductor memory devices |
-
1994
- 1994-06-06 JP JP6124011A patent/JPH07335753A/ja active Pending
- 1994-12-10 TW TW083111510A patent/TW259890B/zh not_active IP Right Cessation
-
1995
- 1995-05-01 US US08/432,521 patent/US5990541A/en not_active Expired - Fee Related
- 1995-06-02 KR KR1019950014577A patent/KR100248572B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346003B1 (ko) * | 1998-12-28 | 2002-07-26 | 닛본 덴기 가부시끼가이샤 | 반도체 장치의 제조 공정 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW259890B (en) | 1995-10-11 |
| KR100248572B1 (ko) | 2000-03-15 |
| US5990541A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JPH07312368A (ja) | 絶縁膜の平坦化構造を形成するための方法 | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3148183B2 (ja) | 半導体装置の製造方法 | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JPH06349830A (ja) | 半導体集積回路装置の製造方法 | |
| JP3435186B2 (ja) | 半導体装置 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JP2002289609A (ja) | 半導体装置及びその製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| JPH08130248A (ja) | 膜の形成方法及び半導体装置の製造方法 | |
| JPH10189578A (ja) | 半導体装置の製造方法 | |
| JPH06163522A (ja) | 半導体装置の層間絶縁膜 | |
| JP3270245B2 (ja) | 半導体装置とその製造方法 | |
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| JPH04247643A (ja) | 半導体装置およびその製造方法 | |
| JPH04356945A (ja) | 半導体装置の製造方法 | |
| JP2001127159A (ja) | 半導体装置の製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPH07153840A (ja) | 半導体装置およびその製造方法 |