JPH099615A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH099615A JPH099615A JP15020395A JP15020395A JPH099615A JP H099615 A JPH099615 A JP H099615A JP 15020395 A JP15020395 A JP 15020395A JP 15020395 A JP15020395 A JP 15020395A JP H099615 A JPH099615 A JP H099615A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- inductor
- switching
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 電圧共振及び電流共振双方の活用によってス
イッチング損失およびノイズを低減した低価格のスイッ
チング電源装置を提供する。 【構成】 直流電源に第１インダクタ2とスイッチ3を直
列接続し、スイッチに並列に、第１キャパシタ4、第１
ダイオード5、そして第２キャパシタ6aとトランス１次
巻線12aとの直列回路を接続し、トランスの２次巻線12b
に第３キャパシタ6bと第２ダイオード8との直列回路を
接続し、第２ダイオード8から平滑回路9を介して負荷10
に電力を供給する。スイッチがオンのとき、第２・第３
キャパシタの合成容量とトランスの漏れインダクタンス
12lとで共振し、第２ダイオードの電流を概略半波共振
波形にする。スイッチがオフのと、トランスの励磁イン
ダクタンスと平滑回路に含まれるインダクタンス成分9l
と第１インダクタとの並列合成インダクタンスと、第１
キャパシタとで共振し、スイッチへの印加電圧が概略半
波共振波形となる。
イッチング損失およびノイズを低減した低価格のスイッ
チング電源装置を提供する。 【構成】 直流電源に第１インダクタ2とスイッチ3を直
列接続し、スイッチに並列に、第１キャパシタ4、第１
ダイオード5、そして第２キャパシタ6aとトランス１次
巻線12aとの直列回路を接続し、トランスの２次巻線12b
に第３キャパシタ6bと第２ダイオード8との直列回路を
接続し、第２ダイオード8から平滑回路9を介して負荷10
に電力を供給する。スイッチがオンのとき、第２・第３
キャパシタの合成容量とトランスの漏れインダクタンス
12lとで共振し、第２ダイオードの電流を概略半波共振
波形にする。スイッチがオフのと、トランスの励磁イン
ダクタンスと平滑回路に含まれるインダクタンス成分9l
と第１インダクタとの並列合成インダクタンスと、第１
キャパシタとで共振し、スイッチへの印加電圧が概略半
波共振波形となる。
Description
【０００１】
【産業上の利用分野】本発明は産業用や民生用の電子機
器において、入力直流電圧に概略比例した直流電圧を負
荷に供給するスイッチング電源装置に関し、特に電圧共
振および電流共振の双方を利用して、スイッチング損失
およびスイッチングノイズを大幅に低減させたスイッチ
ング電源装置に関するものである。
器において、入力直流電圧に概略比例した直流電圧を負
荷に供給するスイッチング電源装置に関し、特に電圧共
振および電流共振の双方を利用して、スイッチング損失
およびスイッチングノイズを大幅に低減させたスイッチ
ング電源装置に関するものである。
【０００２】
【従来の技術】近年、スイッチング電源装置は電子機器
の低価格化・小型化・高性能化・省エネルギー化に伴
い、より小型高効率で、かつ、低価格、低ノイズのもの
が強く求められている。
の低価格化・小型化・高性能化・省エネルギー化に伴
い、より小型高効率で、かつ、低価格、低ノイズのもの
が強く求められている。
【０００３】電圧共振および電流共振双方を利用するこ
とによってスイッチング損失およびスイッチングノイズ
を低減させたスイッチング電源装置として、本出願人が
先に出願した特願平５−２６８７０６号の明細書および
図面に記載されているものがある。以下、この従来例を
図５及び６に基づいて説明しておく。
とによってスイッチング損失およびスイッチングノイズ
を低減させたスイッチング電源装置として、本出願人が
先に出願した特願平５−２６８７０６号の明細書および
図面に記載されているものがある。以下、この従来例を
図５及び６に基づいて説明しておく。
【０００４】図５は従来例のスイッチング電源の回路構
成を示す。図中、１は入力直流電圧源であり、以下の説
明において、その電圧をＶｉｎとする。１３は第１スイ
ッチング素子、１４は第１ダイオードであり、第１スイ
ッチング素子１３と第１ダイオード１４とで第１スイッ
チング手段を構成する。１５は第２スイッチング素子、
１６は第２ダイオードであり、第２スイッチング素子１
５と第２ダイオード１６とで第２スイッチング手段を構
成する。第１スイッチング手段と第２スイッチング手段
は直列接続されて入力直流電圧源に接続される。
成を示す。図中、１は入力直流電圧源であり、以下の説
明において、その電圧をＶｉｎとする。１３は第１スイ
ッチング素子、１４は第１ダイオードであり、第１スイ
ッチング素子１３と第１ダイオード１４とで第１スイッ
チング手段を構成する。１５は第２スイッチング素子、
１６は第２ダイオードであり、第２スイッチング素子１
５と第２ダイオード１６とで第２スイッチング手段を構
成する。第１スイッチング手段と第２スイッチング手段
は直列接続されて入力直流電圧源に接続される。
【０００５】１７は第１キャパシタであり、第１スイッ
チング素子１３の両端に接続され、第１スイッチング素
子１３および第２スイッチング素子１５に印加される電
圧の急峻な変化を抑える。６ａは第２キャパシタであ
り、直流電圧Ｖｃ１を保持する。１２はトランスで１次
巻線１２ａと２次巻線１２ｂを有し、１次巻線１２ａと
２次巻線１２ｂとの巻数比はｎ：１である。１次巻線１
２ａは第２キャパシタ６ａを介して第２スイッチング手
段１５，１６の両端に接続される。
チング素子１３の両端に接続され、第１スイッチング素
子１３および第２スイッチング素子１５に印加される電
圧の急峻な変化を抑える。６ａは第２キャパシタであ
り、直流電圧Ｖｃ１を保持する。１２はトランスで１次
巻線１２ａと２次巻線１２ｂを有し、１次巻線１２ａと
２次巻線１２ｂとの巻数比はｎ：１である。１次巻線１
２ａは第２キャパシタ６ａを介して第２スイッチング手
段１５，１６の両端に接続される。
【０００６】６ｂは第３キャパシタであり、直流電圧Ｖ
ｃ２を保持する。８は第３のダイオードであり、アノー
ドがトランスの２次巻線１２ｂの一端に接続され、カソ
ードが第３キャパシタ６ｂを介して２次巻線１２ｂの他
端に接続される。９は、インダクタ９ｌ及びキャパシタ
９ｃによって構成された平滑回路であり、その入力側は
第３ダイオード８の両端に接続され、出力側は負荷１０
に接続されている。１８は制御回路であり平滑回路９の
出力電圧を検出し、出力電圧が一定になるように第１ス
イッチング素子１３と第２スイッチング素子１５のオン
オフ比を変える制御信号を発生する。
ｃ２を保持する。８は第３のダイオードであり、アノー
ドがトランスの２次巻線１２ｂの一端に接続され、カソ
ードが第３キャパシタ６ｂを介して２次巻線１２ｂの他
端に接続される。９は、インダクタ９ｌ及びキャパシタ
９ｃによって構成された平滑回路であり、その入力側は
第３ダイオード８の両端に接続され、出力側は負荷１０
に接続されている。１８は制御回路であり平滑回路９の
出力電圧を検出し、出力電圧が一定になるように第１ス
イッチング素子１３と第２スイッチング素子１５のオン
オフ比を変える制御信号を発生する。
【０００７】１２ｌはトランス１２の漏れインダクタン
スまたはインダクタであり、トランス１２の１次巻線１
２ａに直列に接続されている。第２スイッチング素子１
５のオン期間に、第２キャパシタ６ａと第３キャパシタ
６ｂとを組み合わせた容量とインダクタンス１２ｌとの
共振が生じ、トランス１２の２次巻線１２ｂに伝達され
る出力電流が共振電流となる。なお、第１スイッチング
素子１３と第２スイッチング素子１５とが同時にオフと
なる期間があるように制御回路１８が設定されている。
スまたはインダクタであり、トランス１２の１次巻線１
２ａに直列に接続されている。第２スイッチング素子１
５のオン期間に、第２キャパシタ６ａと第３キャパシタ
６ｂとを組み合わせた容量とインダクタンス１２ｌとの
共振が生じ、トランス１２の２次巻線１２ｂに伝達され
る出力電流が共振電流となる。なお、第１スイッチング
素子１３と第２スイッチング素子１５とが同時にオフと
なる期間があるように制御回路１８が設定されている。
【０００８】以上のように構成された従来のスイッチン
グ電源装置の各部の動作波形が図６に示されている。図
６において（ａ）は制御回路１８の出力の１つである第
１スイッチング素子１３の駆動パルス波形ｖG1を示して
おり、（ｂ）は制御回路１８の出力の１つである第２ス
イッチング素子１５の駆動パルス波形ｖG2を示してお
り、（ｃ）はトランス１２の１次巻線電流波形ｉTPを示
しており、（ｄ）は第１スイッチング手段に印加される
電圧波形ｖTPを示しており、（ｅ）は第３ダイオード８
を流れる電流波形ｉSDを示しており、（ｆ）は第３ダイ
オード８に印加される電圧波形ｖSDを示しており、
（ｇ）は平滑回路９の入力電流波形ｉFLを示している。
グ電源装置の各部の動作波形が図６に示されている。図
６において（ａ）は制御回路１８の出力の１つである第
１スイッチング素子１３の駆動パルス波形ｖG1を示して
おり、（ｂ）は制御回路１８の出力の１つである第２ス
イッチング素子１５の駆動パルス波形ｖG2を示してお
り、（ｃ）はトランス１２の１次巻線電流波形ｉTPを示
しており、（ｄ）は第１スイッチング手段に印加される
電圧波形ｖTPを示しており、（ｅ）は第３ダイオード８
を流れる電流波形ｉSDを示しており、（ｆ）は第３ダイ
オード８に印加される電圧波形ｖSDを示しており、
（ｇ）は平滑回路９の入力電流波形ｉFLを示している。
【０００９】基本的な動作は下記の通りである。
【００１０】時刻ｔ0において、第２スイッチング素子
１５がオフしている状態で制御回路１８のオン信号ｖG1
により第１スイッチング素子１３がオンすると、トラン
ス１２の１次巻線１２ａに電圧Ｖｉｎ−Ｖｃ１が印加さ
れる。この時トランス１２の２次巻線１２ｂに電圧（Ｖ
ｉｎ−Ｖｃ１）／ｎが発生し、第３ダイオード８はオフ
状態を持続する。平滑回路９内のインダクタ９ｌには、
電圧（Ｖｉｎ−Ｖｃ１）／ｎ＋Ｖｃ２−Ｖｏ（但し、Ｖ
ｏは出力電圧）が印加され、インダクタ９ｌを流れる電
流は直線状に増加する。トランス１２の１次巻線１２ａ
の電流ｉTPはトランス１２の励磁電流と２次巻線１２ｂ
を流れる電流の１次側換算電流の和となるために直線状
に増加し、トランス１２およびインダクタ９ｌに励磁エ
ネルギーが蓄積される。
１５がオフしている状態で制御回路１８のオン信号ｖG1
により第１スイッチング素子１３がオンすると、トラン
ス１２の１次巻線１２ａに電圧Ｖｉｎ−Ｖｃ１が印加さ
れる。この時トランス１２の２次巻線１２ｂに電圧（Ｖ
ｉｎ−Ｖｃ１）／ｎが発生し、第３ダイオード８はオフ
状態を持続する。平滑回路９内のインダクタ９ｌには、
電圧（Ｖｉｎ−Ｖｃ１）／ｎ＋Ｖｃ２−Ｖｏ（但し、Ｖ
ｏは出力電圧）が印加され、インダクタ９ｌを流れる電
流は直線状に増加する。トランス１２の１次巻線１２ａ
の電流ｉTPはトランス１２の励磁電流と２次巻線１２ｂ
を流れる電流の１次側換算電流の和となるために直線状
に増加し、トランス１２およびインダクタ９ｌに励磁エ
ネルギーが蓄積される。
【００１１】時刻ｔ1において、制御回路１８のオフ信
号ｖG1で第１スイッチング素子１３がオフすると、第１
スイッチング素子１３と第２スイッチング素子１５が共
にオフの状態となるが、第１スイッチング素子１３の両
端には第３キャパシタ１７が接続されているので、第１
スイッチング素子１３のターンオフ時におけるトランス
１２、その漏れインダクタンスまたはインダクタ１２ｌ
およびインダクタ９ｌに蓄積された励磁エネルギーに起
因する電圧波形の急峻な立ち上がりは緩和され、電圧共
振状態が生ずる。そして、ｖTPは第２ダイオード１６に
よって入力直流電圧源１にクランプされるまで立ち上が
る。
号ｖG1で第１スイッチング素子１３がオフすると、第１
スイッチング素子１３と第２スイッチング素子１５が共
にオフの状態となるが、第１スイッチング素子１３の両
端には第３キャパシタ１７が接続されているので、第１
スイッチング素子１３のターンオフ時におけるトランス
１２、その漏れインダクタンスまたはインダクタ１２ｌ
およびインダクタ９ｌに蓄積された励磁エネルギーに起
因する電圧波形の急峻な立ち上がりは緩和され、電圧共
振状態が生ずる。そして、ｖTPは第２ダイオード１６に
よって入力直流電圧源１にクランプされるまで立ち上が
る。
【００１２】時刻ｔ2において、制御回路１８のオン信
号ｖG2で第２スイッチング素子１５がオンするが、オン
電流が第２ダイオード１６を流れても第２スイッチング
素子１５を流れても動作に大きな変化はない。第２ダイ
オード１６または第２スイッチング素子１５がオンする
とトランス１２の１次巻線１２ａに第１キャパシタ６ａ
に保持されている直流電圧Ｖｃ１が印加され、トランス
１２の２次巻線１２ｂに電圧Ｖｃ１／ｎが発生し、第３
ダイオード８を順バイアスして導通状態にする。
号ｖG2で第２スイッチング素子１５がオンするが、オン
電流が第２ダイオード１６を流れても第２スイッチング
素子１５を流れても動作に大きな変化はない。第２ダイ
オード１６または第２スイッチング素子１５がオンする
とトランス１２の１次巻線１２ａに第１キャパシタ６ａ
に保持されている直流電圧Ｖｃ１が印加され、トランス
１２の２次巻線１２ｂに電圧Ｖｃ１／ｎが発生し、第３
ダイオード８を順バイアスして導通状態にする。
【００１３】第１キャパシタ６ａと第２キャパシタ６ｂ
とを組み合わせたものと漏れインダクタンスまたはイン
ダクタ１２ｌとによる共振が生ずるが、その共振周波数
は十分小さく設定されている。第３ダイオード８の電流
ｉSDは電流共振状態となり、ゼロから立ち上がってｔ3
で再びゼロとなる。従って第３ダイオード１０はゼロ電
流スイッチングとなり、リカバリは発生しない。
とを組み合わせたものと漏れインダクタンスまたはイン
ダクタ１２ｌとによる共振が生ずるが、その共振周波数
は十分小さく設定されている。第３ダイオード８の電流
ｉSDは電流共振状態となり、ゼロから立ち上がってｔ3
で再びゼロとなる。従って第３ダイオード１０はゼロ電
流スイッチングとなり、リカバリは発生しない。
【００１４】またトランス１２の励磁インダクタンス値
は励磁電流が負となるように十分小さく設定されている
ために第２スイッチング手段がターンオフするときに、
入力直流電圧源１に電力が回生するように、電流が逆向
きに流れるように設定されるので、第１スイッチング素
子１３及び第２スイッチング素子１５の寄生容量とトラ
ンス１２の分布容量の電荷を放電することが可能とな
る。
は励磁電流が負となるように十分小さく設定されている
ために第２スイッチング手段がターンオフするときに、
入力直流電圧源１に電力が回生するように、電流が逆向
きに流れるように設定されるので、第１スイッチング素
子１３及び第２スイッチング素子１５の寄生容量とトラ
ンス１２の分布容量の電荷を放電することが可能とな
る。
【００１５】時刻ｔ4において、第２スイッチング素子
１５に負電流が流れているときに制御回路１８の出力信
号ｖG2により第２スイッチング素子１５がターンオフす
ると、トランス１２の漏れインダクタンスまたはインダ
クタ１２ｌの働きで負の電流は継続しようとするため
に、第１、第２スイッチング素子の接続点の電圧ｖTPは
急峻に立ち下がろうとする。しかし、第１スイッチング
素子１３の両端には第３キャパシタ１７が接続されてい
るために、第２スイッチング素子１５のターンオフ時の
電圧ｖTPの急峻な立ち下がりは緩和される。そして、第
３キャパシタ１７の電荷が入力直流電圧源１に回生され
た後、第１ダイオード１４がオンになる。
１５に負電流が流れているときに制御回路１８の出力信
号ｖG2により第２スイッチング素子１５がターンオフす
ると、トランス１２の漏れインダクタンスまたはインダ
クタ１２ｌの働きで負の電流は継続しようとするため
に、第１、第２スイッチング素子の接続点の電圧ｖTPは
急峻に立ち下がろうとする。しかし、第１スイッチング
素子１３の両端には第３キャパシタ１７が接続されてい
るために、第２スイッチング素子１５のターンオフ時の
電圧ｖTPの急峻な立ち下がりは緩和される。そして、第
３キャパシタ１７の電荷が入力直流電圧源１に回生され
た後、第１ダイオード１４がオンになる。
【００１６】時刻ｔ5で再び第１スイッチング素子１３
がオンになり、時刻ｔ0以降の動作が繰り返される。
がオンになり、時刻ｔ0以降の動作が繰り返される。
【００１７】
【発明が解決しようとする課題】上記の従来構成にあっ
ては、電流共振を十分活用しているものの、電圧共振に
ついては０から入力電圧Ｖｉｎまでの範囲で部分的に使
用しているにすぎない。また、スイッチング素子を２個
必要とし、そのうちのハイ側のスイッチ素子（図５中の
１５）の駆動回路が複雑になる。このため、十分に低ノ
イズ、低価格とはいえず、改善の余地があった。
ては、電流共振を十分活用しているものの、電圧共振に
ついては０から入力電圧Ｖｉｎまでの範囲で部分的に使
用しているにすぎない。また、スイッチング素子を２個
必要とし、そのうちのハイ側のスイッチ素子（図５中の
１５）の駆動回路が複雑になる。このため、十分に低ノ
イズ、低価格とはいえず、改善の余地があった。
【００１８】そこで、本発明の目的は、上記のような従
来の課題を解決すべく、スイッチング素子をロー側の１
個のみとすることによって低価格化を図るとともに、電
圧共振および電流共振の双方を十分に活用することによ
って、スイッチング損失およびスイッチングノイズを大
幅に低減したスイッチング電源装置を提供することにあ
る。
来の課題を解決すべく、スイッチング素子をロー側の１
個のみとすることによって低価格化を図るとともに、電
圧共振および電流共振の双方を十分に活用することによ
って、スイッチング損失およびスイッチングノイズを大
幅に低減したスイッチング電源装置を提供することにあ
る。
【００１９】
【課題を解決するための手段】上記目的を達成するため
の本発明のスイッチング電源装置の第１の特徴構成によ
れば、入力直流電圧源に第１インダクタとスイッチング
素子とが直列接続され、前記スイッチング素子に第１キ
ャパシタと第１単方向性導通素子とがそれぞれ並列に接
続され、前記第１単方向性導通素子は、前記直流電圧源
と無充電状態の前記第１インダクタとで導通されること
がない向きに配置され、さらに、第２キャパシタと、第
２インダクタと、第２単方向性導通素子とを直列接続し
たものが前記スイッチング素子と並列に接続され、前記
第２単方向性導通素子は、前記スイッチング素子がオフ
のときに前記入力直流電圧源と無充電状態の前記第１イ
ンダクタと無充電状態の前記第２キャパシタと無充電状
態の前記第２インダクタとで導通されることがない向き
に配置され、前記第２単方向性導通素子の両端に平滑回
路の入力側が接続され、前記平滑回路の出力側から負荷
に対して電力が供給され、前記スイッチング素子がオン
の状態において、前記第２キャパシタ、前記第２インダ
クタ、前記第２単方向性導通素子、及び前記スイッチン
グ素子からなる閉回路で共振し、前記閉回路を流れる電
流が概略半波電流共振波形となり、一方、前記スイッチ
ング素子がオフの状態において、前記スイッチング素子
の両端間電圧が概略半波電圧共振波形となる。
の本発明のスイッチング電源装置の第１の特徴構成によ
れば、入力直流電圧源に第１インダクタとスイッチング
素子とが直列接続され、前記スイッチング素子に第１キ
ャパシタと第１単方向性導通素子とがそれぞれ並列に接
続され、前記第１単方向性導通素子は、前記直流電圧源
と無充電状態の前記第１インダクタとで導通されること
がない向きに配置され、さらに、第２キャパシタと、第
２インダクタと、第２単方向性導通素子とを直列接続し
たものが前記スイッチング素子と並列に接続され、前記
第２単方向性導通素子は、前記スイッチング素子がオフ
のときに前記入力直流電圧源と無充電状態の前記第１イ
ンダクタと無充電状態の前記第２キャパシタと無充電状
態の前記第２インダクタとで導通されることがない向き
に配置され、前記第２単方向性導通素子の両端に平滑回
路の入力側が接続され、前記平滑回路の出力側から負荷
に対して電力が供給され、前記スイッチング素子がオン
の状態において、前記第２キャパシタ、前記第２インダ
クタ、前記第２単方向性導通素子、及び前記スイッチン
グ素子からなる閉回路で共振し、前記閉回路を流れる電
流が概略半波電流共振波形となり、一方、前記スイッチ
ング素子がオフの状態において、前記スイッチング素子
の両端間電圧が概略半波電圧共振波形となる。
【００２０】第２の特徴構成によれば、入力直流電圧源
に第１インダクタとスイッチング素子とが直列接続さ
れ、前記スイッチング素子に第１キャパシタと第１単方
向性導通素子とがそれぞれ並列に接続され、前記第１単
方向性導通素子は前記直流電圧源と無充電状態の前記第
１インダクタとで導通されることがない向きに配置さ
れ、さらに、第２キャパシタと、１次巻線及び２次巻線
と漏れインダクタンスを有するトランスの１次巻線とを
直列接続したものが前記スイッチング素子と並列に接続
され、前記トランスの２次巻線に、第３キャパシタと第
２単方向性導通素子とを直列接続したものが接続され、
前記第２単方向性導通素子は、前記スイッチング素子が
オフのときに無充電状態の前記トランスを介して前記入
力直流電圧源と無充電状態の前記第１インダクタと無充
電状態の前記第２キャパシタと無充電状態の前記第３キ
ャパシタとで導通されることがない向きに配置され、前
記第２単方向性導通素子の両端に平滑回路の入力側が接
続され、前記平滑回路の出力側から負荷に対して電力が
供給され、前記スイッチング素子がオンの状態におい
て、前記トランスを介して直列接続される前記第２キャ
パシタ、前記第３キャパシタ、前記第２単方向性導通素
子、及び前記スイッチング素子からなる閉回路で共振
し、前記閉回路を流れる電流が概略半波電流共振波形と
なり、一方、前記スイッチング素子がオフの状態におい
て、前記スイッチング素子の両端間電圧が概略半波電圧
共振波形となる。
に第１インダクタとスイッチング素子とが直列接続さ
れ、前記スイッチング素子に第１キャパシタと第１単方
向性導通素子とがそれぞれ並列に接続され、前記第１単
方向性導通素子は前記直流電圧源と無充電状態の前記第
１インダクタとで導通されることがない向きに配置さ
れ、さらに、第２キャパシタと、１次巻線及び２次巻線
と漏れインダクタンスを有するトランスの１次巻線とを
直列接続したものが前記スイッチング素子と並列に接続
され、前記トランスの２次巻線に、第３キャパシタと第
２単方向性導通素子とを直列接続したものが接続され、
前記第２単方向性導通素子は、前記スイッチング素子が
オフのときに無充電状態の前記トランスを介して前記入
力直流電圧源と無充電状態の前記第１インダクタと無充
電状態の前記第２キャパシタと無充電状態の前記第３キ
ャパシタとで導通されることがない向きに配置され、前
記第２単方向性導通素子の両端に平滑回路の入力側が接
続され、前記平滑回路の出力側から負荷に対して電力が
供給され、前記スイッチング素子がオンの状態におい
て、前記トランスを介して直列接続される前記第２キャ
パシタ、前記第３キャパシタ、前記第２単方向性導通素
子、及び前記スイッチング素子からなる閉回路で共振
し、前記閉回路を流れる電流が概略半波電流共振波形と
なり、一方、前記スイッチング素子がオフの状態におい
て、前記スイッチング素子の両端間電圧が概略半波電圧
共振波形となる。
【００２１】
【作用】上記のような特徴構成によって、スイッチング
素子がオフのときは半波電圧共振を実現でき、スイッチ
ング素子がオンのときは半波電流共振を実現できる。ス
イッチング素子がオンになる際は、スイッチング素子に
並列のキャパシタのみならず、等価的にスイッチング素
子に並列に存在するスイッチング素子や単方向性導通素
子の寄生容量およびトランスの分布容量などに蓄えられ
たエネルギーを放電してからターンオンするのでスパイ
ク電流の発生が無く、スイッチング手段がオフになる際
は、トランスの漏れインダクタンスの影響によるスパイ
ク電圧の発生が無い。トランスの漏れインダクタンスま
たはインダクタとキャパシタとの共振によって、第２単
方向導通素子（例えばダイオード）のゼロ電流スイッチ
ングが達成され、ダイオードのターンオフリカバリの発
生を無くすることができるので、低ノイズで高効率のス
イッチング電源を実現することができる。
素子がオフのときは半波電圧共振を実現でき、スイッチ
ング素子がオンのときは半波電流共振を実現できる。ス
イッチング素子がオンになる際は、スイッチング素子に
並列のキャパシタのみならず、等価的にスイッチング素
子に並列に存在するスイッチング素子や単方向性導通素
子の寄生容量およびトランスの分布容量などに蓄えられ
たエネルギーを放電してからターンオンするのでスパイ
ク電流の発生が無く、スイッチング手段がオフになる際
は、トランスの漏れインダクタンスの影響によるスパイ
ク電圧の発生が無い。トランスの漏れインダクタンスま
たはインダクタとキャパシタとの共振によって、第２単
方向導通素子（例えばダイオード）のゼロ電流スイッチ
ングが達成され、ダイオードのターンオフリカバリの発
生を無くすることができるので、低ノイズで高効率のス
イッチング電源を実現することができる。
【００２２】
【実施例】以下、図面を参照しながら、本発明の実施例
について説明する。
について説明する。
【００２３】図１は本発明の第１実施例を示す回路図で
ある。図１において、従来例の説明で用いた図５の回路
素子と同一の働きをする回路素子については、図５の回
路素子と同一の番号を付している。
ある。図１において、従来例の説明で用いた図５の回路
素子と同一の働きをする回路素子については、図５の回
路素子と同一の番号を付している。
【００２４】入力直流電圧源１に対して第１インダクタ
２とスイッチング素子３とが直列に接続され、スイッチ
ング素子３には、第１キャパシタ４と、第１単方向性導
通素子としての第１ダイオード５とがそれぞれ並列に接
続されている。第１ダイオード５は、直流電圧源１に対
して逆方向となるように接続され、直流電圧源１と無充
電状態の第１インダクタ２とによって順方向にバイアス
されることはない。
２とスイッチング素子３とが直列に接続され、スイッチ
ング素子３には、第１キャパシタ４と、第１単方向性導
通素子としての第１ダイオード５とがそれぞれ並列に接
続されている。第１ダイオード５は、直流電圧源１に対
して逆方向となるように接続され、直流電圧源１と無充
電状態の第１インダクタ２とによって順方向にバイアス
されることはない。
【００２５】さらに、第２キャパシタ６と、第２インダ
クタ７と、第２単方向性導通素子としての第２ダイオー
ド８とを直列接続したものがスイッチング素子３と並列
に接続されている。第２ダイオード８も直流電圧源に対
して逆方向となるように接続されている。つまり、スイ
ッチング素子３がオフのときに直流電圧源１と無充電状
態の第１インダクタ２と無充電状態の第２キャパシタ６
と無充電状態の第２インダクタ７とによって順方向にバ
イアスされることはない。
クタ７と、第２単方向性導通素子としての第２ダイオー
ド８とを直列接続したものがスイッチング素子３と並列
に接続されている。第２ダイオード８も直流電圧源に対
して逆方向となるように接続されている。つまり、スイ
ッチング素子３がオフのときに直流電圧源１と無充電状
態の第１インダクタ２と無充電状態の第２キャパシタ６
と無充電状態の第２インダクタ７とによって順方向にバ
イアスされることはない。
【００２６】第２ダイオード８の両端には、第３インダ
クタ９ｌ及び第３キャパシタ９ｃで構成された平滑回路
９の入力側が接続され、その出力側に負荷１０が接続さ
れている。スイッチング素子３がオンの状態において、
第２キャパシタ６、第２インダクタ７、第２ダイオード
８、及びスイッチング素子３からなる閉回路で共振す
る。そして、この閉回路を流れる電流は概略半波電流共
振波形となる。一方、スイッチング素子３がオフの状態
においては、スイッチング素子３の両端間電圧が概略半
波電圧共振波形となる。
クタ９ｌ及び第３キャパシタ９ｃで構成された平滑回路
９の入力側が接続され、その出力側に負荷１０が接続さ
れている。スイッチング素子３がオンの状態において、
第２キャパシタ６、第２インダクタ７、第２ダイオード
８、及びスイッチング素子３からなる閉回路で共振す
る。そして、この閉回路を流れる電流は概略半波電流共
振波形となる。一方、スイッチング素子３がオフの状態
においては、スイッチング素子３の両端間電圧が概略半
波電圧共振波形となる。
【００２７】尚、１１は制御回路であり、上記の電流共
振及び電圧共振を維持するようにスイッチング素子３の
オンオフを制御する制御信号を発生する。
振及び電圧共振を維持するようにスイッチング素子３の
オンオフを制御する制御信号を発生する。
【００２８】以上のように構成されたスイッチング電源
装置の動作を、図２に示す各部の動作波形を参照しなが
ら説明する。なお、以下の説明では、第１キャパシタ４
と並列に存在するスイッチング素子３又はダイオード５
や等価的に並列になる第１インダクタ２の分布容量等に
ついては、説明の簡略化のために、第１キャパシタ４に
含まれるものとして説明する。
装置の動作を、図２に示す各部の動作波形を参照しなが
ら説明する。なお、以下の説明では、第１キャパシタ４
と並列に存在するスイッチング素子３又はダイオード５
や等価的に並列になる第１インダクタ２の分布容量等に
ついては、説明の簡略化のために、第１キャパシタ４に
含まれるものとして説明する。
【００２９】図２において、（ａ）は制御回路１１の出
力であるスイッチング素子３の駆動パルスｖPGを示して
おり、（ｂ）は第１インダクタ２を流れる電流ｉINを、
（ｃ）はスイッチング素子３に印加される電圧ｖPSを、
（ｄ）は並列接続されたスイッチング素子３、第１ダイ
オード５、及び第１キャパシタ４を流れる電流の総和ｉ
PSを、（ｅ）は第２ダイオード８に印加される電圧ｖSD
を、（ｆ）は第２ダイオード８を流れる電流ｉSDを、
（ｇ）は平滑回路９の入力電流ｉFLをそれぞれ示してい
る。
力であるスイッチング素子３の駆動パルスｖPGを示して
おり、（ｂ）は第１インダクタ２を流れる電流ｉINを、
（ｃ）はスイッチング素子３に印加される電圧ｖPSを、
（ｄ）は並列接続されたスイッチング素子３、第１ダイ
オード５、及び第１キャパシタ４を流れる電流の総和ｉ
PSを、（ｅ）は第２ダイオード８に印加される電圧ｖSD
を、（ｆ）は第２ダイオード８を流れる電流ｉSDを、
（ｇ）は平滑回路９の入力電流ｉFLをそれぞれ示してい
る。
【００３０】基本的な動作は下記の通りである。
【００３１】まず、時刻ｔ0において、制御回路１１の
出力ｖPGによりスイッチング素子３がオフし、第１ダイ
オード５及び第２ダイオード８が共にオフの状態が生ず
る。この状態において、第１キャパシタ４の容量値が入
力直流電圧源の等価的な容量値あるいは第２キャパシタ
６及び第３キャパシタ９ｃの容量値より十分小さく設定
され、かつ、第３インダクタ９ｌのインダクタンス値が
第２インダクタ７のインダクタンス値より十分大きく設
定されておれば、入力直流電圧源１、第２キャパシタ
６、第３キャパシタ９ｃ、そして第２インダクタ７はす
べて無視できる。従って、第１インダクタ２及び第３イ
ンダクタ９ｌの並列インダクタンスと第１キャパシタ４
とが共振回路を構成している。
出力ｖPGによりスイッチング素子３がオフし、第１ダイ
オード５及び第２ダイオード８が共にオフの状態が生ず
る。この状態において、第１キャパシタ４の容量値が入
力直流電圧源の等価的な容量値あるいは第２キャパシタ
６及び第３キャパシタ９ｃの容量値より十分小さく設定
され、かつ、第３インダクタ９ｌのインダクタンス値が
第２インダクタ７のインダクタンス値より十分大きく設
定されておれば、入力直流電圧源１、第２キャパシタ
６、第３キャパシタ９ｃ、そして第２インダクタ７はす
べて無視できる。従って、第１インダクタ２及び第３イ
ンダクタ９ｌの並列インダクタンスと第１キャパシタ４
とが共振回路を構成している。
【００３２】時刻ｔ0における第１インダクタ２を流れ
る電流ｉINと第３インダクタ９ｌを流れる電流ｉFLとを
比べるとｉINのほうが大きいため、第１キャパシタ４の
両端電位差ｖPSは上昇し始め、ピークに達した後下降に
転ずる共振状態になる。第１キャパシタ４の両端電位差
ｖPSが下降してほぼゼロに達し、第１ダイオード５が導
通を始める時点が時刻ｔ1である。時刻ｔ0からｔ1まで
の間、第１キャパシタ４の両端電位差であるｖPSは概略
半波電圧共振波形となり、急峻な電圧変化がないのでノ
イズが少ない。並列接続されたスイッチング素子３、第
１ダイオード５、及び第１キャパシタ４を流れる電流の
和ｉPSは、時刻ｔ1において負となる。
る電流ｉINと第３インダクタ９ｌを流れる電流ｉFLとを
比べるとｉINのほうが大きいため、第１キャパシタ４の
両端電位差ｖPSは上昇し始め、ピークに達した後下降に
転ずる共振状態になる。第１キャパシタ４の両端電位差
ｖPSが下降してほぼゼロに達し、第１ダイオード５が導
通を始める時点が時刻ｔ1である。時刻ｔ0からｔ1まで
の間、第１キャパシタ４の両端電位差であるｖPSは概略
半波電圧共振波形となり、急峻な電圧変化がないのでノ
イズが少ない。並列接続されたスイッチング素子３、第
１ダイオード５、及び第１キャパシタ４を流れる電流の
和ｉPSは、時刻ｔ1において負となる。
【００３３】時刻ｔ1で第１ダイオード５がオンになり
電流ｉPSが負を維持している間に、時刻ｔ2において御
回路１１の出力ｖPGによりスイッチング素子３がオンに
なる。第２キャパシタ６の容量値は第１キャパシタ４の
容量値より十分大きく設定してあるため第２キャパシタ
６の両端間電位差の変動は第１キャパシタ４のそれに比
べ非常に小さい。また、スイッチング素子３に印加され
る電圧ｖPSの最小値は第１ダイオード５でクランプされ
るため概略０であり、同様に第２ダイオード８に印加さ
れる電圧ｖSDの最小値も概略０であるため、第２キャパ
シタ６の両端間電位差はほぼ０に維持される。このた
め、時刻ｔ1において第１ダイオード５がオンするのと
前後して第２ダイオード８の電流ｉSDが流れ始める。ま
た、時刻ｔ 1からｔ2の間、第１ダイオード５はオンを継
続しているため、スイッチング素子に印加される電圧ｖ
PSは概略０である。時刻ｔ2においてスイッチング素子
３がオンになるが、このときスイッチング素子に印加さ
れる電圧ｖPSは概略０であるため、スイッチング素子３
のオンに伴うスイッチングノイズは非常に小さい。
電流ｉPSが負を維持している間に、時刻ｔ2において御
回路１１の出力ｖPGによりスイッチング素子３がオンに
なる。第２キャパシタ６の容量値は第１キャパシタ４の
容量値より十分大きく設定してあるため第２キャパシタ
６の両端間電位差の変動は第１キャパシタ４のそれに比
べ非常に小さい。また、スイッチング素子３に印加され
る電圧ｖPSの最小値は第１ダイオード５でクランプされ
るため概略０であり、同様に第２ダイオード８に印加さ
れる電圧ｖSDの最小値も概略０であるため、第２キャパ
シタ６の両端間電位差はほぼ０に維持される。このた
め、時刻ｔ1において第１ダイオード５がオンするのと
前後して第２ダイオード８の電流ｉSDが流れ始める。ま
た、時刻ｔ 1からｔ2の間、第１ダイオード５はオンを継
続しているため、スイッチング素子に印加される電圧ｖ
PSは概略０である。時刻ｔ2においてスイッチング素子
３がオンになるが、このときスイッチング素子に印加さ
れる電圧ｖPSは概略０であるため、スイッチング素子３
のオンに伴うスイッチングノイズは非常に小さい。
【００３４】時刻ｔ2においてスイッチング素子３がオ
ンになると、スイッチング素子３、第２ダイオード８、
第２インダクタ７、及び第２キャパシタ６よって直列共
振回路が形成される。第２キャパシタ６に保持されてい
る電圧は前述の通り概略０であるが、厳密には、スイッ
チング素子３のオフ期間中に、ｖPS＞ｖSDとなるように
充電される。その結果、第２ダイオード８が順バイアス
され、共振電流が流れ始める。共振周波数は十分小さく
設定される。時刻ｔ3で共振電流が再びゼロになり、第
２ダイオード８が逆バイアスされるので、共振電流は半
波になる。第２ダイオード８はゼロ電流スイッチングと
なり、ターンオフ時のリカバリノイズは非常に小さい。
ンになると、スイッチング素子３、第２ダイオード８、
第２インダクタ７、及び第２キャパシタ６よって直列共
振回路が形成される。第２キャパシタ６に保持されてい
る電圧は前述の通り概略０であるが、厳密には、スイッ
チング素子３のオフ期間中に、ｖPS＞ｖSDとなるように
充電される。その結果、第２ダイオード８が順バイアス
され、共振電流が流れ始める。共振周波数は十分小さく
設定される。時刻ｔ3で共振電流が再びゼロになり、第
２ダイオード８が逆バイアスされるので、共振電流は半
波になる。第２ダイオード８はゼロ電流スイッチングと
なり、ターンオフ時のリカバリノイズは非常に小さい。
【００３５】時刻ｔ3において第２ダイオード８がオフ
になった後、時刻ｔ4においてスイッチング素子３がオ
フするまで、各インダクタ及びキャパシタの充電が継続
される。時刻ｔ4において制御回路１１の出力ｖPGによ
りスイッチング素子３がオフすると時刻ｔ0と同じ動作
状態となり、以後、同じ動作が繰り返される。
になった後、時刻ｔ4においてスイッチング素子３がオ
フするまで、各インダクタ及びキャパシタの充電が継続
される。時刻ｔ4において制御回路１１の出力ｖPGによ
りスイッチング素子３がオフすると時刻ｔ0と同じ動作
状態となり、以後、同じ動作が繰り返される。
【００３６】次に本発明の第２実施例を図３及び図４に
基づいて説明する。この実施例は、図３の回路図に示す
ようにトランスを有する点で第１実施例と大きく異な
る。トランスを挿入することにより、１次・２次間の絶
縁が確保されるとともに、巻数比を変えることによって
出力電圧を適宜設定することができる。尚、図３に示す
第２実施例の回路図において、図１または図５の回路図
における回路素子と同一の働きをするものについては、
同一の番号を付している。
基づいて説明する。この実施例は、図３の回路図に示す
ようにトランスを有する点で第１実施例と大きく異な
る。トランスを挿入することにより、１次・２次間の絶
縁が確保されるとともに、巻数比を変えることによって
出力電圧を適宜設定することができる。尚、図３に示す
第２実施例の回路図において、図１または図５の回路図
における回路素子と同一の働きをするものについては、
同一の番号を付している。
【００３７】図３に示すように、入力直流電圧源１に対
して第１インダクタ２とスイッチング素子３とが直列に
接続され、スイッチング素子３には、第１キャパシタ４
と、第１単方向性導通素子としての第１ダイオード５と
がそれぞれ並列に接続されている。第１ダイオード５
は、直流電圧源１に対して逆方向となるように接続さ
れ、直流電圧源１と無充電状態の第１インダクタ２とに
よって順方向にバイアスされることはない。
して第１インダクタ２とスイッチング素子３とが直列に
接続され、スイッチング素子３には、第１キャパシタ４
と、第１単方向性導通素子としての第１ダイオード５と
がそれぞれ並列に接続されている。第１ダイオード５
は、直流電圧源１に対して逆方向となるように接続さ
れ、直流電圧源１と無充電状態の第１インダクタ２とに
よって順方向にバイアスされることはない。
【００３８】さらに、第２キャパシタ６ａと、トランス
１２の１次巻線１２ａとを直列接続したものがスイッチ
ング素子３と並列に接続されている。尚、１次巻線１２
ａと直列に接続されている１２ｌはトランス１２の漏れ
インダクタンス、又は、漏れインダクタンスと１次側も
しくは２次側に接続された付加的な第２インダクタとの
合成インダクタンスを１次側に換算したインダクタンス
である。
１２の１次巻線１２ａとを直列接続したものがスイッチ
ング素子３と並列に接続されている。尚、１次巻線１２
ａと直列に接続されている１２ｌはトランス１２の漏れ
インダクタンス、又は、漏れインダクタンスと１次側も
しくは２次側に接続された付加的な第２インダクタとの
合成インダクタンスを１次側に換算したインダクタンス
である。
【００３９】また、トランス１２の２次巻線１２ｂには
第３キャパシタ６ｂと、第２単方向性導通素子としての
第２ダイオード８とを直列接続したものが接続されてい
る。第２ダイオード８は、図３に示す方向で接続され、
スイッチング素子３がオフの時に無充電状態のトランス
１２を介して入力直流電圧源１と無充電状態の第１イン
ダクタ２と無充電状態の第２キャパシタ６ａと無充電状
態の第３キャパシタ６ｂとで順方向にバイアスされるこ
とはない。第２ダイオード８の両端には第３インダクタ
９ｌ及び第４キャパシタ９ｃで構成された平滑回路９の
入力側が接続され、その出力側に負荷１０が接続されて
いる。
第３キャパシタ６ｂと、第２単方向性導通素子としての
第２ダイオード８とを直列接続したものが接続されてい
る。第２ダイオード８は、図３に示す方向で接続され、
スイッチング素子３がオフの時に無充電状態のトランス
１２を介して入力直流電圧源１と無充電状態の第１イン
ダクタ２と無充電状態の第２キャパシタ６ａと無充電状
態の第３キャパシタ６ｂとで順方向にバイアスされるこ
とはない。第２ダイオード８の両端には第３インダクタ
９ｌ及び第４キャパシタ９ｃで構成された平滑回路９の
入力側が接続され、その出力側に負荷１０が接続されて
いる。
【００４０】スイッチング素子３がオンの状態におい
て、トランス１２を介して直列接続される第２キャパシ
タ６ａ、第３キャパシタ６ｂ、第２ダイオード８、スイ
ッチング素子３からなる閉回路で共振する。そして、第
２ダイオード８を流れる電流ｉ SDは概略半波共振電流波
形となる。一方、スイッチング素子３がオフの状態にお
いては、スイッチング素子の両端間電圧が概略半波電圧
共振波形となる。
て、トランス１２を介して直列接続される第２キャパシ
タ６ａ、第３キャパシタ６ｂ、第２ダイオード８、スイ
ッチング素子３からなる閉回路で共振する。そして、第
２ダイオード８を流れる電流ｉ SDは概略半波共振電流波
形となる。一方、スイッチング素子３がオフの状態にお
いては、スイッチング素子の両端間電圧が概略半波電圧
共振波形となる。
【００４１】以上のように構成されたスイッチング電源
装置の動作を、図４に示す各部の動作波形を参照しなが
ら説明する。なお、以下の説明では、第１キャパシタ４
と並列に存在するスイッチング素子３又はダイオード５
の寄生容量や等価的に並列になるトランスの分布容量又
は第１インダクタンスの分布容量等については、説明の
簡略化のために、第１キャパシタ４に含まれるものとし
て説明する。
装置の動作を、図４に示す各部の動作波形を参照しなが
ら説明する。なお、以下の説明では、第１キャパシタ４
と並列に存在するスイッチング素子３又はダイオード５
の寄生容量や等価的に並列になるトランスの分布容量又
は第１インダクタンスの分布容量等については、説明の
簡略化のために、第１キャパシタ４に含まれるものとし
て説明する。
【００４２】図４において、（ａ）は制御回路１１の出
力であるスイッチング素子３の駆動パルスｖPGを示して
おり、（ｂ）は第１インダクタ２を流れる電流ｉINを、
（ｃ）はスイッチング素子３に印加される電圧ｖPSを、
（ｄ）は並列接続されたスイッチング素子３、第１ダイ
オード５、及び第１キャパシタ４を流れる電流の和ｉ PS
を、（ｅ）は第２ダイオード８に印加される電圧ｖ
SDを、（ｆ）は第２ダイオード８を流れる電流ｉSDを、
（ｇ）は平滑回路９の入力電流ｉFLをそれぞれ示してい
る。
力であるスイッチング素子３の駆動パルスｖPGを示して
おり、（ｂ）は第１インダクタ２を流れる電流ｉINを、
（ｃ）はスイッチング素子３に印加される電圧ｖPSを、
（ｄ）は並列接続されたスイッチング素子３、第１ダイ
オード５、及び第１キャパシタ４を流れる電流の和ｉ PS
を、（ｅ）は第２ダイオード８に印加される電圧ｖ
SDを、（ｆ）は第２ダイオード８を流れる電流ｉSDを、
（ｇ）は平滑回路９の入力電流ｉFLをそれぞれ示してい
る。
【００４３】基本的な動作は下記の通りである。
【００４４】まず、時刻ｔ0において、制御回路１１の
出力ｖPGによりスイッチング素子３がオフし、第１ダイ
オード５及び第２ダイオード８が共にオフの状態が生ず
る。この状態において、第１キャパシタ４の容量値が入
力直流電圧源の等価的な容量値あるいは第２キャパシタ
６ａの容量値、さらに、第３キャパシタ６ｂ及び第４キ
ャパシタ９ｃの容量値の１次側換算値より十分小さく設
定され、かつ、インダクタンス１２ｌのインダクタンス
値が第３インダクタ９ｌのインダクタンス値の１次側換
算値あるいはトランス１２の１次側励磁インダクタンス
値あるいは第１インダクタ２のインダクタンス値より十
分小きく設定されておれば、入力直流電圧源、第２キャ
パシタ６ａ、第３キャパシタ６ｂ、そしてインダクタン
ス１２ｌはすべて無視できる。従って、トランス１２の
１次側励磁インダクタンス、第１インダクタ２、及び第
３インダクタ９ｌの１次側換算インダクタンスの並列イ
ンダクタンス値と、第１キャパシタ４の容量値とで決ま
る共振周波数を持つ共振回路が形成されている。時刻ｔ
0における第１インダクタ２を流れる電流ｉINと第３イ
ンダクタ９ｌを流れる電流ｉFLの１次側換算値とを比べ
るとｉINのほうが大きいため、第１キャパシタ４の両端
電位差ｖPSは上昇し始め、ピークに達した後、下降に転
ずる共振状態になる共振状態になる。第１キャパシタ４
の両端電位差ｖPSが降下してほぼ０に達し、第１ダイオ
ード５が導通を始める時点が時刻ｔ1である。時刻ｔ0か
らｔ1までの間、第１キャパシタ４の両端電位差ｖPSは
概略半波電圧共振波形となり、電圧の急峻な変化がない
ため、ノイズが少ない。時刻ｔ 1における並列接続され
たスイッチング素子３、第１ダイオード５、第１キャパ
シタ４を流れる電流の和ｉPSは、共振のため、負であ
る。
出力ｖPGによりスイッチング素子３がオフし、第１ダイ
オード５及び第２ダイオード８が共にオフの状態が生ず
る。この状態において、第１キャパシタ４の容量値が入
力直流電圧源の等価的な容量値あるいは第２キャパシタ
６ａの容量値、さらに、第３キャパシタ６ｂ及び第４キ
ャパシタ９ｃの容量値の１次側換算値より十分小さく設
定され、かつ、インダクタンス１２ｌのインダクタンス
値が第３インダクタ９ｌのインダクタンス値の１次側換
算値あるいはトランス１２の１次側励磁インダクタンス
値あるいは第１インダクタ２のインダクタンス値より十
分小きく設定されておれば、入力直流電圧源、第２キャ
パシタ６ａ、第３キャパシタ６ｂ、そしてインダクタン
ス１２ｌはすべて無視できる。従って、トランス１２の
１次側励磁インダクタンス、第１インダクタ２、及び第
３インダクタ９ｌの１次側換算インダクタンスの並列イ
ンダクタンス値と、第１キャパシタ４の容量値とで決ま
る共振周波数を持つ共振回路が形成されている。時刻ｔ
0における第１インダクタ２を流れる電流ｉINと第３イ
ンダクタ９ｌを流れる電流ｉFLの１次側換算値とを比べ
るとｉINのほうが大きいため、第１キャパシタ４の両端
電位差ｖPSは上昇し始め、ピークに達した後、下降に転
ずる共振状態になる共振状態になる。第１キャパシタ４
の両端電位差ｖPSが降下してほぼ０に達し、第１ダイオ
ード５が導通を始める時点が時刻ｔ1である。時刻ｔ0か
らｔ1までの間、第１キャパシタ４の両端電位差ｖPSは
概略半波電圧共振波形となり、電圧の急峻な変化がない
ため、ノイズが少ない。時刻ｔ 1における並列接続され
たスイッチング素子３、第１ダイオード５、第１キャパ
シタ４を流れる電流の和ｉPSは、共振のため、負であ
る。
【００４５】時刻ｔ1において、第１ダイオード５がオ
ンし、並列接続されたスイッチング素子３、第１ダイオ
ード５、第１キャパシタ４を流れる電流の和ｉPSが負を
維持している間の時刻ｔ2で制御回路１１の出力ｖPGに
よりスイッチング素子３をオンする。第２キャパシタ６
ａの容量値及び第３キャパシタ６ｂの１次側換算容量値
は第１キャパシタ４の容量値より十分大きく設定してあ
るため、トランスを介して直列接続された第２キャパシ
タ６ａと第３キャパシタ６ｂの合成容量の両端間電位差
の変動は第１キャパシタ４のそれに比べ非常に小さい。
また、スイッチング素子３に印加される電圧ｖPSの最小
値は第１ダイオード５でクランプされるため概略０であ
り、同様に第２ダイオード８に印加される電圧ｖSDの最
小値も概略０であるため、トランス１２を介して直列接
続される第２キャパシタ６ａと第３キャパシタ６ｂとの
合成容量の両端間電位差はほぼ０に維持される。このた
め、時刻ｔ1において第１ダイオード５がオンするのと
前後して第２ダイオード８の電流ｉSDが流れ始める。ま
た、時刻ｔ1からｔ2の間、第１ダイオード５はオンを継
続しているため、スイッチング素子に印加される電圧ｖ
PSは概略０である。時刻ｔ2においてスイッチング素子
３がオンになるが、このときスイッチング素子に印加さ
れる電圧ｖPSは概略０であるため、スイッチング素子３
のオンに伴うスイッチングノイズは非常に小さい。
ンし、並列接続されたスイッチング素子３、第１ダイオ
ード５、第１キャパシタ４を流れる電流の和ｉPSが負を
維持している間の時刻ｔ2で制御回路１１の出力ｖPGに
よりスイッチング素子３をオンする。第２キャパシタ６
ａの容量値及び第３キャパシタ６ｂの１次側換算容量値
は第１キャパシタ４の容量値より十分大きく設定してあ
るため、トランスを介して直列接続された第２キャパシ
タ６ａと第３キャパシタ６ｂの合成容量の両端間電位差
の変動は第１キャパシタ４のそれに比べ非常に小さい。
また、スイッチング素子３に印加される電圧ｖPSの最小
値は第１ダイオード５でクランプされるため概略０であ
り、同様に第２ダイオード８に印加される電圧ｖSDの最
小値も概略０であるため、トランス１２を介して直列接
続される第２キャパシタ６ａと第３キャパシタ６ｂとの
合成容量の両端間電位差はほぼ０に維持される。このた
め、時刻ｔ1において第１ダイオード５がオンするのと
前後して第２ダイオード８の電流ｉSDが流れ始める。ま
た、時刻ｔ1からｔ2の間、第１ダイオード５はオンを継
続しているため、スイッチング素子に印加される電圧ｖ
PSは概略０である。時刻ｔ2においてスイッチング素子
３がオンになるが、このときスイッチング素子に印加さ
れる電圧ｖPSは概略０であるため、スイッチング素子３
のオンに伴うスイッチングノイズは非常に小さい。
【００４６】時刻ｔ2においてスイッチング素子３がオ
ンになると、トランス１２を介して、スイッチング素子
３、第２ダイオード８、第２キャパシタ６ａ、第３キャ
パシタ６ｂ、インダクタンス１２ｌよって直列共振回路
が形成される。トランスを介して直列接続された第２キ
ャパシタ６ａと第３キャパシタ６ｂとの合成容量に保持
されている電圧は前述の通り概略０であるが、厳密に
は、スイッチング素子３のオフ期間中に、ｖPS＞ｖSDと
なるように充電される。その結果、第２ダイオード８が
順バイアスされ、共振電流が流れ始める。共振周波数は
十分小さく設定される。ｔ3で共振電流は再びゼロとな
り、第２ダイオード８が逆バイアスされるので、共振電
流は半波になる。第２ダイオード８はゼロ電流スイッチ
ングとなり、ターンオフ時のリカバリノイズは非常に小
さい。
ンになると、トランス１２を介して、スイッチング素子
３、第２ダイオード８、第２キャパシタ６ａ、第３キャ
パシタ６ｂ、インダクタンス１２ｌよって直列共振回路
が形成される。トランスを介して直列接続された第２キ
ャパシタ６ａと第３キャパシタ６ｂとの合成容量に保持
されている電圧は前述の通り概略０であるが、厳密に
は、スイッチング素子３のオフ期間中に、ｖPS＞ｖSDと
なるように充電される。その結果、第２ダイオード８が
順バイアスされ、共振電流が流れ始める。共振周波数は
十分小さく設定される。ｔ3で共振電流は再びゼロとな
り、第２ダイオード８が逆バイアスされるので、共振電
流は半波になる。第２ダイオード８はゼロ電流スイッチ
ングとなり、ターンオフ時のリカバリノイズは非常に小
さい。
【００４７】時刻ｔ3において第２ダイオード８がオフ
になった後、時刻ｔ4においてスイッチング素子３がオ
フするまで、各インダクタ及びキャパシタの充電が継続
される。時刻ｔ4において制御回路１１の出力ｖPGによ
りスイッチング素子３がオフすると時刻ｔ0と同じ動作
状態となり、以後、同じ動作が繰り返される。
になった後、時刻ｔ4においてスイッチング素子３がオ
フするまで、各インダクタ及びキャパシタの充電が継続
される。時刻ｔ4において制御回路１１の出力ｖPGによ
りスイッチング素子３がオフすると時刻ｔ0と同じ動作
状態となり、以後、同じ動作が繰り返される。
【００４８】第１及び第２の実施例の説明において、電
源として直流電圧源を使用しているが、交流電源を整流
平滑して得られる電圧源を用いても特に問題がないこと
は明らかである。また、スイッチング素子３として具体
的な限定はしていないが、パワートランジスタやパワー
ＭＯＳＦＥＴなどを使用することができる。パワーＭＯ
ＳＦＥＴを使用した場合は、第１単方向性導通素子５と
してパワーＭＯＳＦＥＴの寄生ダイオードを使用するこ
とができる。パワートランジスタを使用した場合は、パ
ワートランジスタのベースとコレクタとの間のダイオー
ドを順方向にバイアスする方向に、パワートランジスタ
のベース端子とエミッタ端子との間にダイオードを付加
することによって、パワートランジスタを逆トランジス
タとして使用し、これによって第１単方向性導通素子５
を省略することが可能である。この場合、付加したダイ
オードは、パワートランジスタのＶBEで逆方向電圧が制
限されるので、耐圧の低いものでよい。
源として直流電圧源を使用しているが、交流電源を整流
平滑して得られる電圧源を用いても特に問題がないこと
は明らかである。また、スイッチング素子３として具体
的な限定はしていないが、パワートランジスタやパワー
ＭＯＳＦＥＴなどを使用することができる。パワーＭＯ
ＳＦＥＴを使用した場合は、第１単方向性導通素子５と
してパワーＭＯＳＦＥＴの寄生ダイオードを使用するこ
とができる。パワートランジスタを使用した場合は、パ
ワートランジスタのベースとコレクタとの間のダイオー
ドを順方向にバイアスする方向に、パワートランジスタ
のベース端子とエミッタ端子との間にダイオードを付加
することによって、パワートランジスタを逆トランジス
タとして使用し、これによって第１単方向性導通素子５
を省略することが可能である。この場合、付加したダイ
オードは、パワートランジスタのＶBEで逆方向電圧が制
限されるので、耐圧の低いものでよい。
【００４９】
【発明の効果】以上のように、本発明によれば、第２単
方向性導通素子を流れる電流を概略半波電流共振波形と
することで第２単方向性導通素子のゼロ電流スイッチン
グを達成し、これによって、単方向性導通素子として使
用されるダイオードのターンオフリカバリの発生を無く
することができる。また、スイッチング素子に印加され
る電圧は概略半波電圧共振波形となり、これによってス
イッチングノイズを最小限にすることができる。さら
に、スイッチング素子のターンオンの際、スイッチング
素子の寄生容量およびトランスの分布容量に蓄えられた
エネルギーを放電してからターンオンするのでスパイク
電流の発生が無く、スイッチング素子のターンオフの
際、トランスの漏れインダクタンスの影響によるスパイ
ク電圧の発生もない。ノイズが少ないため効率もよい。
さらに、スイッチング素子がローサイドの１個だけでよ
くなるので、２個必要であった従来の装置に比べて駆動
回路も簡素化され、安価なスイッチング電源装置を実現
できる。
方向性導通素子を流れる電流を概略半波電流共振波形と
することで第２単方向性導通素子のゼロ電流スイッチン
グを達成し、これによって、単方向性導通素子として使
用されるダイオードのターンオフリカバリの発生を無く
することができる。また、スイッチング素子に印加され
る電圧は概略半波電圧共振波形となり、これによってス
イッチングノイズを最小限にすることができる。さら
に、スイッチング素子のターンオンの際、スイッチング
素子の寄生容量およびトランスの分布容量に蓄えられた
エネルギーを放電してからターンオンするのでスパイク
電流の発生が無く、スイッチング素子のターンオフの
際、トランスの漏れインダクタンスの影響によるスパイ
ク電圧の発生もない。ノイズが少ないため効率もよい。
さらに、スイッチング素子がローサイドの１個だけでよ
くなるので、２個必要であった従来の装置に比べて駆動
回路も簡素化され、安価なスイッチング電源装置を実現
できる。
【図１】本発明の第１実施例に係るスイッチング電源装
置を示す回路構成図
置を示す回路構成図
【図２】図１のスイッチング電源装置の動作波形を示す
説明図
説明図
【図３】本発明の第２実施例に係るスイッチング電源装
置を示す回路構成図
置を示す回路構成図
【図４】図３のスイッチング電源装置の動作波形を示す
説明図
説明図
【図５】従来例に係るスイッチング電源装置の回路構成
図
図
【図６】図５のスイッチング電源装置の動作波形を示す
説明図
説明図
１ 入力直流電圧源 ２、７、９ｌ インダクタ ３、１３、１５ スイッチング素子 ４、６、６ａ、６ｂ、９ｃ、１７ キャパシタ ５、８、１４、１６ ダイオード（単方向性導通素子） ９ 平滑回路 １０ 負荷 １１、１８ 制御回路 １２ トランス １２ａ トランスの１次巻線 １２ｂ トランスの２次巻線 １２ｌ トランスの漏れインダクタンス等を１次側に換
算したインダクタンス
算したインダクタンス
Claims (5)
- 【請求項１】 入力直流電圧源に第１インダクタとスイ
ッチング素子とが直列接続され、前記スイッチング素子
に第１キャパシタと第１単方向性導通素子とがそれぞれ
並列に接続され、前記第１単方向性導通素子は、前記直
流電圧源と無充電状態の前記第１インダクタとで導通さ
れることがない向きに配置され、 さらに、第２キャパシタと、第２インダクタと、第２単
方向性導通素子とを直列接続したものが前記スイッチン
グ素子と並列に接続され、前記第２単方向性導通素子
は、前記スイッチング素子がオフのときに前記入力直流
電圧源と無充電状態の前記第１インダクタと無充電状態
の前記第２キャパシタと無充電状態の前記第２インダク
タとで導通されることがない向きに配置され、 前記第２単方向性導通素子の両端に平滑回路の入力側が
接続され、前記平滑回路の出力側から負荷に対して電力
が供給され、 前記スイッチング素子がオンの状態において、前記第２
キャパシタ、前記第２インダクタ、前記第２単方向性導
通素子、及び前記スイッチング素子からなる閉回路で共
振し、前記閉回路を流れる電流が概略半波電流共振波形
となり、 一方、前記スイッチング素子がオフの状態において、前
記スイッチング素子の両端間電圧が概略半波電圧共振波
形となることを特徴とするスイッチング電源装置。 - 【請求項２】 入力直流電圧源に第１インダクタとスイ
ッチング素子とが直列接続され、前記スイッチング素子
に第１キャパシタと第１単方向性導通素子とがそれぞれ
並列に接続され、前記第１単方向性導通素子は前記直流
電圧源と無充電状態の前記第１インダクタとで導通され
ることがない向きに配置され、 さらに、第２キャパシタと、１次巻線及び２次巻線と漏
れインダクタンスを有するトランスの１次巻線とを直列
接続したものが前記スイッチング素子と並列に接続さ
れ、 前記トランスの２次巻線に、第３キャパシタと第２単方
向性導通素子とを直列接続したものが接続され、前記第
２単方向性導通素子は、前記スイッチング素子がオフの
ときに無充電状態の前記トランスを介して前記入力直流
電圧源と無充電状態の前記第１インダクタと無充電状態
の前記第２キャパシタと無充電状態の前記第３キャパシ
タとで導通されることがない向きに配置され、 前記第２単方向性導通素子の両端に平滑回路の入力側が
接続され、前記平滑回路の出力側から負荷に対して電力
が供給され、 前記スイッチング素子がオンの状態において、前記トラ
ンスを介して直列接続される前記第２キャパシタ、前記
第３キャパシタ、前記第２単方向性導通素子、及び前記
スイッチング素子からなる閉回路で共振し、前記閉回路
を流れる電流が概略半波電流共振波形となり、 一方、前記スイッチング素子がオフの状態において、前
記スイッチング素子の両端間電圧が概略半波電圧共振波
形となることを特徴とするスイッチング電源装置。 - 【請求項３】 前記トランスの１次巻線または２次巻線
に直列に第２インダクタを付加し、前記スイッチング素
子がオンの状態において、前記トランスを介して直列接
続される前記第２キャパシタ、前記第３キャパシタ、前
記第２インダクタ、前記第２単方向性導通素子、及び前
記スイッチング素子からなる閉回路で共振し、前記閉回
路を流れる電流が概略半波共振電流である請求項２記載
のスイッチング電源装置。 - 【請求項４】 スイッチング素子としてパワーＭＯＳＦ
ＥＴを使用し、前記第１単方向性導通素子として前記パ
ワーＭＯＳＦＥＴの寄生ダイオードを使用している請求
項１、２、又は３記載のスイッチング電源装置。 - 【請求項５】 スイッチング素子としてパワートランジ
スタを使用し、前記パワートランジスタのベース・コレ
クタ間のダイオードを順方向にバイアスするための小容
量のダイオードをベース端子とエミッタ端子との間に付
加することによってパワートランジスタを逆トランジス
タとして使用し、これによって前記第１単方向性導通素
子が省略されている請求項１、２、又は３記載のスイッ
チング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15020395A JPH099615A (ja) | 1995-06-16 | 1995-06-16 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15020395A JPH099615A (ja) | 1995-06-16 | 1995-06-16 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH099615A true JPH099615A (ja) | 1997-01-10 |
Family
ID=15491783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15020395A Pending JPH099615A (ja) | 1995-06-16 | 1995-06-16 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH099615A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122875A2 (en) * | 2000-02-03 | 2001-08-08 | Sony Corporation | High voltage stabilizing circuit |
| EP1248356A2 (de) * | 2001-04-06 | 2002-10-09 | Philips Corporate Intellectual Property GmbH | Stromversorgungsschaltungsanordnung mit einem DC/DC-Konverter |
| CN102290975A (zh) * | 2010-06-18 | 2011-12-21 | 快捷韩国半导体有限公司 | 功率因数校正器及其驱动方法 |
| WO2019171510A1 (ja) * | 2018-03-07 | 2019-09-12 | 日産自動車株式会社 | 共振型電力変換装置の制御方法、共振型電力変換装置、及びｄｃ－ｄｃコンバータ |
-
1995
- 1995-06-16 JP JP15020395A patent/JPH099615A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122875A2 (en) * | 2000-02-03 | 2001-08-08 | Sony Corporation | High voltage stabilizing circuit |
| EP1122875A3 (en) * | 2000-02-03 | 2003-12-03 | Sony Corporation | High voltage stabilizing circuit |
| EP1248356A2 (de) * | 2001-04-06 | 2002-10-09 | Philips Corporate Intellectual Property GmbH | Stromversorgungsschaltungsanordnung mit einem DC/DC-Konverter |
| EP1248356A3 (de) * | 2001-04-06 | 2004-04-21 | Philips Intellectual Property & Standards GmbH | Stromversorgungsschaltungsanordnung mit einem DC/DC-Konverter |
| CN102290975A (zh) * | 2010-06-18 | 2011-12-21 | 快捷韩国半导体有限公司 | 功率因数校正器及其驱动方法 |
| WO2019171510A1 (ja) * | 2018-03-07 | 2019-09-12 | 日産自動車株式会社 | 共振型電力変換装置の制御方法、共振型電力変換装置、及びｄｃ－ｄｃコンバータ |
| US11342841B2 (en) | 2018-03-07 | 2022-05-24 | Nissan Motor Co., Ltd. | Method for controlling resonance-type power converter, resonance-type power converter, and DC-DC converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452814B1 (en) | Zero voltage switching cells for power converters | |
| US7321224B2 (en) | DC-DC converter with clamping capacitor and output winding for reduced output voltage ripple | |
| JP3475925B2 (ja) | スイッチング電源装置 | |
| JP5065188B2 (ja) | 直列共振型コンバータ | |
| US20030142521A1 (en) | Switching power source device | |
| JP3317950B2 (ja) | アクティブクランプフォアワードコンバータ | |
| WO2000079674A1 (fr) | Alimentation avec commutation | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JP4088756B2 (ja) | スイッチング電源装置 | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| US6930896B2 (en) | Power regeneration circuit and power conversion system | |
| JP2012239341A (ja) | スイッチング電源装置 | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JP3591635B2 (ja) | 直流−直流変換装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JPH099615A (ja) | スイッチング電源装置 | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP3124921B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR101656021B1 (ko) | 직렬공진형 컨버터 | |
| JP2000116126A (ja) | Ａｃ／ｄｃコンバータ | |
| JP3069565B1 (ja) | スイッチング電源装置 | |
| KR100426605B1 (ko) | 직렬 커패시턴스를 갖는 스위칭 전원 장치 | |
| JP4365942B2 (ja) | 電源装置 | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 |