JP3425177B2 - データ伝送システム - Google Patents
データ伝送システムInfo
- Publication number
- JP3425177B2 JP3425177B2 JP06507393A JP6507393A JP3425177B2 JP 3425177 B2 JP3425177 B2 JP 3425177B2 JP 06507393 A JP06507393 A JP 06507393A JP 6507393 A JP6507393 A JP 6507393A JP 3425177 B2 JP3425177 B2 JP 3425177B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- data
- portable device
- clock
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＳＯの標準化の要求
と既存のハードウエアの使用とを両立可能にしたデータ
伝送システムに関する。
と既存のハードウエアの使用とを両立可能にしたデータ
伝送システムに関する。
【０００２】
【従来の技術】近年、携帯可能なデータ記憶媒体として
のＩＣカードを使用したデータ伝送システムが注目され
ている。このＩＣカードは、通常外部装置から電源、ク
ロック等が供給されることにより動作可能なようになっ
ている。ＩＣカードへの供給信号に関しては、特にＩＳ
Ｏ／ＩＥＣ７８１６ー３にて国際標準化がなされてい
る。この規格によれば、ＩＣカードからの初期応答デー
タ（これをAnswer to Reset と称する）を受信する際に
は、３．５７１２ＭＨｚを供給することによりこの初期
応答データを９６００ｂｐｓにて伝送するように規定さ
れており、その後のデータの授受に関しては必要に応じ
て入力周波数とデータ伝送速度における異なる比率を選
択的に使用できるようになっている。つまり、ＩＳＯの
規格によれば、ＩＣカードのリセットには３．５７１２
ＭＨｚの周波数が必要となる。
のＩＣカードを使用したデータ伝送システムが注目され
ている。このＩＣカードは、通常外部装置から電源、ク
ロック等が供給されることにより動作可能なようになっ
ている。ＩＣカードへの供給信号に関しては、特にＩＳ
Ｏ／ＩＥＣ７８１６ー３にて国際標準化がなされてい
る。この規格によれば、ＩＣカードからの初期応答デー
タ（これをAnswer to Reset と称する）を受信する際に
は、３．５７１２ＭＨｚを供給することによりこの初期
応答データを９６００ｂｐｓにて伝送するように規定さ
れており、その後のデータの授受に関しては必要に応じ
て入力周波数とデータ伝送速度における異なる比率を選
択的に使用できるようになっている。つまり、ＩＳＯの
規格によれば、ＩＣカードのリセットには３．５７１２
ＭＨｚの周波数が必要となる。
【０００３】
【発明が解決しようとする課題】しかし、この規格にお
ける３．５７９５４５ＭＨｚという周波数は、２n 分周
しただけでは従来のハードウエアで使用されている９６
００ｂｐｓを授受する基本クロックが生成できない。
尚、仮に、外部装置がＵＡＲＴ等を使用してＩＣカード
とのデータ授受を実現しようとした場合、この周波数を
変則的に分周して基本クロックを生成する等の方法を採
用しなければならず、外部装置のハードウエアが冗長な
ものになるという問題があった。また、この周波数を変
則的に分周しても、高精度のクロックを生成することは
困難であるという問題もあった。
ける３．５７９５４５ＭＨｚという周波数は、２n 分周
しただけでは従来のハードウエアで使用されている９６
００ｂｐｓを授受する基本クロックが生成できない。
尚、仮に、外部装置がＵＡＲＴ等を使用してＩＣカード
とのデータ授受を実現しようとした場合、この周波数を
変則的に分周して基本クロックを生成する等の方法を採
用しなければならず、外部装置のハードウエアが冗長な
ものになるという問題があった。また、この周波数を変
則的に分周しても、高精度のクロックを生成することは
困難であるという問題もあった。
【０００４】そこで、本発明は、ＩＳＯの標準化の要求
に応じて２n 分周しても１２００ｂｐｓの倍数にならな
いような周波数の新たなクロックをＩＣカードに供給し
つつ、かつＵＡＲＴ等の既存のハードウエアでデータの
授受を可能とするデータ伝送システムを提供することを
目的とする。
に応じて２n 分周しても１２００ｂｐｓの倍数にならな
いような周波数の新たなクロックをＩＣカードに供給し
つつ、かつＵＡＲＴ等の既存のハードウエアでデータの
授受を可能とするデータ伝送システムを提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明のデータ伝送シス
テムは、携帯用装置と、処理データのデータ形式と通信
用のデータ形式とのデータ変換を行ってデータの送受信
を行う送受信器を有し、前記携帯用装置にクロック信号
を供給することにより前記送受信器を用いた前記携帯用
装置とデータの送受信を行う処理装置とからなるものに
おいて、前記処理装置は、前記送受信器により前記携帯
装置とのデータの送受信を行う際に必要な第１のクロッ
ク信号を発生する第１の発振器と、前記携帯用装置を動
作可能にする初期応答用の前記第１のクロック信号とは
異なる所定の周波数からなる第２のクロック信号を発生
する第２の発振器と、前記第１の発振器にて発生された
前記第１のクロック信号を、カスケード接続されたｎ
（ｎは自然数）個のＤ型フリップフロップ回路により２
ｎ 分周する周波数分周回路と、前記携帯用装置をリセッ
トする際には前記第２のクロック信号を選択し、前記携
帯用装置とのデータ通信を行う際には前記周波数分周回
路にて分周された第１のクロック信号を選択する周波数
選択回路とを有し、前記携帯用装置は、前記周波数選択
回路及び前記送受信器に接続され、前記周波数選択回路
から出力される第１のクロック信号に基づいてリセット
し、前記周波数選択回路から出力される前記周波数分周
回路にて分周された第１のクロック信号に基づいて前記
処理装置とのデータの送受信を行う制御素子を有する、
ことを特徴とするデータ伝送システム。
テムは、携帯用装置と、処理データのデータ形式と通信
用のデータ形式とのデータ変換を行ってデータの送受信
を行う送受信器を有し、前記携帯用装置にクロック信号
を供給することにより前記送受信器を用いた前記携帯用
装置とデータの送受信を行う処理装置とからなるものに
おいて、前記処理装置は、前記送受信器により前記携帯
装置とのデータの送受信を行う際に必要な第１のクロッ
ク信号を発生する第１の発振器と、前記携帯用装置を動
作可能にする初期応答用の前記第１のクロック信号とは
異なる所定の周波数からなる第２のクロック信号を発生
する第２の発振器と、前記第１の発振器にて発生された
前記第１のクロック信号を、カスケード接続されたｎ
（ｎは自然数）個のＤ型フリップフロップ回路により２
ｎ 分周する周波数分周回路と、前記携帯用装置をリセッ
トする際には前記第２のクロック信号を選択し、前記携
帯用装置とのデータ通信を行う際には前記周波数分周回
路にて分周された第１のクロック信号を選択する周波数
選択回路とを有し、前記携帯用装置は、前記周波数選択
回路及び前記送受信器に接続され、前記周波数選択回路
から出力される第１のクロック信号に基づいてリセット
し、前記周波数選択回路から出力される前記周波数分周
回路にて分周された第１のクロック信号に基づいて前記
処理装置とのデータの送受信を行う制御素子を有する、
ことを特徴とするデータ伝送システム。
【０００６】
【作用】本発明によれば、既存のハードウエアでデータ
の授受が可能な第１の周波数のクロックと、ＩＳＯの標
準化によりＩＣカードをリセットし動作可能にする第２
の周波数のクロックとをＩＣカードに供給することがで
きる。このため、２n 分周しても１２００ｂｐｓの倍数
にならないような第２の周波数のクロックをＩＣカード
に供給しつつ、かつ第１の周波数を用いてＵＡＲＴ等の
既存のハードウエアにてデータの授受が可能となる。
の授受が可能な第１の周波数のクロックと、ＩＳＯの標
準化によりＩＣカードをリセットし動作可能にする第２
の周波数のクロックとをＩＣカードに供給することがで
きる。このため、２n 分周しても１２００ｂｐｓの倍数
にならないような第２の周波数のクロックをＩＣカード
に供給しつつ、かつ第１の周波数を用いてＵＡＲＴ等の
既存のハードウエアにてデータの授受が可能となる。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００８】図４は本発明のデータ伝送システムとして
のＩＣカードを取り扱う端末装置のシステム構成例を示
すブロック図である。すなわち、この端末装置は、例え
ば金融システムあるいはショッピングシステム等の端末
装置として用いられ、ＩＣカード１をカードリーダ・ラ
イタ２を介してＣＰＵ等からなる制御部３と接続可能に
するとともに、制御部３にキーボード４、ＣＲＴデイス
プレイ装置５、プリンタ６、及びフロッピイデイスク装
置７を接続して構成される。ＩＣカード１は、ユーザが
保持し、例えば商品購入などの際にユーザのみが知得し
ている暗証番号の照合や、必要データの蓄積等を行なう
ものである。
のＩＣカードを取り扱う端末装置のシステム構成例を示
すブロック図である。すなわち、この端末装置は、例え
ば金融システムあるいはショッピングシステム等の端末
装置として用いられ、ＩＣカード１をカードリーダ・ラ
イタ２を介してＣＰＵ等からなる制御部３と接続可能に
するとともに、制御部３にキーボード４、ＣＲＴデイス
プレイ装置５、プリンタ６、及びフロッピイデイスク装
置７を接続して構成される。ＩＣカード１は、ユーザが
保持し、例えば商品購入などの際にユーザのみが知得し
ている暗証番号の照合や、必要データの蓄積等を行なう
ものである。
【０００９】図５はＩＣカード１の構成を概略的に示す
ブロック図である。ＩＣカードの諸機能を発揮させるた
めに、ＩＣカード１は、制御部としての、例えばＣＰＵ
などの制御素子（制御手段）１１、データメモリ（メモ
リ部）１２、ワーキングメモリ１３、プログラムメモリ
１４、及びカードリーダ・ライタ２との電気的接触を得
るためのコンタクト部１５によって構成されており、こ
れらのうち、制御素子１１、データメモリ１２、ワーキ
ングメモリ１３、及びプログラムメモリ１４は１つのＩ
Ｃチップ（あるいは複数のＩＣチップ）で構成されて、
ＩＣカード本体内に埋設されている。データメモリ１２
は、各種データの記憶に使用され、例えばＥＥＰＲＯＭ
等の記憶内容が消去可能な不揮発メモリで構成されてい
る。このデータメモリ１２は、全てのアプリケーション
で共通に利用する１つのコモンデータファイルと、それ
ぞれのアプリケーション個別に利用する複数のアプリケ
ーションデータファイルとによって構成されている。そ
れぞれのデータファイルには、複数の認証情報としての
キーデータ（暗証番号）が記憶されているとともに、複
数のエリアが存在している。ワーキングメモリ１３ＣＰ
Ｕが処理を行なう際の処理データを一時的に保持するた
めのメモリであり、例えばＲＡＭ等で構成される。プロ
グラムメモリ１４は、例えばマスクＲＯＭで構成されて
おり、前記各基本機能を実現するサブルーチンを備えた
制御素子１１の制御プログラム等を記憶するものであ
る。図１はカードリーダ・ライタ（Ｒ／Ｗ）２とＩＣカ
ード１の接続構成図である。ＩＣカード１には、図４の
カードリーダ・ライタ２からは、ＩＣカード１と各種デ
ータの授受を行なうためのＩ／Ｏライン２１、ＩＣカー
ド１の動作に必要なクロックを供給するためのクロック
ライン２２、及びＶｃｃ、ＧＮＤ，リセットの各信号を
供給するためのライン（図示せず）が接続される。カー
ドリーダ・ライタ２には、Ｉ／Ｏライン２１とＣＰＵ３
とに接続された直列インタフェースであるＵＡＲＴ２
３、第１の周波数のクロックを発生する第１の発振器
（発振器Ａ）２４、第２の周波数のクロックを発生する
第２の発振器（発振器Ｂ）２５、第１の発振器２４の第
１の周波数を分周する分周回路２６、及び第２の発振器
２５と分周回路２６とからの周波数のうちの１つを選択
する周波数選択回路２７が搭載されている。カードリー
ダ・ライタ２は第１の発振器２４からのクロック信号を
用いてＩＣカード１とのデータの授受を行なう。第１の
発振器２４は、例えば１２００＊２n の周波数のクロッ
クを発生するものであり、２m （ｍ≦ｎ）分周すること
により、例えば９６００ｂｐｓの伝送速度にてＩ／Ｏラ
イン２１を介してデータの授受が可能となる。第２の発
振器（発振器Ｂ）２５はＩＣカード１の動作用のクロッ
ク信号を発生するものである。第２の発振器（発振器
Ｂ）２５は、例えばＩＳＯにて規定されるリセット用の
３．５７１２ＭＨｚ等の２k （ｋ≦ｎ）分周しても１２
００ｂｐｓの倍数にならないような周波数のクロックを
発生するものである。また，ＩＣカード１における伝送
データの授受には、プログラムメモリ１４に格納されて
いるソフトウエアにて実現する。従って、１２００＊２
n 以外のクロックの供給を想定して、ソフトウエアタイ
マ等の使用により、９６００ｂｐｓとなるようにデータ
の送信及び受信を行なう。
ブロック図である。ＩＣカードの諸機能を発揮させるた
めに、ＩＣカード１は、制御部としての、例えばＣＰＵ
などの制御素子（制御手段）１１、データメモリ（メモ
リ部）１２、ワーキングメモリ１３、プログラムメモリ
１４、及びカードリーダ・ライタ２との電気的接触を得
るためのコンタクト部１５によって構成されており、こ
れらのうち、制御素子１１、データメモリ１２、ワーキ
ングメモリ１３、及びプログラムメモリ１４は１つのＩ
Ｃチップ（あるいは複数のＩＣチップ）で構成されて、
ＩＣカード本体内に埋設されている。データメモリ１２
は、各種データの記憶に使用され、例えばＥＥＰＲＯＭ
等の記憶内容が消去可能な不揮発メモリで構成されてい
る。このデータメモリ１２は、全てのアプリケーション
で共通に利用する１つのコモンデータファイルと、それ
ぞれのアプリケーション個別に利用する複数のアプリケ
ーションデータファイルとによって構成されている。そ
れぞれのデータファイルには、複数の認証情報としての
キーデータ（暗証番号）が記憶されているとともに、複
数のエリアが存在している。ワーキングメモリ１３ＣＰ
Ｕが処理を行なう際の処理データを一時的に保持するた
めのメモリであり、例えばＲＡＭ等で構成される。プロ
グラムメモリ１４は、例えばマスクＲＯＭで構成されて
おり、前記各基本機能を実現するサブルーチンを備えた
制御素子１１の制御プログラム等を記憶するものであ
る。図１はカードリーダ・ライタ（Ｒ／Ｗ）２とＩＣカ
ード１の接続構成図である。ＩＣカード１には、図４の
カードリーダ・ライタ２からは、ＩＣカード１と各種デ
ータの授受を行なうためのＩ／Ｏライン２１、ＩＣカー
ド１の動作に必要なクロックを供給するためのクロック
ライン２２、及びＶｃｃ、ＧＮＤ，リセットの各信号を
供給するためのライン（図示せず）が接続される。カー
ドリーダ・ライタ２には、Ｉ／Ｏライン２１とＣＰＵ３
とに接続された直列インタフェースであるＵＡＲＴ２
３、第１の周波数のクロックを発生する第１の発振器
（発振器Ａ）２４、第２の周波数のクロックを発生する
第２の発振器（発振器Ｂ）２５、第１の発振器２４の第
１の周波数を分周する分周回路２６、及び第２の発振器
２５と分周回路２６とからの周波数のうちの１つを選択
する周波数選択回路２７が搭載されている。カードリー
ダ・ライタ２は第１の発振器２４からのクロック信号を
用いてＩＣカード１とのデータの授受を行なう。第１の
発振器２４は、例えば１２００＊２n の周波数のクロッ
クを発生するものであり、２m （ｍ≦ｎ）分周すること
により、例えば９６００ｂｐｓの伝送速度にてＩ／Ｏラ
イン２１を介してデータの授受が可能となる。第２の発
振器（発振器Ｂ）２５はＩＣカード１の動作用のクロッ
ク信号を発生するものである。第２の発振器（発振器
Ｂ）２５は、例えばＩＳＯにて規定されるリセット用の
３．５７１２ＭＨｚ等の２k （ｋ≦ｎ）分周しても１２
００ｂｐｓの倍数にならないような周波数のクロックを
発生するものである。また，ＩＣカード１における伝送
データの授受には、プログラムメモリ１４に格納されて
いるソフトウエアにて実現する。従って、１２００＊２
n 以外のクロックの供給を想定して、ソフトウエアタイ
マ等の使用により、９６００ｂｐｓとなるようにデータ
の送信及び受信を行なう。
【００１０】図２は図１の第１及び第２の発振器２４及
び２５の接続を示す拡大ブロック図である。第１の発振
器２４の出力はＵＡＲＴ２３と分周回路２６とに接続さ
れ、第１の周波数ｆ１のクロックがＵＡＲＴ２３にその
まま出力される。分周回路２６は第１の周波数ｆ１を図
３において後述するように分割して出力する。第２の発
振器２５の出力は、例えばスイッチ回路から成る周波数
選択回路２７に接続され、第２の周波数ｆ２のクロック
が周波数選択回路２７に供給されている。この周波数選
択回路２７には、更に前記分周回路２６の各分周した周
波数が入力され、制御部３の指示により第２の周波数及
び前記分周周波数のうちの１つを択一的に選択してＩＣ
カード１へ出力する。
び２５の接続を示す拡大ブロック図である。第１の発振
器２４の出力はＵＡＲＴ２３と分周回路２６とに接続さ
れ、第１の周波数ｆ１のクロックがＵＡＲＴ２３にその
まま出力される。分周回路２６は第１の周波数ｆ１を図
３において後述するように分割して出力する。第２の発
振器２５の出力は、例えばスイッチ回路から成る周波数
選択回路２７に接続され、第２の周波数ｆ２のクロック
が周波数選択回路２７に供給されている。この周波数選
択回路２７には、更に前記分周回路２６の各分周した周
波数が入力され、制御部３の指示により第２の周波数及
び前記分周周波数のうちの１つを択一的に選択してＩＣ
カード１へ出力する。
【００１１】図３は図２の分周回路２６の構成例を示す
ブロック図である。分周回路２６は、例えば縦続接続さ
れた複数のＤ形フリップフロップ（Ｄ−Ｆ／Ｆ）３０か
ら構成されている。第１の発振器２４からの出力クロッ
クは分周回路２６の第１段目のＤ形フリップフロップ３
０−１のクロック入力部ＣＰに接続され、その出力Ｑバ
ーが入力Ｄに接続されている。更に、この出力Ｑバーが
第２段目のＤ形フリップフロップ３０−２のクロック入
力部ＣＰに接続され、以下同様に接続してｎ個のＤ形フ
リップフロップがカスケード接続される。第１の発振器
２４からの出力クロックの周波数がｆ１であると、ｎ段
目のＤ形フリップフロップ３０−ｎの出力Ｑバーはｆ１
／２n Ｈｚの周波数が発生する。従って、周波数選択回
路２７は、リセット用の第２の周波数ｆ２，及び通常動
作用の第１の周波数ｆ１の各分周周波数ｆ１／２、ｆ１
／２2 、・・・ｆ１／２n のうちの１つの周波数を選択
できる。例えば、ｆ１＝４．９１５２ＭＨｚで９６００
ｂｐｓを発生させるためには９段のＤ形フリップフロッ
プを使用すればよいことがわかる。
ブロック図である。分周回路２６は、例えば縦続接続さ
れた複数のＤ形フリップフロップ（Ｄ−Ｆ／Ｆ）３０か
ら構成されている。第１の発振器２４からの出力クロッ
クは分周回路２６の第１段目のＤ形フリップフロップ３
０−１のクロック入力部ＣＰに接続され、その出力Ｑバ
ーが入力Ｄに接続されている。更に、この出力Ｑバーが
第２段目のＤ形フリップフロップ３０−２のクロック入
力部ＣＰに接続され、以下同様に接続してｎ個のＤ形フ
リップフロップがカスケード接続される。第１の発振器
２４からの出力クロックの周波数がｆ１であると、ｎ段
目のＤ形フリップフロップ３０−ｎの出力Ｑバーはｆ１
／２n Ｈｚの周波数が発生する。従って、周波数選択回
路２７は、リセット用の第２の周波数ｆ２，及び通常動
作用の第１の周波数ｆ１の各分周周波数ｆ１／２、ｆ１
／２2 、・・・ｆ１／２n のうちの１つの周波数を選択
できる。例えば、ｆ１＝４．９１５２ＭＨｚで９６００
ｂｐｓを発生させるためには９段のＤ形フリップフロッ
プを使用すればよいことがわかる。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
２n 分周しても１２００ｂｐｓの倍数にならないような
周波数（第２の周波数）のクロックをＩＣカードに供給
しつつ、かつ従来のクロックによりＵＡＲＴ等の既存の
ハードウエアにてデータの授受が可能となる。
２n 分周しても１２００ｂｐｓの倍数にならないような
周波数（第２の周波数）のクロックをＩＣカードに供給
しつつ、かつ従来のクロックによりＵＡＲＴ等の既存の
ハードウエアにてデータの授受が可能となる。
【図１】カードリーダ・ライタとＩＣカードの接続構成
図。
図。
【図２】図１の第１及び第２の発振器の接続を示すブロ
ック図。
ック図。
【図３】図２の分周回路の構成例を示すブロック図。
【図４】本発明のデータ伝送システムとしてのＩＣカー
ドを取り扱う端末装置のシステム構成例を示すブロック
図。
ドを取り扱う端末装置のシステム構成例を示すブロック
図。
【図５】ＩＣカードの構成を概略的に示すブロック図。
１…ＩＣカード、２…カードリーダ・ライタ、３…制御
部、４…キーボード、５…ＣＲＴデイスプレイ装置、６
…プリンタ装置、７…フロッピーデスク、１１…制御素
子、１２…データメモリ、１３…ワーキングメモリ、１
４…プログラムメモリ、１５…コンタクト部、２３…Ｕ
ＡＲＴ、２４…第１の発振器、２５…第２の発振器、２
６…分周回路、２７…周波数選択回路、３０…Ｄ形フリ
ップフロップ。
部、４…キーボード、５…ＣＲＴデイスプレイ装置、６
…プリンタ装置、７…フロッピーデスク、１１…制御素
子、１２…データメモリ、１３…ワーキングメモリ、１
４…プログラムメモリ、１５…コンタクト部、２３…Ｕ
ＡＲＴ、２４…第１の発振器、２５…第２の発振器、２
６…分周回路、２７…周波数選択回路、３０…Ｄ形フリ
ップフロップ。
フロントページの続き
(56)参考文献 特開 平３−98188（ＪＰ，Ａ)
特開 平１−259480（ＪＰ，Ａ)
特開 平６−276249（ＪＰ，Ａ)
実開 平４−91456（ＪＰ，Ｕ)
後藤浩一，ＩＣカードの交通分野への
応用，情報処理，社団法人情報処理学
会，1993年 ２月，第34巻第２号，ｐ.
219−226
宮崎順介，コンタクトレスＩＣカード
の現状と可能性，ＣａｒｄＷａｖｅ，シ
ーメディア1992，1992年 ３月，ｐ．46
−48
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/10
G06F 1/08
G06K 17/00
Claims (2)
- 【請求項１】 携帯用装置と、処理データのデータ形式
と通信用のデータ形式とのデータ変換を行ってデータの
送受信を行う送受信器を有し、前記携帯用装置にクロッ
ク信号を供給することにより前記送受信器を用いた前記
携帯用装置とデータの送受信を行う処理装置とからなる
データ伝送システムにおいて、 前記処理装置は、前記送受信器により前記携帯装置とのデータの送受信を
行う際に必要な 第１のクロック信号を発生する第１の発
振器と、 前記携帯用装置を動作可能にする初期応答用の前記第１
のクロック信号とは異なる所定の周波数からなる第２の
クロック信号を発生する第２の発振器と、 前記第１の発振器にて発生された前記第１のクロック信
号を、カスケード接続されたｎ（ｎは自然数）個のＤ型
フリップフロップ回路により２ ｎ 分周する周波数分周回
路と、前記携帯用装置をリセットする際には前記第２のクロッ
ク信号を選択し、前記携帯用装置とのデータ通信を行う
際には前記周波数分周回路にて分周された第１のクロッ
ク信号を選択する 周波数選択回路と、を有し、 前記携帯用装置は、前記周波数選択回路及び前記送受信器に接続され、前記
周波数選択回路から出力される第１のクロック信号に基
づいてリセットし、前記周波数選択回路から出力される
前記周波数分周回路にて分周された第１のクロック信号
に基づいて前記処理装置とのデータの送受信を行う制御
素子 を有する、ことを特徴とするデータ伝送システム。 - 【請求項２】 前記第２の発振器は、前記携帯用装置を
動作可能にする国際標準化機構により定められている初
期応答用の３．５７１２ＭＨｚからなる第２のクロック
信号を発生することを特徴とする前記請求項１に記載の
データ伝送システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06507393A JP3425177B2 (ja) | 1993-03-24 | 1993-03-24 | データ伝送システム |
| EP94103724A EP0617379B1 (en) | 1993-03-24 | 1994-03-10 | Data transmission system |
| DE69434755T DE69434755T2 (de) | 1993-03-24 | 1994-03-10 | Datenübertragungssystem |
| US08/637,598 US5712881A (en) | 1993-03-24 | 1996-04-24 | Data transmission apparatus selectively using two clock signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06507393A JP3425177B2 (ja) | 1993-03-24 | 1993-03-24 | データ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06276255A JPH06276255A (ja) | 1994-09-30 |
| JP3425177B2 true JP3425177B2 (ja) | 2003-07-07 |
Family
ID=13276419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06507393A Expired - Lifetime JP3425177B2 (ja) | 1993-03-24 | 1993-03-24 | データ伝送システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5712881A (ja) |
| EP (1) | EP0617379B1 (ja) |
| JP (1) | JP3425177B2 (ja) |
| DE (1) | DE69434755T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2764758B1 (fr) * | 1997-06-12 | 1999-08-06 | Scm Schneider Microsysteme Mic | Procede de mesure automatique de l'unite de temps pour peripheriques de communication dedies aux cartes a puce |
| FR2772535B1 (fr) | 1997-12-11 | 2000-12-15 | Micropross | Interface de communication avec une carte a puce synchrone et dispositif equipe d'une telle interface |
| EP0932112A1 (fr) * | 1998-01-20 | 1999-07-28 | Koninklijke Philips Electronics N.V. | Lecteur de carte à puce muni d'un commutateur d'horloge |
| US6055585A (en) * | 1998-05-29 | 2000-04-25 | 3Com Corporation | System for operating a universal asynchronous receiver/transmitter (UART) at speeds higher than 115,200 bps while maintaining full software and hardware backward compatibility |
| TW518497B (en) * | 1999-03-30 | 2003-01-21 | Sony Corp | Information processing system |
| FR2797965A1 (fr) * | 1999-08-31 | 2001-03-02 | Koninkl Philips Electronics Nv | Procede permettant un echange de donnees entre une carte a puce et un appareil en cas d'interruption intempestive de l'alimentation de l'appareil |
| JP2002183692A (ja) * | 2000-12-14 | 2002-06-28 | Sony Corp | Ｉｃカードおよびｉｃカードシステム |
| JP2003044161A (ja) * | 2001-08-01 | 2003-02-14 | Fujitsu Ltd | クロック制御方法及びクロック制御回路並びにｉｃカードリード及び／又はライト装置 |
| KR100441601B1 (ko) * | 2001-10-19 | 2004-07-23 | 삼성전자주식회사 | 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147386A (ja) * | 1984-12-21 | 1986-07-05 | Tokyo Tatsuno Co Ltd | Ｉｃカ−ド読取り・書込み装置 |
| JPH025192A (ja) * | 1988-06-24 | 1990-01-10 | Oki Electric Ind Co Ltd | Ｉｃカードリーダライタ装置 |
| JP2739964B2 (ja) * | 1988-09-28 | 1998-04-15 | 株式会社東芝 | クロック切替回路 |
-
1993
- 1993-03-24 JP JP06507393A patent/JP3425177B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-10 EP EP94103724A patent/EP0617379B1/en not_active Expired - Lifetime
- 1994-03-10 DE DE69434755T patent/DE69434755T2/de not_active Expired - Lifetime
-
1996
- 1996-04-24 US US08/637,598 patent/US5712881A/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 宮崎順介，コンタクトレスＩＣカードの現状と可能性，ＣａｒｄＷａｖｅ，シーメディア１９９２，１９９２年 ３月，ｐ．４６−４８ |
| 後藤浩一，ＩＣカードの交通分野への応用，情報処理，社団法人情報処理学会，１９９３年 ２月，第３４巻第２号，ｐ．２１９−２２６ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69434755T2 (de) | 2007-05-16 |
| JPH06276255A (ja) | 1994-09-30 |
| US5712881A (en) | 1998-01-27 |
| DE69434755D1 (de) | 2006-07-20 |
| EP0617379A2 (en) | 1994-09-28 |
| EP0617379B1 (en) | 2006-06-07 |
| EP0617379A3 (en) | 1995-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0190733B1 (en) | Data processing system and method and pocket-size hermetically sealed electronic device | |
| US6488211B1 (en) | System and method for flexibly loading in IC card | |
| US5070233A (en) | Ic card reader/writer and ic card transactions processing apparatus capable of producing various frequency clock pulses | |
| US8413895B2 (en) | Data communication system, device for executing IC card function, control method for the device, and information processing terminal | |
| US20090166408A1 (en) | Methods and apparatus for use in docking | |
| JP3425177B2 (ja) | データ伝送システム | |
| GB2317488A (en) | Electronic payment terminal | |
| US8286862B2 (en) | Methods and apparatus for use in association with security parameter | |
| KR100621951B1 (ko) | 집적회로 카드와 단말기 사이의 변경가능한 통신프로토콜을 선택하는 방법 및 장치 | |
| US6662286B2 (en) | Information processing method and information processing apparatus | |
| US6283369B1 (en) | IC card system and method for securing the system | |
| JP2000112719A (ja) | Ｉｃカ―ドシステムおよびこれに用いられる装置ならびにｉｃカ―ド | |
| JP4357524B2 (ja) | Ｉｃカード処理装置 | |
| JP3545045B2 (ja) | Ｉｃカードアクセス用パターンファイルの作成方法 | |
| KR100821853B1 (ko) | 카드 단말장치와 이를 위한 프로그램 기록매체 | |
| JPS62171071A (ja) | 予約取引用ｉｃカ−ド | |
| KR100191069B1 (ko) | Trs 방식을 이용한 신용카드 조회장치 | |
| KR20090050514A (ko) | 정보처리 방법 및 시스템과 이를 위한 가맹점 단말 | |
| JP4736197B2 (ja) | リーダライタ | |
| JPS62134791A (ja) | クレジツト販売処理装置 | |
| JPH0582624B2 (ja) | ||
| JPH06119506A (ja) | Ｉｃカード | |
| KR100971120B1 (ko) | 스마트 카드에 구비된 작업 요소 파일 저장 영역의 조정방법 | |
| JPH0877316A (ja) | ディスプレイ機能付きｉｃカードおよびそれを用いた情報処理装置 | |
| KR200301290Y1 (ko) | 판매관리와 카드 조회용 판매관리 단말기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |