JPH08160463A - 反射型液晶表示装置 - Google Patents
反射型液晶表示装置Info
- Publication number
- JPH08160463A JPH08160463A JP30655894A JP30655894A JPH08160463A JP H08160463 A JPH08160463 A JP H08160463A JP 30655894 A JP30655894 A JP 30655894A JP 30655894 A JP30655894 A JP 30655894A JP H08160463 A JPH08160463 A JP H08160463A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- insulating layer
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 p−SiTFTを用いた反射型液晶表示装置
において、反射層を平坦化することにより表示品位を向
上する。 【構成】 画素電極(17)の下地である第2の層間絶
縁層(16)の平坦化を行うことにより反射層を兼ねた
画素電極(17)を平坦化する。プロジェクションシス
テムのライトバルブとして組み込んだ場合、反射光の所
定光路外への散乱分が減り、輝度が向上するとともに、
画素間での変調光の干渉による輝度及びコントラスト比
の低下あるいは加法混色のずれによる色度分布の変化が
防がれる。
において、反射層を平坦化することにより表示品位を向
上する。 【構成】 画素電極(17)の下地である第2の層間絶
縁層(16)の平坦化を行うことにより反射層を兼ねた
画素電極(17)を平坦化する。プロジェクションシス
テムのライトバルブとして組み込んだ場合、反射光の所
定光路外への散乱分が減り、輝度が向上するとともに、
画素間での変調光の干渉による輝度及びコントラスト比
の低下あるいは加法混色のずれによる色度分布の変化が
防がれる。
Description
【0001】
【産業上の利用分野】本発明は、液晶表示装置(LC
D:Liquid Crystal Display)に関するもので、多結晶
シリコン(p−Si)の薄膜電界効果トランジスタ(T
FT:ThinFilm Transistor)を用いたアクティブマト
リクス型の液晶表示装置に関するものである。
D:Liquid Crystal Display)に関するもので、多結晶
シリコン(p−Si)の薄膜電界効果トランジスタ(T
FT:ThinFilm Transistor)を用いたアクティブマト
リクス型の液晶表示装置に関するものである。
【0002】
【従来の技術】LCDは小型、薄型、低消費電力などの
利点があり、OA機器、AV機器などの分野で実用化が
進んでいる。特に、スイッチング素子としてTFTを用
い、線順次走査による駆動を可能としたアクティブマト
リクスLCDは、原理的にデューティ比100%のスタ
ティック駆動をマルチプレクス的に行うことができ、大
画面、高コントラスト比の動画ディスプレイに使用され
ている。
利点があり、OA機器、AV機器などの分野で実用化が
進んでいる。特に、スイッチング素子としてTFTを用
い、線順次走査による駆動を可能としたアクティブマト
リクスLCDは、原理的にデューティ比100%のスタ
ティック駆動をマルチプレクス的に行うことができ、大
画面、高コントラスト比の動画ディスプレイに使用され
ている。
【0003】アクティブマトリクスLCDは、マトリク
ス配置された画素電極にTFTを接続した基板(TFF
基板)と、共通電極を有する基板(対向基板)が、液晶
を挟んで貼り合わされ、各表示画素をなす画素容量ごと
に電圧が印加される構成となっている。TFTは、一走
査線ごとに一斉にONされ、画素電極へのデータ信号入
力を選択するとともに、OFF抵抗により、画素容量へ
印加された電圧を次フィールドでの書き換えまでの期間
保持する働きを有している。液晶は、電気光学的に異方
性を有しており、各画素容量により形成された電界に従
って透過光を変調し、表示画像を作り出す。
ス配置された画素電極にTFTを接続した基板(TFF
基板)と、共通電極を有する基板(対向基板)が、液晶
を挟んで貼り合わされ、各表示画素をなす画素容量ごと
に電圧が印加される構成となっている。TFTは、一走
査線ごとに一斉にONされ、画素電極へのデータ信号入
力を選択するとともに、OFF抵抗により、画素容量へ
印加された電圧を次フィールドでの書き換えまでの期間
保持する働きを有している。液晶は、電気光学的に異方
性を有しており、各画素容量により形成された電界に従
って透過光を変調し、表示画像を作り出す。
【0004】近年、TFTとして、チャンネル層にp−
Siを用いたものがあり、高移動度が達成され、TFT
サイズの小型化、駆動回路部の一体搭載などが実現され
ている。TFTの小型化によりモジュール自体が小型
化、高精細化され、レンズ、反射鏡などその他の光学部
品の小型化、高精度化が可能となり、光学系全体が小型
化されるので、プロジェクターのライトバルブとして多
用されている。特に、セル内に反射層を有した反射型は
TFTの領域も表示に使用されるので、開口率が高く、
光の利用効率が高まるので、プロジェクション方式の課
題である高輝度の画面を得ることができる。
Siを用いたものがあり、高移動度が達成され、TFT
サイズの小型化、駆動回路部の一体搭載などが実現され
ている。TFTの小型化によりモジュール自体が小型
化、高精細化され、レンズ、反射鏡などその他の光学部
品の小型化、高精度化が可能となり、光学系全体が小型
化されるので、プロジェクターのライトバルブとして多
用されている。特に、セル内に反射層を有した反射型は
TFTの領域も表示に使用されるので、開口率が高く、
光の利用効率が高まるので、プロジェクション方式の課
題である高輝度の画面を得ることができる。
【0005】このような液晶表示装置に関して、特に、
走査線や信号線との重畳部を工夫して更に開口率を向上
したものがある。図6はその従来構造の平面図であり、
図7は図6のD−D線に対応するTFT部の断面図であ
り、図8は図6のE−E線に対応するドレインライン
(55)部の断面図である。耐熱性の石英ガラスなどか
らなる基板(50)上に、p−Siよりなる活性層(5
1)が形成され、ノンドープのチャンネル層(51
n)、高濃度にドーピングされたソース及びドレイン領
域(51s,51d)が含まれている。また、電荷保持
用の第1の補助容量電極(51C)がソース領域(51
s)と一体に形成されている。これらを覆う全面にはC
VDあるいは熱酸化により形成されたゲート絶縁層(5
2)が被覆され、ゲート絶縁層(52)上にはドープド
p−Siあるいはポリサイドからなるゲートライン(5
3)及び第2の補助容量電極(53C)が形成され、ゲ
ートライン(53)の一部はチャンネル層(51n)上
に配されゲート電極(53G)となっている。これらを
覆う全面にはCVDにより第1の層間絶縁層(54)が
被覆され、第1の層間絶縁層(54)上にはAlのドレ
インライン(55)が形成され、ゲート絶縁層(52)
及び第1の層間絶縁層(54)に開通されたコンタクト
ホール(CT3)を介して、ドレイン領域(51d)に
接続されている。ドレインライン(55)上にはCVD
により第2の層間絶縁層(56)が被覆され、第2の層
間絶縁層(56)上にはAlあるいはMo、Ti、Cr
などの光反射性を有した画素電極(57)が形成され、
反射層を兼ねている。画素電極(57)は、ゲート絶縁
層(52)、第1の層間絶縁層(54)及び第2の層間
絶縁層(56)に形成されたコンタクトホール(CT
4)を介して、ソース領域(51s)に接続されてい
る。更に、画素電極(57)は、ゲートライン(53)
とドレインライン(55)に囲まれた領域に配置され、
両ライン(53,55)上にまで形成され、表示領域が
拡げられている。
走査線や信号線との重畳部を工夫して更に開口率を向上
したものがある。図6はその従来構造の平面図であり、
図7は図6のD−D線に対応するTFT部の断面図であ
り、図8は図6のE−E線に対応するドレインライン
(55)部の断面図である。耐熱性の石英ガラスなどか
らなる基板(50)上に、p−Siよりなる活性層(5
1)が形成され、ノンドープのチャンネル層(51
n)、高濃度にドーピングされたソース及びドレイン領
域(51s,51d)が含まれている。また、電荷保持
用の第1の補助容量電極(51C)がソース領域(51
s)と一体に形成されている。これらを覆う全面にはC
VDあるいは熱酸化により形成されたゲート絶縁層(5
2)が被覆され、ゲート絶縁層(52)上にはドープド
p−Siあるいはポリサイドからなるゲートライン(5
3)及び第2の補助容量電極(53C)が形成され、ゲ
ートライン(53)の一部はチャンネル層(51n)上
に配されゲート電極(53G)となっている。これらを
覆う全面にはCVDにより第1の層間絶縁層(54)が
被覆され、第1の層間絶縁層(54)上にはAlのドレ
インライン(55)が形成され、ゲート絶縁層(52)
及び第1の層間絶縁層(54)に開通されたコンタクト
ホール(CT3)を介して、ドレイン領域(51d)に
接続されている。ドレインライン(55)上にはCVD
により第2の層間絶縁層(56)が被覆され、第2の層
間絶縁層(56)上にはAlあるいはMo、Ti、Cr
などの光反射性を有した画素電極(57)が形成され、
反射層を兼ねている。画素電極(57)は、ゲート絶縁
層(52)、第1の層間絶縁層(54)及び第2の層間
絶縁層(56)に形成されたコンタクトホール(CT
4)を介して、ソース領域(51s)に接続されてい
る。更に、画素電極(57)は、ゲートライン(53)
とドレインライン(55)に囲まれた領域に配置され、
両ライン(53,55)上にまで形成され、表示領域が
拡げられている。
【0006】このような構成の基板の上には、更に、液
晶層、共通電極、及び、共通電極を支持した基板が配置
されて反射型液晶表示装置に完成される。反射層を兼ね
た画素電極(57)は、上方からの入射光を反射し、液
晶層を往復する間に変調して再射出する構成となってい
る。以上の構成の液晶表示装置は、反射型のライトバル
ブとしてプロジェクションシステムに組み込まれて使用
される。
晶層、共通電極、及び、共通電極を支持した基板が配置
されて反射型液晶表示装置に完成される。反射層を兼ね
た画素電極(57)は、上方からの入射光を反射し、液
晶層を往復する間に変調して再射出する構成となってい
る。以上の構成の液晶表示装置は、反射型のライトバル
ブとしてプロジェクションシステムに組み込まれて使用
される。
【0007】図8に示す如く、隣接する画素電極(5
7)間は、ソース・ソースの間の横方向電界によるクロ
ストークを防ぐため、最低離間距離(L)が必要である
とともに、所定の線幅を有したドレインライン(55)
に対して、幅(L1)をもって重畳している。しかし、
このような重畳部は、即、ソース・ドレイン間の寄生容
量となり、ドレイン信号の歪みの原因となっていた。
7)間は、ソース・ソースの間の横方向電界によるクロ
ストークを防ぐため、最低離間距離(L)が必要である
とともに、所定の線幅を有したドレインライン(55)
に対して、幅(L1)をもって重畳している。しかし、
このような重畳部は、即、ソース・ドレイン間の寄生容
量となり、ドレイン信号の歪みの原因となっていた。
【0008】
【発明が解決しようとする課題】従来は、画素電極(5
7)をゲートライン(53)及びドレインライン(5
5)に重畳するまで拡大することにより、表示領域を拡
げ、開口率を向上していた。この場合、特にドレインラ
イン(55)の側では、図8に示す如く、CVDにより
ドレインライン(55)を覆って形成された第2の層間
絶縁層(56)に、ドレインライン(55)の膜厚によ
る段差が生じており、第2の層間絶縁層(56)を下地
とした画素電極(57)もまた周縁部で***された状態
になっている。即ち、ドレインライン(55)は、下地
の凹凸に対応するために、断線防止策として、膜厚を5
000〜8000Åに厚く形成されており、画素電極
(57)の周縁を***させている。50μm以下の画素
ピッチが達成されたp−SiTFTLCDでは30万画
素で2〜3インチサイズの小型化が実現されており、1
μm以下でも反射面に凹凸があると、以下のような反射
光の散乱の影響が顕著になってくる。
7)をゲートライン(53)及びドレインライン(5
5)に重畳するまで拡大することにより、表示領域を拡
げ、開口率を向上していた。この場合、特にドレインラ
イン(55)の側では、図8に示す如く、CVDにより
ドレインライン(55)を覆って形成された第2の層間
絶縁層(56)に、ドレインライン(55)の膜厚によ
る段差が生じており、第2の層間絶縁層(56)を下地
とした画素電極(57)もまた周縁部で***された状態
になっている。即ち、ドレインライン(55)は、下地
の凹凸に対応するために、断線防止策として、膜厚を5
000〜8000Åに厚く形成されており、画素電極
(57)の周縁を***させている。50μm以下の画素
ピッチが達成されたp−SiTFTLCDでは30万画
素で2〜3インチサイズの小型化が実現されており、1
μm以下でも反射面に凹凸があると、以下のような反射
光の散乱の影響が顕著になってくる。
【0009】まず、画素電極(57)の周縁部では、中
央部に比べて、入射光に対する反射光の反射角が異なっ
ているので、光学系に設定された所定の光路に対して、
異なる方向へ散乱される光が生じ、光の利用効率が低下
し、結果的に、画素電極(57)を拡大して反射率を高
めた分が無効となり、表示領域を拡大しても輝度の向上
は果たされていなかった。また、反射光の方向がずれる
と、他の画素で変調されてきた反射光との干渉が起こ
り、輝度あるいはコントラスト比の低下や加法混色の不
良による色度分布の変化につながっていた。
央部に比べて、入射光に対する反射光の反射角が異なっ
ているので、光学系に設定された所定の光路に対して、
異なる方向へ散乱される光が生じ、光の利用効率が低下
し、結果的に、画素電極(57)を拡大して反射率を高
めた分が無効となり、表示領域を拡大しても輝度の向上
は果たされていなかった。また、反射光の方向がずれる
と、他の画素で変調されてきた反射光との干渉が起こ
り、輝度あるいはコントラスト比の低下や加法混色の不
良による色度分布の変化につながっていた。
【0010】また、画素電極(57)の凹凸は液晶層に
形成される電界を乱し、これより、液晶の配向が不安定
になり、この部分の変調異常光が視認に入ると、コント
ラスト比の低下につながる。
形成される電界を乱し、これより、液晶の配向が不安定
になり、この部分の変調異常光が視認に入ると、コント
ラスト比の低下につながる。
【0011】
【課題を解決するための手段】本発明では、この課題を
解決するために、第1に、反射層を有した電極配線基板
と共通電極を有した透明電極基板が液晶層を挟んで貼り
合わされ、表示画素ごとに形成された液晶駆動用の画素
容量に信号電圧を印加して液晶の配向を変化させ、前記
透明電極基板側から入射した光を前記反射層で反射させ
液晶層を往復する間に表示画素ごとに変調して前記透明
電極基板側から再射出する反射型液晶表示装置におい
て、前記電極配線基板は、絶縁性基板上に、不純物を含
有しないチャンネル層及び該チャンネル層の両側端にそ
れぞれ不純物を含有するソース領域とドレイン領域を含
んで島状に形成された多結晶半導体層と、該多結晶半導
体層上に形成された第1の絶縁層と、該第1の絶縁層が
形成された前記絶縁性基板上に形成され前記チャンネル
層の上方に配されたゲート電極を含むゲートラインと、
該ゲートライン上に形成された第2の絶縁層と、該第2
の絶縁層が形成された前記絶縁性基板上に形成され前記
ドレイン領域との接続部を有するドレインラインと、該
ドレインラインを覆って全面的に形成され表面が平坦に
された第3の絶縁層と、該第3の絶縁層上に形成され前
記ソース領域との接続部を有し前記共通電極及び前記液
晶層を規格して前記画素容量を成すとともに前記反射層
を兼ねた画素電極とからなる構成とした。
解決するために、第1に、反射層を有した電極配線基板
と共通電極を有した透明電極基板が液晶層を挟んで貼り
合わされ、表示画素ごとに形成された液晶駆動用の画素
容量に信号電圧を印加して液晶の配向を変化させ、前記
透明電極基板側から入射した光を前記反射層で反射させ
液晶層を往復する間に表示画素ごとに変調して前記透明
電極基板側から再射出する反射型液晶表示装置におい
て、前記電極配線基板は、絶縁性基板上に、不純物を含
有しないチャンネル層及び該チャンネル層の両側端にそ
れぞれ不純物を含有するソース領域とドレイン領域を含
んで島状に形成された多結晶半導体層と、該多結晶半導
体層上に形成された第1の絶縁層と、該第1の絶縁層が
形成された前記絶縁性基板上に形成され前記チャンネル
層の上方に配されたゲート電極を含むゲートラインと、
該ゲートライン上に形成された第2の絶縁層と、該第2
の絶縁層が形成された前記絶縁性基板上に形成され前記
ドレイン領域との接続部を有するドレインラインと、該
ドレインラインを覆って全面的に形成され表面が平坦に
された第3の絶縁層と、該第3の絶縁層上に形成され前
記ソース領域との接続部を有し前記共通電極及び前記液
晶層を規格して前記画素容量を成すとともに前記反射層
を兼ねた画素電極とからなる構成とした。
【0012】第2に、第1の構成において、前記第3の
絶縁層は、液状材料の回転塗布及び焼成により形成され
たSOG膜、または、該SOG膜を含む多層膜からなる
構成とした。第3に、第2の構成において、前記SOG
膜は、液状材料の回転塗布及び焼成を複数回行うことに
より形成されている構成とした。
絶縁層は、液状材料の回転塗布及び焼成により形成され
たSOG膜、または、該SOG膜を含む多層膜からなる
構成とした。第3に、第2の構成において、前記SOG
膜は、液状材料の回転塗布及び焼成を複数回行うことに
より形成されている構成とした。
【0013】第4に、第1の構成において、前記第3の
絶縁層は、研摩液による化学反応と機械的な摩擦研摩と
の合併作用を利用したCMP法により平坦化されている
構成とした。第5に、第1から第4の構成において、前
記ドレインラインは、前記画素電極の周辺位置に配さ
れ、前記画素電極は前記第3の絶縁層を挟んで部分的に
前記ドレインラインに重畳され、かつ、前記ドレインラ
インは、前記画素電極に重畳する部分において膜厚が薄
くされている構成とした。
絶縁層は、研摩液による化学反応と機械的な摩擦研摩と
の合併作用を利用したCMP法により平坦化されている
構成とした。第5に、第1から第4の構成において、前
記ドレインラインは、前記画素電極の周辺位置に配さ
れ、前記画素電極は前記第3の絶縁層を挟んで部分的に
前記ドレインラインに重畳され、かつ、前記ドレインラ
インは、前記画素電極に重畳する部分において膜厚が薄
くされている構成とした。
【0014】第6に、第1から第5の構成において、前
記ゲートラインは、前記画素電極の周辺位置で前記ドレ
インラインに交差して配置され、前記画素電極は少なく
とも前記第3の絶縁層を挟んで部分的に前記ゲートライ
ンに重畳されている構成とした。
記ゲートラインは、前記画素電極の周辺位置で前記ドレ
インラインに交差して配置され、前記画素電極は少なく
とも前記第3の絶縁層を挟んで部分的に前記ゲートライ
ンに重畳されている構成とした。
【0015】
【作用】前記第1の構成において、画素電極の下地層を
平坦にすることにより、画素電極の平坦性が向上され、
これにより、液晶の配向乱れによるコントラスト比の低
下が防がれ、表示品位が向上される。また、反射層を兼
ねた画素電極を平坦とすることにより、反射光の方向が
画素領域の全域で均一にされるので、反射光の散乱分に
よる輝度の低下や、画素間での反射光の干渉によるコン
トラスト比の低下あるいは色度分布の変化が防がれる。
平坦にすることにより、画素電極の平坦性が向上され、
これにより、液晶の配向乱れによるコントラスト比の低
下が防がれ、表示品位が向上される。また、反射層を兼
ねた画素電極を平坦とすることにより、反射光の方向が
画素領域の全域で均一にされるので、反射光の散乱分に
よる輝度の低下や、画素間での反射光の干渉によるコン
トラスト比の低下あるいは色度分布の変化が防がれる。
【0016】前記第2の構成で、ドレインラインを覆う
第3の絶縁層として、回転塗布法により形成したSOG
膜を用いることにより、ドレインライン層、及び、その
他の配線層の段差が緩和、あるいは、消滅され、画素電
極の下地層が平坦になる。これにより、画素電極の平坦
性が向上される。前記第3の構成で、SOG膜の成膜を
複数回の分けて行うことにより、第3の絶縁層の平坦性
と膜質が向上される。
第3の絶縁層として、回転塗布法により形成したSOG
膜を用いることにより、ドレインライン層、及び、その
他の配線層の段差が緩和、あるいは、消滅され、画素電
極の下地層が平坦になる。これにより、画素電極の平坦
性が向上される。前記第3の構成で、SOG膜の成膜を
複数回の分けて行うことにより、第3の絶縁層の平坦性
と膜質が向上される。
【0017】前記第4の構成で、ドレインラインを覆う
第3の絶縁層に研摩液と機械的な摩擦研摩を加え、化学
的及び機械的の合併作用により凹凸を無くすCMP法を
用いて表面を平坦化することにより、ドレインライン
層、及び、その他の配線層の段差が緩和、あるいは、消
滅され、画素電極の下地層が平坦になる。これにより、
画素電極の平坦性が向上される。
第3の絶縁層に研摩液と機械的な摩擦研摩を加え、化学
的及び機械的の合併作用により凹凸を無くすCMP法を
用いて表面を平坦化することにより、ドレインライン
層、及び、その他の配線層の段差が緩和、あるいは、消
滅され、画素電極の下地層が平坦になる。これにより、
画素電極の平坦性が向上される。
【0018】前記第5の構成で、画素電極をドレインラ
インに重畳する領域にまでもってくることにより表示領
域が拡大し、開口率が向上する。また、画素電極が平坦
にされているため、反射光の散乱が無くなり、輝度また
はコントラスト比の低下あるいは色度分布の変化が防が
れる。また、画素電極との重畳部においてドレインライ
ンの膜厚を薄くすることにより、膜厚の厚い部分との段
差が、平坦化された第3の絶縁層の膜厚を生み、この膜
厚のためにソース・ドレイン間の寄生容量が減少され
る。
インに重畳する領域にまでもってくることにより表示領
域が拡大し、開口率が向上する。また、画素電極が平坦
にされているため、反射光の散乱が無くなり、輝度また
はコントラスト比の低下あるいは色度分布の変化が防が
れる。また、画素電極との重畳部においてドレインライ
ンの膜厚を薄くすることにより、膜厚の厚い部分との段
差が、平坦化された第3の絶縁層の膜厚を生み、この膜
厚のためにソース・ドレイン間の寄生容量が減少され
る。
【0019】前記第6の構成で、画素電極をゲートライ
ンに重畳する領域にまでもってくることにより表示領域
が拡大し、開口率が向上する。また、画素電極が平坦に
されているため、反射光の散乱が無くなり、輝度及びコ
ントラスト比の低下が防がれる。
ンに重畳する領域にまでもってくることにより表示領域
が拡大し、開口率が向上する。また、画素電極が平坦に
されているため、反射光の散乱が無くなり、輝度及びコ
ントラスト比の低下が防がれる。
【0020】
【実施例】続いて、本発明の実施例を説明する。図1は
画素部の平面図であり、図2は図1のA−A線に沿った
断面図、図3は図1のB−B線に沿った断面図、図4は
図1のC−C線に沿った断面図である。まず、高耐熱性
の石英ガラスなどの透明基板(10)上に、640℃、
0.3Torr程度の条件下でSiH4またはSi2H6
を材料ガスとした減圧CVDにより、厚さ600Å程度
のp−Siを積層し、これをフォトエッチによりパター
ニングすることにより、TFTの活性層(11)及び第
1の補助容量電極(11C)が形成されている。活性層
(11)及び第1の補助容量電極(11C)上には全面
にHTO(High Tempereture Oxide)膜、即ち、880
℃、0.8Torr程度の高温低圧条件で、材料ガスと
してSiH2Cl2とN2Oの混合ガスを用いた減圧CV
Dにより成膜された厚さ1000ÅのSiO2が被覆さ
れ、ゲート絶縁層(12)とされている。第1の補助容
量電極(11C)は、活性層(11)を覆って形成され
たレジストをマスクとして燐などのN型不純物のイオン
注入を行うことによりN+型にドープされ低抵抗化され
ている。
画素部の平面図であり、図2は図1のA−A線に沿った
断面図、図3は図1のB−B線に沿った断面図、図4は
図1のC−C線に沿った断面図である。まず、高耐熱性
の石英ガラスなどの透明基板(10)上に、640℃、
0.3Torr程度の条件下でSiH4またはSi2H6
を材料ガスとした減圧CVDにより、厚さ600Å程度
のp−Siを積層し、これをフォトエッチによりパター
ニングすることにより、TFTの活性層(11)及び第
1の補助容量電極(11C)が形成されている。活性層
(11)及び第1の補助容量電極(11C)上には全面
にHTO(High Tempereture Oxide)膜、即ち、880
℃、0.8Torr程度の高温低圧条件で、材料ガスと
してSiH2Cl2とN2Oの混合ガスを用いた減圧CV
Dにより成膜された厚さ1000ÅのSiO2が被覆さ
れ、ゲート絶縁層(12)とされている。第1の補助容
量電極(11C)は、活性層(11)を覆って形成され
たレジストをマスクとして燐などのN型不純物のイオン
注入を行うことによりN+型にドープされ低抵抗化され
ている。
【0021】ゲート絶縁層(12)上には、活性層(1
1)と同様に減圧CVDにより3000Å程度のp−S
i(13P)を成膜し、POCl3(三塩化ホスホリ
ル)を拡散源とした減圧CVDによりN+型にドープ
し、この上に、スパッタリングによりタングステン
(W)あるいはモリブデン(Mo)のシリサイド(13
S)を形成して、ポリサイド構造と成し、これをフォト
エッチによりパターニングすることにより、ゲートライ
ン(13)、ゲート電極(13G)及び第2の補助容量
電極(13C)のパターンに形成され、更に、900℃
程度の活性化アニールを行って整膜している。第2の補
助容量電極(13C)はゲートライン(13)方向に沿
って画素間で接続され、共通電極電圧が印加される。第
2の補助容量電極(13C)は、ソース電圧が印加され
る第1の補助容量電極(11C)とゲート絶縁層(1
2)を挟んで重畳され、電荷保持用の補助容量を構成し
ている。活性層(11)には、ゲート電極(13G)を
マスクとして燐などのN型不純物のイオン注入を行うこ
とにより、ソース・ドレイン領域(11s,11d)が
形成されるとともに、ノンドープのチャンネル領域(1
1n)が形成されている。
1)と同様に減圧CVDにより3000Å程度のp−S
i(13P)を成膜し、POCl3(三塩化ホスホリ
ル)を拡散源とした減圧CVDによりN+型にドープ
し、この上に、スパッタリングによりタングステン
(W)あるいはモリブデン(Mo)のシリサイド(13
S)を形成して、ポリサイド構造と成し、これをフォト
エッチによりパターニングすることにより、ゲートライ
ン(13)、ゲート電極(13G)及び第2の補助容量
電極(13C)のパターンに形成され、更に、900℃
程度の活性化アニールを行って整膜している。第2の補
助容量電極(13C)はゲートライン(13)方向に沿
って画素間で接続され、共通電極電圧が印加される。第
2の補助容量電極(13C)は、ソース電圧が印加され
る第1の補助容量電極(11C)とゲート絶縁層(1
2)を挟んで重畳され、電荷保持用の補助容量を構成し
ている。活性層(11)には、ゲート電極(13G)を
マスクとして燐などのN型不純物のイオン注入を行うこ
とにより、ソース・ドレイン領域(11s,11d)が
形成されるとともに、ノンドープのチャンネル領域(1
1n)が形成されている。
【0022】ゲートライン(13)、ゲート電極(13
G)及び第2の補助容量電極(13C)を覆う全面には
熱CVDによりSiO2が積層され、第1の層間絶縁層
(14)とされている。ドレイン領域(11d)上のゲ
ート絶縁層(12)及び第1の層間絶縁層(14)にコ
ンタクトホール(CT1)を開口したあと、スパッタリ
ングなどによりAlを6000〜7000Åの厚さに積
層し、フォトエッチによりドレインライン(15)のメ
インライン(15M)が形成され、コンタクトホール
(CT1)を介してドレイン領域(11d)に接続され
ている。更に、スパッタリングによりCrあるいはT
i、Moなど、耐熱性の高いメタルを1500Å程度の
厚さに積層し、フォトエッチによりメインライン(15
M)よりも大きなパターンでメインライン(15M)覆
い、BMを兼ねたサブライン(15S)が形成されてい
る。
G)及び第2の補助容量電極(13C)を覆う全面には
熱CVDによりSiO2が積層され、第1の層間絶縁層
(14)とされている。ドレイン領域(11d)上のゲ
ート絶縁層(12)及び第1の層間絶縁層(14)にコ
ンタクトホール(CT1)を開口したあと、スパッタリ
ングなどによりAlを6000〜7000Åの厚さに積
層し、フォトエッチによりドレインライン(15)のメ
インライン(15M)が形成され、コンタクトホール
(CT1)を介してドレイン領域(11d)に接続され
ている。更に、スパッタリングによりCrあるいはT
i、Moなど、耐熱性の高いメタルを1500Å程度の
厚さに積層し、フォトエッチによりメインライン(15
M)よりも大きなパターンでメインライン(15M)覆
い、BMを兼ねたサブライン(15S)が形成されてい
る。
【0023】ここで、ドレインライン(15)の構造は
これに限定されることは無く、大きなパターンのサブラ
イン(15S)を下に、小さなパターンのメインライン
(15M)を上にした構造や、単層を異なるマスクで2
度に分けてエッチングした構造、更には、サイドエッチ
を積極的に用いて段差をつけた構造なども可能である。
これに限定されることは無く、大きなパターンのサブラ
イン(15S)を下に、小さなパターンのメインライン
(15M)を上にした構造や、単層を異なるマスクで2
度に分けてエッチングした構造、更には、サイドエッチ
を積極的に用いて段差をつけた構造なども可能である。
【0024】ドレインライン(15)が形成された基板
(10)上には、図5に示す如く、CVDによりSiO
2膜(1)を1000〜2000Å程度の厚さに積層し
た後、SOG(spin-on-glass)溶液の回転塗布及び焼
成を複数回にわたって行い、SiO2を主成分とした
膜、即ち、SOG膜(2)を形成している。SOG膜
は、ケイ素化合物RnSi(OH)4-n及び添加剤を有
機溶剤に溶解したSOG溶液をスピンナーを用いて回転
塗布し、700〜900℃の熱処理を行うことにより、
溶剤の蒸発及び脱水・重合反応を促して無機質のSiO
2が生成されたものである。SOG膜は表面の平坦性に
優れており、本実施例でも、ドレインライン(15)を
完全に覆うとともに、段差が無くされている。特に、本
実施例の如く、回転塗布及び焼成を複数回に分けて行う
ことにより、平坦性及び膜質が更に向上する。SOG膜
(2)上には更にCVDによりSiNX膜(3)を形成
し、これらSiO2膜(1)、SOG膜(2)及びSi
NX膜(3)をもって第2の層間絶縁層(16)として
いる。
(10)上には、図5に示す如く、CVDによりSiO
2膜(1)を1000〜2000Å程度の厚さに積層し
た後、SOG(spin-on-glass)溶液の回転塗布及び焼
成を複数回にわたって行い、SiO2を主成分とした
膜、即ち、SOG膜(2)を形成している。SOG膜
は、ケイ素化合物RnSi(OH)4-n及び添加剤を有
機溶剤に溶解したSOG溶液をスピンナーを用いて回転
塗布し、700〜900℃の熱処理を行うことにより、
溶剤の蒸発及び脱水・重合反応を促して無機質のSiO
2が生成されたものである。SOG膜は表面の平坦性に
優れており、本実施例でも、ドレインライン(15)を
完全に覆うとともに、段差が無くされている。特に、本
実施例の如く、回転塗布及び焼成を複数回に分けて行う
ことにより、平坦性及び膜質が更に向上する。SOG膜
(2)上には更にCVDによりSiNX膜(3)を形成
し、これらSiO2膜(1)、SOG膜(2)及びSi
NX膜(3)をもって第2の層間絶縁層(16)として
いる。
【0025】なお、このような高温プロセスを要する構
成は、高耐熱性の石英ガラス基板及びp−SiTFTを
用いた液晶表示装置においてのみ実現される。また、S
OGの焼成時に既にAlにより形成されているドレイン
ライン(15)の耐熱性を考慮して、温度を高くしない
場合、SOG膜(2)の膜質が悪化するが、図5の如き
多層絶縁構造とすることにより、膜質の劣悪なSOG膜
(2)を平坦化のみに用い、SiO2膜(1)及びSi
NX膜(3)でもって層間絶縁が成され、SOG膜
(2)の欠陥による絶縁不良が防がれる。
成は、高耐熱性の石英ガラス基板及びp−SiTFTを
用いた液晶表示装置においてのみ実現される。また、S
OGの焼成時に既にAlにより形成されているドレイン
ライン(15)の耐熱性を考慮して、温度を高くしない
場合、SOG膜(2)の膜質が悪化するが、図5の如き
多層絶縁構造とすることにより、膜質の劣悪なSOG膜
(2)を平坦化のみに用い、SiO2膜(1)及びSi
NX膜(3)でもって層間絶縁が成され、SOG膜
(2)の欠陥による絶縁不良が防がれる。
【0026】また、図3の構造で、サブライン(15
S)としてCrを用いた場合、SOG膜(2)を高温で
焼成してSiO2膜(1)を不要とすることにより、C
rの酸化膜が形成され、反射が抑えられる。即ち、比較
的反応性の高いCrを用い、高温での焼成を行って、積
極的に表面酸化物汚染を促進することにより、ドレイン
ライン(15)による反射を防ぐことができる。なお、
サブライン(15S)は、Alからなるメインライン
(15M)の熱履歴によるヒロック発生を抑える役目も
果たしており、ここでも、SOGの焼成の際に、Alは
保護される。
S)としてCrを用いた場合、SOG膜(2)を高温で
焼成してSiO2膜(1)を不要とすることにより、C
rの酸化膜が形成され、反射が抑えられる。即ち、比較
的反応性の高いCrを用い、高温での焼成を行って、積
極的に表面酸化物汚染を促進することにより、ドレイン
ライン(15)による反射を防ぐことができる。なお、
サブライン(15S)は、Alからなるメインライン
(15M)の熱履歴によるヒロック発生を抑える役目も
果たしており、ここでも、SOGの焼成の際に、Alは
保護される。
【0027】ソース領域(11s)上のゲート絶縁層
(12)、第1の層間絶縁層(14)及び第2の層間絶
縁層(16)にコンタクトホール(CT2)を開口した
あと、Alのスパッタリングとフォトエッチを行うこと
により反射層を兼ねた画素電極(17)が形成され、コ
ンタクトホール(CT2)を介して、ソース領域(11
s)にも接続されている。画素電極(17)は、平坦化
された第2の層間絶縁層(16)上に形成されているた
め、高い平坦性が得られている。
(12)、第1の層間絶縁層(14)及び第2の層間絶
縁層(16)にコンタクトホール(CT2)を開口した
あと、Alのスパッタリングとフォトエッチを行うこと
により反射層を兼ねた画素電極(17)が形成され、コ
ンタクトホール(CT2)を介して、ソース領域(11
s)にも接続されている。画素電極(17)は、平坦化
された第2の層間絶縁層(16)上に形成されているた
め、高い平坦性が得られている。
【0028】図1及び図3に示す如く、画素電極(1
7)はサブライン(15S)上に重畳されるとともに、
メインライン(15M)に近接されている。即ち、ドレ
インライン(15)は、膜厚の厚いメインライン(15
M)部と、膜厚の薄いサブライン(15S)部からな
り、メインライン(15M)は従来よりも線幅が狭く、
かつ、画素電極(17)は従来よりも大きく、隣接する
画素電極(17)とのクロストークを防ぐための最低離
間距離(L)の限界まで拡げられて表示領域が拡大され
ている。また、サブライン(15S)は、メイライン
(15M)の線幅が縮小されていることによる抵抗の増
大を抑え、導電率を補償するとともに、膜厚が薄く形成
されて、メイライン(15M)部との段差が得られ、こ
れにより、ドレインライン(15)を覆って平坦化され
た第2の層間絶縁層(16)上の画素電極(17)との
離間距離が稼がれて、寄生容量を減少している。
7)はサブライン(15S)上に重畳されるとともに、
メインライン(15M)に近接されている。即ち、ドレ
インライン(15)は、膜厚の厚いメインライン(15
M)部と、膜厚の薄いサブライン(15S)部からな
り、メインライン(15M)は従来よりも線幅が狭く、
かつ、画素電極(17)は従来よりも大きく、隣接する
画素電極(17)とのクロストークを防ぐための最低離
間距離(L)の限界まで拡げられて表示領域が拡大され
ている。また、サブライン(15S)は、メイライン
(15M)の線幅が縮小されていることによる抵抗の増
大を抑え、導電率を補償するとともに、膜厚が薄く形成
されて、メイライン(15M)部との段差が得られ、こ
れにより、ドレインライン(15)を覆って平坦化され
た第2の層間絶縁層(16)上の画素電極(17)との
離間距離が稼がれて、寄生容量を減少している。
【0029】そして、このような、画素電極(17)と
メイライン(15M)及びサブライン(15S)との位
置関係は、第2の層間絶縁層(16)の平坦性を向上し
たことにより合わせ精度が向上され、1μm以下のアラ
イメントずれの範囲で制御が可能となっており、隣接す
る画素電極(17)はいずれもドレインライン(15)
に対して、表示領域の拡大と寄生容量の減少を調整した
最適の重畳部幅(L1)をもって重畳されている。この
ため、隣接する画素電極(17)とその間のメイライン
(15M)との位置関係が狂って、一方の画素電極(1
7)とメイライン(15M)が重畳してしまい、寄生容
量が大きくなってソース・ドレイン間のクロストークや
信号遅延などを招くといったことが防がれる。
メイライン(15M)及びサブライン(15S)との位
置関係は、第2の層間絶縁層(16)の平坦性を向上し
たことにより合わせ精度が向上され、1μm以下のアラ
イメントずれの範囲で制御が可能となっており、隣接す
る画素電極(17)はいずれもドレインライン(15)
に対して、表示領域の拡大と寄生容量の減少を調整した
最適の重畳部幅(L1)をもって重畳されている。この
ため、隣接する画素電極(17)とその間のメイライン
(15M)との位置関係が狂って、一方の画素電極(1
7)とメイライン(15M)が重畳してしまい、寄生容
量が大きくなってソース・ドレイン間のクロストークや
信号遅延などを招くといったことが防がれる。
【0030】同様に、図4に示す如く、ゲートライン
(13)側の辺でも、隣接する画素電極(17)とその
間のゲートライン(13)の位置関係が高精度に制御さ
れ、最低離間距離(L)及び重畳部幅(L2)を有し、
画素電極(17)が拡げられて表示領域が拡大されてい
るとともに、2つの画素電極(17)とゲートライン
(13)の重畳面積が狂って一方の側の寄生容量が増大
してクロストークや信号遅延を招くことが防がれてい
る。
(13)側の辺でも、隣接する画素電極(17)とその
間のゲートライン(13)の位置関係が高精度に制御さ
れ、最低離間距離(L)及び重畳部幅(L2)を有し、
画素電極(17)が拡げられて表示領域が拡大されてい
るとともに、2つの画素電極(17)とゲートライン
(13)の重畳面積が狂って一方の側の寄生容量が増大
してクロストークや信号遅延を招くことが防がれてい
る。
【0031】本発明では、画素電極(17)の下地であ
る第2の層間絶縁層(16)を平坦化したことにより、
反射層を兼ねた画素電極(17)の全域で光が均一に反
射される。このため、画素ごとに変調された光が干渉し
てコントラスト比が低下したり、加法混色のずれにより
色度分布が変化するのが防がれる。また、プロジェクタ
ーのライトバルブに用いる場合、反射光が光学系に設定
された所定の光路外に散乱されるのが防がれるため、光
の利用効率が向上し、高輝度の明るい表示が得られる。
る第2の層間絶縁層(16)を平坦化したことにより、
反射層を兼ねた画素電極(17)の全域で光が均一に反
射される。このため、画素ごとに変調された光が干渉し
てコントラスト比が低下したり、加法混色のずれにより
色度分布が変化するのが防がれる。また、プロジェクタ
ーのライトバルブに用いる場合、反射光が光学系に設定
された所定の光路外に散乱されるのが防がれるため、光
の利用効率が向上し、高輝度の明るい表示が得られる。
【0032】また、図3及び図4に示す如く、平坦性を
維持したまま画素電極(17)が拡げられているので、
開口率が上昇して光の利用効率が更に高まり、輝度が向
上する。また、画素電極(17)を拡げて非表示領域を
縮小したことにより、画素間での変調されない光量が減
少し、コントラスト比が向上する。更に、SOG膜
(2)の焼成を積極的に利用してサブライン(15S)
の表面酸化汚染を促進することにより、ドレインライン
(15)による反射が防がれて、コントラスト比がより
向上する。
維持したまま画素電極(17)が拡げられているので、
開口率が上昇して光の利用効率が更に高まり、輝度が向
上する。また、画素電極(17)を拡げて非表示領域を
縮小したことにより、画素間での変調されない光量が減
少し、コントラスト比が向上する。更に、SOG膜
(2)の焼成を積極的に利用してサブライン(15S)
の表面酸化汚染を促進することにより、ドレインライン
(15)による反射が防がれて、コントラスト比がより
向上する。
【0033】第2の層間絶縁層(16)の平坦化とし
て、前述のSOG膜(2)の使用の他に、CMP(chem
ical mechanical polishing)法によるものがある。即
ち、ドレインライン(15)が形成された基板上に、E
CR−CVDによりSiO2膜を形成し、弱アルカリ性
の研摩液を用いた機械的な研摩除去により、化学反応と
機械的な摩擦の合併作用効果により研摩能率を高め、平
坦化を行う。これにより高精度な平坦性が得られ、画素
電極(17)の凹凸が無くされる。
て、前述のSOG膜(2)の使用の他に、CMP(chem
ical mechanical polishing)法によるものがある。即
ち、ドレインライン(15)が形成された基板上に、E
CR−CVDによりSiO2膜を形成し、弱アルカリ性
の研摩液を用いた機械的な研摩除去により、化学反応と
機械的な摩擦の合併作用効果により研摩能率を高め、平
坦化を行う。これにより高精度な平坦性が得られ、画素
電極(17)の凹凸が無くされる。
【0034】
【発明の効果】以上の説明から明らかなように、本発明
で、プロジェクターなどに用いられる反射型液晶表示装
置において、画素電極の下地層の平坦化を行うことによ
り、反射光の散乱が防がれ、輝度、及び、コントラスト
比の低下、あるいは、色度分布の変化が防止され、表示
品位が向上した。
で、プロジェクターなどに用いられる反射型液晶表示装
置において、画素電極の下地層の平坦化を行うことによ
り、反射光の散乱が防がれ、輝度、及び、コントラスト
比の低下、あるいは、色度分布の変化が防止され、表示
品位が向上した。
【0035】また、画素電極をゲートライン及びドレイ
ンライン上にまで拡げることにより、開口率が向上し
て、輝度及びコントラスト比が更に上昇して、明るい画
面が得られた。
ンライン上にまで拡げることにより、開口率が向上し
て、輝度及びコントラスト比が更に上昇して、明るい画
面が得られた。
【図1】本発明の実施例に係る液晶表示装置の平面図で
ある。
ある。
【図2】図1のA−A線に沿った断面図である。
【図3】図1のB−B線に沿った断面図である。
【図4】図1のC−C線に沿った断面図である。
【図5】第2の層間絶縁層の断面図である。
【図6】従来の液晶表示装置の平面図である。
【図7】図6のD−D線に沿った断面図である。
【図8】図6のE−E線に沿った断面図である。
1 SiO2膜 2 SOG膜 3 SiNX膜 10 透明基板 11 p−Si活性層 12 ゲート絶縁層 13 ゲートライン 14 第1の層間絶縁層 15 ドレインライン 15M メインライン 15S サブライン 16 第2の層間絶縁層 17 画素電極 CT コンタクトホール L 最低離間距離 L1,L2重畳部幅
Claims (6)
- 【請求項1】 反射層を有した電極配線基板と共通電極
を有した透明電極基板が液晶層を挟んで貼り合わされ、
表示画素ごとに形成された液晶駆動用の画素容量に信号
電圧を印加して液晶の配向を変化させ、前記透明電極基
板側から入射した光を前記反射層で反射させ前記液晶層
を往復する間に表示画素ごとに変調して前記透明電極基
板側から再射出する反射型液晶表示装置において、 前記電極配線基板は、絶縁性基板上に、不純物を含有し
ないチャンネル層及び該チャンネル層の両側端にそれぞ
れ不純物を含有するソース領域とドレイン領域を含んで
島状に形成された多結晶半導体層と、該多結晶半導体層
上に形成された第1の絶縁層と、該第1の絶縁層が形成
された前記絶縁性基板上に形成され前記チャンネル層の
上方に配されたゲート電極を含むゲートラインと、該ゲ
ートライン上に形成された第2の絶縁層と、該第2の絶
縁層が形成された前記絶縁性基板上に形成され前記ドレ
イン領域との接続部を有するドレインラインと、該ドレ
インラインを覆って全面的に形成され表面が平坦にされ
た第3の絶縁層と、該第3の絶縁層上に形成され前記ソ
ース領域との接続部を有し前記共通電極及び前記液晶層
を規格して前記画素容量を成すとともに前記反射層を兼
ねた画素電極とからなることを特徴とする反射型液晶表
示装置。 - 【請求項2】 前記第3の絶縁層は、液状材料の回転塗
布及び焼成により形成されたSOG膜、または、該SO
G膜を含む多層膜からなることを特徴とする請求項1記
載の反射型液晶表示装置。 - 【請求項3】 前記SOG膜は、液状材料の回転塗布及
び焼成を複数回行うことにより形成されていることを特
徴とする請求項2記載の反射型液晶表示装置。 - 【請求項4】 前記第3の絶縁層は、研摩液による化学
反応と機械的な摩擦研摩との合併作用を利用したCMP
法により平坦化されていることを特徴とする請求項1記
載の反射型液晶表示装置。 - 【請求項5】 前記ドレインラインは、前記画素電極の
周辺位置に配され、前記画素電極は前記第3の絶縁層を
挟んで部分的に前記ドレインラインに重畳され、かつ、
前記ドレインラインは、前記画素電極に重畳する部分に
おいて膜厚が薄くされていることを特徴とする請求項1
から請求項4のいずれかに記載の反射型液晶表示装置。 - 【請求項6】 前記ゲートラインは、前記画素電極の周
辺位置で前記ドレインラインに交差して配置され、前記
画素電極は少なくとも前記第3の絶縁層を挟んで部分的
に前記ゲートラインに重畳されていることを特徴とする
請求項1から請求項5のいずれかに記載の反射型液晶表
示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30655894A JPH08160463A (ja) | 1994-12-09 | 1994-12-09 | 反射型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30655894A JPH08160463A (ja) | 1994-12-09 | 1994-12-09 | 反射型液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08160463A true JPH08160463A (ja) | 1996-06-21 |
Family
ID=17958500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30655894A Pending JPH08160463A (ja) | 1994-12-09 | 1994-12-09 | 反射型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08160463A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2000105391A (ja) * | 1998-07-30 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置、及び、これを用いた受像装置と情報処理装置 |
WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
WO2000033285A1 (en) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Electro-optical device and its manufacturing method |
US6392722B1 (en) | 1998-07-30 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device, and video display apparatus, information processing apparatus using it and method thereof |
US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
-
1994
- 1994-12-09 JP JP30655894A patent/JPH08160463A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
US7868961B2 (en) | 1996-10-22 | 2011-01-11 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
US7532292B2 (en) | 1996-10-22 | 2009-05-12 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
US7324171B2 (en) | 1996-10-22 | 2008-01-29 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
US7184105B2 (en) | 1996-10-22 | 2007-02-27 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device having the same |
US7158205B2 (en) | 1996-10-22 | 2007-01-02 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US6392722B1 (en) | 1998-07-30 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device, and video display apparatus, information processing apparatus using it and method thereof |
JP2000105391A (ja) * | 1998-07-30 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置、及び、これを用いた受像装置と情報処理装置 |
US6872975B2 (en) | 1998-11-26 | 2005-03-29 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
US6770909B2 (en) | 1998-11-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
US6521913B1 (en) | 1998-11-26 | 2003-02-18 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
US6657230B1 (en) | 1998-11-30 | 2003-12-02 | Seiko Epson Corporation | Electro-optical device having a symmetrically located contact hole and method of producing the same |
WO2000033285A1 (en) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Electro-optical device and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7948588B2 (en) | Thin film transistor array panel comprising first and second reflective electrodes | |
JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
CN100364044C (zh) | 半导体装置及制造方法、电光装置及制造方法和电子设备 | |
US20060066781A1 (en) | Color filter panel, and liquid crystal display including color filter panel | |
US20060125984A1 (en) | Display device and thin film transistor array panel for display device and manufacturing method thereof | |
US20060050211A1 (en) | Semi-transmission LCD device and method of making the same | |
KR100392022B1 (ko) | 액정 장치 및 투사형 표시 장치 및 액정 장치의 제조방법 | |
JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
US7932522B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP4475238B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JPH08160454A (ja) | 液晶表示装置 | |
JP3469662B2 (ja) | 液晶表示装置 | |
US20040257500A1 (en) | Liquid crystal display | |
JPH08160463A (ja) | 反射型液晶表示装置 | |
JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
KR20040011382A (ko) | 액정 표시 장치 | |
US7119391B2 (en) | System and method of manufacturing a substrate device | |
US20080111956A1 (en) | Thin film transistor substrate capable of avoiding aperture reduction | |
JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP4096546B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2001033820A (ja) | 電気光学装置とその製造方法および投射型表示装置 | |
JP4058869B2 (ja) | 電気光学装置及びその製造方法、並びにプロジェクタ |