JPH08160463A

JPH08160463A - 反射型液晶表示装置

Info

Publication number: JPH08160463A
Application number: JP30655894A
Authority: JP
Inventors: Masashi Jinno; 優志神野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】ｐ−ＳｉＴＦＴを用いた反射型液晶表示装置
において、反射層を平坦化することにより表示品位を向
上する。【構成】画素電極（１７）の下地である第２の層間絶
縁層（１６）の平坦化を行うことにより反射層を兼ねた
画素電極（１７）を平坦化する。プロジェクションシス
テムのライトバルブとして組み込んだ場合、反射光の所
定光路外への散乱分が減り、輝度が向上するとともに、
画素間での変調光の干渉による輝度及びコントラスト比
の低下あるいは加法混色のずれによる色度分布の変化が
防がれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置（ＬＣ
Ｄ：Liquid Crystal Display）に関するもので、多結晶
シリコン（ｐ−Ｓｉ）の薄膜電界効果トランジスタ（Ｔ
ＦＴ：ThinFilm Transistor）を用いたアクティブマト
リクス型の液晶表示装置に関するものである。

【０００２】

【従来の技術】ＬＣＤは小型、薄型、低消費電力などの
利点があり、ＯＡ機器、ＡＶ機器などの分野で実用化が
進んでいる。特に、スイッチング素子としてＴＦＴを用
い、線順次走査による駆動を可能としたアクティブマト
リクスＬＣＤは、原理的にデューティ比１００％のスタ
ティック駆動をマルチプレクス的に行うことができ、大
画面、高コントラスト比の動画ディスプレイに使用され
ている。

【０００３】アクティブマトリクスＬＣＤは、マトリク
ス配置された画素電極にＴＦＴを接続した基板（ＴＦＦ
基板）と、共通電極を有する基板（対向基板）が、液晶
を挟んで貼り合わされ、各表示画素をなす画素容量ごと
に電圧が印加される構成となっている。ＴＦＴは、一走
査線ごとに一斉にＯＮされ、画素電極へのデータ信号入
力を選択するとともに、ＯＦＦ抵抗により、画素容量へ
印加された電圧を次フィールドでの書き換えまでの期間
保持する働きを有している。液晶は、電気光学的に異方
性を有しており、各画素容量により形成された電界に従
って透過光を変調し、表示画像を作り出す。

【０００４】近年、ＴＦＴとして、チャンネル層にｐ−
Ｓｉを用いたものがあり、高移動度が達成され、ＴＦＴ
サイズの小型化、駆動回路部の一体搭載などが実現され
ている。ＴＦＴの小型化によりモジュール自体が小型
化、高精細化され、レンズ、反射鏡などその他の光学部
品の小型化、高精度化が可能となり、光学系全体が小型
化されるので、プロジェクターのライトバルブとして多
用されている。特に、セル内に反射層を有した反射型は
ＴＦＴの領域も表示に使用されるので、開口率が高く、
光の利用効率が高まるので、プロジェクション方式の課
題である高輝度の画面を得ることができる。

【０００５】このような液晶表示装置に関して、特に、
走査線や信号線との重畳部を工夫して更に開口率を向上
したものがある。図６はその従来構造の平面図であり、
図７は図６のＤ−Ｄ線に対応するＴＦＴ部の断面図であ
り、図８は図６のＥ−Ｅ線に対応するドレインライン
（５５）部の断面図である。耐熱性の石英ガラスなどか
らなる基板（５０）上に、ｐ−Ｓｉよりなる活性層（５
１）が形成され、ノンドープのチャンネル層（５１
ｎ）、高濃度にドーピングされたソース及びドレイン領
域（５１ｓ，５１ｄ）が含まれている。また、電荷保持
用の第１の補助容量電極（５１Ｃ）がソース領域（５１
ｓ）と一体に形成されている。これらを覆う全面にはＣ
ＶＤあるいは熱酸化により形成されたゲート絶縁層（５
２）が被覆され、ゲート絶縁層（５２）上にはドープド
ｐ−Ｓｉあるいはポリサイドからなるゲートライン（５
３）及び第２の補助容量電極（５３Ｃ）が形成され、ゲ
ートライン（５３）の一部はチャンネル層（５１ｎ）上
に配されゲート電極（５３Ｇ）となっている。これらを
覆う全面にはＣＶＤにより第１の層間絶縁層（５４）が
被覆され、第１の層間絶縁層（５４）上にはＡｌのドレ
インライン（５５）が形成され、ゲート絶縁層（５２）
及び第１の層間絶縁層（５４）に開通されたコンタクト
ホール（ＣＴ３）を介して、ドレイン領域（５１ｄ）に
接続されている。ドレインライン（５５）上にはＣＶＤ
により第２の層間絶縁層（５６）が被覆され、第２の層
間絶縁層（５６）上にはＡｌあるいはＭｏ、Ｔｉ、Ｃｒ
などの光反射性を有した画素電極（５７）が形成され、
反射層を兼ねている。画素電極（５７）は、ゲート絶縁
層（５２）、第１の層間絶縁層（５４）及び第２の層間
絶縁層（５６）に形成されたコンタクトホール（ＣＴ
４）を介して、ソース領域（５１ｓ）に接続されてい
る。更に、画素電極（５７）は、ゲートライン（５３）
とドレインライン（５５）に囲まれた領域に配置され、
両ライン（５３，５５）上にまで形成され、表示領域が
拡げられている。

【０００６】このような構成の基板の上には、更に、液
晶層、共通電極、及び、共通電極を支持した基板が配置
されて反射型液晶表示装置に完成される。反射層を兼ね
た画素電極（５７）は、上方からの入射光を反射し、液
晶層を往復する間に変調して再射出する構成となってい
る。以上の構成の液晶表示装置は、反射型のライトバル
ブとしてプロジェクションシステムに組み込まれて使用
される。

【０００７】図８に示す如く、隣接する画素電極（５
７）間は、ソース・ソースの間の横方向電界によるクロ
ストークを防ぐため、最低離間距離（Ｌ）が必要である
とともに、所定の線幅を有したドレインライン（５５）
に対して、幅（Ｌ1）をもって重畳している。しかし、
このような重畳部は、即、ソース・ドレイン間の寄生容
量となり、ドレイン信号の歪みの原因となっていた。

【０００８】

【発明が解決しようとする課題】従来は、画素電極（５
７）をゲートライン（５３）及びドレインライン（５
５）に重畳するまで拡大することにより、表示領域を拡
げ、開口率を向上していた。この場合、特にドレインラ
イン（５５）の側では、図８に示す如く、ＣＶＤにより
ドレインライン（５５）を覆って形成された第２の層間
絶縁層（５６）に、ドレインライン（５５）の膜厚によ
る段差が生じており、第２の層間絶縁層（５６）を下地
とした画素電極（５７）もまた周縁部で***された状態
になっている。即ち、ドレインライン（５５）は、下地
の凹凸に対応するために、断線防止策として、膜厚を５
０００〜８０００Åに厚く形成されており、画素電極
（５７）の周縁を***させている。５０μｍ以下の画素
ピッチが達成されたｐ−ＳｉＴＦＴＬＣＤでは３０万画
素で２〜３インチサイズの小型化が実現されており、１
μｍ以下でも反射面に凹凸があると、以下のような反射
光の散乱の影響が顕著になってくる。

【０００９】まず、画素電極（５７）の周縁部では、中
央部に比べて、入射光に対する反射光の反射角が異なっ
ているので、光学系に設定された所定の光路に対して、
異なる方向へ散乱される光が生じ、光の利用効率が低下
し、結果的に、画素電極（５７）を拡大して反射率を高
めた分が無効となり、表示領域を拡大しても輝度の向上
は果たされていなかった。また、反射光の方向がずれる
と、他の画素で変調されてきた反射光との干渉が起こ
り、輝度あるいはコントラスト比の低下や加法混色の不
良による色度分布の変化につながっていた。

【００１０】また、画素電極（５７）の凹凸は液晶層に
形成される電界を乱し、これより、液晶の配向が不安定
になり、この部分の変調異常光が視認に入ると、コント
ラスト比の低下につながる。

【００１１】

【課題を解決するための手段】本発明では、この課題を
解決するために、第１に、反射層を有した電極配線基板
と共通電極を有した透明電極基板が液晶層を挟んで貼り
合わされ、表示画素ごとに形成された液晶駆動用の画素
容量に信号電圧を印加して液晶の配向を変化させ、前記
透明電極基板側から入射した光を前記反射層で反射させ
液晶層を往復する間に表示画素ごとに変調して前記透明
電極基板側から再射出する反射型液晶表示装置におい
て、前記電極配線基板は、絶縁性基板上に、不純物を含
有しないチャンネル層及び該チャンネル層の両側端にそ
れぞれ不純物を含有するソース領域とドレイン領域を含
んで島状に形成された多結晶半導体層と、該多結晶半導
体層上に形成された第１の絶縁層と、該第１の絶縁層が
形成された前記絶縁性基板上に形成され前記チャンネル
層の上方に配されたゲート電極を含むゲートラインと、
該ゲートライン上に形成された第２の絶縁層と、該第２
の絶縁層が形成された前記絶縁性基板上に形成され前記
ドレイン領域との接続部を有するドレインラインと、該
ドレインラインを覆って全面的に形成され表面が平坦に
された第３の絶縁層と、該第３の絶縁層上に形成され前
記ソース領域との接続部を有し前記共通電極及び前記液
晶層を規格して前記画素容量を成すとともに前記反射層
を兼ねた画素電極とからなる構成とした。

【００１２】第２に、第１の構成において、前記第３の
絶縁層は、液状材料の回転塗布及び焼成により形成され
たＳＯＧ膜、または、該ＳＯＧ膜を含む多層膜からなる
構成とした。第３に、第２の構成において、前記ＳＯＧ
膜は、液状材料の回転塗布及び焼成を複数回行うことに
より形成されている構成とした。

【００１３】第４に、第１の構成において、前記第３の
絶縁層は、研摩液による化学反応と機械的な摩擦研摩と
の合併作用を利用したＣＭＰ法により平坦化されている
構成とした。第５に、第１から第４の構成において、前
記ドレインラインは、前記画素電極の周辺位置に配さ
れ、前記画素電極は前記第３の絶縁層を挟んで部分的に
前記ドレインラインに重畳され、かつ、前記ドレインラ
インは、前記画素電極に重畳する部分において膜厚が薄
くされている構成とした。

【００１４】第６に、第１から第５の構成において、前
記ゲートラインは、前記画素電極の周辺位置で前記ドレ
インラインに交差して配置され、前記画素電極は少なく
とも前記第３の絶縁層を挟んで部分的に前記ゲートライ
ンに重畳されている構成とした。

【００１５】

【作用】前記第１の構成において、画素電極の下地層を
平坦にすることにより、画素電極の平坦性が向上され、
これにより、液晶の配向乱れによるコントラスト比の低
下が防がれ、表示品位が向上される。また、反射層を兼
ねた画素電極を平坦とすることにより、反射光の方向が
画素領域の全域で均一にされるので、反射光の散乱分に
よる輝度の低下や、画素間での反射光の干渉によるコン
トラスト比の低下あるいは色度分布の変化が防がれる。

【００１６】前記第２の構成で、ドレインラインを覆う
第３の絶縁層として、回転塗布法により形成したＳＯＧ
膜を用いることにより、ドレインライン層、及び、その
他の配線層の段差が緩和、あるいは、消滅され、画素電
極の下地層が平坦になる。これにより、画素電極の平坦
性が向上される。前記第３の構成で、ＳＯＧ膜の成膜を
複数回の分けて行うことにより、第３の絶縁層の平坦性
と膜質が向上される。

【００１７】前記第４の構成で、ドレインラインを覆う
第３の絶縁層に研摩液と機械的な摩擦研摩を加え、化学
的及び機械的の合併作用により凹凸を無くすＣＭＰ法を
用いて表面を平坦化することにより、ドレインライン
層、及び、その他の配線層の段差が緩和、あるいは、消
滅され、画素電極の下地層が平坦になる。これにより、
画素電極の平坦性が向上される。

【００１８】前記第５の構成で、画素電極をドレインラ
インに重畳する領域にまでもってくることにより表示領
域が拡大し、開口率が向上する。また、画素電極が平坦
にされているため、反射光の散乱が無くなり、輝度また
はコントラスト比の低下あるいは色度分布の変化が防が
れる。また、画素電極との重畳部においてドレインライ
ンの膜厚を薄くすることにより、膜厚の厚い部分との段
差が、平坦化された第３の絶縁層の膜厚を生み、この膜
厚のためにソース・ドレイン間の寄生容量が減少され
る。

【００１９】前記第６の構成で、画素電極をゲートライ
ンに重畳する領域にまでもってくることにより表示領域
が拡大し、開口率が向上する。また、画素電極が平坦に
されているため、反射光の散乱が無くなり、輝度及びコ
ントラスト比の低下が防がれる。

【００２０】

【実施例】続いて、本発明の実施例を説明する。図１は
画素部の平面図であり、図２は図１のＡ−Ａ線に沿った
断面図、図３は図１のＢ−Ｂ線に沿った断面図、図４は
図１のＣ−Ｃ線に沿った断面図である。まず、高耐熱性
の石英ガラスなどの透明基板（１０）上に、６４０℃、
０．３Ｔｏｒｒ程度の条件下でＳｉＨ4またはＳｉ2Ｈ6
を材料ガスとした減圧ＣＶＤにより、厚さ６００Å程度
のｐ−Ｓｉを積層し、これをフォトエッチによりパター
ニングすることにより、ＴＦＴの活性層（１１）及び第
１の補助容量電極（１１Ｃ）が形成されている。活性層
（１１）及び第１の補助容量電極（１１Ｃ）上には全面
にＨＴＯ（High Tempereture Oxide）膜、即ち、８８０
℃、０．８Ｔｏｒｒ程度の高温低圧条件で、材料ガスと
してＳｉＨ2Ｃｌ2とＮ2Ｏの混合ガスを用いた減圧ＣＶ
Ｄにより成膜された厚さ１０００ÅのＳｉＯ2が被覆さ
れ、ゲート絶縁層（１２）とされている。第１の補助容
量電極（１１Ｃ）は、活性層（１１）を覆って形成され
たレジストをマスクとして燐などのＮ型不純物のイオン
注入を行うことによりＮ+型にドープされ低抵抗化され
ている。

【００２１】ゲート絶縁層（１２）上には、活性層（１
１）と同様に減圧ＣＶＤにより３０００Å程度のｐ−Ｓ
ｉ（１３Ｐ）を成膜し、ＰＯＣｌ3（三塩化ホスホリ
ル）を拡散源とした減圧ＣＶＤによりＮ+型にドープ
し、この上に、スパッタリングによりタングステン
（Ｗ）あるいはモリブデン（Ｍｏ）のシリサイド（１３
Ｓ）を形成して、ポリサイド構造と成し、これをフォト
エッチによりパターニングすることにより、ゲートライ
ン（１３）、ゲート電極（１３Ｇ）及び第２の補助容量
電極（１３Ｃ）のパターンに形成され、更に、９００℃
程度の活性化アニールを行って整膜している。第２の補
助容量電極（１３Ｃ）はゲートライン（１３）方向に沿
って画素間で接続され、共通電極電圧が印加される。第
２の補助容量電極（１３Ｃ）は、ソース電圧が印加され
る第１の補助容量電極（１１Ｃ）とゲート絶縁層（１
２）を挟んで重畳され、電荷保持用の補助容量を構成し
ている。活性層（１１）には、ゲート電極（１３Ｇ）を
マスクとして燐などのＮ型不純物のイオン注入を行うこ
とにより、ソース・ドレイン領域（１１ｓ，１１ｄ）が
形成されるとともに、ノンドープのチャンネル領域（１
１ｎ）が形成されている。

【００２２】ゲートライン（１３）、ゲート電極（１３
Ｇ）及び第２の補助容量電極（１３Ｃ）を覆う全面には
熱ＣＶＤによりＳｉＯ2が積層され、第１の層間絶縁層
（１４）とされている。ドレイン領域（１１ｄ）上のゲ
ート絶縁層（１２）及び第１の層間絶縁層（１４）にコ
ンタクトホール（ＣＴ１）を開口したあと、スパッタリ
ングなどによりＡｌを６０００〜７０００Åの厚さに積
層し、フォトエッチによりドレインライン（１５）のメ
インライン（１５Ｍ）が形成され、コンタクトホール
（ＣＴ１）を介してドレイン領域（１１ｄ）に接続され
ている。更に、スパッタリングによりＣｒあるいはＴ
ｉ、Ｍｏなど、耐熱性の高いメタルを１５００Å程度の
厚さに積層し、フォトエッチによりメインライン（１５
Ｍ）よりも大きなパターンでメインライン（１５Ｍ）覆
い、ＢＭを兼ねたサブライン（１５Ｓ）が形成されてい
る。

【００２３】ここで、ドレインライン（１５）の構造は
これに限定されることは無く、大きなパターンのサブラ
イン（１５Ｓ）を下に、小さなパターンのメインライン
（１５Ｍ）を上にした構造や、単層を異なるマスクで２
度に分けてエッチングした構造、更には、サイドエッチ
を積極的に用いて段差をつけた構造なども可能である。

【００２４】ドレインライン（１５）が形成された基板
（１０）上には、図５に示す如く、ＣＶＤによりＳｉＯ
2膜（１）を１０００〜２０００Å程度の厚さに積層し
た後、ＳＯＧ（spin-on-glass）溶液の回転塗布及び焼
成を複数回にわたって行い、ＳｉＯ2を主成分とした
膜、即ち、ＳＯＧ膜（２）を形成している。ＳＯＧ膜
は、ケイ素化合物ＲｎＳｉ（ＯＨ）4-n及び添加剤を有
機溶剤に溶解したＳＯＧ溶液をスピンナーを用いて回転
塗布し、７００〜９００℃の熱処理を行うことにより、
溶剤の蒸発及び脱水・重合反応を促して無機質のＳｉＯ
2が生成されたものである。ＳＯＧ膜は表面の平坦性に
優れており、本実施例でも、ドレインライン（１５）を
完全に覆うとともに、段差が無くされている。特に、本
実施例の如く、回転塗布及び焼成を複数回に分けて行う
ことにより、平坦性及び膜質が更に向上する。ＳＯＧ膜
（２）上には更にＣＶＤによりＳｉＮX膜（３）を形成
し、これらＳｉＯ2膜（１）、ＳＯＧ膜（２）及びＳｉ
ＮX膜（３）をもって第２の層間絶縁層（１６）として
いる。

【００２５】なお、このような高温プロセスを要する構
成は、高耐熱性の石英ガラス基板及びｐ−ＳｉＴＦＴを
用いた液晶表示装置においてのみ実現される。また、Ｓ
ＯＧの焼成時に既にＡｌにより形成されているドレイン
ライン（１５）の耐熱性を考慮して、温度を高くしない
場合、ＳＯＧ膜（２）の膜質が悪化するが、図５の如き
多層絶縁構造とすることにより、膜質の劣悪なＳＯＧ膜
（２）を平坦化のみに用い、ＳｉＯ2膜（１）及びＳｉ
ＮX膜（３）でもって層間絶縁が成され、ＳＯＧ膜
（２）の欠陥による絶縁不良が防がれる。

【００２６】また、図３の構造で、サブライン（１５
Ｓ）としてＣｒを用いた場合、ＳＯＧ膜（２）を高温で
焼成してＳｉＯ2膜（１）を不要とすることにより、Ｃ
ｒの酸化膜が形成され、反射が抑えられる。即ち、比較
的反応性の高いＣｒを用い、高温での焼成を行って、積
極的に表面酸化物汚染を促進することにより、ドレイン
ライン（１５）による反射を防ぐことができる。なお、
サブライン（１５Ｓ）は、Ａｌからなるメインライン
（１５Ｍ）の熱履歴によるヒロック発生を抑える役目も
果たしており、ここでも、ＳＯＧの焼成の際に、Ａｌは
保護される。

【００２７】ソース領域（１１ｓ）上のゲート絶縁層
（１２）、第１の層間絶縁層（１４）及び第２の層間絶
縁層（１６）にコンタクトホール（ＣＴ２）を開口した
あと、Ａｌのスパッタリングとフォトエッチを行うこと
により反射層を兼ねた画素電極（１７）が形成され、コ
ンタクトホール（ＣＴ２）を介して、ソース領域（１１
ｓ）にも接続されている。画素電極（１７）は、平坦化
された第２の層間絶縁層（１６）上に形成されているた
め、高い平坦性が得られている。

【００２８】図１及び図３に示す如く、画素電極（１
７）はサブライン（１５Ｓ）上に重畳されるとともに、
メインライン（１５Ｍ）に近接されている。即ち、ドレ
インライン（１５）は、膜厚の厚いメインライン（１５
Ｍ）部と、膜厚の薄いサブライン（１５Ｓ）部からな
り、メインライン（１５Ｍ）は従来よりも線幅が狭く、
かつ、画素電極（１７）は従来よりも大きく、隣接する
画素電極（１７）とのクロストークを防ぐための最低離
間距離（Ｌ）の限界まで拡げられて表示領域が拡大され
ている。また、サブライン（１５Ｓ）は、メイライン
（１５Ｍ）の線幅が縮小されていることによる抵抗の増
大を抑え、導電率を補償するとともに、膜厚が薄く形成
されて、メイライン（１５Ｍ）部との段差が得られ、こ
れにより、ドレインライン（１５）を覆って平坦化され
た第２の層間絶縁層（１６）上の画素電極（１７）との
離間距離が稼がれて、寄生容量を減少している。

【００２９】そして、このような、画素電極（１７）と
メイライン（１５Ｍ）及びサブライン（１５Ｓ）との位
置関係は、第２の層間絶縁層（１６）の平坦性を向上し
たことにより合わせ精度が向上され、１μｍ以下のアラ
イメントずれの範囲で制御が可能となっており、隣接す
る画素電極（１７）はいずれもドレインライン（１５）
に対して、表示領域の拡大と寄生容量の減少を調整した
最適の重畳部幅（Ｌ1）をもって重畳されている。この
ため、隣接する画素電極（１７）とその間のメイライン
（１５Ｍ）との位置関係が狂って、一方の画素電極（１
７）とメイライン（１５Ｍ）が重畳してしまい、寄生容
量が大きくなってソース・ドレイン間のクロストークや
信号遅延などを招くといったことが防がれる。

【００３０】同様に、図４に示す如く、ゲートライン
（１３）側の辺でも、隣接する画素電極（１７）とその
間のゲートライン（１３）の位置関係が高精度に制御さ
れ、最低離間距離（Ｌ）及び重畳部幅（Ｌ2）を有し、
画素電極（１７）が拡げられて表示領域が拡大されてい
るとともに、２つの画素電極（１７）とゲートライン
（１３）の重畳面積が狂って一方の側の寄生容量が増大
してクロストークや信号遅延を招くことが防がれてい
る。

【００３１】本発明では、画素電極（１７）の下地であ
る第２の層間絶縁層（１６）を平坦化したことにより、
反射層を兼ねた画素電極（１７）の全域で光が均一に反
射される。このため、画素ごとに変調された光が干渉し
てコントラスト比が低下したり、加法混色のずれにより
色度分布が変化するのが防がれる。また、プロジェクタ
ーのライトバルブに用いる場合、反射光が光学系に設定
された所定の光路外に散乱されるのが防がれるため、光
の利用効率が向上し、高輝度の明るい表示が得られる。

【００３２】また、図３及び図４に示す如く、平坦性を
維持したまま画素電極（１７）が拡げられているので、
開口率が上昇して光の利用効率が更に高まり、輝度が向
上する。また、画素電極（１７）を拡げて非表示領域を
縮小したことにより、画素間での変調されない光量が減
少し、コントラスト比が向上する。更に、ＳＯＧ膜
（２）の焼成を積極的に利用してサブライン（１５Ｓ）
の表面酸化汚染を促進することにより、ドレインライン
（１５）による反射が防がれて、コントラスト比がより
向上する。

【００３３】第２の層間絶縁層（１６）の平坦化とし
て、前述のＳＯＧ膜（２）の使用の他に、ＣＭＰ（chem
ical mechanical polishing）法によるものがある。即
ち、ドレインライン（１５）が形成された基板上に、Ｅ
ＣＲ−ＣＶＤによりＳｉＯ2膜を形成し、弱アルカリ性
の研摩液を用いた機械的な研摩除去により、化学反応と
機械的な摩擦の合併作用効果により研摩能率を高め、平
坦化を行う。これにより高精度な平坦性が得られ、画素
電極（１７）の凹凸が無くされる。

【００３４】

【発明の効果】以上の説明から明らかなように、本発明
で、プロジェクターなどに用いられる反射型液晶表示装
置において、画素電極の下地層の平坦化を行うことによ
り、反射光の散乱が防がれ、輝度、及び、コントラスト
比の低下、あるいは、色度分布の変化が防止され、表示
品位が向上した。

【００３５】また、画素電極をゲートライン及びドレイ
ンライン上にまで拡げることにより、開口率が向上し
て、輝度及びコントラスト比が更に上昇して、明るい画
面が得られた。

【図面の簡単な説明】

【図１】本発明の実施例に係る液晶表示装置の平面図で
ある。

【図２】図１のＡ−Ａ線に沿った断面図である。

【図３】図１のＢ−Ｂ線に沿った断面図である。

【図４】図１のＣ−Ｃ線に沿った断面図である。

【図５】第２の層間絶縁層の断面図である。

【図６】従来の液晶表示装置の平面図である。

【図７】図６のＤ−Ｄ線に沿った断面図である。

【図８】図６のＥ−Ｅ線に沿った断面図である。

【符号の説明】

１ＳｉＯ2膜２ＳＯＧ膜３ＳｉＮX膜１０透明基板１１ｐ−Ｓｉ活性層１２ゲート絶縁層１３ゲートライン１４第１の層間絶縁層１５ドレインライン１５Ｍメインライン１５Ｓサブライン１６第２の層間絶縁層１７画素電極ＣＴコンタクトホールＬ最低離間距離Ｌ1，Ｌ2重畳部幅

Claims

【特許請求の範囲】

【請求項１】反射層を有した電極配線基板と共通電極
を有した透明電極基板が液晶層を挟んで貼り合わされ、
表示画素ごとに形成された液晶駆動用の画素容量に信号
電圧を印加して液晶の配向を変化させ、前記透明電極基
板側から入射した光を前記反射層で反射させ前記液晶層
を往復する間に表示画素ごとに変調して前記透明電極基
板側から再射出する反射型液晶表示装置において、前記電極配線基板は、絶縁性基板上に、不純物を含有し
ないチャンネル層及び該チャンネル層の両側端にそれぞ
れ不純物を含有するソース領域とドレイン領域を含んで
島状に形成された多結晶半導体層と、該多結晶半導体層
上に形成された第１の絶縁層と、該第１の絶縁層が形成
された前記絶縁性基板上に形成され前記チャンネル層の
上方に配されたゲート電極を含むゲートラインと、該ゲ
ートライン上に形成された第２の絶縁層と、該第２の絶
縁層が形成された前記絶縁性基板上に形成され前記ドレ
イン領域との接続部を有するドレインラインと、該ドレ
インラインを覆って全面的に形成され表面が平坦にされ
た第３の絶縁層と、該第３の絶縁層上に形成され前記ソ
ース領域との接続部を有し前記共通電極及び前記液晶層
を規格して前記画素容量を成すとともに前記反射層を兼
ねた画素電極とからなることを特徴とする反射型液晶表
示装置。
【請求項２】前記第３の絶縁層は、液状材料の回転塗
布及び焼成により形成されたＳＯＧ膜、または、該ＳＯ
Ｇ膜を含む多層膜からなることを特徴とする請求項１記
載の反射型液晶表示装置。
【請求項３】前記ＳＯＧ膜は、液状材料の回転塗布及
び焼成を複数回行うことにより形成されていることを特
徴とする請求項２記載の反射型液晶表示装置。
【請求項４】前記第３の絶縁層は、研摩液による化学
反応と機械的な摩擦研摩との合併作用を利用したＣＭＰ
法により平坦化されていることを特徴とする請求項１記
載の反射型液晶表示装置。
【請求項５】前記ドレインラインは、前記画素電極の
周辺位置に配され、前記画素電極は前記第３の絶縁層を
挟んで部分的に前記ドレインラインに重畳され、かつ、
前記ドレインラインは、前記画素電極に重畳する部分に
おいて膜厚が薄くされていることを特徴とする請求項１
から請求項４のいずれかに記載の反射型液晶表示装置。
【請求項６】前記ゲートラインは、前記画素電極の周
辺位置で前記ドレインラインに交差して配置され、前記
画素電極は少なくとも前記第３の絶縁層を挟んで部分的
に前記ゲートラインに重畳されていることを特徴とする
請求項１から請求項５のいずれかに記載の反射型液晶表
示装置。