JP3419630B2 - データセグメント同期検出回路及びその方法 - Google Patents
データセグメント同期検出回路及びその方法Info
- Publication number
- JP3419630B2 JP3419630B2 JP20085596A JP20085596A JP3419630B2 JP 3419630 B2 JP3419630 B2 JP 3419630B2 JP 20085596 A JP20085596 A JP 20085596A JP 20085596 A JP20085596 A JP 20085596A JP 3419630 B2 JP3419630 B2 JP 3419630B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- segment
- data segment
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は高解像度テレビにお
いてデータセグメント同期検出回路及びその方法に係
り、特にデータセグメントラインの先頭に挿入され伝送
される同期パルスの相関特性を用いてデータセグメント
同期を検出する回路及びその方法に関する。
いてデータセグメント同期検出回路及びその方法に係
り、特にデータセグメントラインの先頭に挿入され伝送
される同期パルスの相関特性を用いてデータセグメント
同期を検出する回路及びその方法に関する。
【０００２】
【従来の技術】大型画面と高解像度を追求する研究開発
により日本は現在アナログ伝送方式のMUSE(Multiple Su
bnyquist Sampling Encoding) 方式に基づいた最初の高
解像度テレビ（以下、HDTVと言う）放送を進行してお
り、米国ではGA-HDTV システムを提案した。GA(Grand A
lliance)-HDTV の変調方法としてはディジタル伝送方式
のVSB(残留側波帯）変調方式を採択している。
により日本は現在アナログ伝送方式のMUSE(Multiple Su
bnyquist Sampling Encoding) 方式に基づいた最初の高
解像度テレビ（以下、HDTVと言う）放送を進行してお
り、米国ではGA-HDTV システムを提案した。GA(Grand A
lliance)-HDTV の変調方法としてはディジタル伝送方式
のVSB(残留側波帯）変調方式を採択している。
【０００３】GA-HDTV では地上放送モードのための八つ
のレベルを用いた8-VSB と高速ケーブルモードのための
十六個のレベルを用いた16-VSBを変調方法として選択し
た。一方、テレビ送受信機間の適正な同期化のためにテ
レビ放送局の送信機は水平ライン単位で伝送される信号
の先頭に同期を挿入し、受信機では伝送信号で同期のた
めに検出された同期信号を処理するようになる。ここ
で、水平ラインの伝送データの構成形態は前述した変調
方式（8-VSB,16-VSB）によりそれぞれ異なる。
のレベルを用いた8-VSB と高速ケーブルモードのための
十六個のレベルを用いた16-VSBを変調方法として選択し
た。一方、テレビ送受信機間の適正な同期化のためにテ
レビ放送局の送信機は水平ライン単位で伝送される信号
の先頭に同期を挿入し、受信機では伝送信号で同期のた
めに検出された同期信号を処理するようになる。ここ
で、水平ラインの伝送データの構成形態は前述した変調
方式（8-VSB,16-VSB）によりそれぞれ異なる。
【０００４】図１はGA-HDTV の8-VSB 方式のデータセグ
メント構成図であって、828 シンボルのデータと４シン
ボルのデータセグメント同期パルスよりなる832 シンボ
ルが一つのデータセグメントより構成される。そして、
データセグメントでデータセグメントの同期は各データ
セグメントの開始部分で８レベルディジタルデータスト
リームに挿入されている。この際、データセグメント同
期は四つのシンボルが+5, -5, -5, +5 の信号レベルを
有する一定なパターンよりなり、残りのデータは各々ラ
ンダムの信号レベルよりなる。
メント構成図であって、828 シンボルのデータと４シン
ボルのデータセグメント同期パルスよりなる832 シンボ
ルが一つのデータセグメントより構成される。そして、
データセグメントでデータセグメントの同期は各データ
セグメントの開始部分で８レベルディジタルデータスト
リームに挿入されている。この際、データセグメント同
期は四つのシンボルが+5, -5, -5, +5 の信号レベルを
有する一定なパターンよりなり、残りのデータは各々ラ
ンダムの信号レベルよりなる。
【０００５】前記のようなGA方式の伝送信号を受信する
受信機では各データセグメントの最初４シンボル周期で
データセグメント同期を検出した後に検出されたデータ
セグメント同期信号により信号を処理しなければならな
い。ところが、入力信号に搬送波周波数オフセットやシ
ンボル周波数オフセットが含まれている時は一番目のデ
ータセグメント内のシンボル数が変わり得るので同期の
発生位置が変わるようになる。したがって、従来の同期
検出回路はこのような搬送波周波数オフセットやシンボ
ル周波数オフセットに変動する同期の位置に相応し同期
を検出することができないので誤検出が発生するように
なる。
受信機では各データセグメントの最初４シンボル周期で
データセグメント同期を検出した後に検出されたデータ
セグメント同期信号により信号を処理しなければならな
い。ところが、入力信号に搬送波周波数オフセットやシ
ンボル周波数オフセットが含まれている時は一番目のデ
ータセグメント内のシンボル数が変わり得るので同期の
発生位置が変わるようになる。したがって、従来の同期
検出回路はこのような搬送波周波数オフセットやシンボ
ル周波数オフセットに変動する同期の位置に相応し同期
を検出することができないので誤検出が発生するように
なる。
【０００６】
【発明の解決しようとする課題】本発明は劣悪なチャン
ネル条件のもとでも正確なデータセグメント同期検出が
可能なデータセグメント同期検出回路を提供することに
その目的がある。また、同期パルスの累積相関値を用い
データセグメント同期タイミング信号を検出する時、入
力されるデータの最上位ビット（MSB)のみを用い回路を
簡単に構成するデータセグメント同期検出回路を提供す
ることに他の目的がある。
ネル条件のもとでも正確なデータセグメント同期検出が
可能なデータセグメント同期検出回路を提供することに
その目的がある。また、同期パルスの累積相関値を用い
データセグメント同期タイミング信号を検出する時、入
力されるデータの最上位ビット（MSB)のみを用い回路を
簡単に構成するデータセグメント同期検出回路を提供す
ることに他の目的がある。
【０００７】また、劣悪なチャンネル条件のもとでも正
確にデータセグメント同期を検出するデータセグメント
同期検出方法を提供することに更に他の目的がある。
確にデータセグメント同期を検出するデータセグメント
同期検出方法を提供することに更に他の目的がある。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明のデータセグメント同期検出回路装置は、
高解像度テレビで複数のシンボルより構成されたデータ
セグメントのデータセグメント同期を検出する回路にお
いて、受信されるデータセグメント信号から所定のシン
ボル単位で相関値を検出する相関値検出手段と、前記検
出された相関値をセグメント単位で累積し、オーバフロ
ー防止信号に応答し累積された相関値を所定値に除算す
るセグメント累積手段と、前記セグメント累積手段の出
力からセグメント内で最大相関累積値を検出する最大値
検出手段と、前記検出された最大相関累積値と臨界値と
を比較し前記オーバフロー防止信号を発生するオーバフ
ロー防止手段と、前記検出された最大相関累積値を有す
るシンボル位置を検出する検出手段と、前記検出された
最大相関累積値に当たる位置で同期タイミング信号を発
生する同期発生手段とを含むことを特徴とする。
めに、本発明のデータセグメント同期検出回路装置は、
高解像度テレビで複数のシンボルより構成されたデータ
セグメントのデータセグメント同期を検出する回路にお
いて、受信されるデータセグメント信号から所定のシン
ボル単位で相関値を検出する相関値検出手段と、前記検
出された相関値をセグメント単位で累積し、オーバフロ
ー防止信号に応答し累積された相関値を所定値に除算す
るセグメント累積手段と、前記セグメント累積手段の出
力からセグメント内で最大相関累積値を検出する最大値
検出手段と、前記検出された最大相関累積値と臨界値と
を比較し前記オーバフロー防止信号を発生するオーバフ
ロー防止手段と、前記検出された最大相関累積値を有す
るシンボル位置を検出する検出手段と、前記検出された
最大相関累積値に当たる位置で同期タイミング信号を発
生する同期発生手段とを含むことを特徴とする。
【０００９】本発明の方法は高解像度テレビで複数のシ
ンボルより構成されたデータセグメントのデータセグメ
ント同期を検出する方法において、(a) 受信されるデー
タセグメント信号から所定のシンボル単位で相関値を検
出する相関値検出段階と、(b) 前記検出された相関値を
セグメント単位で累積する段階と、(c) オーバフロー防
止信号に応答し累積された相関値を所定値に除算する累
積段階と、(d) 前記(b) 段階で累積された相関値のうち
でデータセグメント内で最大相関累積値を検出する最大
値検出段階と、(e) 前記検出された最大相関累積値と臨
界値とを比較し前記オーバフロー防止信号を発生するオ
ーバフロー防止段階と、(f) 前記検出された最大相関累
積値を有するシンボル位置を検出する同期位置検出段階
と、(g)前記検出された最大相関累積値に当たるシンボ
ル位置で同期信号を発生する同期信号発生段階とを含む
ことを特徴とする。
ンボルより構成されたデータセグメントのデータセグメ
ント同期を検出する方法において、(a) 受信されるデー
タセグメント信号から所定のシンボル単位で相関値を検
出する相関値検出段階と、(b) 前記検出された相関値を
セグメント単位で累積する段階と、(c) オーバフロー防
止信号に応答し累積された相関値を所定値に除算する累
積段階と、(d) 前記(b) 段階で累積された相関値のうち
でデータセグメント内で最大相関累積値を検出する最大
値検出段階と、(e) 前記検出された最大相関累積値と臨
界値とを比較し前記オーバフロー防止信号を発生するオ
ーバフロー防止段階と、(f) 前記検出された最大相関累
積値を有するシンボル位置を検出する同期位置検出段階
と、(g)前記検出された最大相関累積値に当たるシンボ
ル位置で同期信号を発生する同期信号発生段階とを含む
ことを特徴とする。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明をさらに詳細に説明する。図２は本発明が適用される
HDTVの構成ブロック図である。図２によると、チューナ
ー100 ではアンテナを通して流入される信号を所定周波
数のIF信号に変換する。ＩＦ増幅器１１０は前記ＩＦ信
号を増幅して出力する。
明をさらに詳細に説明する。図２は本発明が適用される
HDTVの構成ブロック図である。図２によると、チューナ
ー100 ではアンテナを通して流入される信号を所定周波
数のIF信号に変換する。ＩＦ増幅器１１０は前記ＩＦ信
号を増幅して出力する。
【００１１】アナログ／ディジタル（A/D)変換器120 は
ＩＦ増幅器110 から出力される所定周波数のアナログ信
号をディジタル形態に変換する。DFPLL(Digital Freque
ncy and Phase Locked Loop)130 はA/D 変換器120 から
出力されるデータに含まれたパイロット信号を用い搬送
波を復元し、復元された搬送波をA/D 変換器120 の出力
データと乗算して基底帯域のデータに復元する。
ＩＦ増幅器110 から出力される所定周波数のアナログ信
号をディジタル形態に変換する。DFPLL(Digital Freque
ncy and Phase Locked Loop)130 はA/D 変換器120 から
出力されるデータに含まれたパイロット信号を用い搬送
波を復元し、復元された搬送波をA/D 変換器120 の出力
データと乗算して基底帯域のデータに復元する。
【００１２】整合フィルタ140 はDFPLL 130 から出力さ
れるデータのシンボル周波数を調整する。即ち、DFPLL
130 から出力されるデータのシンボル周波数は2fs であ
り、これを整合フィルタ140 でfsに調節する。DFPLL 13
0 から出力されるデータのシンボルレートは2fs であ
り、これを整合フィルタ140 でfsに調節し出力する。デ
ータセグメント同期検出回路500 は整合フィルタ140 か
ら出力される４シンボル単位で相関値を求め、求められ
た相関値をセグメント単位で累積する。４データセグメ
ント同期シンボルの相関値が最大値を有する特性を用い
て各データセグメント毎の最大相関累積値の検出される
位置で同期タイミング信号を発生する。
れるデータのシンボル周波数を調整する。即ち、DFPLL
130 から出力されるデータのシンボル周波数は2fs であ
り、これを整合フィルタ140 でfsに調節する。DFPLL 13
0 から出力されるデータのシンボルレートは2fs であ
り、これを整合フィルタ140 でfsに調節し出力する。デ
ータセグメント同期検出回路500 は整合フィルタ140 か
ら出力される４シンボル単位で相関値を求め、求められ
た相関値をセグメント単位で累積する。４データセグメ
ント同期シンボルの相関値が最大値を有する特性を用い
て各データセグメント毎の最大相関累積値の検出される
位置で同期タイミング信号を発生する。
【００１３】PLL 150 はセグメント同期検出回路500 か
ら出力される同期タイミング信号に応答しシンボルクロ
ックを復元し、A/D 変換器120 は前記復元されたシンボ
ルクロックに同期を合わせてデータをサンプリングす
る。AGC 発生器160 はセグメント同期検出回路500 で検
出されるデータセグメント同期を用いAGC 信号を発生さ
せてチューナー100 に供給する。チューナー１００では
このAGC 信号に応じてアンテナを通して入力される信号
の利得を制御する。
ら出力される同期タイミング信号に応答しシンボルクロ
ックを復元し、A/D 変換器120 は前記復元されたシンボ
ルクロックに同期を合わせてデータをサンプリングす
る。AGC 発生器160 はセグメント同期検出回路500 で検
出されるデータセグメント同期を用いAGC 信号を発生さ
せてチューナー100 に供給する。チューナー１００では
このAGC 信号に応じてアンテナを通して入力される信号
の利得を制御する。
【００１４】一方、整合フィルタ140 の出力は等化器17
0 を通してPTL 回路180 の入力に印加され、PTL 回路18
0 はDFPLL 130 で取り除かれなかった位相の騒音、即ち
位相のエラーを取り除く機能をする。PTL 回路180 の出
力はチャンネル符号器（図示せず）でトレリス復号化さ
れ、トレリス復号化されたデータはディインタリーブ処
理され、ディインタリーブされたデータはエラー訂正さ
れる。付加的にエラー訂正されたデータはソース符号器
（図示せず）でソース符号化され、その出力はディスプ
レー（図示せず）にディスプレーされる。
0 を通してPTL 回路180 の入力に印加され、PTL 回路18
0 はDFPLL 130 で取り除かれなかった位相の騒音、即ち
位相のエラーを取り除く機能をする。PTL 回路180 の出
力はチャンネル符号器（図示せず）でトレリス復号化さ
れ、トレリス復号化されたデータはディインタリーブ処
理され、ディインタリーブされたデータはエラー訂正さ
れる。付加的にエラー訂正されたデータはソース符号器
（図示せず）でソース符号化され、その出力はディスプ
レー（図示せず）にディスプレーされる。
【００１５】図３は図２に示されたデータセグメント同
期検出回路のブロック図である。図３において、本発明
の回路はディジタルセグメントデータの最上位ビット
（符号ビットとも言う）に対して４シンボル単位で相関
値を求める相関器510 と、相関器510 の出力をセグメン
ト単位で累積するセグメント累積器520 と、セグメント
累積器520 の出力と1 シンボル遅延された累積された値
とを比較しデータセグメント当たり最大相関累積値を検
出する最大値検出器530 と、最大値検出器530 の出力と
所定の臨界値とを比較しオーバフロー防止信号を発生す
るオーバフロー防止回路540 と、同期信号部分で発生す
る最大相関累積値のシンボル位置を検出する同期位置検
出器550 と、検出された同期信号位置で同期信号を発生
する同期発生器560 よりなっている。
期検出回路のブロック図である。図３において、本発明
の回路はディジタルセグメントデータの最上位ビット
（符号ビットとも言う）に対して４シンボル単位で相関
値を求める相関器510 と、相関器510 の出力をセグメン
ト単位で累積するセグメント累積器520 と、セグメント
累積器520 の出力と1 シンボル遅延された累積された値
とを比較しデータセグメント当たり最大相関累積値を検
出する最大値検出器530 と、最大値検出器530 の出力と
所定の臨界値とを比較しオーバフロー防止信号を発生す
るオーバフロー防止回路540 と、同期信号部分で発生す
る最大相関累積値のシンボル位置を検出する同期位置検
出器550 と、検出された同期信号位置で同期信号を発生
する同期発生器560 よりなっている。
【００１６】図３において、相関器510 は図２に示され
た整合フィルタ400 から出力されるデータの符号ビット
のみを選択する符号ビット選択器511 と、符号ビット選
択器511 で出力される符号ビットをシンボル単位で遅延
し、符号ビット選択器511 の出力端子と直列に連結され
た三つの単位遅延器512-514 と、符号ビット選択器511
からの符号ビットと相関ベクトル +1 を乗算する第１乗
算器515 と、三つのシンボル遅延器512-514 の各出力と
相関ベクトル -1, -1, +1 を各々乗算する第２ないし第
４乗算器516-518 と、第１ないし第４乗算器515-518 の
出力を加算する加算器519 とよりなっている。
た整合フィルタ400 から出力されるデータの符号ビット
のみを選択する符号ビット選択器511 と、符号ビット選
択器511 で出力される符号ビットをシンボル単位で遅延
し、符号ビット選択器511 の出力端子と直列に連結され
た三つの単位遅延器512-514 と、符号ビット選択器511
からの符号ビットと相関ベクトル +1 を乗算する第１乗
算器515 と、三つのシンボル遅延器512-514 の各出力と
相関ベクトル -1, -1, +1 を各々乗算する第２ないし第
４乗算器516-518 と、第１ないし第４乗算器515-518 の
出力を加算する加算器519 とよりなっている。
【００１７】ここで、相関器510 は符号ビット選択器51
1 を除いて構成することもできるが、符号ビット選択器
511 を用いることにより演算量を減らし構造を単純化し
て結果的に集積化を容易にする。フィードバック形態を
有するセグメント累積器520 は加算器519 の出力を第１
入力に入力する加算器521 と、加算器521 の出力をセグ
メント周期で遅延するセグメント遅延器522 と、シフト
レジスターのようなものとから構成され、セグメント遅
延器522 の出力を1/2 で除算する除算器523 と、セグメ
ント遅延器522 の出力を第１入力端子０に入力し、除算
器523 の出力を第２入力端子１に入力し、選択した出力
は加算器521 の第２入力に出力するマルチプレクサー52
4 よりなっている。
1 を除いて構成することもできるが、符号ビット選択器
511 を用いることにより演算量を減らし構造を単純化し
て結果的に集積化を容易にする。フィードバック形態を
有するセグメント累積器520 は加算器519 の出力を第１
入力に入力する加算器521 と、加算器521 の出力をセグ
メント周期で遅延するセグメント遅延器522 と、シフト
レジスターのようなものとから構成され、セグメント遅
延器522 の出力を1/2 で除算する除算器523 と、セグメ
ント遅延器522 の出力を第１入力端子０に入力し、除算
器523 の出力を第２入力端子１に入力し、選択した出力
は加算器521 の第２入力に出力するマルチプレクサー52
4 よりなっている。
【００１８】最大値検出器530 は加算器521 の出力を一
番目のシンボル周期で遅延するシンボル遅延器531 と、
シンボル遅延器531 の出力をラッチする第１レジスター
532と、加算器521 と比較し第１比較信号を第１レジス
ター532 のホールド端子(HOLD)に出力する第１比較器53
3 よりなっている。オーバフロー防止回路540 は第１レ
ジスター532 の出力と予め設定された臨界値に基づき第
２比較信号を出力する第２比較器541 と、第２比較器54
1 の第２比較信号に応答し１データセグメントのイネー
ブル期間を有するオーバフロー防止信号を発生しマルチ
プレクサー524 の選択制御端子(SEL) に出力する信号発
生器542 よりなっている。
番目のシンボル周期で遅延するシンボル遅延器531 と、
シンボル遅延器531 の出力をラッチする第１レジスター
532と、加算器521 と比較し第１比較信号を第１レジス
ター532 のホールド端子(HOLD)に出力する第１比較器53
3 よりなっている。オーバフロー防止回路540 は第１レ
ジスター532 の出力と予め設定された臨界値に基づき第
２比較信号を出力する第２比較器541 と、第２比較器54
1 の第２比較信号に応答し１データセグメントのイネー
ブル期間を有するオーバフロー防止信号を発生しマルチ
プレクサー524 の選択制御端子(SEL) に出力する信号発
生器542 よりなっている。
【００１９】同期位置検出器550 は内部的に発生するシ
ンボルクロックに応じて１セグメントの832 シンボルを
周期的にカウントしカウント値(COUNT) とキャリ信号(C
ARRY) を出力し、キャリ信号は第１レジスター532 のリ
セット端子(RESET) と第２比較器541 のクロック端子(C
K)に出力するシンボルカウンター551 と、シンボルカウ
ンター551 のカウント値をホールド端子に入力される第
１比較器533 の第１比較信号に応じて蓄える第２レジス
ター552 と、第２レジスター552 の出力をホールド端子
に入力されるシンボルカウンター551 のキャリ信号に応
じて蓄える第３レジスター553 よりなっている。
ンボルクロックに応じて１セグメントの832 シンボルを
周期的にカウントしカウント値(COUNT) とキャリ信号(C
ARRY) を出力し、キャリ信号は第１レジスター532 のリ
セット端子(RESET) と第２比較器541 のクロック端子(C
K)に出力するシンボルカウンター551 と、シンボルカウ
ンター551 のカウント値をホールド端子に入力される第
１比較器533 の第１比較信号に応じて蓄える第２レジス
ター552 と、第２レジスター552 の出力をホールド端子
に入力されるシンボルカウンター551 のキャリ信号に応
じて蓄える第３レジスター553 よりなっている。
【００２０】同期発生器560 は第３レジスター553 の出
力を第１入力端子Ａに入力し第２レジスター552 の出力
を第２入力端子Ｂに入力し同期タイミング信号を発生す
る第３比較器561 よりなっている。図４（Ａ）は加算器
521 の出力波形であり、図４（Ｂ）は図４（Ａ）に示さ
れた各セグメントの最大相関累積値が発生するそれぞれ
の位置で発生する同期タイミング信号列である。図４
（Ｃ）は図４（Ｂ）に示された同期タイミング信号列で
一部の同期タイミング信号を拡大した波形図であって、
１データセグメント周期で１シンボルの“ハイ”区間を
有する。この同期タイミング信号は４シンボルの実際デ
ータセグメント同期とは異なり同期タイミング情報のみ
を表している。
力を第１入力端子Ａに入力し第２レジスター552 の出力
を第２入力端子Ｂに入力し同期タイミング信号を発生す
る第３比較器561 よりなっている。図４（Ａ）は加算器
521 の出力波形であり、図４（Ｂ）は図４（Ａ）に示さ
れた各セグメントの最大相関累積値が発生するそれぞれ
の位置で発生する同期タイミング信号列である。図４
（Ｃ）は図４（Ｂ）に示された同期タイミング信号列で
一部の同期タイミング信号を拡大した波形図であって、
１データセグメント周期で１シンボルの“ハイ”区間を
有する。この同期タイミング信号は４シンボルの実際デ
ータセグメント同期とは異なり同期タイミング情報のみ
を表している。
【００２１】図３に示された回路の動作を図１、図２、
図４を参照して説明すると次のようである。図３におい
て、図１に示された構造を有しているHDTVのデータセグ
メント信号が図２の整合フィルタ140 を通して符号ビッ
ト選択器511 に入力される。符号ビット選択器511 では
入力されるｎビット（ここでは８ビット）のデータセグ
メント信号の符号ビットのみを選択しシンボル遅延器51
2 に出力すると同時に乗算器515 の第１入力端子に出力
する。
図４を参照して説明すると次のようである。図３におい
て、図１に示された構造を有しているHDTVのデータセグ
メント信号が図２の整合フィルタ140 を通して符号ビッ
ト選択器511 に入力される。符号ビット選択器511 では
入力されるｎビット（ここでは８ビット）のデータセグ
メント信号の符号ビットのみを選択しシンボル遅延器51
2 に出力すると同時に乗算器515 の第１入力端子に出力
する。
【００２２】シンボル遅延器512 の出力は乗算器516 の
第１入力端子に入力され、シンボル遅延器512 の出力を
１シンボル遅延するシンボル遅延器513 の出力は乗算器
517の第１入力端子に入力され、シンボル遅延器513 の
出力を１シンボル遅延するシンボル遅延器514 の出力は
乗算器518 の第１入力端子に入力される。符号ビットは
２の補数(2's complement)で１または０の二つの値のみ
を有する。本発明のシンボル相関器において、負の符号
を意味する１は -１に表し、正の符号を表す０は +1 に
表される。乗算器515-518 の第２入力端子には相関ベク
トル +1, -1, -1, +1 が各々入力される。したがって、
乗算器515-518 は現在シンボルデータと１シンボル前デ
ータ、２シンボル前データ、３シンボル前データよりな
った４シンボルに対して、同時に各々相関ベクトル +1,
-1, -1, +1 と相関を取る。
第１入力端子に入力され、シンボル遅延器512 の出力を
１シンボル遅延するシンボル遅延器513 の出力は乗算器
517の第１入力端子に入力され、シンボル遅延器513 の
出力を１シンボル遅延するシンボル遅延器514 の出力は
乗算器518 の第１入力端子に入力される。符号ビットは
２の補数(2's complement)で１または０の二つの値のみ
を有する。本発明のシンボル相関器において、負の符号
を意味する１は -１に表し、正の符号を表す０は +1 に
表される。乗算器515-518 の第２入力端子には相関ベク
トル +1, -1, -1, +1 が各々入力される。したがって、
乗算器515-518 は現在シンボルデータと１シンボル前デ
ータ、２シンボル前データ、３シンボル前データよりな
った４シンボルに対して、同時に各々相関ベクトル +1,
-1, -1, +1 と相関を取る。
【００２３】ここで、一番目と四番目の乗算器515,518
の第２入力端子には相関ベクトル +1 が入力されるので
前記乗算器515,518 に入力される符号ビットが０である
場合に１を出力する。そして、二番目と三番目の乗算器
516,517 の第２入力端子には相関ベクトル -１が入力さ
れるので前記516,517 に入力される符号ビットが１の場
合に１を出力する。
の第２入力端子には相関ベクトル +1 が入力されるので
前記乗算器515,518 に入力される符号ビットが０である
場合に１を出力する。そして、二番目と三番目の乗算器
516,517 の第２入力端子には相関ベクトル -１が入力さ
れるので前記516,517 に入力される符号ビットが１の場
合に１を出力する。
【００２４】加算器519 で各乗算器515-518 の出力を加
算し符合ビット４シンボルの入力が0110である場合には
四つの乗算器515-518 の出力が全部１となり加算器519
の出力値は最大値４となり、1001である場合には四つの
乗算器515-518 の出力が全部-１となり加算器519 の出
力値は最少値-4となり、その以外には +4 と -4の間の
値となる。したがって、 +5, -5, -5, +5 のレベルを有
する４シンボルデータセグメント同期では符号ビットが
0110であるので加算器519 の出力値は最大値の４を有す
るようになる。
算し符合ビット４シンボルの入力が0110である場合には
四つの乗算器515-518 の出力が全部１となり加算器519
の出力値は最大値４となり、1001である場合には四つの
乗算器515-518 の出力が全部-１となり加算器519 の出
力値は最少値-4となり、その以外には +4 と -4の間の
値となる。したがって、 +5, -5, -5, +5 のレベルを有
する４シンボルデータセグメント同期では符号ビットが
0110であるので加算器519 の出力値は最大値の４を有す
るようになる。
【００２５】このように、本発明では４シンボル相関値
をデータセグメント単位で累積する場合、データセグメ
ント同期区間で累積された相関値が最大になる特性を用
いている。一方、セグメント累積器520 の加算器521 は
加算器519 の出力とマルチプレクサー524 の出力を累積
加算する。加算器521 の出力はセグメント遅延器522 と
同時に最大値検出器530 のシンボル遅延器531 及び第１
比較器533 の第１入力端子Ａに入力される。
をデータセグメント単位で累積する場合、データセグメ
ント同期区間で累積された相関値が最大になる特性を用
いている。一方、セグメント累積器520 の加算器521 は
加算器519 の出力とマルチプレクサー524 の出力を累積
加算する。加算器521 の出力はセグメント遅延器522 と
同時に最大値検出器530 のシンボル遅延器531 及び第１
比較器533 の第１入力端子Ａに入力される。
【００２６】セグメント遅延器522 では加算器521 の出
力をデータセグメント単位で遅延しマルチプレクサー52
4 の第１入力端子０に出力すると同時に除算器523 に出
力する。除算器523 はセグメント遅延器522 の出力を２
で除算しマルチプレクサー524 の第２入力端子１に出力
する。第１レジスター532 はシンボル遅延器531 から出
力される１シンボル遅延された加算器521 の出力を第１
比較器533 の第２入力に出力する。したがって、累積加
算器521 の出力は第１比較器533 のＡ端子に直接に入力
されると同時に、単位遅延器531 により１シンボル遅延
された後、第１レジスター532 を通して第１比較器533
のＢ端子に入力され比較される。
力をデータセグメント単位で遅延しマルチプレクサー52
4 の第１入力端子０に出力すると同時に除算器523 に出
力する。除算器523 はセグメント遅延器522 の出力を２
で除算しマルチプレクサー524 の第２入力端子１に出力
する。第１レジスター532 はシンボル遅延器531 から出
力される１シンボル遅延された加算器521 の出力を第１
比較器533 の第２入力に出力する。したがって、累積加
算器521 の出力は第１比較器533 のＡ端子に直接に入力
されると同時に、単位遅延器531 により１シンボル遅延
された後、第１レジスター532 を通して第１比較器533
のＢ端子に入力され比較される。
【００２７】第１比較器533 は第１入力端子Ａに入力さ
れる加算器521 の出力が第２入力端子Ｂに入力される第
２レジスター532 の出力より大きい時に第１比較信号を
発生し、この第１比較信号は第１レジスター532 のホー
ルド信号と同期位置検出器550 の第２レジスター552 の
ホールド信号として出力される。この第１比較信号によ
り第１レジスター532 の貯蔵値が更新されるので最終的
には相関累積値のうちで最大値が蓄えられる。第１レジ
スター532 は同期位置検出器550 のシンボルカウンター
551 で出力されるキャリ信号をリセット信号に入力し、
１データセグメント期間を周期で初期化されるので、各
々のデータセグメントは最大相関累積値を蓄えるように
なる。また、この際の出力波形は図４（Ａ）に示された
ようである。
れる加算器521 の出力が第２入力端子Ｂに入力される第
２レジスター532 の出力より大きい時に第１比較信号を
発生し、この第１比較信号は第１レジスター532 のホー
ルド信号と同期位置検出器550 の第２レジスター552 の
ホールド信号として出力される。この第１比較信号によ
り第１レジスター532 の貯蔵値が更新されるので最終的
には相関累積値のうちで最大値が蓄えられる。第１レジ
スター532 は同期位置検出器550 のシンボルカウンター
551 で出力されるキャリ信号をリセット信号に入力し、
１データセグメント期間を周期で初期化されるので、各
々のデータセグメントは最大相関累積値を蓄えるように
なる。また、この際の出力波形は図４（Ａ）に示された
ようである。
【００２８】オーバフロー防止回路540 の第２比較器54
1 の第１入力端子Ａに第１レジスター532 に蓄えられた
最大相関累積値が入力され、第２入力端子Ｂに所定の臨
界値が入力される。シンボルカウンター５５１からのキ
ャリ信号に同期を合わせて最大相関累積値と臨界値とを
比較する。最大相関累積値が臨界値より大きい時に第２
比較信号を信号発生器542 に出力する。
1 の第１入力端子Ａに第１レジスター532 に蓄えられた
最大相関累積値が入力され、第２入力端子Ｂに所定の臨
界値が入力される。シンボルカウンター５５１からのキ
ャリ信号に同期を合わせて最大相関累積値と臨界値とを
比較する。最大相関累積値が臨界値より大きい時に第２
比較信号を信号発生器542 に出力する。
【００２９】信号発生器542 は入力される第２比較信号
をセグメント周期単位でホールドしオーバフロー防止信
号を発生させた後、その発生されたオーバフロー防止信
号をマルチプレクサー524 の選択制御端子に出力する。
マルチプレクサー524 はオーバフロー防止信号のイネー
ブル期間の間第２入力端子１に入力される除算器523 の
出力を選択し、そうでなければ第１入力端子０に入力さ
れるセグメント遅延器522 の出力を選択して選択された
出力は加算器521 の第２入力にフィードバックする。こ
こで、除算器523 の出力はセグメント遅延器522 の出力
を２で除算した信号である。最大相関累積値が臨界値よ
り大きければ図４（Ａ）に示されたようなポイント(P1-
P4) で最大相関累積値を２で除算した信号を加算器521
にフィードバックする。したがって、このような動作に
より連続的な累積動作のもとでもオーバフローを防止す
ることができるのである。
をセグメント周期単位でホールドしオーバフロー防止信
号を発生させた後、その発生されたオーバフロー防止信
号をマルチプレクサー524 の選択制御端子に出力する。
マルチプレクサー524 はオーバフロー防止信号のイネー
ブル期間の間第２入力端子１に入力される除算器523 の
出力を選択し、そうでなければ第１入力端子０に入力さ
れるセグメント遅延器522 の出力を選択して選択された
出力は加算器521 の第２入力にフィードバックする。こ
こで、除算器523 の出力はセグメント遅延器522 の出力
を２で除算した信号である。最大相関累積値が臨界値よ
り大きければ図４（Ａ）に示されたようなポイント(P1-
P4) で最大相関累積値を２で除算した信号を加算器521
にフィードバックする。したがって、このような動作に
より連続的な累積動作のもとでもオーバフローを防止す
ることができるのである。
【００３０】一方、同期位置検出器550 のシンボルカウ
ンター551 はシンボルクロックにより各データセグメン
ト内のシンボルの数を反復的にカウントしカウント値と
キャリ信号を出力するようになる。シンボルカウンター
551 のカウント値は第２レジスター552 に蓄えられる。
第１比較器533 の第１比較信号に応じて蓄えられるカウ
ント値が更新されるので最終的には最大相関累積値の位
置に当たるカウント値が蓄えられる。
ンター551 はシンボルクロックにより各データセグメン
ト内のシンボルの数を反復的にカウントしカウント値と
キャリ信号を出力するようになる。シンボルカウンター
551 のカウント値は第２レジスター552 に蓄えられる。
第１比較器533 の第１比較信号に応じて蓄えられるカウ
ント値が更新されるので最終的には最大相関累積値の位
置に当たるカウント値が蓄えられる。
【００３１】この第２レジスター552 の出力は第３レジ
スター553 に入力され蓄えられると同時に同期発生器56
0 の第３比較器561 の第２入力端子Ｂに入力される。第
３レジスター553 の貯蔵値はシンボルカウンター551 か
ら出力されるキャリ信号により更新され、蓄えられた値
は第３比較器561 の第１入力端子Ａに入力される。即
ち、キャリ信号により第３レジスター553 にはいつも該
当データセグメント内で最大相関累積値の発生する位置
に当たるカウント値のみが蓄えられる。
スター553 に入力され蓄えられると同時に同期発生器56
0 の第３比較器561 の第２入力端子Ｂに入力される。第
３レジスター553 の貯蔵値はシンボルカウンター551 か
ら出力されるキャリ信号により更新され、蓄えられた値
は第３比較器561 の第１入力端子Ａに入力される。即
ち、キャリ信号により第３レジスター553 にはいつも該
当データセグメント内で最大相関累積値の発生する位置
に当たるカウント値のみが蓄えられる。
【００３２】同期発生器560 の第３比較器は第２レジス
ター552 の出力と、キャリ信号が発生する時に蓄えられ
る値が更新される第３レジスター553 の出力とを比較し
二つの信号値が一致すると同期タイミング信号を発生さ
せる。第３レジスター553 から出力される値は各データ
セグメント内の最大相関累積値が発生する位置に当たる
カウント値であり、最大相関累積値の位置にデータセグ
メント同期が存在するので、第３比較器561 から出力さ
れる信号がセグメントの同期タイミング信号になる。
ター552 の出力と、キャリ信号が発生する時に蓄えられ
る値が更新される第３レジスター553 の出力とを比較し
二つの信号値が一致すると同期タイミング信号を発生さ
せる。第３レジスター553 から出力される値は各データ
セグメント内の最大相関累積値が発生する位置に当たる
カウント値であり、最大相関累積値の位置にデータセグ
メント同期が存在するので、第３比較器561 から出力さ
れる信号がセグメントの同期タイミング信号になる。
【００３３】図４（Ａ）は加算器521 の出力波形であ
り、図４（Ｂ）は図４（Ａ）に示された各セグメントの
最大相関累積値が発生する位置で発生する同期タイミン
グ信号列である。図４（Ｃ）は図４（Ｂ）に示された同
期タイミング信号列で一部の同期タイミング信号を拡大
した波形図であって、１データセグメント周期で１シン
ボルの“ハイ”区間を有する。この同期タイミング信号
は４シンボルの実際データセグメント同期とは異なり同
期タイミング情報のみを表している。
り、図４（Ｂ）は図４（Ａ）に示された各セグメントの
最大相関累積値が発生する位置で発生する同期タイミン
グ信号列である。図４（Ｃ）は図４（Ｂ）に示された同
期タイミング信号列で一部の同期タイミング信号を拡大
した波形図であって、１データセグメント周期で１シン
ボルの“ハイ”区間を有する。この同期タイミング信号
は４シンボルの実際データセグメント同期とは異なり同
期タイミング情報のみを表している。
【００３４】図５は図３に示されたシンボル相関器の他
の実施例による回路図である。図３に示されたシンボル
相関器510 は四つの乗算器が用いられるので、ハードウ
エアの規模が大きくまたその構造も複雑になり高コスト
となる。したがって、図５に示されたように乗算器の代
わりに排他的論理和ゲートを用いてハードウエアの構造
を簡単にすることができる。
の実施例による回路図である。図３に示されたシンボル
相関器510 は四つの乗算器が用いられるので、ハードウ
エアの規模が大きくまたその構造も複雑になり高コスト
となる。したがって、図５に示されたように乗算器の代
わりに排他的論理和ゲートを用いてハードウエアの構造
を簡単にすることができる。
【００３５】図５に示されたシンボル相関器の動作は次
の通りである。符号ビット選択器511 は入力されたデー
タセグメント信号の符号ビットのみを選択し直列に連結
されたシンボル遅延器512-514 に出力すると同時に排他
的論理和ゲート(XOR)51 の第１入力端子に出力する。シ
ンボル遅延器512 の出力はXOR 52の第１入力端子に入力
され、シンボル遅延器512 の出力を１シンボル遅延する
シンボル遅延器513 の出力はXOR 53の第１入力端子に入
力され、シンボル遅延器513 の出力を１シンボル遅延す
るシンボル遅延器514 の出力はXOR 54の第１入力端子に
入力される。
の通りである。符号ビット選択器511 は入力されたデー
タセグメント信号の符号ビットのみを選択し直列に連結
されたシンボル遅延器512-514 に出力すると同時に排他
的論理和ゲート(XOR)51 の第１入力端子に出力する。シ
ンボル遅延器512 の出力はXOR 52の第１入力端子に入力
され、シンボル遅延器512 の出力を１シンボル遅延する
シンボル遅延器513 の出力はXOR 53の第１入力端子に入
力され、シンボル遅延器513 の出力を１シンボル遅延す
るシンボル遅延器514 の出力はXOR 54の第１入力端子に
入力される。
【００３６】その補数体系において、符号ビットは１ま
たは０の値を有する。本発明のシンボル相関器におい
て、負の符号を意味する１は -１に、正の符号を意味す
る０は+１に表される。XOR 51-54 の第２入力端子に相
関ベクトル +1, -1, -1, +1 が各々入力される。したが
って、XOR 51-54 は現在シンボルデータと１シンボル前
データ、２シンボル前データ、３シンボル前データを４
シンボル単位で各々相関ベクトル +1, -1, -1, +1 と相
関を取る。
たは０の値を有する。本発明のシンボル相関器におい
て、負の符号を意味する１は -１に、正の符号を意味す
る０は+１に表される。XOR 51-54 の第２入力端子に相
関ベクトル +1, -1, -1, +1 が各々入力される。したが
って、XOR 51-54 は現在シンボルデータと１シンボル前
データ、２シンボル前データ、３シンボル前データを４
シンボル単位で各々相関ベクトル +1, -1, -1, +1 と相
関を取る。
【００３７】したがって、一番目と四番目のXOR 51,54
の第２入力端子には相関ベクトル０が固定されているの
で符号ビット入力が０である場合のみにロジック０を出
力する。二番目と三番目のXOR 52,53 の第２入力端子に
は相関ベクトル１が固定され入力されるので符号ビット
入力が１である場合のみにロジック０を出力する。XOR
51-54 の各出力が０である時、XOR 51-54 の各出力に１
の値を有する下位ビット１ビットを拡張させるとその出
力は２の補数で01となり十進数としては１となる。ま
た、XOR の出力が１である時、その出力は２の補数で11
となるので十進数としては -１となる。このように下位
ビットが拡張されたXOR 51,52 の出力を加算器55で加算
し、XOR 53,54 の出力を加算器56で加算する。そして、
最終加算器519 で加算器55の出力と加算器56の出力を加
算する。
の第２入力端子には相関ベクトル０が固定されているの
で符号ビット入力が０である場合のみにロジック０を出
力する。二番目と三番目のXOR 52,53 の第２入力端子に
は相関ベクトル１が固定され入力されるので符号ビット
入力が１である場合のみにロジック０を出力する。XOR
51-54 の各出力が０である時、XOR 51-54 の各出力に１
の値を有する下位ビット１ビットを拡張させるとその出
力は２の補数で01となり十進数としては１となる。ま
た、XOR の出力が１である時、その出力は２の補数で11
となるので十進数としては -１となる。このように下位
ビットが拡張されたXOR 51,52 の出力を加算器55で加算
し、XOR 53,54 の出力を加算器56で加算する。そして、
最終加算器519 で加算器55の出力と加算器56の出力を加
算する。
【００３８】結果的に、符号ビット選択器511 から出力
される符号ビットの４シンボルが0110である場合には四
つのXOR 51-54 の出力が全部０となり下位ビットを拡張
した結果は01となり最終加算器519 の出力値は最大値４
となる。また、1001である場合には四つのXOR 51-54 の
出力が全部１となり下位ビットを拡張した結果は11とな
り最終加算器519 の出力値は最少値 -4 となり、それ以
外は +4 と -4の間の値となる。したがって、+5 ,-5, -
5, +5の値を有する４シンボルデータセグメント同期で
は符号ビットが0110であるので最終加算器519 の出力値
は最大値の４を有するようになる。
される符号ビットの４シンボルが0110である場合には四
つのXOR 51-54 の出力が全部０となり下位ビットを拡張
した結果は01となり最終加算器519 の出力値は最大値４
となる。また、1001である場合には四つのXOR 51-54 の
出力が全部１となり下位ビットを拡張した結果は11とな
り最終加算器519 の出力値は最少値 -4 となり、それ以
外は +4 と -4の間の値となる。したがって、+5 ,-5, -
5, +5の値を有する４シンボルデータセグメント同期で
は符号ビットが0110であるので最終加算器519 の出力値
は最大値の４を有するようになる。
【００３９】
【発明の効果】前述したように、本発明の回路は受信さ
れる信号の搬送波周波数オフセットやシンボルクロック
オフセット、ノイズ、ゴースト、シンボル位相などのエ
ラーにより各データセグメントのデータセグメント同期
の位置が変化しても各データセグメント内の相関累積値
のうちで最大値を検出して同期信号を発生させるので正
確にデータセグメント同期タイミング信号を発生するこ
とができる効果がある。
れる信号の搬送波周波数オフセットやシンボルクロック
オフセット、ノイズ、ゴースト、シンボル位相などのエ
ラーにより各データセグメントのデータセグメント同期
の位置が変化しても各データセグメント内の相関累積値
のうちで最大値を検出して同期信号を発生させるので正
確にデータセグメント同期タイミング信号を発生するこ
とができる効果がある。
【００４０】かつ、本発明の回路は相関器を具現するに
おいて、データセグメント信号の符号ビットのみを用い
ることによりハードウエアの構造を簡単にすることがで
き、浮動点演算を行うコンピューターシミュレーション
上の結果のような効果を表し得る上に演算量を大幅に減
らし得るので集積化(IC)に容易である。その上、本発明
はセグメント累積器で累積値が所定臨界値以上にならな
いように抑制することにより累積された値の増加による
ハードウエア上のオーバフローを防止させ実用的なハー
ドウエアの具現を可能にする。
おいて、データセグメント信号の符号ビットのみを用い
ることによりハードウエアの構造を簡単にすることがで
き、浮動点演算を行うコンピューターシミュレーション
上の結果のような効果を表し得る上に演算量を大幅に減
らし得るので集積化(IC)に容易である。その上、本発明
はセグメント累積器で累積値が所定臨界値以上にならな
いように抑制することにより累積された値の増加による
ハードウエア上のオーバフローを防止させ実用的なハー
ドウエアの具現を可能にする。
【図１】一般的なHDTVのデータセグメントの構成図であ
る。
る。
【図２】本発明によるHDTVの構成ブロック図である。
【図３】図２に示されたデータセグメント同期検出回路
の詳細回路図である。
の詳細回路図である。
【図４】（Ａ）は図３に示されたセグメント累積器の出
力波形図であり、（Ｂ）は図３に示された同期発生部で
発生する同期タイミング信号列であり、（Ｃ）は（Ｂ）
に示された同期タイミング信号を拡大した一部の波形図
である。
力波形図であり、（Ｂ）は図３に示された同期発生部で
発生する同期タイミング信号列であり、（Ｃ）は（Ｂ）
に示された同期タイミング信号を拡大した一部の波形図
である。
【図５】図３に示されたシンボル相関器の他の実施例に
よる回路図である。
よる回路図である。
１００ チューナー
１１０ ＩＦ増幅器
１２０ Ａ／Ｄ変換器
１３０ ＤＦＰＬＬ
１４０ 整合フィルタ
１５０ ＰＬＬ
１６０ ＡＧＣ発生器
１７０ 等化器
１８０ ＰＴＬ回路
５００ セグメント同期検出回路
５１０ 相関器
５１１ 符号ビット選択器
５１２，５１３，５１４ 遅延器
５１５，５１６，５１７，５１８ 乗算器
５１９ 加算器
５２０ セグメント累積器
５２１ 加算器
５２２ 遅延器
５２３ 除算器
５２４ マルチプレクサー
５３０ 最大値検出器
５３１ 遅延器
５３２ レジスター
５３３ 比較器
５４０ オーバフロー防止回路
５４１ 比較器
５４２ 信号発生器
５５０ 同期位置検出器
５５１ シンボルカウンター
５５２，５５３ レジスター
５６０ 同期発生器
５６１ 比較器
フロントページの続き
(56)参考文献 Ｐｉｅｔｅｒ Ｆｏｃｋｅｎｓ，「試
作した送受信機の詳細」日経エレクトロ
ニクス、第610号、1994年６月20日、ｐ.
82−92
Claims (17)
- 【請求項１】 複数のシンボルより構成されたデータセ
グメントのデータセグメント同期を検出する回路におい
て、 受信されるデータセグメント信号から所定のシンボル単
位で相関値を検出する相関値検出手段と、 前記検出された相関値をセグメント単位で累積し、オー
バフロー防止信号に応答し累積された相関値を所定値に
除算するセグメント累積手段と、 前記セグメント累積手段の出力からセグメント内で最大
相関累積値を検出する最大値検出手段と、 前記検出された最大相関累積値と臨界値とを比較し前記
オーバフロー防止信号を発生するオーバフロー防止手段
と、 前記検出された最大相関累積値を有する位置を検出する
検出手段と、 前記検出された最大相関累積値に当たる位置で同期タイ
ミング信号を発生する同期発生手段とを含み、 前記相関値検出手段は前記受信されるデータセグメント
信号をシンボル単位で遅延する直列に連結された三つの
シンボル遅延器と、 前記受信されるデータセグメント信号と第１符号を有す
る第１相関ベクトルを乗算する第１乗算器と、 前記三つのシンボル遅延器の各出力と第１符号とは逆極
性の第２符号を有する第２相関ベクトル、第２相関ベク
トル、第１相関ベクトルを各々乗算する第２ないし第４
乗算器と、 前記第１ないし第４乗算器の出力を加算する加算器とを
含むことを特徴とするデータセグメント同期検出回路。 - 【請求項２】 前記相関検出手段は前記受信されるデー
タセグメント信号から最上位ビットのみを選択し前記シ
ンボル遅延器に出力する符号ビット選択器を更に含むこ
とを特徴とする請求項１に記載のデータセグメント同期
検出回路。 - 【請求項３】 複数のシンボルより構成されたデータセ
グメントのデータセグメント同期を検出する回路におい
て、 受信されるデータセグメント信号から所定のシンボル単
位で相関値を検出する相関値検出手段と、 前記検出された相関値をセグメント単位で累積し、オー
バフロー防止信号に応答し累積された相関値を所定値に
除算するセグメント累積手段と、 前記セグメント累積手段の出力からセグメント内で最大
相関累積値を検出する最大値検出手段と、 前記検出された最大相関累積値と臨界値とを比較し前記
オーバフロー防止信号を発生するオーバフロー防止手段
と、 前記検出された最大相関累積値を有する位置を検出する
検出手段と、 前記検出された最大相関累積値に当たる位置で同期タイ
ミング信号を発生する同期発生手段とを含み、 前記相関検出手段は前記受信されるデータセグメント信
号をシンボル単位で遅延する直列に連結された三つのシ
ンボル遅延器と、 前記受信されるデータセグメント信号と第１符号を有す
る第１相関ベクトルを排他的論理和する第１排他的論理
和素子と、 前記三つのシンボル遅延器の各出力と第１符号とは逆極
性の第２符号を有する第２相関ベクトル、第２相関ベク
トル、第１相関ベクトルと各々排他的論理和する第２な
いし第４排他的論理和素子と、 前記第１ないし第４排他的論理和素子の出力を加算する
加算器とを含むことを特徴とするデータセグメント同期
検出回路。 - 【請求項４】 前記相関検出手段は前記受信されるデー
タセグメント信号から最上位ビットのみを選択し前記シ
ンボル遅延器に出力する符号ビット選択器を更に含むこ
とを特徴とする請求項３に記載のデータセグメント同期
検出回路。 - 【請求項５】 前記セグメント累積手段は前記相関検出
手段の出力値とフィードバックと値を加算する加算器
と、 前記加算器の出力をセグメント単位で遅延するセグメン
ト遅延器と、 前記セグメント遅延器の出力値を所定値に除算する除算
器と、 前記オーバフロー防止信号に応答し前記除算器の出力と
前記セグメント遅延器の出力のうち一つを選択し前記加
算器のフィードバック値に出力する選択器とを含むこと
を特徴とする請求項２に記載のデータセグメント同期検
出回路。 - 【請求項６】 前記セグメント累積手段は前記相関検出
手段の出力値とフィードバック値を加算する加算器と、 前記加算器の出力をセグメント単位で遅延するセグメン
ト遅延器と、 前記セグメント遅延器の出力値を所定値に除算する除算
器と、 前記オーバフロー防止信号に応答し前記除算器の出力と
前記セグメント遅延器の出力のうち一つを選択し前記加
算器のフィードバック値に出力する選択器とを含むこと
を特徴とする請求項４に記載のデータセグメント同期検
出回路。 - 【請求項７】 最大値検出手段は前記セグメント累積手
段の出力値をシンボル単位で遅延するシンボル遅延器
と、 前記遅延器の出力値を蓄える第１レジスターと、 前記セグメント累積手段の出力値と前記第１レジスター
の出力を比較し第１比較信号を発生し、前記第１比較信
号に応じて前記第１レジスターに蓄えられる値を更新さ
せる第１比較器とを含むことを特徴とする請求項２に記
載のデータセグメント同期検出回路。 - 【請求項８】 最大値検出手段は前記セグメント累積手
段の出力値をシンボル単位で遅延するシンボル遅延器
と、 前記遅延器の出力値を蓄える第１レジスターと、 前記セグメント累積手段の出力値と前記第１レジスター
の出力とを比較し第１比較信号を発生し、前記第１比較
信号に応じて前記第１レジスターに蓄えられる値を更新
させる第１比較器とを含むことを特徴とする請求項４に
記載のデータセグメント同期検出回路。 - 【請求項９】 前記オーバフロー防止手段は前記最大値
検出手段から出力されるセグメント当たり最大相関累積
値と前記所定値とを比較し最大相関累積値が前記臨界値
以上である場合に第２比較信号を出力する第２比較器
と、 前記第２比較信号に応答しデータセグメント期間をイネ
ーブルさせるオーバフロー防止信号を発生する信号発生
器とを含むことを特徴とする請求項２に記載のディジタ
ルセグメント同期検出回路。 - 【請求項１０】 前記オーバフロー防止手段は前記最大
値検出手段から出力されるセグメント当たり最大相関累
積値と前記所定値とを比較し最大相関累積値が前記臨界
値以上である場合に第２比較信号を出力する第２比較器
と、 前記第２比較信号に応答しデータセグメント期間をイネ
ーブルさせるオーバフロー防止信号を発生する信号発生
器とを含むことを特徴とする請求項４に記載のディジタ
ルセグメント同期検出回路。 - 【請求項１１】 前記同期位置検出手段はシンボルクロ
ックに応じてデータセグメント内のシンボル数を周期的
にカウントしカウント値とキャリ信号を出力するカウン
ターと、 前記カウント値を前記第１比較信号に応じて蓄える第２
レジスターと、 前記第２レジスターの出力を前記カウンターから出力さ
れるキャリ信号に応じて蓄える第３レジスターとを含む
ことを特徴とする請求項２に記載のデータセグメント同
期検出回路。 - 【請求項１２】 前記同期発生手段は第２レジスターの
出力値と前記第３レジスターの出力値とを比較し比較値
が一致する時に同期タイミング信号を発生する第３比較
器より構成されたことを特徴とする請求項１１に記載の
データセグメント同期検出回路。 - 【請求項１３】 前記同期位置検出手段はシンボルクロ
ックに応じてデータセグメント内のシンボル数を周期的
にカウントしカウント値とキャリ信号を出力するカウン
ターと、 前記カウンタの出力値を前記第１比較信号に応じて蓄え
る第２レジスターと、 前記第２レジスターの出力を前記カウンターから出力さ
れるキャリ信号に応じて蓄える第３レジスターとを含む
ことを特徴とする請求項４に記載のデータセグメント同
期検出回路。 - 【請求項１４】 前記同期発生手段は第２レジスターの
出力値と前記第３レジスターの出力値とを比較し比較値
が一致する時に同期タイミング信号を発生する第３比較
器より構成されたことを特徴とする請求項１３に記載の
データセグメント同期検出回路。 - 【請求項１５】 一つのデータセグメントが４シンボル
のデータセグメント同期と828 シンボルのデータより構
成され、前記データセグメント同期の各シンボルが第１
信号レベル又は第２信号レベルで伝送される高解像度テ
レビのデータセグメント同期を検出する回路において、 前記受信されるデータセグメント信号から最上位ビット
である符号ビットを選択する符号ビット選択器と、 前記選択されたデータセグメント信号の符号ビットをシ
ンボル単位で遅延する直列に連結された三つのシンボル
遅延器と、 前記符号ビットを第１符号を有する第１相関ベクトルと
乗算する第１乗算器と、 前記三つのシンボル遅延器の各出力と第１符号とは逆極
性の第２符号を有する第２相関ベクトル、第２相関ベク
トル、第１相関ベクトルと各々乗算する第２ないし第４
乗算器と、 前記第１ないし第４乗算器の出力を加算し４シンボル間
の相関値を出力する加算器と、 前記相関値をセグメント単位で累積し、オーバフロー防
止信号に応答し累積された値を所定値で除算するセグメ
ント累積手段と、 前記セグメント累積手段の出力からセグメント内で最大
相関累積値を検出する最大値検出手段と、 前記検出された最大相関累積値と臨界値とを比較し前記
オーバフロー防止信号を発生するオーバフロー防止手段
と、 前記検出された最大相関累積値を有するシンボル位置を
検出する同期位置検出手段と、 前記検出された最大相関累積値に当たるシンボル位置で
同期タイミング信号を発生する同期発生手段とを含むこ
とを特徴とするデータセグメント同期検出回路。 - 【請求項１６】 一つのデータセグメントが４シンボル
の同期タイミング信号と828 シンボルのデータより構成
され、前記同期タイミング信号の各シンボルが第１信号
レベル又は第２信号レベルで伝送される高解像度テレビ
のデータセグメント同期を検出する回路において、 前記受信されるデータセグメント信号から最上位ビット
である符号ビットを選択する符号ビット選択器と、 前記選択されたデータセグメント信号の符号ビットをシ
ンボル単位で遅延する直列に連結された三つのシンボル
遅延器と、 前記受信されるデータセグメント信号と第１符号を有す
る第１相関ベクトルとを排他的論理和する第１排他的論
理和素子と、 前記三つのシンボル遅延器の各出力と第１符号とは逆極
性の第２符号を有する第２相関ベクトル、第２相関ベク
トル、第１相関ベクトルと各々排他的論理和する第２な
いし第４排他的論理和素子と、 前記第１ないし第４排他的論理和素子の出力を加算し４
シンボル間の相関値を出力する加算回路と、 前記相関値をセグメント単位で累積し、オーバフロー防
止信号に応答し累積された値を除算するセグメント累積
手段と、 前記セグメント累積手段の出力からセグメント内で最大
相関累積値を検出する最大値検出手段と、 前記検出された最大相関累積値と臨界値とを比較し前記
オーバフロー防止信号を発生するオーバフロー防止手段
と、 前記検出された最大相関累積値を有するシンボル位置を
検出する同期位置検出手段と、 前記検出された最大相関累積値に当たるシンボル位置で
同期タイミング信号を発生する同期発生手段とを含むこ
とを特徴とするデータセグメント同期検出回路。 - 【請求項１７】 高解像度テレビ（HDTV）で複数のシン
ボルより構成されたデータセグメントのデータセグメン
ト同期を検出する方法において、 (a) 受信されるデータセグメント信号から所定のシンボ
ル単位で相関値を検出する相関値検出段階と、 (b) 前記検出された相関値をセグメント単位で累積する
段階と、 (c) オーバフロー防止信号に応答し累積された相関値を
所定値で除算する累積段階と、 (d) 前記(b) 段階で累積された相関値のうちデータセグ
メント内で最大相関累積値を検出する最大値検出段階
と、 (e) 前記検出された最大相関累積値と臨界値とを比較し
前記オーバフロー防止信号を発生するオーバフロー防止
段階と、 (f) 前記検出された最大相関累積値を有するシンボル位
置を検出する同期位置検出段階と、 (g) 前記検出された最大相関累積値に当たるシンボル位
置で同期タイミング信号を発生する発生段階とを含むこ
とを特徴とするデータセグメント同期検出方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR27720/1995 | 1995-08-30 | ||
| KR1019950027720A KR0147661B1 (ko) | 1995-08-30 | 1995-08-30 | 데이타 세그먼트 동기 검출회로 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09200567A JPH09200567A (ja) | 1997-07-31 |
| JP3419630B2 true JP3419630B2 (ja) | 2003-06-23 |
Family
ID=19425266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20085596A Expired - Fee Related JP3419630B2 (ja) | 1995-08-30 | 1996-07-30 | データセグメント同期検出回路及びその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5959682A (ja) |
| EP (1) | EP0760581B1 (ja) |
| JP (1) | JP3419630B2 (ja) |
| KR (1) | KR0147661B1 (ja) |
| CN (1) | CN1081417C (ja) |
| DE (1) | DE69614468T2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234594B1 (ko) * | 1997-05-29 | 1999-12-15 | 윤종용 | 고품위텔레비젼시스템의 데이타 세그멘트 동기 검출방법 및 회로 |
| KR100413415B1 (ko) * | 1997-02-17 | 2004-03-19 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 타이밍 복원장치 |
| KR100413414B1 (ko) * | 1997-02-17 | 2004-03-19 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 타이밍 복원장치 |
| KR100413416B1 (ko) * | 1997-02-18 | 2004-03-19 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 타이밍 복원장치 |
| KR100249230B1 (ko) * | 1997-08-28 | 2000-03-15 | 구자홍 | 에이치디티브이의 위상 트래킹 제어장치 |
| US6233295B1 (en) * | 1998-08-26 | 2001-05-15 | Thomson Licensing S.A. | Segment sync recovery network for an HDTV receiver |
| CN1130899C (zh) * | 1997-10-31 | 2003-12-10 | 汤姆森许可公司 | 处理含高清晰度视频数据残留边带调制信号的装置和方法 |
| US6600778B1 (en) * | 1997-11-03 | 2003-07-29 | Lg Electronics Inc. | Method and apparatus for VSB symbol sync recovery |
| KR100249236B1 (ko) * | 1997-11-03 | 2000-03-15 | 구자홍 | 에이치디티브이의동기신호복구장치및그방법 |
| KR100252954B1 (ko) * | 1997-11-26 | 2000-04-15 | 구자홍 | 디지털텔레비전의자동게인조절제어장치 |
| KR100459112B1 (ko) * | 1997-12-27 | 2005-09-30 | 엘지전자 주식회사 | 심볼 타이밍 복구장치 및 방법 |
| KR100252987B1 (ko) * | 1998-03-12 | 2000-04-15 | 구자홍 | 디지탈 텔레비젼 수신기 |
| US6144413A (en) * | 1998-06-25 | 2000-11-07 | Analog Devices, Inc. | Synchronization signal detection and phase estimation apparatus and method |
| JP3946886B2 (ja) * | 1998-11-06 | 2007-07-18 | 富士通株式会社 | タイミングリカバリｐｌｌの制御方法及び信号処理回路 |
| KR20000044164A (ko) * | 1998-12-30 | 2000-07-15 | 전주범 | 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로 |
| KR20000044165A (ko) * | 1998-12-30 | 2000-07-15 | 전주범 | 디지털 텔레비젼 수신장치의 세그먼트 동기 검출회로 |
| KR100287867B1 (ko) * | 1998-12-31 | 2001-05-02 | 구자홍 | 디지털 텔레비전의 타이밍 복원 장치 |
| US6433830B1 (en) * | 1999-06-14 | 2002-08-13 | General Instrument Corporation | Off-air phase lock technique |
| US6275554B1 (en) * | 1999-07-09 | 2001-08-14 | Thomson Licensing S.A. | Digital symbol timing recovery network |
| US6298100B1 (en) * | 1999-10-26 | 2001-10-02 | Thomson Licensing S.A. | Phase error estimation method for a demodulator in an HDTV receiver |
| US6707861B1 (en) * | 1999-10-26 | 2004-03-16 | Thomson Licensing S.A. | Demodulator for an HDTV receiver |
| US6704377B1 (en) * | 2000-03-10 | 2004-03-09 | Lucent Technologies Inc. | Method of correcting frequency errors for coherently demodulated wireless communication systems |
| US6760076B2 (en) * | 2000-12-08 | 2004-07-06 | Koninklijke Philips Electronics N.V. | System and method of synchronization recovery in the presence of pilot carrier phase rotation for an ATSC-HDTV receiver |
| US7646831B2 (en) * | 2001-10-19 | 2010-01-12 | Nokia Corporation | Method and a device for controlling data extraction from a data stream containing at lease one data packet |
| US8594249B2 (en) * | 2002-09-26 | 2013-11-26 | Intel Mobile Communications GmbH | Device and method for detecting a useful signal by detecting a periodic signal contained in the useful signal |
| KR100498485B1 (ko) * | 2003-02-05 | 2005-07-01 | 삼성전자주식회사 | 디지털 텔레비전 수신기의 ｖｓｂ 동기 신호 검출 회로 |
| JP2005303691A (ja) * | 2004-04-13 | 2005-10-27 | Oki Electric Ind Co Ltd | 同期検出装置および同期検出方法 |
| US7692587B2 (en) * | 2004-09-22 | 2010-04-06 | Rosum Corporation | Rapid acquisition and correlation of synchronization codes for mobile devices with limited memory and computational power |
| CN100373917C (zh) * | 2006-04-24 | 2008-03-05 | 上海交通大学 | 数字电视地面传输中信道解比特交织或解扰码的同步方法 |
| US8368763B1 (en) | 2009-03-25 | 2013-02-05 | Google Inc. | Spectrum sensing engine |
| CN106648916B (zh) * | 2016-09-13 | 2020-04-03 | Oppo广东移动通信有限公司 | 计步器消息的上报方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4675722A (en) * | 1982-12-02 | 1987-06-23 | Independent Broadcasting Authority | Apparatus for deriving synchronization signals for component television video signal reception |
| US5416524A (en) * | 1991-07-18 | 1995-05-16 | Zenith Electronics Corp. | Digital television synchronization system and method |
| US5486869A (en) * | 1992-02-18 | 1996-01-23 | Cooper; J. Carl | Synchronizing signal separating apparatus and method |
| US5444743A (en) * | 1993-11-18 | 1995-08-22 | Hitachi America, Ltd. | Synchronous pulse generator |
| US5420640A (en) * | 1993-12-03 | 1995-05-30 | Scientific-Atlanta, Inc. | Memory efficient method and apparatus for sync detection |
-
1995
- 1995-08-30 KR KR1019950027720A patent/KR0147661B1/ko not_active IP Right Cessation
-
1996
- 1996-07-17 CN CN96109909A patent/CN1081417C/zh not_active Expired - Fee Related
- 1996-07-19 US US08/684,183 patent/US5959682A/en not_active Expired - Fee Related
- 1996-07-23 EP EP19960305378 patent/EP0760581B1/en not_active Expired - Lifetime
- 1996-07-23 DE DE69614468T patent/DE69614468T2/de not_active Expired - Fee Related
- 1996-07-30 JP JP20085596A patent/JP3419630B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｐｉｅｔｅｒ Ｆｏｃｋｅｎｓ，「試作した送受信機の詳細」日経エレクトロニクス、第６１０号、１９９４年６月２０日、ｐ．８２−９２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09200567A (ja) | 1997-07-31 |
| US5959682A (en) | 1999-09-28 |
| EP0760581B1 (en) | 2001-08-16 |
| CN1147171A (zh) | 1997-04-09 |
| KR0147661B1 (ko) | 1998-09-15 |
| EP0760581A2 (en) | 1997-03-05 |
| KR970014304A (ko) | 1997-03-29 |
| DE69614468T2 (de) | 2002-04-18 |
| EP0760581A3 (en) | 1997-03-26 |
| DE69614468D1 (de) | 2001-09-20 |
| CN1081417C (zh) | 2002-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419630B2 (ja) | データセグメント同期検出回路及びその方法 | |
| JP3416441B2 (ja) | フィールド同期信号検出回路及びその方法 | |
| CA2415363C (en) | Repetitive-pn1023-sequence echo-cancellation reference signal for single-carrier digital television broadcast systems | |
| US7480009B2 (en) | Synchronization signal detection in a digital television receiver | |
| JP3322677B2 (ja) | シンボルタイミング復旧回路及び方法 | |
| JP3432700B2 (ja) | 自動利得調節回路及びその方法 | |
| KR100320477B1 (ko) | 디지털 텔레비전의 타이밍 복원 장치 | |
| US20050002474A1 (en) | PAM radio signal receiver with phase-tracker succeeding adaptive FIR filtering and preceding adaptive IIR filtering | |
| US7133481B2 (en) | Synchronization detection apparatus | |
| JPH09511881A (ja) | 多レベルｖｓｂ伝送システムのためのデータレベル選択 | |
| KR100219626B1 (ko) | 필드 판별신호 발생회로 및 그 방법 | |
| US20090296799A1 (en) | Channel identification, emulation, and frame synchronization for digital television signals | |
| US7706492B2 (en) | Method and apparatus for correcting symbol timing | |
| JP3419463B2 (ja) | データセグメント同期信号発生装置及び方法 | |
| US6614487B2 (en) | Apparatus and method for detecting synchronizing signal of digital TV | |
| KR100238284B1 (ko) | 위상 보정 회로 및 그 방법 | |
| KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
| KR0157530B1 (ko) | 심볼 클럭 복구회로 | |
| JP2002374430A (ja) | 同期検出装置 | |
| JP4970765B2 (ja) | デジタルテレビ受信機の同期信号検出器及びその方法 | |
| JP2005333301A (ja) | 受信装置、受信方法及びプログラム | |
| KR100279618B1 (ko) | 고선명티브이의 타이밍 복원기 및 이를 이용한 동기화장치 | |
| KR100329149B1 (ko) | 디지털 텔레비젼수신기의 필드동기신호 검출회로 및 방법 | |
| JP2002158975A (ja) | スライス回路 | |
| KR20000051768A (ko) | 채널 왜곡 보상 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |