JP3322677B2 - シンボルタイミング復旧回路及び方法 - Google Patents

シンボルタイミング復旧回路及び方法

Info

Publication number
JP3322677B2
JP3322677B2 JP50293497A JP50293497A JP3322677B2 JP 3322677 B2 JP3322677 B2 JP 3322677B2 JP 50293497 A JP50293497 A JP 50293497A JP 50293497 A JP50293497 A JP 50293497A JP 3322677 B2 JP3322677 B2 JP 3322677B2
Authority
JP
Japan
Prior art keywords
symbol
signal
segment
synchronization
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50293497A
Other languages
English (en)
Other versions
JPH09511118A (ja
Inventor
キ ブン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09511118A publication Critical patent/JPH09511118A/ja
Application granted granted Critical
Publication of JP3322677B2 publication Critical patent/JP3322677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はディジタルテレビジョン受信機に関するもの
で、特に、伝送される信号を正確に復調するためにシン
ボルタイミングを復旧することができる回路及び方法に
関するものである。
背景技術 ディジタル受信機は最適の復調を行なうため、入力さ
れるディジタル信号のシンボル遷移と同期した復調器を
使用しなければならない。チャネル等化器を含む受信機
は、通常、ディジタル回路により実現されるので、受信
されるアナログ信号は、アナログ／ディジタル変換器に
より正確な標本化時点でディジタル信号に変換可能でな
ければならない。すなわち、信号処理は、アナログ信号
がディジタル信号に変換された後、実行されるので、デ
ィジタル受信機は、データが正確に標本化時点で発生さ
れたとき、正常な動作を行える。
ディジタル高画質テレビジョン方式のうち、GA（Gran
d Alliance）方式は、受信側での搬送波の復旧が容易に
なるように、伝送時に1.25程度の直流値を有するパイロ
ット（pilot）信号を搬送波として使用する。したがっ
て、受信機で受信されたデータには前記パイロット信号
による直流成分が含まれている。このとき、タイミング
エラー成分が受信されたデータで直接に検出された場
合、前記直流成分の影響を受けるようになるので、正し
いタイミングエラー値を検出することが難しい。
発明の開示 本発明の目的は、ディジタル高画質テレビジョン受信
機において、受信されるデータセグメント同期信号の位
相誤差を検出し、検出された位相誤差を補償することに
より、伝送信号を誤差なしに復調するシンボルタイミン
グ復旧回路及び方法を提供することにある。
本発明を具現化するディジタルテレビジョンのシンボ
ルタイミング復旧回路は、受信されるアナログ信号をシ
ンボルクロックによりサンプリングしてディジタルデー
タに変換するアナログ／ディジタル変換器と、前記ディ
ジタルデータを入力して搬送波を復旧し、基底帯域の信
号に復調してセグメント信号を発生する復調器と、前記
セグメント信号を入力し、前記セグメント信号からセグ
メント同期信号を検出するセグメント同期信号検出器
と、前記セグメント信号を入力とし、前記セグメント同
期信号によって活性化され、セグメント同期信号の中の
同期シンボルの位相誤差を検出する位相誤差検出器と、
前記アナログ／ディジタル変換器にシンボルクロックと
して供給されるべき前記同期シンボルの位相誤差に従っ
て前記シンボルクロックの位相を調節するシンボルクロ
ック位相調節器とから構成される。
図面の簡単な説明 本発明及びその利点の完全な理解のため、添付図面を
参照して以下の説明を行なう。図面の説明において、類
似した参照番号は、類似又は対応した構成要素を示し、 図１は本発明によるシンボルタイミング復旧回路の構
成を示すブロック図であり、 図2A,2B及び図2Cはシンボルタイミングエラーによる
セグメント同期信号の変化を示す図であり、 図３は図１に示すシンボルタイミング復旧回路のブロ
ック図の詳細回路図であり、 図４は図１及び図３のセグメント同期信号検出器の詳
細なブロック図であり、 図５は図１に示すシンボルタイミング復旧回路のブロ
ック図の別の詳細回路図である。
本発明を実施する最良の態様 ここで、“ディジタル高画質テレビジョン”とはGA
（Grand Alliance）方式の高解像度テレビジョンを意味
する。“セグメント信号”又は“データセグメント信
号”とは、828シンボルのデータと４シンボルの同期信
号で構成される832シンボルの信号であり、１水平ライ
ンの信号を意味する。“同期信号”又は“セグメント同
期信号”とは、前記データセグメント信号の開始を知ら
せる（第１同期シンボル乃至第４同期シンボルからな
る）４つの同期シンボルを意味する。前記第１同期シン
ボル及び第４同期シンボルの信号レベルは＋５で、前記
第２同期シンボル及び第３同期シンボルは−５の信号レ
ベルを有する。
図１は、ディジタル高画質テレビジョン受信機のシン
ボルタイミング復旧回路の回路図である。アナログ／デ
ィジタル（A/D）変換器10は、チューナから出力される
選択チャネルのアナログ信号を２倍のシンボルレート2f
sを有するシンボルクロックによりディジタルデータに
変換する。搬送波復旧回路のディジタル復調器20は前記
アナログ／ディジタル変換器10から出力されたデータを
伝送データである基底帯域の信号に復元する。前記ディ
ジタル復調器20はDFPLL（ディジタル周波数及び位相ロ
ックループ）を使用できる。整合回路30はマッチドフィ
ルタであって、シンボルレートを調節してセグメント同
期信号検出器40と整合させる。すなわち、前記ディジタ
ル復調器20から出力される2fsのシンボルレートを有す
るデータが整合回路30でfsのシンボルレートを有するデ
ータに調節される。
整合回路30から出力されたセグメント信号は、次の段
の信号処理部に入力されると同時に、同期信号を検出す
るためセグメント同期信号検出器40に印加される。前記
セグメント同期信号検出部40は第１同期シンボル乃至第
４同期シンボルの特性を利用し前記セグメント信号から
同期信号を検出する。
位相誤差検出器50は前記セグメント信号を入力し、第
２同期シンボルと第３同期シンボルとの位相差を検出し
て位相誤差信号として出力する。シンボルクロック位相
調節器60は、前記位相誤差信号によりシンボルクロック
の位相を調節し、位相調節されたシンボルクロックを前
記アナログ／ディジタル変換器10に供給する。
図2A乃至図2Cは、シンボルタイミングエラーによるセ
グメント同期信号の変化を示す。図2Aはシンボルタイミ
ングが正確になされたときのセグメント同期信号を示
す。図2Bはシンボルタイミングエラーが正の値を有する
ときのセグメント同期信号を示し、図2Cはシンボルタイ
ミングエラーが負の値を有するときのセグメント同期信
号を示す。
データセグメント信号でシンボルタイミングが正確に
行われた場合、図2Aのように第２同期シンボル及び第３
同期シンボルのセグメント同期信号はほぼ同じ形状を有
するので、伝送前の形態がそのまま維持される。しか
し、チャネル雑音やゴーストなどの不要なアーティファ
クトが伝送途中に含まれると、ディジタルデータへの変
換中にシンボルタイミングエラーが発生し、図2B及び図
2Cのように同期シンボルが歪む。同期信号の歪み程度は
第２同期シンボルと第３同期シンボルとの差を計算して
求められる。すなわち、第２及び第３同期シンボル間の
差はシンボルタイミングエラーに対応する。このとき、
図2B及び図2Cに示すように、同期信号の歪み方向はシン
ボルタイミングエラー値が正の値であるかあるいは負の
値であるかに依存する。シンボルタイミングエラーであ
る位相誤差を利用してシンボルクロックの位相が調節さ
れる。位相調節されたシンボルクロックがアナログ／デ
ィジタル変換器10に供給されたならば、シンボルタイミ
ングエラーを正確に復旧することができる。
図３は、図１のシンボルタイミング復旧回路の詳細ブ
ロック構成図である。位相誤差検出器50の遅延器151
は、整合回路30から出力されたセグメント信号を遅延
し、遅延器152は前記遅延器151の出力をさらに遅延す
る。ここで、前記遅延器151及び152はシンボル周期と共
に入力されたセグメント信号を遅延する。減算器153
は、前記遅延器151及び遅延器152の出力間の位相差を計
算する。スイッチ154は前記減算器153の出力を受け、セ
グメント同期信号検出器40から発生されたセグメント同
期信号が活性化されるとき、減算器153の出力を位相誤
差信号として発生する。ここで、前記セグメント同期信
号検出器40は、第４同期シンボルを入力した状態で前記
セグメント同期信号を発生するので、前記遅延器151及
び遅延器152は第２同期シンボルと第３同期シンボルと
の差を位相誤差信号として発生するようにタイミングを
調節する。すなわち、セグメント同期信号検出器40がセ
グメント同期信号を発生する時点で前記遅延器152は第
２同期シンボルを出力し、前記遅延器151は第３同期シ
ンボルを出力する。したがって、前記スイッチ154が前
記セグメント同期信号により前記減算器153にスイッチ
ングされる時点で、前記減算器153は前記第２同期シン
ボルと第３同期シンボルとの差信号を出力する。したが
って、前記位相誤差検出器50は、セグメント信号の入力
時に、シンボルタイミングエラー値である位相誤差信号
として発生されるように前記第２同期シンボルと第３同
期シンボルとの差を計算する。
位相誤差信号によりシンボルクロックの位相を調節す
るシンボルクロック位相調節器60において、ループフィ
ルタ161は前記位相誤差信号を累積し、累積された位相
誤差信号を電圧制御発振器の制御電圧レベルにスケーリ
ングする。ディジタル／アナログ（D/A）変換器162は前
記ループフィルタ161の出力をアナログ電圧に変換す
る。電圧制御発振器163を前記ディジタル／アナログ変
換器162から出力された電圧により発振制御され、シン
ボルクロックとして前記アナログ／ディジタル変換器10
に供給されるべきシンボルクロックの位相を調節する。
図４は、前記図１及び図３のセグメント同期信号検出
器40の詳細構成図である。セグメント同期信号検出器40
は、セグメント累積部110、シンボル相関部120、及びシ
ンボル同期信号発生部130からなる。セグメント累積部1
10は、受信されたデータセグメント信号をセグメント周
期ずつ遅延し、遅延されたデータセグメント信号を累積
する。シンボル相関部120は前記セグメント累積部110の
出力を同期信号の周期ずつ遅延し、遅延された各同期信
号を対応する同期信号の相関値と乗算し、前記乗算され
た同期信号を加算して同期信号周期で前記値を有する同
期信号を検出する機能を遂行する。同期信号発生部130
は所定の基準値を備え、前記シンボル相関部120の出力
と前記基準値とを比較し、データセグメント信号の同期
信号を発生する機能を遂行する。
セグメント累積部110の構成を説明すれば、加算器111
は入力される現在のデータセグメント信号と１セグメン
ト周期ずつ遅延された以前のデータセグメント信号を順
次に加算して累積する。セグメント遅延器112は前記加
算器111で順次に出力される累積されたデータセグメン
ト信号を蓄積し、１セグメント周期遅延させた後に前記
加算器111に負帰還させる。したがって、前記セグメン
ト累積部110は累積されたデータセグメントの信号と現
在入力されるセグメント信号を順次に加算する。このと
き、加算される信号はセグメント周期の同一の位置のシ
ンボルである。
シンボル相関部120の構成を説明すれば、遅延手段と
して第１遅延器121〜第４遅延器124を備え、遅延器121
〜124は、セグメント累積部110の加算器111から順次に
出力される各シンボルの累積値をそれぞれ順次に遅延し
て第１遅延シンボル信号〜第４遅延シンボル信号を発生
する。乗算手段としては第１乗算器125〜第４乗算器128
を備え、乗算器125〜128は、それぞれ前記第１遅延シン
ボル信号〜第４遅延シンボル信号を前記同期信号の相関
値とそれぞれ乗算して出力する。このとき、第１乗算器
125及び第４乗算器128は正の相関関係を有する第１シン
ボル信号及び第４同期シンボル信号を乗算できるように
＋１の正の値を入力し、第２乗算器126及び第３乗算器1
27は負の相関関係を有する第２同期シンボル信号及び第
３同期シンボル信号を乗算して正の値が得られるように
負の値を入力する。したがって、第１乗算器125〜第４
乗算器128は同期信号の周期で正の値を有する信号を発
生する。加算器129は、第１乗算器125〜第４乗算器128
の出力を加算して同期信号周期でピーク値を有する同期
相関信号を発生する。
同期信号発生部130の構成を説明すれば、基準値発生
器131は前記加算器129から出力される同期信号の累積値
よりは小さく、他のランダムデータの累積値よりは大き
い基準値を発生する。比較器132は、前記基準値と前記
加算器129から出力された同期相関信号を比較し、前記
同期相関信号が前記基準値より大きいときに同期信号を
発生する。
以下、上記のような構成を有する本発明のシンボルタ
イミング復旧回路の動作について説明する。
まず、セグメント信号の同期信号を検出する動作につ
いて説明すれば、整合部30から出力されるセグメント信
号を受ける一方の入力端子を有する２入力加算器111
は、他方の端子に入力されたセグメント遅延器112の出
力を最後に入力されたセグメント信号に加算する。この
とき、セグメント遅延器112は１セグメント周期だけ遅
延したデータを出力するので、加算器111に入力される
２個のセグメント信号はセグメントを周期に同一の位置
のシンボルデータになることが分かる。この加算器111
から出力される加算データは、前記セグメント遅延器11
2に入力されると同時に第１遅延器121に入力される。し
たがって、セグメント遅延器112はデータを１セグメン
ト周期ずつ遅延すると同時に、セグメント周期で加算さ
れる対応したシンボルデータの累積値を蓄積することが
分かる。したがって、セグメント累積部110は、各デー
タセグメント信号内の同一の位置のシンボルデータを継
続して累積する。このとき、セグメント周期ごとに反復
入力される同期シンボルの累積値はランダムなデータシ
ンボルの累積値より大きくなる。
上記のように変化するシンボルの累積値は、第１遅延
器121〜第４遅延器124により順次に遅延され、第１遅延
シンボル〜第４遅延シンボルが発生される。そして、こ
れら第１遅延シンボル〜第４遅延シンボルはそれぞれ第
１乗算器125〜第４乗算器128の一方の入力端子に供給さ
れる。このとき、第１乗算器125〜第４乗算器128の他方
の端子には第１同期シンボル〜第４同期シンボルの相関
値が供給される。すなわち、加算器111で累積された第
１同期シンボル及び第４同期シンボルは正の値を有し、
第２同期シンボル及び第３同期シンボルは負の値を有す
る。したがって、前記第１乗算器125〜第４乗算器128の
他方の入力端にそれぞれ＋1,−1,−1,＋１を供給する
と、前記第１同期シンボル〜第４同期シンボルの累積値
が入力されるとき、２つの信号が乗算され、正の値を有
する同期シンボルが乗算器125〜128により出力される。
すなわち、前記乗算時にデータセグメント信号のうち４
シンボルの同期信号部分は（＋５）＊（＋１），（−
５）＊（−１），（−５）＊（−１），（＋５）＊（＋
１）になるので、セグメント周期ごとに一定の値が発生
され、それ以外のランダムなデータ部分は、セグメント
周期ごとにランダムな値を有する。これら第１乗算器12
5〜第４乗算器128で出力される第１乗算信号〜第４乗算
信号は加算器129で加算される。このとき、加算器129が
第１〜第４乗算器125〜128の出力をすべて加算すれば、
同期信号の部分では非常に大きな相関値を有し、その他
のランダムなデータ部分では相互に相殺されて同期部分
に比べて非常に小さい値を有する信号を発生する。した
がって、前記加算器129から出力される累積相関値の出
力特性について説明すれば、ランダムなデータ部分で発
生される累積相関値より非常に大きい累積相関値を有す
る信号が同期信号部分で出力される。この信号は同期相
関信号である。
また、加算器129の出力は比較器132の一方の端子に入
力され、この比較器132の他方の端子には基準値発生器1
31から出力された基準値が入力される。このとき、基準
値は前記同期部分で検出された４個のシンボルの累積値
よりは小さく、ランダムなデータ部分で検出された４個
のシンボルの累積値よりは大きく設定される。したがっ
て、比較器132は、同期信号部分で論理“ハイ”のパル
ス信号を発生し、ランダムなデータ部分で論理“ロウ”
の信号を発生するようになる。このとき、比較器132か
ら出力される論理“ハイ”のパルス成分を同期信号とし
て使用すれば、受信されたデータセグメント信号の同期
を正確に合わせることができる。したがって、前記比較
器132からの出力信号は、データセグメント同期信号と
して発生される。
また、整合部30から出力されるデータセグメント信号
は位相誤差検出部50に入力される。前記位相誤差検出部
50の動作の際に、遅延器151は前記データセグメント信
号をシンボル周期ずつ遅延し、遅延されたセグメント信
号は減算器153の一方の端子に入力される。また、遅延
されたセグメント信号は遅延器152にも供給される。遅
延器152により更に遅延されたセグメント信号は減算器1
53の他方の端子に入力される。そして、減算器153は、
前記遅延器151の出力と、遅延器152の出力との間の差を
計算する。したがって、前記減算器153は、すべてのデ
ータセグメント信号に対して１シンボル前と１シンボル
後の信号の減算結果を出力する。
減算器153の出力はスイッチ154の第１入力端子に連結
される。このスイッチ154は、第２入力端子が接地端子
に連結され、制御端子が前記セグメント同期信号検出部
40の出力に連結される。したがって、スイッチ154は、
セグメント同期信号検出部40から前記セグメント同期信
号が発生されるとき、前記第１入力端子の出力を選択
し、セグメント同期信号が発生されないとき、接地電圧
を選択する。したがって、このスイッチ154は前記セグ
メント同期信号が発生される周期に限り前記減算器153
の出力を選択する。またスイッチ154は２入力マルチプ
レクサを使用して実現できる。
第２同期シンボルと第３同期シンボルの位相誤差の値
を検出しなければならない。このとき、前記セグメント
同期信号検出部40は、上記のように第４同期シンボルが
入力された時点でセグメント同期信号を検出する。した
がって、位相誤差検出部50は、前記セグメント同時信号
が発生される時点を一致させるため、遅延器151,152を
使用して第２同期シンボルと第３同期シンボルの減算の
時点を調整する。したがって、前記セグメント同期信号
が発生されたとき、前記スイッチ154は第２同期シンボ
ルと第３同期シンボルとの間の誤差値を発生し、この誤
差値はシンボルタイミングの位相誤差値である。
前記第２同期シンボルと第３同期シンボルとの関係
は、伝送条件により図2A乃至図2Cに示すような特性を有
する。シンボルタイミングが正確な場合には、図2Aに示
すように第２同期シンボルと第３同期シンボルはほぼ同
じ信号レベル（−５）を有する。しかしながら、シンボ
ルタイミング誤差が正の値を有する場合には、図2Bに示
すように第２同期シンボルの信号レベルは第３同期シン
ボルの信号レベルより大きい。前記シンボルタイミング
誤差が負の値を有する場合には、図2Cに示すように第３
同期シンボルの信号レベルは第２同期シンボルの信号レ
ベルより大きくなる。セグメント同期信号が発生され前
記シンボルクロック位相調節部60に供給されたとき、同
期シンボル間の位相誤差が位相誤差検出部50で検出され
る。
シンボルクロック位相調節部60の動作中に、ループフ
ィルタ161は前記同期シンボルのタイミング位相誤差で
あるシンボルタイミング誤差値を累積し、前記電圧制御
発振器163を制御できる適切な値をスケーリングする。
そして、前記ループフィルタ161の出力はディジタル／
アナログ変換器162でアナログの電圧値に変換された
後、制御電圧として前記電圧制御発振器163に入力され
る。このとき、前記制御電圧は同期シンボルの位相誤差
に従って変化するので、前記制御電圧により発振させら
れた電圧制御発振器163は、位相誤差を徐々に減少させ
るため、シンボルクロックの周波数及び位相を調節す
る。その結果、シンボルクロックの位相誤差が正確に復
元される。
上記のような動作は、前記位相誤差検出部50から検出
される同期シンボルの位相誤差値が“0"に近接するまで
継続して繰り返される。前記位相誤差値が“0"になる
と、前記電圧制御発振器163から出力されたシンボルク
ロックの周波数及び位相はその状態を維持する。
図５はシンボルタイミング復旧回路の他の実施例であ
る。図５の回路は、位相誤差検出部50を除いて図３の回
路と同一である。位相誤差検出部50の遅延器171〜175は
入力されるセグメント信号のシンボルを遅延する。そし
て、遅延器173から出力された第３遅延シンボル及び遅
延器174から出力された第４遅延シンボルは減算器153に
供給される。ここで、遅延器171〜175は、減算器153の
出力信号を発生させる時点が前記セグメント同期信号検
出部40から発生されたセグメント同期信号の出力時点と
一致するように制御される。したがって、スイッチ154
は前記セグメント同期信号により前記減算器153から発
生された第２同期シンボルと第３同期シンボルとの間の
位相誤差値を選択的に出力する。
以上述べてきたように、位相誤差は、ディジタル高画
質テレビジョンで伝送されたデータセグメント同期信号
の歪み程度を利用して直接に検出され、シンボルクロッ
クの周波数及び位相は検出された位相誤差値を利用して
制御されるので、シンボルタイミングエラーが完璧に復
元される。このとき、タイミングエラーを復元したシン
ボルクロックは、伝送されたデータセグメント信号の遷
移時のデータの標本化時間を正確に決定することが可能
なので、受信機はエラーなしにデータを復元することが
できる。
従って、本発明は、本発明を実施するため考えられる
最良の態様としてここに開示された特定の実施例に限定
されることはなく、さらに、本発明は、請求項に定義さ
れたような事項を除いて本明細書に記載された特定の実
施例には限定されない。
フロントページの続き (56)参考文献 特開 昭60−163577（ＪＰ，Ａ) 特開 昭62−189885（ＪＰ，Ａ) 特開 平７−95258（ＪＰ，Ａ) 特開 昭59−70093（ＪＰ，Ａ) 特開 平２−177688（ＪＰ，Ａ) 特開 昭55−44264（ＪＰ，Ａ) 特開 昭62−72241（ＪＰ，Ａ) 特公 平２−24076（ＪＰ，Ｂ２) 米国特許4805191（ＵＳ，Ａ) 欧州特許461896（ＥＰ，Ｂ１) 「日経エレクトロニクス」、Ｎｏ. 610（1994年６月20日）、ｐ82−92 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/66 H04L 7/08 H04N 5/06 H04N 9/44

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】一つのデータセグメントが第１乃至第４の
    同期シンボルと複数のデータシンボルとから構成され、
    前記第１同期シンボル及び第４同期シンボルは第１信号
    レベルで伝送され、前記第２同期シンボル及び第３同期
    シンボルは第２信号レベルで伝送されるディジタルテレ
    ビジョンのシンボルタイミング復旧回路であって、 受信されるアナログ信号をシンボルクロックによりサン
    プリングし、ディジタルデータに変換するアナログ・デ
    ィジタル変換手段と、 搬送波を復元し、前記ディジタルデータを基底帯域の信
    号に復調し、セグメント信号を発生させる復調手段と、 前記セグメント信号からセグメント同期信号を検出する
    セグメント同期信号検出手段と、 前記セグメント信号を受け、前記セグメント同期信号に
    より活性化され、前記第２同期シンボルと第３同期シン
    ボルとの差による位相誤差を検出する位相誤差検出手段
    と、 前記シンボルクロックとして、前記アナログ・ディジタ
    ル変換手段に供給されるように、前記同期シンボルの位
    相誤差により前記シンボルクロックの位相を調節するシ
    ンボルクロック位相調節手段とから構成されることを特
    徴とするディジタルテレビジョンのシンボルタイミング
    復旧回路。
  2. 【請求項２】前記位相誤差検出手段は、 第１及び第２の遅延したセグメント信号を発生させるた
    め、前記セグメント信号を遅延させ、遅延されたセグメ
    ント信号を再び１シンボル期間遅延する手段と、 前記第１及び第２の遅延したセグメント信号の間の差を
    計算することにより１シンボル期間前後する２つのセグ
    メント信号の位相誤差を検出する手段と、 前記セグメント同期信号により活性化され、前記検出す
    る手段から供給される位相誤差を活性化されたときのみ
    出力するスイッチング手段とから構成されることを特徴
    とする請求項１記載のディジタルテレビジョンのシンボ
    ルタイミング復旧回路。
  3. 【請求項３】前記シンボルクロック位相調節手段は、 前記位相誤差を累積し、累積された位相誤差を制御電圧
    レベルにスケーリングするループフィルタと、 前記ループフィルタの出力をアナログ制御電圧に変換す
    るディジタル・アナログ変換手段と、 前記アナログ制御電圧により発振され、シンボルクロッ
    クの位相を調節する発振手段とから構成されることを特
    徴とする請求項１記載のディジタルテレビジョンのシン
    ボルタイミング復旧回路。
  4. 【請求項４】前記セグメント同期信号検出手段は、 セグメント信号を１セグメント周期だけ遅延させるセグ
    メント遅延器を備え、前記セグメント信号を前記セグメ
    ント遅延器から出力された遅延セグメント信号に加算す
    る累積手段と、 第１乃至第４の遅延器を備え、順次１シンボル期間遅延
    した第１乃至第４の遅延シンボル信号を発生させるため
    の前記累積手段の出力を遅延させる第１遅延手段と、 第１乃至第４の乗算器を備え、前記第１乃至第４の遅延
    シンボル信号を対応する同期信号の相関値により乗算す
    る手段と、 前記第１乃至第４の乗算器の出力を加算し、同期信号の
    周期でピーク値を発生させる加算手段と、 セグメントの同期を発生させるため、前記加算手段の出
    力を内部基準値と比較する手段とから構成されることを
    特徴とする請求項１乃至３のうちいずれか１項記載のデ
    ィジタルテレビジョンのシンボルタイミング復旧回路。
  5. 【請求項５】一つのデータセグメントが第１乃至第４の
    同期シンボルと複数のデータシンボルとから構成され、
    前記第１同期シンボル及び第４同期シンボルは第１信号
    レベルで伝送され、第２同期シンボル及び第３同期シン
    ボルは第２信号レベルで伝送されるディジタルテレビジ
    ョンのシンボルタイミング復旧方法であって、 ディジタルデータに変換されるように受信されたアナロ
    グ信号をシンボルクロックによりサンプリングする過程
    と、 搬送波を復元し、前記ディジタルデータを基底帯域の信
    号に復調し、セグメント信号を発生させる過程と、 前記セグメント信号から同期信号を検出する過程と、 前記セグメント同期信号により前記第２同期シンボルと
    前記第３同期シンボルとの間の位相誤差を検出する過程
    と、 前記同期シンボルの位相誤差により前記シンボルクロッ
    クの位相を調節し、前記位相を調節されたシンボルクロ
    ックを上記サンプリング過程に供給する過程とからなる
    ことを特徴とするディジタルテレビジョンのシンボルタ
    イミング復旧方法。
JP50293497A 1995-06-09 1996-06-05 シンボルタイミング復旧回路及び方法 Expired - Fee Related JP3322677B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950015219A KR0143115B1 (ko) 1995-06-09 1995-06-09 심볼 타이밍 복구회로 및 방법
KR1995/15219 1995-06-09
PCT/KR1996/000085 WO1996042170A1 (en) 1995-06-09 1996-06-05 Symbol timing recovery circuit and method

Publications (2)

Publication Number Publication Date
JPH09511118A JPH09511118A (ja) 1997-11-04
JP3322677B2 true JP3322677B2 (ja) 2002-09-09

Family

ID=19416768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50293497A Expired - Fee Related JP3322677B2 (ja) 1995-06-09 1996-06-05 シンボルタイミング復旧回路及び方法

Country Status (8)

Country Link
US (1) US5859671A (ja)
JP (1) JP3322677B2 (ja)
KR (1) KR0143115B1 (ja)
CN (1) CN1058122C (ja)
CA (1) CA2193817C (ja)
DE (1) DE19680412B4 (ja)
GB (1) GB2304476B (ja)
WO (1) WO1996042170A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200589B1 (ko) * 1996-06-12 1999-06-15 윤종용 고해상도 텔레비젼 수신기의 디지털 복조회로 및 방법
US6212246B1 (en) * 1996-11-21 2001-04-03 Dsp Group, Inc. Symbol-quality evaluation in a digital communications receiver
KR100463503B1 (ko) * 1996-12-31 2005-04-20 엘지전자 주식회사 디지털티브이의동기복원장치
KR100413415B1 (ko) * 1997-02-17 2004-03-19 엘지전자 주식회사 에이치디티브이(hdtv)의 타이밍 복원장치
KR100413414B1 (ko) * 1997-02-17 2004-03-19 엘지전자 주식회사 에이치디티브이(hdtv)의 타이밍 복원장치
KR100413416B1 (ko) * 1997-02-18 2004-03-19 엘지전자 주식회사 에이치디티브이(hdtv)의 타이밍 복원장치
KR100243001B1 (ko) * 1997-02-19 2000-02-01 김영환 복수 채널용 심볼 타이밍 복구회로
US6002728A (en) * 1997-04-17 1999-12-14 Itt Manufacturing Enterprises Inc. Synchronization and tracking in a digital communication system
KR19980085431A (ko) * 1997-05-29 1998-12-05 윤종용 동기신호 처리시 발생된 오류 동작 코드화 장치 및 방법
KR100474995B1 (ko) * 1997-08-21 2005-06-07 삼성전자주식회사 Pr４ 신호처리 채널의 신호 전처리 영역에서의 adc 클럭 타이밍 에러 복구 회로 및 복구 방법
CN1130899C (zh) * 1997-10-31 2003-12-10 汤姆森许可公司 处理含高清晰度视频数据残留边带调制信号的装置和方法
KR100300947B1 (ko) * 1997-12-31 2001-09-03 박종섭 디지털텔레비젼수신장치의세그먼트동기신호검출장치
US7103065B1 (en) * 1998-10-30 2006-09-05 Broadcom Corporation Data packet fragmentation in a cable modem system
ATE412289T1 (de) * 1998-10-30 2008-11-15 Broadcom Corp Kabelmodemsystem
US6961314B1 (en) * 1998-10-30 2005-11-01 Broadcom Corporation Burst receiver for cable modem system
US6549587B1 (en) 1999-09-20 2003-04-15 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
US7423983B1 (en) 1999-09-20 2008-09-09 Broadcom Corporation Voice and data exchange over a packet based network
US6765931B1 (en) * 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
US6882711B1 (en) 1999-09-20 2005-04-19 Broadcom Corporation Packet based network exchange with rate synchronization
US6445423B1 (en) * 1999-07-09 2002-09-03 Thomson Licensing S.A. Controlled oscillator in a digital symbol timing recovery network
US6556250B1 (en) * 1999-08-10 2003-04-29 General Instrument Corporation Method and apparatus for providing a timing signal with high frequency accuracy in video equipment for supporting an on-screen display in the absence of a video signal
US7924752B2 (en) 1999-09-20 2011-04-12 Broadcom Corporation Voice and data exchange over a packet based network with AGC
US6757367B1 (en) 1999-09-20 2004-06-29 Broadcom Corporation Packet based network exchange with rate synchronization
US7161931B1 (en) * 1999-09-20 2007-01-09 Broadcom Corporation Voice and data exchange over a packet based network
JP3727206B2 (ja) * 1999-11-11 2005-12-14 Ｎｅｃエレクトロニクス株式会社 クロック乗換回路及びその方法
US7920697B2 (en) * 1999-12-09 2011-04-05 Broadcom Corp. Interaction between echo canceller and packet voice processing
ATE388542T1 (de) * 1999-12-13 2008-03-15 Broadcom Corp Sprach-durchgangsvorrichtung mit sprachsynchronisierung in abwärtsrichtung
KR100677195B1 (ko) * 2000-01-24 2007-02-05 엘지전자 주식회사 디지털 티브이의 수평동기 신호 검출장치
JP3537738B2 (ja) * 2000-06-20 2004-06-14 松下電器産業株式会社 クロック再生回路
US6760076B2 (en) * 2000-12-08 2004-07-06 Koninklijke Philips Electronics N.V. System and method of synchronization recovery in the presence of pilot carrier phase rotation for an ATSC-HDTV receiver
KR100414208B1 (ko) * 2001-03-05 2004-01-07 삼성전자주식회사 데이터 복구장치
KR100398884B1 (ko) 2001-11-01 2003-09-19 삼성전자주식회사 다중 전송 경로를 통해 전송된 방송신호의 복원시발생하는 위상에러를 보상할 수 있는 디지털방송 수신기의에러복원장치
US7177364B2 (en) * 2002-01-10 2007-02-13 The Boeing Company System, decoder and method for transmitting, receiving and decoding high-speed digital data signals with reduced electromagnetic emissions
KR100466589B1 (ko) * 2002-02-18 2005-01-24 한국전자통신연구원 디지털 심볼 동기 장치 및 그 방법
KR100499491B1 (ko) * 2002-11-27 2005-07-05 엘지전자 주식회사 디지털 티브이 수신기
EP1439658A1 (en) * 2003-01-17 2004-07-21 Telefonaktiebolaget LM Ericsson (publ) A signal processing apparatus and method for decision directed symbol synchronisation
CN100499755C (zh) * 2003-12-11 2009-06-10 南京Lg新港显示有限公司 数字电视的符号时钟恢复装置
CN1969495B (zh) * 2004-03-18 2010-09-15 松下电器产业株式会社 时钟恢复电路和使用此电路的接收机
MXPA06013000A (es) * 2004-05-12 2006-12-20 Thomson Licensing Generador de sincronizacion de modo doble en un receptor de acuerdo con el comite de sistemas de television avanzada-television digital (atsc-dtv).
KR101100342B1 (ko) 2004-05-12 2011-12-30 톰슨 라이센싱 복조된 신호로부터 채널 중심을 결정하기 위한 수신기 및 방법
US7719529B2 (en) * 2004-09-28 2010-05-18 Honeywell International Inc. Phase-tolerant pixel rendering of high-resolution analog video
US8234684B2 (en) 2005-11-07 2012-07-31 Thomson Licensing Digital detector for ATSC digital television signals
US8094768B2 (en) 2005-12-23 2012-01-10 Triductor Technology (Suzhou) Inc. Multi-channel timing recovery system
US8238830B2 (en) 2007-02-02 2012-08-07 Thomson Licensing Apparatus and method for detecting free ATSE channels
KR101267764B1 (ko) * 2009-12-21 2013-05-24 한국전자통신연구원 Ｉｐ 네트워크 기반의 헤드엔드 시스템 및 그의 동작 방법, 그리고 직교진폭변조 전처리 장치
CN110324269B (zh) * 2019-06-24 2022-01-04 西安空间无线电技术研究所 一种高速解调器的符号同步***及实现方法
CN111917679B (zh) * 2020-08-12 2021-04-06 雅泰歌思（上海）通讯科技有限公司 在低信噪比条件下载波及符号定时同步方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4815103A (en) * 1987-10-29 1989-03-21 American Telephone And Telegraph Company Equalizer-based timing recovery
US4805191A (en) * 1987-11-25 1989-02-14 Motorola, Inc. Modem with improved timing recovery using equalized data
GB9013151D0 (en) * 1990-06-13 1990-08-01 Questech Ltd Digital signal processing system
US5416524A (en) * 1991-07-18 1995-05-16 Zenith Electronics Corp. Digital television synchronization system and method
JPH0590904A (ja) * 1991-09-27 1993-04-09 Nec Corp 制御信号発生回路
FR2685594B1 (fr) * 1991-12-19 1994-01-28 Alcatel Telspace Dispositif de recuperation de rythme pour installation de reception utilisant l'egalisation auto-adaptative a sur-echantillonnage associee a la demodulation differentiellement coherente.
US5388127A (en) * 1993-02-09 1995-02-07 Hitachi America, Ltd. Digital timing recovery circuit
US5572249A (en) * 1994-07-07 1996-11-05 Philips Electronics North America Corporation Method and apparatus for optimal NTSC rejection filtering and transmitter and receiver comprising same
US5565932A (en) * 1994-11-08 1996-10-15 Zenith Electronics Corp. AGC system with pilot using digital data reference
US5594506A (en) * 1995-09-26 1997-01-14 Samsung Electronics Co., Ltd. Line sync detector for digital television receiver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
「日経エレクトロニクス」、Ｎｏ．６１０（１９９４年６月２０日）、ｐ８２−９２

Also Published As

Publication number Publication date
CN1152386A (zh) 1997-06-18
WO1996042170A1 (en) 1996-12-27
KR0143115B1 (ko) 1998-07-15
GB9626476D0 (en) 1997-02-05
GB2304476B (en) 1999-09-29
CN1058122C (zh) 2000-11-01
CA2193817C (en) 2002-03-05
GB2304476A (en) 1997-03-19
CA2193817A1 (en) 1996-12-27
US5859671A (en) 1999-01-12
JPH09511118A (ja) 1997-11-04
DE19680412B4 (de) 2005-03-03
DE19680412T5 (de) 2004-10-07
KR970004743A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
JP3322677B2 (ja) シンボルタイミング復旧回路及び方法
KR100720324B1 (ko) 디지탈 기호 타이밍 복구 회로망을 포함하는 데이타스트림 처리 장치 및 방법
JP4651798B2 (ja) 復調方法および復調器
KR100651049B1 (ko) Ｈｄｔｖ 수신기의 복조기를 위한 위상 에러 추정 방법
JP3432700B2 (ja) 自動利得調節回路及びその方法
EP0777885A2 (en) Method for enabling a user to fetch a specific information item from a set of information items, and a system for carrying out such a method
KR100320477B1 (ko) 디지털 텔레비전의 타이밍 복원 장치
US6198780B1 (en) Method and apparatus for symbol timing recovery of a vestigial sideband television signal
JPH08340359A (ja) ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路
JP2001069047A (ja) デジタル信号受信装置及びその方法
KR100486269B1 (ko) 고 선명 텔레비전의 반송파 복구 장치 및 방법.
JP3419463B2 (ja) データセグメント同期信号発生装置及び方法
US20060176980A1 (en) Symbol timing recovery apparatus usable with VSB receiver and method thereof
JP3261351B2 (ja) 位相補正回路及びその方法
US6914945B2 (en) Clock recovery circuit
JPH0767167B2 (ja) 波形等化器
KR0151527B1 (ko) 데이타 세그먼트 동기신호 발생 장치 및 방법
KR100577199B1 (ko) Ｄｔｖ 수신기에서의 반송파 복구 장치
JP3398537B2 (ja) クロック再生装置
KR20000044160A (ko) 디지털 텔레비젼 수신장치의 타이밍 복원회로
KR20040080221A (ko) 하이브리드 타이밍 복원 장치
KR20010074395A (ko) 타이밍 복원장치의 출력 오차 감소장치
KR20020069821A (ko) 타이밍 복원 장치 및 이를 적용한 디지털 티브이 수신기
JPH04296172A (ja) ゴースト除去装置
JPH05130570A (ja) ハイビジヨン受像機

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees