JP3398314B2 - 高周波用パッケージおよびその接続構造 - Google Patents

高周波用パッケージおよびその接続構造

Info

Publication number
JP3398314B2
JP3398314B2 JP30092697A JP30092697A JP3398314B2 JP 3398314 B2 JP3398314 B2 JP 3398314B2 JP 30092697 A JP30092697 A JP 30092697A JP 30092697 A JP30092697 A JP 30092697A JP 3398314 B2 JP3398314 B2 JP 3398314B2
Authority
JP
Japan
Prior art keywords
waveguide
dielectric substrate
package
ground layer
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30092697A
Other languages
English (en)
Other versions
JPH11135660A (ja
Inventor
慎一 郡山
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30092697A priority Critical patent/JP3398314B2/ja
Priority to US09/067,251 priority patent/US6239669B1/en
Priority to DE69835633T priority patent/DE69835633T2/de
Priority to EP98303224A priority patent/EP0874415B1/en
Publication of JPH11135660A publication Critical patent/JPH11135660A/ja
Application granted granted Critical
Publication of JP3398314B2 publication Critical patent/JP3398314B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波用半導体素
子や、高周波用受動素子などの高周波素子等を気密封止
するための高周波用パッケージとその接続構造に関し、
気密を保持しつつ外部電気回路等に形成された導波管に
直接接続することのできる高周波用パッケージとその接
続構造に関するものである。
【0002】
【従来技術】近年、社会の情報化が進み、情報の伝達は
携帯電話に代表されるように無線化、パーソナル化が進
んでいる。このような状況の中、さらに高速大容量の情
報伝達を可能にするために、ミリ波(30〜300GH
z)領域で動作する半導体素子の開発が進んでいる。最
近ではこのような高周波半導体素子技術の進歩に伴い、
その応用として車間レーダーや無線LANのようなミリ
波の電波を用いたさまざまな応用システムも提案される
ようになってきた。例えば、ミリ波を用いた車間レーダ
ー(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、SC−7−6参照)、コードレスカメラ
システム(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、C−137参照)、高速無線LA
N(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、C−139参照)が提案されている。
【0003】このようにミリ波の応用が進むにつれ、そ
れらの応用を可能とするための要素技術の開発も同時に
進められており、特に、各種の電子部品においては、必
要な伝送特性を有しながら、いかに小型化と低コスト化
を図るかが、大きな課題となっている。
【0004】このような要素技術の中でも、高周波素子
が収納されたパッケージと、外部電気回路とをいかに簡
単で且つ小型な構造で接続するかが重要な要素として位
置づけられている。とりわけ、伝送損失の最も小さい導
波管が形成された外部電気回路と、高周波素子を搭載し
たパッケージとをいかに接続するかが大きな問題であっ
た。
【0005】従来における高周波用パッケージを外部電
気回路に形成された導波管に接続する方法としては、高
周波用パッケージからコネクタを用いて一旦同軸線路に
変換して導波管と接続する方法、外部電気回路におい
て、導波管を一旦マイクロストリップ線路等に接続した
後、そのマイクロストリップ線路と高周波用パッケージ
とを接続する方法が採用される。
【0006】最近では、高周波素子を収納したパッケー
ジを外部電気回路の導波管に直接接続する方法も提案さ
れている(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、SC−7−5参照)。この提案で
は、素子をキャビティ内に気密封止する蓋体の一部に石
英を埋め込み、その石英埋め込み部を通じて電磁波をキ
ャビティ内に導入し、キャビティ内に設置した導波管−
マイクロストリップ線路変換基板と接続したものであ
る。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ように、外部電気回路の導波管を一旦、コネクタやマイ
クロストリップ線路などの他の伝送線路形態を介して、
パッケージと接続する方法では、接続構造自体が複雑化
するとともに、コネクタや他の伝送線路を形成する領域
を確保する必要があるために、接続構造自体が大型化し
てしまうという問題があった。しかも、他の線路形態や
コネクタを介することにより伝送損失が増大する可能性
もあった。
【0008】これに対して、導波管から電磁波の形でパ
ッケージのキャビティ内部まで直接導入する方法は、接
続構造を小型化できる点では有効的であるが、蓋などの
キャビティ形成部材を通過する際に電磁波の損失を小さ
くするために、その通過部を誘電率および誘電正接が小
さい材料を使用することが必要であり、そのために、前
記文献に記載されるように、石英などの低誘電率、低損
失材料を埋め込む処理が必要となる。このような埋め込
み処理は、気密封止性の信頼性を損なうばかりでなく、
量産には全く不向きである。
【0009】また、キャビティ形成部材をすべて低誘電
率、低損失材料によって構成することも考えられるが、
パッケージを構成する材料として、それら電気特性以外
にも機械的な強度や気密封止性、メタライズ性など各種
の特性が要求され、それら特性をすべて満足し、且つ安
価に製造できるような適切な材料は見当たらない。
【0010】つまり、上記の困難性は、高周波信号を導
波管を通じ電磁波のままパッケージのキャビティ内部に
導入しようとすることによって生じている。つまり信号
が、キャビティ内部に導入される部分において電磁波で
あるため、この部分の気密封止性と低損失化を両立させ
なければならないためである。
【0011】本発明は、前記課題を解消せんとして成さ
れたもので、高周波素子の気密性に影響を及ぼすことな
く、外部電気回路に設けられた導波管と直接的に低損失
に、且つ高精度に接続可能な接続部を具備する高周波用
パッケージを提供することを目的とするものである。ま
た、本発明は、前記高周波用パッケージを用いて外部電
気回路に設けられた導波管に対して、低損失に且つ高精
度に接続可能な接続構造を提供することを他の目的とす
るものである。
【0012】
【課題を解決するための手段】本発明者等は、上記課題
について鋭意検討した結果、パッケージのキャビティ内
部に収納される高周波素子に接続される高周波伝送線路
を形成した面とは異なる誘電体基板内部または表面に開
口部を有するグランド層を形成し、このグランド層を接
続する導波管の終端壁として機能させて高周波伝送線路
と導波管とを開口部を介して電磁結合させること、さら
に導波管の開放端部にガイドピンを形成し且つパッケー
ジ側にそのガイドピンを挿入して位置決めするための穴
を形成して、最も良好な電磁結合が可能な位置に固定で
きるようにすることにより、導波管と直接的に且つ高精
度に接続することができるとともに、高周波素子のキャ
ビティ内での封止を確実に行うことができることを見い
だした。
【0013】即ち、本発明の高周波用パッケージは、誘
電体材料からなる誘電体基板と、高周波素子を収納する
ためのキャビティと、該キャビティ内を封止するための
蓋体と、該キャビティ内における前記誘電体基板の表面
に被着形成され、一端が前記高周波素子と接続されると
ともに終端部を有する高周波用伝送線路と、前記誘電体
基板の内部あるいは前記伝送線路形成面の反対面に設け
られ、前記高周波用伝送線路の終端部と対峙する位置に
開口部が形成されたグランド層と、前記誘電体基板に形
成され導波管の開放端部に設けられたガイドピンが挿入
される位置決め穴を具備することを特徴とするものであ
る。
【0014】また、かかる高周波用パッケージにおいて
は、前記グランド層が前記誘電体基板の前記伝送線路形
成面と反対の表面に設けられ、前記グランド層の少なく
とも前記開口部形成表面にインピーダンス整合用誘電体
部を形成してなること、前記グランド層が前記誘電体基
板の前記伝送線路形成面と反対の表面に設けられ、前記
グランド層に形成された前記開口部の周囲に、前記グラ
ンド層と電気的に接続され且つ導波管の導体壁と接続さ
れる金属枠体が取り付けられており、前記位置決め穴が
前記誘電体基板および前記金属枠体に形成されているこ
と、あるいは前記グランド層表面に形成された整合用誘
電体部の周囲に、前記グランド層と電気的に接続され、
且つ導波管の導体壁と接続される金属枠体が取り付けら
れており、前記位置決め穴が前記誘電体基板および前記
金属枠体に形成されていることを特徴とするものであ
る。
【0015】また、本発明の高周波用パッケージの接続
構造は、誘電体材料からなる誘電体基板と、前記誘電体
基板と蓋体により形成された高周波素子を収納するため
のキャビティと、該キャビティ内における前記誘電体基
板の表面に被着形成され、一端が前記高周波素子と接続
されるとともに終端部を有する高周波用伝送線路と、を
具備する高周波用パッケージと、開放端部にガイドピン
が形成された導波管との接続構造であって、前記パッケ
ージが、前記誘電体基板の内部、あるいは前記伝送線路
形成面の反対面に設けられ、前記伝送線路の終端部と前
記誘電体基板を介して対峙する位置に開口部が形成され
たグランド層と、前記導波管の開放端部に設けられたガ
イドピンが挿入される位置決め穴を具備してなり、前記
導波管のガイドピンを前記位置決め穴に挿入して前記グ
ランド層の前記開口部が前記導波管の中心となる位置に
固定するとともに、前記導波管の導体壁と前記パッケー
ジの前記グランド層とを電気的に接続して前記グランド
層により前記導波管の終端壁を形成せしめることを特徴
するものである。
【0016】
【発明の実施の形態】以下、本発明の高周波用パッケー
ジの構造について以下に図面をもとに説明する。図1
(a)は、本発明の高周波用パッケージの一実施態様を
説明するための概略断面図、(b)は(a)の高周波用
パッケージにおける誘電体基板の平面図、(c)は導波
管との接続構造を説明するための概略断面図である。
【0017】図1(a)の高周波用パッケージA1は、
誘電体基板1と、蓋体2によって形成されたキャビティ
3内において、高周波素子4が誘電体基板1表面に実装
搭載され、キャビティ3内は気密に封止されている。
【0018】誘電体基板1のキャビティ3内の表面に
は、高周波素子4と一端が接続され、且つ終端部5aを
有する高周波伝送線路の中心導体5が形成されている。
そして、誘電体基板1の中心導体5が形成された面とは
反対の表面には、導体が形成されていない開口部(スロ
ット)6を有するグランド層7が一面に形成されてい
る。このパッケージにおいては、このグランド層7と中
心導体5によりマイクロストリップ線路からなる高周波
伝送線路が形成されている。なお、誘電体基板1の中心
導体5の周辺には、例えば、蓋体2を取り付けるための
導体層8が形成されている。
【0019】上記の線路構成において、マイクロストリ
ップ線路の中心導体5は、スロット6と電磁的に結合さ
れている(電磁結合によりスロット6に給電する。)。
この電磁結合構造は、具体的には、特開平1−2665
78号に記載されている。具体的には、図1(b)の誘
電体基板1の平面図に示すように、マイクロストリップ
線路の中心導体5の終端部5aがスロット6中心から信
号周波数の1/4波長の長さL1 で突出するように形成
することにより、電磁結合することができる。
【0020】しかし、電磁結合は必ずしも前記寸法の組
み合わせだけでなく、その他の組み合わせでも良好な結
合は可能である。
【0021】また、図1の高周波用パッケージA1にお
いては、グランド層7のスロット6の表面には、インピ
ーダンス整合用誘電体部9が誘電体基板1と一体的に取
り付けられていることが望ましい。このインピーダンス
整合用誘電体部9は、電磁結合に用いたスロット6のイ
ンピーダンスと、このパッケージに接続される導波管の
インピーダンスが異なるため、両者のインピーダンス整
合を図るためのものであり、この誘電体部9の厚さdは
誘電体部9内での伝送信号波長の1/4波長長さに設定
される。この誘電体部9は、導波管との接続時には、導
波管内に配設されるような形状、特に接続される導波管
の断面における内径形状を有することが望ましい。
【0022】さらに、図1(a)の高周波用パッケージ
A1においては、図1(b)に示すように、誘電体基板
1の一部に誘電体基板1を貫通する位置決め穴10が設
けられている。この位置決め穴10は、後述する通り、
導波管の終端に形成されたガイドピンを収納するための
ものである。また、この位置決め穴10は、パッケージ
A1のキャビティ3の外側の領域に2個以上形成されて
いることが望ましい。
【0023】図2は、本発明の高周波用パッケージに対
して接続される導波管B1の終端構造を説明するための
概略斜視図である。図2によれば、導波管B1は、導体
壁11により内部が空洞(誘電率1の誘電体)の管によ
り構成されている。この導波管B1の断面は、図2では
矩形状であるが、導波管の断面は円形であっても問題は
ない。また、この導波管B1の終端には、フランジ12
が設けられ、そのフランジ12に、位置決め用のガイド
ピン13が設けられている。このガイドピン13は、2
個以上設けられていることが望ましい。
【0024】図1(c)は、図1(a)の高周波用パッ
ケージA1に図2の導波管B1を接続した時の構造を説
明するための概略断面図である。図1(c)によれば、
導波管B1のフランジ12に形成されたガイドピン13
をパッケージA1の位置決め穴10に挿入収納すること
により、パッケージA1のグランド層7に形成されたス
ロット6が導波管B1の中心となる位置に位置決めされ
る。従って、パッケージA1における位置決め穴10
は、導波管B1のガイドピン13が挿入、収納された時
に、パッケージA1のグランド層7に形成されたスロッ
ト6が導波管B1の中心となるような位置に形成されて
いることが必要となる。なお、位置決め穴10に挿入収
納されたガイドピン13は、ガイドピン13が位置決め
穴10から抜けないように樹脂やはんだなどの接着材に
より両者を固定してもよい。
【0025】また、ガイドピン13および位置決め穴1
0により接続位置が位置決めされた導波管B1の終端
は、グランド層7に対して単に当接させるか、またはロ
ウ付けなどの導電性接着材によりグランド層7に接着し
て導波管B1の導体壁11とグランド層7とを電気的に
接続することにより、グランド層7が、導波管B1の終
端壁として機能することになる。そして、キャビティ3
内にて高周波素子4と接続された中心導体5と、導波管
B1とは、グランド層7に設けられたスロット6を介し
て電磁結合され、信号の伝達を行うことができる。
【0026】なお、パッケージA1と導波管B1とは、
上記のガイドピン13および位置決め穴10により接続
位置が位置決めとともに、場合によっては、螺子止めな
どの機械的な固定手段により両者を強固に固定してもよ
い。例えば、図1(c)に示す通り、導波管B1のフラ
ンジ12の一部に螺子穴14を形成し、またパッケージ
A1のキャビティ3の外側の領域に同様の螺子穴15を
形成し、その螺子穴14、15を螺子16により固定す
ればよい。かかる螺子止め構造においても、2箇所以上
螺子止めすることが望ましい。
【0027】また、図1(c)の接続構造に示すよう
に、パッケージA1の導波管B1との接続部に、インピ
ーダンス整合用誘電体部9を配設すると、スロット6−
導波管B1間のインピーダンス整合が行われ、良好な信
号の伝達が可能となる。
【0028】次に、図3は、本発明の高周波用パッケー
ジの他の実施態様を説明するためのもので、(a)はパ
ッケージの概略断面図、(b)は(a)のパッケージに
おける誘電体基板の底面図、(c)は図2の導波管B1
と接続した時の概略断面図である。この高周波用パッケ
ージA2によれば、インピーダンス整合用誘電体部9の
周囲において、グランド層7に金属枠体17がロウ剤等
の導電性接着剤を用いて取付けられており、金属枠体1
7とグランド層7とは電気的に接続された状態となる。
また、金属枠体17には、金属枠体17から誘電体基板
1に貫通する位置決め穴18および螺子穴19が設けら
れている。
【0029】そして、導波管B1のガイドピン13を、
パッケージA2の位置決め穴18に挿入し、さらに導波
管B1の螺子穴15とパッケージA2の螺子穴19を螺
子16により固定し、導体壁11の開放端B’を金属枠
体17に対して、当接するか、ロウ付けにより接合す
る。この構成によれば、金属枠体17はグランド層7と
電気的に接続しているために、金属枠体17が導波管B
1の導体壁を形成し、グランド層7が導波管B1の終端
壁として機能する。
【0030】かかる構造によれば、導波管B1を剛性を
有する金属枠体17を介して強固に接続することがで
き、パッケージA2と導波管B1との接続信頼性を高め
ることができる。なお、図3では、金属枠体17は、一
体物としてパッケージの底面に取り付けられているが、
所望により誘電体基板1の底面に形成された2つの整合
用誘電体部9の個々の周囲に分割して形成してもよい。
【0031】図1、図3の高周波用パッケージにおいて
は、整合用誘電体部9は、グランド層7の表面に誘電体
基板1と一体的に設けられているが、この整合用誘電体
部9は、誘電体基板1を作製した後に、適当な接着剤を
用いてグランド層7表面に取り付けることができるが、
工程数が増加するなどの問題もある。また、一体的に設
ける場合、誘電体基板1がセラミックスからなる場合、
未焼成の誘電体基板1にグランド層7および中心導体5
を印刷塗布し、同様に未焼成の整合用誘電体部9を接着
剤により接着して、それを一括して同時焼成することに
より作製することも可能であるが、整合用誘電体部9自
体が非常に小さいことから、焼成時あるいは焼成後に脱
落する可能性がある。
【0032】そこで、図4は、整合用誘電体部を誘電体
基板1と一体的に形成可能な高周波用パッケージに関す
るものである。まず、図4の高周波用パッケージA3に
よれば、誘電体基板1の底面に形成されたグランド層7
の表面に、第2の誘電体基板20を形成する。この第2
の誘電体基板20の表面には、導波管B1が接触する部
分に導体層21が被着形成される。そして、導波管B1
と高周波用パッケージA3のグランド層7を同電位にす
るために、導体層21とグランド層7とは、この基板を
貫通する複数のビアホール導体22により電気的に接続
されている。そして、このビアホール導体22内に位置
する誘電体が整合用誘電体部23として機能することに
なる。なお、複数のビアホール導体22は、導波管B1
の終端壁となるグランド層7と導波管とを接続するもの
で、導波管の疑似的な導体壁を形成するものであること
から、ビアホール導体22を形成した部位からの信号の
漏洩を防止するため、ビアホール導体22間の間隔L2
は、伝送する信号波長の1/4波長長さ以下に設定され
る。
【0033】また、この高周波用パッケージA3におい
ても、第1の誘電体基板1と第2の誘電体基板20を貫
通する位置決め穴24および螺子穴25が設けられてい
る。
【0034】そして、導波管B1のガイドピン13を、
パッケージA3の位置決め穴24に挿入し、さらに導波
管B1の螺子穴14とパッケージA3の螺子穴25を螺
子16により固定し、導波管B1の導体壁11の開放端
B’を第2の誘電体基板20の導体層21に対して当接
するか、ロウ付けにより接合する。この接続構造によれ
ば、ビホアール導体22が導波管の疑似的な導体壁を形
成し、グランド層7が導波管B1の終端壁として機能す
る。
【0035】この図4の構造のパッケージA3は、第1
の誘電体基板1と第2の誘電体基板20、導体層21、
ビアホール導体22、グランド層7、中心導体5等を、
周知のセラミック積層技術を用いて一括焼成して製造す
ることができる点で有利である。
【0036】図4の高周波用パッケージA3の場合、導
波管B1とグランド層7とは、複数のビアホール導体2
2によって接続されるが、伝送信号がミリ波などになる
と、ビアホール導体22での接続は困難となる場合があ
る。そこで、導波管B1とグランド層7との接続をビア
ホール導体22と導体壁による接続と複合化したパッケ
ージA4について図5をもとに説明する。
【0037】図5(a)はその概略断面図であり、
(a)によれば、高周波用パッケージA3と同様に第1
の誘電体基板1と一体的に設けられた第2の誘電体基板
20を具備する。この高周波用パッケージA4は、導波
管との接続に際して、図6の概略斜視図に示されるよう
な金属製の接続部材26を用いる。この接続部材26
は、接続する導波管の断面形状と同じ断面を有する孔2
7が設けられている。図6の接続部材26においては、
図2の導波管B1の断面形状と同じ形状となっており、
孔27を挟んで対向する一対の長辺(例えばH面)側の
導体壁が突出した突出壁28、29を有する。この突出
壁28、29の突出量は、第2の誘電体基板20の厚み
とほぼ同等分に設定されている。また、この接続部材2
6には、導波管B2のガイドピン13が挿入される位置
決め穴30およひ螺子穴31が設けられている。
【0038】一方、パッケージA4の第2の誘電体基板
20には、(a)および(b)の底面図に示されるよう
に、図6の接続部材26の突出壁28、29を挿入する
ための一対の挿入孔32、33が形成されており、挿入
時に突出壁28、29の先端がグランド層7と接触する
ようになっている。また、挿入時、接続部材26の孔2
7を挟んで対向する一対の短辺(例えばE面)の導体壁
34、35と接触する第2の誘電体基板20表面には、
導体層36が被着形成されており、この導体層36は、
複数のビアホール導体37によりグランド層7と電気的
に接続されている。なお、導体層36は、導体壁34、
35と接触する部分のみならず、第2の誘電体基板の挿
入孔32、33形成部を除く全面に形成されていてもよ
い。
【0039】かかる構造においては、第2の誘電体基板
20における挿入孔32、33と、複数のビアホール導
体37に囲まれた誘電体領域がインピーダンス整合用誘
電体部38として機能することになる。
【0040】なお、複数のビアホール導体37は、疑似
的な導体壁を形成するものであることから、ビアホール
導体37を形成した部位からの信号の漏洩を防止するた
めにビアホール導体37間の間隔L3 は伝送する信号波
長の1/4波長長さ以下に設定される。また、第1の誘
電体基板1および第2の誘電体基板20には、図4のパ
ッケージA3と同様に、両基板を貫通する位置決め穴2
4および螺子穴25が設けられている。
【0041】このパッケージA4に導波管B1を接続す
るには、図5(c)に示すように、まず、(a)のパッ
ケージA4に対して図6の接続部材26を取り付ける。
この接続部材26は、接続部材26の一対の突出壁2
8、29を第2の誘電体基板20の挿入孔32、33に
挿入するとともに、第2の誘電体基板20の導体層36
が接続部材26の短辺(例えばE面)の導体壁34、3
5と接触し、且つ第2の誘電体基板20と接続部材26
のガイドピン13を挿入する位置決め穴24、30と、
螺子穴25、31が整合する位置で接続部材26と導体
層36とロウ付けなどの手段により強固に取り付ける。
【0042】そして、導波管B1のガイドピン13を、
パッケージA4の位置決め穴24、30に挿入し、さら
に導波管B1の螺子穴14とパッケージA4の螺子穴2
5、31を螺子16により固定し、導波管B1の導体壁
11の開放端B’を接続部材26に対して当接するか、
ロウ付けにより接合する。この接続構造によれば、導波
管B1の導体壁11は、接続部材26および第2の誘電
体基板20に設けられたビアホール導体37を経由して
グランド層7と電気的に接続され、その結果、グランド
層7が導波管B1の終端壁として機能し、導波管B1と
パッケージA4の伝送線路5とは、グランド層7に形成
されたスロット6を介して電磁結合される。
【0043】上記図1、図3乃至図5に示した本発明の
パッケージA1乃至A4においては、第1の誘電体基板
1、第2の誘電体基板20および整合用誘電体部9は、
セラミックスまたは有機樹脂、あるいはそれらの複合体
からなる構成することができる。例えば、セラミックス
としては、Al2 3 、AlN、Si3 4 などのセラ
ミックス材料や、ガラス材料、あるいはガラスとAl2
3 、SiO2 、MgOなどの無機質フィラーとの複合
体からなるガラスセラミックス材料により形成でき、こ
れらの原料粉末を用いて所定の基板形状に成形した後、
焼成することにより形成される。また、有機樹脂として
は、有機系材料からなるプリント基板によって形成する
ことができる。
【0044】また、信号の誘導を担う中心導体およびグ
ランド層は、タングステン、モリブデンなどの高融点金
属や、金、銀、銅などの低抵抗金属などにより形成する
ことができ、これらは、用いる基板材料に応じて適宜選
択して、従来の積層技術をもって一体的に形成すること
ができる。
【0045】例えば、基板をAl2 3 、AlN、Si
3 4 などのセラミック材料により形成する場合には、
タングステン、モリブデン等の高融点金属を用いて未焼
成体に印刷塗布して、1500〜1900℃の温度で焼
成すればよく、基板をガラス材料、ガラスセラミック材
料により形成する場合には、銅、金、銀などを用いて同
様にして800〜1100℃の温度で焼成することによ
り作製できる。なお、基板を有機樹脂を含む絶縁材料に
より形成する場合には、銅、金、銀などを用いてペース
トを塗布するか、金属箔を接着することにより中心導体
やグランド層を形成することができる。
【0046】次に、上記本発明の高周波用パッケージと
導波管との接続による伝送特性について図1の高周波用
パッケージA1に対して、有限要素法に基づいて評価し
た。
【0047】その結果を図6に示した。図6の結果によ
れば、高周波用パッケージと導波管とが60GHzにお
いて、S21(損失)が0dB、S11(反射)が−2
0dBの良好な伝送特性をもって接続されていることが
わかる。
【0048】
【発明の効果】以上詳述した通り、本発明の高周波用パ
ッケージおよびその接続構造によれば、キャビティ内部
に終端部を有する高周波信号線路を形成し、その終端部
をグランド層に形成したスロットを介して導波管と電磁
結合し、また、パッケージに導波管に形成したガイドピ
ンを挿入するための位置決め穴を設けて、導波管との接
続時にガイドピンと位置決め穴により導波管とパッケー
ジとの位置を定めることができる結果、常に高精度で接
続可能な導波管とパッケージとの接続構造を実現でき
る。その結果、この接続構造を構成するパッケージの信
頼性と量産性を高めることができる。
【図面の簡単な説明】
【図1】本発明の一実施態様である高周波用パッケージ
A1と導波管B1との接続構造の一実施態様を説明する
ためものであり,(a)は高周波用パッケージA1の概
略断面図、(b)は高周波用パッケージA1における誘
電体基板の平面図、(c)はその導波管B1との接続構
造を説明するための概略断面図である。
【図2】本発明における導波管B1の終端構造を説明す
るための概略斜視図である。
【図3】本発明の他の実施態様である高周波用パッケー
ジA2と導波管B1との接続構造を説明するためもので
あり,(a)は高周波用パッケージA2の概略断面図、
(b)は高周波用パッケージA2における誘電体基板の
底面図、(c)はその導波管B1との接続構造を説明す
るための概略断面図である。
【図4】本発明のさらに他の実施態様である高周波用パ
ッケージA3と導波管B1との接続構造を説明するため
ものであり,(a)は高周波用パッケージA3の概略断
面図、(b)は高周波用パッケージA3における誘電体
基板の底面図、(c)はその導波管B1との接続構造を
説明するための概略断面図である。
【図5】本発明のさらに他の実施態様である高周波用パ
ッケージA4と導波管B1との接続構造を説明するため
ものであり,(a)は高周波用パッケージA4の概略断
面図、(b)は高周波用パッケージA4における誘電体
基板の底面図、(c)は導波管B1との接続構造を説明
するための概略断面図である。
【図6】図5のパッケージA4において用いる接続部材
のの概略斜視図である。
【図7】図1の高周波用パッケージA1と導波管B1と
の接続による伝送特性を示す図である。
【符号の説明】
1 誘電体基板 2 蓋体 3 キャビティ 4 高周波素子 5a終端部 5 中心導体 6 開口部(スロット) 7 グランド層 8 導体層 9 インピーダンス整合用誘電体部 10 位置決め穴 11 導体壁 12 フランジ 13 ガイドピン 14、15 螺子穴 16 螺子 A1 高周波用パッケージ B1 導波管 B’ 開放端
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/04 H01L 23/12 301 H01P 5/107 H03F 3/60

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】誘電体材料からなる誘電体基板と、高周波
    素子を収納するためのキャビティと、該キャビティ内を
    封止するための蓋体と、該キャビティ内における前記誘
    電体基板の表面に被着形成され、一端が前記高周波素子
    と接続されるとともに終端部を有する高周波用伝送線路
    と、前記誘電体基板の内部あるいは前記伝送線路形成面
    の反対面に設けられ、前記高周波用伝送線路の終端部と
    対峙する位置に開口部が形成されたグランド層と、前記
    誘電体基板に形成され導波管の開放端部に設けられたガ
    イドピンが挿入される位置決め穴を具備することを特徴
    とする高周波用パッケージ。
  2. 【請求項2】前記グランド層が前記誘電体基板の前記伝
    送線路形成面と反対の表面に設けられ、前記グランド層
    の少なくとも前記開口部形成表面にインピーダンス整合
    用誘電体部を形成してなることを特徴とする請求項1記
    載の高周波用パッケージ。
  3. 【請求項3】前記グランド層が前記誘電体基板の前記伝
    送線路形成面と反対の表面に設けられ、前記グランド層
    に形成された前記開口部の周囲に、前記グランド層と電
    気的に接続され且つ導波管の導体壁と接続される金属枠
    体が取り付けられており、前記位置決め穴が前記誘電体
    基板および前記金属枠体に形成されていることを特徴と
    する請求項1記載の高周波用パッケージ。
  4. 【請求項4】前記グランド層表面に形成された整合用誘
    電体部の周囲に、前記グランド層と電気的に接続され、
    且つ導波管の導体壁と接続される金属枠体が取り付けら
    れており、前記位置決め穴が前記誘電体基板および前記
    金属枠体に形成されていることを特徴とする請求項3記
    載の高周波用パッケージ。
  5. 【請求項5】誘電体材料からなる誘電体基板と、前記誘
    電体基板と蓋体により形成された高周波素子を収納する
    ためのキャビティと、該キャビティ内における前記誘電
    体基板の表面に被着形成され、一端が前記高周波素子と
    接続されるとともに終端部を有する高周波用伝送線路
    と、を具備する高周波用パッケージと、開放端部にガイ
    ドピンが形成された導波管との接続構造であって、前記
    パッケージが、前記誘電体基板の内部、あるいは前記伝
    送線路形成面の反対面に設けられ、前記伝送線路の終端
    部と前記誘電体基板を介して対峙する位置に開口部が形
    成されたグランド層と、前記導波管の開放端部に設けら
    れたガイドピンが挿入される位置決め穴を具備してな
    り、前記導波管のガイドピンを前記位置決め穴に挿入し
    て前記グランド層の前記開口部が前記導波管の中心とな
    る位置に固定するとともに、前記導波管の導体壁と前記
    パッケージの前記グランド層とを電気的に接続して前記
    グランド層により前記導波管の終端壁を形成せしめるこ
    とを特徴する高周波用パッケージの接続構造。
JP30092697A 1997-04-25 1997-10-31 高周波用パッケージおよびその接続構造 Expired - Lifetime JP3398314B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30092697A JP3398314B2 (ja) 1997-10-31 1997-10-31 高周波用パッケージおよびその接続構造
US09/067,251 US6239669B1 (en) 1997-04-25 1998-04-27 High frequency package
DE69835633T DE69835633T2 (de) 1997-04-25 1998-04-27 Hochfrequenzbaugruppe
EP98303224A EP0874415B1 (en) 1997-04-25 1998-04-27 High-frequency package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30092697A JP3398314B2 (ja) 1997-10-31 1997-10-31 高周波用パッケージおよびその接続構造

Publications (2)

Publication Number Publication Date
JPH11135660A JPH11135660A (ja) 1999-05-21
JP3398314B2 true JP3398314B2 (ja) 2003-04-21

Family

ID=17890794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30092697A Expired - Lifetime JP3398314B2 (ja) 1997-04-25 1997-10-31 高周波用パッケージおよびその接続構造

Country Status (1)

Country Link
JP (1) JP3398314B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064286A (en) * 1998-07-31 2000-05-16 The Whitaker Corporation Millimeter wave module with an interconnect from an interior cavity
JP4503476B2 (ja) * 2005-03-29 2010-07-14 株式会社ホンダエレシス 高周波線路−導波管変換器
JP5311073B2 (ja) * 2010-12-07 2013-10-09 Tdk株式会社 非可逆回路素子、通信装置、及び非可逆回路素子の製造方法

Also Published As

Publication number Publication date
JPH11135660A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
US6870438B1 (en) Multi-layered wiring board for slot coupling a transmission line to a waveguide
EP0874415B1 (en) High-frequency package
JP4261726B2 (ja) 配線基板、並びに配線基板と導波管との接続構造
JP2002164465A (ja) 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
JP3398314B2 (ja) 高周波用パッケージおよびその接続構造
JP3570887B2 (ja) 高周波用配線基板
JP2003017909A (ja) 高周波回路基板とその製造方法
JP3464118B2 (ja) 高周波用パッケージの接続構造
JP3309056B2 (ja) 高周波素子収納用パッケージ
JP2002185222A (ja) 配線基板
JP3628238B2 (ja) 配線基板およびその導波管との接続構造
JP3464119B2 (ja) 高周波用パッケージ及びその接続構造
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3605257B2 (ja) 高周波パッケージの接続構造
JP3681950B2 (ja) 配線基板およびその導波管との接続構造
JP3493278B2 (ja) 高周波用パッケージの接続構造
JP3556470B2 (ja) 高周波用モジュール
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP2001144512A (ja) 配線基板およびその導波管との接続構造
JP2001217618A (ja) 配線基板およびその導波管との接続構造
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP2004297465A (ja) 高周波用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

EXPY Cancellation because of completion of term