JP2003017909A - 高周波回路基板とその製造方法 - Google Patents
高周波回路基板とその製造方法Info
- Publication number
- JP2003017909A JP2003017909A JP2002066968A JP2002066968A JP2003017909A JP 2003017909 A JP2003017909 A JP 2003017909A JP 2002066968 A JP2002066968 A JP 2002066968A JP 2002066968 A JP2002066968 A JP 2002066968A JP 2003017909 A JP2003017909 A JP 2003017909A
- Authority
- JP
- Japan
- Prior art keywords
- frequency circuit
- circuit board
- slot
- dielectric layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Waveguide Aerials (AREA)
Abstract
置精度を緩和でき、電磁界接続部の密着性を向上させた
状態で必要な位置精度が容易に確保できる高周波回路基
板とその接続方法を提供すること。 【解決手段】 第1の高周波回路基板においては、第1
の誘電体層が部分的に除去されることにより凹部が形成
され、スロットが露出されている。凹部には、内部に貫
通穴を有した導体板が挿入されている。第2の高周波回
路基板には、第3の誘電体層と、第3の導体層で形成さ
れたスロットと、第4の誘電体層と、第4の導体層に形
成された高周波伝送線路が形成されている。導体板によ
り互いのグランドが接続され、高周波伝送線路および高
周波伝送線路が、スロット、導体板の貫通穴、スロット
を介して電磁界結合により接続されている。
Description
波に適用可能な高周波技術に係り、特に基板同士を電磁
界結合により接続する際の位置精度を緩和でき、また、
電磁界接続部の密着性を向上させた状態で必要な位置精
度が容易に確保できる高周波回路基板とその接続方法に
関する。
ルチチップモジュール(MCM)とアンテナを接続する
場合、多くは同軸ケーブルまたは導波管が用いられてい
た。また比較的大規模なモジュールでは、高周波回路基
板同士の接続にも、同様な手段が用いられてきた。その
ため、高周波回路基板やアンテナには、導波管変換構
造、または同軸コネクタ等を設ける必要があった。
的とする従来技術として、同軸ケーブルや導波管を用い
ない方法が提案されている。例えば、高周波回路基板の
マイクロストリップ線路と、平面アンテナのマイクロス
トリップ線路をワイヤボンディングで接続する従来技術
(具体的には、Y. Hirachiら、1999年E
uropean Microwave Confere
nce, Digest, vol.3, pp.34
7−350)が開示されている。また、アンテナ基板裏
面に集積回路をフリップチップ実装し、ビアホールまた
は電磁界結合により接続する従来技術(具体的には、
G. Baumannら、1995年IEEE MTT
−S International Microwav
e Symposium, Digest, pp.1
639−1642または Y. Amanoら、199
9年European Microwave Conf
erence, Digest, Vol.2, p
p.301−304)が開示されている。
用いる従来技術では、特に高利得のアレイアンテナを接
続する場合に、給電線の損失が大きくなるという問題点
があった。一方、上記アンテナ基板等、比較的大きな基
板に集積回路を実装する従来技術には、平面パターン精
度あるいは平坦性の確保が困難であって、フリップチッ
プ実装、またはBGA(Ball Grid Arra
y)実装等のような精度のよい実装技術が適用できない
という問題点があった。
する従来技術としては、例えば、特開平9−23786
7号公報に記載のものがある。
の従来技術では、アンテナ回路基板および高周波デバイ
ス回路基板の接続に伴う損失を低減し、小型で量産可能
な高周波パッケージの構造が考案されている。
板の主要構造断面図である。図14を参照すると、第1
の高周波回路基板1には、第1の誘電体層3と、第1の
導体層41に形成されたスロット4と、第2の誘電体層
5と、第2の導体層24に形成された高周波伝送線路6
が形成されている。また第2の高周波回路基板2はアン
テナ素子(不図示)を含み、第1の高周波回路基板1に
積層されることにより接続される。第2の高周波回路基
板2には、第1の高周波回路基板1と同様に第3の誘電
体層9と、第3の導体層51により形成されたスロット
10と、第4の誘電体層11と、第4の導体層52が形
成されている。ただし、第1の高周波回路基板1と対向
する面には、高周波伝送線路12が形成されており、反
対側の面には、導体パターンによりアンテナ素子34が
形成されている。アンテナ素子34で受信された電波信
号は、第2の高周波回路基板2に形成されたスロット1
0を介して、電磁界結合により、高周波伝送線路12に
導かれる。さらに、第1の高周波回路基板1に形成され
たスロット4を介して、電磁界結合により高周波伝送線
路6に到達する。
1の高周波回路基板1の積層精度である。この構成を含
み、積層を用いて作製したパッケージの従来技術として
は、例えば、郡山ら、電子情報通信学会、信学技報ED
−99−214/MW99−146,p.35−42に
記載のものがある。しかしながら、この従来技術は、図
14に示す第2の高周波回路基板2に形成された高周波
伝送線路12とスロット4の位置合わせ精度の要求が厳
しいという問題点があった。
し、誘電体の比誘電率を10、接続線路をマイクロスト
リップ線路とした場合の、スリットとマイクロストリッ
プ線路の(信号方向への)位置ずれ量と、接続損失の増
分量を図13に示す。図13を参照すると、挿入損失の
増分を0.5dBと規定した場合、許容される位置ずれ
は±0.15mm程度になってしまう。この精度を満た
しかつ量産可能な技術として、セラミック材を用いて第
1の高周波回路基板1および第2の高周波回路基板2を
一括形成する方法がある。この方法では、第1の高周波
回路基板1と第2の高周波回路基板2とは、同質の材料
を用いるという限定条件が必要となる。さらに、誘電率
の異なる基板を使用する場合、内層部品が含まれる場
合、キャビティ構造を有する場合、あるいは、基板が比
較的大きい場合などでは、焼成により設計通りの素子寸
法や素子値が形成することが難しくなり、著しい歩留ま
り低下を引き起こすという問題点があった。
ことを目的とする従来技術としては、別々に形成された
高周波回路基板を接続する方法として、AuSnなどの
合金、はんだ、エポキシ樹脂等を用いて接着する方法
が、特開平9−237867号公報に記載されている。
しかしながら、このように、別々に形成された高周波回
路基板を接着する従来技術では、電磁界の漏洩がないよ
うに両基板が密着している必要がある。例えば、一般的
なセラミック形成技術を用いた場合、1センチ平方あた
り0.03〜0.06mmのそりが発生する。したがっ
て、特に大規模なマルチチップモジュール等で基板面積
が大きい場合にあっては、接続部を密着させることが難
しく、両基板のグランド同士が効果的に接続できないと
いう問題点があった。
を満たすことが困難であるという問題点もあった。例え
ば、位置精度として例えば±0.15mmが要求された
場合、高い位置合わせ精度を有するマウンターが必要と
なる。また、高い位置合わせ精度を容易に確保する方法
としては、セルフアライン・プロセスによるBGA実装
が考えられるが、基板のそりが大きい場合には適用困難
であるという問題点があった。
のであり、その目的とするところは、基板同士を電磁界
結合により接続する際の位置精度を緩和でき、また、電
磁界接続部の密着性を向上させた状態で必要な位置精度
が容易に確保できる高周波回路基板とその接続方法を提
供する点にある。
に、本発明は、少なくとも第1の誘電体層と、第1の導
体層と、第2誘電体層と、第2の導体層とがこの順で積
層された構造を含み、第1の導体層に第1のスロットが
形成され、第2の導体層に給電線路が形成された第1の
高周波回路基板と、少なくとも第3の誘電体層と、第3
の導体層と、第4の誘電体層と、第4の導体層がこの順
で積層された構造を含み、第3の導体層に第2のスロッ
トが形成され、第4の導体層に給電線路が形成された第
2の高周波回路基板とを備え、第1の誘電体層と第3の
誘電体層とが対向するように、第1の高周波回路基板と
第2の高周波回路基板とが配置され、第1のスロットと
第2のスロットとが電磁界結合するよう配置されている
ことを特徴とする。また、上記構成において、各層の積
層方向から見て、第1のスロットと第2のスロットとが
向かい合う位置関係を保持して配置されていても良い。
体層の表面側に第1、2のグランドが配置されており、
第1、2のスロットに対応する部分(各層の積層方向か
らみて第1、2のスロットが配置されている部分)が開
口された構造を有し、第1と第2のグランドとが接する
ように配置されていても良い。さらに、上記構成におい
て、第1のグランドと第1の導体層とがビアホールで接
続され、第2のグランドと第3の導体層とがビアホール
で接続された構成としても良い。
第1の高周波回路基板、及び/又は第2の高周波回路基
板の替わりに、第5の誘電体層と、第5の導体層と、第
6の誘電体層と、第6の導体層と、第7の誘電体層と、
グランド層とがこの順に積層された構成を含み、第5の
導体層に第3のスロットが形成され、第6の導体層に第
4のスロットと給電線路が形成された第3の高周波回路
基板を配置した構成であり、第3のスロットと、第4の
スロットと、第3の高周波回路基板と対向して配置され
ている高周波回路基板に設けられたスロットとが、電磁
界結合するよう各スロットが配置されている。なお、各
スロットは(各層の積層方法から見て)向かい合う位置
関係を保持して配置された構成とすることが好適であ
る。
の第1の高周波回路基板、及び/又は第2の高周波回路
基板の替わりに、第5の誘電体層と、第5の導体層と、
第6の誘電体層と、第6の導体層と、第7の誘電体層
と、第7の導体層とがこの順で積層された構成を含み、
第6の導体層、及び第7の導体層、及び第6及び第7お
導体層を接続するビアホールとにより導波管が形成さ
れ、第5の導体層に第3のスロットが形成され、第6の
導体層に第4のスロットが形成された第3の高周波回路
基板が配置され、第3のスロットと、第4のスロット
と、この第3の高周波回路基板と対向して配置されてい
る高周波回路基板に設けられたスロットとが、電磁界結
合するよう各スロットが位置されている。なお、各スロ
ットは(各層の積層方法から見て)向かい合う位置関係
を保持して配置された構成とすることが好適である。
と、第3の誘電体層と、第5の誘電体層とのいずれか、
または全てに凹部が形成されており、この凹部に貫通穴
が形成された導体板が挿入された構成としても良い。
内部で少なくとも2段階に異なっており、ステップ構造
を有し、このステップ構造に誘電体板が挿入された構成
としても良い。
法では、第1のスロットが露出するよう第1の誘電体層
に部分的に開口部を設けた第1の高周波回路基板を形成
する工程と、第2のスロットが露出するよう第3の誘電
体層に部分的に開口部を設けた第2の高周波回路基板を
形成する工程と、内部に貫通穴を設けた導体板の一方の
面を第1の高周波基板に形成された開口部にはめ込み、
更に、導体板の他方の面を第2の高周波回路基板に形成
された開口部にはめ込むことで第1及び第2の高周波回
路基板を接合することを特徴とする。
明の第1の実施の形態を図面に基づいて詳細に説明す
る。図1は、本発明の第1の実施の形態に係る高周波回
路基板の主要構造断面図である。
1には、第1の誘電体層3と、第1の導体層41で形成
されたスロット4と、第2の誘電体層5と、第2の導体
層24に形成された高周波伝送線路6(給電線路)が形
成されている。
口部を備えたグランド7が形成されており、スロット4
を含む第1の導体層41(グランド7)とビアホール8
で接続されている。
体層9と、第3の導体層51で形成されたスロット10
と、第4の誘電体層11と、第4の導体層52に形成さ
れた高周波伝送線路12が形成されている。
口部を備えたグランド13が形成されており、スロット
10を含む第1の導体層41(グランド13)とビアホ
ール14で接続されている。
波回路基板2は、開口部を備えたグランド7およびグラ
ンド13が対向するように積層される。
に説明する。図2は本発明の第1の実施の形態に係る第
1の高周波回路基板1の断面構造図および上面図であ
る。図2を参照すると、本実施の形態では、高周波伝送
線路6としてマイクロストリップ線路を用いており、こ
の線路に入射された信号は、スロット4を介して、グラ
ンド7に設けられた開口パターン15から放射される。
対向して積層された第2の高周波回路基板2にも同様な
構造(図1参照)が設けられており、逆の順序を辿っ
て、第2の高周波回路基板2に形成された高周波伝送線
路12に到達する構造となっている。このように本発明
の構成では、スロット4に対向してスロット10が配置
されていることで良好な信号の伝送が図れる。
合における第1の高周波回路基板1および第2の高周波
回路基板2の、高周波伝送線路内の信号方向に対する位
置ずれ量と、接続損失の増分の関係(一例)を示す。図
13に示すように、挿入損失の増分を0.5dBと規定
した場合、許容される位置ずれは−0.6mm〜+0.
5mmと、従来に比べて大きく緩和されることが解る。
基板(第1の高周波回路基板1、第2の高周波回路基板
2)間の接着は、AuSnなどの合金、はんだ、エポキ
シ樹脂等を用い行うことができるが、精密な穴あけ技術
を用いればネジなどによる簡易な固定も可能である。な
お、スロット4とスロット10がずれた場合も同様に接
続損失は大きくなる。しかしながら一般に用いられる多
層基板プロセスを用いても、基板内でのスロットパター
ンの位置ずれは±0.1mm程度に抑えることができる
ため、第1の高周波回路基板1と第2の高周波回路基板
2との間に生じる位置ずれの場合に比べて影響は少な
い。
の実施の形態を図面に基づいて詳細に説明する。なお、
上記実施の形態において既に記述したものと同一の部分
については、同一符号を付し、重複した説明は省略す
る。図3は、本発明の第2の実施の形態に係る高周波回
路基板の主要構造断面図である。
1の高周波回路基板1において、第1の誘電体層3が部
分的に除去されることにより凹部16が形成され、スロ
ット4が露出した状態で形成されている。この凹部16
は、例えば、部分的にくり貫かれた第1の誘電体層3と
他の誘電体層(第2の誘電体層5)ならびに導体層(第
1の導体層41)を積層することにより実現される。
に、第3の誘電体層9が部分的に除去されることにより
凹部17が形成され、スロット10が露出した状態で形
成されている。
り詳細に説明する。図4は、本発明の第2の実施の形態
に係る第1の高周波回路基板1の断面構造図および上面
図である。
周波伝送線路6としてマイクロストリップ線路を用いて
おり、高周波伝送線路6に入射された信号は、開口パタ
ーン18のスロット4を介し、凹部16から放射され
る。対向して積層された第2の高周波回路基板2にも同
様な構造(図3参照)が形成されており、逆の順序を辿
って、第2の高周波回路基板2に形成された高周波伝送
線路12に到達する構成となっている。接続部分の凹部
16には誘電体が存在しないため、上記第1の実施の形
態に比べて誘電体損失による減衰がないという利点があ
る。
は、誘電体層3,9(第1の誘電体層3、第3の誘電体
層9)を厚さ方向に開口し、それぞれスロット4,10
が露出された構成のものを示したが、凹部16,17を
完全に開口せず、部分的に開口した場合でも誘電体損失
による減衰を抑制できる。
の実施の形態を図面に基づいて詳細に説明する。なお、
上記実施の形態において既に記述したものと同一の部分
については、同一符号を付し、重複した説明は省略す
る。図5は本発明の第3の実施の形態に係る高周波回路
基板の主要構造断面図である。
1の高周波回路基板1には、第1の誘電体層3と、第1
の導体層41で形成されたスロット4と、第2の誘電体
層5と、第2の導体層24に形成された高周波伝送線路
6が形成されている。
誘電体層3が部分的に除去されることにより凹部16が
形成され、スロット4が露出した状態で形成されてい
る。
導体板19が挿入され、例えば、半田等により接着され
ている。
の誘電体層9と、第3の導体層51で形成されたスロッ
ト10と、第4の誘電体層11と、第4の導体層52に
形成された高周波伝送線路12が形成されている。
波回路基板2においては、導体板19により互いのグラ
ンド7,13が接続されるとともに、高周波伝送線路6
および高周波伝送線路12とが、スロット4、導体板1
9の貫通穴、スロット10を介し、電磁界結合により接
続される。
に説明する。図6は、本発明の第3の実施の形態に係る
第1の高周波回路基板1の断面構造図および上面図であ
る。図6を参照すると、本実施の形態では、第1の高周
波回路基板1に形成された凹部16の内部寸法をa、導
体板19の外部寸法をbとした場合、aはbよりも所定
量X(=a−b)だけ大きくなっている。このとき、所
定量Xは、作製される凹部の内部寸法の公差と、導体板
19の外部寸法の公差を足した値が望ましい。
の高周波回路基板2の接続を示す概念図である。図7を
参照すると、本実施の形態では、第1の高周波回路基板
1および第2の高周波回路基板2は、導体板19により
接続位置が限定されている。第2の高周波回路基板2を
第1の高周波回路基板1に押し付け、保持する(図示せ
ず)。この場合、保持する機構は特に限定されないが、
ネジ留めや、金具を半田付けする方法などが適用でき
る。
は、位置決めが容易にできることである。用いる材料や
工程により異なるが、例えば、第1の高周波回路基板
1、第2の高周波回路基板2としてセラミック材を使用
し、導体板19としてコバールを使用した場合、製造上
の寸法マージンX(=a−b)を0.1〜0.5mmと
することは比較的容易にできる。したがって、図7に示
すように、第1の高周波回路基板1および第2の高周波
回路基板2を積層した場合、その最大のずれは、±X/
2となる。先に例示した本発明における位置ずれの許容
範囲を比較的容易に満たすことが可能となる。その際に
は高い位置合わせ精度を有するマウンターなどは不要で
ある。
高周波回路基板1、第2の高周波回路基板2が大きく、
そりがある場合でも、確実に電磁界結合による接続が実
現される。すなわち、導体板19がなければ、接続面に
凹状のそりがあった場合、2つの基板(第1の高周波回
路基板1、第2の高周波回路基板2)間に間隙が生じ、
接続されるべき部分が密着されない。また、接続面に凸
状のそりがあった場合、2つの基板(第1の高周波回路
基板1、第2の高周波回路基板2)の接続されるべき部
分を密着させることは困難である。
合、少なくとも導体板19の面が第1の高周波回路基板
1、第2の高周波回路基板2と密着していればよく、導
体板19の厚さが想定されるそり量と凹部16と凹部1
7の深さの和を越えていれば、確実に電磁界結合による
接続が実現される。なお、本実施の形態では、図7に示
すように、直方体の導体板19に四角形の貫通穴を形成
しているが、特にその形が限定されるものではない。ま
た導体板19は、表面が導体であればよく、内部の材質
としては絶縁体でもよい。
部寸法(貫通穴の寸法)を変更することで、接続部分に
おける周波数特性を変化させられることが、実験的に確
認されている。例えば、内部寸法の1辺を25%小さく
した場合、周波数特性は約5%高周波側へシフトした。
すなわち、いくつかの内部寸法を有する導体板19を用
意すれば、周波数特性の調整が可能となる、あるいは高
周波回路基板に変更を加えることなく複数の周波数帯域
に対応できるようになるといった効果を奏する。
実施の形態と同様に、接続部分の凹部16と凹部17に
は誘電体が存在しないため、上記第1の実施の形態に比
べて誘電体損失による減衰がないという利点もある。
いることが可能な別の導体板の構造を示す。導体板60
には、貫通穴が形成されているが、内部で開口寸法が2
段階に変化し、ステップ構造61が形成されている。導
体板19を用いた場合に比較して、電磁界結合構造の設
計自由度が増し、導体板の厚さを所望の値にすることが
できる。
を示す。導体板62には、貫通穴が形成されているが、
内部で開口寸法が2段階に変化し、ステップ構造63が
形成されている。ステップ構造63には、誘電体板64
が挿入されている。この場合、誘電体板としては、誘電
体損失が小さいものが好ましく、石英板、セラミック板
などが用いられる。導体板19を用いた場合に比較し
て、電磁界結合構造の設計自由度が増し、導体板の厚さ
を所望の値にすることができる。導体板19を用いた場
合と、導体板62を用いた場合の透過係数(S21)、反射
係数(S11)の比較を、図17に示す。中空の場合(導体
板19を使用)に比べ、誘電体板を挿入した場合(導体板
62を使用)、広帯域な伝送特性(S21,S11)が得られるこ
とがわかる。なお、上記実施の形態では貫通穴の開口寸
法が2段階に変化する場合を示したが、3段階以上に変
化する場合でも同様の効果が得られることは明らかであ
る。
ステップ構造を用い、さらには誘電体板を挿入すること
により、周波数特性を改善することができる。また構造
パラメータ(寸法、誘電体板の誘電率など)が増えるこ
とにより、設計の自由度を増やすことができる。さらに
は、別の構造を持った複数の導体板を用意することによ
り、第1の高周波回路基板は同じにしたまま、第2の高
周波回路基板としていろいろな電磁界接続構造を有する
複数の回路基板を使用することができる利点がある。
の実施の形態を図面に基づいて詳細に説明する。なお、
上記実施の形態において既に記述したものと同一の部分
については、同一符号を付し、重複した説明は省略す
る。図8は本発明の第4の実施の形態に係る高周波回路
基板の主要構造断面図である。
1の高周波回路基板1および導体板19は上記第3の実
施の形態と同様であるが、第2の高周波回路基板2がア
ンテナとなっている点に特徴を有している。
3の導体層51で形成されたスロット10と、第4の誘
電体層11と、第4の導体層52に形成された複数のス
ロット20(アンテナ素子)より形成されている。
ロット4および導体板19の貫通穴、およびアンテナに
形成されたスロット10を介して、第4の誘電体層11
に形成された導波管構造に給電される。なお、図示はし
ないが、この導波管構造は、第3の導体層51および第
4の導体層52と、両者を接続するビアホール群により
形成される。
からなるアレイアンテナに対し、中心部から給電するこ
とが可能となり、給電損失の低減を図ることができるよ
うになるといった効果を奏する。なお、上記第1の実施
の形態〜第3の実施の形態と同様に、要求される位置合
わせ精度を緩和でき、確実に電磁界結合による接続が実
現できるようになるといった効果もある。
の実施の形態を図面に基づいて詳細に説明する。なお、
上記実施の形態において既に記述したものと同一の部分
については、同一符号を付し、重複した説明は省略す
る。図9は、本発明の第5の実施の形態に係る第1の高
周波回路基板1の断面構造図および導体パターン図であ
る。
1の高周波回路基板1には、第1の誘電体層3と、スロ
ット4が形成された第1の導体層41と、第2の誘電体
層5と、第2の導体層24に形成された高周波伝送線路
6と、第5の誘電体層21とグランド22が積層され形
成されている。
て、コプレーナ線路を用いている。コプレーナ線路先端
にダブルスロット23が形成されている。複数のビアホ
ール8は、グランド22間を接続すると同時に、不要な
平行平板モードによる信号漏洩を防ぐ目的で用いられて
いる。
誘電体層3が部分的に除去されることにより凹部16が
形成され、スロット4が露出している。本実施の形態に
おいても上記第1の実施の形態〜第4の実施の形態と同
様に、要求される位置合わせ精度を緩和でき、確実に電
磁界結合による接続が実現できるようになるといった効
果を奏する。
の実施の形態を図面に基づいて詳細に説明する。なお、
上記実施の形態において既に記述したものと同一の部分
については、同一符号を付し、重複した説明は省略す
る。図10は、本発明の第6の実施の形態に係る第1の
高周波回路基板1の断面構造図および導体パターン図で
ある。
高周波伝送線路6に代えて、第7の誘電体層25に形成
された導波管構造が用いられている点に特徴を有してい
る。この導波管構造は、第2の導体層24および第4の
導体層26と、両者を接続するビアホール28により形
成されている。また、導波管構造の先端にはスロット2
7が形成されている。
の形態〜第4の実施の形態と同様に、要求される位置合
わせ精度を緩和でき、確実に電磁界結合による接続が実
現できるようになるといった効果を奏する。
の実施の形態を図面に基づいて詳細に説明する。なお、
上記実施の形態において既に記述したものと同一の部分
については、同一符号を付し、重複した説明は省略す
る。図11は、本発明の第7の実施の形態に係る高周波
回路基板の主要構造断面図である。
主要部分は図8と同じであるが、さらに第8の誘電体層
29が積層されている点に特徴を有している。また、第
8の誘電体層29には、凹部43が形成されており、フ
リップチップ実装技術を用いて、半導体素子30がバン
プ31により高周波伝送線路6に接続されている。な
お、凹部16,17,43は、例えば、部分的にくり貫
かれた第8の誘電体層29と他の誘電体層(第1の誘電
体層3、第2の誘電体層5)ならびに導体層(第1の導
体層41、第2の導体層24)を積層することにより実
現される。
の形態〜第4の実施の形態と同様に、要求される位置合
わせ精度を緩和でき、確実に電磁界結合による接続が実
現できるようになるといった効果を奏する。
の実施の形態を図面に基づいて詳細に説明する。なお、
上記実施の形態において既に記述したものと同一の部分
については、同一符号を付し、重複した説明は省略す
る。図12は、本発明の第8の実施の形態に係る高周波
回路基板の主要構造断面図である。図12において、3
0は半導体素子、31はバンプ、32は第6の誘電体
層、33は蓋を示している。
第1の高周波回路基板1には、図9に示した構造のう
ち、第1の誘電体層3および第2の誘電体層5を部分的
に除去することにより凹部45が形成されており、フリ
ップチップ実装技術を用いて、半導体素子30がバンプ
31により高周波伝送線路6に接続されている点に特徴
を有している。
の材料が特定されていないが、多層基板が形成可能な材
料であればよく、セラミック、ガラスエポキシなどが適
用可能である。例えばセラミックを用いた場合には、導
体パターンを形成したグリーンシートを積層し、同時焼
成するといった一般的な製造工程を適用することができ
る。また一部をくりぬいたグリーンシートをくりぬかな
いグリーンシートと積層し、同時焼成することにより、
実施例で述べた凹部を形成することが可能である。
板1および第2の高周波回路基板2は、どのような組み
合わせで用いてもよい。すなわち、図9に記載した構造
と、図10に記載した構造を、導体板19で接続するこ
とも可能である。さらにアンテナの構造や、給電線路の
構造もここで記載した例に限定されない。
の形態〜第4の実施の形態と同様に、要求される位置合
わせ精度を緩和でき、確実に電磁界結合による接続が実
現できるようになるといった効果を奏する。
れず、本発明の技術思想の範囲内において、上記各実施
の形態は適宜変更され得ることは明らかである。また上
記構成部材の数、位置、形状等は上記各実施の形態に限
定されず、本発明を実施する上で好適な数、位置、形状
等にすることができる。また、各図において、同一構成
要素には同一符号を付している。
で、ミリ波のような高い周波数においても比較的簡単な
手段で多層基板間の低損失な接続が実現できる。また電
磁界結合に必要な位置精度を緩和することができる。さ
らに、高周波回路基板に凹部を設けることにより、誘電
体損失による接続損失を低減することができる。また、
高周波回路基板に凹部を設け、導体板を介した接続を行
うことにより、大規模な回路が集積された比較的面積の
大きい高周波回路基板を使用する場合においても、接続
部を密着させることができ、両基板のグランド同士を確
実に接続できる。この場合、高精度な位置合わせが可能
なマウンターが不要となるといった効果もある。高周波
回路基板がアレイアンテナであった場合には、アンテナ
の中心部から給電することが容易となり、給電損失が低
減できる。以上の結果、高性能で歩留まりがよく、低コ
ストで量産性に優れた高周波モジュールが実現できるよ
うになるといった効果を奏する。
板の主要構造断面図である。
回路基板の断面構造図および上面図である。
板の主要構造断面図である。
回路基板の断面構造図および上面図である。
板の主要構造断面図である。
回路基板の断面構造図および上面図である。
板の接続を示す概念図である。
板の主要構造断面図である。
回路基板の断面構造図および導体パターン図である。
波回路基板の断面構造図および導体パターン図である。
基板の主要構造断面図である。
基板の主要構造断面図である。
方向への)位置ずれ量と、接続損失の増分量の一例を示
した図である。
断面図である。
造図である。
の構造図である。
送特性の一例を示した図である。
Claims (16)
- 【請求項1】少なくとも第1の誘電体層と、第1の導体
層と、第2の誘電体層と、第2の導体層がこの順で積層
された構造を含み、前記第1の導体層に第1のスロット
が形成され、前記第2の導体層に給電線路が形成された
第1の高周波回路基板と、 少なくとも第3の誘電体層と、第3の導体層と、第4の
誘電体層と、第4の導体層がこの順で積層された構造を
含み、前記第3の導体層に第2のスロットが形成され、
前記第4の導体層に給電線路が形成された第2の高周波
回路基板を備え、 前記第1の誘電体層と前記第3の誘電体層とが対向する
ように、前記第1の高周波回路基板と前記第2の高周波
回路基板とが配置され、前記第1のスロットと前記第2
のスロットとが電磁界結合するよう配置されていること
を特徴とする高周波回路基板。 - 【請求項2】前記第1のスロットと前記第2のスロット
とが向かい合う位置関係を保持して配置されていること
を特徴とする請求項1記載の高周波回路基板。 - 【請求項3】前記第1の高周波回路基板において、前記
第1の誘電体層の表面側に第1のグランドが配され、前
記第1のグランドにおいて第1のスロットに対応する部
分が開口された構造を有し、 前記第2の高周波回路基板において、前記第3の誘電体
層の表面側に第2のグランド層が配され、前記第2のグ
ランドにおいて第2のスロットに対応する部分が開口さ
れた構造を有し、 前記第1のグランドと前記第2のグランドが接して配置
されていることを特徴とする請求項1又は2に記載の高
周波回路基板。 - 【請求項4】前記第1のグランドと前記第1の導体層と
がビアホールで接続され、前記第2のグランドと前記第
3の導体層とがビアホールで接続されていることを特徴
とする請求項3記載の高周波回路基板。 - 【請求項5】前記第1の高周波回路基板、及び/又は前
記第2の高周波回路基板の替わりに、第3の高周波回路
基板を設けた高周波回路基板であり、該第3の高周波回
路基板が、第5の誘電体層と、第5の導体層と、第6の
誘電体層と、第6の導体層と、第7の誘電体層と、グラ
ンド層とがこの順に積層された構成を含み、前記第5の
導体層に第3のスロットが形成され、前記第6の導体層
に第4のスロットと給電線路が形成され、前記第3のス
ロットと、前記第4のスロットと、前記第3の高周波回
路基板と対向して配置されている高周波回路基板に設け
られたスロットとが、電磁界結合されるよう各スロット
が配置されていることを特徴とする請求項1又は2に記
載の高周波回路基板。 - 【請求項6】前記第1の高周波回路基板、及び/又は前
記第2の高周波回路基板の替わりに、第3の高周波回路
基板を設けた高周波回路基板であり、該第3の高周波回
路基板が、第5の誘電体層と、第5の導体層と、第6の
誘電体層と、第6の導体層と、第7の誘電体層と、第7
の導体層とがこの順で積層された構成を含み、前記第6
の導体層および前記第7の導体層および少なくとも該第
6及び第7の導体層を接続するビアホールとにより導波
管が形成され、前記第5の導体層に第3のスロットが形
成され、前記第6の導体層に第4のスロットが形成さ
れ、前記第3のスロットと、前記第4のスロットと、前
記第3の高周波回路基板と対向して配置されている高周
波回路基板に設けられたスロットとが、電磁界結合され
るよう各スロットが配置されていることを特徴とする請
求項1又は2に記載の高周波回路基板。 - 【請求項7】前記第3の高周波回路基板と対向して配置
されている高周波回路基板に設けられたスロットと、前
記第3のスロットとが向かい合う位置関係を保持して配
置され、かつ、前記第3のスロットと前記第4のスロッ
トとが向かい合う位置関係を保持して配置されているこ
とを特徴とする請求項5又は6に記載の高周波回路基
板。 - 【請求項8】前記第1の誘電体層と、前記第3の誘電体
層と、前記第5の誘電体層のいずれか、または全てに凹
部が形成されていることを特徴とする請求項1乃至7の
いずれかに記載の高周波回路基板。 - 【請求項9】前記第1の誘電体層と、前記第3の誘電体
層と、前記第5の誘電体層のいずれか、または全てに凹
部が形成され、当該凹部の底面に前記スロットが露出さ
れていることを特徴とする請求項1乃至7のいずれかに
記載の高周波回路基板。 - 【請求項10】前記凹部に、貫通穴が形成された導体板
が挿入されていることを特徴とする請求項8又は9に記
載の高周波回路基板。 - 【請求項11】前記導体板に形成された貫通穴の開口寸
法が導体板内部で少なくとも2段階に異なっており、ス
テップ構造を有することを特徴とする請求項10に記載
の高周波回路基板。 - 【請求項12】前記ステップ構造に誘電体板が挿入され
たことを特徴とする請求項11に記載の高周波回路基
板。 - 【請求項13】前記対向して配置された高周波回路基板
同士が、前記貫通穴を介して電磁界結合されることを特
徴とする請求項10乃至12のいずれかに記載の高周波
回路基板。 - 【請求項14】前記第1の高周波回路基板又は前記第2
の高周波回路基板又は前記第3の高周波回路基板のいず
れかが、アンテナを含む基板であることを特徴とする請
求項1乃至13のいずれかに記載の高周波回路基板。 - 【請求項15】前記第1の高周波回路基板又は前記第2
の高周波回路基板又は前記第3の高周波回路基板のいず
れかの前記給電線路に半導体素子が接続されていること
を特徴とする請求項1乃至14のいずれかに記載の高周
波回路基板。 - 【請求項16】少なくとも第1の誘電体層と、第1の導
体層と、第2の誘電体層と、第2の導体層がこの順で積
層された構造を含み、前記第1の導体層に第1のスロッ
トが形成され、前記第2の導体層に給電線路が形成さ
れ、前記第1のスロットが露出するよう前記第1の誘電
体層に部分的に開口部を設けた第1の高周波回路基板を
形成する工程と、少なくとも第3の誘電体層と、第3の
導体層と、第4の誘電体層と、第4の導体層がこの順で
積層された構造を含み、前記第3の導体層に第2のスロ
ットが形成され、前記第4の導体層に給電線路が形成さ
れ、前記第2のスロットが露出するよう前記第3の誘電
体層に部分的に開口部を設けた第2の高周波回路基板を
形成する工程とを含み、前記第1の高周波回路基板と前
記第2の高周波回路基板とを接合する際、内部に貫通穴
を設けた導体板の一方の面を前記第1の高周波回路基板
に形成された開口部にはめ込み、さらに、前記導体板の
他方の面を前記第2の高周波回路基板に形成された開口
部にはめ込むことで前記第1及び第2の高周波回路基板
を接合することを特徴とする高周波回路基板の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002066968A JP4079660B2 (ja) | 2001-04-27 | 2002-03-12 | 高周波回路基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001131654 | 2001-04-27 | ||
JP2001-131654 | 2001-04-27 | ||
JP2002066968A JP4079660B2 (ja) | 2001-04-27 | 2002-03-12 | 高周波回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017909A true JP2003017909A (ja) | 2003-01-17 |
JP4079660B2 JP4079660B2 (ja) | 2008-04-23 |
Family
ID=26614409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002066968A Expired - Lifetime JP4079660B2 (ja) | 2001-04-27 | 2002-03-12 | 高周波回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4079660B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104257A (ja) * | 2005-10-04 | 2007-04-19 | Yokowo Co Ltd | 誘電体アンテナおよび誘電体アンテナ用素子 |
JP2007243123A (ja) * | 2006-02-08 | 2007-09-20 | Hitachi Chem Co Ltd | 電磁界結合構造及び多層配線板 |
JP2010074794A (ja) * | 2008-09-22 | 2010-04-02 | Murata Mfg Co Ltd | カプラ及び通信装置 |
JP2010141644A (ja) * | 2008-12-12 | 2010-06-24 | Toko Inc | 誘電体導波管‐マイクロストリップ変換構造 |
KR101089195B1 (ko) | 2003-11-07 | 2011-12-02 | 도꼬가부시끼가이샤 | 유전체 도파관의 입출력 결합 구조 |
WO2012108084A1 (ja) * | 2011-02-08 | 2012-08-16 | 日立化成工業株式会社 | 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法 |
JP2017228846A (ja) * | 2016-06-20 | 2017-12-28 | 株式会社フジクラ | アンテナ装置及びその製造方法 |
WO2019187675A1 (ja) * | 2018-03-29 | 2019-10-03 | 日本電気株式会社 | 無線通信装置 |
CN112505971A (zh) * | 2019-09-16 | 2021-03-16 | 群创光电股份有限公司 | 电子装置及其制造方法 |
US11527494B2 (en) | 2018-05-17 | 2022-12-13 | Sony Semiconductor Solutions Corporation | Module and electronic apparatus |
-
2002
- 2002-03-12 JP JP2002066968A patent/JP4079660B2/ja not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101089195B1 (ko) | 2003-11-07 | 2011-12-02 | 도꼬가부시끼가이샤 | 유전체 도파관의 입출력 결합 구조 |
JP2007104257A (ja) * | 2005-10-04 | 2007-04-19 | Yokowo Co Ltd | 誘電体アンテナおよび誘電体アンテナ用素子 |
JP2007243123A (ja) * | 2006-02-08 | 2007-09-20 | Hitachi Chem Co Ltd | 電磁界結合構造及び多層配線板 |
JP2010074794A (ja) * | 2008-09-22 | 2010-04-02 | Murata Mfg Co Ltd | カプラ及び通信装置 |
JP2010141644A (ja) * | 2008-12-12 | 2010-06-24 | Toko Inc | 誘電体導波管‐マイクロストリップ変換構造 |
KR101505350B1 (ko) | 2011-02-08 | 2015-03-23 | 히타치가세이가부시끼가이샤 | 전자 결합 구조, 다층 전송 선로판, 전자 결합 구조의 제조 방법 및 다층 전송 선로판의 제조 방법 |
WO2012108084A1 (ja) * | 2011-02-08 | 2012-08-16 | 日立化成工業株式会社 | 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法 |
US9397381B2 (en) | 2011-02-08 | 2016-07-19 | Hitachi Chemical Company, Ltd. | Electromagnetic coupling structure, multilayered transmission line plate, method for producing electromagnetic coupling structure, and method for producing multilayered transmission line plate |
JP2017228846A (ja) * | 2016-06-20 | 2017-12-28 | 株式会社フジクラ | アンテナ装置及びその製造方法 |
WO2019187675A1 (ja) * | 2018-03-29 | 2019-10-03 | 日本電気株式会社 | 無線通信装置 |
JPWO2019187675A1 (ja) * | 2018-03-29 | 2021-01-14 | 日本電気株式会社 | 無線通信装置 |
US11271323B2 (en) | 2018-03-29 | 2022-03-08 | Nec Corporation | Radio communication apparatus |
US11527494B2 (en) | 2018-05-17 | 2022-12-13 | Sony Semiconductor Solutions Corporation | Module and electronic apparatus |
CN112505971A (zh) * | 2019-09-16 | 2021-03-16 | 群创光电股份有限公司 | 电子装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4079660B2 (ja) | 2008-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6903700B2 (en) | High frequency circuit substrate and method for forming the same | |
US11658390B2 (en) | Wireless communications package with integrated antenna array | |
EP1515389B1 (en) | Multilayer high frequency device with planar antenna thereon and manufacturing method thereof | |
US7276987B2 (en) | High frequency line-to-waveguide converter and high frequency package | |
US6788171B2 (en) | Millimeter wave (MMW) radio frequency transceiver module and method of forming same | |
US7127808B2 (en) | Spiral couplers manufactured by etching and fusion bonding | |
US6388623B1 (en) | Antenna-integrated microwave-millimeter wave module | |
US7479841B2 (en) | Transmission line to waveguide interconnect and method of forming same including a heat spreader | |
US9577340B2 (en) | Waveguide adapter plate to facilitate accurate alignment of sectioned waveguide channel in microwave antenna assembly | |
US9515385B2 (en) | Coplanar waveguide implementing launcher and waveguide channel section in IC package substrate | |
WO2007091470A1 (ja) | 高周波モジュール | |
EP2449621B1 (en) | Hybrid single aperture inclined antenna | |
JP2003017909A (ja) | 高周波回路基板とその製造方法 | |
WO2020000250A1 (zh) | 一种天线封装结构 | |
US20020175775A1 (en) | Spiral couplers | |
JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
JP2004064459A (ja) | 高周波用伝送線路基板及びその製造方法 | |
JP4002527B2 (ja) | 高周波用パッケージ | |
JP3398314B2 (ja) | 高周波用パッケージおよびその接続構造 | |
JP2000049509A (ja) | 配線基板とその接続構造 | |
CN115696774A (zh) | 具有波导管的线路板结构及其制作方法 | |
JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP2004297464A (ja) | 高周波線路−導波管変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050902 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050922 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4079660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |