JP2001144512A - 配線基板およびその導波管との接続構造 - Google Patents

配線基板およびその導波管との接続構造

Info

Publication number
JP2001144512A
JP2001144512A JP31997499A JP31997499A JP2001144512A JP 2001144512 A JP2001144512 A JP 2001144512A JP 31997499 A JP31997499 A JP 31997499A JP 31997499 A JP31997499 A JP 31997499A JP 2001144512 A JP2001144512 A JP 2001144512A
Authority
JP
Japan
Prior art keywords
dielectric
waveguide
wiring board
conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31997499A
Other languages
English (en)
Inventor
Naoyuki Shino
直行 志野
Shinichi Koriyama
慎一 郡山
Kenji Kitazawa
謙治 北澤
Hidehiro Nanjiyou
英博 南上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP31997499A priority Critical patent/JP2001144512A/ja
Priority to US09/709,098 priority patent/US6870438B1/en
Publication of JP2001144512A publication Critical patent/JP2001144512A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】表面に形成された信号伝送線路と導波管とを低
損失、低反射で接続できる配線基板と導波管との接続構
造を提供する。 【解決手段】誘電体基板1と、誘電体基板1の一方の表
面に形成された信号伝送線路5と、信号伝送線路5と導
波管B1とを接続するための接続部を具備するパッケー
ジなどの配線基板であって、接続部が、誘電体基板1の
他方の表面に形成され、信号伝送線路5の終端5aと対
峙する位置にスロット孔6が形成されてなるグランド層
7と、グランド層7のスロット孔6形成表面に第1誘電
体部9を介して設けられた信号励振用のパッチ導体10
と、パッチ導体10表面に形成された第2の誘電体部1
1とを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、高周波用半導体
素子や高周波用受動素子などの高周波素子等を収納する
為の高周波用パッケージ、あるいはそれら素子を収納し
たパッケージを実装する回路基板、あるいは各種素子を
直接表面実装した回路基板などに用いられ、導波管との
接続が可能な配線基板に関し、信号伝送線路−導波管間
で効率よく信号伝送できる配線基板とその導波管との接
続構造に関するものである。
【0002】
【従来技術】近年、社会の情報化が進み、情報の伝達は
携帯電話に代表されるように無線化、パーソナル化が進
んでいる。このような状況の中、さらに高速大容量の情
報伝達を可能にするために、ミリ波(30〜300GH
z)領域で動作する半導体素子の開発が進んでいる。最
近ではこのような高周波半導体素子技術の進歩に伴い、
その応用として車間レーダーや無線LANのようなミリ
波の電波を用いたさまざまな応用システムも提案される
ようになってきた。例えば、ミリ波を用いた車間レーダ
ー(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、SC−7−6参照)、コードレスカメラ
システム(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、C−137参照)、高速無線LA
N(1995年電子情報通信学会エレクトロニクスソサ
イエティ大会、C−139参照)が提案されている。
【0003】このようにミリ波の応用が進むにつれ、そ
れらの応用を可能とするための要素技術の開発も同時に
進められており、特に、各種の電子部品においては、必
要な伝送特性を有しながら、いかに小型化と低コスト化
を図るかが、大きな課題となっている。
【0004】このような要素技術の中でも、高周波素子
が収納された回路基板あるいはパッケージと、外部電気
回路とをいかに簡単で且つ小型な構造で接続するかが重
要な要素として位置づけられている。とりわけ、伝送損
失の最も小さい導波管が形成された外部電気回路と、高
周波素子を搭載した回路基板あるいはパッケージとをい
かに接続するかが大きな問題であった。
【0005】従来における回路基板あるいはパッケージ
を外部電気回路に形成された導波管に接続する方法とし
ては、高周波用パッケージからコネクタを用いて一旦同
軸線路に変換して導波管と接続する方法、外部電気回路
において、導波管を一旦マイクロストリップ線路等に接
続した後、そのマイクロストリップ線路と高周波用パッ
ケージとを接続する方法が採用される。
【0006】最近では、高周波素子を収納したパッケー
ジを外部電気回路の導波管に直接接続する方法も提案さ
れている(1995年電子情報通信学会エレクトロニク
スソサイエティ大会、SC−7−5参照)。この提案で
は、素子をキャビティ内に気密封止する蓋体の一部に石
英を埋め込み、その石英埋め込み部を通じて電磁波をキ
ャビティ内に導入し、キャビティ内に設置した導波管−
マイクロストリップ線路変換基板と接続したものであ
る。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ように、外部電気回路の導波管を一旦、コネクタやマイ
クロストリップ線路などの他の伝送線路形態を介して、
パッケージと接続する方法では、接続構造自体が複雑化
するとともに、コネクタや他の伝送線路を形成する領域
を確保する必要があるために、接続構造自体が大型化し
てしまうという問題があった。しかも、他の線路形態や
コネクタを介することにより伝送損失が増大する可能性
もあった。
【0008】これに対して、導波管から電磁波の形でパ
ッケージのキャビティ内部まで直接導入する方法は、接
続構造を小型化できる点では有効的であるが、蓋などの
キャビティ形成部材を通過する際に電磁波の損失を小さ
くするために、その通過部を誘電率および誘電正接が小
さい材料を使用することが必要であり、そのために、前
記文献に記載されるように、石英などの低誘電率、低損
失材料を埋め込む処理が必要となる。このような埋め込
み処理は、気密封止性の信頼性を損なうばかりでなく、
量産には全く不向きである。
【0009】また、キャビティ形成部材をすべて低誘電
率、低損失材料によって構成することも考えられるが、
パッケージを構成する材料として、それら電気特性以外
にも機械的な強度や気密封止性、メタライズ性など各種
の特性が要求され、それら特性をすべて満足し、且つ安
価に製造できるような適切な材料は見当たらない。
【0010】また、特開平11−112209号では、
気密封止可能でありかつ伝送線路−導波管の信号接続が
できる技術が提唱されているが、これはマイクロストリ
ップラインの信号をグランド層に設けた開口部を通し誘
電体層を介して導波管に接続するもので、開口部下の誘
電体層厚みのみで信号の透過周波数を調整するので誘電
体厚みの影響が大きく、結果的に特性バラツキが大きく
なり製品としては使えなかった。
【0011】本発明は、前記課題を解消せんとして成さ
れたもので、前記高周波用パッケージなどの配線基板表
面に形成された信号伝送線路と、導波管とを信号の損失
が小さく、また反射の小さい接続が可能な配線基板とそ
の導波管との接続構造を提供することを目的とするもの
である。
【0012】
【課題を解決するための手段】本発明者等は、上記課題
について鋭意検討した結果、誘電体基板の一方の表面に
信号伝送線路が形成された配線基板において、該誘電体
基板の他方の表面に前記信号伝送線路の終端と対峙する
位置にスロット孔が形成されてなるグランド層を形成
し、そのグランド層のスロット孔形成表面に第1の誘電
体部を介して信号励振用のパッチ導体を設け、さらにそ
のパッチ導体表面に第2の誘電体部とを形成することに
よって、信号伝送線路−導波管間の信号伝送を低損失、
低反射で効率よく行うことが可能であり、また高周波素
子の気密封止をも確実に行うことができることを見出し
た。
【0013】また、かかる構造においては、前記第1の
誘電体部および第2の誘電体部の大きさが、接続される
導波管の内径以下である場合、前記第1誘電体部および
前記第2誘電体部の周囲に、前記グランド層と電気的に
接続され且つ導波管の導体壁と接続される金属枠体を取
り付け、この金属枠体と導波管のフランジとを接続する
ことが望ましい。
【0014】さらに、前記誘電体基板の他方の表面に、
第1の誘電体層および第2の誘電体層が前記誘電体基板
と一体的に形成されており、前記第1の誘電体部が前記
第1の誘電体層内に、また前記第2の誘電体部が前記第
2の誘電体層内に設けてもよく、その場合、前記第1及
び第2の誘電体層の前記パッチ導体形成部を中心とする
周囲に、前記導波管の導体壁と前記グランド層を電気的
に接続するための垂直導体を前記第1及び第2の誘電体
層を貫通して形成し、この垂直導体と導波管の金属壁体
と電気的に接続することが望ましい。
【0015】
【発明の実施の形態】 以下、本発明の配線基板の構造
について、典型的な応用例として高周波用パッケージの
一例を以下に図面をもとに説明する。まず、図1によれ
ば、高周波用パッケージA1は、誘電体基板1と、蓋体
2によって形成されたキャビティ3内において、高周波
素子4が誘電体基板1表面に実装搭載され、キャビティ
3内は蓋体2によって気密に封止されている。
【0016】誘電体基板1のキャビティ3内の表面に
は、高周波素子4と一端が接続され、且つ終端5aを有
する信号伝送線路5が形成されている。そして、誘電体
基板1の信号伝送線路5が形成された面とは反対の表面
には、一面にグランド層7が形成されており、そしてそ
のグランド層7の信号伝送線路5と対峙する部分には導
体が形成されていない開口部(いわゆる、スロット孔)
6が形成されている。
【0017】このパッケージにおいては、信号伝送線路
5は、これが中心導体をなし、グランド層7とともにマ
イクロストリップ構造の線路を形成している。なお、信
号伝送線路は上記マイクロストリップ線路に限らず、信
号伝送線路(中心導体)の両脇にグランド層を形成し、
グランド層7とともにグランド付きコプレーナ構造の線
路でも良い。また、誘電体基板1の信号伝送線路5の周
辺には、蓋体2を取り付けるための導体層8が形成され
ている。
【0018】また、図1の高周波用パッケージA1にお
いては、グランド層7のスロット孔6形成表面には、第
1の誘電体部9を介して信号励振用のパッチ導体10が
被着形成されており、さらに、このパッチ導体10の表
面には、第2の誘電体部11が設けられている。
【0019】上記の線路構成において、マイクロストリ
ップ線路の信号伝送線路5は、スロット孔6と電磁結合
されている、言い換えれば電磁結合によりスロット孔6
に給電する。この電磁結合構造は、具体的には、特開平
3−129903号に記載されており、図1(b)の誘
電体基板1の平面図に示すように、マイクロストリップ
線路の信号伝送線路5の終端5aがスロット孔6中心か
ら信号周波数の1/4波長の長さLで突出するように形
成することにより、電磁結合することができる。しか
し、電磁結合は必ずしも前記寸法の組み合わせだけでな
く、その他の組み合わせでも良好な結合は可能である。
【0020】図1(c)は、図1(a)の高周波用パッ
ケージA1に導波管B1を接続した時の構造を説明する
ための概略断面図である。高周波用パッケージA1のパ
ッチ導体10を有する第1誘電体部9及び第2誘電体部
11は、導波管B1の内壁と同じ、あるいはそれよりも
小さいサイズからなり、導波管B1との接続時に、導波
管B1内に配設されるような形状を有する。
【0021】そして、導波管B1の開放端のフランジ
B’をパッケージA1のグランド層7に形成されたスロ
ット孔6が導波管の中心となる位置にて当接させるか、
またはフランジB’をグランド層7にロウ付けにより接
合するか、あるいはフランジB’を誘電体基板1にネジ
止めなどの機械的な接合手段により取り付けて、導波管
B1の導体壁12と電気的に接続する。そして、このよ
うにして導波管B1の導体壁12とグランド層7とを電
気的に接続することにより、グランド層7と導波管B1
の電位を共通にする。このとき、第1誘電体部9、第2
誘電体部11の外周は特に導波管B1の内壁に接する必
要性はない。
【0022】かかる接続構造において、キャビティ3内
にて高周波素子4と接続された信号伝送線路5における
信号は、グランド層7に設けられたスロット孔6により
電磁結合され、さらにパッチ導体10により励振され、
第2誘電体部11を通過し信号が導波管B1に伝達され
る。
【0023】かかる構造においては、パッチ導体10
は、信号伝送線路5から上側への電磁波の放射を抑制
し、電磁波を第1誘電体部9および第2誘電体部11内
に閉じ込める作用を有する。また、第1誘電体部9及び
第2誘電体部11は、接続部における空気中への電磁場
の分布を抑え放射による変換損失を抑え、またスロット
孔6−パッチ導体10−導波管B1の電磁場分布を連続
的にする役割を有する。特に第2誘電体部11と導波管
B1の界面において磁場分布が垂直とすることが可能と
なり、その結果、高周波信号の伝送損失の小さい接続構
造を実現できる。
【0024】図2は、図1の高周波用パッケージA1の
変形例を示すパッケージであり、(a)は概略断面図、
(b)は誘電体層の底面図、(c)は導波管B1と接続
した時の概略断面図である。この高周波用パッケージA
2によれば、第1誘電体部9、第2誘電体部11の周囲
において、グランド層7に金属枠体13をロウ剤等の導
電性接着剤を用いて取付けることにより、グランド層7
と金属枠体13とを電気的に接続させ、導波管B1の開
放端のフランジB’をこの金属枠体13に対して、当接
するか、ロウ付けにより接合するかあるいは金属枠体1
3にネジ止めなどの機械的な接合手段により取り付ける
ことができる。
【0025】かかる構造によれば、導波管B1を金属枠
体13を介して高周波用パッケージA2に対して強固に
接合することができ、パッケージA2と導波管B1との
接続信頼性を高めることができる。なお、図2では、誘
電体基板1の底面に形成された2つの誘電体部9、11
の周囲に一体化した金属枠体13を形成したが、この金
属枠体13は、分割した構造であってもよく、それぞれ
接合一体化して誘電体基板1の底面におけるグランド層
7に取り付けることも可能である。
【0026】図1、図2の高周波用パッケージにおいて
は、誘電体部9、11は、グランド層7の表面に誘電体
基板1に一体的に設けられているが、この誘電体部9、
11は、誘電体基板1を作製した後に、適当な接着剤を
用いてグランド層7表面に取り付けることができるが、
工程数が増加するなどの問題もある。また、一体的に設
ける場合、誘電体基板1がセラミックスからなる場合、
未焼成の誘電体基板1にグランド層7および信号伝送線
路5を印刷塗布し、同様に未焼成の誘電体部9、11を
接着剤により接着して、それを一括して同時焼成するこ
とにより作製することも可能であるが、焼成時に脱落す
る可能性がある。
【0027】そこで、図3乃至図4は、第1誘電体部
9、第2誘電体部11を誘電体基板1と一体的に形成し
てなる高周波用パッケージに関するものである。まず、
図3の高周波用パッケージA3によれば、誘電体基板1
の底面に形成されたグランド層7の表面に、第1誘電体
層14および第2誘電体層15が積層形成されており、
この第1誘電体層14と第2誘電体層15との間には、
パッチ導体10が内層されている。そして、この第1誘
電体層14と第2誘電体層15の前記パッチ導体10形
成部を中心とする周囲には、前記導波管B1の導体壁と
前記グランド層7を電気的に接続するための複数の垂直
導体16が前記第1誘電体層14及び第2誘電体層15
を貫通して形成されており、この垂直導体16によって
囲まれた領域に第1誘電体部9および第2誘電体部11
が形成されている。
【0028】また、第1誘電体層14と第2誘電体層1
5との間にはパッチ導体10に加え導体層17が形成さ
れており、第1誘電体層14および第2誘電体層15の
垂直導体16同士を高い信頼性をもって接続している。
また、第2誘電体層15の表面には導波管B1を接続す
るための導体層18が被着形成されている。
【0029】この高周波用パッケージA3に対しては、
導波管B1の開放端のフランジB’を第2誘電体層15
の表面に形成された導体層18に対して当接するか、ロ
ウ付けにより接合するか、あるいは基板にネジ止めなど
の機械的な接合手段によって取り付ける。
【0030】この図3の構造のパッケージA3は、誘電
体基板1と第1誘電体層14、第2誘電体層15、導体
層17、18、垂直導体16などを、周知のセラミック
積層技術を用いて一括して焼成して製造することができ
る点で有利である。
【0031】図1、図2のパッケージにおいては、高周
波素子4は、誘電体基板1の表面に実装された構造であ
るが、その変形例として、図3のパッケージに示すよう
に、誘電体基板1と第1誘電体層14によりキャビティ
3を形成して、グランド層7を第1誘電体層14の表面
に形成して、さらにそのグランド層7の表面に高周波素
子4を実装することも可能である。
【0032】次に、図4は、さらに他の高周波用パッケ
ージA4を説明するためのもので、(a)は概略断面
図、(b)はその底面図、(c)は接続する導波管B2
の開放端の斜視図、(d)は(a)の高周波用パッケー
ジと導波管との接続構造を示す概略断面図である。図4
の高周波用パッケージA4によれば、誘電体基板1の底
面に形成されたグランド層7の表面にパッチ導体10を
具備する第1誘電体層14、さらにその下部の第2誘電
体層15が誘電体基板1に対して一体的に形成されてい
る。この第1誘電体層14および第2誘電体層15に
は、図4(c)に示すような形状に加工された開放端構
造を有する導波管B2の対向する長辺側(H面)の導体
壁19、20を挿入するための貫通孔21が設けられて
いる。また、導波管B2の他の対向する短辺側の(E
面)の導体壁22、23と接触する部分には導体層24
が被着形成される。そして、導波管B2と高周波用パッ
ケージA4のグランド層7を同電位にするために、導体
層24とグランド層7とは、この第1誘電体層14、第
2誘電体層15を貫通する複数の垂直導体16により電
気的に接続されている。
【0033】そして、第1誘電体層14および第2誘電
体層15における貫通孔21と、垂直導体16によって
囲まれる誘電体が第1誘電体部9、第2誘電体部11と
して機能することになる。
【0034】この高周波用パッケージA4に対しては、
導波管B2の導体壁19、20を第1誘電体層14、第
2誘電体層15に形成された貫通孔21に挿入し、グラ
ンド層7に導体壁19、20の端部を当接するか、ロウ
付けにより接合することによって取り付ける。また、同
様に導波管B2の導体壁22、23を第2誘電体層15
の表面の導体層24に当接するか、ロウ付けにより接合
させる。
【0035】かかる高周波用パッケージA4において
も、誘電体基板1と、貫通孔21、導体層24、第1誘
電体層14、第2誘電体層15、垂直導体16とを周知
のセラミック積層技術を用いて同時焼成することによ
り、一括して製造することができる点で有利である。
【0036】なお、図4のパッケージでは、導波管B2
の長辺側導体壁19、20をグランド層7に直接接続し
たが、短辺側導体壁22、23をグランド層7に直接接
続して、長辺側導体壁19、20を導体層およびビアホ
ール導体を介して接続してもよい。
【0037】また、パッケージA4では第1誘電体層1
4、第2誘電体層15における貫通孔21を第2誘電体
層15のみに形成し第1誘電体層14には貫通孔部の箇
所に垂直導体(図示せず)を形成し、その垂直導体を介
してグランド層7と導波管B2の電気的接続を行なって
もよい。
【0038】さらには、図1乃至図4では半導体素子を
実装し気密封止したパッケージについて述べたが、半導
体素子を収納したパッケージを実装する回路基板、ある
いは半導体素子を直接実装する回路基板においても同様
のことがいえる。
【0039】上記図1乃至図4に示した本発明の高周波
パッケージA1乃至A4においては、誘電体基板1、第
1誘電体部9、第2誘電体部11、第1誘電体層14、
第2誘電体層15は、セラミックスまたは有機樹脂、あ
るいはそれらの複合体からなる構成することができる。
例えば、セラミックスとしては、Al23、AlN、S
34などのセラミック材料や、ガラス材料、あるいは
ガラスとAl23、SiO2、MgOなどの無機質フィ
ラーとの複合体からなるガラスセラミック材料により形
成でき、これらの原料粉末を用いて所定の基板形状に成
形した後、焼成することにより形成される。また、有機
樹脂としては、有機系材料からなるプリント基板やテフ
ロン基板によって形成することができる。
【0040】また、信号の伝達を担う各伝送線路および
グランド層は、タングステン、モリブデンなどの高融点
金属や、金、銀、銅などの低抵抗金属などにより形成す
ることができ、これらは、用いる基板材料に応じて適宜
選択して、従来の積層技術をもって一体的に形成するこ
とができる。
【0041】例えば、基板をAl23、AlN、Si3
4などのセラミック材料により形成する場合には、タ
ングステン、モリブデン等の高融点金属を用いて未焼成
体に印刷塗布して、1500〜1900℃の温度で焼成
すればよく、基板をガラス材料、ガラスセラミック材料
により形成する場合には、銅、金、銀などを用いて同様
にして800〜1100℃の温度で焼成することにより
作製できる。なお、基板を有機樹脂を含む絶縁材料によ
り形成する場合には、銅、金、銀などを用いてペースト
を塗布するか、金属箔を接着することにより線路やグラ
ンド層を形成することができる。
【0042】次に、上記本発明の高周波用パッケージと
導波管との接続による伝送特性について図1の高周波用
パッケージA1に対して、有限要素法に基づいて評価し
た。その結果を図5に示した。図5の結果によれば、高
周波用パッケージと導波管とが77GHzにおいて、S
21(損失)が0dB、S11(反射)が−25dBの
良好な伝送特性をもって接続されていることがわかる。
【0043】
【発明の効果】以上詳述した通り、本発明によれば、配
線基板表面に形成された信号伝送線路と導波管との信号
の伝送にあたり、低損失、低反射で効率よく行うことが
可能であり、またパッケージ構造においても高周波素子
の気密封止をも確実に行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施態様である高周波用パッケージ
A1と導波管B1との接続構造の一実施態様を説明する
ためものであり,(a)は高周波用パッケージA1の概
略断面図、(b)は高周波用パッケージA1における誘
電体層の平面図、(c)はその導波管B1との接続構造
を説明するための概略断面図である。
【図2】本発明の他の実施態様である高周波用パッケー
ジA2と導波管B1との接続構造を説明するためもので
あり,(a)は高周波用パッケージA2の概略断面図、
(b)は高周波用パッケージA2における誘電体層の底
面図、(c)はその導波管B1との接続構造を説明する
ための概略断面図である。
【図3】本発明のさらに他の実施態様である高周波用パ
ッケージA3と導波管B1との接続構造を説明するため
ものであり,(a)は高周波用パッケージA3の概略断
面図、(b)は高周波用パッケージA3における誘電体
層の底面図、(c)はその導波管B1との接続構造を説
明するための概略断面図である。
【図4】本発明のさらに他の実施態様である高周波用パ
ッケージA4と導波管B2との接続構造を説明するため
ものであり、(a)は高周波用パッケージA4の概略断
面図、(b)は高周波用パッケージA4における誘電体
層の底面図、(c)はその導波管B2の開放端を説明す
るための斜視図、(d)は高周波用パッケージA4と
(c)の先端構造を有する導波管B2との接続構造を説
明するための概略断面図である。
【図5】図1の高周波用パッケージA1と導波管B1と
の接続による伝送特性を示す図である。
【符号の説明】
A1,A2,A3,A4 高周波用パッケージ B1,B2 導波管 B’ フランジ 1 誘電体基板 2 蓋体 3 キャビティ 4 高周波素子 5 信号伝送線路 5a 終端 6 スロット孔 7 グランド層 9 第1誘電体部 10 パッチ導体 11 第2誘電体部 14 第1誘電体層 15 第2誘電体層 16 垂直導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南上 英博 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】誘電体基板と、該誘電体基板の一方の表面
    に形成された信号伝送線路と、該信号伝送線路と導波管
    とを接続するための接続部を具備する配線基板であっ
    て、前記接続部が、前記誘電体基板の他方の表面に形成
    され、前記信号伝送線路の終端と対峙する位置にスロッ
    ト孔が形成されてなるグランド層と、該グランド層のス
    ロット孔形成表面に形成された第1の誘電体部と、該第
    1の誘電体部表面の前記スロット孔と対峙する位置に設
    けられた信号励振用のパッチ導体と、該パッチ導体表面
    に形成された第2の誘電体部とを具備することを特徴と
    する配線基板。
  2. 【請求項2】前記第1の誘電体部および第2の誘電体部
    の大きさが、接続される導波管の内径以下であることを
    特徴とする請求項1記載の配線基板。
  3. 【請求項3】前記第1誘電体部および前記第2誘電体部
    の周囲に、前記グランド層と電気的に接続され且つ導波
    管の導体壁と接続される金属枠体を取り付けてなること
    を特徴とする請求項1記載の配線基板。
  4. 【請求項4】前記誘電体基板の他方の表面に、第1の誘
    電体層および第2の誘電体層が前記誘電体基板と一体的
    に形成されており、前記第1の誘電体部が前記第1の誘
    電体層内に、また前記第2の誘電体部が前記第2の誘電
    体層内に設けられていることを特徴とする請求項1記載
    の配線基板。
  5. 【請求項5】前記第1及び第2の誘電体層の前記パッチ
    導体形成部を中心とする周囲に、前記導波管の導体壁と
    前記グランド層を電気的に接続するための垂直導体が前
    記第1及び第2の誘電体層を貫通して形成されてなり、
    前記垂直導体によって囲まれた領域が第1の誘電体部お
    よび第2の誘電体部を形成していることを特徴とする請
    求項4記載の配線基板。
  6. 【請求項6】誘電体基板と、該誘電体基板の一方の表面
    に形成された信号伝送線路と、該信号伝送線路と導波管
    とを接続してなる配線基板と導波管との接続構造であっ
    て、前記配線基板の接続部が、該誘電体基板の他方の表
    面に形成され、前記信号伝送線路の終端と対峙する位置
    にスロット孔が形成されてなるグランド層と、該グラン
    ド層のスロット孔形成表面に形成された第1の誘電体部
    と、該第1の誘電体部表面の前記スロット孔と対峙する
    位置に設けられた信号励振用のパッチ導体と、該パッチ
    導体表面に形成された第2の誘電体部とを具備すること
    を特徴とする配線基板と導波管との接続構造。
  7. 【請求項7】前記配線基板における前記第1の誘電体部
    および第2の誘電体部の大きさが、接続される導波管の
    内径以下であることを特徴とする請求項6記載の配線基
    板と導波管との接続構造。
  8. 【請求項8】前記第1誘電体部および前記第2誘電体部
    の周囲に、前記グランド層と電気的に接続された金属枠
    体が取り付けられ、該金属枠体と前記導波管のフランジ
    とを接続固定してなることを特徴とする請求項6記載の
    配線基板と導波管との接続構造。
  9. 【請求項9】前記配線基板における前記誘電体基板の他
    方の表面に、第1の誘電体層および第2の誘電体層が前
    記誘電体基板と一体的に形成されており、前記第1の誘
    電体部が前記第1の誘電体層内に、また前記第2の誘電
    体部が前記第2の誘電体層内に設けられていることを特
    徴とする請求項6記載の配線基板と導波管との接続構
    造。
  10. 【請求項10】前記配線基板における前記第1及び第2
    の誘電体層の前記パッチ導体形成部を中心とする周囲
    に、前記導波管の導体壁と前記グランド層を電気的に接
    続するための垂直導体が前記第1及び第2の誘電体層を
    貫通して形成されてなり、前記垂直導体によって囲まれ
    た領域が第1の誘電体部および第2の誘電体部を形成し
    ており、前記導波管の導体壁と前記垂直導体とが電気的
    に接続されてなることを特徴とする請求項9記載の配線
    基板と導波管との接続構造。
JP31997499A 1999-11-10 1999-11-10 配線基板およびその導波管との接続構造 Pending JP2001144512A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31997499A JP2001144512A (ja) 1999-11-10 1999-11-10 配線基板およびその導波管との接続構造
US09/709,098 US6870438B1 (en) 1999-11-10 2000-11-10 Multi-layered wiring board for slot coupling a transmission line to a waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31997499A JP2001144512A (ja) 1999-11-10 1999-11-10 配線基板およびその導波管との接続構造

Publications (1)

Publication Number Publication Date
JP2001144512A true JP2001144512A (ja) 2001-05-25

Family

ID=18116344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31997499A Pending JP2001144512A (ja) 1999-11-10 1999-11-10 配線基板およびその導波管との接続構造

Country Status (1)

Country Link
JP (1) JP2001144512A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112131A (ja) * 2002-09-17 2004-04-08 Nec Corp 平面回路−導波管接続構造
WO2007091470A1 (ja) * 2006-02-06 2007-08-16 Mitsubishi Electric Corporation 高周波モジュール
JP2013081009A (ja) * 2011-09-30 2013-05-02 Toshiba Corp 高周波線路−導波管変換器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112131A (ja) * 2002-09-17 2004-04-08 Nec Corp 平面回路−導波管接続構造
WO2007091470A1 (ja) * 2006-02-06 2007-08-16 Mitsubishi Electric Corporation 高周波モジュール
US8040286B2 (en) 2006-02-06 2011-10-18 Mitsubishi Electric Corporation High frequency module
JP2013081009A (ja) * 2011-09-30 2013-05-02 Toshiba Corp 高周波線路−導波管変換器

Similar Documents

Publication Publication Date Title
US6870438B1 (en) Multi-layered wiring board for slot coupling a transmission line to a waveguide
JP3266491B2 (ja) 高周波用パッケージ
EP0874415B1 (en) High-frequency package
JP4261726B2 (ja) 配線基板、並びに配線基板と導波管との接続構造
JP3427040B2 (ja) 高周波用パッケージ
US20020074654A1 (en) Wiring substrate, wiring board, and wiring substrate mounting structure
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JPH10303333A (ja) 高周波用パッケージ
JP2009010149A (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP3464118B2 (ja) 高周波用パッケージの接続構造
JP2001144512A (ja) 配線基板およびその導波管との接続構造
JP2001217618A (ja) 配線基板およびその導波管との接続構造
JP2002185222A (ja) 配線基板
JP3398314B2 (ja) 高周波用パッケージおよびその接続構造
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3681950B2 (ja) 配線基板およびその導波管との接続構造
JP3628238B2 (ja) 配線基板およびその導波管との接続構造
JP3605257B2 (ja) 高周波パッケージの接続構造
JP3464119B2 (ja) 高周波用パッケージ及びその接続構造
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP2004297465A (ja) 高周波用パッケージ
JP3439967B2 (ja) 高周波半導体素子用パッケージ
JP3493278B2 (ja) 高周波用パッケージの接続構造
US11764451B2 (en) Waveguide structure

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050407

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050412

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050422