JP3396137B2 - コンデンサおよびその作製方法 - Google Patents
コンデンサおよびその作製方法Info
- Publication number
- JP3396137B2 JP3396137B2 JP27453096A JP27453096A JP3396137B2 JP 3396137 B2 JP3396137 B2 JP 3396137B2 JP 27453096 A JP27453096 A JP 27453096A JP 27453096 A JP27453096 A JP 27453096A JP 3396137 B2 JP3396137 B2 JP 3396137B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- opening
- capacitor
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロエレクト
ロニック・デバイスのコンデンサに関するものである。
特に、本発明は、正確な容量値を有する金属−金属コン
デンサ、およびこのコンデンサを信頼性良く作製する方
法に関するものである。
ロニック・デバイスのコンデンサに関するものである。
特に、本発明は、正確な容量値を有する金属−金属コン
デンサ、およびこのコンデンサを信頼性良く作製する方
法に関するものである。
【０００２】
【従来の技術】コンデンサは、今日の集積回路において
は重要な構成要素である。例えば、集積回路チップ上に
構成されたアナログ回路を有するデバイスにおいて、コ
ンデンサは重要な役割りをはたしており、多くの場合、
減結合を実行するデバイス回路に隣接して設けられる。
しかし、産業上のいくつかの傾向、すなわちデバイス密
度（例えばＶＬＳＩ設計）の増大、および動作信号の周
波数の増大のために、所望の容量特性を実現するのは、
しばしば困難である。第１に、デバイス密度の増大は、
個々のデバイスを最小化することによって主として実現
されているので、コンデンサ構造においても同様に最小
化することが要求され、これは、１単位面積あたり高容
量値であることを非常に重要視している。第２に、より
高い動作周波数は、また、隣接する信号ラインまたはメ
タライゼーション・レベル間に存在する寄生容量および
クロストークのレベルを増大させ、このことが多くのコ
ンデンサについての要求を増大させている。しかし、集
積回路内のまたは集積回路に隣接するコンデンサ・デバ
イスの製造は、ＶＬＳＩ設計パターニング・ルールによ
ってしばしば制限を受ける。このことは、メタライゼー
ション・レベルに近接して設けられたアナログ回路に使
用されるコンデンサについては、特に事実である。
は重要な構成要素である。例えば、集積回路チップ上に
構成されたアナログ回路を有するデバイスにおいて、コ
ンデンサは重要な役割りをはたしており、多くの場合、
減結合を実行するデバイス回路に隣接して設けられる。
しかし、産業上のいくつかの傾向、すなわちデバイス密
度（例えばＶＬＳＩ設計）の増大、および動作信号の周
波数の増大のために、所望の容量特性を実現するのは、
しばしば困難である。第１に、デバイス密度の増大は、
個々のデバイスを最小化することによって主として実現
されているので、コンデンサ構造においても同様に最小
化することが要求され、これは、１単位面積あたり高容
量値であることを非常に重要視している。第２に、より
高い動作周波数は、また、隣接する信号ラインまたはメ
タライゼーション・レベル間に存在する寄生容量および
クロストークのレベルを増大させ、このことが多くのコ
ンデンサについての要求を増大させている。しかし、集
積回路内のまたは集積回路に隣接するコンデンサ・デバ
イスの製造は、ＶＬＳＩ設計パターニング・ルールによ
ってしばしば制限を受ける。このことは、メタライゼー
ション・レベルに近接して設けられたアナログ回路に使
用されるコンデンサについては、特に事実である。
【０００３】前述した要求および制限の点から、現在の
コンデンサ構造は、大きな電圧係数比（ＶＣＲ；ｖｏｌ
ｔａｇｅ ｃｏｅｆｆｉｃｉｅｎｔ ｒａｔｉｏ），寄
生容量，抵抗，またはこれらの組合せによって引き起こ
される著しい非直線性（容量値における）に悩まされて
いる。このような非直線性の存在は、アナログ回路にお
けるコンデンサの作製および有用性をかなり制限してい
る。しかし、このようなコンデンサの特性の改善におい
て提供される解決方法は、ＶＬＳＩ設計パターニング制
限，ＢＥＯＬ（ｂａｃｋ−ｅｎｄ ｏｆ ｔｈｅ ｌｉ
ｎｅ）技術、特別な制限を満足しなければならない。さ
らに、これらの要求を満足する解決方法は、デバイス処
理の複雑性、および得られたデバイスのコストを不当に
増大させてはならない。したがって、この問題の処理に
向けられた構造は、誘電体層および多数のコンデンサ・
プレートの形成に、多数のマスキング工程およびエッチ
ング工程を用いて、問題を解決しようと試みてきた。さ
らに、ＶＬＳＩ設計パターニング・ルールを満足するた
めには、通常、コンデンサ・プレートの１つが、ドープ
ト・ポリシリコンよりなる。この点に関して、このよう
な方法自体が、かなりの欠点に悩まされている。ポリシ
リコン材料は、かなり大きい抵抗を与え、これは、高周
波数動作信号を有するデバイスにおいて特に重要な問題
となる。さらに、標準的なＢＥＯＬエッチングは、構造
的不規則性を、しばしば作り出している。この構造的不
規則性は、一定の容量値のコンデンサを反覆的に信頼性
良く製造する能力を減じる。
コンデンサ構造は、大きな電圧係数比（ＶＣＲ；ｖｏｌ
ｔａｇｅ ｃｏｅｆｆｉｃｉｅｎｔ ｒａｔｉｏ），寄
生容量，抵抗，またはこれらの組合せによって引き起こ
される著しい非直線性（容量値における）に悩まされて
いる。このような非直線性の存在は、アナログ回路にお
けるコンデンサの作製および有用性をかなり制限してい
る。しかし、このようなコンデンサの特性の改善におい
て提供される解決方法は、ＶＬＳＩ設計パターニング制
限，ＢＥＯＬ（ｂａｃｋ−ｅｎｄ ｏｆ ｔｈｅ ｌｉ
ｎｅ）技術、特別な制限を満足しなければならない。さ
らに、これらの要求を満足する解決方法は、デバイス処
理の複雑性、および得られたデバイスのコストを不当に
増大させてはならない。したがって、この問題の処理に
向けられた構造は、誘電体層および多数のコンデンサ・
プレートの形成に、多数のマスキング工程およびエッチ
ング工程を用いて、問題を解決しようと試みてきた。さ
らに、ＶＬＳＩ設計パターニング・ルールを満足するた
めには、通常、コンデンサ・プレートの１つが、ドープ
ト・ポリシリコンよりなる。この点に関して、このよう
な方法自体が、かなりの欠点に悩まされている。ポリシ
リコン材料は、かなり大きい抵抗を与え、これは、高周
波数動作信号を有するデバイスにおいて特に重要な問題
となる。さらに、標準的なＢＥＯＬエッチングは、構造
的不規則性を、しばしば作り出している。この構造的不
規則性は、一定の容量値のコンデンサを反覆的に信頼性
良く製造する能力を減じる。
【０００４】
【発明が解決しようとする課題】したがって、マイクロ
エレクトロニック・デバイスのメタライゼーション・レ
ベル内のような、集積回路内に用いることのできる、単
位表面積あたり高容量値を有するコンデンサ構造が必要
とされる。低ＶＣＲ、特に１０ｐｐｍ／Ｖより小さいＶ
ＣＲを有するコンデンサ構造がさらに必要とされてい
る。容量値が１％以下で変化するコンデンサ構造がさら
に必要とされている。標準的なＢＥＯＬ処理技術を用い
るコンデンサ構造のような、ＶＬＳＩ設計パターニング
・ルールと両立するコンデンサ構造を製造する方法がさ
らに必要とされている。正確な容量値のコンデンサ構造
を信頼性良く且つ反覆して製造できる方法が必要とされ
ている。
エレクトロニック・デバイスのメタライゼーション・レ
ベル内のような、集積回路内に用いることのできる、単
位表面積あたり高容量値を有するコンデンサ構造が必要
とされる。低ＶＣＲ、特に１０ｐｐｍ／Ｖより小さいＶ
ＣＲを有するコンデンサ構造がさらに必要とされてい
る。容量値が１％以下で変化するコンデンサ構造がさら
に必要とされている。標準的なＢＥＯＬ処理技術を用い
るコンデンサ構造のような、ＶＬＳＩ設計パターニング
・ルールと両立するコンデンサ構造を製造する方法がさ
らに必要とされている。正確な容量値のコンデンサ構造
を信頼性良く且つ反覆して製造できる方法が必要とされ
ている。
【０００５】
【課題を解決するための手段】本発明の一態様は、凹部
を有する第１の絶縁体層を形成し、凹部内に金属を付着
し、金属を平坦化して、第１の金属層を形成することに
よって、半導体デバイス内にコンデンサを作製する方法
に関する。誘電体層を、第１の金属層上に形成し、続い
て、第１の金属層とは絶縁された第２の金属層を形成す
る。第２の金属層は、半導体デバイス上に、第２の絶縁
体層を付着し、第２の絶縁体層内であって、誘電体層上
に、第１の開口をエッチングし、第１の開口内に金属を
付着し、平坦化する。
を有する第１の絶縁体層を形成し、凹部内に金属を付着
し、金属を平坦化して、第１の金属層を形成することに
よって、半導体デバイス内にコンデンサを作製する方法
に関する。誘電体層を、第１の金属層上に形成し、続い
て、第１の金属層とは絶縁された第２の金属層を形成す
る。第２の金属層は、半導体デバイス上に、第２の絶縁
体層を付着し、第２の絶縁体層内であって、誘電体層上
に、第１の開口をエッチングし、第１の開口内に金属を
付着し、平坦化する。
【０００６】本発明の他の態様は、半導体基板上に第１
の平坦化された絶縁体層を形成し、第１の絶縁体層上
に、第１の金属層を形成することによって、半導体デバ
イス内にコンデンサを作製する方法に関する。第１の金
属層の一部上に誘電体層を形成し、第１の金属層の露出
部分および誘電体層上に、第２の金属層を形成する。第
１の金属層および第２の金属層をパターニングして、誘
電体層上の第２の金属層の一部から金属プレートと、第
１および第２の金属層の一部を構成する個別コンタクト
とを形成する。
の平坦化された絶縁体層を形成し、第１の絶縁体層上
に、第１の金属層を形成することによって、半導体デバ
イス内にコンデンサを作製する方法に関する。第１の金
属層の一部上に誘電体層を形成し、第１の金属層の露出
部分および誘電体層上に、第２の金属層を形成する。第
１の金属層および第２の金属層をパターニングして、誘
電体層上の第２の金属層の一部から金属プレートと、第
１および第２の金属層の一部を構成する個別コンタクト
とを形成する。
【０００７】本発明の他の態様は、コンタクト・パッド
を有する第１の絶縁体層を形成し、第１の開口を有し、
前記コンタクト・パッドを露出させる第２の絶縁体層を
形成することによって、半導体デバイスの単一絶縁体層
内にコンデンサを作製する方法に関する。第１の開口の
内面上に第１の金属層を形成し、第１の金属層上に、誘
電体層を形成する。第１の開口の未充填部分内に金属を
付着することによって、第２の金属層を形成し、半導体
デバイスを平坦化する。
を有する第１の絶縁体層を形成し、第１の開口を有し、
前記コンタクト・パッドを露出させる第２の絶縁体層を
形成することによって、半導体デバイスの単一絶縁体層
内にコンデンサを作製する方法に関する。第１の開口の
内面上に第１の金属層を形成し、第１の金属層上に、誘
電体層を形成する。第１の開口の未充填部分内に金属を
付着することによって、第２の金属層を形成し、半導体
デバイスを平坦化する。
【０００８】本発明のさらに他の態様は、第１の平坦化
絶縁体層と、この上に第１のメタライゼーション層とを
形成することによって、半導体デバイス内にコンデンサ
を作製する方法に関する。半導体デバイス上に形成され
た第２の絶縁体層をエッチングして、トレンチおよびス
タッド開口を形成して、第１のメタライゼーション層を
露出させる。トレンチの内面上に誘電体層を形成し、ト
レンチを金属で充填して、金属プレートを形成する。半
導体デバイスを平坦化し、第２の金属プレートと接触す
る第２の絶縁体層上に第２のメタライゼーション層を形
成する。
絶縁体層と、この上に第１のメタライゼーション層とを
形成することによって、半導体デバイス内にコンデンサ
を作製する方法に関する。半導体デバイス上に形成され
た第２の絶縁体層をエッチングして、トレンチおよびス
タッド開口を形成して、第１のメタライゼーション層を
露出させる。トレンチの内面上に誘電体層を形成し、ト
レンチを金属で充填して、金属プレートを形成する。半
導体デバイスを平坦化し、第２の金属プレートと接触す
る第２の絶縁体層上に第２のメタライゼーション層を形
成する。
【０００９】本発明の他の態様は、半導体デバイスの単
一絶縁体層内のコンデンサに関する。第１の絶縁体層上
の第２の絶縁体層は、第１の絶縁体層内のコンタクト・
パッド上に配置された充填開口を有している。この開口
は、開口の周辺に隣接する金属層と、金属層上の誘電体
層と、誘電体層上の第２の金属層とにより充填されてい
る。
一絶縁体層内のコンデンサに関する。第１の絶縁体層上
の第２の絶縁体層は、第１の絶縁体層内のコンタクト・
パッド上に配置された充填開口を有している。この開口
は、開口の周辺に隣接する金属層と、金属層上の誘電体
層と、誘電体層上の第２の金属層とにより充填されてい
る。
【００１０】本発明のさらに他の態様は、半導体デバイ
ス内に配置された第１の平坦化金属層を有する第１の絶
縁体層を備える、半導体デバイス内のコンデンサに関す
る。第１の金属層の一部上に誘電体層が設けられ、誘電
体層上に第２の絶縁体層が設けられている。平坦化され
た第２の金属層は、第２の絶縁体層を通って、誘電体層
上に完全に着いている。
ス内に配置された第１の平坦化金属層を有する第１の絶
縁体層を備える、半導体デバイス内のコンデンサに関す
る。第１の金属層の一部上に誘電体層が設けられ、誘電
体層上に第２の絶縁体層が設けられている。平坦化され
た第２の金属層は、第２の絶縁体層を通って、誘電体層
上に完全に着いている。
【００１１】本発明の他の態様は、平坦化された第１の
絶縁体層と、第１の絶縁体層上の第１のメタライゼーシ
ョン・レベルとを有する半導体デバイス内のコンデンサ
に関する。第２の絶縁体層は、第１のメタライゼーショ
ン・レベルにまで延びる充填されたトレンチを有する。
トレンチの周辺に隣接して配置された誘電体層と、誘電
体層上の平坦化された金属層とが、トレンチを充填し、
金属プレートを形成する。金属スタッドは、第２の絶縁
体層を通って、第１のメタライゼーション・レベルまで
延び、第２のメタライゼーション・レベルは、金属プレ
ートと接触する第２の絶縁体層上に配置される。
絶縁体層と、第１の絶縁体層上の第１のメタライゼーシ
ョン・レベルとを有する半導体デバイス内のコンデンサ
に関する。第２の絶縁体層は、第１のメタライゼーショ
ン・レベルにまで延びる充填されたトレンチを有する。
トレンチの周辺に隣接して配置された誘電体層と、誘電
体層上の平坦化された金属層とが、トレンチを充填し、
金属プレートを形成する。金属スタッドは、第２の絶縁
体層を通って、第１のメタライゼーション・レベルまで
延び、第２のメタライゼーション・レベルは、金属プレ
ートと接触する第２の絶縁体層上に配置される。
【００１２】
【発明の実施の形態】本発明の半導体デバイス（その実
施例は、図１に示されている）は、半導体基板１０を備
え、この基板上には、第１の金属プレート１６が形成さ
れた第１の絶縁体層１２が設けられている。第１の絶縁
体層１２上の第２の絶縁体層２０は、第２の金属プレー
ト２４と、スタッド２６とを有している。スタッド２６
は、第２の絶縁体層２０内を延びて、第１の金属プレー
ト１６に接触する。薄い誘電体層１８は、第１金属プレ
ート１６のかなりの部分を覆っており、第２金属プレー
ト２４と第１金属プレート１６との間に配置されてい
る。スタッド２６と第２の金属プレート２４とは、第２
の絶縁体層２０の一部のような絶縁体によって互いに分
離された個別要素である。
施例は、図１に示されている）は、半導体基板１０を備
え、この基板上には、第１の金属プレート１６が形成さ
れた第１の絶縁体層１２が設けられている。第１の絶縁
体層１２上の第２の絶縁体層２０は、第２の金属プレー
ト２４と、スタッド２６とを有している。スタッド２６
は、第２の絶縁体層２０内を延びて、第１の金属プレー
ト１６に接触する。薄い誘電体層１８は、第１金属プレ
ート１６のかなりの部分を覆っており、第２金属プレー
ト２４と第１金属プレート１６との間に配置されてい
る。スタッド２６と第２の金属プレート２４とは、第２
の絶縁体層２０の一部のような絶縁体によって互いに分
離された個別要素である。
【００１３】図示しないが、半導体基板１０は、多数の
能動電子デバイスと、受動電子コンポーネントとを含ん
でいる。本発明の態様をより明瞭に説明し示すために、
下側の半導体回路の特定の構造は、図示していない。し
かし、半導体基板１０は、第１絶縁体層１２の直下にＲ
ＯＸ（埋込み酸化物）層のような、他の絶縁体層を有す
ることもできる。さらに、本発明は、ＢＥＯＬ処理技術
を用い、ＶＬＳＩ設計パターニング・ルールを満足する
ので、本発明のデバイスは、他のメタライゼーション・
レベルの上、またはメタライゼーション・レベル間に製
造することができる。したがって、半導体基板１０それ
自体は、追加のメタライゼーション・レベル，配線レベ
ルを含むことができる。
能動電子デバイスと、受動電子コンポーネントとを含ん
でいる。本発明の態様をより明瞭に説明し示すために、
下側の半導体回路の特定の構造は、図示していない。し
かし、半導体基板１０は、第１絶縁体層１２の直下にＲ
ＯＸ（埋込み酸化物）層のような、他の絶縁体層を有す
ることもできる。さらに、本発明は、ＢＥＯＬ処理技術
を用い、ＶＬＳＩ設計パターニング・ルールを満足する
ので、本発明のデバイスは、他のメタライゼーション・
レベルの上、またはメタライゼーション・レベル間に製
造することができる。したがって、半導体基板１０それ
自体は、追加のメタライゼーション・レベル，配線レベ
ルを含むことができる。
【００１４】図２〜図５に示すように、本発明の半導体
デバイス（正確な容量値を持つコンデンサを有する）
を、信頼性良く且つ反覆的に製造することができる。図
２において、第１の絶縁体層１２を、半導体基板１０上
にコンフォーマルに付着する。本実施例では、第１の絶
縁体層１２は、５００〜２，０００ｎＭの厚さを有して
いる。第１の絶縁体層１２は、化学蒸着（ＣＶＤ）によ
るような、技術上周知の方法によって形成でき、酸化シ
リコン，酸化タンタル，オキシ窒化シリコン，窒化ホウ
素（ＢＮ）を含む（これらに限定されるものではない）
標準的な絶縁材料より構成することができる。
デバイス（正確な容量値を持つコンデンサを有する）
を、信頼性良く且つ反覆的に製造することができる。図
２において、第１の絶縁体層１２を、半導体基板１０上
にコンフォーマルに付着する。本実施例では、第１の絶
縁体層１２は、５００〜２，０００ｎＭの厚さを有して
いる。第１の絶縁体層１２は、化学蒸着（ＣＶＤ）によ
るような、技術上周知の方法によって形成でき、酸化シ
リコン，酸化タンタル，オキシ窒化シリコン，窒化ホウ
素（ＢＮ）を含む（これらに限定されるものではない）
標準的な絶縁材料より構成することができる。
【００１５】第１の絶縁体層１２を形成した後、トレン
チ１４を形成する。このトレンチは、最終的に、第１の
金属プレート１６の領域を定める（図３参照）。パター
ニングされたホトレジストのような保護層を用いて、エ
ッチングを行い、第１の絶縁層１２内に所望寸法のトレ
ンチ１４を形成する。好ましくは、正確な領域のトレン
チの形成を可能とする高異方性エッチングが用いられ
る。トレンチの寸法は、第１の金属プレート１６の所望
寸法に従って指示され、第１金属プレート１６の寸法
は、所望の容量特性と、当業者には既知の他の考察とに
従って変化する。例えば、本実施例のトレンチは、約１
００〜８００ｎＭの深さを有することができる。エッチ
ング後、アニーリング処理を行うことができるが、本発
明では、必要とは考えられない。
チ１４を形成する。このトレンチは、最終的に、第１の
金属プレート１６の領域を定める（図３参照）。パター
ニングされたホトレジストのような保護層を用いて、エ
ッチングを行い、第１の絶縁層１２内に所望寸法のトレ
ンチ１４を形成する。好ましくは、正確な領域のトレン
チの形成を可能とする高異方性エッチングが用いられ
る。トレンチの寸法は、第１の金属プレート１６の所望
寸法に従って指示され、第１金属プレート１６の寸法
は、所望の容量特性と、当業者には既知の他の考察とに
従って変化する。例えば、本実施例のトレンチは、約１
００〜８００ｎＭの深さを有することができる。エッチ
ング後、アニーリング処理を行うことができるが、本発
明では、必要とは考えられない。
【００１６】図３に示すように、次にトレンチ内に、技
術上周知の方法、例えばＣＶＤおよびスパッタリングに
よって、金属を付着する。第１の金属プレート１６を構
成する金属は、所望の容量値，コスト，サーマル・バジ
ェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ），および当業
者に既知の他のファクタに基づき、選ぶことができる。
適切な金属の例は、非高融点金属および高融点金属を含
み、好適な金属は、タングステン，アルミニウム，金，
および銅である。トレンチ１４内へ金属を付着した後、
過剰の金属を、除去し、化学機械的研磨（ＣＭＰ；ｃｈ
ｅｍｉｃａｌｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎ
ｇ）によって、構造を平坦化する。ＣＭＰの実施は、過
剰な金属を除去するだけでなく、第１の絶縁体層１２の
表面と共に、非常に均一な金属表面を与える。適切なＣ
ＭＰ技術の例は、米国特許第４，９８５，９９０号明細
書，米国特許第４，９５６，３１３号明細書，米国特許
第４，９１０，１５５号明細書，米国特許第４，７２
１，５４８号明細書，およびＬａｎｄｉｓ，Ｈ．らの文
献“Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｃｈｅｍｉｃａｌ
−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ｉｎｔ
ｏ ＣＭＯＳ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
Ｍａｎｕｆａｃｔｕｒｉｎｇ，”ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ，Ｖｏｌ．２２０，ｐｐ．１−７（１９９
２）に開示されている。これら文献の内容は、本明細書
の内容として引用される。このようなＣＭＰ技術は、５
０ｎＭ以下の変動で、周囲の絶縁体と共面をなす表面を
有する金属プレートの形成を可能にし、表面不規則性の
小さい、均一なサイズおよび寸法のコンデンサ・プレー
トの信頼性の良い製造方法を与える。このような均一な
金属プレートの作製は、特定の且つ正確な容量値を有す
るコンデンサを反覆して形成する能力を最終的に増強す
る。
術上周知の方法、例えばＣＶＤおよびスパッタリングに
よって、金属を付着する。第１の金属プレート１６を構
成する金属は、所望の容量値，コスト，サーマル・バジ
ェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ），および当業
者に既知の他のファクタに基づき、選ぶことができる。
適切な金属の例は、非高融点金属および高融点金属を含
み、好適な金属は、タングステン，アルミニウム，金，
および銅である。トレンチ１４内へ金属を付着した後、
過剰の金属を、除去し、化学機械的研磨（ＣＭＰ；ｃｈ
ｅｍｉｃａｌｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎ
ｇ）によって、構造を平坦化する。ＣＭＰの実施は、過
剰な金属を除去するだけでなく、第１の絶縁体層１２の
表面と共に、非常に均一な金属表面を与える。適切なＣ
ＭＰ技術の例は、米国特許第４，９８５，９９０号明細
書，米国特許第４，９５６，３１３号明細書，米国特許
第４，９１０，１５５号明細書，米国特許第４，７２
１，５４８号明細書，およびＬａｎｄｉｓ，Ｈ．らの文
献“Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｃｈｅｍｉｃａｌ
−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ｉｎｔ
ｏ ＣＭＯＳ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
Ｍａｎｕｆａｃｔｕｒｉｎｇ，”ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ，Ｖｏｌ．２２０，ｐｐ．１−７（１９９
２）に開示されている。これら文献の内容は、本明細書
の内容として引用される。このようなＣＭＰ技術は、５
０ｎＭ以下の変動で、周囲の絶縁体と共面をなす表面を
有する金属プレートの形成を可能にし、表面不規則性の
小さい、均一なサイズおよび寸法のコンデンサ・プレー
トの信頼性の良い製造方法を与える。このような均一な
金属プレートの作製は、特定の且つ正確な容量値を有す
るコンデンサを反覆して形成する能力を最終的に増強す
る。
【００１７】図４に示すように、次に、薄い誘電体層１
８を、絶縁体層１２および第１の金属プレート１６上
に、ＣＶＤのような技術上周知の方法によって付着す
る。ホトレジストのようなパターニングされた保護層に
よって、誘電体層それ自体を、所望のようにパターニン
グすることができる。好ましくは、誘電体層１８は、第
１の金属プレート１６の一部を未被覆の状態にして、パ
ターニングされる。より好ましくは、誘電体層１８は、
第１の金属プレート１６の両端のみを未被覆の状態にし
て、すべての第１の金属プレート１６のほぼすべてを、
被覆する。誘電体層のパターニングは、好ましくは、エ
ッチングを用いて行うことができる。このエッチング
は、第１の金属プレート１６を構成する金属および第１
の絶縁体層１２を構成する材料の両方に対して、誘電体
層１８を選択的にエッチングする。
８を、絶縁体層１２および第１の金属プレート１６上
に、ＣＶＤのような技術上周知の方法によって付着す
る。ホトレジストのようなパターニングされた保護層に
よって、誘電体層それ自体を、所望のようにパターニン
グすることができる。好ましくは、誘電体層１８は、第
１の金属プレート１６の一部を未被覆の状態にして、パ
ターニングされる。より好ましくは、誘電体層１８は、
第１の金属プレート１６の両端のみを未被覆の状態にし
て、すべての第１の金属プレート１６のほぼすべてを、
被覆する。誘電体層のパターニングは、好ましくは、エ
ッチングを用いて行うことができる。このエッチング
は、第１の金属プレート１６を構成する金属および第１
の絶縁体層１２を構成する材料の両方に対して、誘電体
層１８を選択的にエッチングする。
【００１８】誘電体層は、酸化シリコン，オキシ窒化シ
リコンなどの通常用いられる誘電体材料で構成できる。
誘電体材料の選択および誘電体層の厚さは、所望のコン
デンサ特性，誘電率，エッチング選択比，当業者に既知
の他のファクタに依存する。一般に、薄い誘電体層が好
ましく、本実施例では、約２０〜２００ｎＭの薄い酸化
シリコン膜を用いる。しかし、以下にさらに詳しく説明
するように、誘電体層を構成する材料の選択は、第２の
絶縁体層２０を構成する材料の選択と関連してなされる
べきである。
リコンなどの通常用いられる誘電体材料で構成できる。
誘電体材料の選択および誘電体層の厚さは、所望のコン
デンサ特性，誘電率，エッチング選択比，当業者に既知
の他のファクタに依存する。一般に、薄い誘電体層が好
ましく、本実施例では、約２０〜２００ｎＭの薄い酸化
シリコン膜を用いる。しかし、以下にさらに詳しく説明
するように、誘電体層を構成する材料の選択は、第２の
絶縁体層２０を構成する材料の選択と関連してなされる
べきである。
【００１９】図４において、次に、第２の絶縁体層２０
を、第１の絶縁体層１２，誘電体層１８，および第１の
金属プレート１６の露出部分の上に付着する。好ましく
は、第２の絶縁体層２０は、誘電体層１８に対し選択的
に除去できる材料よりなり、本実施例では、５００〜
２，０００ｎＭの厚さを有している。例えば、誘電体材
料および第２の絶縁体を、互いに良好なエッチング速度
比を有するように選ぶことができる。酸化シリコンおよ
び窒化ホウ素は、本明細書の内容として引用されるＣｏ
ｔｅ，Ｄ．らによる文献“Ｈｉｇｈ Ｓｅｌｅｃｔｉｖ
ｉｔｙ Ｍａｇｎｅｔｉｃａｌｌｙ Ｅｎｈａｎｃｅｄ
Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ｏｆ
Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ Ｆｉｌｍｓ，”Ｊ．Ｅｌ
ｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．（ＵＳＡ），Ｖｏｌ．１
４１，Ｎｏ．１２，（Ｄｅｃｅｍｂｅｒ １９９４）に
記載されているエッチングによって互いに対して選択的
にエッチングできる。
を、第１の絶縁体層１２，誘電体層１８，および第１の
金属プレート１６の露出部分の上に付着する。好ましく
は、第２の絶縁体層２０は、誘電体層１８に対し選択的
に除去できる材料よりなり、本実施例では、５００〜
２，０００ｎＭの厚さを有している。例えば、誘電体材
料および第２の絶縁体を、互いに良好なエッチング速度
比を有するように選ぶことができる。酸化シリコンおよ
び窒化ホウ素は、本明細書の内容として引用されるＣｏ
ｔｅ，Ｄ．らによる文献“Ｈｉｇｈ Ｓｅｌｅｃｔｉｖ
ｉｔｙ Ｍａｇｎｅｔｉｃａｌｌｙ Ｅｎｈａｎｃｅｄ
Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ｏｆ
Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ Ｆｉｌｍｓ，”Ｊ．Ｅｌ
ｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．（ＵＳＡ），Ｖｏｌ．１
４１，Ｎｏ．１２，（Ｄｅｃｅｍｂｅｒ １９９４）に
記載されているエッチングによって互いに対して選択的
にエッチングできる。
【００２０】図５に示すように、次に、第２の絶縁体層
２０の部分を選択的に除去して、第２の絶縁体層内に延
びる所望の開口２２を形成する。第２の絶縁体層２０内
の開口は、パターニングされたホトレジストおよび適切
な選択的異方性エッチングによって、作製することがで
きる。前述したように、開口２２ａ，２２ｂは、それぞ
れ、誘電体層１８の部分および第１の金属プレート１６
を露出させ、第２の金属プレートおよびコンタクトの領
域を定める。第２金属プレートのための開口２２ａは、
第１の金属プレートから電気的に絶縁されなければなら
ず、好ましくは、全体が誘電体層１８上に配置される。
コンタクト開口２２ｂは、第１金属プレート１６の両端
の露出部上に配置される。図５に示すように第１の金属
プレート１６を露出させる開口２２ｂは、第１金属プレ
ート１６に隣接する第１絶縁体層１２内に延びており、
第１の金属プレートの側端を露出させる。本実施例で
は、金属プレート１６の外側端を約５００〜７００ｎＭ
越えて延びて、十分なコンタクトを確保している。さら
に、各開口２２は、互いに電気的に絶縁されなければな
らない。これは、各開口２２間に第２の絶縁体層２０の
一部を保持することによって、行うことができる。本実
施例では、開口２２ａ，２２ｂは、第２絶縁体層２０の
１，０００ｎＭ領域によって分離される。好ましくは、
開口２２を形成するのに用いられるエッチングは、前述
したように、第２の絶縁体層を構成する材料と誘電体材
料との間の良好なエッチング速度比を有し、および同様
に金属に対し良好なエッチング速度比を有している。
２０の部分を選択的に除去して、第２の絶縁体層内に延
びる所望の開口２２を形成する。第２の絶縁体層２０内
の開口は、パターニングされたホトレジストおよび適切
な選択的異方性エッチングによって、作製することがで
きる。前述したように、開口２２ａ，２２ｂは、それぞ
れ、誘電体層１８の部分および第１の金属プレート１６
を露出させ、第２の金属プレートおよびコンタクトの領
域を定める。第２金属プレートのための開口２２ａは、
第１の金属プレートから電気的に絶縁されなければなら
ず、好ましくは、全体が誘電体層１８上に配置される。
コンタクト開口２２ｂは、第１金属プレート１６の両端
の露出部上に配置される。図５に示すように第１の金属
プレート１６を露出させる開口２２ｂは、第１金属プレ
ート１６に隣接する第１絶縁体層１２内に延びており、
第１の金属プレートの側端を露出させる。本実施例で
は、金属プレート１６の外側端を約５００〜７００ｎＭ
越えて延びて、十分なコンタクトを確保している。さら
に、各開口２２は、互いに電気的に絶縁されなければな
らない。これは、各開口２２間に第２の絶縁体層２０の
一部を保持することによって、行うことができる。本実
施例では、開口２２ａ，２２ｂは、第２絶縁体層２０の
１，０００ｎＭ領域によって分離される。好ましくは、
開口２２を形成するのに用いられるエッチングは、前述
したように、第２の絶縁体層を構成する材料と誘電体材
料との間の良好なエッチング速度比を有し、および同様
に金属に対し良好なエッチング速度比を有している。
【００２１】次に、金属を開口内に付着して、第２の金
属プレート２４およびコンタクト２６を形成する。前述
したように、金属を付着し平坦化して、同様に正確な領
域の均一な金属構造を得る。その結果得られた構造は、
図１に示されている。当業者は、周辺コンタクトの代り
に、個別コンタクトを作成することによって、次の配線
レベルがコンデンサを必要に応じてまたぐことができる
ことは、理解できるであろう。次に、第２の金属プレー
ト２４およびコンタクト２６を、同じ配線レベルで、所
望のようにデバイスに相互接続する。
属プレート２４およびコンタクト２６を形成する。前述
したように、金属を付着し平坦化して、同様に正確な領
域の均一な金属構造を得る。その結果得られた構造は、
図１に示されている。当業者は、周辺コンタクトの代り
に、個別コンタクトを作成することによって、次の配線
レベルがコンデンサを必要に応じてまたぐことができる
ことは、理解できるであろう。次に、第２の金属プレー
ト２４およびコンタクト２６を、同じ配線レベルで、所
望のようにデバイスに相互接続する。
【００２２】本発明の他の態様では、上述した方法を変
更して、エッチングの広い選択を用いることができる。
図６において、第１の絶縁体層１２を、半導体基板１０
上に付着し、ＣＭＰによって平坦化する。次に、第１の
金属層１６を、第１の絶縁体層上に付着する。次に、誘
電体層１８を、第１の金属層１６上に付着し、エッチン
グし、続いて第２の金属層３０を付着する。図７に示す
ように、次に、第１の金属層１６および第２の金属層３
０を所望のようにパターニングし、第１の金属層１６か
ら電気的に絶縁された第２の金属プレート２４を形成す
る。本実施例では、第２の金属層は、３００〜５００ｎ
Ｍの厚さを有している。誘電体層１８および第１の絶縁
体層１２は、エッチング停止層として働き、第１の金属
層１６および第２の金属層３０を１回のエッチングでパ
ターニングすることを可能にする。好ましくは、パター
ニングされたホトレジストと、誘電体層１８および第１
の絶縁体層１２を構成する材料に対して金属を選択的に
エッチングするエッチャントとを用いて、金属層をパタ
ーニングする。第２の金属層３０内の開口２７を、誘電
体層１８上に設けて、第２の金属プレート２４を、コン
タクト２５から分離する。コンタクト２５は、第１金属
層１６と接触する第２の金属層３０の部分である。図８
に示すように、金属プレート２４とコンタクト２５と
を、第２の絶縁体層２０の１，０００ｎＭ厚の領域によ
って、互いに電気的に絶縁する。次に、第２の絶縁体層
２０を、デバイス上に付着する。次に、多数の個別の開
口を、第２の絶縁体層２０内にエッチングし、コンタク
R>ト２５および第２の金属プレート２４を露出させる。
次に、開口内に金属を付着し、スタッド２６，２８を形
成する。これらスタッドは、電気的に互いに絶縁されて
いる。次に、スタッドおよび第２の絶縁体層をＣＭＰに
よって平坦化し、第１の金属プレートおよび第２の金属
プレートを、所望のようにデバイスに接続する。
更して、エッチングの広い選択を用いることができる。
図６において、第１の絶縁体層１２を、半導体基板１０
上に付着し、ＣＭＰによって平坦化する。次に、第１の
金属層１６を、第１の絶縁体層上に付着する。次に、誘
電体層１８を、第１の金属層１６上に付着し、エッチン
グし、続いて第２の金属層３０を付着する。図７に示す
ように、次に、第１の金属層１６および第２の金属層３
０を所望のようにパターニングし、第１の金属層１６か
ら電気的に絶縁された第２の金属プレート２４を形成す
る。本実施例では、第２の金属層は、３００〜５００ｎ
Ｍの厚さを有している。誘電体層１８および第１の絶縁
体層１２は、エッチング停止層として働き、第１の金属
層１６および第２の金属層３０を１回のエッチングでパ
ターニングすることを可能にする。好ましくは、パター
ニングされたホトレジストと、誘電体層１８および第１
の絶縁体層１２を構成する材料に対して金属を選択的に
エッチングするエッチャントとを用いて、金属層をパタ
ーニングする。第２の金属層３０内の開口２７を、誘電
体層１８上に設けて、第２の金属プレート２４を、コン
タクト２５から分離する。コンタクト２５は、第１金属
層１６と接触する第２の金属層３０の部分である。図８
に示すように、金属プレート２４とコンタクト２５と
を、第２の絶縁体層２０の１，０００ｎＭ厚の領域によ
って、互いに電気的に絶縁する。次に、第２の絶縁体層
２０を、デバイス上に付着する。次に、多数の個別の開
口を、第２の絶縁体層２０内にエッチングし、コンタク
R>ト２５および第２の金属プレート２４を露出させる。
次に、開口内に金属を付着し、スタッド２６，２８を形
成する。これらスタッドは、電気的に互いに絶縁されて
いる。次に、スタッドおよび第２の絶縁体層をＣＭＰに
よって平坦化し、第１の金属プレートおよび第２の金属
プレートを、所望のようにデバイスに接続する。
【００２３】本発明のさらに他の態様では、方法を変更
して、１つの絶縁レベル内に含まれる精密なコンデンサ
を作製して、基板の表面積の占有を少なくする。図９に
おいて、前述したように、第１の絶縁体層５２内にトレ
ンチを形成し、トレンチ内に金属を付着し、ＣＭＰで平
坦化することによって、コンタクト・パッド５４および
第１のメタライゼーション・レベル５６を、第１の絶縁
体層５２内に設ける。ここで用いられる“コンタクト・
パッド”は、コンデンサのプレートの１つを接触させ
る、導電材料、好ましくは金属と定義される。図１０に
おいて、次に、第２の絶縁体層５８を、メタライゼーシ
ョン・レベル５６，コンタクト・パッド５４，第１の絶
縁体層５２上に付着する。本実施例の第２の絶縁体層
は、５００〜２，０００ｎＭの厚さを有している。図１
０に示すように、次に、第２の絶縁体層５８を、エッチ
ングして、開口６０，６１を形成し、コンタクト・パッ
ド５４およびメタライゼーション・レベル５６をそれぞ
れ露出させる。本実施例では、コンタクト・パッドは、
エッチング停止層として働く。これらの開口６０，６１
は、ホトレジストのようなパターニングされた保護層
と、金属と第２の絶縁体層を構成する絶縁体との間の良
好なエッチング速度比を有する異方性エッチングとを用
いて、作成することができる。図１０に示すように、開
口６０，６１は、コンタクト・パッドおよびメタライゼ
ーション層上にあり、したがって第１のプレート６３
（図１１参照）およびスタッド６４（図１１参照）は、
コンタクト・パッドおよびメタライゼーション層に完全
に着いている（ｆｕｌｌｙ ｌａｎｄｅｄ）。ここで用
いられる“完全に着く”とは、コンタクトが下側の金属
上で完全に規定されていることを意味している。コンデ
ンサ開口６０の好適な寸法は、要求される最終的な容量
値によって決定される。スタッドの寸法は、デバイスの
要件によって制限されるとは考えられないが、利用され
る技術の能力によって制限される。したがって、スタッ
ド開口は、デバイスを製造するのに用いられる特定の技
術によって寸法が変化するであろう。
して、１つの絶縁レベル内に含まれる精密なコンデンサ
を作製して、基板の表面積の占有を少なくする。図９に
おいて、前述したように、第１の絶縁体層５２内にトレ
ンチを形成し、トレンチ内に金属を付着し、ＣＭＰで平
坦化することによって、コンタクト・パッド５４および
第１のメタライゼーション・レベル５６を、第１の絶縁
体層５２内に設ける。ここで用いられる“コンタクト・
パッド”は、コンデンサのプレートの１つを接触させ
る、導電材料、好ましくは金属と定義される。図１０に
おいて、次に、第２の絶縁体層５８を、メタライゼーシ
ョン・レベル５６，コンタクト・パッド５４，第１の絶
縁体層５２上に付着する。本実施例の第２の絶縁体層
は、５００〜２，０００ｎＭの厚さを有している。図１
０に示すように、次に、第２の絶縁体層５８を、エッチ
ングして、開口６０，６１を形成し、コンタクト・パッ
ド５４およびメタライゼーション・レベル５６をそれぞ
れ露出させる。本実施例では、コンタクト・パッドは、
エッチング停止層として働く。これらの開口６０，６１
は、ホトレジストのようなパターニングされた保護層
と、金属と第２の絶縁体層を構成する絶縁体との間の良
好なエッチング速度比を有する異方性エッチングとを用
いて、作成することができる。図１０に示すように、開
口６０，６１は、コンタクト・パッドおよびメタライゼ
ーション層上にあり、したがって第１のプレート６３
（図１１参照）およびスタッド６４（図１１参照）は、
コンタクト・パッドおよびメタライゼーション層に完全
に着いている（ｆｕｌｌｙ ｌａｎｄｅｄ）。ここで用
いられる“完全に着く”とは、コンタクトが下側の金属
上で完全に規定されていることを意味している。コンデ
ンサ開口６０の好適な寸法は、要求される最終的な容量
値によって決定される。スタッドの寸法は、デバイスの
要件によって制限されるとは考えられないが、利用され
る技術の能力によって制限される。したがって、スタッ
ド開口は、デバイスを製造するのに用いられる特定の技
術によって寸法が変化するであろう。
【００２４】コンデンサ開口６０をエッチングした後で
あって、第１の金属プレート６２を構成する金属を付着
する前に、第１の金属プレート６２と接触するのに利用
できる表面領域を拡大するには、コンデンサ開口６０の
浅い拡がりを、デマシン（ｄａｍａｓｃｅｎｃｅ）処理
によって作製することができる。ここで用いる“デマシ
ン処理”は、追加のマスキング工程，エッチング工程，
平坦化工程に関し、このような処理は、Ｃ．Ｗ．Ｋａｎ
ｔａらによる文献“Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈ
ｅ ８ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅ
ｒｅｎｃｅ ｏｎ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ，ｐｐ
ｇ．１４４−１５２（１９９１）”に詳細に開示されて
おり、その内容は本明細書に引用される。本実施例の浅
い拡がりおよび第１のプレート・コンタクト・パッド６
３は、長さを１，０００ｎＭとすることができる。
あって、第１の金属プレート６２を構成する金属を付着
する前に、第１の金属プレート６２と接触するのに利用
できる表面領域を拡大するには、コンデンサ開口６０の
浅い拡がりを、デマシン（ｄａｍａｓｃｅｎｃｅ）処理
によって作製することができる。ここで用いる“デマシ
ン処理”は、追加のマスキング工程，エッチング工程，
平坦化工程に関し、このような処理は、Ｃ．Ｗ．Ｋａｎ
ｔａらによる文献“Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈ
ｅ ８ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅ
ｒｅｎｃｅ ｏｎ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ，ｐｐ
ｇ．１４４−１５２（１９９１）”に詳細に開示されて
おり、その内容は本明細書に引用される。本実施例の浅
い拡がりおよび第１のプレート・コンタクト・パッド６
３は、長さを１，０００ｎＭとすることができる。
【００２５】その後、図１１に示すように、金属を、前
述したように、デバイス上にコンフォーマルに付着し
て、メタライゼーション・スタッド６４，第１の金属プ
レート６２，第１のプレート・コンタクト・パッド６３
を作製する。しかし、金属は好ましくはコンフォーマル
に付着されて、スタッド開口６１を完全に充填し、コン
デンサ開口６０の側部および底部に沿ってのみ付着され
る。本実施例では、スタッド開口６１およびスタッド６
４は、回路配線レベルに接続するのに用いられ、正確に
小さい方法を要求する。したがって、金属“充填材”が
付着すると、開口は隙間無く完全に充填される。コンデ
ンサ開口６０のような大きい開口は、完全には充填され
ない。本実施例では、第１の金属プレート６２は、１５
０ｎＭの厚さを有している。この付着は、技術上周知の
ＣＶＤ技術によって行うことができる。というのは、コ
ンデンサ開口６０は、メタライゼーション開口６１に比
べて、かなり大きいサイズであり、例えば数十平方ミク
ロン対約０．７平方ミクロン以下である。
述したように、デバイス上にコンフォーマルに付着し
て、メタライゼーション・スタッド６４，第１の金属プ
レート６２，第１のプレート・コンタクト・パッド６３
を作製する。しかし、金属は好ましくはコンフォーマル
に付着されて、スタッド開口６１を完全に充填し、コン
デンサ開口６０の側部および底部に沿ってのみ付着され
る。本実施例では、スタッド開口６１およびスタッド６
４は、回路配線レベルに接続するのに用いられ、正確に
小さい方法を要求する。したがって、金属“充填材”が
付着すると、開口は隙間無く完全に充填される。コンデ
ンサ開口６０のような大きい開口は、完全には充填され
ない。本実施例では、第１の金属プレート６２は、１５
０ｎＭの厚さを有している。この付着は、技術上周知の
ＣＶＤ技術によって行うことができる。というのは、コ
ンデンサ開口６０は、メタライゼーション開口６１に比
べて、かなり大きいサイズであり、例えば数十平方ミク
ロン対約０．７平方ミクロン以下である。
【００２６】図１２に示すように、次に、誘電体層６６
を、コンデンサ開口内の金属層上に付着する。例えば、
誘電体層は、半導体デバイス上にコンフォーマルに付着
できる。第１の金属プレート６２の形成に続いて、誘電
体層６６を開口６０内に形成するが、開口６０を完全に
充填しないようにする。本実施例では、誘電体層６６は
１００〜２，０００Åの厚さを有している。次に、開口
６０の残りの部分内であって、誘電体層６６上に、金属
を付着して、開口６０を完全に充填する。これにより、
第２の金属プレート６８を形成する。このようにして、
金属−金属コンデンサが、１つの絶縁体層内に形成され
る。次に、過剰な金属および誘電体層材料を、デバイス
および第２の金属プレートから除去して、ＣＭＰによっ
て平坦化する。
を、コンデンサ開口内の金属層上に付着する。例えば、
誘電体層は、半導体デバイス上にコンフォーマルに付着
できる。第１の金属プレート６２の形成に続いて、誘電
体層６６を開口６０内に形成するが、開口６０を完全に
充填しないようにする。本実施例では、誘電体層６６は
１００〜２，０００Åの厚さを有している。次に、開口
６０の残りの部分内であって、誘電体層６６上に、金属
を付着して、開口６０を完全に充填する。これにより、
第２の金属プレート６８を形成する。このようにして、
金属−金属コンデンサが、１つの絶縁体層内に形成され
る。次に、過剰な金属および誘電体層材料を、デバイス
および第２の金属プレートから除去して、ＣＭＰによっ
て平坦化する。
【００２７】図１３において、次に、１，０００ｎＭ厚
さの酸化シリコンの層のような、第３の絶縁体層７２
を、デバイス上に付着する。第３の絶縁体層７２を、上
述した方法によってパターニングして、第２の金属プレ
ート６８，メタライゼーション・スタッド６４，コンデ
ンサ・プレート６２へのコンタクト・パッド６３を、露
出させる。第２金属プレート６８への開口は、誘電体層
６６の外周辺内に完全に、好ましくは第２の金属プレー
ト６８上に完全に配置されなければならない。第３の絶
縁体層７２内に形成され、第１の金属プレート６２，第
２の金属プレート６８，メタライゼーション・スタッド
６４を露出させる開口を、次のようにエッチングする。
すなわち、開口内に金属が付着されるとき、個々のコン
タクト７４，７６，７８は、互いに電気的に絶縁され、
それらの間には絶縁体の領域を有している。次に、コン
タクト７４，７６，７８を用いて、メタライゼーション
層５６，第１の金属プレート５４，第２金属プレート６
８を、デバイスに所望のように接続する。
さの酸化シリコンの層のような、第３の絶縁体層７２
を、デバイス上に付着する。第３の絶縁体層７２を、上
述した方法によってパターニングして、第２の金属プレ
ート６８，メタライゼーション・スタッド６４，コンデ
ンサ・プレート６２へのコンタクト・パッド６３を、露
出させる。第２金属プレート６８への開口は、誘電体層
６６の外周辺内に完全に、好ましくは第２の金属プレー
ト６８上に完全に配置されなければならない。第３の絶
縁体層７２内に形成され、第１の金属プレート６２，第
２の金属プレート６８，メタライゼーション・スタッド
６４を露出させる開口を、次のようにエッチングする。
すなわち、開口内に金属が付着されるとき、個々のコン
タクト７４，７６，７８は、互いに電気的に絶縁され、
それらの間には絶縁体の領域を有している。次に、コン
タクト７４，７６，７８を用いて、メタライゼーション
層５６，第１の金属プレート５４，第２金属プレート６
８を、デバイスに所望のように接続する。
【００２８】本発明のさらに他の態様によれば、コンデ
ンサを、短絡リードおよびスタッドを経て隣接する配線
レベルに接続することができる。図１４に示すように、
第１の金属プレート１０２およびメタライゼーション・
レベル１０４を、前述したように、半導体基板１０上の
第１の絶縁体層１００内に形成する。例えば、トレンチ
を絶縁体層１００内にエッチングし、続いてトレンチ内
に金属を付着し、ＣＭＰによってデバイスを平坦化す
る。第１金属プレートの寸法は、容量値によって決定さ
れる。図１５において、次に、誘電体層１０６を付着
し、所望のようにパターニングし、好ましくはメタライ
ゼーション層の一部上から除去し、第１の金属プレート
１０２上に完全に着くように残す。次に、第２の絶縁体
層１０８を、デバイス上に付着する。誘電体層および第
２の絶縁体層を構成する材料は、互いに選択的にエッチ
ングされ得ることが望ましい。次に、第２の絶縁体層１
０８を、パターニングされたレジストによってエッチン
グして、開口１１０，１１２を形成し、誘電体層１０６
およびメタライゼーション層１０４をそれぞれ露出させ
る。しかし、大きいエッチング速度比から利益を得るに
は、別個の工程でエッチングを行うことができる。例え
ば、第１のエッチングを用いて、誘電体層を露出させ、
第２のエッチングを用いて、メタライゼーション層１０
４を露出させる。第２の金属プレート開口１１０は、誘
電体層上に完全に着いて、コンデンサの短絡を防止しな
ければならず、誘電体層が第１の金属プレート１０２の
周辺を越えて延びてはならない。標準的なダマシン処理
（追加のマスキングおよびエッチング）を用いて、リー
ド・トレンチ１１４を作成する。このトレンチは、開口
１１０と開口１１２とを接続する。図１６に示すよう
に、次に、開口１１０，１１２およびトレンチ１１４内
に、金属を付着し、構造を平坦化する。これにより、第
２の金属プレート１１１，メタライゼーション・スタッ
ド１１３，リード１１５を形成する。
ンサを、短絡リードおよびスタッドを経て隣接する配線
レベルに接続することができる。図１４に示すように、
第１の金属プレート１０２およびメタライゼーション・
レベル１０４を、前述したように、半導体基板１０上の
第１の絶縁体層１００内に形成する。例えば、トレンチ
を絶縁体層１００内にエッチングし、続いてトレンチ内
に金属を付着し、ＣＭＰによってデバイスを平坦化す
る。第１金属プレートの寸法は、容量値によって決定さ
れる。図１５において、次に、誘電体層１０６を付着
し、所望のようにパターニングし、好ましくはメタライ
ゼーション層の一部上から除去し、第１の金属プレート
１０２上に完全に着くように残す。次に、第２の絶縁体
層１０８を、デバイス上に付着する。誘電体層および第
２の絶縁体層を構成する材料は、互いに選択的にエッチ
ングされ得ることが望ましい。次に、第２の絶縁体層１
０８を、パターニングされたレジストによってエッチン
グして、開口１１０，１１２を形成し、誘電体層１０６
およびメタライゼーション層１０４をそれぞれ露出させ
る。しかし、大きいエッチング速度比から利益を得るに
は、別個の工程でエッチングを行うことができる。例え
ば、第１のエッチングを用いて、誘電体層を露出させ、
第２のエッチングを用いて、メタライゼーション層１０
４を露出させる。第２の金属プレート開口１１０は、誘
電体層上に完全に着いて、コンデンサの短絡を防止しな
ければならず、誘電体層が第１の金属プレート１０２の
周辺を越えて延びてはならない。標準的なダマシン処理
（追加のマスキングおよびエッチング）を用いて、リー
ド・トレンチ１１４を作成する。このトレンチは、開口
１１０と開口１１２とを接続する。図１６に示すよう
に、次に、開口１１０，１１２およびトレンチ１１４内
に、金属を付着し、構造を平坦化する。これにより、第
２の金属プレート１１１，メタライゼーション・スタッ
ド１１３，リード１１５を形成する。
【００２９】上述した方法を変更して、エッチングの広
い選択を利用することもできる。図１７において、第１
の絶縁体層１００内に、第１の金属プレート１０２およ
び第１のメタライゼーション層１０４を形成した後、第
１の金属プレート１０２の周辺を、パターニングされた
レジストで保護し、第１金属プレート１０２の中央部の
みを露出した状態で残す。次に、第１の金属プレート１
０２の露出部分を、異方性エッチングで除去して、トレ
ンチを形成する。これは、誘電体層１０６と第２の絶縁
体層１０８との間を選択的にエッチングするエッチャン
トの使用を避ける。ＴＥＯＳ（テトラエトキシシラン）
のような誘電体材料を、トレンチ内に付着し、デバイス
を平坦化する。これにより、第１の金属プレート１０２
内に誘電体層１０６を形成する。その後、第２の金属プ
レート１１１，スタッド１１３，リード１１５を前述し
たように形成し、図１７に示す構造を得る。
い選択を利用することもできる。図１７において、第１
の絶縁体層１００内に、第１の金属プレート１０２およ
び第１のメタライゼーション層１０４を形成した後、第
１の金属プレート１０２の周辺を、パターニングされた
レジストで保護し、第１金属プレート１０２の中央部の
みを露出した状態で残す。次に、第１の金属プレート１
０２の露出部分を、異方性エッチングで除去して、トレ
ンチを形成する。これは、誘電体層１０６と第２の絶縁
体層１０８との間を選択的にエッチングするエッチャン
トの使用を避ける。ＴＥＯＳ（テトラエトキシシラン）
のような誘電体材料を、トレンチ内に付着し、デバイス
を平坦化する。これにより、第１の金属プレート１０２
内に誘電体層１０６を形成する。その後、第２の金属プ
レート１１１，スタッド１１３，リード１１５を前述し
たように形成し、図１７に示す構造を得る。
【００３０】本発明のさらに他の態様によれば、第１の
絶縁体層１３０を、半導体基板１０上に付着し、デバイ
スをＣＭＰで平坦化する。その上に、第１のメタライゼ
ーション・レベルまたは配線レベル１３２を付着し、所
望のようにパターニングする。次に、第２の絶縁体層１
３４を、ＣＶＤによってデバイス上に形成する。好まし
くは、第２の絶縁体層１３４は、５００〜２，０００ｎ
Ｍ厚の酸化シリコンの層である。パターニングされたホ
トレジストを用いて、コンデンサ開口１３５を、第２絶
縁体層１３４内にエッチングする。次に、デバイス上
に、コンデンサ開口１３５の側部および底部に沿って、
誘電体層材料をコンフォーマルに付着し、誘電体層１３
６を形成する。誘電体層１３６の厚さは、好適な誘電体
層が１５０ｎＭ厚のＴＥＯＳ層により構成されるが、前
述したファクタに従って変化する。しかし、誘電体層１
３６は、十分に薄く、コンデンサ開口１３５のかなりの
部分は、充填されないまま残される。次に、図１９に示
すように、標準的なＢＥＯＬ技術を用いて、コンタクト
開口１３８を、所望のように形成して、第１のメタライ
ゼーション層１３２を露出させる。次に、タングステン
のような金属を、デバイス上にコンフォーマルに付着し
て、コンデンサ開口１３５およびコンタクト開口１３８
の残りの部分を充填する。次に、デバイスをＣＭＰで平
坦化して、非常に均一な第２の金属プレート１４０およ
びメタライゼーション・コンタクト１４２を形成する。
その結果得られた構造を、図２０に示す。次に、図２１
におおいて、次に、第２のメタライゼーション層１４４
を平坦化された構造上に付着し、パターニングして、第
２のメタライゼーション・レベル１４４が、第２の金属
プレート１４０に電気的に接触するようにする。続い
て、第３の絶縁体層１４６と、第１のメタライゼーショ
ン・レベル１３２に電気的に接続されるコンタクト１４
８とを、デバイス上に所望のように作製し、さらにその
上に追加のメタライゼーション・レベルを作製する。当
業者は、この金属−金属コンデンサを、いかなる２つの
隣接メタライゼーション・レベル間にも作製できること
を、理解するであろう。
絶縁体層１３０を、半導体基板１０上に付着し、デバイ
スをＣＭＰで平坦化する。その上に、第１のメタライゼ
ーション・レベルまたは配線レベル１３２を付着し、所
望のようにパターニングする。次に、第２の絶縁体層１
３４を、ＣＶＤによってデバイス上に形成する。好まし
くは、第２の絶縁体層１３４は、５００〜２，０００ｎ
Ｍ厚の酸化シリコンの層である。パターニングされたホ
トレジストを用いて、コンデンサ開口１３５を、第２絶
縁体層１３４内にエッチングする。次に、デバイス上
に、コンデンサ開口１３５の側部および底部に沿って、
誘電体層材料をコンフォーマルに付着し、誘電体層１３
６を形成する。誘電体層１３６の厚さは、好適な誘電体
層が１５０ｎＭ厚のＴＥＯＳ層により構成されるが、前
述したファクタに従って変化する。しかし、誘電体層１
３６は、十分に薄く、コンデンサ開口１３５のかなりの
部分は、充填されないまま残される。次に、図１９に示
すように、標準的なＢＥＯＬ技術を用いて、コンタクト
開口１３８を、所望のように形成して、第１のメタライ
ゼーション層１３２を露出させる。次に、タングステン
のような金属を、デバイス上にコンフォーマルに付着し
て、コンデンサ開口１３５およびコンタクト開口１３８
の残りの部分を充填する。次に、デバイスをＣＭＰで平
坦化して、非常に均一な第２の金属プレート１４０およ
びメタライゼーション・コンタクト１４２を形成する。
その結果得られた構造を、図２０に示す。次に、図２１
におおいて、次に、第２のメタライゼーション層１４４
を平坦化された構造上に付着し、パターニングして、第
２のメタライゼーション・レベル１４４が、第２の金属
プレート１４０に電気的に接触するようにする。続い
て、第３の絶縁体層１４６と、第１のメタライゼーショ
ン・レベル１３２に電気的に接続されるコンタクト１４
８とを、デバイス上に所望のように作製し、さらにその
上に追加のメタライゼーション・レベルを作製する。当
業者は、この金属−金属コンデンサを、いかなる２つの
隣接メタライゼーション・レベル間にも作製できること
を、理解するであろう。
【００３１】本発明を、好適な実施例により説明した
が、本発明はこれらの特定の実施例に限定されるもので
はなく本発明の趣旨と範囲から逸脱することなく、種々
の変更が可能なことは、当業者には理解できるであろ
う。
が、本発明はこれらの特定の実施例に限定されるもので
はなく本発明の趣旨と範囲から逸脱することなく、種々
の変更が可能なことは、当業者には理解できるであろ
う。
【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）半導体デバイス内にコンデンサを作製する方法に
おいて、凹部を有する第１の絶縁体層を半導体基板上に
形成し、前記凹部内に金属を付着し、前記金属を平坦化
して、第１の金属プレートを形成し、該第１の金属プレ
ートの端の一部を除く残部の上に、誘電体層を形成し、
前記第１の絶縁体層、前記第１の金属プレートの一部及
び前記誘電体層の上に第２の絶縁体層を形成し、前記第
２の絶縁体層に、前記誘電体層のみを露出する第１の開
口及び少なくとも前記第１の金属プレートの一部を露出
する第２の開口を形成し、前記第１の開口及び前記第２
の開口内に金属を付着することを特徴とするコンデンサ
の作製方法。 （２）前記凹部を有する前記第１の絶縁体層の形成は、
該第１の絶縁体層を付着し、その中にトレンチをエッチ
ングすることよりなる、前記（１）記載のコンデンサの
作製方法。 （３）前記凹部内の前記金属の平坦化は、前記金属を化
学機械的に研磨することよりなる、前記（１）記載のコ
ンデンサの作製方法。 （４）前記第１の開口及び前記第２の開口内の前記金属
の平坦化は、前記金属を化学機械的に研磨することより
なる、前記（１）記載のコンデンサの作製方法。 （５）半導体デバイス内にコンデンサを作製する方法に
おいて、第１の金属プレート用の凹部及びメタライゼー
ション・レベル用の凹部を有する第１の絶縁体層を半導
体基板上に形成し、前記第１の金属プレート用の凹部及
びメタライゼーション・レベル用の凹部内に金属を付着
し、該金属を平坦化して、前記第１の金属プレート及び
前記メタライゼーション・レベルを形成し、前記第１の
金属プレートの上に誘電体層を形成し、前記第１の絶縁
体層及び前記誘電体層の上に第２の絶縁体層を形成し、
前記誘電体層を露出する第１の開口、前記メタライゼー
ション・レベルを露出する第２の開口並びに前記第１の
開口の上部と前記第２の開口の上部とを接続するリード
・トレンチを前記第２の絶縁体層に形成し、前記第１の
開口、前記第２の開口及び前記リード・トレンチ内に金
属を付着し、前記第１の開口内に第２の金属プレートを
形成し、前記第２の開口内にスタッドを形成し、そして
前記リード・トレンチ内にリードを形成することを特徴
とするコンデンサの作製方法。 （６）前記第１の金属プレート上への前記誘電体層の形
成は、前記第１の金属プレート及び前記第１の絶縁体層
の上に誘電体材料を付着し、前記誘電体材料をエッチン
グでパターニングすることよりなる、前記（５）記載の
コンデンサの作製方法。 （７）前記第１の金属プレート上に前記誘電体層を形成
する代わりに、前記第１の金属プレートにトレンチをエ
ッチングし、該トレンチ内に前記誘電体材料を付着し、
該誘電体材料を平坦化することよりなる、前記（５）記
載のコンデンサの作製方法。 （８）半導体デバイス内にコンデンサを作製する方法に
おいて、半導体基板上に第１の平坦化された絶縁体層を
形成し、前記第１の絶縁体層上に、第１の金属層を形成
し、該第１の金属層の一部上に誘電体層を形成し、前記
第１の金属層および前記誘電体層上に、第２の金属層を
形成して、前記誘電体層を前記第１の金属層及び前記第
２の金属層で囲み、前記第１の金属層および前記第２の
金属層をパターニングして、前記誘電体層のみに接触す
る金属プレート並びに該金属プレートから離れ且つ前記
第１の金属層及び前記誘電体層に接触するコンタクトを
形成することを特徴とするコンデンサの作製方法。 （９）前記半導体デバイス上に第２の絶縁体層を付着
し、前記第２の絶縁体層を通る個別の第１および第２の
金属スタッドを形成し、前記第１のスタッドを、前記金
属プレート上に配置し、前記第２のスタッドを、前記コ
ンタクト上に配置する、前記（８）記載のコンデンサの
作製方法。 （１０）前記第１および第２の金属層のパターニング
は、前記第１および第２の金属層を、１回のエッチング
でエッチングする、前記（８）記載のコンデンサの作製
方法。 （１１）半導体デバイスの単一絶縁層内にコンデンサを
作製する方法において、コンタクト・パッドを有する第
１の絶縁体層を半導体基板上に形成し、前記第１の絶縁
体層の上及び前記コンタクト・パッドの上に第２の絶縁
体層を形成し、該第２の絶縁体層は、前記第１の絶縁体
層の表面を露出せずに前記コンタクト・パッドを露出さ
せる第１の開口を有しており、該第１の開口の側壁及び
前記露出されたコンタクト・パッドの上に第１の金属プ
レートを形成し、前記第１の開口の側壁及び前記露出さ
れたコンタクト・パッドの上に形成された前記第１の金
属プレートの上に、誘電体層を形成し、該誘電体層の形
成後の前記第１の開口の未充填部分内に金属を付着し
て、第２の金属プレートを形成し、前記半導体デバイス
を平坦化する、ことを特徴とするコンデンサの作製方
法。 （１２）前記半導体デバイスの平坦化は、前記半導体デ
バイスの化学機械的研磨よりなる、前記（１１）記載の
コンデンサの作製方法。 （１３）前記第１の金属プレートの形成は、前記半導体
デバイス上に金属をコンフォーマルに付着することより
なる、前記（１１）記載のコンデンサの作製方法。 （１４）前記第１の絶縁体層は、該第１の絶縁体層内に
形成されたメタライゼーション・レベルを有し、さら
に、前記第２の絶縁体層内に第２の開口を作成して、前
記メタライゼーション・レベルを露出させ、前記誘電体
層を形成する前に前記第２の開口に、該開口を完全に充
填するように金属を付着する、前記（１１）記載のコン
デンサの作製方法。 （１５）前記第１の金属プレートの形成および前記第２
の開口内への金属の付着は、前記半導体デバイス上へ金
属をコンフォーマルに付着することよりなり、前記金属
は、前記第２の開口を完全に充填し、前記第１の開口を
部分的に充填する、前記（１４）記載のコンデンサの作
製方法。 （１６）前記第１の金属プレートは、前記第１の開口の
側壁及び前記露出されたコンタクト・パッドの上に形成
されると共に、前記第１の開口の上部から横に延びるコ
ンタクトを形成するように形成される、前記（１３）記
載のコンデンサの作製方法。 （１７）半導体デバイス内にコンデンサを作製する方法
において、半導体デバイス上に第１の絶縁体層を付着
し、前記第１の絶縁体層を平坦化し、前記平坦化された
第１の絶縁体層の上に第１のメタライゼーション層を形
成し、該第１のメタライゼーション層上に、第２の絶縁
体層を付着し、前記第２の絶縁体層内に、前記第１のメ
タライゼーション層を露出するコンデンサ開口を形成
し、前記第２の絶縁体層の上及び前記コンデンサ開口の
内面上に誘電体層を形成し、前記コンデンサ開口から離
れて、前記第１のメタライゼーション層を露出するコン
タクト開口を形成し、前記コンデンサ開口内の前記誘電
体層上に金属を付着し、前記コンデンサ開口を完全に充
填して、金属プレートを形成すると共に、前記コンタク
ト開口内に金属を付着し、前記コンタクト開口を完全に
充填して、メタライゼーション・コンタクトを形成し、
前記半導体デバイスを平坦化し、前記第２の絶縁体層上
に、前記金属プレートと接触させて、第２のメタライゼ
ーション層を形成する、ことを特徴とするコンデンサの
作製方法。 （１８）前記第２のメタライゼーション層上および第２
の絶縁体層上に、第３の絶縁体層を付着し、前記第３の
絶縁体層上に、追加のメタライゼーション・レベルを形
成する、前記（１７）記載のコンデンサの作製方法。 （１９）半導体デバイス上の平坦化された第１の絶縁体
層、および第１の絶縁体層上に設けられたパターニング
された第１の金属層と、前記第１の金属層の少なくとも
一部上の誘電体層と、個別の第１および第２の部分を有
する第２の金属層とを備え、前記第２の金属層の第１の
部分は、前記誘電体層上に完全に着き、前記第２の金属
層の前記第２の部分は、前記第１の金属層と接触し、前
記第１の絶縁体層，前記誘電体層，前記第１の金属層上
の第２の絶縁体層と、前記第２の絶縁体層を通って延び
る、個別の第１および第２の金属スタッドとを備え、前
記第１の金属スタッドは、前記第２の金属層の前記第１
の部分に接続し、第２の金属スタッドは、前記第２の金
属層の第２の部分に接続している、ことを特徴とする半
導体デバイスのコンデンサ。
の事項を開示する。 （１）半導体デバイス内にコンデンサを作製する方法に
おいて、凹部を有する第１の絶縁体層を半導体基板上に
形成し、前記凹部内に金属を付着し、前記金属を平坦化
して、第１の金属プレートを形成し、該第１の金属プレ
ートの端の一部を除く残部の上に、誘電体層を形成し、
前記第１の絶縁体層、前記第１の金属プレートの一部及
び前記誘電体層の上に第２の絶縁体層を形成し、前記第
２の絶縁体層に、前記誘電体層のみを露出する第１の開
口及び少なくとも前記第１の金属プレートの一部を露出
する第２の開口を形成し、前記第１の開口及び前記第２
の開口内に金属を付着することを特徴とするコンデンサ
の作製方法。 （２）前記凹部を有する前記第１の絶縁体層の形成は、
該第１の絶縁体層を付着し、その中にトレンチをエッチ
ングすることよりなる、前記（１）記載のコンデンサの
作製方法。 （３）前記凹部内の前記金属の平坦化は、前記金属を化
学機械的に研磨することよりなる、前記（１）記載のコ
ンデンサの作製方法。 （４）前記第１の開口及び前記第２の開口内の前記金属
の平坦化は、前記金属を化学機械的に研磨することより
なる、前記（１）記載のコンデンサの作製方法。 （５）半導体デバイス内にコンデンサを作製する方法に
おいて、第１の金属プレート用の凹部及びメタライゼー
ション・レベル用の凹部を有する第１の絶縁体層を半導
体基板上に形成し、前記第１の金属プレート用の凹部及
びメタライゼーション・レベル用の凹部内に金属を付着
し、該金属を平坦化して、前記第１の金属プレート及び
前記メタライゼーション・レベルを形成し、前記第１の
金属プレートの上に誘電体層を形成し、前記第１の絶縁
体層及び前記誘電体層の上に第２の絶縁体層を形成し、
前記誘電体層を露出する第１の開口、前記メタライゼー
ション・レベルを露出する第２の開口並びに前記第１の
開口の上部と前記第２の開口の上部とを接続するリード
・トレンチを前記第２の絶縁体層に形成し、前記第１の
開口、前記第２の開口及び前記リード・トレンチ内に金
属を付着し、前記第１の開口内に第２の金属プレートを
形成し、前記第２の開口内にスタッドを形成し、そして
前記リード・トレンチ内にリードを形成することを特徴
とするコンデンサの作製方法。 （６）前記第１の金属プレート上への前記誘電体層の形
成は、前記第１の金属プレート及び前記第１の絶縁体層
の上に誘電体材料を付着し、前記誘電体材料をエッチン
グでパターニングすることよりなる、前記（５）記載の
コンデンサの作製方法。 （７）前記第１の金属プレート上に前記誘電体層を形成
する代わりに、前記第１の金属プレートにトレンチをエ
ッチングし、該トレンチ内に前記誘電体材料を付着し、
該誘電体材料を平坦化することよりなる、前記（５）記
載のコンデンサの作製方法。 （８）半導体デバイス内にコンデンサを作製する方法に
おいて、半導体基板上に第１の平坦化された絶縁体層を
形成し、前記第１の絶縁体層上に、第１の金属層を形成
し、該第１の金属層の一部上に誘電体層を形成し、前記
第１の金属層および前記誘電体層上に、第２の金属層を
形成して、前記誘電体層を前記第１の金属層及び前記第
２の金属層で囲み、前記第１の金属層および前記第２の
金属層をパターニングして、前記誘電体層のみに接触す
る金属プレート並びに該金属プレートから離れ且つ前記
第１の金属層及び前記誘電体層に接触するコンタクトを
形成することを特徴とするコンデンサの作製方法。 （９）前記半導体デバイス上に第２の絶縁体層を付着
し、前記第２の絶縁体層を通る個別の第１および第２の
金属スタッドを形成し、前記第１のスタッドを、前記金
属プレート上に配置し、前記第２のスタッドを、前記コ
ンタクト上に配置する、前記（８）記載のコンデンサの
作製方法。 （１０）前記第１および第２の金属層のパターニング
は、前記第１および第２の金属層を、１回のエッチング
でエッチングする、前記（８）記載のコンデンサの作製
方法。 （１１）半導体デバイスの単一絶縁層内にコンデンサを
作製する方法において、コンタクト・パッドを有する第
１の絶縁体層を半導体基板上に形成し、前記第１の絶縁
体層の上及び前記コンタクト・パッドの上に第２の絶縁
体層を形成し、該第２の絶縁体層は、前記第１の絶縁体
層の表面を露出せずに前記コンタクト・パッドを露出さ
せる第１の開口を有しており、該第１の開口の側壁及び
前記露出されたコンタクト・パッドの上に第１の金属プ
レートを形成し、前記第１の開口の側壁及び前記露出さ
れたコンタクト・パッドの上に形成された前記第１の金
属プレートの上に、誘電体層を形成し、該誘電体層の形
成後の前記第１の開口の未充填部分内に金属を付着し
て、第２の金属プレートを形成し、前記半導体デバイス
を平坦化する、ことを特徴とするコンデンサの作製方
法。 （１２）前記半導体デバイスの平坦化は、前記半導体デ
バイスの化学機械的研磨よりなる、前記（１１）記載の
コンデンサの作製方法。 （１３）前記第１の金属プレートの形成は、前記半導体
デバイス上に金属をコンフォーマルに付着することより
なる、前記（１１）記載のコンデンサの作製方法。 （１４）前記第１の絶縁体層は、該第１の絶縁体層内に
形成されたメタライゼーション・レベルを有し、さら
に、前記第２の絶縁体層内に第２の開口を作成して、前
記メタライゼーション・レベルを露出させ、前記誘電体
層を形成する前に前記第２の開口に、該開口を完全に充
填するように金属を付着する、前記（１１）記載のコン
デンサの作製方法。 （１５）前記第１の金属プレートの形成および前記第２
の開口内への金属の付着は、前記半導体デバイス上へ金
属をコンフォーマルに付着することよりなり、前記金属
は、前記第２の開口を完全に充填し、前記第１の開口を
部分的に充填する、前記（１４）記載のコンデンサの作
製方法。 （１６）前記第１の金属プレートは、前記第１の開口の
側壁及び前記露出されたコンタクト・パッドの上に形成
されると共に、前記第１の開口の上部から横に延びるコ
ンタクトを形成するように形成される、前記（１３）記
載のコンデンサの作製方法。 （１７）半導体デバイス内にコンデンサを作製する方法
において、半導体デバイス上に第１の絶縁体層を付着
し、前記第１の絶縁体層を平坦化し、前記平坦化された
第１の絶縁体層の上に第１のメタライゼーション層を形
成し、該第１のメタライゼーション層上に、第２の絶縁
体層を付着し、前記第２の絶縁体層内に、前記第１のメ
タライゼーション層を露出するコンデンサ開口を形成
し、前記第２の絶縁体層の上及び前記コンデンサ開口の
内面上に誘電体層を形成し、前記コンデンサ開口から離
れて、前記第１のメタライゼーション層を露出するコン
タクト開口を形成し、前記コンデンサ開口内の前記誘電
体層上に金属を付着し、前記コンデンサ開口を完全に充
填して、金属プレートを形成すると共に、前記コンタク
ト開口内に金属を付着し、前記コンタクト開口を完全に
充填して、メタライゼーション・コンタクトを形成し、
前記半導体デバイスを平坦化し、前記第２の絶縁体層上
に、前記金属プレートと接触させて、第２のメタライゼ
ーション層を形成する、ことを特徴とするコンデンサの
作製方法。 （１８）前記第２のメタライゼーション層上および第２
の絶縁体層上に、第３の絶縁体層を付着し、前記第３の
絶縁体層上に、追加のメタライゼーション・レベルを形
成する、前記（１７）記載のコンデンサの作製方法。 （１９）半導体デバイス上の平坦化された第１の絶縁体
層、および第１の絶縁体層上に設けられたパターニング
された第１の金属層と、前記第１の金属層の少なくとも
一部上の誘電体層と、個別の第１および第２の部分を有
する第２の金属層とを備え、前記第２の金属層の第１の
部分は、前記誘電体層上に完全に着き、前記第２の金属
層の前記第２の部分は、前記第１の金属層と接触し、前
記第１の絶縁体層，前記誘電体層，前記第１の金属層上
の第２の絶縁体層と、前記第２の絶縁体層を通って延び
る、個別の第１および第２の金属スタッドとを備え、前
記第１の金属スタッドは、前記第２の金属層の前記第１
の部分に接続し、第２の金属スタッドは、前記第２の金
属層の第２の部分に接続している、ことを特徴とする半
導体デバイスのコンデンサ。
【図１】金属−金属コンデンサの断面図である。
【図２】図１の金属−金属コンデンサの製造における各
工程での断面図である。
工程での断面図である。
【図３】図１の金属−金属コンデンサの製造における各
工程での断面図である。
工程での断面図である。
【図４】図１の金属−金属コンデンサの製造における各
工程での断面図である。
工程での断面図である。
【図５】図１の金属−金属コンデンサの製造における各
工程での断面図である。
工程での断面図である。
【図６】図８の金属−金属コンデンサの製造における各
工程での断面図である。
工程での断面図である。
【図７】図８の金属−金属コンデンサの製造における各
工程での断面図である。
工程での断面図である。
【図８】金属−金属コンデンサの断面図である。
【図９】図１３の金属−金属コンデンサの製造における
各工程での断面図である。
各工程での断面図である。
【図１０】図１３の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図１１】図１３の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図１２】図１３の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図１３】単一絶縁体層内に形成された金属−金属コン
デンサの断面図である。
デンサの断面図である。
【図１４】図１６の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図１５】図１６の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図１６】金属−金属コンデンサの断面図である。
【図１７】金属−金属コンデンサの断面図である。
【図１８】図２１の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図１９】図２１の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図２０】図２１の金属−金属コンデンサの製造におけ
る各工程での断面図である。
る各工程での断面図である。
【図２１】金属−金属コンデンサの断面図である。
１０ 半導体
１２，５２，１００，１３０ 第１の絶縁体層
１６，６２，１０２ 第１の金属プレート
１８，６６，１０６，１３６ 誘電体層
２０，５８，１０８，１３４ 第２の絶縁体層
２４，６８，１１１，１４０ 第２の金属プレート
２５，７４，１４８ コンタクト
２６，６４，１１３ スタッド
５４ コンタクト・パッド
５６ 第１のメタライゼーション・レベル
６０，６１，１１０，１１２，１３５，１３８ 開口
７２，１４６ 第３の絶縁体層
１０４ メタライゼーション層
１１４ リード・トレンチ
１１５ リード
１３２ 配線レベル
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 バディー・エル−カレー
アメリカ合衆国 12533 ニューヨーク
州 ホープウェル ジャンクション ウ
ィマー ロード 106
(72)発明者 ステュアート・アール・マーティン
アメリカ合衆国 05461 バーモント州
ハイネスバーグ ボックス588 アー
ルアール２（番地なし)
(72)発明者 マシュー・ジェレミー・ラッタン
アメリカ合衆国 05468 バーモント州
ミルトンエルマー プレイス 23
(72)発明者 カーター・ウェリング・カアンタ
アメリカ合衆国 05446 バーモント州
コルチェスター グランドビュー ロ
ード 58
(56)参考文献 特開 平２−119170（ＪＰ，Ａ)
特開 平３−211862（ＪＰ，Ａ)
特開 平４−56264（ＪＰ，Ａ)
特開 平５−182966（ＪＰ，Ａ)
特開 平６−97385（ＪＰ，Ａ)
特開 平６−302764（ＪＰ，Ａ)
特開 平６−334118（ＪＰ，Ａ)
特開 平７−211862（ＪＰ，Ａ)
特開 昭64−4056（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 27/04
Claims (18)
- 【請求項１】半導体デバイス内にコンデンサを作製する
方法において、 凹部を有する第１の絶縁体層を半導体基板上に形成し、 前記凹部内に金属を付着し、前記金属を平坦化して、第
１の金属プレートを形成し、 該第１の金属プレートの端の一部を除く残部の上に、誘
電体層を形成し、 前記第１の絶縁体層、前記第１の金属プレートの一部及
び前記誘電体層の上に第２の絶縁体層を形成し、 前記第２の絶縁体層に、前記誘電体層のみを露出する第
１の開口及び少なくとも前記第１の金属プレートの一部
を露出する第２の開口を形成し、 前記第１の開口及び前記第２の開口内に金属を付着する
ことを特徴とするコンデンサの作製方法。 - 【請求項２】前記凹部を有する前記第１の絶縁体層の形
成は、該第１の絶縁体層を付着し、その中にトレンチを
エッチングすることよりなる、請求項１記載のコンデン
サの作製方法。 - 【請求項３】前記凹部内の前記金属の平坦化は、前記金
属を化学機械的に研磨することよりなる、請求項１記載
のコンデンサの作製方法。 - 【請求項４】前記第１の開口及び前記第２の開口内の前
記金属の平坦化は、前記金属を化学機械的に研磨するこ
とよりなる、請求項１記載のコンデンサの作製方法。 - 【請求項５】半導体デバイス内にコンデンサを作製する
方法において、 第１の金属プレート用の凹部及びメタライゼーション・
レベル用の凹部を有する第１の絶縁体層を半導体基板上
に形成し、 前記第１の金属プレート用の凹部及びメタライゼーショ
ン・レベル用の凹部内に金属を付着し、該金属を平坦化
して、前記第１の金属プレート及び前記メタライゼーシ
ョン・レベルを形成し、 前記第１の金属プレートの上に誘電体層を形成し、 前記第１の絶縁体層及び前記誘電体層の上に第２の絶縁
体層を形成し、前記誘電体層を露出する第１の開口、前
記メタライゼーション・レベルを露出する第２の開口並
びに前記第１の開口の上部と前記第２の開口の上部とを
接続するリード・トレンチを前記第２の絶縁体層に形成
し、 前記第１の開口、前記第２の開口及び前記リード・トレ
ンチ内に金属を付着し、前記第１の開口内に第２の金属
プレートを形成し、前記第２の開口内にスタッドを形成
し、そして前記リード・トレンチ内にリードを形成する
ことを特徴とするコンデンサの作製方法。 - 【請求項６】前記第１の金属プレート上への前記誘電体
層の形成は、前記第１の金属プレート及び前記第１の絶
縁体層の上に誘電体材料を付着し、前記誘電体材料をエ
ッチングでパターニングすることよりなる、請求項５記
載のコンデンサの作製方法。 - 【請求項７】前記第１の金属プレート上に前記誘電体層
を形成する代わりに、前記第１の金属プレートにトレン
チをエッチングし、該トレンチ内に前記誘電体材料を付
着し、該誘電体材料を平坦化することよりなる、請求項
５記載のコンデンサの作製方法。 - 【請求項８】半導体デバイス内にコンデンサを作製する
方法において、 半導体基板上に第１の平坦化された絶縁体層を形成し、 前記第１の絶縁体層上に、第１の金属層を形成し、 該第１の金属層の一部上に誘電体層を形成し、 前記第１の金属層および前記誘電体層上に、第２の金属
層を形成して、前記誘電体層を前記第１の金属層及び前
記第２の金属層で囲み、 前記第１の金属層および前記第２の金属層をパターニン
グして、前記誘電体層のみに接触する金属プレート並び
に該金属プレートから離れ且つ前記第１の金属層及び前
記誘電体層に接触するコンタクトを形成することを特徴
とするコンデンサの作製方法。 - 【請求項９】前記半導体デバイス上に第２の絶縁体層を
付着し、前記第２の絶縁体層を通る個別の第１および第
２の金属スタッドを形成し、前記第１のスタッドを、前
記金属プレート上に配置し、前記第２のスタッドを、前
記コンタクト上に配置する、請求項８記載のコンデンサ
の作製方法。 - 【請求項１０】前記第１および第２の金属層のパターニ
ングは、前記第１および第２の金属層を、１回のエッチ
ングでエッチングする、請求項８記載のコンデンサの作
製方法。 - 【請求項１１】半導体デバイスの単一絶縁層内にコンデ
ンサを作製する方法において、 コンタクト・パッドを有する第１の絶縁体層を半導体基
板上に形成し、 前記第１の絶縁体層の上及び前記コンタクト・パッドの
上に第２の絶縁体層を形成し、該第２の絶縁体層は、前
記第１の絶縁体層の表面を露出せずに前記コンタクト・
パッドを露出させる第１の開口を有しており、 該第１の開口の側壁及び前記露出されたコンタクト・パ
ッドの上に第１の金属プレートを形成し、 前記第１の開口の側壁及び前記露出されたコンタクト・
パッドの上に形成された前記第１の金属プレートの上
に、誘電体層を形成し、 該誘電体層の形成後の前記第１の開口の未充填部分内に
金属を付着して、第２の金属プレートを形成し、 前記半導体デバイスを平坦化する、 ことを特徴とするコンデンサの作製方法。 - 【請求項１２】前記半導体デバイスの平坦化は、前記半
導体デバイスの化学機械的研磨よりなる、請求項１１記
載のコンデンサの作製方法。 - 【請求項１３】前記第１の金属プレートの形成は、前記
半導体デバイス上に金属をコンフォーマルに付着するこ
とよりなる、請求項１１記載のコンデンサの作製方法。 - 【請求項１４】前記第１の絶縁体層は、該第１の絶縁体
層内に形成されたメタライゼーション・レベルを有し、
さらに、 前記第２の絶縁体層内に第２の開口を作成して、前記メ
タライゼーション・レベルを露出させ、 前記誘電体層を形成する前に前記第２の開口に、該開口
を完全に充填するように金属を付着する、 請求項１１記載のコンデンサの作製方法。 - 【請求項１５】前記第１の金属プレートの形成および前
記第２の開口内への金属の付着は、前記半導体デバイス
上へ金属をコンフォーマルに付着することよりなり、前
記金属は、前記第２の開口を完全に充填し、前記第１の
開口を部分的に充填する、請求項１４記載のコンデンサ
の作製方法。 - 【請求項１６】前記第１の金属プレートは、前記第１の
開口の側壁及び前記露出されたコンタクト・パッドの上
に形成されると共に、前記第１の開口の上部から横に延
びるコンタクトを形成するように形成される、請求項１
３記載のコンデンサの作製方法。 - 【請求項１７】半導体デバイス内にコンデンサを作製す
る方法において、 半導体デバイス上に第１の絶縁体層を付着し、前記第１
の絶縁体層を平坦化し、 前記平坦化された第１の絶縁体層の上に第１のメタライ
ゼーション層を形成し、 該第１のメタライゼーション層上に、第２の絶縁体層を
付着し、 前記第２の絶縁体層内に、前記第１のメタライゼーショ
ン層を露出するコンデンサ開口を形成し、 前記第２の絶縁体層の上及び前記コンデンサ開口の内面
上に誘電体層を形成し、 前記コンデンサ開口から離れて、前記第１のメタライゼ
ーション層を露出するコンタクト開口を形成し、 前記コンデンサ開口内の前記誘電体層上に金属を付着
し、前記コンデンサ開口を完全に充填して、金属プレー
トを形成すると共に、前記コンタクト開口内に金属を付
着し、前記コンタクト開口を完全に充填して、メタライ
ゼーション・コンタクトを形成し、 前記半導体デバイスを平坦化し、 前記第２の絶縁体層上に、前記金属プレートと接触させ
て、第２のメタライゼーション層を形成する、 ことを特徴とするコンデンサの作製方法。 - 【請求項１８】前記第２のメタライゼーション層上およ
び第２の絶縁体層上に、第３の絶縁体層を付着し、 前記第３の絶縁体層上に、追加のメタライゼーション・
レベルを形成する、 請求項１７記載のコンデンサの作製方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/549450 | 1995-10-27 | ||
| US08/549,450 US5708559A (en) | 1995-10-27 | 1995-10-27 | Precision analog metal-metal capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181258A JPH09181258A (ja) | 1997-07-11 |
| JP3396137B2 true JP3396137B2 (ja) | 2003-04-14 |
Family
ID=24193081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27453096A Expired - Fee Related JP3396137B2 (ja) | 1995-10-27 | 1996-10-17 | コンデンサおよびその作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5708559A (ja) |
| EP (1) | EP0771022A3 (ja) |
| JP (1) | JP3396137B2 (ja) |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926359A (en) * | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| US6069051A (en) * | 1996-06-17 | 2000-05-30 | International Business Machines Corporation | Method of producing planar metal-to-metal capacitor for use in integrated circuits |
| US6115233A (en) * | 1996-06-28 | 2000-09-05 | Lsi Logic Corporation | Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region |
| SE510455C2 (sv) * | 1997-06-06 | 1999-05-25 | Ericsson Telefon Ab L M | Förfarande för att anordna en begravd kondensator och en begravd kondensator anordnad enligt förfarandet |
| FR2766294B1 (fr) * | 1997-07-18 | 2001-01-19 | St Microelectronics Sa | Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant |
| DE19733736A1 (de) * | 1997-08-04 | 1999-02-25 | Siemens Ag | Integrierte elektrische Schaltung |
| US6025244A (en) * | 1997-12-04 | 2000-02-15 | Fujitsu Limited | Self-aligned patterns by chemical-mechanical polishing particularly suited to the formation of MCM capacitors |
| JP3322199B2 (ja) * | 1998-01-06 | 2002-09-09 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| TW410402B (en) * | 1998-02-06 | 2000-11-01 | Sony Corp | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same |
| US6100155A (en) * | 1998-09-10 | 2000-08-08 | Chartered Semiconductor Manufacturing, Ltd. | Metal-oxide-metal capacitor for analog devices |
| US6278153B1 (en) * | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| US6274435B1 (en) | 1999-01-04 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | High performance MIM (MIP) IC capacitor process |
| US6150707A (en) * | 1999-01-07 | 2000-11-21 | International Business Machines Corporation | Metal-to-metal capacitor having thin insulator |
| US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
| US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| US7294544B1 (en) * | 1999-02-12 | 2007-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making a metal-insulator-metal capacitor in the CMOS process |
| EP1073101B1 (en) * | 1999-07-30 | 2007-01-24 | STMicroelectronics S.r.l. | Method for manufacturing capacitor elements on a semiconductor substrate |
| DE19945939A1 (de) * | 1999-09-24 | 2001-04-12 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität |
| US6165891A (en) * | 1999-11-22 | 2000-12-26 | Chartered Semiconductor Manufacturing Ltd. | Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer |
| US6458648B1 (en) | 1999-12-17 | 2002-10-01 | Agere Systems Guardian Corp. | Method for in-situ removal of side walls in MOM capacitor formation |
| US6404615B1 (en) * | 2000-02-16 | 2002-06-11 | Intarsia Corporation | Thin film capacitors |
| DE10008573A1 (de) * | 2000-02-24 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement und Herstellungsverfahren |
| EP1130654A1 (de) * | 2000-03-01 | 2001-09-05 | Infineon Technologies AG | Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator |
| US6426249B1 (en) | 2000-03-16 | 2002-07-30 | International Business Machines Corporation | Buried metal dual damascene plate capacitor |
| US6452251B1 (en) * | 2000-03-31 | 2002-09-17 | International Business Machines Corporation | Damascene metal capacitor |
| EP1277229B1 (de) * | 2000-04-28 | 2006-09-06 | Infineon Technologies AG | Verfahren zur herstellung eines integrierten kondensators |
| DE10022655C2 (de) * | 2000-04-28 | 2002-03-07 | Infineon Technologies Ag | Verfahren zur Herstellung von Kondensatorstrukturen |
| US6368953B1 (en) * | 2000-05-09 | 2002-04-09 | International Business Machines Corporation | Encapsulated metal structures for semiconductor devices and MIM capacitors including the same |
| US6680542B1 (en) * | 2000-05-18 | 2004-01-20 | Agere Systems Inc. | Damascene structure having a metal-oxide-metal capacitor associated therewith |
| JP2002009248A (ja) * | 2000-06-26 | 2002-01-11 | Oki Electric Ind Co Ltd | キャパシタおよびその製造方法 |
| US6437385B1 (en) | 2000-06-29 | 2002-08-20 | International Business Machines Corporation | Integrated circuit capacitor |
| US6592942B1 (en) * | 2000-07-07 | 2003-07-15 | Asm International N.V. | Method for vapour deposition of a film onto a substrate |
| FR2813145B1 (fr) * | 2000-08-18 | 2002-11-29 | St Microelectronics Sa | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant |
| US6500724B1 (en) | 2000-08-21 | 2002-12-31 | Motorola, Inc. | Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material |
| EP1328973A2 (en) | 2000-10-03 | 2003-07-23 | Broadcom Corporation | High-density metal capacitor using dual-damascene copper interconnect |
| US6350649B1 (en) * | 2000-10-30 | 2002-02-26 | Samsung Electronics Co., Ltd. | Bit line landing pad and borderless contact on bit line stud with etch stop layer and manufacturing method thereof |
| US6566191B2 (en) | 2000-12-05 | 2003-05-20 | International Business Machines Corporation | Forming electronic structures having dual dielectric thicknesses and the structure so formed |
| US6613641B1 (en) | 2001-01-17 | 2003-09-02 | International Business Machines Corporation | Production of metal insulator metal (MIM) structures using anodizing process |
| US6576525B2 (en) | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
| JP3895126B2 (ja) * | 2001-04-23 | 2007-03-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US6570753B2 (en) | 2001-05-25 | 2003-05-27 | University Of Houston | Capacitor and method of storing energy |
| US6461914B1 (en) * | 2001-08-29 | 2002-10-08 | Motorola, Inc. | Process for making a MIM capacitor |
| JP4309608B2 (ja) * | 2001-09-12 | 2009-08-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8042132B2 (en) | 2002-03-15 | 2011-10-18 | Tvworks, Llc | System and method for construction, delivery and display of iTV content |
| DE10202697A1 (de) * | 2002-01-24 | 2003-08-14 | Infineon Technologies Dresden | Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht |
| US7703116B1 (en) | 2003-07-11 | 2010-04-20 | Tvworks, Llc | System and method for construction, delivery and display of iTV applications that blend programming information of on-demand and broadcast service offerings |
| JP3976601B2 (ja) * | 2002-03-28 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2004015059A (ja) * | 2002-06-05 | 2004-01-15 | Texas Instruments Inc | 低い電圧係数とヒステリシスを有する高精度アナログ・キャパシタおよびその革新的構成方法 |
| US11070890B2 (en) | 2002-08-06 | 2021-07-20 | Comcast Cable Communications Management, Llc | User customization of user interfaces for interactive television |
| US6902981B2 (en) * | 2002-10-10 | 2005-06-07 | Chartered Semiconductor Manufacturing Ltd | Structure and process for a capacitor and other devices |
| US6800534B2 (en) * | 2002-12-09 | 2004-10-05 | Taiwan Semiconductor Manufacturing Company | Method of forming embedded MIM capacitor and zigzag inductor scheme |
| US7348654B2 (en) * | 2002-12-09 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd | Capacitor and inductor scheme with e-fuse application |
| KR100486303B1 (ko) | 2003-02-05 | 2005-04-29 | 삼성전자주식회사 | 집적 회로용 평판형 캐패시터 및 그의 제조방법 |
| JP2004266005A (ja) * | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| US11381875B2 (en) | 2003-03-14 | 2022-07-05 | Comcast Cable Communications Management, Llc | Causing display of user-selectable content types |
| US6909137B2 (en) * | 2003-04-07 | 2005-06-21 | International Business Machines Corporation | Method of creating deep trench capacitor using a P+ metal electrode |
| US6818517B1 (en) | 2003-08-29 | 2004-11-16 | Asm International N.V. | Methods of depositing two or more layers on a substrate in situ |
| US8819734B2 (en) | 2003-09-16 | 2014-08-26 | Tvworks, Llc | Contextual navigational control for digital television |
| KR100545202B1 (ko) * | 2003-10-06 | 2006-01-24 | 동부아남반도체 주식회사 | 캐패시터 제조 방법 |
| US7352053B2 (en) * | 2003-10-29 | 2008-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Insulating layer having decreased dielectric constant and increased hardness |
| JP2005142453A (ja) * | 2003-11-10 | 2005-06-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US6919244B1 (en) | 2004-03-10 | 2005-07-19 | Motorola, Inc. | Method of making a semiconductor device, and semiconductor device made thereby |
| US7535079B2 (en) * | 2005-06-09 | 2009-05-19 | Freescale Semiconductor, Inc. | Semiconductor device comprising passive components |
| FR2879815A1 (fr) | 2004-12-16 | 2006-06-23 | St Microelectronics Sa | Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre |
| FR2884645B1 (fr) * | 2005-04-19 | 2007-08-10 | St Microelectronics Sa | Procede de realisation d'un circuit integre comprenant un condensateur |
| FR2884646B1 (fr) * | 2005-04-19 | 2007-09-14 | St Microelectronics Sa | Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel |
| US7818667B2 (en) | 2005-05-03 | 2010-10-19 | Tv Works Llc | Verification of semantic constraints in multimedia data and in its announcement, signaling and interchange |
| TWI277373B (en) * | 2005-09-16 | 2007-03-21 | Foxconn Advanced Tech Inc | Method of continuous producing flexible printed circuit board |
| JP5055768B2 (ja) | 2006-01-16 | 2012-10-24 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7964470B2 (en) | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| US20070205507A1 (en) * | 2006-03-01 | 2007-09-06 | Hui-Lin Chang | Carbon and nitrogen based cap materials for metal hard mask scheme |
| US7863663B2 (en) * | 2006-04-07 | 2011-01-04 | Micron Technology, Inc. | Hybrid electrical contact |
| JP2006310894A (ja) * | 2006-08-21 | 2006-11-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
| JP5192712B2 (ja) * | 2007-03-30 | 2013-05-08 | 太陽誘電株式会社 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
| US9177908B2 (en) * | 2007-04-30 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Limited | Stacked semiconductor capacitor structure |
| JP2008085350A (ja) * | 2007-10-18 | 2008-04-10 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US8445913B2 (en) | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
| US8536676B2 (en) | 2007-12-19 | 2013-09-17 | Lockheed Martin Corporation | Corona prevention in high power MMICs |
| CN103038844A (zh) * | 2010-07-30 | 2013-04-10 | 三洋电机株式会社 | 基板内置用电容器、具备其的电容器内置基板、及基板内置用电容器的制造方法 |
| US20130120902A1 (en) * | 2010-07-30 | 2013-05-16 | Sanyo Electric Co., Ltd. | Substrate-incorporated capacitor, capacitor-incorporating substrate provided with the same, and method for manufacturing substrate-incorporated capacitor |
| JP2011055015A (ja) * | 2010-12-16 | 2011-03-17 | Renesas Electronics Corp | 半導体装置 |
| US8476704B2 (en) * | 2011-08-19 | 2013-07-02 | Nan Ya Technology Corporation | Circuit structure with vertical double gate |
| US20130328167A1 (en) * | 2012-06-06 | 2013-12-12 | International Business Machines Corporation | Self-aligned metal-insulator-metal (mim) capacitor |
| US10880609B2 (en) | 2013-03-14 | 2020-12-29 | Comcast Cable Communications, Llc | Content event messaging |
| US10014843B2 (en) * | 2013-08-08 | 2018-07-03 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with embedded filters |
| US10388564B2 (en) | 2016-01-12 | 2019-08-20 | Micron Technology, Inc. | Method for fabricating a memory device having two contacts |
| US11670580B2 (en) * | 2021-08-30 | 2023-06-06 | International Business Machines Corporation | Subtractive via etch for MIMCAP |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988824A (en) * | 1972-05-22 | 1976-11-02 | Hewlett-Packard Company | Method for manufacturing thin film circuits |
| US4153988A (en) * | 1977-07-15 | 1979-05-15 | International Business Machines Corporation | High performance integrated circuit semiconductor package and method of making |
| FR2526225B1 (fr) * | 1982-04-30 | 1985-11-08 | Radiotechnique Compelec | Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu |
| FR2530077A1 (fr) * | 1982-07-09 | 1984-01-13 | Radiotechnique Compelec | Procede de realisation de condensateurs integres dans une structure microelectronique |
| JPS59171157A (ja) * | 1983-03-18 | 1984-09-27 | Hitachi Ltd | 半導体装置 |
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| US4466177A (en) * | 1983-06-30 | 1984-08-21 | International Business Machines Corporation | Storage capacitor optimization for one device FET dynamic RAM cell |
| JPS6018948A (ja) * | 1983-07-12 | 1985-01-31 | Nec Corp | 半導体集積回路装置 |
| JPS60164724A (ja) * | 1984-02-07 | 1985-08-27 | Seiko Epson Corp | 電気光学装置 |
| US4571816A (en) * | 1984-12-11 | 1986-02-25 | Rca Corporation | Method of making a capacitor with standard self-aligned gate process |
| US4628405A (en) * | 1985-08-19 | 1986-12-09 | National Semiconductor Corporation | Integrated circuit precision capacitor |
| US4638400A (en) * | 1985-10-24 | 1987-01-20 | General Electric Company | Refractory metal capacitor structures, particularly for analog integrated circuit devices |
| JPS6341049A (ja) * | 1986-08-05 | 1988-02-22 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ヴアイア接続を有する多層回路 |
| NL8701357A (nl) * | 1987-06-11 | 1989-01-02 | Philips Nv | Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag. |
| JP2517015B2 (ja) * | 1987-11-06 | 1996-07-24 | シャープ株式会社 | 半導体メモリの製造方法 |
| US5162258A (en) * | 1988-10-17 | 1992-11-10 | Lemnios Zachary J | Three metal personalization of application specific monolithic microwave integrated circuit |
| US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
| US4864464A (en) * | 1989-01-09 | 1989-09-05 | Micron Technology, Inc. | Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps |
| US4989053A (en) * | 1989-03-27 | 1991-01-29 | Shelton Everett K | Nonvolatile process compatible with a digital and analog double level metal MOS process |
| US4982309A (en) * | 1989-07-17 | 1991-01-01 | National Semiconductor Corporation | Electrodes for electrical ceramic oxide devices |
| US5037772A (en) * | 1989-12-13 | 1991-08-06 | Texas Instruments Incorporated | Method for forming a polysilicon to polysilicon capacitor |
| US4948747A (en) * | 1989-12-18 | 1990-08-14 | Motorola, Inc. | Method of making an integrated circuit resistor |
| JP2932635B2 (ja) * | 1990-08-11 | 1999-08-09 | 日本電気株式会社 | 半導体記憶装置 |
| US5036020A (en) * | 1990-08-31 | 1991-07-30 | Texas Instrument Incorporated | Method of fabricating microelectronic device incorporating capacitor having lowered topographical profile |
| JPH04112563A (ja) * | 1990-08-31 | 1992-04-14 | Mitsubishi Electric Corp | 半導体基板上容量 |
| US5208726A (en) * | 1992-04-03 | 1993-05-04 | Teledyne Monolithic Microwave | Metal-insulator-metal (MIM) capacitor-around-via structure for a monolithic microwave integrated circuit (MMIC) and method of manufacturing same |
| US5268315A (en) * | 1992-09-04 | 1993-12-07 | Tektronix, Inc. | Implant-free heterojunction bioplar transistor integrated circuit process |
| JPH0685193A (ja) * | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体装置 |
| JPH0685187A (ja) * | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体記憶装置 |
| US5478772A (en) * | 1993-04-02 | 1995-12-26 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| JP2550852B2 (ja) * | 1993-04-12 | 1996-11-06 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
| JP3025733B2 (ja) * | 1993-07-22 | 2000-03-27 | 三洋電機株式会社 | 半導体集積回路装置 |
| DE69434606T8 (de) * | 1993-08-05 | 2007-05-16 | Matsushita Electric Industrial Co., Ltd., Kadoma | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
-
1995
- 1995-10-27 US US08/549,450 patent/US5708559A/en not_active Expired - Lifetime
-
1996
- 1996-09-25 EP EP96306961A patent/EP0771022A3/en not_active Withdrawn
- 1996-10-17 JP JP27453096A patent/JP3396137B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-19 US US08/820,930 patent/US6008083A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0771022A3 (en) | 1998-08-12 |
| US5708559A (en) | 1998-01-13 |
| EP0771022A2 (en) | 1997-05-02 |
| JPH09181258A (ja) | 1997-07-11 |
| US6008083A (en) | 1999-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3396137B2 (ja) | コンデンサおよびその作製方法 | |
| US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
| US8748308B2 (en) | Through wafer vias and method of making same | |
| US8035198B2 (en) | Through wafer via and method of making same | |
| US6670237B1 (en) | Method for an advanced MIM capacitor | |
| US7678696B2 (en) | Method of making through wafer vias | |
| KR102292360B1 (ko) | 반도체 디바이스의 상호접속 구조체 내의 기능 콤포넌트 및 그 형성 방법 | |
| US6261895B1 (en) | Polysilicon capacitor having large capacitance and low resistance and process for forming the capacitor | |
| US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| KR100480641B1 (ko) | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 | |
| US6035530A (en) | Method of manufacturing interconnect | |
| KR100572829B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
| US7050290B2 (en) | Integrated capacitor | |
| US5856707A (en) | Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed | |
| US6825080B1 (en) | Method for forming a MIM capacitor | |
| US20050140010A1 (en) | Method and structure of manufacturing high capacitance metal on insulator capacitors in copper | |
| US20030122175A1 (en) | Integrated passive devices formed by demascene processing | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11509691A (ja) | 肉厚導体を有するモノリシックマイクロ波回路の製造方法 | |
| US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| JP2001203329A (ja) | 半導体装置およびその製造方法 | |
| JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
| US20040092072A1 (en) | Arrangements having increased on-die capacitance | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |