JP3372564B2 - Pwm信号発生装置 - Google Patents
Pwm信号発生装置Info
- Publication number
- JP3372564B2 JP3372564B2 JP14569392A JP14569392A JP3372564B2 JP 3372564 B2 JP3372564 B2 JP 3372564B2 JP 14569392 A JP14569392 A JP 14569392A JP 14569392 A JP14569392 A JP 14569392A JP 3372564 B2 JP3372564 B2 JP 3372564B2
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- converter
- pwm signal
- signal
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Fax Reproducing Arrangements (AREA)
- Pulse Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、パルス幅変調(PW
M)装置に関するものである。
M)装置に関するものである。
【0002】
【従来の技術】LBP(レーザー・ビーム・プリンタ)
においては、高精細のビデオ(高階調)画像を印画する
とき、印画濃度(トナーの付着量)と相関のあるレーザ
ー光量を得るために、画素単位でビーム照射時間を制御
するPWM画素変調を行う方法がある。
においては、高精細のビデオ(高階調)画像を印画する
とき、印画濃度(トナーの付着量)と相関のあるレーザ
ー光量を得るために、画素単位でビーム照射時間を制御
するPWM画素変調を行う方法がある。
【0003】図16は、この画素変調の一例を示すもの
である。入力端子1には、紙面の水平基準位置を示すB
D(ビームディテクト)パルスに同期した画素単位を表
すビデオ・クロック(図17(a))が入力され三角波
発生回路23で図17(d)に示される様にビデオ・ク
ロックに同期した三角波を発生してコンパレータ21に
入力している。一方、入力端子15には各々の画素の印
画濃度を設定する画素データ(図17(b))がたとえ
ば8bitで入力され、ラッチ16でまず入力画素デー
タをビデオ・クロックでラッチして画素データ(図17
(c))にラッチ16の出力は、DAコンバータ25に
より図17(d)に示す各々の画素データに対応したア
ナログ電圧に変換され、コンパレータ21に入力され
る。コンパレータ21では、図17(d)に示す様に入
力三角波信号と前記画素アナログ電圧とを比較すること
によって、画素データの濃度に対応してパルス幅変調さ
れたレーザー駆動パルスが出力させる(図17
(e))。
である。入力端子1には、紙面の水平基準位置を示すB
D(ビームディテクト)パルスに同期した画素単位を表
すビデオ・クロック(図17(a))が入力され三角波
発生回路23で図17(d)に示される様にビデオ・ク
ロックに同期した三角波を発生してコンパレータ21に
入力している。一方、入力端子15には各々の画素の印
画濃度を設定する画素データ(図17(b))がたとえ
ば8bitで入力され、ラッチ16でまず入力画素デー
タをビデオ・クロックでラッチして画素データ(図17
(c))にラッチ16の出力は、DAコンバータ25に
より図17(d)に示す各々の画素データに対応したア
ナログ電圧に変換され、コンパレータ21に入力され
る。コンパレータ21では、図17(d)に示す様に入
力三角波信号と前記画素アナログ電圧とを比較すること
によって、画素データの濃度に対応してパルス幅変調さ
れたレーザー駆動パルスが出力させる(図17
(e))。
【0004】例えばレーザー駆動パルスがHレベルの時
レーザー・ビームが照射されるので、画素データDN+
2の時“濃い画素”であり、反対にDN+1の時“淡い
画素”に対応する。パルス幅(照射時間)に対する印画
濃度は非常に敏感であるため、三角波のピーク・レベル
値とDCオフセット値が環境等に応じて設定できること
のみならず、何よりも安定していることが高画質化の条
件である。
レーザー・ビームが照射されるので、画素データDN+
2の時“濃い画素”であり、反対にDN+1の時“淡い
画素”に対応する。パルス幅(照射時間)に対する印画
濃度は非常に敏感であるため、三角波のピーク・レベル
値とDCオフセット値が環境等に応じて設定できること
のみならず、何よりも安定していることが高画質化の条
件である。
【0005】図16の従来の三角波発生回路23は、入
力端子1に入力されたビデオ・クロックはリンギングな
どのノイズを除去するため、バッファ46で波形整形さ
れクロック周期より適度に大きい時定数T=R1・C3
の時定数回路で三角波にされる。
力端子1に入力されたビデオ・クロックはリンギングな
どのノイズを除去するため、バッファ46で波形整形さ
れクロック周期より適度に大きい時定数T=R1・C3
の時定数回路で三角波にされる。
【0006】この三角波のレベルはR1の抵抗値で設定
できる。また十分大容量のC4を介してVR1によって
DCオフセットが設定できる。三角波のスロープの直線
性を確保する目的で、時定数Tをビデオクロック周期の
3倍程度にする必要がある。
できる。また十分大容量のC4を介してVR1によって
DCオフセットが設定できる。三角波のスロープの直線
性を確保する目的で、時定数Tをビデオクロック周期の
3倍程度にする必要がある。
【0007】
【発明が解決しようとしている課題】しかしながら、図
16の従来のPWM変調装置では以下の様な欠点ある。 1)三角波レベルを決定する時定数Tは環境変化で影響
するため、前記LBPにおける画素変調に用いる場合、
温度管理して使用しているのが実状である。これは、L
BPのPWM画素変調システムを構成する上で大きな負
荷となっている。 2)三角波レベルとオフセット値調整が独立してPWM
特性を決定できないため、調整を非常に難しくしてい
る。
16の従来のPWM変調装置では以下の様な欠点ある。 1)三角波レベルを決定する時定数Tは環境変化で影響
するため、前記LBPにおける画素変調に用いる場合、
温度管理して使用しているのが実状である。これは、L
BPのPWM画素変調システムを構成する上で大きな負
荷となっている。 2)三角波レベルとオフセット値調整が独立してPWM
特性を決定できないため、調整を非常に難しくしてい
る。
【0008】
【課題を解決するための手段】本発明にかかるPWM信
号発生装置は、クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するD/
Aコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記D/Aコンバータから出力されるア
ナログ信号とを比較することによりPWM信号を発生す
るPWM信号発生手段とを有するPWM信号発生装置に
おいて、前記三角波発生手段の出力である三角波信号の
オフセット値を検出し、その検出結果に応じて前記D/
Aコンバータの基準電圧を変動させる基準電圧設定手段
と、前記三角波発生手段の出力である三角波信号のレベ
ル値を検出し、その検出結果に応じて前記D/Aコンバ
ータのゲインを変動させるゲイン設定手段とを有し、前
記基準電圧設定手段と前記ゲイン設定手段により前記P
WM信号発生手段から発生可能なPWM信号のパルス幅
を規定することを特徴とする。また、本発明にかかるP
WM信号発生装置は、クロック信号に同期した三角波信
号発生手段と、デジタルデータをアナログ信号に変換す
るD/Aコンバータと、前記三角波信号発生手段から出
力される三角波信号と前記D/Aコンバータから出力さ
れるアナログ信号とを比較することによりPWM信号を
発生するPWM信号発生手段とを有するPWM信号発生
装置において、前記三角波発生手段の出力である三角波
信号のレベル値を設定する三角波レベル設定手段と、前
記三角波発生手段の出力である三角波信号のオフセット
値を設定する三角波オフセット設定手段と、前記三角波
オフセット設定手段の設定処理に応じて前記D/Aコン
バータの基準電圧を設定する基準電圧設定手段と、前記
三角波レベル設定手段の設定処理に応じて前記D/Aコ
ンバータのゲインを設定するゲイン設定手段とを有し、
前記三角波レベル設定手段、前記三角波オフセット設定
手段、前記基準電圧設定手段及び前記ゲイン設定手段に
より前記PWM信号発生手段から発生可能なPWM信号
のパルス幅を規定することを特徴とする。また、本発明
にかかるPWM信号発生装置は、クロック信号に同期し
た三角波信号発生手段と、デジタルデータをアナログ信
号に変換するD/Aコンバータと、前記三角波信号発生
手段から出力される三角波信号と前記D/Aコンバータ
から出力されるアナログ信号とを比較することによりP
WM信号を発生するPWM信号発生手段とを有するPW
M信号発生装置において、前記デジタルデータの最小値
に対応する前記PWM信号のパルス幅を前記D/Aコン
バータの基準電圧の設定により設定する最小パルス幅設
定手段と、前記D/Aコンバータの基準電圧の設定に前
記D/Aコンバータのゲインを応答させて前記D/Aコ
ンバータの最大値が前記基準電圧に依らず一定に保ち、
前記デジタルデータの最大値に対応する前記PWM信号
のパルス幅を設定する最大パルス幅設定手段とを設けた
ことを特徴とする。
号発生装置は、クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するD/
Aコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記D/Aコンバータから出力されるア
ナログ信号とを比較することによりPWM信号を発生す
るPWM信号発生手段とを有するPWM信号発生装置に
おいて、前記三角波発生手段の出力である三角波信号の
オフセット値を検出し、その検出結果に応じて前記D/
Aコンバータの基準電圧を変動させる基準電圧設定手段
と、前記三角波発生手段の出力である三角波信号のレベ
ル値を検出し、その検出結果に応じて前記D/Aコンバ
ータのゲインを変動させるゲイン設定手段とを有し、前
記基準電圧設定手段と前記ゲイン設定手段により前記P
WM信号発生手段から発生可能なPWM信号のパルス幅
を規定することを特徴とする。また、本発明にかかるP
WM信号発生装置は、クロック信号に同期した三角波信
号発生手段と、デジタルデータをアナログ信号に変換す
るD/Aコンバータと、前記三角波信号発生手段から出
力される三角波信号と前記D/Aコンバータから出力さ
れるアナログ信号とを比較することによりPWM信号を
発生するPWM信号発生手段とを有するPWM信号発生
装置において、前記三角波発生手段の出力である三角波
信号のレベル値を設定する三角波レベル設定手段と、前
記三角波発生手段の出力である三角波信号のオフセット
値を設定する三角波オフセット設定手段と、前記三角波
オフセット設定手段の設定処理に応じて前記D/Aコン
バータの基準電圧を設定する基準電圧設定手段と、前記
三角波レベル設定手段の設定処理に応じて前記D/Aコ
ンバータのゲインを設定するゲイン設定手段とを有し、
前記三角波レベル設定手段、前記三角波オフセット設定
手段、前記基準電圧設定手段及び前記ゲイン設定手段に
より前記PWM信号発生手段から発生可能なPWM信号
のパルス幅を規定することを特徴とする。また、本発明
にかかるPWM信号発生装置は、クロック信号に同期し
た三角波信号発生手段と、デジタルデータをアナログ信
号に変換するD/Aコンバータと、前記三角波信号発生
手段から出力される三角波信号と前記D/Aコンバータ
から出力されるアナログ信号とを比較することによりP
WM信号を発生するPWM信号発生手段とを有するPW
M信号発生装置において、前記デジタルデータの最小値
に対応する前記PWM信号のパルス幅を前記D/Aコン
バータの基準電圧の設定により設定する最小パルス幅設
定手段と、前記D/Aコンバータの基準電圧の設定に前
記D/Aコンバータのゲインを応答させて前記D/Aコ
ンバータの最大値が前記基準電圧に依らず一定に保ち、
前記デジタルデータの最大値に対応する前記PWM信号
のパルス幅を設定する最大パルス幅設定手段とを設けた
ことを特徴とする。
【0009】
〔第1の実施例〕図1は本発明を使用したPWM信号発
生装置の第1の実施例である。端子1には例えばビデオ
クロックのようなクロック信号が入力され、三角波発生
回路23によりクロック信号に同期した三角波信号を得
る。図2に三角波発生回路の一例を示す。図2におい
て、この三角波発生回路はコンデンサC1の充電・放電
をQ7のベースに印加される三角波信号レベルが、およ
そQ8のベースの矩形波レベルになるような正帰還ルー
プにより制御しているため、三角波レベル及びDCオフ
セットはQ7,Q8によるコンパレータのQ7のコレク
タ出力のそれと同様となる。
生装置の第1の実施例である。端子1には例えばビデオ
クロックのようなクロック信号が入力され、三角波発生
回路23によりクロック信号に同期した三角波信号を得
る。図2に三角波発生回路の一例を示す。図2におい
て、この三角波発生回路はコンデンサC1の充電・放電
をQ7のベースに印加される三角波信号レベルが、およ
そQ8のベースの矩形波レベルになるような正帰還ルー
プにより制御しているため、三角波レベル及びDCオフ
セットはQ7,Q8によるコンパレータのQ7のコレク
タ出力のそれと同様となる。
【0010】しかし、実際は回路の時間遅れにより三角
波レベルは回路時定数(C,R)のバラツキ、環境変
化、クロック信号の周波数に影響を受け、図3に示す様
に、回路の時間遅れが大きいほど(図3(1))、周波
数が高いほど(図3(2))、三角波レベルは大きくな
る。
波レベルは回路時定数(C,R)のバラツキ、環境変
化、クロック信号の周波数に影響を受け、図3に示す様
に、回路の時間遅れが大きいほど(図3(1))、周波
数が高いほど(図3(2))、三角波レベルは大きくな
る。
【0011】このように発生した三角波信号は、三角波
レベル検出回路24のコンパレータ5、10に入力され
る。三角波レベル検出回路では、三角波信号をコンパレ
ートした出力のデューティがX%、Y%になる様なスレ
ッシュDC電圧VX,VYをLPF7,12がそれぞれ
出力するように負帰還ループを形成しており、X%,Y
%はそれぞれ調整端子9、14において任意に調整でき
る。X%,Y%の設定はチャージポンプ回路(C.
P.)6、11の充電・放電電流の比によって行う。
レベル検出回路24のコンパレータ5、10に入力され
る。三角波レベル検出回路では、三角波信号をコンパレ
ートした出力のデューティがX%、Y%になる様なスレ
ッシュDC電圧VX,VYをLPF7,12がそれぞれ
出力するように負帰還ループを形成しており、X%,Y
%はそれぞれ調整端子9、14において任意に調整でき
る。X%,Y%の設定はチャージポンプ回路(C.
P.)6、11の充電・放電電流の比によって行う。
【0012】図4にチャージポンプ回路の一例を示す。
図4において、例えば、ブロック5〜7のループにおい
てX%を10%に設定するにはI1とI2の関係を、 I2 = (9/10)I1 とすれば良い。図5に図4が10%で安定しているとき
の波形を示す。一般には、 I2 = ((100−X)/100)I1 とすれば、X%で安定する。これはI1,I2がこの条
件を満足していれば、三角波レベルには依らず、たとえ
三角波レベルが変化してもその変化に追従してVXは設
定したレベルで安定する。さらにIC回路では相対比の
設定は環境変化があっても安定におこなえるため、設定
後コンパレータ5は環境変化にも依らず安定して設定し
たデューティのパルスを出力することができる。例え
ば、調整端子9でブロック5〜7のループが10%で安
定するように設定し、調整端子14でブロック10〜1
2のループが90%で安定するように設定すると、LP
F7、LPF12の出力VX、VYの差をとったものは
三角波レベルの変動、環境変化に依らず三角波レベルの
80%を示している。
図4において、例えば、ブロック5〜7のループにおい
てX%を10%に設定するにはI1とI2の関係を、 I2 = (9/10)I1 とすれば良い。図5に図4が10%で安定しているとき
の波形を示す。一般には、 I2 = ((100−X)/100)I1 とすれば、X%で安定する。これはI1,I2がこの条
件を満足していれば、三角波レベルには依らず、たとえ
三角波レベルが変化してもその変化に追従してVXは設
定したレベルで安定する。さらにIC回路では相対比の
設定は環境変化があっても安定におこなえるため、設定
後コンパレータ5は環境変化にも依らず安定して設定し
たデューティのパルスを出力することができる。例え
ば、調整端子9でブロック5〜7のループが10%で安
定するように設定し、調整端子14でブロック10〜1
2のループが90%で安定するように設定すると、LP
F7、LPF12の出力VX、VYの差をとったものは
三角波レベルの変動、環境変化に依らず三角波レベルの
80%を示している。
【0013】VXはDAコンバータ25のRーネットワ
ーク17の基準電位とバイアス変換回路20の入力端子
の一端に接続され、VYはバイアス変換回路20の入力
端子の他端に接続されている。端子15にはPWM信号
出力端子22のパルス幅を規定する。例えば8ビットデ
ジタルデータが入力され、ラッチ回路16でラッチされ
た後、DAコンバータ25の電流SW18をスイッチす
る。ここで、端子15に最小パルス幅データ00Hが入
力されると、電流SWはすべてオフとなり、DAコンバ
ータ出力29はVXレベルをコンパレータ21の負入力
端子に出力する。
ーク17の基準電位とバイアス変換回路20の入力端子
の一端に接続され、VYはバイアス変換回路20の入力
端子の他端に接続されている。端子15にはPWM信号
出力端子22のパルス幅を規定する。例えば8ビットデ
ジタルデータが入力され、ラッチ回路16でラッチされ
た後、DAコンバータ25の電流SW18をスイッチす
る。ここで、端子15に最小パルス幅データ00Hが入
力されると、電流SWはすべてオフとなり、DAコンバ
ータ出力29はVXレベルをコンパレータ21の負入力
端子に出力する。
【0014】一方、コンパレータ21の正入力には三角
波信号が入力されているので、このとき調整端子9でV
XのDCレベルを変化させることにより、PWM信号出
力端子22のパルス幅を所望の最小パルス幅に設定する
ことができる。バイアス変換回路20はVX、VYが入
力されており、その差をDAコンバータ25の定電流源
19に変換している。VXをデータ00Hで設定した
後、端子15のデータを最大パルス幅データFFHにセ
ットすると、電流SW18はすべてオンし、DAコンバ
ータはR−ネットワーク17と定電流源19によってV
Yを出力する。ここで定電流源19の電流がすべてR−
ネットワークに流れた時DAコンバータ出力29がVY
になるように設計しておく。このとき、調整端子14に
より、PWM信号出力端子22のパルス幅を所望の最大
パルス幅に設定する。この調整方法は、前述した様に調
整後ズレが起こらないばかりか、最小パルス幅・最大パ
ルス幅の調整を完全に独立して行える。
波信号が入力されているので、このとき調整端子9でV
XのDCレベルを変化させることにより、PWM信号出
力端子22のパルス幅を所望の最小パルス幅に設定する
ことができる。バイアス変換回路20はVX、VYが入
力されており、その差をDAコンバータ25の定電流源
19に変換している。VXをデータ00Hで設定した
後、端子15のデータを最大パルス幅データFFHにセ
ットすると、電流SW18はすべてオンし、DAコンバ
ータはR−ネットワーク17と定電流源19によってV
Yを出力する。ここで定電流源19の電流がすべてR−
ネットワークに流れた時DAコンバータ出力29がVY
になるように設計しておく。このとき、調整端子14に
より、PWM信号出力端子22のパルス幅を所望の最大
パルス幅に設定する。この調整方法は、前述した様に調
整後ズレが起こらないばかりか、最小パルス幅・最大パ
ルス幅の調整を完全に独立して行える。
【0015】さらに、PWM画素変調では、白紙に印画
するLBPシステムにおいては特に、出力パルス幅の狭
い画素(淡い画素)において画質への影響が大きいが、
このシステムでは最小パルス幅を規定する00H時のD
Aコンバータ出力はR−ネットワークに電流が流れてい
ないためLPF7の出力がそのまま出力されているのと
同じであり、IC素子の性能バラツキから生じる僅かな
設定値ズレも小さくしている。
するLBPシステムにおいては特に、出力パルス幅の狭
い画素(淡い画素)において画質への影響が大きいが、
このシステムでは最小パルス幅を規定する00H時のD
Aコンバータ出力はR−ネットワークに電流が流れてい
ないためLPF7の出力がそのまま出力されているのと
同じであり、IC素子の性能バラツキから生じる僅かな
設定値ズレも小さくしている。
【0016】図6にチャージポンプ回路の充電・放電電
流比調整回路8、13の一例を示す。
流比調整回路8、13の一例を示す。
【0017】図6は、V2=(R13×I3)とすれ
ば、設定範囲0%〜50%に設計したものとなるが、実
際は0%では三角波をコンパレートできないため、 V2=k×(R13×I3) 0<k<1 とし、設定範囲を(50−50×k)%〜50%とする
と良い。V1は回路のダイナミックレンジを満たす適当
な電圧。Q18のベース電位V(Q18/B)がV1の
とき調整電流Iaは0であり、50%で安定するように
設定される。V(Q18/B)が(V1+V2)のとき
はIa=I3×kで(50−50×k)%に設定され
る。
ば、設定範囲0%〜50%に設計したものとなるが、実
際は0%では三角波をコンパレートできないため、 V2=k×(R13×I3) 0<k<1 とし、設定範囲を(50−50×k)%〜50%とする
と良い。V1は回路のダイナミックレンジを満たす適当
な電圧。Q18のベース電位V(Q18/B)がV1の
とき調整電流Iaは0であり、50%で安定するように
設定される。V(Q18/B)が(V1+V2)のとき
はIa=I3×kで(50−50×k)%に設定され
る。
【0018】〔第2の実施例〕図7は本発明の第2の実
施例を示すブロック図である。図1では三角波レベル検
出回路24で最小・最大パルス幅の調整を行っている
が、図7は三角波レベル検出回路24では調整せず、可
変オフセット回路30と可変バイアス回路31を設け最
大・最小パルス幅の設定を行うことが特徴である。
施例を示すブロック図である。図1では三角波レベル検
出回路24で最小・最大パルス幅の調整を行っている
が、図7は三角波レベル検出回路24では調整せず、可
変オフセット回路30と可変バイアス回路31を設け最
大・最小パルス幅の設定を行うことが特徴である。
【0019】三角波レベル検出回路24は、たとえばコ
ンパレータ5の出力が10%、コンパレータ10の出力
が90%のデューティで安定するようにそれぞれチャー
ジポンプ6、11の充電・放電電流の比を設計する。こ
のときのLPF7の出力DC電圧をV10、LPF12
の出力DC電圧をV90とする。V10はV90と共に
可変バイアス回路31の入力端子に接続されている。
ンパレータ5の出力が10%、コンパレータ10の出力
が90%のデューティで安定するようにそれぞれチャー
ジポンプ6、11の充電・放電電流の比を設計する。こ
のときのLPF7の出力DC電圧をV10、LPF12
の出力DC電圧をV90とする。V10はV90と共に
可変バイアス回路31の入力端子に接続されている。
【0020】可変バイアス回路31は、V10とV90
の電圧の差から三角波レベルの80%を検出し、三角波
レベルに対応し、かつ調整端子33で調整可能なDAコ
ンバータ25の定電流源19のバイアスに変換する。さ
らにV10は可変オフセット回路で調整端子32によっ
て可変な±オフセット電圧dV10を付加され、DAコ
ンバータ25の基準電圧としてR−ネットワーク17に
接続される。dV10は可変バイアス回路31によって
検出された三角波レベルの80%電圧と相関を持った電
圧である。PWM出力のパルス幅は、第1の実施例と同
様に最小パルス幅データ00Hで調整端子32により最
小パルス幅を、その後、最大パルス幅データFFHで調
整端子33により最大パルス幅を独立に設定することが
できる。さらに、可変オフセット回路30、可変バイア
ス回路31の出力は三角波レベルの80%から作ってい
るため三角波レベルの変動、環境変化に依らず設定後ズ
レを起こさない。
の電圧の差から三角波レベルの80%を検出し、三角波
レベルに対応し、かつ調整端子33で調整可能なDAコ
ンバータ25の定電流源19のバイアスに変換する。さ
らにV10は可変オフセット回路で調整端子32によっ
て可変な±オフセット電圧dV10を付加され、DAコ
ンバータ25の基準電圧としてR−ネットワーク17に
接続される。dV10は可変バイアス回路31によって
検出された三角波レベルの80%電圧と相関を持った電
圧である。PWM出力のパルス幅は、第1の実施例と同
様に最小パルス幅データ00Hで調整端子32により最
小パルス幅を、その後、最大パルス幅データFFHで調
整端子33により最大パルス幅を独立に設定することが
できる。さらに、可変オフセット回路30、可変バイア
ス回路31の出力は三角波レベルの80%から作ってい
るため三角波レベルの変動、環境変化に依らず設定後ズ
レを起こさない。
【0021】このシステムはパルス幅の設定を、たとえ
ばPWM出力の限界に近い小さい値に設定した場合、コ
ンパレータ性能の環境変化等によりPWM信号が0%に
なってしまうことがあっても、三角波レベルのチェック
は10%、90%で行っているため、データを01H、
02H、03Hと大きくしていけばPWM信号を必ず出
力する。ゆえに、第1の実施例のように三角波レベル検
出回路のループがはずれることがないため、システム上
大きな問題を起こす心配がない安定なシステムを提供で
きる。図8に可変バイアス回路31の一例を示す。図9
に可変オフセット回路30の一例を示す。
ばPWM出力の限界に近い小さい値に設定した場合、コ
ンパレータ性能の環境変化等によりPWM信号が0%に
なってしまうことがあっても、三角波レベルのチェック
は10%、90%で行っているため、データを01H、
02H、03Hと大きくしていけばPWM信号を必ず出
力する。ゆえに、第1の実施例のように三角波レベル検
出回路のループがはずれることがないため、システム上
大きな問題を起こす心配がない安定なシステムを提供で
きる。図8に可変バイアス回路31の一例を示す。図9
に可変オフセット回路30の一例を示す。
【0022】〔第3の実施例〕図10に本発明の第3の
実施例を示す。第1、第2の実施例は三角波レベルの変
動を検出する方式であるが、図10はたとえば三角波周
期の10%、90%をコンパレータが出力するスレッシ
ュレベルV10、V90の電位を決めておき、三角波の
レベル、DCオフセットを制御する方式である。
実施例を示す。第1、第2の実施例は三角波レベルの変
動を検出する方式であるが、図10はたとえば三角波周
期の10%、90%をコンパレータが出力するスレッシ
ュレベルV10、V90の電位を決めておき、三角波の
レベル、DCオフセットを制御する方式である。
【0023】図10において、端子1には例えばビデオ
クロックのようなクロック信号が入力されスイッチ37
を制御する。クロック信号がHレベルの時スイッチ37
はOFFし、コンデンサC0はI1+(I3−I4)の
充電電流によって充電され、A点は単調上昇する。一
方、クロック信号がLOレベルの時はスイッチ37はO
Nし、コンデンサC0はI2−I1−(I3−I4)の
放電電流によって放電され、A点は単調下降する。なぜ
なら、クロックデューティがバランスしている時、(I
3−I4)=0となり、I2=2・I1と構成している
からである。ここで、電流源I2をI1の倍にしてコン
デンサC0に対する充電・放電電流を発生させたのは、
電流源I1をスイッチ動作させるには一般に高速動作に
不利なP型トランジスタで回路を構成しなければならな
い為である。したがって、クロックの1周期で三角波が
できる。しかし、電流源I1〜14を制御せず固定して
おくと、コンデンサC0、電流源I1〜I4及びクロッ
クデューティのバラツキなどによって、発生した三角波
信号のレベル、オフセット値は規定できない。
クロックのようなクロック信号が入力されスイッチ37
を制御する。クロック信号がHレベルの時スイッチ37
はOFFし、コンデンサC0はI1+(I3−I4)の
充電電流によって充電され、A点は単調上昇する。一
方、クロック信号がLOレベルの時はスイッチ37はO
Nし、コンデンサC0はI2−I1−(I3−I4)の
放電電流によって放電され、A点は単調下降する。なぜ
なら、クロックデューティがバランスしている時、(I
3−I4)=0となり、I2=2・I1と構成している
からである。ここで、電流源I2をI1の倍にしてコン
デンサC0に対する充電・放電電流を発生させたのは、
電流源I1をスイッチ動作させるには一般に高速動作に
不利なP型トランジスタで回路を構成しなければならな
い為である。したがって、クロックの1周期で三角波が
できる。しかし、電流源I1〜14を制御せず固定して
おくと、コンデンサC0、電流源I1〜I4及びクロッ
クデューティのバラツキなどによって、発生した三角波
信号のレベル、オフセット値は規定できない。
【0024】そこで、発生した三角波信号はバッファ3
4を介してコンパレータ5の減算入力、コンパレータ1
0の加算入力に接続される。一方、コンパレータ5、1
0の各々の入力端子の他方には図11(a)に示す様に
希望の三角波信号が発生したとき双方とも90%幅のパ
ルスを出力する基準電圧V90、V10が入力される。
図11(b),(c)は、希望の三角波信号が発生した
ときのコンパレータ5、10の出力パルス波形を示す。
これらのパルスはチャージポンプ回路6、11に入力さ
れる。
4を介してコンパレータ5の減算入力、コンパレータ1
0の加算入力に接続される。一方、コンパレータ5、1
0の各々の入力端子の他方には図11(a)に示す様に
希望の三角波信号が発生したとき双方とも90%幅のパ
ルスを出力する基準電圧V90、V10が入力される。
図11(b),(c)は、希望の三角波信号が発生した
ときのコンパレータ5、10の出力パルス波形を示す。
これらのパルスはチャージポンプ回路6、11に入力さ
れる。
【0025】チャージポンプ回路6は図12(a)の様
な構成している。入力端子37にはコンパレータ5の出
力パルスが入力されSW2をHレベルの時ONする。S
W2には定電流源I5と定電流源0.9I5及びコンデ
ンサC2が接続されている。チャージポンプ6の出力は
LPF7に入力され適当なフィルタリングが施される。
LPF7の出力は誤差信号発生回路35によって誤差信
号38、39を発生する。誤差信号38、39はそれぞ
れI3、I4を制御する。コンパレータ5の出力パルス
幅が90%より大きいととき(I3−I4)の値を増大
させ、反対に90%より小さいとき(I3−I4)の値
を減少させることによって、(I3−I4)の絶対値及
び極性をコントロールし、コンパレータ5から90%幅
のパルスが出力される様に収束する。
な構成している。入力端子37にはコンパレータ5の出
力パルスが入力されSW2をHレベルの時ONする。S
W2には定電流源I5と定電流源0.9I5及びコンデ
ンサC2が接続されている。チャージポンプ6の出力は
LPF7に入力され適当なフィルタリングが施される。
LPF7の出力は誤差信号発生回路35によって誤差信
号38、39を発生する。誤差信号38、39はそれぞ
れI3、I4を制御する。コンパレータ5の出力パルス
幅が90%より大きいととき(I3−I4)の値を増大
させ、反対に90%より小さいとき(I3−I4)の値
を減少させることによって、(I3−I4)の絶対値及
び極性をコントロールし、コンパレータ5から90%幅
のパルスが出力される様に収束する。
【0026】一方、チャージポンプ11は図12(b)
の様に構成をしている。端子42、43にはそれぞれコ
ンパレータ5、10の出力が接続され各々SW3,SW
4をHレベルのときONさせる。SW3には定電流源I
6、SW4にはI6と等しい定電流源I7が接続され、
双方の多端には定電流源1.8I6が接続されている。
コンパレータ5、10の出力パルス幅の和が180%の
ときのみコンデンサC3に対する充電・放電電流がバラ
ンスし出力電圧が安定する。チャージポンプ11の出力
はチャージポンプ6の出力同様にLPF12、誤差信号
発生回路36を介して誤差信号40、41を発生させ
る。誤差信号40、41はそれぞれ電流源I1,I2を
制御し、双方の電流値を比例してコントロールする。コ
ンパレータ5、10の出力パルス幅の和が180%より
大きいとき電流源I1、I2の電流値を増大させ、出力
パルス幅の和が180%より小さいとき反対に電流源I
1、I2の電流値を減少させる。従って、三角波発生部
23は図11に示す希望の三角波信号を発生する。チャ
ージポンプ11では三角波レベルを規定し、チャージポ
ンプ6では三角波信号のオフセット値を規定しているこ
とになる。こうして発生した三角波信号と第2の実施例
と同様のDAコンバータ、調整方法を用いてPWM信号
を得ることができる。三角波信号を規定する基準電圧V
10、V90は本実施例の様に設定することに限定する
ものでないことは当然である。
の様に構成をしている。端子42、43にはそれぞれコ
ンパレータ5、10の出力が接続され各々SW3,SW
4をHレベルのときONさせる。SW3には定電流源I
6、SW4にはI6と等しい定電流源I7が接続され、
双方の多端には定電流源1.8I6が接続されている。
コンパレータ5、10の出力パルス幅の和が180%の
ときのみコンデンサC3に対する充電・放電電流がバラ
ンスし出力電圧が安定する。チャージポンプ11の出力
はチャージポンプ6の出力同様にLPF12、誤差信号
発生回路36を介して誤差信号40、41を発生させ
る。誤差信号40、41はそれぞれ電流源I1,I2を
制御し、双方の電流値を比例してコントロールする。コ
ンパレータ5、10の出力パルス幅の和が180%より
大きいとき電流源I1、I2の電流値を増大させ、出力
パルス幅の和が180%より小さいとき反対に電流源I
1、I2の電流値を減少させる。従って、三角波発生部
23は図11に示す希望の三角波信号を発生する。チャ
ージポンプ11では三角波レベルを規定し、チャージポ
ンプ6では三角波信号のオフセット値を規定しているこ
とになる。こうして発生した三角波信号と第2の実施例
と同様のDAコンバータ、調整方法を用いてPWM信号
を得ることができる。三角波信号を規定する基準電圧V
10、V90は本実施例の様に設定することに限定する
ものでないことは当然である。
【0027】〔第4の実施例〕
図13は本発明の第4の実施例を示すものである。第3
の実施例との相違点は三角波発生部23に起動回路が追
加されている点である。LBPシステムのPWM画素変
調する場合、図14(a)で示される様な間欠クロック
信号であるとともに、欠落期間の前後でクロック位相が
変化しているビデオクロック信号に対して、図14
(b)の実線で示される様な欠落期間後直ちに希望の三
角波信号を発生させることが要求される。図10の三角
波発生回路では図14(b)の点線で示される様に欠落
期間で三角波信号出力の電位が下降してしまい、欠落期
間後直ちに希望の三角波信号が得られず、オフセット値
を規定するフィードバックループが収束する時間を必要
としてしまう。起動回路44は、欠落期間で三角波信号
の電位の下降を抑え、できる限り図14(b)の実線で
示す三角波信号に近づける為のものである。起動回路4
4の構成例を図15に示す。定電流源I9はI2−I1
−(I3−I4)より大きい電流値でありQ2,Q3の
電流SWを介してQ1,Q4,R1,R2(Q1=Q
2,R1=R2)からなるカレントミラー回路によって
端子45に充電電流を供給する。Q2/Bには図11で
示す様に三角波信号の下側頂点の電位V100、または
多少低い電位VLが入力され、端子45には三角波信号
が入力される。三角波信号がVL電位以下になるとQ2
がONして端子45に充電電流が供給され三角波信号の
電位下降を抑制しクロック欠落期間で電位VL近傍に電
位を固定する。
の実施例との相違点は三角波発生部23に起動回路が追
加されている点である。LBPシステムのPWM画素変
調する場合、図14(a)で示される様な間欠クロック
信号であるとともに、欠落期間の前後でクロック位相が
変化しているビデオクロック信号に対して、図14
(b)の実線で示される様な欠落期間後直ちに希望の三
角波信号を発生させることが要求される。図10の三角
波発生回路では図14(b)の点線で示される様に欠落
期間で三角波信号出力の電位が下降してしまい、欠落期
間後直ちに希望の三角波信号が得られず、オフセット値
を規定するフィードバックループが収束する時間を必要
としてしまう。起動回路44は、欠落期間で三角波信号
の電位の下降を抑え、できる限り図14(b)の実線で
示す三角波信号に近づける為のものである。起動回路4
4の構成例を図15に示す。定電流源I9はI2−I1
−(I3−I4)より大きい電流値でありQ2,Q3の
電流SWを介してQ1,Q4,R1,R2(Q1=Q
2,R1=R2)からなるカレントミラー回路によって
端子45に充電電流を供給する。Q2/Bには図11で
示す様に三角波信号の下側頂点の電位V100、または
多少低い電位VLが入力され、端子45には三角波信号
が入力される。三角波信号がVL電位以下になるとQ2
がONして端子45に充電電流が供給され三角波信号の
電位下降を抑制しクロック欠落期間で電位VL近傍に電
位を固定する。
【0028】〔第5の実施例〕
図18に本発明の第5の実施例を示す。第5の実施例は
図10に示した可変オフセット回路30,可変バイアス
回路31に関するものである。図18の特徴は、可変オ
フセット回路の最小パルス幅設定電圧V(00H)を決
定する電流I1と相関のあるI2(=nI1)を可変バ
イアス回路に供給することである。最小パルス幅・最大
パルス幅を出力するコンパレート電圧V(00H)・V
(FFH)の関係は次の様に表せる。(8ビットDAの
場合) V(FFH)=V(00H)−256・V(LSB) (1) V(LSB)=RO・IO (2) RO:DA変換器Rネットワーク1ビット分抵抗値 IO:可変バイアス回路出力 (DA変換器定電流源群基本電流値) このように、V(FFH)は最小パルス幅設定電圧V
(00H)から決定されるため、たとえば図19のよう
に V0≦V(00H)≦V25 (3) V70≦V(FFH)≦V95 (4) と、調整範囲を設けたいときV(00H)の値を可変バ
イアス回路が認知していないと可変バイアス回路はV4
5≦V(FFH)≦V95となるようなバイアス電流I
Oを出力する必要がある。しかし、V(00H)の状態
に応じたオフセットバイアス電流I2を可変バイアス回
路の出力に加えることによりV(00H)が高い(パル
ス幅狭)とき可変バイアス値大、V(00H)が低い
(パルス幅広)とき可変バイアス値小とし、V(00
H)の状態によらずにV(FFH)の調整範囲をV70
〜V95にできる。 (3)、(4)の調整範囲にするための,V0≦VN≦
V80 V0≦VW≦V80における図18の設計例
を以下に示す。
図10に示した可変オフセット回路30,可変バイアス
回路31に関するものである。図18の特徴は、可変オ
フセット回路の最小パルス幅設定電圧V(00H)を決
定する電流I1と相関のあるI2(=nI1)を可変バ
イアス回路に供給することである。最小パルス幅・最大
パルス幅を出力するコンパレート電圧V(00H)・V
(FFH)の関係は次の様に表せる。(8ビットDAの
場合) V(FFH)=V(00H)−256・V(LSB) (1) V(LSB)=RO・IO (2) RO:DA変換器Rネットワーク1ビット分抵抗値 IO:可変バイアス回路出力 (DA変換器定電流源群基本電流値) このように、V(FFH)は最小パルス幅設定電圧V
(00H)から決定されるため、たとえば図19のよう
に V0≦V(00H)≦V25 (3) V70≦V(FFH)≦V95 (4) と、調整範囲を設けたいときV(00H)の値を可変バ
イアス回路が認知していないと可変バイアス回路はV4
5≦V(FFH)≦V95となるようなバイアス電流I
Oを出力する必要がある。しかし、V(00H)の状態
に応じたオフセットバイアス電流I2を可変バイアス回
路の出力に加えることによりV(00H)が高い(パル
ス幅狭)とき可変バイアス値大、V(00H)が低い
(パルス幅広)とき可変バイアス値小とし、V(00
H)の状態によらずにV(FFH)の調整範囲をV70
〜V95にできる。 (3)、(4)の調整範囲にするための,V0≦VN≦
V80 V0≦VW≦V80における図18の設計例
を以下に示す。
【0029】
VN=V0 → V(00H)=V0
VN=V80 → V(00H)=V25
R1=(3/5)・R80 R80:V80=R80・I100
R2=(3/16)・R80 I100:三角波レベルを管理する
電流値
VN=V0 → V(00H)=V0
VN=V80 → V(00H)=V25
I3=I100
I2=(1/3)・I1
R3=3・R1
ただし、Io=I3のときV(00H)−V(FFH)
=V45になる様にDAコンバータを設計する。
=V45になる様にDAコンバータを設計する。
【0030】本発明は(3)、(4)の調整範囲に限定
したものではなく、どんな調整範囲に対しても設計可能
なことは明かである。
したものではなく、どんな調整範囲に対しても設計可能
なことは明かである。
【0031】
【発明の効果】以上説明したように本発明によれば、電
源電圧、環境温度、素子バラツキ等に対して調整ズレの
ない常に安定したPWM信号を発生させることができ
る。
源電圧、環境温度、素子バラツキ等に対して調整ズレの
ない常に安定したPWM信号を発生させることができ
る。
【図1】第1の実施例のPWM信号発生装置のブロック
図。
図。
【図2】三角波発生回路の一例を示す図。
【図3】三角波信号レベル変化を説明する図。
【図4】チャージポンプ回路の一例を示す図。
【図5】チャージポンプ回路の安定時出力波形を示す
図。
図。
【図6】チャージポンプ回路の充電・放電電流比調整回
路の一例を示す図。
路の一例を示す図。
【図7】第2の実施例のPWM信号発生装置のブロック
図。
図。
【図8】可変バイアス回路の一例を示す図。
【図9】可変オフセット回路の一例を示す図。
【図10】第3の実施例のPWM信号発生装置のブロッ
ク図。
ク図。
【図11】第3の実施例の動作を説明する波形図。
【図12】第3の実施例に使用されるチャージポンプ回
路の図。
路の図。
【図13】第4の実施例のPWM信号発生装置のブロッ
ク図。
ク図。
【図14】第4の実施例の動作を説明する波形図。
【図15】第4の実施例に使用される起動回路の回路
図。
図。
【図16】従来のPWM信号発生装置のブロック図。
【図17】PWM画素変調の動作を説明する波形図。
【図18】第5の実施例を示すブロック図。
【図19】最小・最大パルス幅調整範囲を説明する図。
1 クロック入力端子
2 位相比較器
3 三角波VCO
4 ローパスフィルタ
5 第1のコンパレータ
6 第1のチャージポンプ
7 第1のローパスフィルタ
8 第1の電流比調整回路
10 第2のコンパレータ
11 第2のチャージポンプ
12 第2のローパスフィルタ
13 第2の電流比調整回路
15 パルス幅設定データ入力端
16 ラッチ回路
17 R−ネットワーク
18 電流SW群
19 定電流源群
20 バイアス変換回路
21 コンパレータ
22 PWM信号出力端子
23 三角波発生回路部
24 三角波レベル検知部
25 DAコンバータ
26 PLLエラー電圧
27 三角波信号出力
28 第1のチャージポンプ出力
29 DAコンバータ出力
30 可変オフセット回路
31 可変バイアス回路
34 三角波バッファ
35 第1の誤差信号発生回路
36 第2の誤差信号発生回路
37 電流SW
38 第2の放電電流制御ライン
39 第2の充電電流制御ライン
40 第1の放電電流制御ライン
41 第1の充電電流制御ライン
44 起動回路
フロントページの続き
(56)参考文献 特開 平1−265780(JP,A)
特開 平1−197773(JP,A)
特開 昭63−65769(JP,A)
特開 平5−284340(JP,A)
特開 平5−160977(JP,A)
Claims (3)
- 【請求項1】 クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するD/
Aコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記D/Aコンバータから出力されるア
ナログ信号とを比較することによりPWM信号を発生す
るPWM信号発生手段とを有するPWM信号発生装置に
おいて、 前記三角波発生手段の出力である三角波信号のオフセッ
ト値を検出し、その検出結果に応じて前記D/Aコンバ
ータの基準電圧を変動させる基準電圧設定手段と、 前記三角波発生手段の出力である三角波信号のレベル値
を検出し、その検出結果に応じて前記D/Aコンバータ
のゲインを変動させるゲイン設定手段とを有し、 前記基準電圧設定手段と前記ゲイン設定手段により前記
PWM信号発生手段から発生可能なPWM信号のパルス
幅を規定することを特徴とするPWM信号発生装置。 - 【請求項2】 クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するD/
Aコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記D/Aコンバータから出力されるア
ナログ信号とを比較することによりPWM信号を発生す
るPWM信号発生手段とを有するPWM信号発生装置に
おいて、 前記三角波発生手段の出力である三角波信号のレベル値
を設定する三角波レベル設定手段と、 前記三角波発生手段の出力である三角波信号のオフセッ
ト値を設定する三角波オフセット設定手段と、 前記三角波オフセット設定手段の設定処理に応じて前記
D/Aコンバータの基準電圧を設定する基準電圧設定手
段と、 前記三角波レベル設定手段の設定処理に応じて前記D/
Aコンバータのゲインを設定するゲイン設定手段とを有
し、 前記三角波レベル設定手段、前記三角波オフセット設定
手段、前記基準電圧設定手段及び前記ゲイン設定手段に
より前記PWM信号発生手段から発生可能なPWM信号
のパルス幅を規定することを特徴とするPWM信号発生
装置。 - 【請求項3】 クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するD/
Aコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記D/Aコンバータから出力されるア
ナログ信号とを比較することによりPWM信号を発生す
るPWM信号発生手段とを有するPWM信号発生装置に
おいて、 前記デジタルデータの最小値に対応する前記PWM信号
のパルス幅を前記D/Aコンバータの基準電圧の設定に
より設定する最小パルス幅設定手段と、 前記D/Aコンバータの基準電圧の設定に前記D/Aコ
ンバータのゲインを応答させて前記D/Aコンバータの
最大値が前記基準電圧に依らず一定に保ち、前記デジタ
ルデータの最大値に対応する前記PWM信号のパルス幅
を設定する最大パルス幅設定手段とを設けたことを特徴
とするPWM信号発生装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14569392A JP3372564B2 (ja) | 1992-06-05 | 1992-06-05 | Pwm信号発生装置 |
US08/070,876 US5502419A (en) | 1992-06-05 | 1993-06-03 | Pulse width modulation signal generation and triangular wave signal generator for the same |
US08/516,210 US5629696A (en) | 1992-06-05 | 1995-08-17 | Parallel to serial data converter |
US08/547,122 US5640131A (en) | 1992-06-05 | 1995-10-23 | Pulse width modulation signal generator and triangular wave signal generator for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14569392A JP3372564B2 (ja) | 1992-06-05 | 1992-06-05 | Pwm信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05338257A JPH05338257A (ja) | 1993-12-21 |
JP3372564B2 true JP3372564B2 (ja) | 2003-02-04 |
Family
ID=15390921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14569392A Expired - Fee Related JP3372564B2 (ja) | 1992-06-05 | 1992-06-05 | Pwm信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3372564B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8743169B2 (en) | 2008-02-22 | 2014-06-03 | Ricoh Company, Ltd. | Pulse-modulation-signal generating device, light-source device, and optical scanning device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5002964B2 (ja) * | 2006-01-20 | 2012-08-15 | ソニー株式会社 | 遅延回路及びそれを備えたアナログ/デジタルコンバータ回路 |
CN105305799A (zh) * | 2015-11-13 | 2016-02-03 | 四川长虹电器股份有限公司 | 一种变频控制器窄脉冲限制控制方法 |
-
1992
- 1992-06-05 JP JP14569392A patent/JP3372564B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8743169B2 (en) | 2008-02-22 | 2014-06-03 | Ricoh Company, Ltd. | Pulse-modulation-signal generating device, light-source device, and optical scanning device |
Also Published As
Publication number | Publication date |
---|---|
JPH05338257A (ja) | 1993-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5502419A (en) | Pulse width modulation signal generation and triangular wave signal generator for the same | |
US4692606A (en) | Modulated light source with power stabilized according to data signal | |
JP3983449B2 (ja) | パルス幅変調回路、光書き込み装置及び画像形成装置 | |
US5315164A (en) | Adaptive clock duty cycle controller | |
JP2004007324A (ja) | D級増幅器における三角波生成回路 | |
US10180448B2 (en) | Circuit and method for pulse width modulation | |
JP2946091B2 (ja) | スイッチング・レギュレーター | |
JP3372564B2 (ja) | Pwm信号発生装置 | |
JP4211465B2 (ja) | パルス幅変調回路 | |
JP3236071B2 (ja) | 三角波信号発生回路 | |
TWI399037B (zh) | 一種穩定可調變增益之斜波產生器、穩定可調變增益之電源轉換系統及方法 | |
JP2979934B2 (ja) | ディジタル温度補償発振器 | |
JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP3524109B2 (ja) | 三角波信号発生回路 | |
US8970269B2 (en) | Pulse width modulator and switching amplifier | |
JP3420279B2 (ja) | 画素変調装置 | |
JPH1041791A (ja) | 三角波信号発生回路 | |
JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
JP3450373B2 (ja) | クロック信号発生装置および画素変調装置 | |
JPH11330932A (ja) | 信号生成回路及び画像形成装置 | |
JP2001341351A (ja) | 画像形成装置 | |
JPH1032926A (ja) | 電源電圧制御回路 | |
KR100213234B1 (ko) | 광 대역 위상동기루프 및 그의 제어 전압 발생방법 | |
JP3065791B2 (ja) | 半導体レーザ駆動制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |