JP3372564B2 - Ｐｗｍ信号発生装置 - Google Patents
Ｐｗｍ信号発生装置Info
- Publication number
- JP3372564B2 JP3372564B2 JP14569392A JP14569392A JP3372564B2 JP 3372564 B2 JP3372564 B2 JP 3372564B2 JP 14569392 A JP14569392 A JP 14569392A JP 14569392 A JP14569392 A JP 14569392A JP 3372564 B2 JP3372564 B2 JP 3372564B2
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- converter
- pwm signal
- signal
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Fax Reproducing Arrangements (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パルス幅変調（ＰＷ
Ｍ）装置に関するものである。
Ｍ）装置に関するものである。
【０００２】
【従来の技術】ＬＢＰ（レーザー・ビーム・プリンタ）
においては、高精細のビデオ（高階調）画像を印画する
とき、印画濃度（トナーの付着量）と相関のあるレーザ
ー光量を得るために、画素単位でビーム照射時間を制御
するＰＷＭ画素変調を行う方法がある。
においては、高精細のビデオ（高階調）画像を印画する
とき、印画濃度（トナーの付着量）と相関のあるレーザ
ー光量を得るために、画素単位でビーム照射時間を制御
するＰＷＭ画素変調を行う方法がある。
【０００３】図１６は、この画素変調の一例を示すもの
である。入力端子１には、紙面の水平基準位置を示すＢ
Ｄ（ビームディテクト）パルスに同期した画素単位を表
すビデオ・クロック（図１７（ａ））が入力され三角波
発生回路２３で図１７（ｄ）に示される様にビデオ・ク
ロックに同期した三角波を発生してコンパレータ２１に
入力している。一方、入力端子１５には各々の画素の印
画濃度を設定する画素データ（図１７（ｂ））がたとえ
ば８ｂｉｔで入力され、ラッチ１６でまず入力画素デー
タをビデオ・クロックでラッチして画素データ（図１７
（ｃ））にラッチ１６の出力は、ＤＡコンバータ２５に
より図１７（ｄ）に示す各々の画素データに対応したア
ナログ電圧に変換され、コンパレータ２１に入力され
る。コンパレータ２１では、図１７（ｄ）に示す様に入
力三角波信号と前記画素アナログ電圧とを比較すること
によって、画素データの濃度に対応してパルス幅変調さ
れたレーザー駆動パルスが出力させる（図１７
（ｅ））。
である。入力端子１には、紙面の水平基準位置を示すＢ
Ｄ（ビームディテクト）パルスに同期した画素単位を表
すビデオ・クロック（図１７（ａ））が入力され三角波
発生回路２３で図１７（ｄ）に示される様にビデオ・ク
ロックに同期した三角波を発生してコンパレータ２１に
入力している。一方、入力端子１５には各々の画素の印
画濃度を設定する画素データ（図１７（ｂ））がたとえ
ば８ｂｉｔで入力され、ラッチ１６でまず入力画素デー
タをビデオ・クロックでラッチして画素データ（図１７
（ｃ））にラッチ１６の出力は、ＤＡコンバータ２５に
より図１７（ｄ）に示す各々の画素データに対応したア
ナログ電圧に変換され、コンパレータ２１に入力され
る。コンパレータ２１では、図１７（ｄ）に示す様に入
力三角波信号と前記画素アナログ電圧とを比較すること
によって、画素データの濃度に対応してパルス幅変調さ
れたレーザー駆動パルスが出力させる（図１７
（ｅ））。
【０００４】例えばレーザー駆動パルスがＨレベルの時
レーザー・ビームが照射されるので、画素データＤＮ＋
２の時“濃い画素”であり、反対にＤＮ＋１の時“淡い
画素”に対応する。パルス幅（照射時間）に対する印画
濃度は非常に敏感であるため、三角波のピーク・レベル
値とＤＣオフセット値が環境等に応じて設定できること
のみならず、何よりも安定していることが高画質化の条
件である。
レーザー・ビームが照射されるので、画素データＤＮ＋
２の時“濃い画素”であり、反対にＤＮ＋１の時“淡い
画素”に対応する。パルス幅（照射時間）に対する印画
濃度は非常に敏感であるため、三角波のピーク・レベル
値とＤＣオフセット値が環境等に応じて設定できること
のみならず、何よりも安定していることが高画質化の条
件である。
【０００５】図１６の従来の三角波発生回路２３は、入
力端子１に入力されたビデオ・クロックはリンギングな
どのノイズを除去するため、バッファ４６で波形整形さ
れクロック周期より適度に大きい時定数Ｔ＝Ｒ１・Ｃ３
の時定数回路で三角波にされる。
力端子１に入力されたビデオ・クロックはリンギングな
どのノイズを除去するため、バッファ４６で波形整形さ
れクロック周期より適度に大きい時定数Ｔ＝Ｒ１・Ｃ３
の時定数回路で三角波にされる。
【０００６】この三角波のレベルはＲ１の抵抗値で設定
できる。また十分大容量のＣ４を介してＶＲ１によって
ＤＣオフセットが設定できる。三角波のスロープの直線
性を確保する目的で、時定数Ｔをビデオクロック周期の
３倍程度にする必要がある。
できる。また十分大容量のＣ４を介してＶＲ１によって
ＤＣオフセットが設定できる。三角波のスロープの直線
性を確保する目的で、時定数Ｔをビデオクロック周期の
３倍程度にする必要がある。
【０００７】
【発明が解決しようとしている課題】しかしながら、図
１６の従来のＰＷＭ変調装置では以下の様な欠点ある。 １）三角波レベルを決定する時定数Ｔは環境変化で影響
するため、前記ＬＢＰにおける画素変調に用いる場合、
温度管理して使用しているのが実状である。これは、Ｌ
ＢＰのＰＷＭ画素変調システムを構成する上で大きな負
荷となっている。 ２）三角波レベルとオフセット値調整が独立してＰＷＭ
特性を決定できないため、調整を非常に難しくしてい
る。
１６の従来のＰＷＭ変調装置では以下の様な欠点ある。 １）三角波レベルを決定する時定数Ｔは環境変化で影響
するため、前記ＬＢＰにおける画素変調に用いる場合、
温度管理して使用しているのが実状である。これは、Ｌ
ＢＰのＰＷＭ画素変調システムを構成する上で大きな負
荷となっている。 ２）三角波レベルとオフセット値調整が独立してＰＷＭ
特性を決定できないため、調整を非常に難しくしてい
る。
【０００８】
【課題を解決するための手段】本発明にかかるＰＷＭ信
号発生装置は、クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するＤ／
Ａコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記Ｄ／Ａコンバータから出力されるア
ナログ信号とを比較することによりＰＷＭ信号を発生す
るＰＷＭ信号発生手段とを有するＰＷＭ信号発生装置に
おいて、前記三角波発生手段の出力である三角波信号の
オフセット値を検出し、その検出結果に応じて前記Ｄ／
Ａコンバータの基準電圧を変動させる基準電圧設定手段
と、前記三角波発生手段の出力である三角波信号のレベ
ル値を検出し、その検出結果に応じて前記Ｄ／Ａコンバ
ータのゲインを変動させるゲイン設定手段とを有し、前
記基準電圧設定手段と前記ゲイン設定手段により前記Ｐ
ＷＭ信号発生手段から発生可能なＰＷＭ信号のパルス幅
を規定することを特徴とする。また、本発明にかかるＰ
ＷＭ信号発生装置は、クロック信号に同期した三角波信
号発生手段と、デジタルデータをアナログ信号に変換す
るＤ／Ａコンバータと、前記三角波信号発生手段から出
力される三角波信号と前記Ｄ／Ａコンバータから出力さ
れるアナログ信号とを比較することによりＰＷＭ信号を
発生するＰＷＭ信号発生手段とを有するＰＷＭ信号発生
装置において、前記三角波発生手段の出力である三角波
信号のレベル値を設定する三角波レベル設定手段と、前
記三角波発生手段の出力である三角波信号のオフセット
値を設定する三角波オフセット設定手段と、前記三角波
オフセット設定手段の設定処理に応じて前記Ｄ／Ａコン
バータの基準電圧を設定する基準電圧設定手段と、前記
三角波レベル設定手段の設定処理に応じて前記Ｄ／Ａコ
ンバータのゲインを設定するゲイン設定手段とを有し、
前記三角波レベル設定手段、前記三角波オフセット設定
手段、前記基準電圧設定手段及び前記ゲイン設定手段に
より前記ＰＷＭ信号発生手段から発生可能なＰＷＭ信号
のパルス幅を規定することを特徴とする。また、本発明
にかかるＰＷＭ信号発生装置は、クロック信号に同期し
た三角波信号発生手段と、デジタルデータをアナログ信
号に変換するＤ／Ａコンバータと、前記三角波信号発生
手段から出力される三角波信号と前記Ｄ／Ａコンバータ
から出力されるアナログ信号とを比較することによりＰ
ＷＭ信号を発生するＰＷＭ信号発生手段とを有するＰＷ
Ｍ信号発生装置において、前記デジタルデータの最小値
に対応する前記ＰＷＭ信号のパルス幅を前記Ｄ／Ａコン
バータの基準電圧の設定により設定する最小パルス幅設
定手段と、前記Ｄ／Ａコンバータの基準電圧の設定に前
記Ｄ／Ａコンバータのゲインを応答させて前記Ｄ／Ａコ
ンバータの最大値が前記基準電圧に依らず一定に保ち、
前記デジタルデータの最大値に対応する前記ＰＷＭ信号
のパルス幅を設定する最大パルス幅設定手段とを設けた
ことを特徴とする。
号発生装置は、クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するＤ／
Ａコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記Ｄ／Ａコンバータから出力されるア
ナログ信号とを比較することによりＰＷＭ信号を発生す
るＰＷＭ信号発生手段とを有するＰＷＭ信号発生装置に
おいて、前記三角波発生手段の出力である三角波信号の
オフセット値を検出し、その検出結果に応じて前記Ｄ／
Ａコンバータの基準電圧を変動させる基準電圧設定手段
と、前記三角波発生手段の出力である三角波信号のレベ
ル値を検出し、その検出結果に応じて前記Ｄ／Ａコンバ
ータのゲインを変動させるゲイン設定手段とを有し、前
記基準電圧設定手段と前記ゲイン設定手段により前記Ｐ
ＷＭ信号発生手段から発生可能なＰＷＭ信号のパルス幅
を規定することを特徴とする。また、本発明にかかるＰ
ＷＭ信号発生装置は、クロック信号に同期した三角波信
号発生手段と、デジタルデータをアナログ信号に変換す
るＤ／Ａコンバータと、前記三角波信号発生手段から出
力される三角波信号と前記Ｄ／Ａコンバータから出力さ
れるアナログ信号とを比較することによりＰＷＭ信号を
発生するＰＷＭ信号発生手段とを有するＰＷＭ信号発生
装置において、前記三角波発生手段の出力である三角波
信号のレベル値を設定する三角波レベル設定手段と、前
記三角波発生手段の出力である三角波信号のオフセット
値を設定する三角波オフセット設定手段と、前記三角波
オフセット設定手段の設定処理に応じて前記Ｄ／Ａコン
バータの基準電圧を設定する基準電圧設定手段と、前記
三角波レベル設定手段の設定処理に応じて前記Ｄ／Ａコ
ンバータのゲインを設定するゲイン設定手段とを有し、
前記三角波レベル設定手段、前記三角波オフセット設定
手段、前記基準電圧設定手段及び前記ゲイン設定手段に
より前記ＰＷＭ信号発生手段から発生可能なＰＷＭ信号
のパルス幅を規定することを特徴とする。また、本発明
にかかるＰＷＭ信号発生装置は、クロック信号に同期し
た三角波信号発生手段と、デジタルデータをアナログ信
号に変換するＤ／Ａコンバータと、前記三角波信号発生
手段から出力される三角波信号と前記Ｄ／Ａコンバータ
から出力されるアナログ信号とを比較することによりＰ
ＷＭ信号を発生するＰＷＭ信号発生手段とを有するＰＷ
Ｍ信号発生装置において、前記デジタルデータの最小値
に対応する前記ＰＷＭ信号のパルス幅を前記Ｄ／Ａコン
バータの基準電圧の設定により設定する最小パルス幅設
定手段と、前記Ｄ／Ａコンバータの基準電圧の設定に前
記Ｄ／Ａコンバータのゲインを応答させて前記Ｄ／Ａコ
ンバータの最大値が前記基準電圧に依らず一定に保ち、
前記デジタルデータの最大値に対応する前記ＰＷＭ信号
のパルス幅を設定する最大パルス幅設定手段とを設けた
ことを特徴とする。
【０００９】
〔第１の実施例〕図１は本発明を使用したＰＷＭ信号発
生装置の第１の実施例である。端子１には例えばビデオ
クロックのようなクロック信号が入力され、三角波発生
回路２３によりクロック信号に同期した三角波信号を得
る。図２に三角波発生回路の一例を示す。図２におい
て、この三角波発生回路はコンデンサＣ１の充電・放電
をＱ７のベースに印加される三角波信号レベルが、およ
そＱ８のベースの矩形波レベルになるような正帰還ルー
プにより制御しているため、三角波レベル及びＤＣオフ
セットはＱ７，Ｑ８によるコンパレータのＱ７のコレク
タ出力のそれと同様となる。
生装置の第１の実施例である。端子１には例えばビデオ
クロックのようなクロック信号が入力され、三角波発生
回路２３によりクロック信号に同期した三角波信号を得
る。図２に三角波発生回路の一例を示す。図２におい
て、この三角波発生回路はコンデンサＣ１の充電・放電
をＱ７のベースに印加される三角波信号レベルが、およ
そＱ８のベースの矩形波レベルになるような正帰還ルー
プにより制御しているため、三角波レベル及びＤＣオフ
セットはＱ７，Ｑ８によるコンパレータのＱ７のコレク
タ出力のそれと同様となる。
【００１０】しかし、実際は回路の時間遅れにより三角
波レベルは回路時定数（Ｃ，Ｒ）のバラツキ、環境変
化、クロック信号の周波数に影響を受け、図３に示す様
に、回路の時間遅れが大きいほど（図３（１））、周波
数が高いほど（図３（２））、三角波レベルは大きくな
る。
波レベルは回路時定数（Ｃ，Ｒ）のバラツキ、環境変
化、クロック信号の周波数に影響を受け、図３に示す様
に、回路の時間遅れが大きいほど（図３（１））、周波
数が高いほど（図３（２））、三角波レベルは大きくな
る。
【００１１】このように発生した三角波信号は、三角波
レベル検出回路２４のコンパレータ５、１０に入力され
る。三角波レベル検出回路では、三角波信号をコンパレ
ートした出力のデューティがＸ％、Ｙ％になる様なスレ
ッシュＤＣ電圧ＶＸ，ＶＹをＬＰＦ７，１２がそれぞれ
出力するように負帰還ループを形成しており、Ｘ％，Ｙ
％はそれぞれ調整端子９、１４において任意に調整でき
る。Ｘ％，Ｙ％の設定はチャージポンプ回路（Ｃ．
Ｐ．）６、１１の充電・放電電流の比によって行う。
レベル検出回路２４のコンパレータ５、１０に入力され
る。三角波レベル検出回路では、三角波信号をコンパレ
ートした出力のデューティがＸ％、Ｙ％になる様なスレ
ッシュＤＣ電圧ＶＸ，ＶＹをＬＰＦ７，１２がそれぞれ
出力するように負帰還ループを形成しており、Ｘ％，Ｙ
％はそれぞれ調整端子９、１４において任意に調整でき
る。Ｘ％，Ｙ％の設定はチャージポンプ回路（Ｃ．
Ｐ．）６、１１の充電・放電電流の比によって行う。
【００１２】図４にチャージポンプ回路の一例を示す。
図４において、例えば、ブロック５〜７のループにおい
てＸ％を１０％に設定するにはＩ１とＩ２の関係を、 Ｉ２ ＝ （９／１０）Ｉ１ とすれば良い。図５に図４が１０％で安定しているとき
の波形を示す。一般には、 Ｉ２ ＝ （（１００−Ｘ）／１００）Ｉ１ とすれば、Ｘ％で安定する。これはＩ１，Ｉ２がこの条
件を満足していれば、三角波レベルには依らず、たとえ
三角波レベルが変化してもその変化に追従してＶＸは設
定したレベルで安定する。さらにＩＣ回路では相対比の
設定は環境変化があっても安定におこなえるため、設定
後コンパレータ５は環境変化にも依らず安定して設定し
たデューティのパルスを出力することができる。例え
ば、調整端子９でブロック５〜７のループが１０％で安
定するように設定し、調整端子１４でブロック１０〜１
２のループが９０％で安定するように設定すると、ＬＰ
Ｆ７、ＬＰＦ１２の出力ＶＸ、ＶＹの差をとったものは
三角波レベルの変動、環境変化に依らず三角波レベルの
８０％を示している。
図４において、例えば、ブロック５〜７のループにおい
てＸ％を１０％に設定するにはＩ１とＩ２の関係を、 Ｉ２ ＝ （９／１０）Ｉ１ とすれば良い。図５に図４が１０％で安定しているとき
の波形を示す。一般には、 Ｉ２ ＝ （（１００−Ｘ）／１００）Ｉ１ とすれば、Ｘ％で安定する。これはＩ１，Ｉ２がこの条
件を満足していれば、三角波レベルには依らず、たとえ
三角波レベルが変化してもその変化に追従してＶＸは設
定したレベルで安定する。さらにＩＣ回路では相対比の
設定は環境変化があっても安定におこなえるため、設定
後コンパレータ５は環境変化にも依らず安定して設定し
たデューティのパルスを出力することができる。例え
ば、調整端子９でブロック５〜７のループが１０％で安
定するように設定し、調整端子１４でブロック１０〜１
２のループが９０％で安定するように設定すると、ＬＰ
Ｆ７、ＬＰＦ１２の出力ＶＸ、ＶＹの差をとったものは
三角波レベルの変動、環境変化に依らず三角波レベルの
８０％を示している。
【００１３】ＶＸはＤＡコンバータ２５のＲーネットワ
ーク１７の基準電位とバイアス変換回路２０の入力端子
の一端に接続され、ＶＹはバイアス変換回路２０の入力
端子の他端に接続されている。端子１５にはＰＷＭ信号
出力端子２２のパルス幅を規定する。例えば８ビットデ
ジタルデータが入力され、ラッチ回路１６でラッチされ
た後、ＤＡコンバータ２５の電流ＳＷ１８をスイッチす
る。ここで、端子１５に最小パルス幅データ００Ｈが入
力されると、電流ＳＷはすべてオフとなり、ＤＡコンバ
ータ出力２９はＶＸレベルをコンパレータ２１の負入力
端子に出力する。
ーク１７の基準電位とバイアス変換回路２０の入力端子
の一端に接続され、ＶＹはバイアス変換回路２０の入力
端子の他端に接続されている。端子１５にはＰＷＭ信号
出力端子２２のパルス幅を規定する。例えば８ビットデ
ジタルデータが入力され、ラッチ回路１６でラッチされ
た後、ＤＡコンバータ２５の電流ＳＷ１８をスイッチす
る。ここで、端子１５に最小パルス幅データ００Ｈが入
力されると、電流ＳＷはすべてオフとなり、ＤＡコンバ
ータ出力２９はＶＸレベルをコンパレータ２１の負入力
端子に出力する。
【００１４】一方、コンパレータ２１の正入力には三角
波信号が入力されているので、このとき調整端子９でＶ
ＸのＤＣレベルを変化させることにより、ＰＷＭ信号出
力端子２２のパルス幅を所望の最小パルス幅に設定する
ことができる。バイアス変換回路２０はＶＸ、ＶＹが入
力されており、その差をＤＡコンバータ２５の定電流源
１９に変換している。ＶＸをデータ００Ｈで設定した
後、端子１５のデータを最大パルス幅データＦＦＨにセ
ットすると、電流ＳＷ１８はすべてオンし、ＤＡコンバ
ータはＲ−ネットワーク１７と定電流源１９によってＶ
Ｙを出力する。ここで定電流源１９の電流がすべてＲ−
ネットワークに流れた時ＤＡコンバータ出力２９がＶＹ
になるように設計しておく。このとき、調整端子１４に
より、ＰＷＭ信号出力端子２２のパルス幅を所望の最大
パルス幅に設定する。この調整方法は、前述した様に調
整後ズレが起こらないばかりか、最小パルス幅・最大パ
ルス幅の調整を完全に独立して行える。
波信号が入力されているので、このとき調整端子９でＶ
ＸのＤＣレベルを変化させることにより、ＰＷＭ信号出
力端子２２のパルス幅を所望の最小パルス幅に設定する
ことができる。バイアス変換回路２０はＶＸ、ＶＹが入
力されており、その差をＤＡコンバータ２５の定電流源
１９に変換している。ＶＸをデータ００Ｈで設定した
後、端子１５のデータを最大パルス幅データＦＦＨにセ
ットすると、電流ＳＷ１８はすべてオンし、ＤＡコンバ
ータはＲ−ネットワーク１７と定電流源１９によってＶ
Ｙを出力する。ここで定電流源１９の電流がすべてＲ−
ネットワークに流れた時ＤＡコンバータ出力２９がＶＹ
になるように設計しておく。このとき、調整端子１４に
より、ＰＷＭ信号出力端子２２のパルス幅を所望の最大
パルス幅に設定する。この調整方法は、前述した様に調
整後ズレが起こらないばかりか、最小パルス幅・最大パ
ルス幅の調整を完全に独立して行える。
【００１５】さらに、ＰＷＭ画素変調では、白紙に印画
するＬＢＰシステムにおいては特に、出力パルス幅の狭
い画素（淡い画素）において画質への影響が大きいが、
このシステムでは最小パルス幅を規定する００Ｈ時のＤ
Ａコンバータ出力はＲ−ネットワークに電流が流れてい
ないためＬＰＦ７の出力がそのまま出力されているのと
同じであり、ＩＣ素子の性能バラツキから生じる僅かな
設定値ズレも小さくしている。
するＬＢＰシステムにおいては特に、出力パルス幅の狭
い画素（淡い画素）において画質への影響が大きいが、
このシステムでは最小パルス幅を規定する００Ｈ時のＤ
Ａコンバータ出力はＲ−ネットワークに電流が流れてい
ないためＬＰＦ７の出力がそのまま出力されているのと
同じであり、ＩＣ素子の性能バラツキから生じる僅かな
設定値ズレも小さくしている。
【００１６】図６にチャージポンプ回路の充電・放電電
流比調整回路８、１３の一例を示す。
流比調整回路８、１３の一例を示す。
【００１７】図６は、Ｖ２＝（Ｒ１３×Ｉ３）とすれ
ば、設定範囲０％〜５０％に設計したものとなるが、実
際は０％では三角波をコンパレートできないため、 Ｖ２＝ｋ×（Ｒ１３×Ｉ３） ０＜ｋ＜１ とし、設定範囲を（５０−５０×ｋ）％〜５０％とする
と良い。Ｖ１は回路のダイナミックレンジを満たす適当
な電圧。Ｑ１８のベース電位Ｖ（Ｑ１８／Ｂ）がＶ１の
とき調整電流Ｉａは０であり、５０％で安定するように
設定される。Ｖ（Ｑ１８／Ｂ）が（Ｖ１＋Ｖ２）のとき
はＩａ＝Ｉ３×ｋで（５０−５０×ｋ）％に設定され
る。
ば、設定範囲０％〜５０％に設計したものとなるが、実
際は０％では三角波をコンパレートできないため、 Ｖ２＝ｋ×（Ｒ１３×Ｉ３） ０＜ｋ＜１ とし、設定範囲を（５０−５０×ｋ）％〜５０％とする
と良い。Ｖ１は回路のダイナミックレンジを満たす適当
な電圧。Ｑ１８のベース電位Ｖ（Ｑ１８／Ｂ）がＶ１の
とき調整電流Ｉａは０であり、５０％で安定するように
設定される。Ｖ（Ｑ１８／Ｂ）が（Ｖ１＋Ｖ２）のとき
はＩａ＝Ｉ３×ｋで（５０−５０×ｋ）％に設定され
る。
【００１８】〔第２の実施例〕図７は本発明の第２の実
施例を示すブロック図である。図１では三角波レベル検
出回路２４で最小・最大パルス幅の調整を行っている
が、図７は三角波レベル検出回路２４では調整せず、可
変オフセット回路３０と可変バイアス回路３１を設け最
大・最小パルス幅の設定を行うことが特徴である。
施例を示すブロック図である。図１では三角波レベル検
出回路２４で最小・最大パルス幅の調整を行っている
が、図７は三角波レベル検出回路２４では調整せず、可
変オフセット回路３０と可変バイアス回路３１を設け最
大・最小パルス幅の設定を行うことが特徴である。
【００１９】三角波レベル検出回路２４は、たとえばコ
ンパレータ５の出力が１０％、コンパレータ１０の出力
が９０％のデューティで安定するようにそれぞれチャー
ジポンプ６、１１の充電・放電電流の比を設計する。こ
のときのＬＰＦ７の出力ＤＣ電圧をＶ１０、ＬＰＦ１２
の出力ＤＣ電圧をＶ９０とする。Ｖ１０はＶ９０と共に
可変バイアス回路３１の入力端子に接続されている。
ンパレータ５の出力が１０％、コンパレータ１０の出力
が９０％のデューティで安定するようにそれぞれチャー
ジポンプ６、１１の充電・放電電流の比を設計する。こ
のときのＬＰＦ７の出力ＤＣ電圧をＶ１０、ＬＰＦ１２
の出力ＤＣ電圧をＶ９０とする。Ｖ１０はＶ９０と共に
可変バイアス回路３１の入力端子に接続されている。
【００２０】可変バイアス回路３１は、Ｖ１０とＶ９０
の電圧の差から三角波レベルの８０％を検出し、三角波
レベルに対応し、かつ調整端子３３で調整可能なＤＡコ
ンバータ２５の定電流源１９のバイアスに変換する。さ
らにＶ１０は可変オフセット回路で調整端子３２によっ
て可変な±オフセット電圧ｄＶ１０を付加され、ＤＡコ
ンバータ２５の基準電圧としてＲ−ネットワーク１７に
接続される。ｄＶ１０は可変バイアス回路３１によって
検出された三角波レベルの８０％電圧と相関を持った電
圧である。ＰＷＭ出力のパルス幅は、第１の実施例と同
様に最小パルス幅データ００Ｈで調整端子３２により最
小パルス幅を、その後、最大パルス幅データＦＦＨで調
整端子３３により最大パルス幅を独立に設定することが
できる。さらに、可変オフセット回路３０、可変バイア
ス回路３１の出力は三角波レベルの８０％から作ってい
るため三角波レベルの変動、環境変化に依らず設定後ズ
レを起こさない。
の電圧の差から三角波レベルの８０％を検出し、三角波
レベルに対応し、かつ調整端子３３で調整可能なＤＡコ
ンバータ２５の定電流源１９のバイアスに変換する。さ
らにＶ１０は可変オフセット回路で調整端子３２によっ
て可変な±オフセット電圧ｄＶ１０を付加され、ＤＡコ
ンバータ２５の基準電圧としてＲ−ネットワーク１７に
接続される。ｄＶ１０は可変バイアス回路３１によって
検出された三角波レベルの８０％電圧と相関を持った電
圧である。ＰＷＭ出力のパルス幅は、第１の実施例と同
様に最小パルス幅データ００Ｈで調整端子３２により最
小パルス幅を、その後、最大パルス幅データＦＦＨで調
整端子３３により最大パルス幅を独立に設定することが
できる。さらに、可変オフセット回路３０、可変バイア
ス回路３１の出力は三角波レベルの８０％から作ってい
るため三角波レベルの変動、環境変化に依らず設定後ズ
レを起こさない。
【００２１】このシステムはパルス幅の設定を、たとえ
ばＰＷＭ出力の限界に近い小さい値に設定した場合、コ
ンパレータ性能の環境変化等によりＰＷＭ信号が０％に
なってしまうことがあっても、三角波レベルのチェック
は１０％、９０％で行っているため、データを０１Ｈ、
０２Ｈ、０３Ｈと大きくしていけばＰＷＭ信号を必ず出
力する。ゆえに、第１の実施例のように三角波レベル検
出回路のループがはずれることがないため、システム上
大きな問題を起こす心配がない安定なシステムを提供で
きる。図８に可変バイアス回路３１の一例を示す。図９
に可変オフセット回路３０の一例を示す。
ばＰＷＭ出力の限界に近い小さい値に設定した場合、コ
ンパレータ性能の環境変化等によりＰＷＭ信号が０％に
なってしまうことがあっても、三角波レベルのチェック
は１０％、９０％で行っているため、データを０１Ｈ、
０２Ｈ、０３Ｈと大きくしていけばＰＷＭ信号を必ず出
力する。ゆえに、第１の実施例のように三角波レベル検
出回路のループがはずれることがないため、システム上
大きな問題を起こす心配がない安定なシステムを提供で
きる。図８に可変バイアス回路３１の一例を示す。図９
に可変オフセット回路３０の一例を示す。
【００２２】〔第３の実施例〕図１０に本発明の第３の
実施例を示す。第１、第２の実施例は三角波レベルの変
動を検出する方式であるが、図１０はたとえば三角波周
期の１０％、９０％をコンパレータが出力するスレッシ
ュレベルＶ１０、Ｖ９０の電位を決めておき、三角波の
レベル、ＤＣオフセットを制御する方式である。
実施例を示す。第１、第２の実施例は三角波レベルの変
動を検出する方式であるが、図１０はたとえば三角波周
期の１０％、９０％をコンパレータが出力するスレッシ
ュレベルＶ１０、Ｖ９０の電位を決めておき、三角波の
レベル、ＤＣオフセットを制御する方式である。
【００２３】図１０において、端子１には例えばビデオ
クロックのようなクロック信号が入力されスイッチ３７
を制御する。クロック信号がＨレベルの時スイッチ３７
はＯＦＦし、コンデンサＣ０はＩ１＋（Ｉ３−Ｉ４）の
充電電流によって充電され、Ａ点は単調上昇する。一
方、クロック信号がＬＯレベルの時はスイッチ３７はＯ
Ｎし、コンデンサＣ０はＩ２−Ｉ１−（Ｉ３−Ｉ４）の
放電電流によって放電され、Ａ点は単調下降する。なぜ
なら、クロックデューティがバランスしている時、（Ｉ
３−Ｉ４）＝０となり、Ｉ２＝２・Ｉ１と構成している
からである。ここで、電流源Ｉ２をＩ１の倍にしてコン
デンサＣ０に対する充電・放電電流を発生させたのは、
電流源Ｉ１をスイッチ動作させるには一般に高速動作に
不利なＰ型トランジスタで回路を構成しなければならな
い為である。したがって、クロックの１周期で三角波が
できる。しかし、電流源Ｉ１〜１４を制御せず固定して
おくと、コンデンサＣ０、電流源Ｉ１〜Ｉ４及びクロッ
クデューティのバラツキなどによって、発生した三角波
信号のレベル、オフセット値は規定できない。
クロックのようなクロック信号が入力されスイッチ３７
を制御する。クロック信号がＨレベルの時スイッチ３７
はＯＦＦし、コンデンサＣ０はＩ１＋（Ｉ３−Ｉ４）の
充電電流によって充電され、Ａ点は単調上昇する。一
方、クロック信号がＬＯレベルの時はスイッチ３７はＯ
Ｎし、コンデンサＣ０はＩ２−Ｉ１−（Ｉ３−Ｉ４）の
放電電流によって放電され、Ａ点は単調下降する。なぜ
なら、クロックデューティがバランスしている時、（Ｉ
３−Ｉ４）＝０となり、Ｉ２＝２・Ｉ１と構成している
からである。ここで、電流源Ｉ２をＩ１の倍にしてコン
デンサＣ０に対する充電・放電電流を発生させたのは、
電流源Ｉ１をスイッチ動作させるには一般に高速動作に
不利なＰ型トランジスタで回路を構成しなければならな
い為である。したがって、クロックの１周期で三角波が
できる。しかし、電流源Ｉ１〜１４を制御せず固定して
おくと、コンデンサＣ０、電流源Ｉ１〜Ｉ４及びクロッ
クデューティのバラツキなどによって、発生した三角波
信号のレベル、オフセット値は規定できない。
【００２４】そこで、発生した三角波信号はバッファ３
４を介してコンパレータ５の減算入力、コンパレータ１
０の加算入力に接続される。一方、コンパレータ５、１
０の各々の入力端子の他方には図１１（ａ）に示す様に
希望の三角波信号が発生したとき双方とも９０％幅のパ
ルスを出力する基準電圧Ｖ９０、Ｖ１０が入力される。
図１１（ｂ），（ｃ）は、希望の三角波信号が発生した
ときのコンパレータ５、１０の出力パルス波形を示す。
これらのパルスはチャージポンプ回路６、１１に入力さ
れる。
４を介してコンパレータ５の減算入力、コンパレータ１
０の加算入力に接続される。一方、コンパレータ５、１
０の各々の入力端子の他方には図１１（ａ）に示す様に
希望の三角波信号が発生したとき双方とも９０％幅のパ
ルスを出力する基準電圧Ｖ９０、Ｖ１０が入力される。
図１１（ｂ），（ｃ）は、希望の三角波信号が発生した
ときのコンパレータ５、１０の出力パルス波形を示す。
これらのパルスはチャージポンプ回路６、１１に入力さ
れる。
【００２５】チャージポンプ回路６は図１２（ａ）の様
な構成している。入力端子３７にはコンパレータ５の出
力パルスが入力されＳＷ２をＨレベルの時ＯＮする。Ｓ
Ｗ２には定電流源Ｉ５と定電流源０．９Ｉ５及びコンデ
ンサＣ２が接続されている。チャージポンプ６の出力は
ＬＰＦ７に入力され適当なフィルタリングが施される。
ＬＰＦ７の出力は誤差信号発生回路３５によって誤差信
号３８、３９を発生する。誤差信号３８、３９はそれぞ
れＩ３、Ｉ４を制御する。コンパレータ５の出力パルス
幅が９０％より大きいととき（Ｉ３−Ｉ４）の値を増大
させ、反対に９０％より小さいとき（Ｉ３−Ｉ４）の値
を減少させることによって、（Ｉ３−Ｉ４）の絶対値及
び極性をコントロールし、コンパレータ５から９０％幅
のパルスが出力される様に収束する。
な構成している。入力端子３７にはコンパレータ５の出
力パルスが入力されＳＷ２をＨレベルの時ＯＮする。Ｓ
Ｗ２には定電流源Ｉ５と定電流源０．９Ｉ５及びコンデ
ンサＣ２が接続されている。チャージポンプ６の出力は
ＬＰＦ７に入力され適当なフィルタリングが施される。
ＬＰＦ７の出力は誤差信号発生回路３５によって誤差信
号３８、３９を発生する。誤差信号３８、３９はそれぞ
れＩ３、Ｉ４を制御する。コンパレータ５の出力パルス
幅が９０％より大きいととき（Ｉ３−Ｉ４）の値を増大
させ、反対に９０％より小さいとき（Ｉ３−Ｉ４）の値
を減少させることによって、（Ｉ３−Ｉ４）の絶対値及
び極性をコントロールし、コンパレータ５から９０％幅
のパルスが出力される様に収束する。
【００２６】一方、チャージポンプ１１は図１２（ｂ）
の様に構成をしている。端子４２、４３にはそれぞれコ
ンパレータ５、１０の出力が接続され各々ＳＷ３，ＳＷ
４をＨレベルのときＯＮさせる。ＳＷ３には定電流源Ｉ
６、ＳＷ４にはＩ６と等しい定電流源Ｉ７が接続され、
双方の多端には定電流源１．８Ｉ６が接続されている。
コンパレータ５、１０の出力パルス幅の和が１８０％の
ときのみコンデンサＣ３に対する充電・放電電流がバラ
ンスし出力電圧が安定する。チャージポンプ１１の出力
はチャージポンプ６の出力同様にＬＰＦ１２、誤差信号
発生回路３６を介して誤差信号４０、４１を発生させ
る。誤差信号４０、４１はそれぞれ電流源Ｉ１，Ｉ２を
制御し、双方の電流値を比例してコントロールする。コ
ンパレータ５、１０の出力パルス幅の和が１８０％より
大きいとき電流源Ｉ１、Ｉ２の電流値を増大させ、出力
パルス幅の和が１８０％より小さいとき反対に電流源Ｉ
１、Ｉ２の電流値を減少させる。従って、三角波発生部
２３は図１１に示す希望の三角波信号を発生する。チャ
ージポンプ１１では三角波レベルを規定し、チャージポ
ンプ６では三角波信号のオフセット値を規定しているこ
とになる。こうして発生した三角波信号と第２の実施例
と同様のＤＡコンバータ、調整方法を用いてＰＷＭ信号
を得ることができる。三角波信号を規定する基準電圧Ｖ
１０、Ｖ９０は本実施例の様に設定することに限定する
ものでないことは当然である。
の様に構成をしている。端子４２、４３にはそれぞれコ
ンパレータ５、１０の出力が接続され各々ＳＷ３，ＳＷ
４をＨレベルのときＯＮさせる。ＳＷ３には定電流源Ｉ
６、ＳＷ４にはＩ６と等しい定電流源Ｉ７が接続され、
双方の多端には定電流源１．８Ｉ６が接続されている。
コンパレータ５、１０の出力パルス幅の和が１８０％の
ときのみコンデンサＣ３に対する充電・放電電流がバラ
ンスし出力電圧が安定する。チャージポンプ１１の出力
はチャージポンプ６の出力同様にＬＰＦ１２、誤差信号
発生回路３６を介して誤差信号４０、４１を発生させ
る。誤差信号４０、４１はそれぞれ電流源Ｉ１，Ｉ２を
制御し、双方の電流値を比例してコントロールする。コ
ンパレータ５、１０の出力パルス幅の和が１８０％より
大きいとき電流源Ｉ１、Ｉ２の電流値を増大させ、出力
パルス幅の和が１８０％より小さいとき反対に電流源Ｉ
１、Ｉ２の電流値を減少させる。従って、三角波発生部
２３は図１１に示す希望の三角波信号を発生する。チャ
ージポンプ１１では三角波レベルを規定し、チャージポ
ンプ６では三角波信号のオフセット値を規定しているこ
とになる。こうして発生した三角波信号と第２の実施例
と同様のＤＡコンバータ、調整方法を用いてＰＷＭ信号
を得ることができる。三角波信号を規定する基準電圧Ｖ
１０、Ｖ９０は本実施例の様に設定することに限定する
ものでないことは当然である。
【００２７】〔第４の実施例〕
図１３は本発明の第４の実施例を示すものである。第３
の実施例との相違点は三角波発生部２３に起動回路が追
加されている点である。ＬＢＰシステムのＰＷＭ画素変
調する場合、図１４（ａ）で示される様な間欠クロック
信号であるとともに、欠落期間の前後でクロック位相が
変化しているビデオクロック信号に対して、図１４
（ｂ）の実線で示される様な欠落期間後直ちに希望の三
角波信号を発生させることが要求される。図１０の三角
波発生回路では図１４（ｂ）の点線で示される様に欠落
期間で三角波信号出力の電位が下降してしまい、欠落期
間後直ちに希望の三角波信号が得られず、オフセット値
を規定するフィードバックループが収束する時間を必要
としてしまう。起動回路４４は、欠落期間で三角波信号
の電位の下降を抑え、できる限り図１４（ｂ）の実線で
示す三角波信号に近づける為のものである。起動回路４
４の構成例を図１５に示す。定電流源Ｉ９はＩ２−Ｉ１
−（Ｉ３−Ｉ４）より大きい電流値でありＱ２，Ｑ３の
電流ＳＷを介してＱ１，Ｑ４，Ｒ１，Ｒ２（Ｑ１＝Ｑ
２，Ｒ１＝Ｒ２）からなるカレントミラー回路によって
端子４５に充電電流を供給する。Ｑ２／Ｂには図１１で
示す様に三角波信号の下側頂点の電位Ｖ１００、または
多少低い電位ＶＬが入力され、端子４５には三角波信号
が入力される。三角波信号がＶＬ電位以下になるとＱ２
がＯＮして端子４５に充電電流が供給され三角波信号の
電位下降を抑制しクロック欠落期間で電位ＶＬ近傍に電
位を固定する。
の実施例との相違点は三角波発生部２３に起動回路が追
加されている点である。ＬＢＰシステムのＰＷＭ画素変
調する場合、図１４（ａ）で示される様な間欠クロック
信号であるとともに、欠落期間の前後でクロック位相が
変化しているビデオクロック信号に対して、図１４
（ｂ）の実線で示される様な欠落期間後直ちに希望の三
角波信号を発生させることが要求される。図１０の三角
波発生回路では図１４（ｂ）の点線で示される様に欠落
期間で三角波信号出力の電位が下降してしまい、欠落期
間後直ちに希望の三角波信号が得られず、オフセット値
を規定するフィードバックループが収束する時間を必要
としてしまう。起動回路４４は、欠落期間で三角波信号
の電位の下降を抑え、できる限り図１４（ｂ）の実線で
示す三角波信号に近づける為のものである。起動回路４
４の構成例を図１５に示す。定電流源Ｉ９はＩ２−Ｉ１
−（Ｉ３−Ｉ４）より大きい電流値でありＱ２，Ｑ３の
電流ＳＷを介してＱ１，Ｑ４，Ｒ１，Ｒ２（Ｑ１＝Ｑ
２，Ｒ１＝Ｒ２）からなるカレントミラー回路によって
端子４５に充電電流を供給する。Ｑ２／Ｂには図１１で
示す様に三角波信号の下側頂点の電位Ｖ１００、または
多少低い電位ＶＬが入力され、端子４５には三角波信号
が入力される。三角波信号がＶＬ電位以下になるとＱ２
がＯＮして端子４５に充電電流が供給され三角波信号の
電位下降を抑制しクロック欠落期間で電位ＶＬ近傍に電
位を固定する。
【００２８】〔第５の実施例〕
図１８に本発明の第５の実施例を示す。第５の実施例は
図１０に示した可変オフセット回路３０，可変バイアス
回路３１に関するものである。図１８の特徴は、可変オ
フセット回路の最小パルス幅設定電圧Ｖ（００Ｈ）を決
定する電流Ｉ１と相関のあるＩ２（＝ｎＩ１）を可変バ
イアス回路に供給することである。最小パルス幅・最大
パルス幅を出力するコンパレート電圧Ｖ（００Ｈ）・Ｖ
（ＦＦＨ）の関係は次の様に表せる。（８ビットＤＡの
場合） Ｖ（ＦＦＨ）＝Ｖ（００Ｈ）−２５６・Ｖ（ＬＳＢ） （１） Ｖ（ＬＳＢ）＝ＲＯ・ＩＯ （２） ＲＯ：ＤＡ変換器Ｒネットワーク１ビット分抵抗値 ＩＯ：可変バイアス回路出力 （ＤＡ変換器定電流源群基本電流値） このように、Ｖ（ＦＦＨ）は最小パルス幅設定電圧Ｖ
（００Ｈ）から決定されるため、たとえば図１９のよう
に Ｖ０≦Ｖ（００Ｈ）≦Ｖ２５ （３） Ｖ７０≦Ｖ（ＦＦＨ）≦Ｖ９５ （４） と、調整範囲を設けたいときＶ（００Ｈ）の値を可変バ
イアス回路が認知していないと可変バイアス回路はＶ４
５≦Ｖ（ＦＦＨ）≦Ｖ９５となるようなバイアス電流Ｉ
Ｏを出力する必要がある。しかし、Ｖ（００Ｈ）の状態
に応じたオフセットバイアス電流Ｉ２を可変バイアス回
路の出力に加えることによりＶ（００Ｈ）が高い（パル
ス幅狭）とき可変バイアス値大、Ｖ（００Ｈ）が低い
（パルス幅広）とき可変バイアス値小とし、Ｖ（００
Ｈ）の状態によらずにＶ（ＦＦＨ）の調整範囲をＶ７０
〜Ｖ９５にできる。 （３）、（４）の調整範囲にするための，Ｖ０≦ＶＮ≦
Ｖ８０ Ｖ０≦ＶＷ≦Ｖ８０における図１８の設計例
を以下に示す。
図１０に示した可変オフセット回路３０，可変バイアス
回路３１に関するものである。図１８の特徴は、可変オ
フセット回路の最小パルス幅設定電圧Ｖ（００Ｈ）を決
定する電流Ｉ１と相関のあるＩ２（＝ｎＩ１）を可変バ
イアス回路に供給することである。最小パルス幅・最大
パルス幅を出力するコンパレート電圧Ｖ（００Ｈ）・Ｖ
（ＦＦＨ）の関係は次の様に表せる。（８ビットＤＡの
場合） Ｖ（ＦＦＨ）＝Ｖ（００Ｈ）−２５６・Ｖ（ＬＳＢ） （１） Ｖ（ＬＳＢ）＝ＲＯ・ＩＯ （２） ＲＯ：ＤＡ変換器Ｒネットワーク１ビット分抵抗値 ＩＯ：可変バイアス回路出力 （ＤＡ変換器定電流源群基本電流値） このように、Ｖ（ＦＦＨ）は最小パルス幅設定電圧Ｖ
（００Ｈ）から決定されるため、たとえば図１９のよう
に Ｖ０≦Ｖ（００Ｈ）≦Ｖ２５ （３） Ｖ７０≦Ｖ（ＦＦＨ）≦Ｖ９５ （４） と、調整範囲を設けたいときＶ（００Ｈ）の値を可変バ
イアス回路が認知していないと可変バイアス回路はＶ４
５≦Ｖ（ＦＦＨ）≦Ｖ９５となるようなバイアス電流Ｉ
Ｏを出力する必要がある。しかし、Ｖ（００Ｈ）の状態
に応じたオフセットバイアス電流Ｉ２を可変バイアス回
路の出力に加えることによりＶ（００Ｈ）が高い（パル
ス幅狭）とき可変バイアス値大、Ｖ（００Ｈ）が低い
（パルス幅広）とき可変バイアス値小とし、Ｖ（００
Ｈ）の状態によらずにＶ（ＦＦＨ）の調整範囲をＶ７０
〜Ｖ９５にできる。 （３）、（４）の調整範囲にするための，Ｖ０≦ＶＮ≦
Ｖ８０ Ｖ０≦ＶＷ≦Ｖ８０における図１８の設計例
を以下に示す。
【００２９】
ＶＮ＝Ｖ０ → Ｖ（００Ｈ）＝Ｖ０
ＶＮ＝Ｖ８０ → Ｖ（００Ｈ）＝Ｖ２５
Ｒ１＝（３／５）・Ｒ８０ Ｒ８０：Ｖ８０＝Ｒ８０・Ｉ１００
Ｒ２＝（３／１６）・Ｒ８０ Ｉ１００：三角波レベルを管理する
電流値
ＶＮ＝Ｖ０ → Ｖ（００Ｈ）＝Ｖ０
ＶＮ＝Ｖ８０ → Ｖ（００Ｈ）＝Ｖ２５
Ｉ３＝Ｉ１００
Ｉ２＝（１／３）・Ｉ１
Ｒ３＝３・Ｒ１
ただし、Ｉｏ＝Ｉ３のときＶ（００Ｈ）−Ｖ（ＦＦＨ）
＝Ｖ４５になる様にＤＡコンバータを設計する。
＝Ｖ４５になる様にＤＡコンバータを設計する。
【００３０】本発明は（３）、（４）の調整範囲に限定
したものではなく、どんな調整範囲に対しても設計可能
なことは明かである。
したものではなく、どんな調整範囲に対しても設計可能
なことは明かである。
【００３１】
【発明の効果】以上説明したように本発明によれば、電
源電圧、環境温度、素子バラツキ等に対して調整ズレの
ない常に安定したＰＷＭ信号を発生させることができ
る。
源電圧、環境温度、素子バラツキ等に対して調整ズレの
ない常に安定したＰＷＭ信号を発生させることができ
る。
【図１】第１の実施例のＰＷＭ信号発生装置のブロック
図。
図。
【図２】三角波発生回路の一例を示す図。
【図３】三角波信号レベル変化を説明する図。
【図４】チャージポンプ回路の一例を示す図。
【図５】チャージポンプ回路の安定時出力波形を示す
図。
図。
【図６】チャージポンプ回路の充電・放電電流比調整回
路の一例を示す図。
路の一例を示す図。
【図７】第２の実施例のＰＷＭ信号発生装置のブロック
図。
図。
【図８】可変バイアス回路の一例を示す図。
【図９】可変オフセット回路の一例を示す図。
【図１０】第３の実施例のＰＷＭ信号発生装置のブロッ
ク図。
ク図。
【図１１】第３の実施例の動作を説明する波形図。
【図１２】第３の実施例に使用されるチャージポンプ回
路の図。
路の図。
【図１３】第４の実施例のＰＷＭ信号発生装置のブロッ
ク図。
ク図。
【図１４】第４の実施例の動作を説明する波形図。
【図１５】第４の実施例に使用される起動回路の回路
図。
図。
【図１６】従来のＰＷＭ信号発生装置のブロック図。
【図１７】ＰＷＭ画素変調の動作を説明する波形図。
【図１８】第５の実施例を示すブロック図。
【図１９】最小・最大パルス幅調整範囲を説明する図。
１ クロック入力端子
２ 位相比較器
３ 三角波ＶＣＯ
４ ローパスフィルタ
５ 第１のコンパレータ
６ 第１のチャージポンプ
７ 第１のローパスフィルタ
８ 第１の電流比調整回路
１０ 第２のコンパレータ
１１ 第２のチャージポンプ
１２ 第２のローパスフィルタ
１３ 第２の電流比調整回路
１５ パルス幅設定データ入力端
１６ ラッチ回路
１７ Ｒ−ネットワーク
１８ 電流ＳＷ群
１９ 定電流源群
２０ バイアス変換回路
２１ コンパレータ
２２ ＰＷＭ信号出力端子
２３ 三角波発生回路部
２４ 三角波レベル検知部
２５ ＤＡコンバータ
２６ ＰＬＬエラー電圧
２７ 三角波信号出力
２８ 第１のチャージポンプ出力
２９ ＤＡコンバータ出力
３０ 可変オフセット回路
３１ 可変バイアス回路
３４ 三角波バッファ
３５ 第１の誤差信号発生回路
３６ 第２の誤差信号発生回路
３７ 電流ＳＷ
３８ 第２の放電電流制御ライン
３９ 第２の充電電流制御ライン
４０ 第１の放電電流制御ライン
４１ 第１の充電電流制御ライン
４４ 起動回路
フロントページの続き
(56)参考文献 特開 平１−265780（ＪＰ，Ａ)
特開 平１−197773（ＪＰ，Ａ)
特開 昭63−65769（ＪＰ，Ａ)
特開 平５−284340（ＪＰ，Ａ)
特開 平５−160977（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するＤ／
Ａコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記Ｄ／Ａコンバータから出力されるア
ナログ信号とを比較することによりＰＷＭ信号を発生す
るＰＷＭ信号発生手段とを有するＰＷＭ信号発生装置に
おいて、 前記三角波発生手段の出力である三角波信号のオフセッ
ト値を検出し、その検出結果に応じて前記Ｄ／Ａコンバ
ータの基準電圧を変動させる基準電圧設定手段と、 前記三角波発生手段の出力である三角波信号のレベル値
を検出し、その検出結果に応じて前記Ｄ／Ａコンバータ
のゲインを変動させるゲイン設定手段とを有し、 前記基準電圧設定手段と前記ゲイン設定手段により前記
ＰＷＭ信号発生手段から発生可能なＰＷＭ信号のパルス
幅を規定することを特徴とするＰＷＭ信号発生装置。 - 【請求項２】 クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するＤ／
Ａコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記Ｄ／Ａコンバータから出力されるア
ナログ信号とを比較することによりＰＷＭ信号を発生す
るＰＷＭ信号発生手段とを有するＰＷＭ信号発生装置に
おいて、 前記三角波発生手段の出力である三角波信号のレベル値
を設定する三角波レベル設定手段と、 前記三角波発生手段の出力である三角波信号のオフセッ
ト値を設定する三角波オフセット設定手段と、 前記三角波オフセット設定手段の設定処理に応じて前記
Ｄ／Ａコンバータの基準電圧を設定する基準電圧設定手
段と、 前記三角波レベル設定手段の設定処理に応じて前記Ｄ／
Ａコンバータのゲインを設定するゲイン設定手段とを有
し、 前記三角波レベル設定手段、前記三角波オフセット設定
手段、前記基準電圧設定手段及び前記ゲイン設定手段に
より前記ＰＷＭ信号発生手段から発生可能なＰＷＭ信号
のパルス幅を規定することを特徴とするＰＷＭ信号発生
装置。 - 【請求項３】 クロック信号に同期した三角波信号発生
手段と、デジタルデータをアナログ信号に変換するＤ／
Ａコンバータと、前記三角波信号発生手段から出力され
る三角波信号と前記Ｄ／Ａコンバータから出力されるア
ナログ信号とを比較することによりＰＷＭ信号を発生す
るＰＷＭ信号発生手段とを有するＰＷＭ信号発生装置に
おいて、 前記デジタルデータの最小値に対応する前記ＰＷＭ信号
のパルス幅を前記Ｄ／Ａコンバータの基準電圧の設定に
より設定する最小パルス幅設定手段と、 前記Ｄ／Ａコンバータの基準電圧の設定に前記Ｄ／Ａコ
ンバータのゲインを応答させて前記Ｄ／Ａコンバータの
最大値が前記基準電圧に依らず一定に保ち、前記デジタ
ルデータの最大値に対応する前記ＰＷＭ信号のパルス幅
を設定する最大パルス幅設定手段とを設けたことを特徴
とするＰＷＭ信号発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14569392A JP3372564B2 (ja) | 1992-06-05 | 1992-06-05 | Ｐｗｍ信号発生装置 |
| US08/070,876 US5502419A (en) | 1992-06-05 | 1993-06-03 | Pulse width modulation signal generation and triangular wave signal generator for the same |
| US08/516,210 US5629696A (en) | 1992-06-05 | 1995-08-17 | Parallel to serial data converter |
| US08/547,122 US5640131A (en) | 1992-06-05 | 1995-10-23 | Pulse width modulation signal generator and triangular wave signal generator for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14569392A JP3372564B2 (ja) | 1992-06-05 | 1992-06-05 | Ｐｗｍ信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05338257A JPH05338257A (ja) | 1993-12-21 |
| JP3372564B2 true JP3372564B2 (ja) | 2003-02-04 |
Family
ID=15390921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14569392A Expired - Fee Related JP3372564B2 (ja) | 1992-06-05 | 1992-06-05 | Ｐｗｍ信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3372564B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8743169B2 (en) | 2008-02-22 | 2014-06-03 | Ricoh Company, Ltd. | Pulse-modulation-signal generating device, light-source device, and optical scanning device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5002964B2 (ja) * | 2006-01-20 | 2012-08-15 | ソニー株式会社 | 遅延回路及びそれを備えたアナログ／デジタルコンバータ回路 |
| CN105305799A (zh) * | 2015-11-13 | 2016-02-03 | 四川长虹电器股份有限公司 | 一种变频控制器窄脉冲限制控制方法 |
-
1992
- 1992-06-05 JP JP14569392A patent/JP3372564B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8743169B2 (en) | 2008-02-22 | 2014-06-03 | Ricoh Company, Ltd. | Pulse-modulation-signal generating device, light-source device, and optical scanning device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05338257A (ja) | 1993-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502419A (en) | Pulse width modulation signal generation and triangular wave signal generator for the same | |
| US4692606A (en) | Modulated light source with power stabilized according to data signal | |
| JP3983449B2 (ja) | パルス幅変調回路、光書き込み装置及び画像形成装置 | |
| US5315164A (en) | Adaptive clock duty cycle controller | |
| JP2004007324A (ja) | Ｄ級増幅器における三角波生成回路 | |
| US10180448B2 (en) | Circuit and method for pulse width modulation | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| JP3372564B2 (ja) | Ｐｗｍ信号発生装置 | |
| JP4211465B2 (ja) | パルス幅変調回路 | |
| JP3236071B2 (ja) | 三角波信号発生回路 | |
| TWI399037B (zh) | 一種穩定可調變增益之斜波產生器、穩定可調變增益之電源轉換系統及方法 | |
| JP2979934B2 (ja) | ディジタル温度補償発振器 | |
| JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JP5499431B2 (ja) | 三角波発生回路 | |
| JP3524109B2 (ja) | 三角波信号発生回路 | |
| US8970269B2 (en) | Pulse width modulator and switching amplifier | |
| JP3420279B2 (ja) | 画素変調装置 | |
| JPH1041791A (ja) | 三角波信号発生回路 | |
| JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
| JP3450373B2 (ja) | クロック信号発生装置および画素変調装置 | |
| JPH11330932A (ja) | 信号生成回路及び画像形成装置 | |
| JP2001341351A (ja) | 画像形成装置 | |
| JPH1032926A (ja) | 電源電圧制御回路 | |
| KR100213234B1 (ko) | 광 대역 위상동기루프 및 그의 제어 전압 발생방법 | |
| JP3065791B2 (ja) | 半導体レーザ駆動制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |