JP3369296B2 - Ｍｏｓ型コンデンサ - Google Patents
Ｍｏｓ型コンデンサInfo
- Publication number
- JP3369296B2 JP3369296B2 JP05567194A JP5567194A JP3369296B2 JP 3369296 B2 JP3369296 B2 JP 3369296B2 JP 05567194 A JP05567194 A JP 05567194A JP 5567194 A JP5567194 A JP 5567194A JP 3369296 B2 JP3369296 B2 JP 3369296B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- field
- fields
- mos
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title description 81
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 208000037516 chromosome inversion disease Diseases 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、周波数特性を向上さ
せたＭＯＳ型コンデンサに関する。 【０００２】 【従来の技術】従来のＭＯＳ型コンデンサを図１４及び
図１５に示す。Ｐ基板７の表面上にゲート酸化膜８を介
してポリシリコン膜２が形成され、ポリシリコン膜２の
上に酸化膜９が形成されている。アルミニウム電極層３
及び５が酸化膜９の上に形成されている。アルミニウム
電極層３の一部は酸化膜９を貫通し、ポリシリコン膜２
と接触してアルミニウムコンタクト６を形成している。
一方、アルミニウム電極層５の一部は酸化膜９を貫通
し、Ｐ基板７の表面に形成されたＮ拡散層１０と接触し
てフィールドコンタクト４を形成している。このフィー
ルドコンタクト４は、フィールド酸化膜１１によりＰ基
板７の表面に区画された矩形状のフィールド１の一辺１
ａに沿って配置されている。 【０００３】アルミニウム電極層３及び５間にチャネル
形成のしきい値Ｖｔｈより高い電圧Ｖが印加されると、
チャネルとして作用するＮ反転層１２がＮ拡散層１０の
側から次第にフィールド１内に形成される。ゲート酸化
膜８を介してフィールド１とポリシリコン膜２とが重な
った部分に電荷が蓄積され、コンデンサとして機能す
る。すなわち、図１６の等価回路に示されるように、フ
ィールド１の一辺１ａから対向する辺１ｂに向かって多
数の小さなコンデンサが互いに抵抗を介して接続されて
おり、電圧Ｖを印加すると、フィールド１の一辺１ａ側
の小コンデンサから順に電圧が印加されていくような状
態である。従って、フィールド１の一辺１ａ側の小コン
デンサより対向辺１ｂ側の小コンデンサの方が電荷の蓄
積及び放出に時間を要することになる。このため、高い
周波数で電圧が変化する場合には、コンデンサとしての
所望の機能を果たせなくなってしまう。 【０００４】ＭＯＳ型コンデンサの製造プロセスにおい
て、チャネルが形成されるＰ基板７の表面部分にキャパ
シタドープを打ち込むことによりチャネル形成のしきい
値Ｖｔｈを低下させることができる。このようにしてし
きい値Ｖｔｈを低下させれば、フィールド１の対向辺１
ｂ側の小コンデンサでも充放電に要する時間が短縮され
るので、高周波数で動作し得るＭＯＳ型コンデンサを形
成することができる。 【０００５】しかしながら、このような低いしきい値Ｖ
ｔｈを有するＭＯＳ型コンデンサを例えば、ＥＥＰＲＯ
Ｍの書き込み電圧Ｖｐｐを供給するか否かを選択するた
めのＶｐｐスイッチ回路に使用すると、漏れ電流が多く
なるために、誤動作を生じ易くなってしまう。また、Ｅ
ＥＰＲＯＭの書き込み電圧Ｖｐｐを発生させるためのチ
ャージポンプ回路あるいは上述したＶｐｐスイッチ回路
においては、これらのチャージポンプ回路あるいはＶｐ
ｐスイッチ回路が作動していないときでも、内蔵された
コンデンサが存在するために、負荷容量が大きくなり、
消費電流が大きくなる。 【０００６】 【発明が解決しようとする課題】上述したように、従来
のＭＯＳ型コンデンサは、高周波数に対して機能が低下
するという問題点があった。また、高周波数で動作でき
るようにしきい値Ｖｔｈを下げると、Ｖｐｐスイッチ回
路に使用した場合に誤動作を起こし易くなってしまう。
さらに、従来のコンデンサを用いたＶｐｐスイッチ回路
及びチャージポンプ回路では、負荷容量に起因して消費
電流が大きくなるという問題点もあった。 【０００７】この発明はこのような問題点を解消するた
めになされたもので、高周波数でも動作し得る信頼性の
高いＭＯＳ型コンデンサを提供することを目的とする。 【０００８】 【課題を解決するための手段】この発明に係るＭＯＳ型
コンデンサは、複数のフィールドが区画された半導体基
板と、複数のフィールドを覆うように半導体基板の表面
上に形成されると共に複数のフィールドの内部に対応す
る位置にそれぞれ複数の開口部が形成された絶縁膜と、
絶縁膜の上に形成されると共に複数のフィールドの内部
に対応する位置にそれぞれ複数の開口部が形成された導
電層と、導電層に電気的に接続された第１の電極層と、
複数のフィールドの内部にそれぞれ対応する導電層の複
数の開口部及び絶縁膜の複数の開口部内を通って半導体
基板の複数のフィールドの表面に電気的に接続された第
２の電極層とを備えたものである。 【０００９】 【作用】この発明に係るＭＯＳ型コンデンサにおいて
は、半導体基板の表面が複数のフィールドに区画され、
各フィールドの内部で第２の電極層が半導体基板の表面
に電気的に接続されるので、周波数特性が向上すると共
にフィールドが分割されているために容量及び抵抗値等
の特性のシミュレーションが容易となる。 【００１０】 【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。 実施例１． 図１及び図２にこの発明の実施例１に係るＭＯＳ型コン
デンサを示す。Ｐ基板２７の表面上にフィールド酸化膜
３１により矩形状のフィールド２１が区画されている。
このフィールド２１の上にゲート酸化膜２８を介してポ
リシリコン膜２２が形成され、ポリシリコン膜２２の上
に酸化膜２９が形成されている。アルミニウム電極層２
３及び２５が酸化膜２９の上に形成されている。アルミ
ニウム電極層２３の一部は酸化膜２９を貫通し、ポリシ
リコン膜２２と接触してアルミニウムコンタクト２６を
形成している。また、ゲート酸化膜２８には４つの開口
部２８ａが形成されており、ポリシリコン膜２２にも対
応する位置に４つの開口部２２ａが形成されている。こ
れらの開口部２８ａ及び２２ａはフィールド２１内に均
一に配置されている。アルミニウム電極層２５の一部は
酸化膜２９を貫通し、ポリシリコン膜２２の開口部２２
ａ及びゲート酸化膜２８の開口部２８ａ内を通ってＰ基
板２７の表面のＮ拡散層３０と接触し、ここにフィール
ドコンタクト２４を形成している。すなわち、図１に示
されるように、フィールド２１の内部に４個のフィール
ドコンタクト２４が均一に配置され、これらのフィール
ドコンタクト２４がアルミニウム電極層２５に接続され
ている。 【００１１】Ｐ基板２７が半導体基板を、ゲート酸化膜
２８が絶縁層を、ポリシリコン膜２２が導電層を、アル
ミニウム電極層２３及び２５がそれぞれ第１及び第２の
電極層を形成している。 【００１２】アルミニウム電極層２３及び２５間にチャ
ネル形成のしきい値Ｖｔｈより高い電圧Ｖが印加される
と、チャネルとして作用するＮ反転層３２がフィールド
２１内に形成される。ゲート酸化膜２８を介してフィー
ルド２１とポリシリコン膜２２とが重なった部分に電荷
が蓄積され、コンデンサとして機能する。この実施例１
のＭＯＳ型コンデンサでは、フィールド２１の内部にフ
ィールドコンタクト２４が配置されているので、等価回
路は図３のようになり、多数の小コンデンサの中央部か
ら電極を引き出した形になる。このため、抵抗が軽減さ
れ、図１４及び図１５に示した従来のコンデンサと比較
したところ、図４に示されるように、周波数特性の改善
がなされていることがわかった。従来のコンデンサで
は、周波数が高くなると容量が著しく小さくなるが、こ
の実施例１のコンデンサでは容量の落ち方が少ないこと
がわかる。すなわち、より高い周波数で正常な動作を行
うことができる。 【００１３】なお、上記の実施例１では、半導体基板と
してＰ基板を用いたが、Ｎ基板を用いても同様のコンデ
ンサを構成することができる。 【００１４】実施例２． 実施例１と同様にして矩形状のフィールド４１の内部に
８個のフィールドコンタクト４４が配置されたＭＯＳ型
コンデンサを図５に示す。この実施例２に係るコンデン
サを用いて従来のコンデンサとの比較を行ってみる。フ
ィールド４１の大きさを５０×９０μｍ、ポリシリコン
膜及びゲート酸化膜に形成された８個の開口部４２ａ及
び４８ａのそれぞれの大きさを３．３×３．３μｍ、ゲ
ートのシート容量を０．８３×１０−１５Ｆ／μｍ２と
すると、実施例２のコンデンサのスタティックな容量Ｃ
１は、Ｃ１＝｛（５０×９０）−（３．３×３．３×
８）｝×０．８３×１０−１５＝３．６６ｐＦとなる。
一方、実施例２と同じ大きさのフィールドを有する図１
４に示した従来の構造のコンデンサでは、スタティック
な容量Ｃ２は、Ｃ２＝５０×９０×０．８３×１０−１
５＝３．７５ｐＦとなる。実施例２のコンデンサでは、
フィールド４１の内部に８個のフィールドコンタクト４
４を配置しているので、その分だけ僅かにスタティック
な容量が小さくなっている。 【００１５】また、電圧の分布からコンダクタンスβを
計算すると、実施例２のコンデンサでは、Ｌ＝（Ｌｘ＋
Ｌｙ）／２≒１１．２μｍ、Ｗ＝｛（２２．５×２５）
／Ｌ｝×８≒４０１μｍとなるので、コンダクタンスβ
１は定数をｋとして、β１＝（Ｗ／Ｌ）×ｋ≒３５．８
ｋとなる。一方、従来の構造のコンデンサでは、Ｌ＝９
０×２＝１８０μｍ、Ｗ＝５０／２＝２５μｍからコン
ダクタンスβ２は、β２＝０．１４ｋとなる。ところ
で、抵抗値はコンダクタンスの逆数として算出されるの
で、この実施例２のコンデンサの抵抗値は同じ大きさの
フィールドを有する従来のコンデンサに比べて約１／２
５０となる。 【００１６】また、フィールドコンタクト４４が配置さ
れるフィールド４１の部分は不要な負荷容量を生じる。
実施例２では、８個のフィールドコンタクト４４が配置
されているので、面積Ｓ１＝３．３×３．３×８＝８
７．１μｍ２に相当する不要な負荷容量が生じることに
なる。一方、従来の構造のコンデンサでは、矩形状のフ
ィールドの一辺に沿って直線状にフィールドコンタクト
が形成されるため、この実施例２と同じ５０×９０μｍ
の大きさのフィールドの短辺に沿って幅３．３μｍのフ
ィールドコンタクトを形成する場合には、面積Ｓ２＝
３．３×５０＝１６５μｍ２に相当する不要な負荷容量
が生じる。すなわち、実施例２のコンデンサでは、不要
な負荷容量が約１／２に軽減される。また、従来の構造
のコンデンサにおいても、キャパシタドープを打ち込む
ことにより抵抗値を下げることができるが、この場合に
はフィールド全体が常時容量として動作するため、不要
な負荷容量が増加してしまう。 【００１７】実施例３． 図６に実施例３に係るＭＯＳ型コンデンサを示す。この
コンデンサでは、フィールドが４つのフィールド５１に
分割されており、それぞれのフィールド５１の中央部に
フィールドコンタクト５４が形成されている。これら４
つのフィールドコンタクト５４が一つのアルミニウム電
極層５５に接続されている。この実施例３のコンデンサ
は、実施例１のコンデンサと同様の特性を有するが、フ
ィールドが分割されているために容量、抵抗値等の特性
のシミュレーションが容易となる。 【００１８】実施例４． 図７に実施例４に係るＭＯＳ型コンデンサを示す。この
コンデンサでは、フィールド６１の中央部に唯一つのフ
ィールドコンタクト６４が形成され、このフィールドコ
ンタクト６４がアルミニウム電極層６５に接続されてい
る。このようにフィールドの中央部のみにフィールドコ
ンタクトを設けた簡単な構造でも、同様に、抵抗値の軽
減、不要な負荷容量の削減が行われ、周波数特性が向上
する。 【００１９】実施例５． 図８にこの発明に係るＭＯＳ型コンデンサを用いたチャ
ージポンプ回路を示す。複数のトランジスタ７１が直列
に接続されると共に各トランジスタ７１にこの発明に係
るＭＯＳ型コンデンサ７２が接続されている。複数のコ
ンデンサ７２の一つおきにクロック信号ＣＬＫ及びイン
バータ回路７３によるクロック信号ＣＬＫの反転信号が
供給される。このような構成により、直列接続の一端に
位置するトランジスタ７１に供給された電圧ＶＤＤが、
電圧Ｖｐｐに昇圧されて直列接続の他端に位置するトラ
ンジスタ７１から出力される。このチャージポンプ回路
における、クロック信号ＣＬＫと出力電圧Ｖｐｐとの関
係を図９のタイミングチャートに示す。 【００２０】チャージポンプ回路のドライブ能力はクロ
ック信号ＣＬＫの周波数と使用されているコンデンサの
容量とでほぼ決定される。この実施例５では従来より高
い周波数で動作し得るコンデンサ７２が使用されている
ため、従来と同じパターン面積でチャージポンプ回路を
形成しても、よりドライブ能力の優れたチャージポンプ
回路が得られる。また、この発明に係るコンデンサ７２
では、負荷容量の軽減が可能なため、Ｖｃｃ及びＩｃｃ
のマージンを向上させることができる。 【００２１】実施例６． 図１０にこの発明に係るＭＯＳ型コンデンサを用いたＶ
ｐｐスイッチ回路を示す。トランジスタ８１のゲート・
ソース間にトランジスタ８２及び８３が直列に接続さ
れ、これらのトランジスタ８２及び８３にそれぞれこの
発明に係るＭＯＳ型コンデンサ８４及び８５が接続され
ている。コンデンサ８４及び８５にはクロック信号ＣＬ
Ｋ及びインバータ回路８６によるクロック信号ＣＬＫの
反転信号が供給される。トランジスタ８１のゲートに
は、書き込み電圧Ｖｐｐを供給するか否かを選択するた
めの選択信号線ＳＥＬが接続されている。選択信号線Ｓ
ＥＬがハイレベルのときには、トランジスタ８１のドレ
インに供給される電圧Ｖｐｐが選択信号線ＳＥＬに供給
され、ローレベルのときには、電圧Ｖｐｐが選択信号線
ＳＥＬに供給されない。 【００２２】Ｖｐｐスイッチ回路のドライブ能力はクロ
ック信号ＣＬＫの周波数と使用されているコンデンサの
容量とでほぼ決定される。この実施例６では従来より高
い周波数で動作し得るコンデンサ８４及び８５が使用さ
れているため、従来と同じパターン面積でＶｐｐスイッ
チ回路を形成しても、よりドライブ能力の優れた回路が
得られる。また、この発明に係るコンデンサ８４及び８
５では、負荷容量の軽減が可能なため、Ｖｃｃ及びＩｃ
ｃのマージンを向上させることができる。 【００２３】実施例７． 実施例６のＶｐｐスイッチ回路に使用されるコンデンサ
のしきい値、すなわち反転層を形成するために必要な電
圧レベルＶｔｈを、Ｖｐｐスイッチ回路内の他のトラン
ジスタのしきい値以上に設定すれば、誤動作の防止及び
Ｉｃｃの向上を図ることができる。Ｖｐｐスイッチ回路
の選択信号線ＳＥＬがローレベルのときには、電圧Ｖｐ
ｐがコンデンサ８４及び８５に供給されないが、これら
のコンデンサのしきい値Ｖｔｈがトランジスタ８２及び
８３のしきい値より低く設定されていると、選択信号線
ＳＥＬのレベルが漏れ電流によってチャージアップされ
て反転する恐れがある。そこで、この実施例７のよう
に、コンデンサ８４及び８５のしきい値Ｖｔｈをトラン
ジスタ８２及び８３のしきい値より高く設定すれば、選
択信号線ＳＥＬの誤反転を防止することができる。 【００２４】実施例８． 図１１にこの発明に係るＭＯＳ型コンデンサを用いたＥ
ＥＰＲＯＭを示す。このＥＥＰＲＯＭには、実施例５に
示したチャージポンプ回路及び実施例６あるいは７に示
したＶｐｐスイッチ回路が用いられている。複数のメモ
リセル９１を有するメモリセルアレイ９２にＶｐｐスイ
ッチ回路群９３が接続されている。Ｖｐｐスイッチ回路
群９３は、メモリセルアレイ９２の各ビット線及び各ワ
ード線にそれぞれ対応して設けられた実施例６あるいは
７の複数のＶｐｐスイッチ回路を含んでいる。すなわ
ち、各Ｖｐｐスイッチ回路は、図１０に示されるよう
に、それぞれフィールドの内部に少なくとも一つのフィ
ールドコンタクトが設けられた第２のＭＯＳ型コンデン
サ８４及び８５と、書き込み電圧Ｖｐｐを供給するか否
かを選択するための選択信号線ＳＥＬと、第２のＭＯＳ
型コンデンサ８４及び８５に接続されると共に選択信号
線のレベルに応じてオン／オフされる第２のトランジス
タ８１〜８３とを備えている。 【００２５】このＶｐｐスイッチ回路群９３に実施例５
に示したチャージポンプ回路９４が接続されている。す
なわち、チャージポンプ回路９４は、図８に示されるよ
うに、それぞれフィールドの内部に少なくとも一つのフ
ィールドコンタクトが設けられた複数の第１のＭＯＳ型
コンデンサ７２と、それぞれ対応するＭＯＳ型コンデン
サ７２に接続されると共に互いに直列に接続された複数
の第１のトランジスタ７１とを備えている。さらに、チ
ャージポンプ回路９４にクロック発生回路９５が接続さ
れている。また、Ｖｐｐスイッチ回路群９３に制御回路
９６が接続されている。この発明に係るＭＯＳ型コンデ
ンサを用いた複数のＶｐｐスイッチ回路及びチャージポ
ンプ回路が使用されているので、高い周波数で信頼性の
高い動作が行なわれると共にＩｃｃ及びＶｃｃのマージ
ンの向上が可能になる。 【００２６】実施例９． 図１２にこの発明に係るＭＯＳ型コンデンサを用いたＥ
ＥＰＲＯＭ内蔵マイクロコンピュータを示す。このマイ
クロコンピュータは、信号処理を行うためのＣＰＵ９７
と、実施例８のＥＥＰＲＯＭ９８とを有している。従っ
て、高い周波数で信頼性の高い動作が行なわれると共に
Ｉｃｃ及びＶｃｃのマージンの向上が可能になる。 【００２７】実施例１０． 図１３にこの発明に係るＭＯＳ型コンデンサを用いたＩ
Ｃカードを示す。このＩＣカードには、実施例９に示し
たＥＥＰＲＯＭ内蔵のマイクロコンピュータ９９が搭載
されている。マイクロコンピュータ９９を内蔵するため
に、Ｉｃｃ及びＶｃｃのマージンが向上され、例えば電
圧３Ｖの電池一つによるＩＣカードの動作が可能にな
る。また、ＩＣカードの動作の信頼性が向上する。 【００２８】 【発明の効果】以上説明したように、この発明に係るＭ
ＯＳ型コンデンサは、複数のフィールドが区画された半
導体基板と、複数のフィールドを覆うように半導体基板
の表面上に形成されると共に複数のフィールドの内部に
対応する位置にそれぞれ複数の開口部が形成された絶縁
膜と、絶縁膜の上に形成されると共に複数のフィールド
の内部に対応する位置にそれぞれ複数の開口部が形成さ
れた導電層と、導電層に電気的に接続された第１の電極
層と、複数のフィールドの内部にそれぞれ対応する導電
層の複数の開口部及び絶縁膜の複数の開口部内を通って
半導体基板の複数のフィールドの表面に電気的に接続さ
れた第２の電極層とを備えているので、周波数特性が向
上すると共にフィールドが分割されているために容量及
び抵抗値等の特性のシミュレーションを容易に行うこと
ができる。
せたＭＯＳ型コンデンサに関する。 【０００２】 【従来の技術】従来のＭＯＳ型コンデンサを図１４及び
図１５に示す。Ｐ基板７の表面上にゲート酸化膜８を介
してポリシリコン膜２が形成され、ポリシリコン膜２の
上に酸化膜９が形成されている。アルミニウム電極層３
及び５が酸化膜９の上に形成されている。アルミニウム
電極層３の一部は酸化膜９を貫通し、ポリシリコン膜２
と接触してアルミニウムコンタクト６を形成している。
一方、アルミニウム電極層５の一部は酸化膜９を貫通
し、Ｐ基板７の表面に形成されたＮ拡散層１０と接触し
てフィールドコンタクト４を形成している。このフィー
ルドコンタクト４は、フィールド酸化膜１１によりＰ基
板７の表面に区画された矩形状のフィールド１の一辺１
ａに沿って配置されている。 【０００３】アルミニウム電極層３及び５間にチャネル
形成のしきい値Ｖｔｈより高い電圧Ｖが印加されると、
チャネルとして作用するＮ反転層１２がＮ拡散層１０の
側から次第にフィールド１内に形成される。ゲート酸化
膜８を介してフィールド１とポリシリコン膜２とが重な
った部分に電荷が蓄積され、コンデンサとして機能す
る。すなわち、図１６の等価回路に示されるように、フ
ィールド１の一辺１ａから対向する辺１ｂに向かって多
数の小さなコンデンサが互いに抵抗を介して接続されて
おり、電圧Ｖを印加すると、フィールド１の一辺１ａ側
の小コンデンサから順に電圧が印加されていくような状
態である。従って、フィールド１の一辺１ａ側の小コン
デンサより対向辺１ｂ側の小コンデンサの方が電荷の蓄
積及び放出に時間を要することになる。このため、高い
周波数で電圧が変化する場合には、コンデンサとしての
所望の機能を果たせなくなってしまう。 【０００４】ＭＯＳ型コンデンサの製造プロセスにおい
て、チャネルが形成されるＰ基板７の表面部分にキャパ
シタドープを打ち込むことによりチャネル形成のしきい
値Ｖｔｈを低下させることができる。このようにしてし
きい値Ｖｔｈを低下させれば、フィールド１の対向辺１
ｂ側の小コンデンサでも充放電に要する時間が短縮され
るので、高周波数で動作し得るＭＯＳ型コンデンサを形
成することができる。 【０００５】しかしながら、このような低いしきい値Ｖ
ｔｈを有するＭＯＳ型コンデンサを例えば、ＥＥＰＲＯ
Ｍの書き込み電圧Ｖｐｐを供給するか否かを選択するた
めのＶｐｐスイッチ回路に使用すると、漏れ電流が多く
なるために、誤動作を生じ易くなってしまう。また、Ｅ
ＥＰＲＯＭの書き込み電圧Ｖｐｐを発生させるためのチ
ャージポンプ回路あるいは上述したＶｐｐスイッチ回路
においては、これらのチャージポンプ回路あるいはＶｐ
ｐスイッチ回路が作動していないときでも、内蔵された
コンデンサが存在するために、負荷容量が大きくなり、
消費電流が大きくなる。 【０００６】 【発明が解決しようとする課題】上述したように、従来
のＭＯＳ型コンデンサは、高周波数に対して機能が低下
するという問題点があった。また、高周波数で動作でき
るようにしきい値Ｖｔｈを下げると、Ｖｐｐスイッチ回
路に使用した場合に誤動作を起こし易くなってしまう。
さらに、従来のコンデンサを用いたＶｐｐスイッチ回路
及びチャージポンプ回路では、負荷容量に起因して消費
電流が大きくなるという問題点もあった。 【０００７】この発明はこのような問題点を解消するた
めになされたもので、高周波数でも動作し得る信頼性の
高いＭＯＳ型コンデンサを提供することを目的とする。 【０００８】 【課題を解決するための手段】この発明に係るＭＯＳ型
コンデンサは、複数のフィールドが区画された半導体基
板と、複数のフィールドを覆うように半導体基板の表面
上に形成されると共に複数のフィールドの内部に対応す
る位置にそれぞれ複数の開口部が形成された絶縁膜と、
絶縁膜の上に形成されると共に複数のフィールドの内部
に対応する位置にそれぞれ複数の開口部が形成された導
電層と、導電層に電気的に接続された第１の電極層と、
複数のフィールドの内部にそれぞれ対応する導電層の複
数の開口部及び絶縁膜の複数の開口部内を通って半導体
基板の複数のフィールドの表面に電気的に接続された第
２の電極層とを備えたものである。 【０００９】 【作用】この発明に係るＭＯＳ型コンデンサにおいて
は、半導体基板の表面が複数のフィールドに区画され、
各フィールドの内部で第２の電極層が半導体基板の表面
に電気的に接続されるので、周波数特性が向上すると共
にフィールドが分割されているために容量及び抵抗値等
の特性のシミュレーションが容易となる。 【００１０】 【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。 実施例１． 図１及び図２にこの発明の実施例１に係るＭＯＳ型コン
デンサを示す。Ｐ基板２７の表面上にフィールド酸化膜
３１により矩形状のフィールド２１が区画されている。
このフィールド２１の上にゲート酸化膜２８を介してポ
リシリコン膜２２が形成され、ポリシリコン膜２２の上
に酸化膜２９が形成されている。アルミニウム電極層２
３及び２５が酸化膜２９の上に形成されている。アルミ
ニウム電極層２３の一部は酸化膜２９を貫通し、ポリシ
リコン膜２２と接触してアルミニウムコンタクト２６を
形成している。また、ゲート酸化膜２８には４つの開口
部２８ａが形成されており、ポリシリコン膜２２にも対
応する位置に４つの開口部２２ａが形成されている。こ
れらの開口部２８ａ及び２２ａはフィールド２１内に均
一に配置されている。アルミニウム電極層２５の一部は
酸化膜２９を貫通し、ポリシリコン膜２２の開口部２２
ａ及びゲート酸化膜２８の開口部２８ａ内を通ってＰ基
板２７の表面のＮ拡散層３０と接触し、ここにフィール
ドコンタクト２４を形成している。すなわち、図１に示
されるように、フィールド２１の内部に４個のフィール
ドコンタクト２４が均一に配置され、これらのフィール
ドコンタクト２４がアルミニウム電極層２５に接続され
ている。 【００１１】Ｐ基板２７が半導体基板を、ゲート酸化膜
２８が絶縁層を、ポリシリコン膜２２が導電層を、アル
ミニウム電極層２３及び２５がそれぞれ第１及び第２の
電極層を形成している。 【００１２】アルミニウム電極層２３及び２５間にチャ
ネル形成のしきい値Ｖｔｈより高い電圧Ｖが印加される
と、チャネルとして作用するＮ反転層３２がフィールド
２１内に形成される。ゲート酸化膜２８を介してフィー
ルド２１とポリシリコン膜２２とが重なった部分に電荷
が蓄積され、コンデンサとして機能する。この実施例１
のＭＯＳ型コンデンサでは、フィールド２１の内部にフ
ィールドコンタクト２４が配置されているので、等価回
路は図３のようになり、多数の小コンデンサの中央部か
ら電極を引き出した形になる。このため、抵抗が軽減さ
れ、図１４及び図１５に示した従来のコンデンサと比較
したところ、図４に示されるように、周波数特性の改善
がなされていることがわかった。従来のコンデンサで
は、周波数が高くなると容量が著しく小さくなるが、こ
の実施例１のコンデンサでは容量の落ち方が少ないこと
がわかる。すなわち、より高い周波数で正常な動作を行
うことができる。 【００１３】なお、上記の実施例１では、半導体基板と
してＰ基板を用いたが、Ｎ基板を用いても同様のコンデ
ンサを構成することができる。 【００１４】実施例２． 実施例１と同様にして矩形状のフィールド４１の内部に
８個のフィールドコンタクト４４が配置されたＭＯＳ型
コンデンサを図５に示す。この実施例２に係るコンデン
サを用いて従来のコンデンサとの比較を行ってみる。フ
ィールド４１の大きさを５０×９０μｍ、ポリシリコン
膜及びゲート酸化膜に形成された８個の開口部４２ａ及
び４８ａのそれぞれの大きさを３．３×３．３μｍ、ゲ
ートのシート容量を０．８３×１０−１５Ｆ／μｍ２と
すると、実施例２のコンデンサのスタティックな容量Ｃ
１は、Ｃ１＝｛（５０×９０）−（３．３×３．３×
８）｝×０．８３×１０−１５＝３．６６ｐＦとなる。
一方、実施例２と同じ大きさのフィールドを有する図１
４に示した従来の構造のコンデンサでは、スタティック
な容量Ｃ２は、Ｃ２＝５０×９０×０．８３×１０−１
５＝３．７５ｐＦとなる。実施例２のコンデンサでは、
フィールド４１の内部に８個のフィールドコンタクト４
４を配置しているので、その分だけ僅かにスタティック
な容量が小さくなっている。 【００１５】また、電圧の分布からコンダクタンスβを
計算すると、実施例２のコンデンサでは、Ｌ＝（Ｌｘ＋
Ｌｙ）／２≒１１．２μｍ、Ｗ＝｛（２２．５×２５）
／Ｌ｝×８≒４０１μｍとなるので、コンダクタンスβ
１は定数をｋとして、β１＝（Ｗ／Ｌ）×ｋ≒３５．８
ｋとなる。一方、従来の構造のコンデンサでは、Ｌ＝９
０×２＝１８０μｍ、Ｗ＝５０／２＝２５μｍからコン
ダクタンスβ２は、β２＝０．１４ｋとなる。ところ
で、抵抗値はコンダクタンスの逆数として算出されるの
で、この実施例２のコンデンサの抵抗値は同じ大きさの
フィールドを有する従来のコンデンサに比べて約１／２
５０となる。 【００１６】また、フィールドコンタクト４４が配置さ
れるフィールド４１の部分は不要な負荷容量を生じる。
実施例２では、８個のフィールドコンタクト４４が配置
されているので、面積Ｓ１＝３．３×３．３×８＝８
７．１μｍ２に相当する不要な負荷容量が生じることに
なる。一方、従来の構造のコンデンサでは、矩形状のフ
ィールドの一辺に沿って直線状にフィールドコンタクト
が形成されるため、この実施例２と同じ５０×９０μｍ
の大きさのフィールドの短辺に沿って幅３．３μｍのフ
ィールドコンタクトを形成する場合には、面積Ｓ２＝
３．３×５０＝１６５μｍ２に相当する不要な負荷容量
が生じる。すなわち、実施例２のコンデンサでは、不要
な負荷容量が約１／２に軽減される。また、従来の構造
のコンデンサにおいても、キャパシタドープを打ち込む
ことにより抵抗値を下げることができるが、この場合に
はフィールド全体が常時容量として動作するため、不要
な負荷容量が増加してしまう。 【００１７】実施例３． 図６に実施例３に係るＭＯＳ型コンデンサを示す。この
コンデンサでは、フィールドが４つのフィールド５１に
分割されており、それぞれのフィールド５１の中央部に
フィールドコンタクト５４が形成されている。これら４
つのフィールドコンタクト５４が一つのアルミニウム電
極層５５に接続されている。この実施例３のコンデンサ
は、実施例１のコンデンサと同様の特性を有するが、フ
ィールドが分割されているために容量、抵抗値等の特性
のシミュレーションが容易となる。 【００１８】実施例４． 図７に実施例４に係るＭＯＳ型コンデンサを示す。この
コンデンサでは、フィールド６１の中央部に唯一つのフ
ィールドコンタクト６４が形成され、このフィールドコ
ンタクト６４がアルミニウム電極層６５に接続されてい
る。このようにフィールドの中央部のみにフィールドコ
ンタクトを設けた簡単な構造でも、同様に、抵抗値の軽
減、不要な負荷容量の削減が行われ、周波数特性が向上
する。 【００１９】実施例５． 図８にこの発明に係るＭＯＳ型コンデンサを用いたチャ
ージポンプ回路を示す。複数のトランジスタ７１が直列
に接続されると共に各トランジスタ７１にこの発明に係
るＭＯＳ型コンデンサ７２が接続されている。複数のコ
ンデンサ７２の一つおきにクロック信号ＣＬＫ及びイン
バータ回路７３によるクロック信号ＣＬＫの反転信号が
供給される。このような構成により、直列接続の一端に
位置するトランジスタ７１に供給された電圧ＶＤＤが、
電圧Ｖｐｐに昇圧されて直列接続の他端に位置するトラ
ンジスタ７１から出力される。このチャージポンプ回路
における、クロック信号ＣＬＫと出力電圧Ｖｐｐとの関
係を図９のタイミングチャートに示す。 【００２０】チャージポンプ回路のドライブ能力はクロ
ック信号ＣＬＫの周波数と使用されているコンデンサの
容量とでほぼ決定される。この実施例５では従来より高
い周波数で動作し得るコンデンサ７２が使用されている
ため、従来と同じパターン面積でチャージポンプ回路を
形成しても、よりドライブ能力の優れたチャージポンプ
回路が得られる。また、この発明に係るコンデンサ７２
では、負荷容量の軽減が可能なため、Ｖｃｃ及びＩｃｃ
のマージンを向上させることができる。 【００２１】実施例６． 図１０にこの発明に係るＭＯＳ型コンデンサを用いたＶ
ｐｐスイッチ回路を示す。トランジスタ８１のゲート・
ソース間にトランジスタ８２及び８３が直列に接続さ
れ、これらのトランジスタ８２及び８３にそれぞれこの
発明に係るＭＯＳ型コンデンサ８４及び８５が接続され
ている。コンデンサ８４及び８５にはクロック信号ＣＬ
Ｋ及びインバータ回路８６によるクロック信号ＣＬＫの
反転信号が供給される。トランジスタ８１のゲートに
は、書き込み電圧Ｖｐｐを供給するか否かを選択するた
めの選択信号線ＳＥＬが接続されている。選択信号線Ｓ
ＥＬがハイレベルのときには、トランジスタ８１のドレ
インに供給される電圧Ｖｐｐが選択信号線ＳＥＬに供給
され、ローレベルのときには、電圧Ｖｐｐが選択信号線
ＳＥＬに供給されない。 【００２２】Ｖｐｐスイッチ回路のドライブ能力はクロ
ック信号ＣＬＫの周波数と使用されているコンデンサの
容量とでほぼ決定される。この実施例６では従来より高
い周波数で動作し得るコンデンサ８４及び８５が使用さ
れているため、従来と同じパターン面積でＶｐｐスイッ
チ回路を形成しても、よりドライブ能力の優れた回路が
得られる。また、この発明に係るコンデンサ８４及び８
５では、負荷容量の軽減が可能なため、Ｖｃｃ及びＩｃ
ｃのマージンを向上させることができる。 【００２３】実施例７． 実施例６のＶｐｐスイッチ回路に使用されるコンデンサ
のしきい値、すなわち反転層を形成するために必要な電
圧レベルＶｔｈを、Ｖｐｐスイッチ回路内の他のトラン
ジスタのしきい値以上に設定すれば、誤動作の防止及び
Ｉｃｃの向上を図ることができる。Ｖｐｐスイッチ回路
の選択信号線ＳＥＬがローレベルのときには、電圧Ｖｐ
ｐがコンデンサ８４及び８５に供給されないが、これら
のコンデンサのしきい値Ｖｔｈがトランジスタ８２及び
８３のしきい値より低く設定されていると、選択信号線
ＳＥＬのレベルが漏れ電流によってチャージアップされ
て反転する恐れがある。そこで、この実施例７のよう
に、コンデンサ８４及び８５のしきい値Ｖｔｈをトラン
ジスタ８２及び８３のしきい値より高く設定すれば、選
択信号線ＳＥＬの誤反転を防止することができる。 【００２４】実施例８． 図１１にこの発明に係るＭＯＳ型コンデンサを用いたＥ
ＥＰＲＯＭを示す。このＥＥＰＲＯＭには、実施例５に
示したチャージポンプ回路及び実施例６あるいは７に示
したＶｐｐスイッチ回路が用いられている。複数のメモ
リセル９１を有するメモリセルアレイ９２にＶｐｐスイ
ッチ回路群９３が接続されている。Ｖｐｐスイッチ回路
群９３は、メモリセルアレイ９２の各ビット線及び各ワ
ード線にそれぞれ対応して設けられた実施例６あるいは
７の複数のＶｐｐスイッチ回路を含んでいる。すなわ
ち、各Ｖｐｐスイッチ回路は、図１０に示されるよう
に、それぞれフィールドの内部に少なくとも一つのフィ
ールドコンタクトが設けられた第２のＭＯＳ型コンデン
サ８４及び８５と、書き込み電圧Ｖｐｐを供給するか否
かを選択するための選択信号線ＳＥＬと、第２のＭＯＳ
型コンデンサ８４及び８５に接続されると共に選択信号
線のレベルに応じてオン／オフされる第２のトランジス
タ８１〜８３とを備えている。 【００２５】このＶｐｐスイッチ回路群９３に実施例５
に示したチャージポンプ回路９４が接続されている。す
なわち、チャージポンプ回路９４は、図８に示されるよ
うに、それぞれフィールドの内部に少なくとも一つのフ
ィールドコンタクトが設けられた複数の第１のＭＯＳ型
コンデンサ７２と、それぞれ対応するＭＯＳ型コンデン
サ７２に接続されると共に互いに直列に接続された複数
の第１のトランジスタ７１とを備えている。さらに、チ
ャージポンプ回路９４にクロック発生回路９５が接続さ
れている。また、Ｖｐｐスイッチ回路群９３に制御回路
９６が接続されている。この発明に係るＭＯＳ型コンデ
ンサを用いた複数のＶｐｐスイッチ回路及びチャージポ
ンプ回路が使用されているので、高い周波数で信頼性の
高い動作が行なわれると共にＩｃｃ及びＶｃｃのマージ
ンの向上が可能になる。 【００２６】実施例９． 図１２にこの発明に係るＭＯＳ型コンデンサを用いたＥ
ＥＰＲＯＭ内蔵マイクロコンピュータを示す。このマイ
クロコンピュータは、信号処理を行うためのＣＰＵ９７
と、実施例８のＥＥＰＲＯＭ９８とを有している。従っ
て、高い周波数で信頼性の高い動作が行なわれると共に
Ｉｃｃ及びＶｃｃのマージンの向上が可能になる。 【００２７】実施例１０． 図１３にこの発明に係るＭＯＳ型コンデンサを用いたＩ
Ｃカードを示す。このＩＣカードには、実施例９に示し
たＥＥＰＲＯＭ内蔵のマイクロコンピュータ９９が搭載
されている。マイクロコンピュータ９９を内蔵するため
に、Ｉｃｃ及びＶｃｃのマージンが向上され、例えば電
圧３Ｖの電池一つによるＩＣカードの動作が可能にな
る。また、ＩＣカードの動作の信頼性が向上する。 【００２８】 【発明の効果】以上説明したように、この発明に係るＭ
ＯＳ型コンデンサは、複数のフィールドが区画された半
導体基板と、複数のフィールドを覆うように半導体基板
の表面上に形成されると共に複数のフィールドの内部に
対応する位置にそれぞれ複数の開口部が形成された絶縁
膜と、絶縁膜の上に形成されると共に複数のフィールド
の内部に対応する位置にそれぞれ複数の開口部が形成さ
れた導電層と、導電層に電気的に接続された第１の電極
層と、複数のフィールドの内部にそれぞれ対応する導電
層の複数の開口部及び絶縁膜の複数の開口部内を通って
半導体基板の複数のフィールドの表面に電気的に接続さ
れた第２の電極層とを備えているので、周波数特性が向
上すると共にフィールドが分割されているために容量及
び抵抗値等の特性のシミュレーションを容易に行うこと
ができる。
【図面の簡単な説明】
【図１】 この発明の実施例１に係るＭＯＳ型コンデン
サを示す平面図である。 【図２】 図１のＩ−Ｉ線断面図である。 【図３】 実施例１のコンデンサの等価回路図である。 【図４】 実施例１のコンデンサの周波数特性を示す図
である。 【図５】 実施例２に係るＭＯＳ型コンデンサを示す平
面図である。 【図６】 実施例３に係るＭＯＳ型コンデンサを示す平
面図である。 【図７】 実施例４に係るＭＯＳ型コンデンサを示す平
面図である。 【図８】 実施例５に係るチャージポンプ回路を示す回
路図である。 【図９】 実施例５の動作を示すタイミングチャートで
ある。 【図１０】 実施例６に係るＶｐｐスイッチ回路を示す
回路図である。 【図１１】 実施例８に係るＥＥＰＲＯＭを示すブロッ
ク図である。 【図１２】 実施例９に係るマイクロコンピュータを示
す図である。 【図１３】 実施例１０に係るＩＣカードを示す図であ
る。 【図１４】 従来のＭＯＳ型コンデンサを示す平面図で
ある。 【図１５】 図１４のＩＩ−ＩＩ線断面図である。 【図１６】 図１４のコンデンサの等価回路図である。 【符号の説明】 ２１，４１，５１，６１ フィールド、２２ ポリシリ
コン膜、２２ａ，２８ａ，４２ａ，４８ａ 開口部、２
３，２５，５５，６５ アルミニウム電極層、２４，４
４，５４，６４ フィールドコンタクト、２６ アルミ
ニウムコンタクト、２７ Ｐ基板、２８ ゲート酸化
膜、７１，８１，８２，８３ トランジスタ、７２，８
４，８５ ＭＯＳ型コンデンサ、９１ メモリセル、９
２ メモリセルアレイ、９３ Ｖｐｐスイッチ回路群、
９４ チャージポンプ回路、９７ＣＰＵ、９８ ＥＥＰ
ＲＯＭ、９９ マイクロコンピュータ。
サを示す平面図である。 【図２】 図１のＩ−Ｉ線断面図である。 【図３】 実施例１のコンデンサの等価回路図である。 【図４】 実施例１のコンデンサの周波数特性を示す図
である。 【図５】 実施例２に係るＭＯＳ型コンデンサを示す平
面図である。 【図６】 実施例３に係るＭＯＳ型コンデンサを示す平
面図である。 【図７】 実施例４に係るＭＯＳ型コンデンサを示す平
面図である。 【図８】 実施例５に係るチャージポンプ回路を示す回
路図である。 【図９】 実施例５の動作を示すタイミングチャートで
ある。 【図１０】 実施例６に係るＶｐｐスイッチ回路を示す
回路図である。 【図１１】 実施例８に係るＥＥＰＲＯＭを示すブロッ
ク図である。 【図１２】 実施例９に係るマイクロコンピュータを示
す図である。 【図１３】 実施例１０に係るＩＣカードを示す図であ
る。 【図１４】 従来のＭＯＳ型コンデンサを示す平面図で
ある。 【図１５】 図１４のＩＩ−ＩＩ線断面図である。 【図１６】 図１４のコンデンサの等価回路図である。 【符号の説明】 ２１，４１，５１，６１ フィールド、２２ ポリシリ
コン膜、２２ａ，２８ａ，４２ａ，４８ａ 開口部、２
３，２５，５５，６５ アルミニウム電極層、２４，４
４，５４，６４ フィールドコンタクト、２６ アルミ
ニウムコンタクト、２７ Ｐ基板、２８ ゲート酸化
膜、７１，８１，８２，８３ トランジスタ、７２，８
４，８５ ＭＯＳ型コンデンサ、９１ メモリセル、９
２ メモリセルアレイ、９３ Ｖｐｐスイッチ回路群、
９４ チャージポンプ回路、９７ＣＰＵ、９８ ＥＥＰ
ＲＯＭ、９９ マイクロコンピュータ。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
G06F 15/78 510
G06K 19/07
H01L 27/04
H01L 29/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数のフィールドが区画された半導体基
板と、 前記複数のフィールドを覆うように前記半導体基板の表
面上に形成されると共に前記複数のフィールドの内部に
対応する位置にそれぞれ複数の開口部が形成された絶縁
膜と、 前記絶縁膜の上に形成されると共に前記複数のフィール
ドの内部に対応する位置にそれぞれ複数の開口部が形成
された導電層と、 前記導電層に電気的に接続された第１の電極層と、 前記複数のフィールドの内部にそれぞれ対応する前記導
電層の複数の開口部及び前記絶縁膜の複数の開口部内を
通って前記半導体基板の前記複数のフィールドの表面に
電気的に接続された第２の電極層とを備えたことを特徴
とするＭＯＳ型コンデンサ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05567194A JP3369296B2 (ja) | 1994-03-25 | 1994-03-25 | Ｍｏｓ型コンデンサ |
| US08/407,716 US5530274A (en) | 1994-03-25 | 1995-03-21 | Mos capacitor, Vpp switch circuit, charge pump circuit, eeprom, microcomputer, and IC card |
| FR9503496A FR2717948B1 (fr) | 1994-03-25 | 1995-03-24 | Condensateur mos et composants électroniques incorporant un tel condensateur. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05567194A JP3369296B2 (ja) | 1994-03-25 | 1994-03-25 | Ｍｏｓ型コンデンサ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236985A Division JP3976643B2 (ja) | 2002-08-15 | 2002-08-15 | Ｖｐｐスイッチ回路、チャージポンプ回路及びＥＥＰＲＯＭ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263638A JPH07263638A (ja) | 1995-10-13 |
| JP3369296B2 true JP3369296B2 (ja) | 2003-01-20 |
Family
ID=13005339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05567194A Expired - Fee Related JP3369296B2 (ja) | 1994-03-25 | 1994-03-25 | Ｍｏｓ型コンデンサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5530274A (ja) |
| JP (1) | JP3369296B2 (ja) |
| FR (1) | FR2717948B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997014185A1 (en) * | 1995-10-11 | 1997-04-17 | Paradigm Technology, Inc. | Semiconductor device with a planarized interconnect with poly-plug and self-aligned contacts |
| JP3592028B2 (ja) * | 1997-04-03 | 2004-11-24 | 富士通株式会社 | 昇圧回路および半導体集積回路 |
| KR100311179B1 (ko) * | 1999-10-21 | 2001-11-02 | 박종섭 | 모스캐패시터 |
| JP2002217304A (ja) * | 2000-11-17 | 2002-08-02 | Rohm Co Ltd | 半導体装置 |
| JP6231735B2 (ja) | 2011-06-01 | 2017-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3704384A (en) * | 1971-03-30 | 1972-11-28 | Ibm | Monolithic capacitor structure |
| JPS5819143B2 (ja) * | 1977-09-30 | 1983-04-16 | 株式会社東芝 | 半導体メモリ装置 |
| JPS5658253A (en) * | 1979-10-17 | 1981-05-21 | Oki Electric Ind Co Ltd | Capacitor for integrated circuit |
| DE3067386D1 (en) * | 1980-11-28 | 1984-05-10 | Ibm | Capacitor with four-pole structure, the integrity of which can be controlled by direct current tests |
| JPS59104561A (ja) * | 1982-12-06 | 1984-06-16 | Komatsu Ltd | オプトガルパニツクスペクトルスコピ−によるプラズマ電流密度測定方法 |
| JPS62161036U (ja) * | 1986-03-31 | 1987-10-13 | ||
| US4720467A (en) * | 1986-09-29 | 1988-01-19 | International Business Machines Corporation | Method of forming a capacitor-transistor integrated circuit |
| JPH05136363A (ja) * | 1991-11-15 | 1993-06-01 | Sharp Corp | 半導体記憶装置 |
| SE470415B (sv) * | 1992-07-06 | 1994-02-14 | Ericsson Telefon Ab L M | Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator |
-
1994
- 1994-03-25 JP JP05567194A patent/JP3369296B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-21 US US08/407,716 patent/US5530274A/en not_active Expired - Lifetime
- 1995-03-24 FR FR9503496A patent/FR2717948B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5530274A (en) | 1996-06-25 |
| FR2717948A1 (fr) | 1995-09-29 |
| FR2717948B1 (fr) | 1997-01-03 |
| JPH07263638A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465231A (en) | EEPROM and logic LSI chip including such EEPROM | |
| US5378643A (en) | Electrically programmable non-volatile semiconductor memory device and manufacturing method thereof | |
| US6455889B2 (en) | Semiconductor memory device having memory cells each having a conductive body of booster plate and a method for manufacturing the same | |
| US6429724B1 (en) | Semiconductor device capable of generating a plurality of voltages | |
| EP0350057A1 (en) | Semiconductor memory | |
| KR950021688A (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
| JPH0368542B2 (ja) | ||
| CN1210720C (zh) | 半导体存储器元件 | |
| US20050280049A1 (en) | Metal-poly integrated capacitor structure | |
| JP2518133B2 (ja) | スタティック型半導体記憶装置 | |
| US4006469A (en) | Data storage cell with transistors operating at different threshold voltages | |
| JP3369296B2 (ja) | Ｍｏｓ型コンデンサ | |
| JPH05267690A (ja) | Ｅ２ｐｒｏｍメモリセル | |
| RU2001107134A (ru) | Полупроводниковая интегральная схема с защитным покрытием поверхности | |
| JPS63249376A (ja) | Ｅｐｒｏｍメモリセルマトリックス | |
| JP2759631B2 (ja) | 半導体メモリセル及びその製造方法 | |
| JP3976643B2 (ja) | Ｖｐｐスイッチ回路、チャージポンプ回路及びＥＥＰＲＯＭ | |
| JPS6027118B2 (ja) | 半導体メモリ装置 | |
| JP4749714B2 (ja) | 不揮発性セルを備えたｅｐｒｏｍ | |
| US5859455A (en) | Non-volatile semiconductor memory cell with control gate and floating gate and select gate located above the channel | |
| TWI805189B (zh) | 小面積側邊電容唯讀記憶體元件及其陣列與操作方法 | |
| JPH0782753B2 (ja) | ダイナミックメモリ装置 | |
| JPS5978565A (ja) | 半導体メモリセル | |
| JPS6331114B2 (ja) | ||
| JP2555870B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |