JP3336834B2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP3336834B2 JP3336834B2 JP29110095A JP29110095A JP3336834B2 JP 3336834 B2 JP3336834 B2 JP 3336834B2 JP 29110095 A JP29110095 A JP 29110095A JP 29110095 A JP29110095 A JP 29110095A JP 3336834 B2 JP3336834 B2 JP 3336834B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- ridge
- die pad
- lead frame
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、リードフレームに
関し、さらに詳しくは、リードフレームの一部を構成す
るダイパットの形状に関するものである。
関し、さらに詳しくは、リードフレームの一部を構成す
るダイパットの形状に関するものである。
【0002】
【従来の技術】合成樹脂でリードフレームとともに封止
してパッケージされる半導体チップでは、高密度実装が
進み、実装方法においては表面実装素子を半田でリフロ
ーする等、熱応力が大である方法が多く採用されてい
る。この熱応力に対し、パッケージにクラックが入るこ
とを防止する手段として、特開平3−53554号公報
等が提案されている。これはダイパットの外縁部の稜を
曲面形状に加工するものであり、近年のリードフレーム
ではこれが多く採用されている。これを図3を参照して
説明する。
してパッケージされる半導体チップでは、高密度実装が
進み、実装方法においては表面実装素子を半田でリフロ
ーする等、熱応力が大である方法が多く採用されてい
る。この熱応力に対し、パッケージにクラックが入るこ
とを防止する手段として、特開平3−53554号公報
等が提案されている。これはダイパットの外縁部の稜を
曲面形状に加工するものであり、近年のリードフレーム
ではこれが多く採用されている。これを図3を参照して
説明する。
【0003】図3(a)は、パッケージ5の概略断面図
であり、同図(b)は、ダイパット2に半導体チップ1
を載置した状態を示す概略上面図である。近年、半導体
チップ1上に形成された接続電極1aと、これら接続電
極1aに対応したリード3とのワイヤボンディング作業
では、ダイパット2の基準点AまたはA、B及び半導体
チップ1の基準点C、D等が設定されたCADデータ
(設計値)の活用が図られている。
であり、同図(b)は、ダイパット2に半導体チップ1
を載置した状態を示す概略上面図である。近年、半導体
チップ1上に形成された接続電極1aと、これら接続電
極1aに対応したリード3とのワイヤボンディング作業
では、ダイパット2の基準点AまたはA、B及び半導体
チップ1の基準点C、D等が設定されたCADデータ
(設計値)の活用が図られている。
【0004】これは、ワイヤボンディング装置にセッテ
ィングされたダイパット2及び半導体チップ1の外縁部
輪郭に、ワイヤボンディング装置の一部を構成する撮像
装置に設けられたレチクル(基準用の十字線)を合致さ
せ、この測定値に基づいてダイパット2の基準点及び半
導体チップ1の基準点を設定する。そして、この設定さ
れたダイパット2の基準点及び半導体チップ1の基準点
が、CADデータに設定されているダイパット2の基準
点AまたはA、B及び半導体チップ1の基準点C、Dと
一致しているとの仮定に基づいて、半導体チップ1上に
形成された接続電極1aとリード3のワイヤボンディン
グを自動的に行うものである。実際には、ワイヤボンデ
ィング装置にセッティングされた半導体チップ1及びダ
イパット2は、CADデータに設定されたダイパット2
及び半導体チップ1の位置関係間に誤差が存在するた
め、ワイヤボンディング装置で若干の修正をするティー
チング作業と称されるものが行われている。そして、修
正が完了すると本格的なワイヤボンディング作業が開始
される。
ィングされたダイパット2及び半導体チップ1の外縁部
輪郭に、ワイヤボンディング装置の一部を構成する撮像
装置に設けられたレチクル(基準用の十字線)を合致さ
せ、この測定値に基づいてダイパット2の基準点及び半
導体チップ1の基準点を設定する。そして、この設定さ
れたダイパット2の基準点及び半導体チップ1の基準点
が、CADデータに設定されているダイパット2の基準
点AまたはA、B及び半導体チップ1の基準点C、Dと
一致しているとの仮定に基づいて、半導体チップ1上に
形成された接続電極1aとリード3のワイヤボンディン
グを自動的に行うものである。実際には、ワイヤボンデ
ィング装置にセッティングされた半導体チップ1及びダ
イパット2は、CADデータに設定されたダイパット2
及び半導体チップ1の位置関係間に誤差が存在するた
め、ワイヤボンディング装置で若干の修正をするティー
チング作業と称されるものが行われている。そして、修
正が完了すると本格的なワイヤボンディング作業が開始
される。
【0005】ところで、半導体チップ載置面2aの外縁
部の稜は、曲面2bであるため、ワイヤボンディング装
置の撮像装置ではダイパット2の外縁部輪郭を明確に認
識することが困難であり、本来の基準点が設定されない
場合があった。図3(c)はこの一例を挙げた、ダイパ
ット2に半導体チップ1を載置した状態を示す概略上面
図である。同図は、半導体チップ載置面2aと曲面2b
との境界をダイパット2の外縁と認識してしまい、本来
設定しなければならない基準点A、BをA´、B´に誤
って設定してしまったものである。このように、基準点
A、BをA´、B´に誤って設定してしまうと、ティー
チング作業を何度か繰り返えして半導体チップ1上の接
続電極とリードとが確実にボンディングされているか否
かを目視で検査しなければならなかった。これが、ワイ
ヤボンディング作業におけるCADデータの活用を阻害
する一要因となっていた。
部の稜は、曲面2bであるため、ワイヤボンディング装
置の撮像装置ではダイパット2の外縁部輪郭を明確に認
識することが困難であり、本来の基準点が設定されない
場合があった。図3(c)はこの一例を挙げた、ダイパ
ット2に半導体チップ1を載置した状態を示す概略上面
図である。同図は、半導体チップ載置面2aと曲面2b
との境界をダイパット2の外縁と認識してしまい、本来
設定しなければならない基準点A、BをA´、B´に誤
って設定してしまったものである。このように、基準点
A、BをA´、B´に誤って設定してしまうと、ティー
チング作業を何度か繰り返えして半導体チップ1上の接
続電極とリードとが確実にボンディングされているか否
かを目視で検査しなければならなかった。これが、ワイ
ヤボンディング作業におけるCADデータの活用を阻害
する一要因となっていた。
【0006】
【発明が解決しようとする課題】本発明の課題は、パッ
ケージにクラックが入ることを防止するとともに、CA
Dデータ(設計値)に設定されたダイパットの基準点
と、ワイヤボンディング装置により設定されるダイパッ
トの基準点とを容易に一致させることができるリードフ
レームを提供することである。
ケージにクラックが入ることを防止するとともに、CA
Dデータ(設計値)に設定されたダイパットの基準点
と、ワイヤボンディング装置により設定されるダイパッ
トの基準点とを容易に一致させることができるリードフ
レームを提供することである。
【0007】
【課題を解決するための手段】上記した課題を解決する
ために、請求項1に係る発明は、半導体チップを載置す
る半導体チップ載置面を有するダイパットの外縁部の稜
を曲面形状に加工したリードフレームにおいて、前記ダ
イパットの半導体チップ載置面の2つの角部を形成する
各々2辺の曲面形状稜に対して、該曲面形状稜の少なく
とも一部に部分的に略直角な直角稜を形成したことを特
徴とする。
ために、請求項1に係る発明は、半導体チップを載置す
る半導体チップ載置面を有するダイパットの外縁部の稜
を曲面形状に加工したリードフレームにおいて、前記ダ
イパットの半導体チップ載置面の2つの角部を形成する
各々2辺の曲面形状稜に対して、該曲面形状稜の少なく
とも一部に部分的に略直角な直角稜を形成したことを特
徴とする。
【0008】請求項2に係る発明は、請求項1に記載の
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の対角上に位置する2つの角部を形成する各
々2辺に該角部を跨いで設けたことを特徴とする。
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の対角上に位置する2つの角部を形成する各
々2辺に該角部を跨いで設けたことを特徴とする。
【0009】請求項3に係る発明は、請求項1に記載の
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の隣り合って位置する2つの角部を形成する
各々2 辺に該角部を跨いで設けたことを特徴とする。
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の隣り合って位置する2つの角部を形成する
各々2 辺に該角部を跨いで設けたことを特徴とする。
【0010】請求項4に係る発明は、請求項1に記載の
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面における2つの角部を形成する互いに隣り合
う3辺の曲面形状稜の中間部に設けたことを特徴とす
る。
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面における2つの角部を形成する互いに隣り合
う3辺の曲面形状稜の中間部に設けたことを特徴とす
る。
【0011】請求項5に係る発明は、請求項1に記載の
リードフレームにおいて、前記半導体チップ載置面の対
向面の稜が、曲面形状に加工されていることを特徴とす
る。
リードフレームにおいて、前記半導体チップ載置面の対
向面の稜が、曲面形状に加工されていることを特徴とす
る。
【0012】上述した如く、外縁部の稜を曲面形状に加
工したダイパットの半導体チップ載置面の2つの角部を
形成する各々2辺の曲面形状稜に対して、該曲面形状稜
の少なくとも一部に部分的に略直角な直角稜を形成する
ことにより、ワイヤボンディングの一部を構成する撮像
装置で、ダイパットの外縁部輪郭を2つの角部を形成す
る2辺の直角稜を基準にして明確に認識することができ
るので、CADデータに設定されたダイパットの基準点
と一致する基準点を容易に設定することができる作用が
ある。
工したダイパットの半導体チップ載置面の2つの角部を
形成する各々2辺の曲面形状稜に対して、該曲面形状稜
の少なくとも一部に部分的に略直角な直角稜を形成する
ことにより、ワイヤボンディングの一部を構成する撮像
装置で、ダイパットの外縁部輪郭を2つの角部を形成す
る2辺の直角稜を基準にして明確に認識することができ
るので、CADデータに設定されたダイパットの基準点
と一致する基準点を容易に設定することができる作用が
ある。
【0013】
【発明の実施の形態】以下に本発明の実施の形態につい
て、図1ないし図2を参照して説明する。なお、図中の
構成要素で従来の技術と同様の構造をなしているものに
ついては同一の参照符号を付するものとする。
て、図1ないし図2を参照して説明する。なお、図中の
構成要素で従来の技術と同様の構造をなしているものに
ついては同一の参照符号を付するものとする。
【0014】実施の形態例1 本実施の形態例は、ダイパット2の半導体チップ載置面
2aの対角上に位置する2つの角部の稜を、略直角な直
角稜2cによって形成している。これを、図1(a)を
参照して説明する。
2aの対角上に位置する2つの角部の稜を、略直角な直
角稜2cによって形成している。これを、図1(a)を
参照して説明する。
【0015】図1(a)は、ダイパット2に半導体チッ
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの対角上
に位置する2つの角部の稜に、2つの角部を形成する各
々2辺の曲面形状稜2bに対して、該曲面形状稜2bの
少なくとも一部に部分的に略直角な直角稜2cが形成さ
れるよう、対角上に位置する2つの角部を形成する各々
2辺に該角部を跨いで直角稜2cを設けた構成としてい
る。従来の技術で説明した事例のように、ワイヤボンデ
ィング作業では、先ずワイヤボンディング装置の一部を
構成する光学的精密測定器により、ワイヤボンディング
装置にセッティングされたダイパット2及び半導体チッ
プ1の基準点を設定する。この際、本実施の形態例で
は、ワイヤボンディング装置の撮像装置により直角稜2
cの外縁部輪郭を明確に認識できるので、撮像装置に設
けられたレチクルを2つの角部を形成する2辺の直角稜
2cに容易に合致させることができるとともに、CAD
データに設定されたダイパット2の基準点A、B及び半
導体チップ1の基準点C、Dと一致させることができ
る。従って、半導体チップ1上の接続電極とリードとの
ワイヤボンディング作業において、CADデータに基づ
く自動化が可能であり、ワイヤボンディング作業の工数
低減を図ることができる。
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの対角上
に位置する2つの角部の稜に、2つの角部を形成する各
々2辺の曲面形状稜2bに対して、該曲面形状稜2bの
少なくとも一部に部分的に略直角な直角稜2cが形成さ
れるよう、対角上に位置する2つの角部を形成する各々
2辺に該角部を跨いで直角稜2cを設けた構成としてい
る。従来の技術で説明した事例のように、ワイヤボンデ
ィング作業では、先ずワイヤボンディング装置の一部を
構成する光学的精密測定器により、ワイヤボンディング
装置にセッティングされたダイパット2及び半導体チッ
プ1の基準点を設定する。この際、本実施の形態例で
は、ワイヤボンディング装置の撮像装置により直角稜2
cの外縁部輪郭を明確に認識できるので、撮像装置に設
けられたレチクルを2つの角部を形成する2辺の直角稜
2cに容易に合致させることができるとともに、CAD
データに設定されたダイパット2の基準点A、B及び半
導体チップ1の基準点C、Dと一致させることができ
る。従って、半導体チップ1上の接続電極とリードとの
ワイヤボンディング作業において、CADデータに基づ
く自動化が可能であり、ワイヤボンディング作業の工数
低減を図ることができる。
【0016】実施の形態例2 本実施の形態例は、ダイパット2の半導体チップ載置面
2aの対角上に位置する2つの角部を形成する2辺の稜
の一部を、略直角な直角稜2cによって形成している。
これを、図1(b)を参照して説明する。
2aの対角上に位置する2つの角部を形成する2辺の稜
の一部を、略直角な直角稜2cによって形成している。
これを、図1(b)を参照して説明する。
【0017】図1(b)は、ダイパット2に半導体チッ
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの対角上
に位置する2つの角部を形成する2辺の稜に、2つの角
部を形成する各々2辺の曲面形状稜2bに対して、該曲
面形状稜2bの少なくとも一部に部分的に略直角な直角
稜2cが形成されるよう、対角上に位置する2つの角部
を形成する各々2辺の中間部に部分的に直角稜2cを 設
けた構成としている。以下は実施の形態例1で示した事
例の説明と同様であるので省略する。
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの対角上
に位置する2つの角部を形成する2辺の稜に、2つの角
部を形成する各々2辺の曲面形状稜2bに対して、該曲
面形状稜2bの少なくとも一部に部分的に略直角な直角
稜2cが形成されるよう、対角上に位置する2つの角部
を形成する各々2辺の中間部に部分的に直角稜2cを 設
けた構成としている。以下は実施の形態例1で示した事
例の説明と同様であるので省略する。
【0018】実施の形態例3 本実施の形態例は、ダイパット2の半導体チップ載置面
2aの隣り合って位置する2つの角部の稜を、略直角な
直角稜2cによって形成している。これを、図2(a)
を参照して説明する。
2aの隣り合って位置する2つの角部の稜を、略直角な
直角稜2cによって形成している。これを、図2(a)
を参照して説明する。
【0019】図2(a)は、ダイパット2に半導体チッ
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの隣り合
って位置する2つの角部の稜に、2つの角部を形成する
各々2辺の曲面形状稜2bに対して、該曲面形状稜2b
の少なくとも一部に部分的に略直角な直角稜2cが形成
されるよう、隣り合って位置する2つの角部を形成する
各々2辺に該角部を跨いで直角稜2cを設けた構成とし
ている。以下は実施の形態例1で示した事例の説明と同
様であるので省略する。
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの隣り合
って位置する2つの角部の稜に、2つの角部を形成する
各々2辺の曲面形状稜2bに対して、該曲面形状稜2b
の少なくとも一部に部分的に略直角な直角稜2cが形成
されるよう、隣り合って位置する2つの角部を形成する
各々2辺に該角部を跨いで直角稜2cを設けた構成とし
ている。以下は実施の形態例1で示した事例の説明と同
様であるので省略する。
【0020】実施の形態例4 本実施の形態例は、ダイパット2の半導体チップ載置面
2aの隣り合う3辺の稜の中間部に部分的に、略直角な
直角稜2cによって形成している。これを、図2(b)
を参照して説明する。
2aの隣り合う3辺の稜の中間部に部分的に、略直角な
直角稜2cによって形成している。これを、図2(b)
を参照して説明する。
【0021】図2(b)は、ダイパット2に半導体チッ
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの隣り合
う3辺の稜に、2つの角部を形成する各々2辺の曲面形
状稜2bに対して、該曲面形状稜2bの少なくとも一部
に部分的に略直角な直角稜2cが形成されるよう、2つ
の角部を形成する互いに隣り 合う3辺の曲面形状稜2b
の中間部に部分的に直角稜2cを設けた構成としてい
る。以下は実施の形態例1で示した事例の説明と同様で
あるので省略する。
プ1を載置した状態の概略上面図である。半導体チップ
載置面2aの稜は、曲面に加工された曲面形状稜2bで
形成されている。この半導体チップ載置面2aの隣り合
う3辺の稜に、2つの角部を形成する各々2辺の曲面形
状稜2bに対して、該曲面形状稜2bの少なくとも一部
に部分的に略直角な直角稜2cが形成されるよう、2つ
の角部を形成する互いに隣り 合う3辺の曲面形状稜2b
の中間部に部分的に直角稜2cを設けた構成としてい
る。以下は実施の形態例1で示した事例の説明と同様で
あるので省略する。
【0022】上述した実施の形態例1〜4で示した事例
では、半導体チップ載置面2aの稜の一部を略直角な直
角稜2cに形成するとともに、載置面2aの対向面の稜
を曲面形状に加工したリードフレームであっても良いこ
とは言うまでもない。
では、半導体チップ載置面2aの稜の一部を略直角な直
角稜2cに形成するとともに、載置面2aの対向面の稜
を曲面形状に加工したリードフレームであっても良いこ
とは言うまでもない。
【0023】
【発明の効果】以上に詳しく説明したように、本発明に
係るリードフレームにおいては、ダイパットにおける半
導体チップ載置面の外縁部の稜を、全体として曲面形状
稜に加工し、該曲面形状稜の一部に部分的に略直角な直
角稜を形成しているため、パッケージされる際に熱応力
によってクラックが入るのを防止する効果を阻害するお
それがない。
係るリードフレームにおいては、ダイパットにおける半
導体チップ載置面の外縁部の稜を、全体として曲面形状
稜に加工し、該曲面形状稜の一部に部分的に略直角な直
角稜を形成しているため、パッケージされる際に熱応力
によってクラックが入るのを防止する効果を阻害するお
それがない。
【0024】その上、ワイヤボンディング作業に際し、
ワイヤボンディング装置にセッティングされたダイパッ
ト及び半導体チップは、ワイヤボンディング装置の一部
を構成する撮像装置により、半導体チップ載置面の2つ
の角部を形成する各々2辺の曲面形状稜の一部に部分的
に形成された直角稜を基準にして、ダイパットの外縁部
輪郭を明確に認識し、ダイパット及び半導体チップの各
2点の基準点を設定できるため、容易にCADデータに
設定されているダイパット及び半導体チップの各2点の
基準点に一致させることができる。従って、半導体チッ
プ上の接続電極とリードとのワイヤボンディング作業を
自動化することができるとともに、ワイヤボンディング
作業の工数低減を図ることができる。
ワイヤボンディング装置にセッティングされたダイパッ
ト及び半導体チップは、ワイヤボンディング装置の一部
を構成する撮像装置により、半導体チップ載置面の2つ
の角部を形成する各々2辺の曲面形状稜の一部に部分的
に形成された直角稜を基準にして、ダイパットの外縁部
輪郭を明確に認識し、ダイパット及び半導体チップの各
2点の基準点を設定できるため、容易にCADデータに
設定されているダイパット及び半導体チップの各2点の
基準点に一致させることができる。従って、半導体チッ
プ上の接続電極とリードとのワイヤボンディング作業を
自動化することができるとともに、ワイヤボンディング
作業の工数低減を図ることができる。
【図1】 本発明を示し、(a)は実施の形態例1を示
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、(b)は実施の形態例2を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、(b)は実施の形態例2を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
【図2】 本発明を示し、(a)は実施の形態例3を示
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、(b)は実施の形態例4を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、(b)は実施の形態例4を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
【図3】 従来例を示し、(a)はパッケージの概略断
面図であり、(b)及び(c)はダイパットに半導体チ
ップを載置した状態の概略上面図である。
面図であり、(b)及び(c)はダイパットに半導体チ
ップを載置した状態の概略上面図である。
1 半導体チップ 1a 接続電極 2 ダイパット 2a 半導体チップ載置面 2b 曲面形状稜 2c 直角稜 3 リード 4 ワイヤ 5 パッケージ
Claims (5)
- 【請求項1】 半導体チップを載置する半導体チップ載
置面を有するダイパットの外縁部の稜を曲面形状に加工
したリードフレームにおいて、 前記ダイパットの半導体チップ載置面の2つの角部を形
成する各々2辺の曲面形状稜に対して、該曲面形状稜の
少なくとも一部に部分的に略直角な直角稜を形成したこ
とを特徴とするリードフレーム。 - 【請求項2】 前記直角稜を、前記半導体チップ載置面
の対角上に位置する2つの角部を形成する各々2辺に該
角部を跨いで設けたことを特徴とする請求項1に記載の
リードフレーム。 - 【請求項3】 前記直角稜を、前記半導体チップ載置面
の隣り合って位置する2つの角部を形成する各々2辺に
該角部を跨いで設けたことを特徴とする請求項1に記載
のリードフレーム。 - 【請求項4】 前記直角稜を、前記半導体チップ載置面
における2つの角部を形成する互いに隣り合う3辺の曲
面形状稜の中間部に設けたことを特徴とする請求項1に
記載のリードフレーム。 - 【請求項5】 前記半導体チップ載置面の対向面の稜
が、曲面形状に加工されていることを特徴とする請求項
1に記載のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29110095A JP3336834B2 (ja) | 1995-11-09 | 1995-11-09 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29110095A JP3336834B2 (ja) | 1995-11-09 | 1995-11-09 | リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09134995A JPH09134995A (ja) | 1997-05-20 |
JP3336834B2 true JP3336834B2 (ja) | 2002-10-21 |
Family
ID=17764460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29110095A Expired - Fee Related JP3336834B2 (ja) | 1995-11-09 | 1995-11-09 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3336834B2 (ja) |
-
1995
- 1995-11-09 JP JP29110095A patent/JP3336834B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09134995A (ja) | 1997-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3336834B2 (ja) | リードフレーム | |
JPH05347326A (ja) | ワイヤボンディング装置におけるキャピラリのセッティング方法 | |
JP3301419B2 (ja) | 電子部品の製造方法 | |
JP3528366B2 (ja) | 集積回路装置 | |
JP2906756B2 (ja) | 電子部品搭載用基板 | |
JPS589477A (ja) | 固体撮像装置 | |
JPS59144140A (ja) | ワイヤボンデイング部の検査方法 | |
JPH0713230Y2 (ja) | 電子部品 | |
JPS61255039A (ja) | 半導体素子 | |
KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
JP2969968B2 (ja) | 印刷用メタルマスクの製造方法 | |
JPH104119A (ja) | 半導体装置 | |
JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
JP2803260B2 (ja) | 半導体装置の製造方法 | |
JPH0442934Y2 (ja) | ||
JPH04323836A (ja) | 半導体装置 | |
JPH0817858A (ja) | 半導体チップにおける電極パットの位置検出方法 | |
JPH04324948A (ja) | ボンディング方法 | |
JPH08172257A (ja) | プリント基板 | |
JPH0631736Y2 (ja) | プリント回路基板 | |
JPH09330945A (ja) | 半導体装置の製造方法 | |
TW454433B (en) | Plastic ball grid array package and the manufacturing method thereof | |
JPH0964273A (ja) | 半導体装置 | |
JPS5851526A (ja) | 半導体素子ペレツトおよびこれを有する半導体装置 | |
JPS5851416B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |