JPH104119A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH104119A
JPH104119A JP17556196A JP17556196A JPH104119A JP H104119 A JPH104119 A JP H104119A JP 17556196 A JP17556196 A JP 17556196A JP 17556196 A JP17556196 A JP 17556196A JP H104119 A JPH104119 A JP H104119A
Authority
JP
Japan
Prior art keywords
image recognition
semiconductor device
semiconductor
semiconductor substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17556196A
Other languages
English (en)
Inventor
Hideo Shimura
英雄 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17556196A priority Critical patent/JPH104119A/ja
Publication of JPH104119A publication Critical patent/JPH104119A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンディング時やダイシング時など
における、半導体基板の位置決めをするための画像認識
を行う際に認識エラーの少ない半導体装置を提供する。 【解決手段】 メモリセル部２、周辺回路部、ボンディ
ング用のＡｌパッド３、試験用のＡｌパッド３ａおよび
検査用電極４が設けられた半導体チップ１上に、Ａｌパ
ッド３，３ａおよび検査用電極４に対応する部分と、位
置決め時の画像認識に用いる領域６ａ，６ｂに対応する
部分とを除いて、ポリイミドなどからなるオーバーコー
ト膜５を設ける。画像認識に用いる領域６ａ，６ｂは、
半導体チップ１上のメモリセル部２にかからないように
半導体チップ１の一つのコーナー部を含む領域と、この
コーナー部と半導体チップ１の対角線上で向かい合う他
のコーナー部を含む領域とに選ぶ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
する。
【０００２】
【従来の技術】図２は、従来の半導体メモリを示す平面
図である。この図２に示すように、従来の半導体メモリ
においては、半導体チップ１０１上の所定部分にメモリ
セル部１０２およびその周辺回路部（図示せず）が設け
られている。半導体チップ１０１上の周辺部には、この
半導体チップ１０１をリードフレーム（図示せず）とワ
イヤボンドするためのアルミニウム（Ａｌ）パッド１０
３が設けられている。符号１０３ａはボールシェア試験
用のＡｌパッドを示し、符号１０４はメモリセル部１０
２などの検査用電極を示す。
【０００３】また、符号１０５は、ポリイミドからなる
オーバーコート膜を示す。このオーバーコート膜１０５
は、モールド樹脂に含まれるフィラーの衝突によりメモ
リセル部１０２や周辺回路部にクラックが発生するのを
防止したり、あるいは、メモリセル部１０２をα線から
保護しソフトエラーが発生するのを防止したりするため
のものである。このオーバーコート膜１０５は、Ａｌパ
ッド１０３，１０３ａおよび検査用電極１０４に対応す
る部分を除いて、メモリセル部１０２および周辺回路部
を覆うように半導体チップ１０１のほぼ全面に設けられ
ている。このオーバーコート膜１０５のＡｌパッド１０
３，１０３ａおよび検査用電極１０４に対応する部分に
開口１０６が設けられている。寸法ｌ1 は、Ａｌパッド
１０３と開口１０６の側壁との間隔を示す。この寸法ｌ
1 は、Ａｌパッド１０３にワイヤボンドするのに必要な
大きさに選ばれる。この場合には、寸法ｌ1 は例えば約
２３μｍに選ばれる。
【０００４】この従来の半導体メモリは、通常、半導体
ウエハをダイシングして、個別の半導体チップ１０１に
分離することにより形成される。そして、半導体チップ
１０１がリードフレーム（図示せず）上に搭載され、半
導体チップ１０１に設けられたＡｌパッド１０３とリー
ドフレームのインナーリードとがワイヤで接続され、パ
ッケージングされる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
従来の半導体メモリでは、半導体チップ１０１をワイヤ
ボンディングする際に、次のような問題があった。すな
わち、ワイヤボンディングの際には、ワイヤボンディン
グ装置に備えられた画像認識装置により半導体チップ１
０１の位置決めが行われている。このとき、画像認識装
置では、半導体チップ１０１の一つのコーナー部（例え
ば図２中、右上のコーナー部）を含む領域と、このコー
ナー部と半導体チップ１０１の対角線上で向かい合う他
のコーナー部（例えば図２中、左下のコーナー部）を含
む領域との二箇所を、画像認識に用いる領域として半導
体チップ１０１の位置決めを行っている。しかしなが
ら、この位置決め時に、半導体チップ１０１上のオーバ
ーコート膜１０５での光の透過率や反射率が一様でない
ため、画像認識装置において認識エラーが出やすいとい
う問題があった。この問題は、オーバーコート膜１０５
が厚くなるほど顕著となっていた。以上は、半導体チッ
プ１０１をワイヤボンドする際の位置決め時に生じる問
題であるが、同様な問題は半導体ウエハをダイシングす
る際にも生じ得るものである。
【０００６】したがって、この発明の目的は、ワイヤボ
ンディング時やダイシング時などにおける、半導体基板
の位置決めをするための画像認識を行う際に認識エラー
の少ない半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、半導体基板上に有機材料
からなる保護膜が設けられる半導体装置において、半導
体基板上に設けられたボンディングパッドに対応する部
分および位置決め時の画像認識に用いる領域に対応する
部分を除いた部分における半導体基板上に保護膜が設け
られていることを特徴とするものである。
【０００８】この発明の第２の発明は、半導体基板上に
有機材料からなる保護膜が設けられる半導体装置におい
て、半導体基板上に設けられたボンディングパッドに対
応する部分および内部回路部以外の領域の少なくとも一
部分を除いた部分における半導体基板上に保護膜が設け
られていることを特徴とするものである。
【０００９】上述のように構成されたこの発明の第１の
発明によれば、半導体基板の画像認識に用いる領域に保
護膜が設けられていないので、ワイヤボンディング時や
ダイシング時などにおける、半導体基板の位置決めをす
るための画像認識を行う際に、この保護膜での光の透過
率や反射率のばらつきに起因する認識エラーが減少す
る。これにより、ワイヤボンディング時やダイシング時
などにおける、半導体基板の位置決め時の画像認識を安
定的に行うことができる。
【００１０】また、この発明の第２の発明によれば、半
導体基板上の内部回路部以外の領域の少なくとも一部分
に保護膜が設けられていない領域を有しているので、こ
の領域を位置決め時の画像認識に用いる領域とすること
により、第１の発明の場合と同様に、半導体基板の位置
決め時の画像認識を安定的に行うことができる。
【００１１】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。図１は、この発明の
一実施形態による半導体メモリを示す平面図である。図
１に示すように、この半導体メモリにおいては、半導体
チップ１上の所定部分にメモリセル部２およびその周辺
回路部（図示せず）が設けられている。半導体チップ１
上の周辺部には、この半導体チップ１をリードフレーム
（図示せず）とワイヤボンドするためのＡｌパッド３が
設けられている。ここで、符号３ａはＡｌパッド３にボ
ンディングされるワイヤの接合強度を検査するためのボ
ールシェア試験用のＡｌパッドを示す。符号４は、メモ
リセル部２などの検査の際に用いられる検査用電極を示
す。また、符号５は、例えばポリイミドのような有機材
料からなるオーバーコート膜を示す。このオーバーコー
ト膜５は、モールド樹脂に含まれるフィラーの衝突によ
りメモリセル部２や周辺回路部にクラックが発生するの
を防止したり、あるいは、メモリセル部２をα線から保
護しソフトエラーが発生するのを防止したりするための
ものである。このオーバーコート膜５の厚さは例えば約
１５μｍに選ばれる。
【００１２】このオーバーコート膜５は、Ａｌパッド
３，３ａおよび検査用電極４に対応する部分と、ワイヤ
ボンディングの際の位置決め時の画像認識に用いる領域
６ａ，６ｂに対応する部分とを除いた部分における半導
体チップ１上に設けられている。いいかえれば、半導体
チップ１上のＡｌパッド３，３ａおよび検査用電極４に
対応する部分と、画像認識に用いる領域６ａ，６ｂに対
応する部分では、オーバーコート膜５が取り除かれた状
態になっている。ここで、画像認識に用いる領域６ａ，
６ｂは、この半導体メモリの性能および信頼性に悪影響
を与えることがなく、かつ、画像認識が可能で、かつ、
必要十分な位置決め精度が得られるような領域に選ばれ
ている。
【００１３】この場合、画像認識に用いる領域６ａ，６
ｂは、メモリセル部２にかからないように、それ以外の
領域に選ばれている。具体的には、半導体チップ１の一
つのコーナー部（例えば図１中、右上のコーナー部）を
含む領域と、このコーナー部と半導体チップ１の対角線
上で向かい合う他のコーナー部（例えば図１中、左下の
コーナー部）を含む領域との二箇所とする。また、これ
らの画像認識に用いる領域６ａ，６ｂの大きさは、画像
認識装置の画像認識範囲よりも縦横ともに約５０μｍ以
上大きく選ばれる。ここで、寸法ｌ2 ，ｌ3 は、画像認
識に用いる領域６ａ，６ｂの大きさを示す。この場合に
は、寸法ｌ2 は例えば７００μｍに選ばれ、寸法ｌ3 は
例えば３９０μｍに選ばれる。また、寸法ｌ4 は、ボー
ルシェア試験用のＡｌパッド３ａとオーバーコート膜５
との間隔を示す。この半導体メモリにおいては、この寸
法ｌ4 は例えば２００μｍに選ばれる。
【００１４】この半導体メモリを製造するためには、半
導体メモリの通常の製造方法にしたがって、半導体ウエ
ハにＡｌパッド３，３ａおよび検査用電極４まで形成す
る。この後、半導体ウエハの全面にオーバーコート膜５
を形成する。次に、Ａｌパッド３，３ａおよび検査用電
極４に対応する部分と、画像認識に用いる領域６ａ，６
ｂに対応する部分とにおけるオーバーコート膜５を除去
する。この後、半導体ウエハをダイシングして、個別の
半導体チップ１に分離する。次に、この半導体チップ１
をリードフレーム（図示せず）上に搭載し、半導体チッ
プ１上に設けられたＡｌパッド３とリードフレームのイ
ンナーリードとをワイヤで接続した後、パッケージング
する。以上により、目的とする半導体メモリを製造す
る。
【００１５】上述のように構成されたこの半導体メモリ
によれば、半導体チップ１上に設けられたＡｌパッド
３，３ａおよび検査用電極４に対応する部分と、画像認
識に用いる領域６ａ，６ｂに対応する部分とを除いた部
分における半導体チップ１上にオーバーコート膜５が設
けられているので、次のような効果が得られる。すなわ
ち、この半導体メモリにおいては、半導体チップ１上の
メモリセル部２に対応する部分をオーバーコート膜５で
覆うことにより、α線によるソフトエラーを防止し、半
導体メモリの性能や信頼性を確保する一方で、画像認識
に用いる領域６ａ，６ｂに、光の透過率や反射率の不安
定なオーバーコート膜５を設けないことにより、ワイヤ
ボンディング時における半導体基板１の位置決めをする
ための画像認識を行う際に、認識エラーを減少させるこ
とができる。これにより、ワイヤボンディング時におけ
る半導体チップ１の位置決めをするための画像認識を安
定的に行うことができる。
【００１６】以上この発明の一実施形態について具体的
に説明したが、この発明は、上述の一実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種
の変形が可能である。例えば、上述の一実施形態におい
て挙げた数値や材料などはあくまで例にすぎず、これに
限定されるものではない。具体的には、例えば、オーバ
ーコート膜５の形状パターンは一例であり、これと異な
る形状パターンであってもよい。また、画像認識に用い
る領域６ａ，６ｂの大きさおよび形状も一例であり、こ
れと異なる大きさおよび形状であってもよい。また、こ
れらの画像認識に用いる領域６ａ，６ｂは、半導体チッ
プ１上のメモリセル部２および周辺回路部にかからない
ような領域としてもよい。
【００１７】また、上述の一実施形態においては、半導
体チップ１のワイヤボンディング時に、半導体チップ１
上の画像認識に用いる領域６ａ，６ｂを利用して半導体
チップ１の位置決めを行っているが、半導体ウエハのダ
イシング時などの位置決めをするための画像認識の際
に、これらの画像認識に用いる領域６ａ，６ｂを利用し
てもよい。また、この発明は半導体メモリ以外の半導体
装置にも適用できる。
【００１８】
【発明の効果】以上説明したように、この発明の第１の
発明によれば、半導体基板上に設けられたボンディング
パッドに対応する部分および位置決め時の画像認識に用
いる領域に対応する部分を除いた部分における半導体基
板上に保護膜が設けられている、いいかえれば、画像認
識に用いる領域に対応する部分には保護膜が設けられて
いないので、この部分での光の透過率や反射率が不安定
とならず、画像認識の際の認識エラーが減少する。これ
により、ワイヤボンディング時やダイシング時などにお
ける半導体基板の位置決め時の画像認識を安定的に行う
ことができる。
【００１９】また、この発明の第２の発明によれば、半
導体基板上の内部回路部以外の領域の少なくとも一部分
に保護膜が設けられていない領域を有しているので、こ
の領域を位置決め時の画像認識に用いる領域とすること
により、第１の発明の場合と同様に、半導体基板の位置
決め時の画像認識を安定的に行うことができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態による半導体メモリを
示す平面図である。
【図２】 従来の半導体メモリを示す平面図である。
【符号の説明】
１・・・半導体チップ、２・・・メモリセル部、３，３
ａ・・・Ａｌパッド、４・・・検査用電極、５・・・オ
ーバーコート膜、６ａ，６ｂ・・・画像認識に用いる領
域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に有機材料からなる保護膜
    が設けられる半導体装置において、 上記半導体基板上に設けられたボンディングパッドに対
    応する部分および位置決め時の画像認識に用いる領域に
    対応する部分を除いた部分における上記半導体基板上に
    上記保護膜が設けられていることを特徴とする半導体装
    置。
  2. 【請求項２】 上記画像認識に用いる領域は、上記半導
    体装置の性能および信頼性に悪影響を与えず、かつ、上
    記画像認識が可能で、かつ、必要十分な位置決め精度が
    得られる領域であることを特徴とする請求項１記載の半
    導体装置。
  3. 【請求項３】 上記画像認識に用いる領域は上記半導体
    基板上の内部回路部以外の領域であることを特徴とする
    請求項１記載の半導体装置。
  4. 【請求項４】 上記画像認識に用いる領域は上記半導体
    基板上のメモリセル部以外の領域であることを特徴とす
    る請求項１記載の半導体装置。
  5. 【請求項５】 上記画像認識に用いる領域は、上記半導
    体基板の第１のコーナー部を含む第１の領域と上記半導
    体基板の対角線上で上記第１のコーナー部と向かい合う
    第２のコーナー部を含む第２の領域とからなることを特
    徴とする請求項１記載の半導体装置。
  6. 【請求項６】 上記画像認識に用いる領域は画像認識範
    囲の大きさよりも５０μｍ以上大きいことを特徴とする
    請求項１記載の半導体装置。
  7. 【請求項７】 上記有機材料はポリイミドであることを
    特徴とする請求項１記載の半導体装置。
  8. 【請求項８】 半導体基板上に有機材料からなる保護膜
    が設けられる半導体装置において、 上記半導体基板上に設けられたボンディングパッドに対
    応する部分および内部回路部以外の領域の少なくとも一
    部分を除いた部分における上記半導体基板上に上記保護
    膜が設けられていることを特徴とする半導体装置。
  9. 【請求項９】 上記内部回路部はメモリセル部であるこ
    とを特徴とする請求項８記載の半導体装置。
  10. 【請求項１０】 上記内部回路部以外の領域の少なくと
    も一部分は位置決め時の画像認識に用いる領域であるこ
    とを特徴とする請求項８記載の半導体装置。
JP17556196A 1996-06-14 1996-06-14 半導体装置 Pending JPH104119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17556196A JPH104119A (ja) 1996-06-14 1996-06-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17556196A JPH104119A (ja) 1996-06-14 1996-06-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH104119A true JPH104119A (ja) 1998-01-06

Family

ID=15998239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17556196A Pending JPH104119A (ja) 1996-06-14 1996-06-14 半導体装置

Country Status (1)

Country Link
JP (1) JPH104119A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009349A (ja) * 2000-06-26 2002-01-11 Koha Co Ltd Ｌｅｄ面発光装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009349A (ja) * 2000-06-26 2002-01-11 Koha Co Ltd Ｌｅｄ面発光装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3497722B2 (ja) 半導体装置及びその製造方法及びその搬送トレイ
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
US6452255B1 (en) Low inductance leadless package
JP3768761B2 (ja) 半導体装置およびその製造方法
US7485955B2 (en) Semiconductor package having step type die and method for manufacturing the same
EP1360882B1 (en) Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit
KR960003768B1 (ko) 스택된 칩 어셈블리 및 그 제조방법
TW201733061A (zh) 半導體裝置
KR100585100B1 (ko) 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
JPH08293476A (ja) 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JPH104119A (ja) 半導体装置
JP4116962B2 (ja) 半導体装置及びその製造方法
KR100373891B1 (ko) 반도체장치
US20240222324A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20050082689A1 (en) Resin-sealed semiconductor device
JPH07120758B2 (ja) カラー固体撮像装置の製造方法
JP2001060641A (ja) 半導体装置及びその製造方法
JP2002373909A (ja) 半導体回路装置及びその製造方法
JP3528366B2 (ja) 集積回路装置
TWM633251U (zh) 封裝結構
JP2002289740A (ja) 半導体装置及びその製造方法
KR100895353B1 (ko) 반도체 패키지
JPH0817864A (ja) 半導体パッケ−ジ
JP2704085B2 (ja) 半導体装置