JPH104119A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH104119A JPH104119A JP17556196A JP17556196A JPH104119A JP H104119 A JPH104119 A JP H104119A JP 17556196 A JP17556196 A JP 17556196A JP 17556196 A JP17556196 A JP 17556196A JP H104119 A JPH104119 A JP H104119A
- Authority
- JP
- Japan
- Prior art keywords
- image recognition
- semiconductor device
- semiconductor
- semiconductor substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ワイヤボンディング時やダイシング時など
における、半導体基板の位置決めをするための画像認識
を行う際に認識エラーの少ない半導体装置を提供する。 【解決手段】 メモリセル部2、周辺回路部、ボンディ
ング用のAlパッド3、試験用のAlパッド3aおよび
検査用電極4が設けられた半導体チップ1上に、Alパ
ッド3,3aおよび検査用電極4に対応する部分と、位
置決め時の画像認識に用いる領域6a,6bに対応する
部分とを除いて、ポリイミドなどからなるオーバーコー
ト膜5を設ける。画像認識に用いる領域6a,6bは、
半導体チップ1上のメモリセル部2にかからないように
半導体チップ1の一つのコーナー部を含む領域と、この
コーナー部と半導体チップ1の対角線上で向かい合う他
のコーナー部を含む領域とに選ぶ。
における、半導体基板の位置決めをするための画像認識
を行う際に認識エラーの少ない半導体装置を提供する。 【解決手段】 メモリセル部2、周辺回路部、ボンディ
ング用のAlパッド3、試験用のAlパッド3aおよび
検査用電極4が設けられた半導体チップ1上に、Alパ
ッド3,3aおよび検査用電極4に対応する部分と、位
置決め時の画像認識に用いる領域6a,6bに対応する
部分とを除いて、ポリイミドなどからなるオーバーコー
ト膜5を設ける。画像認識に用いる領域6a,6bは、
半導体チップ1上のメモリセル部2にかからないように
半導体チップ1の一つのコーナー部を含む領域と、この
コーナー部と半導体チップ1の対角線上で向かい合う他
のコーナー部を含む領域とに選ぶ。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置に関
する。
する。
【0002】
【従来の技術】図2は、従来の半導体メモリを示す平面
図である。この図2に示すように、従来の半導体メモリ
においては、半導体チップ101上の所定部分にメモリ
セル部102およびその周辺回路部(図示せず)が設け
られている。半導体チップ101上の周辺部には、この
半導体チップ101をリードフレーム(図示せず)とワ
イヤボンドするためのアルミニウム(Al)パッド10
3が設けられている。符号103aはボールシェア試験
用のAlパッドを示し、符号104はメモリセル部10
2などの検査用電極を示す。
図である。この図2に示すように、従来の半導体メモリ
においては、半導体チップ101上の所定部分にメモリ
セル部102およびその周辺回路部(図示せず)が設け
られている。半導体チップ101上の周辺部には、この
半導体チップ101をリードフレーム(図示せず)とワ
イヤボンドするためのアルミニウム(Al)パッド10
3が設けられている。符号103aはボールシェア試験
用のAlパッドを示し、符号104はメモリセル部10
2などの検査用電極を示す。
【0003】また、符号105は、ポリイミドからなる
オーバーコート膜を示す。このオーバーコート膜105
は、モールド樹脂に含まれるフィラーの衝突によりメモ
リセル部102や周辺回路部にクラックが発生するのを
防止したり、あるいは、メモリセル部102をα線から
保護しソフトエラーが発生するのを防止したりするため
のものである。このオーバーコート膜105は、Alパ
ッド103,103aおよび検査用電極104に対応す
る部分を除いて、メモリセル部102および周辺回路部
を覆うように半導体チップ101のほぼ全面に設けられ
ている。このオーバーコート膜105のAlパッド10
3,103aおよび検査用電極104に対応する部分に
開口106が設けられている。寸法l1 は、Alパッド
103と開口106の側壁との間隔を示す。この寸法l
1 は、Alパッド103にワイヤボンドするのに必要な
大きさに選ばれる。この場合には、寸法l1 は例えば約
23μmに選ばれる。
オーバーコート膜を示す。このオーバーコート膜105
は、モールド樹脂に含まれるフィラーの衝突によりメモ
リセル部102や周辺回路部にクラックが発生するのを
防止したり、あるいは、メモリセル部102をα線から
保護しソフトエラーが発生するのを防止したりするため
のものである。このオーバーコート膜105は、Alパ
ッド103,103aおよび検査用電極104に対応す
る部分を除いて、メモリセル部102および周辺回路部
を覆うように半導体チップ101のほぼ全面に設けられ
ている。このオーバーコート膜105のAlパッド10
3,103aおよび検査用電極104に対応する部分に
開口106が設けられている。寸法l1 は、Alパッド
103と開口106の側壁との間隔を示す。この寸法l
1 は、Alパッド103にワイヤボンドするのに必要な
大きさに選ばれる。この場合には、寸法l1 は例えば約
23μmに選ばれる。
【0004】この従来の半導体メモリは、通常、半導体
ウエハをダイシングして、個別の半導体チップ101に
分離することにより形成される。そして、半導体チップ
101がリードフレーム(図示せず)上に搭載され、半
導体チップ101に設けられたAlパッド103とリー
ドフレームのインナーリードとがワイヤで接続され、パ
ッケージングされる。
ウエハをダイシングして、個別の半導体チップ101に
分離することにより形成される。そして、半導体チップ
101がリードフレーム(図示せず)上に搭載され、半
導体チップ101に設けられたAlパッド103とリー
ドフレームのインナーリードとがワイヤで接続され、パ
ッケージングされる。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
従来の半導体メモリでは、半導体チップ101をワイヤ
ボンディングする際に、次のような問題があった。すな
わち、ワイヤボンディングの際には、ワイヤボンディン
グ装置に備えられた画像認識装置により半導体チップ1
01の位置決めが行われている。このとき、画像認識装
置では、半導体チップ101の一つのコーナー部(例え
ば図2中、右上のコーナー部)を含む領域と、このコー
ナー部と半導体チップ101の対角線上で向かい合う他
のコーナー部(例えば図2中、左下のコーナー部)を含
む領域との二箇所を、画像認識に用いる領域として半導
体チップ101の位置決めを行っている。しかしなが
ら、この位置決め時に、半導体チップ101上のオーバ
ーコート膜105での光の透過率や反射率が一様でない
ため、画像認識装置において認識エラーが出やすいとい
う問題があった。この問題は、オーバーコート膜105
が厚くなるほど顕著となっていた。以上は、半導体チッ
プ101をワイヤボンドする際の位置決め時に生じる問
題であるが、同様な問題は半導体ウエハをダイシングす
る際にも生じ得るものである。
従来の半導体メモリでは、半導体チップ101をワイヤ
ボンディングする際に、次のような問題があった。すな
わち、ワイヤボンディングの際には、ワイヤボンディン
グ装置に備えられた画像認識装置により半導体チップ1
01の位置決めが行われている。このとき、画像認識装
置では、半導体チップ101の一つのコーナー部(例え
ば図2中、右上のコーナー部)を含む領域と、このコー
ナー部と半導体チップ101の対角線上で向かい合う他
のコーナー部(例えば図2中、左下のコーナー部)を含
む領域との二箇所を、画像認識に用いる領域として半導
体チップ101の位置決めを行っている。しかしなが
ら、この位置決め時に、半導体チップ101上のオーバ
ーコート膜105での光の透過率や反射率が一様でない
ため、画像認識装置において認識エラーが出やすいとい
う問題があった。この問題は、オーバーコート膜105
が厚くなるほど顕著となっていた。以上は、半導体チッ
プ101をワイヤボンドする際の位置決め時に生じる問
題であるが、同様な問題は半導体ウエハをダイシングす
る際にも生じ得るものである。
【0006】したがって、この発明の目的は、ワイヤボ
ンディング時やダイシング時などにおける、半導体基板
の位置決めをするための画像認識を行う際に認識エラー
の少ない半導体装置を提供することにある。
ンディング時やダイシング時などにおける、半導体基板
の位置決めをするための画像認識を行う際に認識エラー
の少ない半導体装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の発明は、半導体基板上に有機材料
からなる保護膜が設けられる半導体装置において、半導
体基板上に設けられたボンディングパッドに対応する部
分および位置決め時の画像認識に用いる領域に対応する
部分を除いた部分における半導体基板上に保護膜が設け
られていることを特徴とするものである。
に、この発明の第1の発明は、半導体基板上に有機材料
からなる保護膜が設けられる半導体装置において、半導
体基板上に設けられたボンディングパッドに対応する部
分および位置決め時の画像認識に用いる領域に対応する
部分を除いた部分における半導体基板上に保護膜が設け
られていることを特徴とするものである。
【0008】この発明の第2の発明は、半導体基板上に
有機材料からなる保護膜が設けられる半導体装置におい
て、半導体基板上に設けられたボンディングパッドに対
応する部分および内部回路部以外の領域の少なくとも一
部分を除いた部分における半導体基板上に保護膜が設け
られていることを特徴とするものである。
有機材料からなる保護膜が設けられる半導体装置におい
て、半導体基板上に設けられたボンディングパッドに対
応する部分および内部回路部以外の領域の少なくとも一
部分を除いた部分における半導体基板上に保護膜が設け
られていることを特徴とするものである。
【0009】上述のように構成されたこの発明の第1の
発明によれば、半導体基板の画像認識に用いる領域に保
護膜が設けられていないので、ワイヤボンディング時や
ダイシング時などにおける、半導体基板の位置決めをす
るための画像認識を行う際に、この保護膜での光の透過
率や反射率のばらつきに起因する認識エラーが減少す
る。これにより、ワイヤボンディング時やダイシング時
などにおける、半導体基板の位置決め時の画像認識を安
定的に行うことができる。
発明によれば、半導体基板の画像認識に用いる領域に保
護膜が設けられていないので、ワイヤボンディング時や
ダイシング時などにおける、半導体基板の位置決めをす
るための画像認識を行う際に、この保護膜での光の透過
率や反射率のばらつきに起因する認識エラーが減少す
る。これにより、ワイヤボンディング時やダイシング時
などにおける、半導体基板の位置決め時の画像認識を安
定的に行うことができる。
【0010】また、この発明の第2の発明によれば、半
導体基板上の内部回路部以外の領域の少なくとも一部分
に保護膜が設けられていない領域を有しているので、こ
の領域を位置決め時の画像認識に用いる領域とすること
により、第1の発明の場合と同様に、半導体基板の位置
決め時の画像認識を安定的に行うことができる。
導体基板上の内部回路部以外の領域の少なくとも一部分
に保護膜が設けられていない領域を有しているので、こ
の領域を位置決め時の画像認識に用いる領域とすること
により、第1の発明の場合と同様に、半導体基板の位置
決め時の画像認識を安定的に行うことができる。
【0011】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。図1は、この発明の
一実施形態による半導体メモリを示す平面図である。図
1に示すように、この半導体メモリにおいては、半導体
チップ1上の所定部分にメモリセル部2およびその周辺
回路部(図示せず)が設けられている。半導体チップ1
上の周辺部には、この半導体チップ1をリードフレーム
(図示せず)とワイヤボンドするためのAlパッド3が
設けられている。ここで、符号3aはAlパッド3にボ
ンディングされるワイヤの接合強度を検査するためのボ
ールシェア試験用のAlパッドを示す。符号4は、メモ
リセル部2などの検査の際に用いられる検査用電極を示
す。また、符号5は、例えばポリイミドのような有機材
料からなるオーバーコート膜を示す。このオーバーコー
ト膜5は、モールド樹脂に含まれるフィラーの衝突によ
りメモリセル部2や周辺回路部にクラックが発生するの
を防止したり、あるいは、メモリセル部2をα線から保
護しソフトエラーが発生するのを防止したりするための
ものである。このオーバーコート膜5の厚さは例えば約
15μmに選ばれる。
いて図面を参照しながら説明する。図1は、この発明の
一実施形態による半導体メモリを示す平面図である。図
1に示すように、この半導体メモリにおいては、半導体
チップ1上の所定部分にメモリセル部2およびその周辺
回路部(図示せず)が設けられている。半導体チップ1
上の周辺部には、この半導体チップ1をリードフレーム
(図示せず)とワイヤボンドするためのAlパッド3が
設けられている。ここで、符号3aはAlパッド3にボ
ンディングされるワイヤの接合強度を検査するためのボ
ールシェア試験用のAlパッドを示す。符号4は、メモ
リセル部2などの検査の際に用いられる検査用電極を示
す。また、符号5は、例えばポリイミドのような有機材
料からなるオーバーコート膜を示す。このオーバーコー
ト膜5は、モールド樹脂に含まれるフィラーの衝突によ
りメモリセル部2や周辺回路部にクラックが発生するの
を防止したり、あるいは、メモリセル部2をα線から保
護しソフトエラーが発生するのを防止したりするための
ものである。このオーバーコート膜5の厚さは例えば約
15μmに選ばれる。
【0012】このオーバーコート膜5は、Alパッド
3,3aおよび検査用電極4に対応する部分と、ワイヤ
ボンディングの際の位置決め時の画像認識に用いる領域
6a,6bに対応する部分とを除いた部分における半導
体チップ1上に設けられている。いいかえれば、半導体
チップ1上のAlパッド3,3aおよび検査用電極4に
対応する部分と、画像認識に用いる領域6a,6bに対
応する部分では、オーバーコート膜5が取り除かれた状
態になっている。ここで、画像認識に用いる領域6a,
6bは、この半導体メモリの性能および信頼性に悪影響
を与えることがなく、かつ、画像認識が可能で、かつ、
必要十分な位置決め精度が得られるような領域に選ばれ
ている。
3,3aおよび検査用電極4に対応する部分と、ワイヤ
ボンディングの際の位置決め時の画像認識に用いる領域
6a,6bに対応する部分とを除いた部分における半導
体チップ1上に設けられている。いいかえれば、半導体
チップ1上のAlパッド3,3aおよび検査用電極4に
対応する部分と、画像認識に用いる領域6a,6bに対
応する部分では、オーバーコート膜5が取り除かれた状
態になっている。ここで、画像認識に用いる領域6a,
6bは、この半導体メモリの性能および信頼性に悪影響
を与えることがなく、かつ、画像認識が可能で、かつ、
必要十分な位置決め精度が得られるような領域に選ばれ
ている。
【0013】この場合、画像認識に用いる領域6a,6
bは、メモリセル部2にかからないように、それ以外の
領域に選ばれている。具体的には、半導体チップ1の一
つのコーナー部(例えば図1中、右上のコーナー部)を
含む領域と、このコーナー部と半導体チップ1の対角線
上で向かい合う他のコーナー部(例えば図1中、左下の
コーナー部)を含む領域との二箇所とする。また、これ
らの画像認識に用いる領域6a,6bの大きさは、画像
認識装置の画像認識範囲よりも縦横ともに約50μm以
上大きく選ばれる。ここで、寸法l2 ,l3 は、画像認
識に用いる領域6a,6bの大きさを示す。この場合に
は、寸法l2 は例えば700μmに選ばれ、寸法l3 は
例えば390μmに選ばれる。また、寸法l4 は、ボー
ルシェア試験用のAlパッド3aとオーバーコート膜5
との間隔を示す。この半導体メモリにおいては、この寸
法l4 は例えば200μmに選ばれる。
bは、メモリセル部2にかからないように、それ以外の
領域に選ばれている。具体的には、半導体チップ1の一
つのコーナー部(例えば図1中、右上のコーナー部)を
含む領域と、このコーナー部と半導体チップ1の対角線
上で向かい合う他のコーナー部(例えば図1中、左下の
コーナー部)を含む領域との二箇所とする。また、これ
らの画像認識に用いる領域6a,6bの大きさは、画像
認識装置の画像認識範囲よりも縦横ともに約50μm以
上大きく選ばれる。ここで、寸法l2 ,l3 は、画像認
識に用いる領域6a,6bの大きさを示す。この場合に
は、寸法l2 は例えば700μmに選ばれ、寸法l3 は
例えば390μmに選ばれる。また、寸法l4 は、ボー
ルシェア試験用のAlパッド3aとオーバーコート膜5
との間隔を示す。この半導体メモリにおいては、この寸
法l4 は例えば200μmに選ばれる。
【0014】この半導体メモリを製造するためには、半
導体メモリの通常の製造方法にしたがって、半導体ウエ
ハにAlパッド3,3aおよび検査用電極4まで形成す
る。この後、半導体ウエハの全面にオーバーコート膜5
を形成する。次に、Alパッド3,3aおよび検査用電
極4に対応する部分と、画像認識に用いる領域6a,6
bに対応する部分とにおけるオーバーコート膜5を除去
する。この後、半導体ウエハをダイシングして、個別の
半導体チップ1に分離する。次に、この半導体チップ1
をリードフレーム(図示せず)上に搭載し、半導体チッ
プ1上に設けられたAlパッド3とリードフレームのイ
ンナーリードとをワイヤで接続した後、パッケージング
する。以上により、目的とする半導体メモリを製造す
る。
導体メモリの通常の製造方法にしたがって、半導体ウエ
ハにAlパッド3,3aおよび検査用電極4まで形成す
る。この後、半導体ウエハの全面にオーバーコート膜5
を形成する。次に、Alパッド3,3aおよび検査用電
極4に対応する部分と、画像認識に用いる領域6a,6
bに対応する部分とにおけるオーバーコート膜5を除去
する。この後、半導体ウエハをダイシングして、個別の
半導体チップ1に分離する。次に、この半導体チップ1
をリードフレーム(図示せず)上に搭載し、半導体チッ
プ1上に設けられたAlパッド3とリードフレームのイ
ンナーリードとをワイヤで接続した後、パッケージング
する。以上により、目的とする半導体メモリを製造す
る。
【0015】上述のように構成されたこの半導体メモリ
によれば、半導体チップ1上に設けられたAlパッド
3,3aおよび検査用電極4に対応する部分と、画像認
識に用いる領域6a,6bに対応する部分とを除いた部
分における半導体チップ1上にオーバーコート膜5が設
けられているので、次のような効果が得られる。すなわ
ち、この半導体メモリにおいては、半導体チップ1上の
メモリセル部2に対応する部分をオーバーコート膜5で
覆うことにより、α線によるソフトエラーを防止し、半
導体メモリの性能や信頼性を確保する一方で、画像認識
に用いる領域6a,6bに、光の透過率や反射率の不安
定なオーバーコート膜5を設けないことにより、ワイヤ
ボンディング時における半導体基板1の位置決めをする
ための画像認識を行う際に、認識エラーを減少させるこ
とができる。これにより、ワイヤボンディング時におけ
る半導体チップ1の位置決めをするための画像認識を安
定的に行うことができる。
によれば、半導体チップ1上に設けられたAlパッド
3,3aおよび検査用電極4に対応する部分と、画像認
識に用いる領域6a,6bに対応する部分とを除いた部
分における半導体チップ1上にオーバーコート膜5が設
けられているので、次のような効果が得られる。すなわ
ち、この半導体メモリにおいては、半導体チップ1上の
メモリセル部2に対応する部分をオーバーコート膜5で
覆うことにより、α線によるソフトエラーを防止し、半
導体メモリの性能や信頼性を確保する一方で、画像認識
に用いる領域6a,6bに、光の透過率や反射率の不安
定なオーバーコート膜5を設けないことにより、ワイヤ
ボンディング時における半導体基板1の位置決めをする
ための画像認識を行う際に、認識エラーを減少させるこ
とができる。これにより、ワイヤボンディング時におけ
る半導体チップ1の位置決めをするための画像認識を安
定的に行うことができる。
【0016】以上この発明の一実施形態について具体的
に説明したが、この発明は、上述の一実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種
の変形が可能である。例えば、上述の一実施形態におい
て挙げた数値や材料などはあくまで例にすぎず、これに
限定されるものではない。具体的には、例えば、オーバ
ーコート膜5の形状パターンは一例であり、これと異な
る形状パターンであってもよい。また、画像認識に用い
る領域6a,6bの大きさおよび形状も一例であり、こ
れと異なる大きさおよび形状であってもよい。また、こ
れらの画像認識に用いる領域6a,6bは、半導体チッ
プ1上のメモリセル部2および周辺回路部にかからない
ような領域としてもよい。
に説明したが、この発明は、上述の一実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種
の変形が可能である。例えば、上述の一実施形態におい
て挙げた数値や材料などはあくまで例にすぎず、これに
限定されるものではない。具体的には、例えば、オーバ
ーコート膜5の形状パターンは一例であり、これと異な
る形状パターンであってもよい。また、画像認識に用い
る領域6a,6bの大きさおよび形状も一例であり、こ
れと異なる大きさおよび形状であってもよい。また、こ
れらの画像認識に用いる領域6a,6bは、半導体チッ
プ1上のメモリセル部2および周辺回路部にかからない
ような領域としてもよい。
【0017】また、上述の一実施形態においては、半導
体チップ1のワイヤボンディング時に、半導体チップ1
上の画像認識に用いる領域6a,6bを利用して半導体
チップ1の位置決めを行っているが、半導体ウエハのダ
イシング時などの位置決めをするための画像認識の際
に、これらの画像認識に用いる領域6a,6bを利用し
てもよい。また、この発明は半導体メモリ以外の半導体
装置にも適用できる。
体チップ1のワイヤボンディング時に、半導体チップ1
上の画像認識に用いる領域6a,6bを利用して半導体
チップ1の位置決めを行っているが、半導体ウエハのダ
イシング時などの位置決めをするための画像認識の際
に、これらの画像認識に用いる領域6a,6bを利用し
てもよい。また、この発明は半導体メモリ以外の半導体
装置にも適用できる。
【0018】
【発明の効果】以上説明したように、この発明の第1の
発明によれば、半導体基板上に設けられたボンディング
パッドに対応する部分および位置決め時の画像認識に用
いる領域に対応する部分を除いた部分における半導体基
板上に保護膜が設けられている、いいかえれば、画像認
識に用いる領域に対応する部分には保護膜が設けられて
いないので、この部分での光の透過率や反射率が不安定
とならず、画像認識の際の認識エラーが減少する。これ
により、ワイヤボンディング時やダイシング時などにお
ける半導体基板の位置決め時の画像認識を安定的に行う
ことができる。
発明によれば、半導体基板上に設けられたボンディング
パッドに対応する部分および位置決め時の画像認識に用
いる領域に対応する部分を除いた部分における半導体基
板上に保護膜が設けられている、いいかえれば、画像認
識に用いる領域に対応する部分には保護膜が設けられて
いないので、この部分での光の透過率や反射率が不安定
とならず、画像認識の際の認識エラーが減少する。これ
により、ワイヤボンディング時やダイシング時などにお
ける半導体基板の位置決め時の画像認識を安定的に行う
ことができる。
【0019】また、この発明の第2の発明によれば、半
導体基板上の内部回路部以外の領域の少なくとも一部分
に保護膜が設けられていない領域を有しているので、こ
の領域を位置決め時の画像認識に用いる領域とすること
により、第1の発明の場合と同様に、半導体基板の位置
決め時の画像認識を安定的に行うことができる。
導体基板上の内部回路部以外の領域の少なくとも一部分
に保護膜が設けられていない領域を有しているので、こ
の領域を位置決め時の画像認識に用いる領域とすること
により、第1の発明の場合と同様に、半導体基板の位置
決め時の画像認識を安定的に行うことができる。
【図1】 この発明の一実施形態による半導体メモリを
示す平面図である。
示す平面図である。
【図2】 従来の半導体メモリを示す平面図である。
1・・・半導体チップ、2・・・メモリセル部、3,3
a・・・Alパッド、4・・・検査用電極、5・・・オ
ーバーコート膜、6a,6b・・・画像認識に用いる領
域
a・・・Alパッド、4・・・検査用電極、5・・・オ
ーバーコート膜、6a,6b・・・画像認識に用いる領
域
Claims (10)
- 【請求項1】 半導体基板上に有機材料からなる保護膜
が設けられる半導体装置において、 上記半導体基板上に設けられたボンディングパッドに対
応する部分および位置決め時の画像認識に用いる領域に
対応する部分を除いた部分における上記半導体基板上に
上記保護膜が設けられていることを特徴とする半導体装
置。 - 【請求項2】 上記画像認識に用いる領域は、上記半導
体装置の性能および信頼性に悪影響を与えず、かつ、上
記画像認識が可能で、かつ、必要十分な位置決め精度が
得られる領域であることを特徴とする請求項1記載の半
導体装置。 - 【請求項3】 上記画像認識に用いる領域は上記半導体
基板上の内部回路部以外の領域であることを特徴とする
請求項1記載の半導体装置。 - 【請求項4】 上記画像認識に用いる領域は上記半導体
基板上のメモリセル部以外の領域であることを特徴とす
る請求項1記載の半導体装置。 - 【請求項5】 上記画像認識に用いる領域は、上記半導
体基板の第1のコーナー部を含む第1の領域と上記半導
体基板の対角線上で上記第1のコーナー部と向かい合う
第2のコーナー部を含む第2の領域とからなることを特
徴とする請求項1記載の半導体装置。 - 【請求項6】 上記画像認識に用いる領域は画像認識範
囲の大きさよりも50μm以上大きいことを特徴とする
請求項1記載の半導体装置。 - 【請求項7】 上記有機材料はポリイミドであることを
特徴とする請求項1記載の半導体装置。 - 【請求項8】 半導体基板上に有機材料からなる保護膜
が設けられる半導体装置において、 上記半導体基板上に設けられたボンディングパッドに対
応する部分および内部回路部以外の領域の少なくとも一
部分を除いた部分における上記半導体基板上に上記保護
膜が設けられていることを特徴とする半導体装置。 - 【請求項9】 上記内部回路部はメモリセル部であるこ
とを特徴とする請求項8記載の半導体装置。 - 【請求項10】 上記内部回路部以外の領域の少なくと
も一部分は位置決め時の画像認識に用いる領域であるこ
とを特徴とする請求項8記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17556196A JPH104119A (ja) | 1996-06-14 | 1996-06-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17556196A JPH104119A (ja) | 1996-06-14 | 1996-06-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH104119A true JPH104119A (ja) | 1998-01-06 |
Family
ID=15998239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17556196A Pending JPH104119A (ja) | 1996-06-14 | 1996-06-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH104119A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009349A (ja) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Led面発光装置およびその製造方法 |
-
1996
- 1996-06-14 JP JP17556196A patent/JPH104119A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009349A (ja) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Led面発光装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3497722B2 (ja) | 半導体装置及びその製造方法及びその搬送トレイ | |
KR100594229B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US6452255B1 (en) | Low inductance leadless package | |
JP3768761B2 (ja) | 半導体装置およびその製造方法 | |
US7485955B2 (en) | Semiconductor package having step type die and method for manufacturing the same | |
EP1360882B1 (en) | Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit | |
KR960003768B1 (ko) | 스택된 칩 어셈블리 및 그 제조방법 | |
TW201733061A (zh) | 半導體裝置 | |
KR100585100B1 (ko) | 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법 | |
JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
JPH104119A (ja) | 半導体装置 | |
JP4116962B2 (ja) | 半導体装置及びその製造方法 | |
KR100373891B1 (ko) | 반도체장치 | |
US20240222324A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
US20050082689A1 (en) | Resin-sealed semiconductor device | |
JPH07120758B2 (ja) | カラー固体撮像装置の製造方法 | |
JP2001060641A (ja) | 半導体装置及びその製造方法 | |
JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
JP3528366B2 (ja) | 集積回路装置 | |
TWM633251U (zh) | 封裝結構 | |
JP2002289740A (ja) | 半導体装置及びその製造方法 | |
KR100895353B1 (ko) | 반도체 패키지 | |
JPH0817864A (ja) | 半導体パッケ−ジ | |
JP2704085B2 (ja) | 半導体装置 |