JPS5851526A - 半導体素子ペレツトおよびこれを有する半導体装置 - Google Patents
半導体素子ペレツトおよびこれを有する半導体装置Info
- Publication number
- JPS5851526A JPS5851526A JP56149434A JP14943481A JPS5851526A JP S5851526 A JPS5851526 A JP S5851526A JP 56149434 A JP56149434 A JP 56149434A JP 14943481 A JP14943481 A JP 14943481A JP S5851526 A JPS5851526 A JP S5851526A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- sides
- parallel
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はり一ド７レーム基板等に非平行状態に取着する
半導体素子ペレットおよびこれを有１する半導体装置に
関するものである。
半導体素子ペレットおよびこれを有１する半導体装置に
関するものである。
半導体装置の製造工程の一つに・１．半導体素子ペレッ
トのポンディングパッドと、ペレツＦを取着したり−ド
７レーム基板のリードとの間を金属の極細線にて接続す
るワイヤボンディング工程がある。このワイヤボンディ
ング作業は近年では自動化が進められており、前述した
ペレット位置やリードフレーム位置を自動的に開議する
ことによりぺｔ・ットの全てのボン、ディングパッドや
り−Ｆフレームの全リード位置を予・め与えられたデー
タに基づ°いて算出し、この算出値に応じてワイヤボン
ダを自動的に作動させるようにしている。
トのポンディングパッドと、ペレツＦを取着したり−ド
７レーム基板のリードとの間を金属の極細線にて接続す
るワイヤボンディング工程がある。このワイヤボンディ
ング作業は近年では自動化が進められており、前述した
ペレット位置やリードフレーム位置を自動的に開議する
ことによりぺｔ・ットの全てのボン、ディングパッドや
り−Ｆフレームの全リード位置を予・め与えられたデー
タに基づ°いて算出し、この算出値に応じてワイヤボン
ダを自動的に作動させるようにしている。
ところで、この種のペレット、位置詔識法として現在−
飯に用いられているのは所謂パターンマツチング法”と
呼ばれる方法である。この方法は、ＩＴＶカメラ略でフ
レーム上の々レフトを撮像し、その画像を電気的にスキ
ャニングしながら予め記憶している基準パターンと比較
し、両者が最もよく一致する位置を探してこれをペレッ
ト位置・として見い出すものである。例えば第１図はそ
の一例を示し、同ｖＡ（２）は測定対象となるペレット
、同図■は予め記憶しているマツチングパターンである
。
飯に用いられているのは所謂パターンマツチング法”と
呼ばれる方法である。この方法は、ＩＴＶカメラ略でフ
レーム上の々レフトを撮像し、その画像を電気的にスキ
ャニングしながら予め記憶している基準パターンと比較
し、両者が最もよく一致する位置を探してこれをペレッ
ト位置・として見い出すものである。例えば第１図はそ
の一例を示し、同ｖＡ（２）は測定対象となるペレット
、同図■は予め記憶しているマツチングパターンである
。
このように、ペレットｌに形成したポンディングパッド
２の一部を含む領域３を、マツチングパターン４を有す
る基準パターンの領域５と重ねて比較し、ポンディング
パッド２とマツチングパターン４の重なりが最も大きい
位置を両者の一致点として見い出している。
２の一部を含む領域３を、マツチングパターン４を有す
る基準パターンの領域５と重ねて比較し、ポンディング
パッド２とマツチングパターン４の重なりが最も大きい
位置を両者の一致点として見い出している。
しかしながら、このような方法はペレットの辺がリード
フレームの辺に対して平行、直角であり、かつペレッ）
上のボンデ（ングパツドの辺もペレットの辺に対して平
行、直角であることを前提としたものであり、したがっ
て基準パターンのマツチングパターン４の各辺が、リー
ドフレーム、ペレットないしメンディングパッドの各辺
と平行。
フレームの辺に対して平行、直角であり、かつペレッ）
上のボンデ（ングパツドの辺もペレットの辺に対して平
行、直角であることを前提としたものであり、したがっ
て基準パターンのマツチングパターン４の各辺が、リー
ドフレーム、ペレットないしメンディングパッドの各辺
と平行。
直角の関係にあるときにのみ良好なペレットの位１１に
識が可能とされているのである。このため、第２図（２
）のようにペレット１がリードフレームに対して平行で
ない状態に取着され、ポンディングパッド２の各辺が同
図（至）に示すマツチングパターン４の各辺と平行でな
い場合には、同図（Ｃ１に斜線で示すようなマツチング
の誤差が生じて良好なペレットの位置認識を行なうこと
ができない。したがって、リードフレームに対してその
辺な非平行（平行、直角でない）に取着する半導体装置
では、従来の位置認識装置をそのまま使用することはで
きず、装置に何等かの改造を必要とする等の不具合があ
る。
識が可能とされているのである。このため、第２図（２
）のようにペレット１がリードフレームに対して平行で
ない状態に取着され、ポンディングパッド２の各辺が同
図（至）に示すマツチングパターン４の各辺と平行でな
い場合には、同図（Ｃ１に斜線で示すようなマツチング
の誤差が生じて良好なペレットの位置認識を行なうこと
ができない。したがって、リードフレームに対してその
辺な非平行（平行、直角でない）に取着する半導体装置
では、従来の位置認識装置をそのまま使用することはで
きず、装置に何等かの改造を必要とする等の不具合があ
る。
し、たがって本発明の目的は、リードフレームに対して
非平行状態に取着するペレットのポンディングパッドを
、その辺がリードフレームの辺に対して平行、直角とな
るように構成することにより、従来装置をそのまま利用
して良好なペレットの位置１ＩＩｌｌを行なうことがで
きる半導体素子ペレットおよびこれを有する半導体装置
を提供することにある。
非平行状態に取着するペレットのポンディングパッドを
、その辺がリードフレームの辺に対して平行、直角とな
るように構成することにより、従来装置をそのまま利用
して良好なペレットの位置１ＩＩｌｌを行なうことがで
きる半導体素子ペレットおよびこれを有する半導体装置
を提供することにある。
以下、本発明を図示の実施例により説明する。
第３図はリードフレーム１０上に取着した半導体素子ペ
レット１１を示す。リードフレーム１０は全体を方形に
形成したタブ１２の周囲に複数本のインナーリード１３
を配設し、タブ１２上にＡｕ−８ｉ共晶やλｇペースト
等を用いて前記ペレット１１を取着している。ペレット
１１は方形に形成し、その四辺が前記タブ１２の辺とは
所要の角度０を有するような非平行状態（平行、直角で
ない状態）に取着している。一方、ペレット１１表面に
形成される複数個のポンディングパッド１４は、その殆
んどを従来と同様にベレット辺と平行。
レット１１を示す。リードフレーム１０は全体を方形に
形成したタブ１２の周囲に複数本のインナーリード１３
を配設し、タブ１２上にＡｕ−８ｉ共晶やλｇペースト
等を用いて前記ペレット１１を取着している。ペレット
１１は方形に形成し、その四辺が前記タブ１２の辺とは
所要の角度０を有するような非平行状態（平行、直角で
ない状態）に取着している。一方、ペレット１１表面に
形成される複数個のポンディングパッド１４は、その殆
んどを従来と同様にベレット辺と平行。
直角の辺を有する方形に形成しているが、ペレットの位
１決めに利用されるポンディングパッド１４鳳、ｂ、ｃ
〜は、第４図に拡大図示するように、その方形の各辺を
ペレッ）１１の辺とは角θを有する非平行状態に形成し
ている。即ち、換言すれば前記各ポンディングパッド１
４ａ、ｂ、ｃ〜の辺な前記タブ１２の各辺と平行、Ｉｌ
角となるように形成しているのである。
１決めに利用されるポンディングパッド１４鳳、ｂ、ｃ
〜は、第４図に拡大図示するように、その方形の各辺を
ペレッ）１１の辺とは角θを有する非平行状態に形成し
ている。即ち、換言すれば前記各ポンディングパッド１
４ａ、ｂ、ｃ〜の辺な前記タブ１２の各辺と平行、Ｉｌ
角となるように形成しているのである。
したがって、このペレット１１ではリードフレーム１０
（タブ１２）に対してペレット１１が非平行状態に取着
されていても、ポンディングパッド１４ａ、ｂ、ｃ〜の
各辺はり一部７１／−ＡＩＯの辺に平行、直角に構成さ
れたことになるため、リードフレームの辺を基準として
マツチングツぐターン１５によりペレットの位置決めを
行なう従来の位置認識装置をそのまま利用して良好なペ
レットの位置認識を行なうことができる。この結果、第
５図に示すように極細線１６によるワイヤボンディング
な良好に行ない、所定のパッケージ（例えばレジンモー
ルド）１７を行なって形成した半導体装置１８の信頼性
を高いものにできるのである。
（タブ１２）に対してペレット１１が非平行状態に取着
されていても、ポンディングパッド１４ａ、ｂ、ｃ〜の
各辺はり一部７１／−ＡＩＯの辺に平行、直角に構成さ
れたことになるため、リードフレームの辺を基準として
マツチングツぐターン１５によりペレットの位置決めを
行なう従来の位置認識装置をそのまま利用して良好なペ
レットの位置認識を行なうことができる。この結果、第
５図に示すように極細線１６によるワイヤボンディング
な良好に行ない、所定のパッケージ（例えばレジンモー
ルド）１７を行なって形成した半導体装置１８の信頼性
を高いものにできるのである。
第６図は本発明の他の実施例を示し、特にその要部を拡
大して示すものである。本実施例ではペレットの位置決
めに利用されるポンディングパッド１９の形状を大略五
角形とし、その中の２辺をリードフレーム（図示せず）
の辺に平行、直角となるように構成したものである。換
言すれば、このポンディングパッド１９は従来と同様な
形状のパッドの一部１９暑を三角状に突設し、パッドの
この一部の辺をリードフレームの辺と平行、直角に形成
しているのである。
大して示すものである。本実施例ではペレットの位置決
めに利用されるポンディングパッド１９の形状を大略五
角形とし、その中の２辺をリードフレーム（図示せず）
の辺に平行、直角となるように構成したものである。換
言すれば、このポンディングパッド１９は従来と同様な
形状のパッドの一部１９暑を三角状に突設し、パッドの
この一部の辺をリードフレームの辺と平行、直角に形成
しているのである。
本実施例においては、同図に符号２０にて示すマツチン
グパターンを利用することにより前例と同様にして良好
なペレットの位置認識を行なうことができると共に、パ
ッド１９の形状の一部を変更するだけでよいからペレッ
トの製造作業もこれを容易なものにできる。
グパターンを利用することにより前例と同様にして良好
なペレットの位置認識を行なうことができると共に、パ
ッド１９の形状の一部を変更するだけでよいからペレッ
トの製造作業もこれを容易なものにできる。
ここで、ポンディングパッドの形状は前記各実施例のも
のに限定されるものではなく、マツチングパターンと重
なり合うようにリードフレーム辺と平行、直角な辺を少
なくとも一部に有する形状であれば他の形状であっても
よい。
のに限定されるものではなく、マツチングパターンと重
なり合うようにリードフレーム辺と平行、直角な辺を少
なくとも一部に有する形状であれば他の形状であっても
よい。
以上のように本発明のペレットおよびこれを有する半導
体装置によれば、ペレットの位置決めに利用されるペレ
ットのポンディングパッドの少なくとも一部の辺を、ペ
レットをリードフレームに取着したときにリードフレー
ムの辺と平行、直角となるように構成しているので、ペ
レットがリードフレームに対して非平行の状態に取着さ
れた場合にもマツチングパターンとの一致の確認を確実
に行なうことができ、これによりペレットの位置認識を
良好に行なうことができると共に、その信頼性の向上を
達成することができる。
体装置によれば、ペレットの位置決めに利用されるペレ
ットのポンディングパッドの少なくとも一部の辺を、ペ
レットをリードフレームに取着したときにリードフレー
ムの辺と平行、直角となるように構成しているので、ペ
レットがリードフレームに対して非平行の状態に取着さ
れた場合にもマツチングパターンとの一致の確認を確実
に行なうことができ、これによりペレットの位置認識を
良好に行なうことができると共に、その信頼性の向上を
達成することができる。
第１図囚、＠は従来一般の位置認識方法の説明図、第２
図囚〜ＩｃＩは従来の不具合を説明する図、第３図は本
発明のペレットの平面図、第４図は要部の拡大図、第５
図は半導体装置の破断平面図、第６Ｅは他の実施例の一
部拡大平面図である。 １０・・・リードフレーム、１１・・・ペレッＦ、１２
・・・タブ、１３・・・リード、１４・・・ポンディン
グパッド、１４ａ、ｂ、ｃ〜・・・位置決め用ポンディ
ングパッド、１５・・・マツチングパターン、１８・・
・半導体装置、１９・・・ポンディングパッド、１９ｇ
・・・一部、２０・・・マツチングパターン。 第１図 第 ２ 図 （Ｃ） 第 ３ 図 ／／） 第 ４ 図
図囚〜ＩｃＩは従来の不具合を説明する図、第３図は本
発明のペレットの平面図、第４図は要部の拡大図、第５
図は半導体装置の破断平面図、第６Ｅは他の実施例の一
部拡大平面図である。 １０・・・リードフレーム、１１・・・ペレッＦ、１２
・・・タブ、１３・・・リード、１４・・・ポンディン
グパッド、１４ａ、ｂ、ｃ〜・・・位置決め用ポンディ
ングパッド、１５・・・マツチングパターン、１８・・
・半導体装置、１９・・・ポンディングパッド、１９ｇ
・・・一部、２０・・・マツチングパターン。 第１図 第 ２ 図 （Ｃ） 第 ３ 図 ／／） 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、 リードフレーム基板上にその辺をフレーム基板の
辺とは平行、直角とならないように取着する半導体素子
ペレットにおいて；ベレット上に形成する位置決め用の
ポンディングパッドの少なくとも一部の辺を前記フレー
ム基板の辺と平行、直角となるように構成したことを特
徴とする半導体素子ペレット。 ２、 リードフレーム基板上に半導体素子ペレットを取
着し、ベレット上に形成したポンディングパッドとリー
ドフレームとの間にワイヤボンディングを施すようにし
た半導体装置において、前記ポンディングパッドの少な
くとも一部の辺が前記フレーム基板の辺と平行、直角と
なるように、前記ペレットな取着したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149434A JPS5851526A (ja) | 1981-09-24 | 1981-09-24 | 半導体素子ペレツトおよびこれを有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149434A JPS5851526A (ja) | 1981-09-24 | 1981-09-24 | 半導体素子ペレツトおよびこれを有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851526A true JPS5851526A (ja) | 1983-03-26 |
Family
ID=15475022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149434A Pending JPS5851526A (ja) | 1981-09-24 | 1981-09-24 | 半導体素子ペレツトおよびこれを有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851526A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60133735A (ja) * | 1983-12-21 | 1985-07-16 | Fujitsu Ltd | 半導体装置の製法 |
| US5468993A (en) * | 1992-02-14 | 1995-11-21 | Rohm Co., Ltd. | Semiconductor device with polygonal shaped die pad |
-
1981
- 1981-09-24 JP JP56149434A patent/JPS5851526A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60133735A (ja) * | 1983-12-21 | 1985-07-16 | Fujitsu Ltd | 半導体装置の製法 |
| US5468993A (en) * | 1992-02-14 | 1995-11-21 | Rohm Co., Ltd. | Semiconductor device with polygonal shaped die pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042098B2 (en) | Bonding pad for a packaged integrated circuit | |
| US6324068B1 (en) | Electronic component device, and main board for circuit boards | |
| US7960837B2 (en) | Semiconductor package | |
| US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
| JPS5851526A (ja) | 半導体素子ペレツトおよびこれを有する半導体装置 | |
| JP4236826B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP2004214699A (ja) | 半導体実装用回路基板およびそれを備えた半導体装置 | |
| JPH06333974A (ja) | 集積回路のボンディングパッド構造 | |
| US20170162539A1 (en) | Method of manufacturing semiconductor device | |
| JP3528366B2 (ja) | 集積回路装置 | |
| KR100379090B1 (ko) | 반도체패키지용 리드프레임 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| KR0155440B1 (ko) | 반도체 칩 패키지 | |
| JPH09223722A (ja) | 位置認識マーク及びｔａｂテープ及び半導体装置及びプリント基板 | |
| JP2659286B2 (ja) | 半導体装置のワイヤボンディング方法 | |
| KR200302460Y1 (ko) | 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩 | |
| KR200148623Y1 (ko) | 큐에프피용 반도체 칩_ | |
| JPH0691124B2 (ja) | Ｉｃパッケージ | |
| JPS5887838A (ja) | 位置認識方法 | |
| JPH08316259A (ja) | 半導体製品のワイヤボンディング方法および装置 | |
| JPH04145645A (ja) | 樹脂封止型半導体装置 | |
| JPH0679147U (ja) | ボンディング用アライメントマークを備えた集積回路装置 | |
| JPH034544A (ja) | 位置認識パターン | |
| JPH0563098B2 (ja) | ||
| JPH0330348A (ja) | 半導体装置の製造方法 |