JP3301419B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3301419B2 JP3301419B2 JP27578299A JP27578299A JP3301419B2 JP 3301419 B2 JP3301419 B2 JP 3301419B2 JP 27578299 A JP27578299 A JP 27578299A JP 27578299 A JP27578299 A JP 27578299A JP 3301419 B2 JP3301419 B2 JP 3301419B2
- Authority
- JP
- Japan
- Prior art keywords
- internal connection
- package
- connection electrode
- electrode
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Die Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】本発明は例えば弾性表面波デ
バイスなどパッケージ内に素子を収納した電子部品の製
造方法に関するものである。
バイスなどパッケージ内に素子を収納した電子部品の製
造方法に関するものである。
【0002】
【従来の技術】図面を用いて従来の弾性表面波デバイス
の製造方法について説明する。
の製造方法について説明する。
【0003】図5は従来の弾性表面波デバイスのリッド
で封止前の上面図、図6は従来の弾性表面波デバイスの
断面図である。
で封止前の上面図、図6は従来の弾性表面波デバイスの
断面図である。
【0004】まず、セラミック基板100上に第1のセ
ラミック枠体101を積層し、この上に第2のセラミッ
ク枠体102を積層後焼成し、一体化させてパッケージ
103を得る。
ラミック枠体101を積層し、この上に第2のセラミッ
ク枠体102を積層後焼成し、一体化させてパッケージ
103を得る。
【0005】次にパッケージ103に内部接続電極10
4及びシールド電極105を設けるとともに、シームリ
ング110をパッケージ上端面に銀ろう付けする。
4及びシールド電極105を設けるとともに、シームリ
ング110をパッケージ上端面に銀ろう付けする。
【0006】次いで内部接続電極104、シールド電極
105、シームリング110の表面に金メッキを行う。
105、シームリング110の表面に金メッキを行う。
【0007】一方、圧電基板上に入、出力用の櫛形電
極、この櫛形電極の両側に反射器及び櫛形電極に電気的
に接続された接続電極を複数形成しSAW素子107を
得る。
極、この櫛形電極の両側に反射器及び櫛形電極に電気的
に接続された接続電極を複数形成しSAW素子107を
得る。
【0008】次にパッケージ103の内部底面のシール
ド電極105上にSAW素子107を接着層106を介
して実装する。
ド電極105上にSAW素子107を接着層106を介
して実装する。
【0009】次いでパッケージ103を上面から画像認
識し、パッケージ103の第2のセラミック枠体102
と第1のセラミック枠体101の境界点、内部接続電極
104と内部接続電極非形成部108a,108bの境
界点の二点を検知し、この二点とパッケージ103の寸
法から内部接続電極104においてワイヤ109と接続
する位置を決定する。
識し、パッケージ103の第2のセラミック枠体102
と第1のセラミック枠体101の境界点、内部接続電極
104と内部接続電極非形成部108a,108bの境
界点の二点を検知し、この二点とパッケージ103の寸
法から内部接続電極104においてワイヤ109と接続
する位置を決定する。
【0010】次いでこの決定に基づきSAW素子107
と内部接続電極104とをワイヤ109で接続し、パッ
ケージ103のシームリング110にリッド111を溶
接していた。
と内部接続電極104とをワイヤ109で接続し、パッ
ケージ103のシームリング110にリッド111を溶
接していた。
【0011】
【発明が解決しようとする課題】シームリング110は
銀ろう付けするため、その形成位置にはばらつきが生じ
易い。またパッケージ103の小さい部分を使用して位
置決めを行うためばらつきが生じ易い。
銀ろう付けするため、その形成位置にはばらつきが生じ
易い。またパッケージ103の小さい部分を使用して位
置決めを行うためばらつきが生じ易い。
【0012】従ってこのようなばらつきが生じることに
より、例えばワイヤ109をシールド電極105と接続
するように位置決めが行われたり、ワイヤ109と内部
接続電極104とを接続できない場合が有った。
より、例えばワイヤ109をシールド電極105と接続
するように位置決めが行われたり、ワイヤ109と内部
接続電極104とを接続できない場合が有った。
【0013】そこで本発明はワイヤと内部接続電極とを
確実に接続することのできる電子部品の製造方法を提供
することを目的とするものである。
確実に接続することのできる電子部品の製造方法を提供
することを目的とするものである。
【0014】
【課題を解決するための手段】この目的を達成するため
に本発明の電子部品の製造方法は、相対向する内側壁に
段差を有し、前記段差の上端面に複数の内部接続電極を
有し、内部底面にシールド電極と、上面から見た時前記
内部接続電極の一辺あるいはその延長線と一辺が直交す
るようなシールド電極非形成部を有するパッケージに素
子を実装する第1の工程と、次に前記パッケージを上面
から画像認識し、前記内部接続電極の一辺あるいはその
延長線と前記シールド電極非形成部の一辺の交点を少な
くとも二点検出し、前記二点を結ぶ直線の中点を基準と
してワイヤと前記内部接続電極とを接続する位置を決定
する第2工程と、前記内部接続電極と前記素子とをワイ
ヤで接続する第3工程と、前記パッケージ開口部をリッ
ドで封止する第4工程とを有するものであり、最も形状
精度に優れた内部接続電極とシールド電極非形成部とを
用いて位置決めを行なうことにより上記目的を達成する
ことができる。
に本発明の電子部品の製造方法は、相対向する内側壁に
段差を有し、前記段差の上端面に複数の内部接続電極を
有し、内部底面にシールド電極と、上面から見た時前記
内部接続電極の一辺あるいはその延長線と一辺が直交す
るようなシールド電極非形成部を有するパッケージに素
子を実装する第1の工程と、次に前記パッケージを上面
から画像認識し、前記内部接続電極の一辺あるいはその
延長線と前記シールド電極非形成部の一辺の交点を少な
くとも二点検出し、前記二点を結ぶ直線の中点を基準と
してワイヤと前記内部接続電極とを接続する位置を決定
する第2工程と、前記内部接続電極と前記素子とをワイ
ヤで接続する第3工程と、前記パッケージ開口部をリッ
ドで封止する第4工程とを有するものであり、最も形状
精度に優れた内部接続電極とシールド電極非形成部とを
用いて位置決めを行なうことにより上記目的を達成する
ことができる。
【0015】
【発明の実施の形態】本発明の請求項1に記載の発明
は、相対向する内側壁に段差を有し、前記段差の上端面
に複数の内部接続電極を有し、内部底面にシールド電極
と、上面から見た時前記内部接続電極の一辺あるいはそ
の延長線と一辺が直交するようなシールド電極非形成部
を有するパッケージに素子を実装する第1の工程と、次
に前記パッケージを上面から画像認識し、前記内部接続
電極の一辺あるいはその延長線と前記シールド電極非形
成部の一辺の交点を少なくとも二点検出し、前記二点を
結ぶ直線の中点を基準としてワイヤと前記内部接続電極
とを接続する位置を決定する第2工程と、前記内部接続
電極と前記素子とをワイヤで接続する第3工程と、前記
パッケージ開口部をリッドで封止する第4工程とを有す
る電子部品の製造方法であり、内部接続電極と素子とを
ワイヤで確実に電気的接続できる。
は、相対向する内側壁に段差を有し、前記段差の上端面
に複数の内部接続電極を有し、内部底面にシールド電極
と、上面から見た時前記内部接続電極の一辺あるいはそ
の延長線と一辺が直交するようなシールド電極非形成部
を有するパッケージに素子を実装する第1の工程と、次
に前記パッケージを上面から画像認識し、前記内部接続
電極の一辺あるいはその延長線と前記シールド電極非形
成部の一辺の交点を少なくとも二点検出し、前記二点を
結ぶ直線の中点を基準としてワイヤと前記内部接続電極
とを接続する位置を決定する第2工程と、前記内部接続
電極と前記素子とをワイヤで接続する第3工程と、前記
パッケージ開口部をリッドで封止する第4工程とを有す
る電子部品の製造方法であり、内部接続電極と素子とを
ワイヤで確実に電気的接続できる。
【0016】請求項2に記載の発明は、相対向する内側
壁に段差を有し、前記段差の上端面に複数の内部接続電
極を有し、内部底面にシールド電極と、上面から見た時
前記内部接続電極の一辺あるいはその延長線と一辺が直
交するようなシールド電極非形成部を有するパッケージ
を上面から画像認識し、前記内部接続電極の一辺あるい
はその延長線と前記シールド電極非形成部の一辺の交点
を少なくとも二点検出し、前記二点を結ぶ直線の中点を
基準として素子の実装位置を決定する第1工程と、前記
素子をパッケージに実装する第2工程と、前記素子と前
記内部接続電極とをワイヤで電気的に接続する第3工程
と、前記パッケージの開口部を封止する第4工程とを有
する電子部品の製造方法であり、素子を確実にパッケー
ジに実装できる。
壁に段差を有し、前記段差の上端面に複数の内部接続電
極を有し、内部底面にシールド電極と、上面から見た時
前記内部接続電極の一辺あるいはその延長線と一辺が直
交するようなシールド電極非形成部を有するパッケージ
を上面から画像認識し、前記内部接続電極の一辺あるい
はその延長線と前記シールド電極非形成部の一辺の交点
を少なくとも二点検出し、前記二点を結ぶ直線の中点を
基準として素子の実装位置を決定する第1工程と、前記
素子をパッケージに実装する第2工程と、前記素子と前
記内部接続電極とをワイヤで電気的に接続する第3工程
と、前記パッケージの開口部を封止する第4工程とを有
する電子部品の製造方法であり、素子を確実にパッケー
ジに実装できる。
【0017】請求項3に記載の発明は、相対向する内側
壁に段差を有し、前記段差の上端面に複数の内部接続電
極を有し、内部底面にシールド電極と、上面から見た時
前記内部接続電極の一辺あるいはその延長線と一辺が直
交するようなシールド電極非形成部を有するパッケージ
を上面から画像認識し、前記内部接続電極の一辺あるい
はその延長線と前記シールド電極非形成部の一辺の交点
を少なくとも二点検出し、前記二点を結ぶ直線の中点を
基準として素子の実装位置を決定する第1工程と、前記
素子をパッケージに実装する第2工程と、前記素子と前
記内部接続電極とをワイヤで電気的に接続する第3工程
と、前記パッケージの開口部を封止する第4工程とを有
する電子部品の製造方法であり、素子を確実にパッケー
ジに実装できるとともに、素子と内部接続電極とを確実
にワイヤで接続できる。
壁に段差を有し、前記段差の上端面に複数の内部接続電
極を有し、内部底面にシールド電極と、上面から見た時
前記内部接続電極の一辺あるいはその延長線と一辺が直
交するようなシールド電極非形成部を有するパッケージ
を上面から画像認識し、前記内部接続電極の一辺あるい
はその延長線と前記シールド電極非形成部の一辺の交点
を少なくとも二点検出し、前記二点を結ぶ直線の中点を
基準として素子の実装位置を決定する第1工程と、前記
素子をパッケージに実装する第2工程と、前記素子と前
記内部接続電極とをワイヤで電気的に接続する第3工程
と、前記パッケージの開口部を封止する第4工程とを有
する電子部品の製造方法であり、素子を確実にパッケー
ジに実装できるとともに、素子と内部接続電極とを確実
にワイヤで接続できる。
【0018】
【0019】
【0020】
【0021】以下、本発明の一実施の形態について図面
を参照しながら弾性表面デバイスを例に説明する。
を参照しながら弾性表面デバイスを例に説明する。
【0022】(実施の形態1)図1は本発明の実施の形
態1の弾性表面デバイスのリッドで封止前の上面図、図
2は図1に示す弾性表面デバイスのA−B断面図であ
る。
態1の弾性表面デバイスのリッドで封止前の上面図、図
2は図1に示す弾性表面デバイスのA−B断面図であ
る。
【0023】10はセラミック基板、11は第1のセラ
ミック枠体、12は第2のセラミック枠体でこのセラミ
ック基板10と第1のセラミック枠体11と第2のセラ
ミック枠体12で内側壁に段差26を有するパッケージ
13を構成している。また14は内部接続電極、15は
シールド電極、16は接着層、17はSAW素子、18
a,18bはシールド電極非形成部、19はワイヤ、2
0はシームリング、21はリッド、22は櫛形電極、2
3は反射器電極、24は接続電極、25は銀ろうであ
る。
ミック枠体、12は第2のセラミック枠体でこのセラミ
ック基板10と第1のセラミック枠体11と第2のセラ
ミック枠体12で内側壁に段差26を有するパッケージ
13を構成している。また14は内部接続電極、15は
シールド電極、16は接着層、17はSAW素子、18
a,18bはシールド電極非形成部、19はワイヤ、2
0はシームリング、21はリッド、22は櫛形電極、2
3は反射器電極、24は接続電極、25は銀ろうであ
る。
【0024】まずセラミック基板10の表面、表面およ
び側面に形成しようとするシールド電極15及び内部接
続電極14と同じ形状のメッキ下地層を形成する。
び側面に形成しようとするシールド電極15及び内部接
続電極14と同じ形状のメッキ下地層を形成する。
【0025】次に、このセラミック基板10上に第1の
セラミック枠体11を設ける。この第1のセラミック枠
体11の表面及び外周側面にも形成しようとする内部接
続電極14と同じ形状のメッキ下地層を形成する。
セラミック枠体11を設ける。この第1のセラミック枠
体11の表面及び外周側面にも形成しようとする内部接
続電極14と同じ形状のメッキ下地層を形成する。
【0026】次いで、この第1のセラミック枠体11と
外周形状が同じで幅が第1のセラミック枠体11よりも
小さい第2のセラミック枠体12を第1のセラミック枠
体11の上に設けて焼成し、セラミック基板10と第1
及び第2のセラミック枠体11,12を一体化させて相
対向する内側壁に段差26を有するパッケージ13を作
製する。この第2のセラミック枠体12の上面にもメッ
キ下地層を形成している。
外周形状が同じで幅が第1のセラミック枠体11よりも
小さい第2のセラミック枠体12を第1のセラミック枠
体11の上に設けて焼成し、セラミック基板10と第1
及び第2のセラミック枠体11,12を一体化させて相
対向する内側壁に段差26を有するパッケージ13を作
製する。この第2のセラミック枠体12の上面にもメッ
キ下地層を形成している。
【0027】ここでセラミック基板10、第1のセラミ
ック枠体11、第2のセラミック枠体12はすべて酸化
アルミニウムを主成分とし、メッキ下地層はタングステ
ンを主成分とするものである。
ック枠体11、第2のセラミック枠体12はすべて酸化
アルミニウムを主成分とし、メッキ下地層はタングステ
ンを主成分とするものである。
【0028】その後、パッケージ13のメッキ下地層上
にニッケルメッキを行い、パッケージ13の第2のセラ
ミック枠体12の上端面部分に銀ろう25を用いてパッ
ケージ13と同じ熱膨張係数を有するシームリング20
を設ける。
にニッケルメッキを行い、パッケージ13の第2のセラ
ミック枠体12の上端面部分に銀ろう25を用いてパッ
ケージ13と同じ熱膨張係数を有するシームリング20
を設ける。
【0029】次に再びニッケルメッキを行った後金メッ
キを行い、内部接続電極14及びシールド電極15を得
る。
キを行い、内部接続電極14及びシールド電極15を得
る。
【0030】図1を見るとわかるように、内部接続電極
14はパッケージ13の段差26を有する内側壁の内周
部側上端面(第1のセラミック枠体11の上端面)にそ
れぞれ複数個、内周端部に至るように形成され、その各
辺はパッケージ13の各辺(第1のセラミック枠体11
の各辺)に平行である。
14はパッケージ13の段差26を有する内側壁の内周
部側上端面(第1のセラミック枠体11の上端面)にそ
れぞれ複数個、内周端部に至るように形成され、その各
辺はパッケージ13の各辺(第1のセラミック枠体11
の各辺)に平行である。
【0031】また、パッケージ13の内部底面のシール
ド電極非形成部18a,18bの各辺は、パッケージ1
3の各辺に平行で、第1のセラミック枠体11の内周下
端部に至るように設けている。
ド電極非形成部18a,18bの各辺は、パッケージ1
3の各辺に平行で、第1のセラミック枠体11の内周下
端部に至るように設けている。
【0032】更にシールド電極非形成部18a,18b
の第1のセラミック枠体11の内周下端部の一辺と内部
接続電極14の一辺が直交するように、パッケージ13
を上面から見たときに内部接続電極14のパッケージ1
3の内周側端部とシールド電極非形成部18a,18b
とを対応させて、かつ対向する内部接続電極14の側両
端部に一つずつ、シールド電極非形成部18a,18b
を形成している。
の第1のセラミック枠体11の内周下端部の一辺と内部
接続電極14の一辺が直交するように、パッケージ13
を上面から見たときに内部接続電極14のパッケージ1
3の内周側端部とシールド電極非形成部18a,18b
とを対応させて、かつ対向する内部接続電極14の側両
端部に一つずつ、シールド電極非形成部18a,18b
を形成している。
【0033】一方、圧電基板上に入、出力用の櫛形電極
22、この櫛形電極22の両側に反射器電極23、櫛形
電極22及び反射器電極23に電気的に接続された接続
電極24を複数形成しSAW素子17を得る。
22、この櫛形電極22の両側に反射器電極23、櫛形
電極22及び反射器電極23に電気的に接続された接続
電極24を複数形成しSAW素子17を得る。
【0034】次にパッケージ13の内部底面のシールド
電極15上にSAW素子17を接着層16を介して固定
する。この時内部接続電極14とSAW素子17の接続
電極とは略同一面上存在している。また上面から見たと
きに内部接続電極14とSAW素子17の接続電極24
の間にシールド電極非形成部18a,18bが存在して
いる。
電極15上にSAW素子17を接着層16を介して固定
する。この時内部接続電極14とSAW素子17の接続
電極とは略同一面上存在している。また上面から見たと
きに内部接続電極14とSAW素子17の接続電極24
の間にシールド電極非形成部18a,18bが存在して
いる。
【0035】次いでパッケージ13を上面から画像認識
し、パッケージ13の相対向する内側壁の段差26の上
端面それぞれにおいてシールド電極非形成部18a,1
8bの第1のセラミック枠体11の内周下端部の一辺と
内部接続電極14の一辺の直交点を検出し、この二点を
結ぶ直線の中点を基準とし、パッケージ13の各種寸法
とから内部接続電極14とワイヤ19との接続部を決定
する。
し、パッケージ13の相対向する内側壁の段差26の上
端面それぞれにおいてシールド電極非形成部18a,1
8bの第1のセラミック枠体11の内周下端部の一辺と
内部接続電極14の一辺の直交点を検出し、この二点を
結ぶ直線の中点を基準とし、パッケージ13の各種寸法
とから内部接続電極14とワイヤ19との接続部を決定
する。
【0036】また、SAW素子17の表面に設けた櫛形
電極22、反射器電極23、接続電極24などの電極パ
ターンの認識を行い、この接続電極24とワイヤ19と
を接続する位置も決定する。
電極22、反射器電極23、接続電極24などの電極パ
ターンの認識を行い、この接続電極24とワイヤ19と
を接続する位置も決定する。
【0037】その後ワイヤ19の一端を内部接続電極1
4と、他端をSAW端子17の接続電極24と電気的に
接続する。
4と、他端をSAW端子17の接続電極24と電気的に
接続する。
【0038】次いで、リッド21をパッケージ13の上
端面に設けたシームリング20に溶接することにより、
SAW素子17をパッケージ13内に封止する。
端面に設けたシームリング20に溶接することにより、
SAW素子17をパッケージ13内に封止する。
【0039】(実施の形態2)まず実施の形態1と同様
にして、内部接続電極14及びシールド電極15を有す
るパッケージ13及びSAW素子17を形成する。
にして、内部接続電極14及びシールド電極15を有す
るパッケージ13及びSAW素子17を形成する。
【0040】次にパッケージ13を上面から画像認識
し、パッケージ13の相対向する内側壁の段差26の上
端面それぞれにおいてシールド電極非形成部18a,1
8bの第1のセラミック枠体11の内周下端部の一辺と
内部接続電極14の一辺の直交点を検出し、この二点を
結ぶ直線の中点を基準とし、パッケージ13の各種寸法
とからSAW素子17の実装位置を決定する。
し、パッケージ13の相対向する内側壁の段差26の上
端面それぞれにおいてシールド電極非形成部18a,1
8bの第1のセラミック枠体11の内周下端部の一辺と
内部接続電極14の一辺の直交点を検出し、この二点を
結ぶ直線の中点を基準とし、パッケージ13の各種寸法
とからSAW素子17の実装位置を決定する。
【0041】その後、パッケージ13のシールド電極1
5上に接着層16を介してSAW素子17を実装する。
5上に接着層16を介してSAW素子17を実装する。
【0042】次いでSAW素子17の接続電極24と内
部接続電極14とをワイヤ19で接続後、パッケージ1
3の上端面に設けたシームリング20にリッド21を溶
接してSAW素子17をパッケージ内に封止する。
部接続電極14とをワイヤ19で接続後、パッケージ1
3の上端面に設けたシームリング20にリッド21を溶
接してSAW素子17をパッケージ内に封止する。
【0043】(実施の形態3)まず実施の形態1と同様
にして、内部接続電極14及びシールド電極15を有す
るパッケージ13及びSAW素子17を形成する。
にして、内部接続電極14及びシールド電極15を有す
るパッケージ13及びSAW素子17を形成する。
【0044】次にパッケージ13を上面から画像認識
し、パッケージ13の相対向する内側壁の段差26の上
端面それぞれにおいてシールド電極非形成部18a,1
8bの第1のセラミック枠体11の内周下端部の一辺と
内部接続電極14の一辺の直交点を検出し、この二点を
結ぶ直線の中点を基準とし、パッケージ13の各種寸法
とからSAW素子17の実装位置を決定する。
し、パッケージ13の相対向する内側壁の段差26の上
端面それぞれにおいてシールド電極非形成部18a,1
8bの第1のセラミック枠体11の内周下端部の一辺と
内部接続電極14の一辺の直交点を検出し、この二点を
結ぶ直線の中点を基準とし、パッケージ13の各種寸法
とからSAW素子17の実装位置を決定する。
【0045】その後、パッケージ13のシールド電極1
5上に接着層16を介してSAW素子17を実装する。
この時内部接続電極14とSAW素子17の接続電極2
4とは略同一面上に存在している。また上面から見たと
きに内部接続電極14とSAW素子17の接続電極の間
にシールド電極非形成部18a,18bが存在してい
る。
5上に接着層16を介してSAW素子17を実装する。
この時内部接続電極14とSAW素子17の接続電極2
4とは略同一面上に存在している。また上面から見たと
きに内部接続電極14とSAW素子17の接続電極の間
にシールド電極非形成部18a,18bが存在してい
る。
【0046】次いでパッケージ13を上面から画像認識
し、パッケージ13の相対向する側壁上端面それぞれに
おいてシールド電極非形成部18a,18bの第1のセ
ラミック枠体11の内周下端部の一辺と内部接続電極1
4の一辺の直交点を検出し、この二点を結ぶ直線の中点
を基準とし、パッケージ13の各種寸法とから内部接続
電極14とワイヤ19との接続部を決定する。
し、パッケージ13の相対向する側壁上端面それぞれに
おいてシールド電極非形成部18a,18bの第1のセ
ラミック枠体11の内周下端部の一辺と内部接続電極1
4の一辺の直交点を検出し、この二点を結ぶ直線の中点
を基準とし、パッケージ13の各種寸法とから内部接続
電極14とワイヤ19との接続部を決定する。
【0047】その後ワイヤ19の一端を内部接続電極1
4と、他端をSAW素子17の接続電極24と電気的に
接続する。
4と、他端をSAW素子17の接続電極24と電気的に
接続する。
【0048】次いで、リッド21をパッケージ13の上
端面に設けたシームリング20に溶接することにより、
SAW素子17をパッケージ13内に封止する。
端面に設けたシームリング20に溶接することにより、
SAW素子17をパッケージ13内に封止する。
【0049】以下本発明のポイントについて記載する。
【0050】(1)本発明においては、SAW素子17
の実装位置あるいはワイヤ19と内部接続電極14との
接続部を決定するために、パッケージ13の内周端部と
シールド電極15の内部接続電極14の側端部との境界
点を認識することにより行っている。
の実装位置あるいはワイヤ19と内部接続電極14との
接続部を決定するために、パッケージ13の内周端部と
シールド電極15の内部接続電極14の側端部との境界
点を認識することにより行っている。
【0051】この部分を認識点として選んだ理由につい
て記載する。
て記載する。
【0052】まず誤差を小さくするためにはできるだけ
認識点間の距離が長い方が好ましい。従ってパッケージ
13のシームリング20の内周側端部と内部接続電極1
4を形成した第1のセラミック枠体11の第2のセラミ
ック枠体12との境界点を認識すればよいのであるが、
シームリング20は第2のセラミック枠体12の上端面
に銀ろう25で固定するためその位置精度にばらつきが
ある。しかしながら第1のセラミック枠体11の内周側
端部は打ち抜きにより形成するためその形状精度のばら
つきはシームリング20の位置精度より非常にばらつき
が少ない。
認識点間の距離が長い方が好ましい。従ってパッケージ
13のシームリング20の内周側端部と内部接続電極1
4を形成した第1のセラミック枠体11の第2のセラミ
ック枠体12との境界点を認識すればよいのであるが、
シームリング20は第2のセラミック枠体12の上端面
に銀ろう25で固定するためその位置精度にばらつきが
ある。しかしながら第1のセラミック枠体11の内周側
端部は打ち抜きにより形成するためその形状精度のばら
つきはシームリング20の位置精度より非常にばらつき
が少ない。
【0053】また、シームリング20を用いてリッド2
1を溶接する場合だけでなく、ハンダで封止する場合も
第2のセラミック枠体12の上端面にはメッキ層を形成
する必要があり、第1のセラミック枠体11の内周端部
ほど形状精度には優れていないので、この場合も第1の
セラミック枠体11の内周端部を使用して位置決めを行
うことが望ましい。
1を溶接する場合だけでなく、ハンダで封止する場合も
第2のセラミック枠体12の上端面にはメッキ層を形成
する必要があり、第1のセラミック枠体11の内周端部
ほど形状精度には優れていないので、この場合も第1の
セラミック枠体11の内周端部を使用して位置決めを行
うことが望ましい。
【0054】(2)シールド電極非形成部18a,18
bを内部接続電極14の側端部に対応して設けることに
より、パッケージ13を上面から画像認識する際、内部
接続電極14及びシールド電極15とは上記実施の形態
においては同じ金メッキにより形成されているので、同
じ色をしており両者の区別が付きにくい。そこでシール
ド電極非形成部18a,18bを設け、これと内部接続
電極14との色彩の違いによるコントラストを利用する
ことにより、より正確に位置決めを行うことができる。
bを内部接続電極14の側端部に対応して設けることに
より、パッケージ13を上面から画像認識する際、内部
接続電極14及びシールド電極15とは上記実施の形態
においては同じ金メッキにより形成されているので、同
じ色をしており両者の区別が付きにくい。そこでシール
ド電極非形成部18a,18bを設け、これと内部接続
電極14との色彩の違いによるコントラストを利用する
ことにより、より正確に位置決めを行うことができる。
【0055】(3)シールド電極非形成部18a,18
bは、図1に示すようにパッケージ13を上面から見た
ときに、シールド電極非形成部18a,18bの内部接
続電極14の側端部の幅の間に内部接続電極14の角部
が存在するように形成しても、図3に示すようにシール
ド電極非形成部18a,18bと内部接続電極14の角
部とを離して形成しても構わない。
bは、図1に示すようにパッケージ13を上面から見た
ときに、シールド電極非形成部18a,18bの内部接
続電極14の側端部の幅の間に内部接続電極14の角部
が存在するように形成しても、図3に示すようにシール
ド電極非形成部18a,18bと内部接続電極14の角
部とを離して形成しても構わない。
【0056】いずれの場合も、シールド電極非形成部1
8a,18bの内部接続電極14の側端部の一辺あるい
はその延長線と内部接続電極14の一辺とが直交する点
を検出することにより位置決めを行う。
8a,18bの内部接続電極14の側端部の一辺あるい
はその延長線と内部接続電極14の一辺とが直交する点
を検出することにより位置決めを行う。
【0057】しかしながらより正確に位置決めを行うた
めには、図1に示すようにシールド電極非形成部18
a,18bの内部接続電極14の側端部の幅の間に内部
接続電極14の角部が存在するようにシールド電極非形
成部18a,18bを形成することが望ましい。
めには、図1に示すようにシールド電極非形成部18
a,18bの内部接続電極14の側端部の幅の間に内部
接続電極14の角部が存在するようにシールド電極非形
成部18a,18bを形成することが望ましい。
【0058】(4)平面は二点により定義することがで
きるので、シールド電極非形成部18a,18bは、シ
ールド電極15の一方の内部接続電極14の側端部に設
け、それぞれ直交する点を検出することにより、位置決
めすることができるが、より正確に位置決めを行うため
には、シールド電極非形成部18a,18bはシールド
電極15の内部接続電極14の側両端部にかつシールド
電極非形成部18a,18bの内部接続電極14の側端
部の一辺と内部接続電極14の一辺とが直交する点間の
距離ができるだけ長くなるようにすることが望ましい。
きるので、シールド電極非形成部18a,18bは、シ
ールド電極15の一方の内部接続電極14の側端部に設
け、それぞれ直交する点を検出することにより、位置決
めすることができるが、より正確に位置決めを行うため
には、シールド電極非形成部18a,18bはシールド
電極15の内部接続電極14の側両端部にかつシールド
電極非形成部18a,18bの内部接続電極14の側端
部の一辺と内部接続電極14の一辺とが直交する点間の
距離ができるだけ長くなるようにすることが望ましい。
【0059】(5)第1のセラミック枠体11及び第2
のセラミック枠体12は、セラミックシートを所望の形
状に打ち抜くことにより形成する。従って、必ず内周側
面はテーパー状となる。仮に内周側面と上端面とのなす
角が鈍角の場合、パッケージ13を上面から見たときの
第1のセラミック枠体11の内周端部と底面端部との境
界を認識ができず、第1のセラミック枠体11の内周上
端部と内周側面との境界を認識することとなるのでSA
W素子17を確実に実装できなかったり、SAW素子1
7の接続電極24と内部接続電極14とをワイヤ19で
接続できない場合がある。
のセラミック枠体12は、セラミックシートを所望の形
状に打ち抜くことにより形成する。従って、必ず内周側
面はテーパー状となる。仮に内周側面と上端面とのなす
角が鈍角の場合、パッケージ13を上面から見たときの
第1のセラミック枠体11の内周端部と底面端部との境
界を認識ができず、第1のセラミック枠体11の内周上
端部と内周側面との境界を認識することとなるのでSA
W素子17を確実に実装できなかったり、SAW素子1
7の接続電極24と内部接続電極14とをワイヤ19で
接続できない場合がある。
【0060】従って、図4に示すように第1のセラミッ
ク枠体11をセラミック基板10に積層するときは、内
周側面と上端面とのなす角が鋭角となるようにすること
が望ましい。
ク枠体11をセラミック基板10に積層するときは、内
周側面と上端面とのなす角が鋭角となるようにすること
が望ましい。
【0061】(6)内部接続電極14とワイヤ19の接
続位置決めのために画像認識を行う場合、シールド電極
非形成部18a,18bの幅は画像認識を行うレンズの
ピントずれの幅よりも広くすることにより、誤認識を防
止することができる。
続位置決めのために画像認識を行う場合、シールド電極
非形成部18a,18bの幅は画像認識を行うレンズの
ピントずれの幅よりも広くすることにより、誤認識を防
止することができる。
【0062】(7)SAW素子17の上面と内部接続電
極14とを略同一面上に形成することにより、画像認識
の際、焦点がSAW素子17の内部接続電極14の両方
に合うこととなり、内部接続電極14とパッケージ13
の内部底面との境界と、SAW素子17の接続電極2
4、櫛形電極22、反射器電極23などの電極パターン
の認識も容易に行うことができる。
極14とを略同一面上に形成することにより、画像認識
の際、焦点がSAW素子17の内部接続電極14の両方
に合うこととなり、内部接続電極14とパッケージ13
の内部底面との境界と、SAW素子17の接続電極2
4、櫛形電極22、反射器電極23などの電極パターン
の認識も容易に行うことができる。
【0063】(8)シールド電極15と内部接続電極1
4とを同じ材料を用いて形成したパッケージ13を上面
から見た場合、パッケージ13の内周端部と内部底面端
部との境界認識が非常に困難であった。従ってSAW素
子17の実装精度を悪化させないように、パッケージ1
3の内部を必要以上に大きくしてSAW素子17を実装
していた。しかしながら本発明によるとSAW素子17
の実装位置を確実に決定できるので、パッケージ13内
部の大きさをSAW素子17を実装できる必要最小限に
することができる。従って、弾性表面波デバイスの小型
化を行うことができる。
4とを同じ材料を用いて形成したパッケージ13を上面
から見た場合、パッケージ13の内周端部と内部底面端
部との境界認識が非常に困難であった。従ってSAW素
子17の実装精度を悪化させないように、パッケージ1
3の内部を必要以上に大きくしてSAW素子17を実装
していた。しかしながら本発明によるとSAW素子17
の実装位置を確実に決定できるので、パッケージ13内
部の大きさをSAW素子17を実装できる必要最小限に
することができる。従って、弾性表面波デバイスの小型
化を行うことができる。
【0064】(9)シールド電極15はできるだけ大き
い方がそのシールド効果も大きい。シールド電極非形成
部18a,18bは三つ以上形成しても構わないが、二
つ形成すればSAW素子17の実装位置を決定できるの
で、シールド電極非形成部18a,18bの数は二つ、
その大きさは必要最小限とすることが望ましい。
い方がそのシールド効果も大きい。シールド電極非形成
部18a,18bは三つ以上形成しても構わないが、二
つ形成すればSAW素子17の実装位置を決定できるの
で、シールド電極非形成部18a,18bの数は二つ、
その大きさは必要最小限とすることが望ましい。
【0065】(10)上記実施の形態においては弾性表
面波デバイスを例に説明したが、パッケージの上端面と
底面に電極を設けて、内部に素子を実装する電子部品に
おいては同様の効果が得られるものである。
面波デバイスを例に説明したが、パッケージの上端面と
底面に電極を設けて、内部に素子を実装する電子部品に
おいては同様の効果が得られるものである。
【0066】
【発明の効果】以上本発明によると、ワイヤと内部接続
電極とを確実に接続することのできる電子部品の製造方
法を提供することができる。
電極とを確実に接続することのできる電子部品の製造方
法を提供することができる。
【図1】本発明の実施の形態1〜3における弾性表面波
デバイスのリッドで封止前の上面図
デバイスのリッドで封止前の上面図
【図2】本発明の実施の形態1〜3における弾性表面波
デバイスの断面図
デバイスの断面図
【図3】本発明の他の実施の形態における弾性表面波デ
バイスの上面図
バイスの上面図
【図4】本発明の他の実施の形態の断面図
【図5】従来の弾性表面波デバイスのリッドで封止前の
上面図
上面図
【図6】従来の弾性表面波デバイスの断面図
10 セラミック基板 11 第1のセラミック枠体 12 第2のセラミック枠体 13 パッケージ 14 内部接続電極 15 シールド電極 16 接着層 17 SAW素子 18a シールド電極非形成部 18b シールド電極非形成部 19 ワイヤ 20 シームリング 21 リッド 22 櫛形電極 23 反射器電極 24 接続電極
Claims (3)
- 【請求項1】 相対向する内側壁に段差を有し、前記段
差の上端面に複数の内部接続電極を有し、内部底面にシ
ールド電極と、上面から見た時前記内部接続電極の一辺
あるいはその延長線と一辺が直交するようなシールド電
極非形成部を有するパッケージに素子を実装する第1の
工程と、次に前記パッケージを上面から画像認識し、前
記内部接続電極の一辺あるいはその延長線と前記シール
ド電極非形成部の一辺の交点を少なくとも二点検出し、
前記二点を結ぶ直線の中点を基準としてワイヤと前記内
部接続電極とを接続する位置を決定する第2工程と、前
記内部接続電極と前記素子とをワイヤで接続する第3工
程と、前記パッケージ開口部をリッドで封止する第4工
程とを有する電子部品の製造方法。 - 【請求項2】 相対向する内側壁に段差を有し、前記段
差の上端面に複数の内部接続電極を有し、内部底面にシ
ールド電極と、上面から見た時前記内部接続電極の一辺
あるいはその延長線と一辺が直交するようなシールド電
極非形成部を有するパッケージを上面から画像認識し、
前記内部接続電極の一辺あるいはその延長線と前記シー
ルド電極非形成部の一辺の交点を少なくとも二点検出
し、前記二点を結ぶ直線の中点を基準として素子の実装
位置を決定する第1工程と、前記素子をパッケージに実
装する第2工程と、前記素子と前記内部接続電極とをワ
イヤで電気的に接続する第3工程と、前記パッケージの
開口部を封止する第4工程とを有する電子部品の製造方
法。 - 【請求項3】 相対向する内側壁に段差を有し、前記段
差の上端面に複数の内部接続電極を有し、内部底面にシ
ールド電極と、上面から見た時前記内部接続電極の一辺
あるいはその延長線と一辺が直交するようなシールド電
極非形成部を有するパッケージを上面から画像認識し、
前記内部接続電極の一辺あるいはその延長線と前記シー
ルド電極非形成部の一辺の交点を少なくとも二点検出
し、前記二点を結ぶ直線の中点を基準として素子の実装
位置を決定する第1工程と、前記素子をパッケージに実
装する第2工程と、前記素子と前記内部接続電極とをワ
イヤで電気的に接続する第3工程と、前記パッケージの
開口部を封止する第4工程とを有する電子部品の製造方
法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27578299A JP3301419B2 (ja) | 1999-09-29 | 1999-09-29 | 電子部品の製造方法 |
KR10-2001-7006636A KR100397003B1 (ko) | 1999-09-28 | 2000-09-27 | 전자 부품 및 그 제조 방법 |
EP00962870A EP1143504A4 (en) | 1999-09-28 | 2000-09-27 | ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME |
CNB2004100563898A CN100392835C (zh) | 1999-09-28 | 2000-09-27 | 电子部件及其制造方法 |
CNB008020698A CN1168126C (zh) | 1999-09-28 | 2000-09-27 | 电子部件及其制造方法 |
PCT/JP2000/006646 WO2001024252A1 (en) | 1999-09-28 | 2000-09-27 | Electronic device and method of manufacture thereof |
US09/856,822 US6804103B1 (en) | 1999-09-28 | 2000-09-27 | Electronic component and method for manufacturing the same |
US10/932,893 US7345362B2 (en) | 1999-09-28 | 2004-09-02 | Electronic component and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27578299A JP3301419B2 (ja) | 1999-09-29 | 1999-09-29 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001102888A JP2001102888A (ja) | 2001-04-13 |
JP3301419B2 true JP3301419B2 (ja) | 2002-07-15 |
Family
ID=17560339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27578299A Expired - Fee Related JP3301419B2 (ja) | 1999-09-28 | 1999-09-29 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3301419B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627987B1 (en) * | 2001-06-13 | 2003-09-30 | Amkor Technology, Inc. | Ceramic semiconductor package and method for fabricating the package |
JP2007158039A (ja) * | 2005-12-06 | 2007-06-21 | Epson Toyocom Corp | 電子部品 |
JP4661568B2 (ja) * | 2005-12-06 | 2011-03-30 | エプソントヨコム株式会社 | 電子部品及び電子部品の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742138A (en) * | 1980-08-27 | 1982-03-09 | Hitachi Ltd | Semiconductor device |
-
1999
- 1999-09-29 JP JP27578299A patent/JP3301419B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001102888A (ja) | 2001-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7654139B2 (en) | Vibratory gyrosensor having a vibration element provided with terminals | |
JP5123987B2 (ja) | 圧電デバイス、および圧電デバイスの周波数調整方法 | |
US20100213794A1 (en) | Piezoelectric Resonator Device and Method for Manufacturing the Same | |
JP3301419B2 (ja) | 電子部品の製造方法 | |
JPH09139439A (ja) | セラミックパッケージの封止構造 | |
KR100397003B1 (ko) | 전자 부품 및 그 제조 방법 | |
CN100521526C (zh) | 电子部件 | |
JP3216638B2 (ja) | 電子部品及びその製造方法 | |
JP2018006901A (ja) | 水晶振動板、および水晶振動デバイス | |
JP3438721B2 (ja) | 電子部品の製造方法 | |
JP3438720B2 (ja) | 電子部品 | |
JP4369707B2 (ja) | 圧電振動子 | |
JP2015076670A (ja) | 圧電発振器 | |
JP3694887B2 (ja) | 電子部品用パッケージ、およびその製造方法 | |
JPH01217950A (ja) | 固体撮像装置 | |
JP2009111124A (ja) | 電子デバイス及び電子デバイス用パッケージ | |
JP2019071550A (ja) | 圧電デバイスおよびパッケージ | |
JP2906756B2 (ja) | 電子部品搭載用基板 | |
JP3613194B2 (ja) | 電子部品及びその製造方法 | |
WO2020195144A1 (ja) | 水晶振動デバイス | |
JPH07106144A (ja) | 表面実装型電子部品及びその製造方法 | |
JP5370143B2 (ja) | 電子部品用パッケージのベース、電子部品用パッケージ | |
JP4661568B2 (ja) | 電子部品及び電子部品の製造方法 | |
JP3456805B2 (ja) | 弾性表面波デバイス用パッケージ | |
JPH0638432Y2 (ja) | 半導体気密封止パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |